CN1574275A - 半导体器件及其制造方法和半导体器件制造工艺评价方法 - Google Patents

半导体器件及其制造方法和半导体器件制造工艺评价方法 Download PDF

Info

Publication number
CN1574275A
CN1574275A CNA2004100386520A CN200410038652A CN1574275A CN 1574275 A CN1574275 A CN 1574275A CN A2004100386520 A CNA2004100386520 A CN A2004100386520A CN 200410038652 A CN200410038652 A CN 200410038652A CN 1574275 A CN1574275 A CN 1574275A
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
impurity range
mentioned semiconductor
resurf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100386520A
Other languages
English (en)
Other versions
CN1306586C (zh
Inventor
清水和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1574275A publication Critical patent/CN1574275A/zh
Application granted granted Critical
Publication of CN1306586C publication Critical patent/CN1306586C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0075—Cleaning of glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/041—Cleaning travelling work
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了可以提高电涌耐压的半导体技术。利用p杂质区3在n－半导体层2内划分出RESURF隔离区。利用沟槽隔离结构8a和p杂质区3在RESURF隔离区内的n－半导体层2中划分出沟槽隔离区。在沟槽隔离区内设置nMOS晶体管103，在RESURF隔离区内在沟槽隔离区外设置控制电路。在与nMOS晶体管103的漏电极14连接的n+杂质区7的下方，在n－半导体层2与p－半导体衬底1的界面处形成n+掩埋杂质区4。

Description

半导体器件及其制造方法和半导体器件制造工艺评价方法
技术领域
本发明涉及利用了RESURF(减弱表面场)效应的半导体技术。
背景技术
例如，在专利文献1中记述了利用RESURF效应实现高耐压的半导体技术。在专利文献1的图12所示的半导体器件中，形成了n沟道RESURF MOSFET和RESURF隔离岛区。然后，n-外延层2和n+掩埋扩散区4被p扩散区3包围，在上述半导体器件中形成了RESURF结构。
在专利文献1的图12所示的半导体器件中，由于施加了高电位的铝布线8横截与衬底电位同电位的p扩散区3的上方，所以由RESURF效应引起的耗尽层的延伸被来自该铝布线8的电场阻碍，存在耐压下降的问题。
于是，为了解决上述问题，提出了专利文献1的图1、2所示的半导体器件。在该半导体器件中，在n沟道RESURF MOSFET与RESURF隔离岛区之间没有RESURF结构，插入了作为p-衬底1的一部分的宽度窄的区域1a，该区域1a的上表面从p-衬底1露出。于是，当对n扩散区12a、12b施加高电位时，被n扩散区12a、12b夹持的区域1a耗尽，在区域1a与n扩散区12a、12b之间不产生大的电位差。因此，在铝布线8与其下方的p-衬底1的表面之间的电位差小，不发生上述问题。
另外，例如在专利文献2、3和非专利文献1中记述了利用RESURF效应的半导体技术。还有，在专利文献4中记述了将与周围绝缘的场电极形成为多重、借助于它们之间的电容耦合使半导体衬底表面的电场稳定的技术。另外，在专利文献5中记述了防止由模塑树脂的极化引起的漏泄电流发生的技术。
在专利文献1的图1、2所示的半导体器件中，由于形成被n扩散区12a、12b夹持的区域1a，因而需要用扩散工艺形成n扩散区12a、12b。因此，势必存在电涌耐压降低的问题。
专利文献1
特开平9-283716号公报
专利文献2
美国专利第4292642号说明书
专利文献3
美国专利第5801418号说明书
专利文献4
特开平5-190693号公报
专利文献5
特开平10-12607号公报
非专利文献1
J.A.Appels et al.，“THIN LAYER HIGH-VOLTAGE DEVICES(RESURFDEVICES)”，Philips Journal of research，vol.35，No.1，1980，pp.1-13
发明内容
于是，本发明是鉴于上述问题而进行的，其目的在于提供可以提高电涌耐压的半导体技术。
本发明的半导体器件具备：第1导电类型的半导体衬底；在上述半导体衬底上设置的第2导电类型的半导体层；从上述半导体层的上表面延伸至它与上述半导体衬底的界面，在上述半导体层内部设置的、用于划分出RESURF隔离区的上述第1导电类型的第1杂质区；从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出沟槽隔离区的第1沟槽隔离结构；在上述RESURF隔离区内，并且在上述沟槽隔离区外的上述半导体层中设置的半导体元件；以及第1 MOS晶体管，上述第1 MOS晶体管具有：在上述沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第2杂质区；在上述第1杂质区与上述第2杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第3杂质区；以及在上述第3杂质区的上表面内设置的上述第2导电类型的第1源区，上述半导体器件还具备在上述第2杂质区的下方、在上述半导体层与上述半导体衬底的界面处设置的，浓度比上述半导体层的高的上述第2导电类型的掩埋杂质区。
附图说明
图1是示出本发明实施例1的半导体器件的结构的方框图。
图2是示出本发明实施例1的半导体器件的结构的平面图。
图3是示出本发明实施例1的半导体器件的结构的剖面图。
图4是示出本发明实施例1的半导体器件的结构的平面图。
图5是示出本发明实施例1的沟槽隔离结构的制造方法的剖面图。
图6是示出本发明实施例1的沟槽隔离结构的制造方法的剖面图。
图7是示出本发明实施例1的沟槽隔离结构的制造方法的剖面图。
图8是示出本发明实施例1的沟槽隔离结构的制造方法的剖面图。
图9是示出本发明实施例1的沟槽隔离结构的剖面图。
图10是示出本发明实施例1的沟槽隔离结构的剖面图。
图11是示出本发明实施例1的沟槽隔离结构的剖面图。
图12是示出本发明实施例1的半导体器件的结构的剖面图。
图13是示出本发明实施例1的半导体器件的结构的平面图。
图14是示出本发明实施例2的半导体器件的结构的剖面图。
图15是示出本发明实施例2的半导体器件的结构的平面图。
图16是示出本发明实施例1的半导体器件的结构的平面图。
图17是示出本发明实施例3的半导体器件的结构的平面图。
图18是示出本发明实施例3的半导体器件的结构的剖面图。
图19是示出本发明实施例3的半导体器件的结构的剖面图。
图20是示出本发明实施例4的沟槽隔离结构8a的剖面图。
图21是示出本发明实施例4的沟槽隔离结构8a的制造方法的剖面图。
图22是示出本发明实施例4的沟槽隔离结构8a的制造方法的剖面图。
图23是示出沟槽隔离结构的绝缘膜之间的距离与漏泄电流的关系的曲线图。
图24是示出本发明实施例5的试验结构53的平面图。
图25是示出本发明实施例5的制造工艺评价方法的流程图。
图26是示出本发明实施例6的半导体器件的结构的剖面图。
图27是示出本发明实施例6的半导体器件的结构的平面图。
图28是示出本发明实施例6的半导体器件的结构的剖面图。
图29是示出本发明实施例6的半导体器件的制造方法的剖面图。
图30是示出本发明实施例6的半导体器件的制造方法的剖面图。
图31是示出本发明实施例7的半导体器件的结构的平面图。
图32是示出本发明实施例7的半导体器件的结构的平面图。
图33是示出本发明实施例7的半导体器件的结构的剖面图。
图34是示出本发明实施例8的半导体器件的结构的平面图。
图35是示出本发明实施例8的半导体器件的结构的剖面图。
图36是示出本发明实施例8的半导体器件的制造方法的剖面图。
图37是示出本发明实施例8的半导体器件的制造方法的剖面图。
图38是示出本发明实施例8的半导体器件的制造方法的剖面图。
图39是示出本发明实施例8的半导体器件的制造方法的剖面图。
图40是示出本发明实施例8的半导体器件的制造方法的剖面图。
具体实施方式
实施例1
图1是示出本发明实施例1的半导体器件100的结构的方框图。本发明实施例1的半导体器件100是利用RESURF效应实现高耐压的高耐压IC(HVIC)，例如具有驱动以“图腾柱”方式连接的2个IGBT(绝缘栅型双极晶体管)中的高电位侧的IGBT的功能。
如图1所示，本发明实施例1的半导体器件100具备接口电路101(以下称“I/F电路101”)；脉冲发生电路102；高耐压的nMOS晶体管103、104；以及控制电路105。
I/F电路101对从半导体器件100的外部输入的信号HIN进行波形整形后输出至脉冲发生电路102。脉冲发生电路102根据波形整形后的信号HIN的下降和上升分别生成脉冲信号P1、P2，对nMOS晶体管103的栅极施加脉冲信号P1，对nMOS晶体管104的栅极施加脉冲信号P2。然后，nMOS晶体管103、104根据脉冲信号P1、P2分别导通/关断。为了将nMOS晶体管103、104中的功耗(发热)抑制到最低程度，脉冲信号P1、P2是数百ns左右的窄脉冲宽度的信号。
从半导体器件100的外部对I/F电路101和脉冲发生电路102两者施加电源电位VCC和接地电位GND，使其以它们作为电源进行工作。另外，对nMOS晶体管103、104各自的源施加接地电位GND。另外，电源电位VCC例如设定为+15V。
控制电路105具备：电阻106、107；联锁电路108；RS触发电路109；pMOS晶体管110；以及nMOS晶体管111。
从半导体器件100的外部对pMOS晶体管110的源施加高电位的电位VB。另外，分别经电阻106、107对nMOS晶体管103、104的漏也施加电位VB。
对联锁电路108输入nMOS晶体管103的漏电位V1和nMOS晶体管104的漏电位V2。联锁电路108根据漏电位V1、V2分别生成信号S、R，对RS触发电路109的置位输入端输入信号S，对其复位输入端输入信号R。
当对RS触发电路109的复位输入端和置位输入端两者皆输入高电平的信号时，通常RS触发电路109的输出不稳定。联锁电路108具有防止此种不稳定的功能。
RS触发电路109将其输出作为信号Q输入至pMOS晶体管110的栅极和nMOS晶体管111的栅极。于是，pMOS晶体管110和nMOS晶体管111各自根据信号Q导通/关断。
pMOS晶体管110的漏与nMOS晶体管111的漏相互连接，其连接点的电位作为信号HO输出到半导体器件100的外部。另外，从半导体器件100的外部对nMOS晶体管111的源施加电位VS。
电位VB、VS例如为数百伏特的电位，将以电位VS作为基准时的电位VB例如设定为+15V。对联锁电路108和RS触发电路109施加电位VB、VS，使其以它们作为电源进行工作。
从半导体器件100输出的信号HO例如被输入到以“图腾柱”方式连接并插入在例如数百伏特的高电位与接地电位之间的2个IGBT(未图示)中高电位侧的IGBT的栅极，该IGBT根据信号HO而导通/关断。另外，还对高电位侧的IGBT的发射极施加电位VS。
下面说明本实施例1的半导体器件100的工作。当信号HIN上升时，脉冲发生电路102输出脉冲信号P2。当脉冲信号P2施加至nMOS晶体管104的栅极时，nMOS晶体管104导通，电流流过电阻107，在电阻107上产生电压降。其结果是漏电位V2改变，在电位VB与漏电位V2之间产生电位差。这样，脉冲信号P2向高电位侧进行电平移位。
当联锁电路108检测到漏电位V2的变化时，将低电平的信号R输出至RS触发电路109的复位输入端，将高电平的信号S输出至其置位输入端。据此，作为RS触发电路109的输出的信号Q成为低电平，pMOS晶体管110导通，nMOS晶体管111关断，高电平的信号HO输出到半导体器件100的外部。于是，高电位侧的IGBT被信号HO接通。
另一方面，当信号HIN下降时，脉冲发生电路102输出脉冲信号P1。当脉冲信号P1施加至nMOS晶体管103的栅极时，nMOS晶体管103导通，电流流过电阻106，在电阻106上产生电压降。其结果是漏电位V1改变，在电位VB与漏电位V1之间产生电位差。这样一来，脉冲信号P1向高电位侧进行电平移位。
当联锁电路108检测到漏电位V1的变化时，将低电平的信号S输出至RS触发电路109的置位输入端，将高电平的信号R输出至其复位输入端。据此，作为RS触发电路109的输出的信号Q成为高电平，pMOS晶体管110关断，nMOS晶体管111导通，低电平的信号HO输出到半导体器件100的外部。于是，高电位侧的IGBT被信号HO关断。
这样，本实施例1的半导体器件100可以控制高电位侧的IGBT的开关工作。
其次，说明半导体器件100的结构。图2是示出本发明实施例1的半导体器件100的结构的平面图，图3是图2的沿箭头线D-D的剖面图。另外，为说明方便起见，在图2中省略了比图3中的n-半导体层2靠上方的结构(含隔离绝缘膜10)。
如图2、3所示，在p-半导体衬底1上设置了n-半导体层2。n-半导体层2例如是由硅构成的外延层。在n-半导体层2的上表面例如形成由氧化硅膜构成的隔离绝缘膜10。p杂质区3从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部。p杂质区3包围n-半导体层2的一部分，在n-半导体层2中划分出设置了上述nMOS晶体管103和控制电路105的RESURF隔离区A。
从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，在RESURF隔离区A内的n-半导体层2内设置了沟槽隔离结构8a。沟槽隔离结构8a与p杂质区3连接，它与p杂质区3一起包围RESURF隔离区A内的n-半导体层2的一部分。这样，以p杂质区3和沟槽隔离结构8a在RESURF隔离区A内的n-半导体层2中划分出设置了nMOS晶体管103的沟槽隔离区B。另外，在RESURF隔离区A中的沟槽隔离区B以外的区域配置了控制电路105，称该区域为“控制电路形成区C”。
从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，在RESURF隔离区A内的n-半导体层2内设置了沟槽隔离结构8b。沟槽隔离结构8b沿RESURF隔离区A的周边延伸，其表面中的从n-半导体层2的上表面露出的部分以外的部分被p杂质区3包围。还有，沟槽隔离结构8b与沟槽隔离结构8a连接。
沟槽隔离结构8a由导电膜8aa和绝缘膜8ab构成，沟槽隔离结构8b由导电膜8ba和绝缘膜8bb构成。导电膜8aa、8ba相互连接，分别例如由多晶硅构成。于是，各导电膜8aa、8ba从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部。
绝缘膜8ab覆盖导电膜8aa的表面中从n-半导体层2的上表面露出的部分以外的，即掩埋在n-半导体层2和p-半导体衬底1中的表面。绝缘膜8bb覆盖导电膜8ba的表面中从n-半导体层2的上表面露出的部分以外的部分。绝缘膜8ab、8bb相互连结，分别例如由氧化硅膜构成。
在控制电路形成区C中，在n-半导体层2与p-半导体衬底1的界面处有选择地设置了n+掩埋杂质区20，在n+掩埋杂质区20的上方的n-半导体层2的上表面内相互邻接地设置了具有作为控制电路105的电阻106的功能的p+杂质区30和n+杂质区31。在图3中，示出了控制电路105中构成联锁电路108所具有的CMOS晶体管的nMOS晶体管QN和pMOS晶体管QP。
在控制电路形成区C中的n-半导体层2的内部，从n-半导体层2的上表面延伸至n+掩埋杂质区20，形成了沟槽隔离结构21，借助于该沟槽隔离结构21，p+杂质区30和n+杂质区31、nMOS晶体管QN、pMOS晶体管QP相互隔离。
沟槽隔离结构21由导电膜21a和绝缘膜21b构成。导电膜21a从n-半导体层2的上表面延伸至n+掩埋杂质区20，设置在n-半导体层2内部。绝缘膜21b包围导电膜21a的表面中从n-半导体层2的上表面露出的部分以外的部分。
在n+掩埋杂质区20的上方的n-半导体层2的上表面内设置了p阱区22，在这里形成nMOS晶体管QN。在p阱区22的上表面内设置了分别具有作为nMOS晶体管QN的源区和漏区的功能的n+杂质区23、24。在被n+杂质区23、24夹持的p阱区22的上方设置了栅电极26。隔着隔离绝缘膜10在n+杂质区23的邻侧配置了设置在p阱区22的上表面内的p+杂质区25。
隔着沟槽隔离结构21在nMOS晶体管QN的邻侧配置了pMOS晶体管QP。在n+掩埋杂质区20的上方的n-半导体层2的上表面内设置了分别具有作为pMOS晶体管QP的源区和漏区的功能的p+杂质区33、34。在被p+杂质区33、34夹持的n-半导体层2的上方设置了栅电极36。隔着隔离绝缘膜10在p+杂质区33的邻侧配置了设置在n-半导体层2上表面内的n+杂质区35。另外，沟槽隔离结构21的上表面被隔离绝缘膜10覆盖。
在沟槽隔离区B内的n-半导体层2的上表面内设置了n+杂质区7。在n+杂质区7与p杂质区3之间的n-半导体层2的上表面内设置了p+杂质区6。在p+杂质区6的上表面内设置了作为n+杂质区的nMOS晶体管103的源区5。在p+杂质区6与n+杂质区7之间的n-半导体层2和n+杂质区7具有作为nMOS晶体管103的漏区的功能。在n+杂质区7的下方的n-半导体层2与p-半导体衬底1的界面处有选择地设置了n+掩埋杂质区4。n+掩埋杂质区4的杂质浓度比n-半导体层2的高。
在p+杂质区6与n+杂质区7之间的n-半导体层2上隔着隔离绝缘膜10设置了MOS晶体管103的栅电极9和场电极12a～12c。栅电极9和场电极12a～12c沿从p+杂质区6朝向n+杂质区7的方向依次配置，场电极12a、12b沿RESURF隔离区A的周边延伸。
栅电极9以不接触的方式覆盖p+杂质区6的端部，对其施加栅电位。场电极12c与n+杂质区7的端部接触。场电极12a、12b是与周围绝缘的浮置电极，它们插在栅电极9与场电极12c中间，借助于与它们的静电耦合，起到了减缓由nMOS晶体管103的源与漏之间的电位差引起的n-半导体层2的上表面处的电场的作用。
在p+杂质区30与n+杂质区7之间的n-半导体层2上隔着隔离绝缘膜10设置了场电极13。图4是放大示出图1的沟槽隔离区B附近的平面图。在图4中示出了位于n-半导体层2的上方的结构中的场电极13、在其上方配置的布线15、栅电极9、漏电极14。另外，图4的沿箭头线E-E的剖面结构示于图3的左半部分。
如图3、4所示，场电极13位于p+杂质区30与n+杂质区7之间的沟槽隔离结构8a的上方，与n+杂质区7的端部接触。据此，场电极13与沟槽隔离区B内的n-半导体层2电连接。
栅电极9和场电极12a～12c、13例如由多晶硅构成。沟槽隔离结构8a、8b和p杂质区3的上表面被隔离绝缘膜10覆盖。
以覆盖n-半导体层2，隔离绝缘膜10，栅电极9、26、36，以及场电极12a～12c、13的方式形成了绝缘膜18。以分别贯通绝缘膜18的方式设置了与p+杂质区6和源区5接触的nMOS晶体管103的源电极11、与n+杂质区7接触的nMOS晶体管103的漏电极14。
以贯通绝缘膜18的方式设置了与p+杂质区30的一个端部接触的电极16，以布线15与漏电极14连接。布线15例如由铝构成，位于场电极13的上方。
以贯通绝缘膜18的方式设置了与p+杂质区30的另一个端部和n+杂质区31接触的电极17。以贯通绝缘膜18的方式设置了分别与p+杂质区25和n+杂质区23、24接触的电极29、28、27，以贯通绝缘膜18的方式设置了分别与n+杂质区35和p+杂质区33、34接触的电极39、38、37。
源电极11，漏电极14，电极16、17、27～29、37～39例如由铝构成。另外，为避免图面繁杂，在图3中以包含在绝缘膜18中的方式示出了nMOS晶体管103的栅绝缘膜、控制电路105的nMOS晶体管QN和pMOS晶体管QP的栅绝缘膜。
以覆盖源电极11，漏电极14，电极16、17、27～29、37～39和绝缘膜18的方式设置了绝缘膜40。
另外，虽未图示，但在RESURF隔离区A以外的n-半导体层2上设置了本实施例1的半导体器件100所具备的nMOS晶体管103和控制电路105以外的构成要素，即I/F电路101、脉冲发生电路102和nMOS晶体管104。
对电极17施加电位VB。当对栅电极9施加正电位时，nMOS晶体管103处于开态，在p+杂质区30中流过的电流引起电极17与布线15之间的电位差。通过检测该电位差，施加至栅电极9的逻辑信号，即脉冲信号P1向高电位侧进行电平移位。
在本实施例1的半导体器件100中，当对电极17和p-半导体衬底1分别施加电位VB和接地电位GND时，由于RESURF效应，耗尽层从p杂质区3朝向控制电路105的方向延伸。其结果是沿RESURF隔离区A的周边形成耗尽层，控制电路105被该耗尽层包围。由此实现了高耐压的控制电路105。
另外，在沟槽隔离区B中，在p杂质区3与n+掩埋杂质区4之间的n-半导体层2上大体在整个区域中形成了耗尽层。由此实现了高耐压的nMOS晶体管103。
其次，说明沟槽隔离结构8a、8b、21的形成方法。由于沟槽隔离结构8a、8b、21的形成方法相互相同，所以作为代表，参照图5～7对沟槽隔离结构8a的形成方法进行说明。图5～7是将与图3所示的n+掩埋杂质区4与20之间的区域相当的部分放大示出的剖面图。
首先，如图5所示，用各向异性刻蚀法形成从n-半导体层2的上表面刻入n-半导体层2、抵达n-半导体层2与p-半导体衬底1的界面的沟槽8ac。然后，如图6所示，对沟槽8ac的内壁和n-半导体层2的上表面进行氧化，在沟槽8ac的内表面和n-半导体层2的上表面形成绝缘膜材料8ad。接着，在绝缘膜材料8ad上形成充填沟槽8ac的导电材料8ae。另外，导电材料8ae例如由多晶硅构成。
接着，除掉比沟槽8ac靠上方的绝缘膜材料8ad和导电材料8ae。由此，如图7所示，完成了具有由多晶硅构成的导电膜8aa和由氧化硅膜构成的绝缘膜8ab的沟槽隔离结构8a。其后，在沟槽隔离结构8a的上表面和n-半导体层2的上表面上形成隔离绝缘膜10。
这样，按照本实施例1的半导体器件100，在被p杂质区3划分出的一个RESURF隔离区A内设置了nMOS晶体管103和控制电路105。因此，在nMOS晶体管103与控制电路105的电阻106相互连接时，高电位的布线15不通过p杂质区3的上方。其结果是，不妨碍由RESURF效应产生的n-半导体层2中的耗尽层的展宽，可以维持在设计之初所保证的耐压。
另外，由于nMOS晶体管103在被p杂质区3和沟槽隔离结构8a包围的沟槽隔离区B中形成，所以形成nMOS晶体管103的n-半导体层2与形成控制电路105的n-半导体层2相互绝缘。因此，能够抑制nMOS晶体管103的源-漏间电流向控制电路形成区C中的n-半导体层2漏泄，能够防止施加电位VB的电极17与nMOS晶体管103的漏电极14短路。其结果是，能够使施加于nMOS晶体管103的栅电极9的脉冲信号P1可靠地向高电位侧进行电平移位。
还有，由于在与漏电极14连接的n+杂质区7的下方形成了浓度比n-半导体层2的高的n+掩埋杂质区4，所以提高了对漏电极14施加高电位时的电涌耐压。
另外，在本实施例1中，由于在沟槽隔离结构8a与布线15之间设置了场电极13，所以从布线15向沟槽隔离结构8a辐射的电场被屏蔽。其结果是，能够抑制来自布线15的电场引起的耐压降低。
还有，在本实施例1中，沟槽隔离结构8a、8b、21由导电膜和绝缘膜构成，但也可以只由绝缘膜构成。现举沟槽隔离结构8a为例说明这时的形成方法。图8与图5～7一样，是将与图3所示的n+掩埋杂质区4与20之间的区域相当的部分放大示出的剖面图。
首先，如参照图5说明的那样，形成沟槽8ac。然后，在n-半导体层2上形成充填沟槽8ac的绝缘膜45。另外，绝缘膜45例如是氧化硅膜。据此，形成由绝缘膜45构成的沟槽隔离结构8a，同时形成由绝缘膜45构成的隔离绝缘膜10。
另外，在本实施例1中以从n-半导体层2的上表面抵达n-半导体层2与p-半导体衬底1的界面的方式形成了沟槽隔离结构8a，但沟槽隔离结构8a也可如图9所示，并非必须抵达p-半导体衬底1。
当如图9所示，沟槽隔离结构8a不抵达p-半导体衬底1时，由于nMOS晶体管103的源-漏间电流46的一部分漏泄至控制电路形成区C的n-半导体层2中，所以nMOS晶体管103导通时的电极17与漏电极14的电位差，亦即电位VB与漏电位V1的电位差减小。
但是，如果沟槽隔离结构8a延伸至n-半导体层2与p-半导体衬底1的界面附近，由于漏泄电流的电流路径变窄，该部分的寄生电阻大，所以由漏泄电流引起的电极17与漏电极14之间的电位差的减少可以忽略不计。换言之，使沟槽隔离结构8a下方的端部接近于n-半导体层2与p-半导体衬底1的界面，达到漏泄电流引起的电极17与漏电极14之间的电位差的减少几乎不对半导体器件的工作产生影响的程度。具体地说，将沟槽隔离结构8a下方的端部与p-半导体衬底1的上表面的距离设定成使电极17与漏电极14之间的电位差不低于检测该电位差的联锁电路108的阈值。另外，以后称nMOS晶体管103的源-漏间电流46为“MOS电流46”。
这样，由于沟槽隔离结构8a只要至少延伸至n-半导体层2与p-半导体衬底1的界面附近即可，所以在形成沟槽隔离结构8a时设置的上述沟槽8ac不一定必须抵达p-半导体衬底1，只要从n-半导体层2的上表面至少延伸至n-半导体层2与p-半导体衬底1的界面附近即可。
另一方面，如图10所示，在沟槽隔离结构8a形成得比p-半导体衬底1的上表面深，甚至于比n+掩埋杂质区4、20的下限充分深时，出现以下的问题。
当对p-半导体衬底1和n-半导体层2分别施加接地电位GND和电位VB时，在p-半导体衬底1中也形成耗尽层。图10中的虚线47表示耗尽层的端部。当沟槽隔离结构8a下方的端部处于比耗尽层端部深的位置时，该沟槽隔离结构8a下方的端部与p-半导体衬底1同电位，即为接地电位GND。因此，容易通过沟槽隔离结构8a中的导电膜8aa侧面上的绝缘膜8ab、导电膜8aa、导电膜8aa底面上的绝缘膜8ab，在n-半导体层2与p-半导体衬底1之间流过漏泄电流。在图10中将该漏泄电流的路径作为电流路径44示出。
于是，由于导电膜8aa由多晶硅构成，其电导率比由氧化硅膜构成的绝缘膜8ab的高很多，所以对p-半导体衬底1与n-半导体层2之间的绝缘性在实质上得以维持依赖于导电膜8aa侧面上的绝缘膜8ab和导电膜8aa底面上的绝缘膜8ab。另外，在图10中，用电容器44a等效地表示由n-半导体层2、导电膜8aa和位于它们之间的绝缘膜8ab构成的静电电容，用电容器44b等效地表示由导电膜8aa、p-半导体衬底1和位于它们之间的绝缘膜8ab构成的静电电容。
例如，设定电位VB为600V，当对n-半导体层2施加600V时，则对维持p-半导体衬底1与n-半导体层2之间的绝缘性的一方的绝缘膜8ab施加了300V的电位。为了确保对该电位的绝缘强度，最低需要300nm厚的绝缘膜8ab。另外，当考虑长时间的可靠性时，要求厚度为此值2倍以上的绝缘膜8ab。
在因晶片处理方面的限制，难以在上述沟槽8ac的内表面形成厚的绝缘膜8ab时，半导体器件100的耐压性能由绝缘膜8ab的绝缘强度决定，难于实现可耐1000V以上的电位的半导体器件100。
因此，最好如图11所示，将沟槽隔离结构8a下方的端部位置设定在比n+掩埋杂质区4、20的下限浅的位置上。借助于如此进行设定，沟槽隔离结构8a下方的端部容易进入耗尽层。由于耗尽层内的p-半导体衬底1具有电位梯度，所以在n-半导体层2与沟槽隔离结构8a的下方的端部难以产生上述那样的电位差。因此，无需增加绝缘膜8ab的膜厚就能容易地使半导体器件100高耐压化。
另外，在本实施例1中，场电极13与沟槽隔离区B中的n-半导体层2电连接，但也可以如图12所示，代之以用与周围绝缘的浮置电极，即以浮置方式构成场电极13。另外，也可以不将场电极13与沟槽隔离区B中的n-半导体层2电连接，而将其与控制电路形成区C中的n-半导体层2电连接。具体地说，如图13所示，以贯通绝缘膜18的方式设置与在布线15和沟槽隔离结构8a之间设置的场电极13接触的电极42，以在绝缘膜18上设置的布线43使电极42与电极17连接。另外，电极42和布线43两者例如都由铝构成。据此，场电极13与控制电路形成区C中的n-半导体层2电连接。
在图12、13所示的结构中，从布线15向沟槽隔离结构8a辐射的电场也被屏蔽，可以抑制来自布线15的电场引起的耐压降低。
另外，在本实施例1中设置了沿RESURF隔离区A的周边延伸的沟槽隔离结构8b，但是，借助于使沟槽隔离结构8a与p杂质区3联结在一起也能够使沟槽隔离区B内的n-半导体层2与控制电路形成区C内的n-半导体层2相互绝缘，因而也可以不设置沟槽隔离结构8b。
实施例2
图14是示出本发明实施例2的半导体器件的结构的剖面图，图15示出了它的平面图。图14是在与图2的箭头线D-D相当的位置处的剖面图。在图15中省略了栅电极9以外的比n-半导体层2靠上方的结构(含隔离绝缘膜10)。图15的沿箭头线F-F的剖面结构示于图14的左半部分。
本实施例2的半导体器件在上述实施例1的半导体器件100中还设置了沟槽隔离结构8c、8d。
如图14、15所示，在沟槽隔离结构8a与n+掩埋杂质区4之间的n-半导体层2的内部，与沟槽隔离结构8a相隔规定的距离从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面设置了沟槽隔离结构8c。然后，在沟槽隔离结构8a与n+掩埋杂质区20之间的n-半导体层2的内部，与沟槽隔离结构8a相隔规定的距离从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面设置了沟槽隔离结构8d。
沟槽隔离结构8c、8d与p杂质区3连接，它们与沟槽隔离结构8a和p杂质区3一起在n-半导体层2中划分出形成了nMOS晶体管103的沟槽隔离区B。
沟槽隔离结构8c由导电膜8ca和绝缘膜8cb构成，沟槽隔离结构8d由导电膜8da和绝缘膜8db构成。各导电膜8ca、8da例如由多晶硅构成，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部。绝缘膜8cb覆盖导电膜8ca的表面中的掩埋在n-半导体层2和p-半导体衬底1中的表面，绝缘膜8db覆盖导电膜8da的表面中掩埋在n-半导体层2和p-半导体衬底1中的表面。绝缘膜8cb、8db例如由氧化硅膜构成。其他结构由于与实施例1的半导体器件100的相同，故省略其说明。
如上所述，在本实施例2的半导体器件中，由于沟槽隔离结构8a、8c、8d形成多重结构，所以nMOS晶体管103的源-漏间的电流更难于向控制电路形成区C中的n-半导体层2漏泄。因此，能够更可靠地使施加于nMOS晶体管103的栅电极9的脉冲信号P1向高电位侧进行电平移位。
实施例3
在上述实施例1中，当要进一步提高半导体器件100的耐压性能时，施加了接地电位GND的p杂质区3与施加了高电位的n+杂质区7之间的绝缘性往往成了问题。下面参照图16对此问题进行说明。
图16是示出实施例1的半导体器件100的结构的平面图，示出了从图4所示的结构中略去场电极13、布线15、漏电极14的记述的结构。
如上所述，当对n+杂质区7和p杂质区3分别施加高电位和接地电位GND时，在p杂质区3与n+掩埋杂质区4之间的n-半导体层2的大体整个区域中形成耗尽层。因此，容易通过沟槽隔离结构8a的线状部分80a和与其连接的沟槽隔离结构8b在n+杂质区7与p杂质区3之间流过漏泄电流。在图16中将该漏泄电流的路径作为电流路径48示出。
这里，如图16所示，线状部分80a从p杂质区3沿由源区5指向n+杂质区7的方向延伸。换言之，在从p杂质区3向接近于n+杂质区7的方向延伸。于是，沟槽隔离结构8a具有将沟槽隔离区B中的n-半导体层2夹在其间的互相相向的2个线状部分80a。
线状部分80a的导电膜8aa与沟槽隔离结构8b的导电膜8ba相互连接，导电膜8aa，8ba的电导率比绝缘膜8ab，8bb的高很多。因此，对n+杂质区7与p杂质区3之间的绝缘性得以维持在实质上依赖于线状部分80a中的导电膜8aa侧面上的绝缘膜8ab和导电膜8ba侧面上的绝缘膜8bb。另外，在图16中，用电容器48a等效地表示由n-半导体层2、导电膜8aa和位于它们之间的绝缘膜8ab构成的静电电容，用电容器48b等效地表示由导电膜8ba、p杂质区3和位于它们之间的绝缘膜8bb构成的静电电容。
因此，当如在实施例1中说明过的那样，例如对n-半导体层2施加600V的高电位时，需要非常厚的绝缘膜8ab、8bb。在因晶片处理方面的限制，难以形成厚的绝缘膜8ab、8bb时，则难以实现高耐压的半导体器件100。
于是，在本实施例3中提出了提高p杂质区3与n+杂质区7之间的绝缘性的技术。
图17是示出本实施例3的半导体器件的结构的平面图，图18是图17的沿箭头线G-G的剖面图。本实施例3的半导体器件是将上述实施例1的半导体器件中沟槽隔离结构8a的线状部分80a形成为虚线状。以下进行具体说明。另外，图17是省略了栅电极9以外的比n-半导体层2靠上方的结构(含隔离绝缘膜10)的图。
如图17、18所示，在沟槽隔离结构8a的线状部分80a中导电膜8aa被分割成多个，它们相互分离地设置。然后，对每一个导电膜8aa设置了覆盖导电膜8aa的表面中的、掩埋在n-半导体层2和p-半导体衬底1中的表面的绝缘膜8ab。另外，在相邻的绝缘膜8ab中，一个绝缘膜8ab的与导电膜8aa相反一侧的侧面与同其相向的另一个绝缘膜8ab的与导电膜8aa相反一侧的侧面互相相隔规定的距离d。
这样，按照本实施例3的半导体器件，沟槽隔离结构8a的线状部分80a包含相互分离的多个导电膜8aa，并且各导电膜8aa的掩埋在n-半导体层2中的表面被绝缘膜8ab覆盖。因此，容易通过线状部分80a流动的、n+杂质区7与p杂质区3之间的漏泄电流通过在各导电膜8aa上设置的绝缘膜8ab而流动。因此，与如实施例1的半导体器件100那样的不将线状部分80a的导电膜8aa分割的情形相比，该漏泄电流所通过的绝缘膜8ab的个数增多。其结果是，在n+杂质区7与p杂质区3之间的漏泄电流的路径上除等效地存在上述电容器48a、48b外，还等效地存在相互串联连接的多个电容器。因此，漏泄电流难以流动，提高了n+杂质区7与p杂质区3之间的绝缘性，容易实现更加高耐压的半导体器件。
在本实施例3中，线状部分80a中的相邻的绝缘膜8ab隔开距离d，相互分离。因此，如图17所示，MOS电流46的一部分46a通过相邻的绝缘膜8ab之间的间隙漏泄至控制电路形成区C中的n-半导体层2。因此，nMOS晶体管103导通时的电极17与漏电极14的电位差减小。于是，将相邻的绝缘膜8ab的距离d的值设定成使该电位差的减小几乎不对半导体器件的工作产生影响。另外，以下将漏泄至控制电路形成区C中的n-半导体层2的MOS电流46的一部分46a称为“漏泄电流46a”。
在本实施例3中，虽然将实施例1的沟槽隔离结构8a部分地形成虚线状，但也可以将图15所示的实施例2沟槽隔离结构8a、8c、8d分别部分地形成为虚线状。图19是示出这种场合的实施例3的半导体器件的结构的平面图。
如图19所示，沟槽隔离结构8a与图17所示的沟槽隔离结构8a相同，部分地形成为虚线状。然后，在沟槽隔离结构8c的线状部分80c中，导电膜8ca被分割成多个，它们被相互分离地设置。另外，在沟槽隔离结构8d的线状部分80d中，导电膜8da被分割成多个，它们被相互分离地设置。
这里，线状部分80c与线状部分80a相同，在从p杂质区3向接近于n+杂质区7的方向延伸。于是，沟槽隔离结构8c具有将沟槽隔离区B中的n-半导体层2夹在其间的互相相向的2个线状部分80c。另外，线状部分80d与线状部分80a、c相同，在从p杂质区3向接近于n+杂质区7的方向延伸。于是，沟槽隔离结构8d具有将沟槽隔离区B中的n-半导体层2夹在其间的互相相向的2个线状部分80d。
在沟槽隔离结构8c的线状部分80c中，对每一个导电膜8ca设置了覆盖导电膜8ca的表面中的、掩埋在n-半导体层2和p-半导体衬底1中的表面的绝缘膜8cb。于是，在相邻的绝缘膜8cb中，一个绝缘膜8cb的与导电膜8ca相反一侧的侧面与同其相向的另一个绝缘膜8cb的与导电膜8ca相反一侧的侧面互相相隔规定的距离d。
在沟槽隔离结构8d的线状部分80d中，对每一个导电膜8da设置了覆盖导电膜8da的表面中的、掩埋在n-半导体层2和p-半导体衬底1中的表面的绝缘膜8db。于是，在相邻的绝缘膜8db中，一个绝缘膜8db的与导电膜8da相反一侧的侧面与同其相向的另一个绝缘膜8db的与导电膜8da相反一侧的侧面互相相隔规定的距离d。
这样，在上述实施例2的半导体器件中，通过将沟槽隔离结构8a、8c、8d的一部分分别形成为虚线状，减小了漏泄电流46a。其理由是：为使MOS电流46漏泄至控制电路形成区C中的n-半导体层2，不仅必须通过绝缘膜8ab之间的间隙，而且还必须通过绝缘膜8cb之间的间隙和绝缘膜8db之间的间隙，因而漏泄电流46a的路径的电阻值增加。因此，可以将距离d的值设定为比图17所示的半导体器件的大，因而提高了距离d的设计自由度。
另外，如上所述，在将沟槽隔离结构8a、8c、8d一部分分别形成为虚线状时，可以如图19所示，使绝缘膜8ab之间的间隙的位置与绝缘膜8cb之间的间隙的位置在从源区5指向n+杂质区7的方向相互偏离地配置。另外，可以使绝缘膜8ab之间的间隙的位置与绝缘膜8db之间的间隙的位置在从源区5指向n+杂质区7的方向相互偏离地配置。这时，如图19所示，漏泄电流46a的路径变长，那里的电阻值增加，于是漏泄电流46a更加减小。
实施例4
图20是示出本实施例4的半导体器件的结构的剖面图，是在与图17的箭头线G-G相当的位置处的剖面图。如图20所示，本实施例4的半导体器件是上述实施例3的半导体器件中线状部分80a的相邻的导电膜8aa之间被绝缘膜8ba掩埋的器件。其他结构与实施例3的半导体器件的相同，因此省略其说明。
借助于如此用绝缘膜8ab对相互分离地设置的导电膜8aa之间进行掩埋，可以比实施例3的半导体器件更能降低漏泄电流46a。
下面说明图20所示结构的制造方法。图21、22是按工序顺序示出其制造方法的剖面图。另外，图21、22也与图20相同，是在与图17的箭头线G-G相当的位置的剖面图。
如图2 1所示，在p-半导体衬底1上形成n-半导体层2。然后，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，在n-半导体层2内形成互相相隔规定距离的多个沟槽8ac。这时，将相邻的2个沟槽8ac中一个沟槽8ac的侧面与同其相向的另一个沟槽8ac的侧面之间的距离D设定在用后述的工序形成的绝缘膜8ab的膜厚t以下。
接着，如图22所示，对多个沟槽8ac的每一个的内壁进行氧化，在各沟槽8ac的内表面形成绝缘膜8ab。这时，绝缘膜8ab的一半在从沟槽8ac露出的n-半导体层2和p-半导体衬底1的内表面上形成，其余的一半在其内部形成。于是，由于相邻的沟槽8ac之间的距离D被设定在绝缘膜8ab的膜厚t以下，所以在相邻的沟槽8ac的内表面形成的绝缘膜8ab相互接触。另外，在图22中用虚线示出了形成绝缘膜8ab之前的沟槽8ac的内表面。
接着形成充填各沟槽8ac的导电膜8aa。由此，得到图20所示的结构。
这样，借助于将沟槽8ac之间的距离D设定在绝缘膜8ab的膜厚t以下，相邻的导电膜8aa之间就被绝缘膜8ab掩埋。因此，可以减小漏泄电流46a。
实施例5
当如上述实施例3的半导体器件那样在线状部分80a的绝缘膜8ab之间生成间隙时，漏泄电流46a随着其距离d的值的增大而增大。图23是示出该状态的图。因此，有必要通过测定漏泄电流46a来对沟槽隔离结构8a的线状部分80a的制造工艺进行评价。但是，直接地单单测定漏泄电流46a是困难的。
于是，在本实施例5中，提出了在实施例3的半导体器件中设置如图24所示那样的多个试验结构53，利用这种试验结构53评价沟槽隔离结构8a的线状部分80a的制造工艺的方法。
首先，详细说明试验结构53。如图24所示，在实施例3的半导体器件中设置的多个试验结构53的每一个都具备沟槽隔离结构68a、68b和电极焊区69a、69b。沟槽隔离结构68b从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部。于是，沟槽隔离结构68b包围了n-半导体层2的一部分，在n-半导体层2内划分出了区域M。
沟槽隔离结构68b相互分离地设置，具有沿区域M的周边排列的多个导电膜68ba。各导电膜68ba与沟槽隔离结构8a的导电膜8aa一样，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部。然后，在沟槽隔离结构68b中，对每一个导电膜68ba设置覆盖导电膜68ba的表面中的、掩埋在n-半导体层2和p-半导体衬底1中的表面的绝缘膜68bb，绝缘膜68bb相互分离。
在多个试验结构53之间，相邻的绝缘膜68bb之间的间隙的大小相互不同。换言之，在多个试验结构53的相邻的绝缘膜68bb中，一个绝缘膜68bb的与导电膜68ba相反一侧的侧面与同其相向的另一个绝缘膜68bb的与导电膜68ba相反一侧的侧面之间的距离d1相互不同。在图24中示出了2个试验结构53，而在图的上方示出的试验结构53中的距离d1却被设定为比在下方示出的试验结构53中的距离d1小。
沟槽隔离结构68a从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部，包围了沟槽隔离结构68b。沟槽隔离结构68a由导电膜68aa和绝缘膜68ab构成。导电膜68aa与沟槽隔离结构68b的导电膜68ba相同，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，设置在n-半导体层2内部。绝缘膜68ab覆盖了导电膜68aa的表面中的、掩埋在n-半导体层2和p-半导体衬底1中的表面。
在区域M中的n-半导体层2的上表面上设置了电极焊区69a。然后，在沟槽隔离结构68a、68b之间的n-半导体层2的上表面上设置了电极焊区69b。
各导电膜68aa、68ba例如由多晶硅形成，各绝缘膜68ab、68bb例如由氧化硅膜构成。另外，各电极焊区69a、69b例如由铝构成。
图24所示的多个试验结构53例如在晶片状态的p-半导体衬底1的端部的上方形成，在其上不设置绝缘膜18、40。然后，试验结构53的沟槽隔离结构68a、68b与沟槽隔离结构8a同时形成。
为了利用试验结构53作为评价沟槽隔离结构8a的线状部分80a的制造工艺时的监测结构，该沟槽隔离结构68b与线状部分80a在相同的制造条件下形成。另外，沟槽隔离结构68b的导电膜68ba与线状部分80a的导电膜8aa以互相相同的形状形成，沟槽隔离结构68b的绝缘膜68bb与线状部分80a的绝缘膜8ab的膜厚设定为互相相同。
在本实施例5中，准备了例如3个上述的试验结构53。然后，使试验结构53之中的一个的沟槽隔离结构68b的绝缘膜68bb之间的距离d1与线状部分80a的绝缘膜8ab之间的距离d一致。然后，准备距离d1被设定成比线状部分80a中的距离d大的值的试验结构53以及被设定成比其小的值的试验结构53。以下称距离d1被设定成与线状部分80a中的距离d相同的值的试验结构53为“试验结构53a”，被设定成比距离d大的值的试验结构53为“试验结构53b”，被设定成比距离d小的值的试验结构53为“试验结构53c”。
下面说明利用了上述试验结构53的沟槽隔离结构8a的线状部分80a的制造工艺的评价方法。图25是示出利用了试验结构53的线状部分80a的制造工艺的评价方法的流程图。另外，关于线状部分80a的制造工艺的评价例如用晶片状态的p-半导体衬底1进行。
如图25所示，在步骤s1中，对多个试验结构53的每一个，测定区域M中的n-半导体层2，对沟槽隔离结构68b，测定与区域M相反一侧的n-半导体层2之间的漏泄电流54。具体而言，对于各试验结构53a～53c，例如对电极焊区69a、69b分别施加电位VB和接地电位GND，测定电极焊区69a与69b间的电流。
接着，在步骤s2中，利用在步骤s1中测得的漏泄电流54评价沟槽隔离结构8a的线状部分80a的制造工艺。下面说明评价方法的具体例子。
首先，确认在步骤s1中测得的试验结构53的漏泄电流54是否在预先设定的nMOS晶体管103的漏泄电流46a的规格范围ref内。这里，所谓规格范围ref是指漏泄电流46a的容许范围，若漏泄电流46a在该规格范围ref内，即使nMOS晶体管103导通时的电极17与漏电极14之间的电位差因漏泄电流46a而减小，该减小实质上不对半导体器件的工作产生影响。
试验结构53a的沟槽隔离结构68b以与沟槽隔离结构8a的线状部分80a相同的制造条件等形成，并且其距离d1被设定成与线状部分80a中的距离d相同的值。因此，如果试验结构53a中的漏泄电流54在规格范围ref内，则可以间接判断nMOS晶体管103的漏泄电流46a也在规格范围ref内，姑且可以将半导体器件作为合格品处理。
但是，也要考虑尽管线状部分80a的制造工艺中存在某种问题，但漏泄电流46a偶然地落在了规格范围ref内的情形。于是，当试验结构53a的漏泄电流54在规格范围ref内时，将试验结构53a的漏泄电流54与试验结构53b或试验结构53c的漏泄电流54进行比较。
由于试验结构53b中的距离d1被设定成比试验结构53a中的大，所以在设计上试验结构53b的漏泄电流54大于试验结构53a的漏泄电流54。另外，由于试验结构53c中的距离d1被设定成比试验结构53a中的小，所以在设计上试验结构53c的漏泄电流54小于试验结构53a的漏泄电流54。
另外，试验结构53b、53c的沟槽隔离结构68b以与沟槽隔离结构8a的线状部分80a相同的制造条件等形成。因此，当将试验结构53a中的漏泄电流54的实测值与试验结构53b或试验结构53c中漏泄电流54的实测值相互比较，几乎没有生变化时，可以评价为在线状部分80a的制造工艺中存在问题。于是，根据此评价结果重新估价线状部分80a的制造条件等。
另一方面，当试验结构53a的漏泄电流54在规格范围ref外时，可以判断nMOS晶体管103的漏泄电流46a也在规格范围ref外，从而可以判断半导体器件不合格。但是，仅以试验结构53a的漏泄电流54不能够完全评价在线状部分80a的哪个部分产生了缺陷。
于是，当试验结构53a的漏泄电流54在规格范围ref外时，也将试验结构53a的漏泄电流54与试验结构53b或试验结构53c的漏泄电流54进行比较。
例如，在试验结构53a的漏泄电流54比规格范围ref的下限小的场合，当试验结构53b中的漏泄电流54的实测值比试验结构53a中的大，而试验结构53c中的漏泄电流54的实测值与试验结构53a中的几乎相同时，可以推定在线状部分80a的绝缘膜8ab之间未生成间隙。这样，由本应生成的间隙却未生成一事可以评价在线状部分80a的制造工艺中存在某种问题。因此，可以用此评价结果重新估价线状部分80a的制造条件等。
这样，即使在难以直接测定MOS电流46的漏泄电流46a的情形下，通过设置距离d1相互不同的多个试验结构53作为监测结构，也可以评价沟槽隔离结构8a中的线状部分80a的制造工艺。
实施例6
图26是示出本实施例6的半导体器件的结构的剖面图，图27示出了其平面图。另外，图28是图27的沿箭头线I-I的剖面图。图26是在与图2的箭头线D-D相当的位置处的剖面图，在图27中省略了栅电极9以外的比n-半导体层2靠上方的结构(含隔离绝缘膜10)。另外，图27的沿箭头线H-H的剖面结构示于图26的左半部分。
本实施例6的半导体器件是在上述实施例3的半导体器件中还设置了p杂质区55的半导体器件。
如图26～28所示，p杂质区55设置在RESURF隔离区A内的n-半导体层2的上表面内，沿沟槽隔离区B的周边延伸。于是，p杂质区55包围沟槽隔离结构8a的绝缘膜8ab中从n-半导体层2的上表面露出的部分以外的部分，与p杂质区3连接。
在沟槽隔离结构8a的线状部分80a中，p杂质区55包围多个绝缘膜8ab的每一个，相邻的绝缘膜8ab之间被p杂质区55掩埋。
另外，在本实施例6的半导体器件中，还设置了包围沟槽隔离结构21的绝缘膜21b中从n-半导体层2的上表面露出的部分以外的部分的p杂质区55。
这样，在本实施例6的半导体器件中，由于线状部分80a中的绝缘膜8ab之间被p杂质区55掩埋，所以能够比实施例3的半导体器件减小漏泄电流46a。
下面说明p杂质区55的形成方法。图29、30是示出p杂质区55的形成方法的剖面图，是在与图27的箭头线I-I相当的位置处的剖面图。
首先，如图29所示，在p-半导体衬底1上形成n-半导体层2。然后，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，在n-半导体层2内形成互相相隔规定距离的多个沟槽8ac。然后，在n-半导体层2的上表面上形成抗蚀剂60。
接着，利用离子注入对多个沟槽8ac的每一个的内壁引入p型杂质IM。这时，从对与n-半导体层2的上表面垂直的方向倾斜的方向进行杂质IM的离子注入。其后，除掉抗蚀剂60。
接着，如图30所示，对各沟槽8ac的内壁和n-半导体层2的上表面进行氧化，在各沟槽8ac的内表面和n-半导体层2的上表面形成绝缘膜材料8ad。然后，在绝缘膜材料8ad上形成充填各沟槽8ac的导电材料8ae。
接着，除掉比沟槽8ac靠上方的绝缘膜材料8ad和导电材料8ae，实施高温激励工序。由此在各沟槽8ac的内表面形成绝缘膜8ab，同时形成充填各沟槽8ac的导电膜8aa。进而，杂质IM扩散，完成p杂质区55，得到图28所示的结构。
这样，由于在形成沟槽隔离结构8a的线状部分80a时也形成了p杂质区55，所以与在形成p杂质区55后形成线状部分80a的情形相比，可以缩短半导体器件的制造时间。
另外，在对电极17和p-半导体衬底1分别施加电位VB和接地电位GND时，对用p杂质区55和n-半导体层2形成的PN结施加反向电压，但这时希望p杂质区55的整个区域耗尽。这是由于当p杂质区55不是整个区域耗尽时，电场往往集中于p杂质区55，引起耐压下降的缘故。
下面说明p杂质区55的整个区域耗尽的条件。
如上所述，p杂质区55借助于对多个沟槽8ac的每一个的内壁进行杂质IM的离子注入，其后通过使杂质IM热扩散而形成。设这时的p杂质区55中的对沟槽8ac的内表面垂直的方向上的扩散深度为dm，p杂质区55的杂质浓度的平均值为N，将扩散深度dm和杂质浓度的平均值N的值设定成满足下式(1)。
(式1)
N[cm-3]×dm[cm]1.0×10-12[cm-2]…(1)
据此，p杂质区55中除充填线状部分80a的绝缘膜8ab之间的部分以外的部分耗尽。另外，式(1)是专利文献2和非专利文献1所述的RESURF条件。
此外，设对沟槽隔离结构8a的延伸方向垂直的方向上的沟槽8ac的宽度为W，将宽度W、扩散深度dm和杂质浓度的平均值N的值设定成满足下式(2)、(3)。
(式2)
N[cm-3]×W[cm]2.0×10-12[cm-2]…(2)
W≤2×dm…(3)
据此，p杂质区55中充填线状部分80a的绝缘膜8ab之间的部分耗尽。另外，借助于将相邻的沟槽8ac之间的距离D设定成小于扩散深度dm的2倍的值，在一方的沟槽8ac的内壁形成的p杂质区55与在另一方的沟槽8ac的内壁形成的p杂质区55相互连接。
实施例7
图31是示出本发明实施例7的半导体器件的结构的平面图。图32是放大示出图31的沟槽隔离区B、J的附近的平面图。图33是图32的沿箭头线K-K的剖面图。另外，为说明方便起见，在图31中省略了比图33中的n-半导体层2靠上方的结构(含隔离绝缘膜10)。另外，为说明方便起见，在图32中省略了栅电极9、69以外的比图33中的n-半导体层2靠上方的结构(含隔离绝缘膜10)。
本实施例7的半导体器件基本上是在上述实施例1的半导体器件100中又设置了沟槽隔离结构8e，在RBSURF隔离区A内设置了nMOS晶体管104的半导体器件。
如图31～33所示，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，在RESURF隔离区A内的n-半导体层2内设置了沟槽隔离结构8e。沟槽隔离结构8e与p杂质区3连接，并与p杂质区3一起包围RESURF隔离区A内的n-半导体层2的一部分。据此，以p杂质区3和沟槽隔离结构8e在RESURF隔离区A内的n-半导体层2中划分出配置了MOS晶体管104的沟槽隔离区J。
沟槽隔离结构8e与沟槽隔离结构8b连结。沟槽隔离结构8e由导电膜8ea和绝缘膜8eb构成。导电膜8ea例如由多晶硅构成，与沟槽隔离结构8b的导电膜8ba连结。然后，从n-半导体层2的上表面延伸至它与p-半导体衬底1的界面，在n-半导体层2内部设置导电膜8ea。
沟槽隔离结构8e的绝缘膜8eb覆盖导电膜8ea的表面中掩埋在n-半导体层2和p-半导体衬底1中的表面。绝缘膜8eb例如由氧化硅膜构成，与沟槽隔离结构8b的绝缘膜8bb连接。
在沟槽隔离区J内的n-半导体层2的上表面内设置n+杂质区67。在n+杂质区67与p杂质区3之间的n-半导体层2的上表面内设置p+杂质区66。在p+杂质区66的上表面内设置作为n+杂质区的nMOS晶体管104的源区65。p+杂质区66与n+杂质区67之间的n-半导体层2和n+杂质区67具有作为nMOS晶体管104的漏区的功能。在n+杂质区67的下方中的n-半导体层2与p-半导体衬底1的界面处有选择地设置n+掩埋杂质区64。
在p+杂质区66与n+杂质区67之间的n-半导体层2上隔着隔离绝缘膜10设置了MOS晶体管104的栅电极69和场电极12a、12b、72c。栅电极69和场电极12a、12b、72 c沿从p+杂质区66指向n+杂质区67的方向依次配置。
栅电极69以不接触的方式覆盖p+杂质区66的端部，对栅电极69施加栅电位。场电极72c与n+杂质区67的端部接触。场电极12a、12b插在栅电极69与场电极72c中间，借助于与它们的静电耦合，起到了减缓由nMOS晶体管104的源与漏之间的电位差引起的n-半导体层2的上表面处的电场的作用。
在沟槽隔离结构8e上隔着隔离绝缘膜10设置了场电极73。场电极73与n+杂质区67的端部接触。栅电极69和场电极72c、73例如由多晶硅构成。沟槽隔离结构8e的上表面被隔离绝缘膜10覆盖。
绝缘膜18还覆盖了栅电极69和场电极72c、73。以分别贯通绝缘膜18的方式设置了与p+杂质区66和源区65接触的nMOS晶体管104的源电极61以及与n+杂质区67接触的nMOS晶体管104的漏电极74。
在控制电路形成区C的n-半导体层2的上表面内设置具有作为电阻107的功能的p+杂质区(未图示)，这种p+杂质区与漏电极74借助于布线75相互连接。布线75例如由铝构成，位于场电极73的上方。
源电极61和漏电极74例如由铝构成。为避免图面繁杂，在图33中以包含在绝缘膜18中的方式示出了nMOS晶体管104的栅绝缘膜。绝缘膜40覆盖了源电极61和漏电极74。
另外，虽未图示，但在本实施例7中，在RESURF隔离区A以外的n-半导体层2上形成了上述的I/F电路101和脉冲发生电路102。其他结构由于与实施例1的半导体器件100的相同，故省略其说明。
对控制电路形成区C中的n-半导体层2和p-半导体衬底1分别施加电位VB和接地电位GND时，与沟槽隔离区B相同，在沟槽隔离区J中，也是在p杂质区3与n+掩埋杂质区64之间的n-半导体层2的大体整个区域内形成耗尽层。由此，实现了高耐压的nMOS晶体管104。
这样，在本实施例7的半导体器件中，由于在RESURF隔离区A内不仅配置了nMOS晶体管103，而且还配置了nMOS晶体管104，所以与实施例1的半导体器件100相比，器件的微细化成为可能。
另外，用与沟槽隔离结构8a的形成方法相同的方法形成沟槽隔离结构8e。另外，因与沟槽隔离结构8a的情形相同的理由，沟槽隔离结构8e并非一定要抵达p-半导体衬底1，只要至少延伸至n-半导体层2与p-半导体衬底1的界面附近即可。
实施例8
图34是示出本发明实施例8的半导体器件的结构的平面图，图35是图34的沿箭头线L-L的剖面图。图34是放大示出沟槽隔离区B的附近的平面图。另外，在图34中省略了栅电极9和场电极12a、12b以外的比n-半导体层2靠上方的结构(含隔离绝缘膜10)，在图35中省略了绝缘膜18、40。
在上述实施例3的半导体器件中，场电极12a、12b是与周围绝缘的浮置电极，而在本实施例8的半导体器件中，将场电极的12a、12b两者与沟槽隔离结构8a的线状部分80a中的导电膜8aa进行了连接。
如图34、35所示，线状部分80a的各导电膜8aa从n-半导体层2的上表面露出，不在其上形成隔离绝缘膜10。然后，在p杂质区3与n+掩埋杂质区4之间的n-半导体层2上隔着隔离绝缘膜10设置的场电极12a与线状部分80a的导电膜8aa连接。另外，与场电极12a一样，在p杂质区3与n+掩埋杂质区4之间的n-半导体层2上隔着隔离绝缘膜10设置的场电极12b与线状部分80a中的、并非场电极12a所连接的导电膜8aa连接。
这里，导电膜8aa虽处于为了与周围绝缘的浮置状态，但因导电膜8aa与从施加了接地电位GND的p杂质区3延伸的耗尽层进行电容性的相互耦合，所以导电膜8aa的电位随着与p杂质区3的远离而阶梯式地上升。于是，由于n-半导体层2的电位对该电位有强烈的影响，所以它们不容易变动，大致为恒定值。
另外，在绝缘膜40上形成了覆盖它的模塑树脂(未图示)，但n-半导体层2中的耗尽层的延伸往往因该模塑树脂中的极化电荷的影响而受到阻碍。
在本实施例8的半导体器件中，由于场电极12a、12b与沟槽隔离结构8a中的线状部分80a的导电膜8aa连接，所以场电极12a、12b的电位稳定。因此，场电极12a、12b的下方的n-半导体层2的上表面附近的电位也稳定。其结果是，可以减少在覆盖绝缘膜40而设置的模塑树脂中的极化电荷的影响，可以防止耐压降低。
下面说明本实施例8的场电极12a、12b的形成方法。图36～40是示出场电极12a、12b的形成方法的剖面图，是在与图34的箭头线L-L相当的位置处的剖面图。
如图36所示，在p-半导体衬底1上形成n-半导体层2。然后，在n-半导体层2内和p-半导体衬底1内形成互相相隔规定距离的多个沟槽8ac。
接着，如图37所示，对各沟槽8ac的内壁进行氧化，在各沟槽8ac的内表面形成绝缘膜8ab。然后，如图38所示，在n-半导体层2的上表面形成隔离绝缘膜10。
接着，如图39所示，在隔离绝缘膜10上形成充填各沟槽8ac的导电材料82。导电材料82例如由多晶硅构成。然后，在导电材料82上形成具有规定的开口图形的抗蚀剂81。
接着，用抗蚀剂81作为掩模对导电材料82构制图形。据此，如图40所示，线状部分80a的导电膜8aa与场电极12a、12b同时形成。
这样，在本实施例8中，同时形成场电极12a、12b和线状部分80a的导电膜8aa。因此，与在各自的工序中形成场电极12a、12b和线状部分80a中的导电膜8aa的情形相比，可以缩短半导体器件的制造时间。
发明的效果
按照本发明的半导体器件，由于MOS晶体管在被第1杂质区和沟槽隔离结构划分出的沟槽隔离区内形成，所以能够抑制MOS晶体管的源-漏间电流向形成有半导体元件的半导体层漏泄。
另外，由于在与漏电极连接的第2杂质区的下方形成浓度比半导体层的高的掩埋杂质区，所以提高了对漏电极施加高电位时的电涌耐压。

Claims (15)

1.一种半导体器件，其特征在于：
具备：
第1导电类型的半导体衬底；
在上述半导体衬底上设置的第2导电类型的半导体层；
从上述半导体层的上表面延伸至它与上述半导体衬底的界面，在上述半导体层内部设置的、用于划分出RESURF隔离区的上述第1导电类型的第1杂质区；
从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出沟槽隔离区的第1沟槽隔离结构；
在上述RESURF隔离区内，并且在上述沟槽隔离区外的上述半导体层中设置的半导体元件；以及
第1 MOS晶体管，
上述第1 MOS晶体管具有：
在上述沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第2杂质区；
在上述第1杂质区与上述第2杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第3杂质区；以及
在上述第3杂质区的上表面内设置的上述第2导电类型的第1源区，
上述半导体器件还具备在上述第2杂质区的下方、在上述半导体层与上述半导体衬底的界面处设置的，浓度比上述半导体层的高的上述第2导电类型的掩埋杂质区。
2.如权利要求1所述的半导体器件，其特征在于：
还具备：从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、与上述第1沟槽隔离结构相隔规定距离、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区相连接地设置的，与上述第1杂质区和上述第1沟槽隔离结构一起在上述RESURF隔离区内划分出上述沟槽隔离区的第2沟槽隔离结构。
3.如权利要求1所述的半导体器件，其特征在于：
上述第1沟槽隔离结构包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述线状部分具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
覆盖多个上述导电膜的每一个的、掩埋在上述半导体层中的表面的绝缘膜。
4.如权利要求3所述的半导体器件，其特征在于：
相邻的上述导电膜之间被上述绝缘膜掩埋。
5.如权利要求2所述的半导体器件，其特征在于：
上述第1、2沟槽隔离结构各自都包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述第1、2沟槽隔离结构的上述线状部分各自都具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
覆盖多个上述导电膜的每一个的、掩埋在上述半导体层中的表面的绝缘膜。
6.如权利要求1所述的半导体器件，其特征在于：
上述第1沟槽隔离结构延伸至上述半导体衬底，
上述第1沟槽隔离结构的端部位置比上述掩埋杂质区的下限浅。
7.如权利要求1所述的半导体器件，其特征在于：
上述第1沟槽隔离结构包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述线状部分具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
分别覆盖多个上述导电膜的、掩埋在上述半导体层中的表面的，相互分离而设置的多个绝缘膜，
上述半导体器件还具备：在上述RESURF隔离区内的上述半导体层的上表面内设置的、包围上述半导体层内的多个上述绝缘膜的每一个、掩埋相邻的上述绝缘膜之间的上述第1导电类型的第4杂质区。
8.如权利要求7所述的半导体器件，其特征在于：
在对用上述第4杂质区和上述半导体层形成的PN结施加反向电压时，上述第4杂质区的整个区域耗尽。
9.如权利要求1所述的半导体器件，其特征在于：
还具备：
从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出第2沟槽隔离区的第2沟槽隔离结构；以及
第2 MOS晶体管，
上述第2 MOS晶体管具有：
在上述第2沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第4杂质区；
在上述第1杂质区与上述第4杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第5杂质区；以及
在上述第5杂质区的上表面内设置的上述第2导电类型的第2源区。
10.如权利要求1所述的半导体器件，其特征在于：
具备：
在上述第1沟槽隔离结构的上方设置的、与上述漏电极电连接的布线；以及
在上述第1沟槽隔离结构与上述布线之间设置的场电极，
上述场电极或是浮置电极，或与上述第1沟槽隔离区内的上述半导体层电连接，或者，在上述RESURF隔离区内并且与上述第1沟槽隔离区外的上述半导体层电连接。
11.如权利要求3所述的半导体器件，其特征在于：
还具备：
在上述第1杂质区与上述掩埋杂质区之间的上述半导体层上设置的第2绝缘膜；以及
在上述第2绝缘膜上设置的多个场电极，
多个上述导电膜从上述半导体层的上表面露出，
多个上述场电极分别与多个上述导电膜连接。
12.一种半导体器件制造方法，其特征在于：
上述半导体器件具备：
第1导电类型的半导体衬底；
在上述半导体衬底上设置的第2导电类型的半导体层；
从上述半导体层的上表面延伸至它与上述半导体衬底的界面，在上述半导体层内部设置的、用于划分出RESURF隔离区的上述第1导电类型的第1杂质区；
从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出沟槽隔离区的沟槽隔离结构；
在上述RESURF隔离区内，并且在上述沟槽隔离区外的上述半导体层中设置的半导体元件；以及
MOS晶体管，
上述MOS晶体管具有：
在上述沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第2杂质区；
在上述第1杂质区与上述第2杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第3杂质区；以及
在上述第3杂质区的上表面内设置的上述第2导电类型的源区，
上述半导体器件还具备在上述第2杂质区的下方、在上述半导体层与上述半导体衬底的界面处设置的，浓度比上述半导体层的高的上述第2导电类型的掩埋杂质区，
上述沟槽隔离结构包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述线状部分具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
覆盖多个上述导电膜的每一个的、掩埋在上述半导体层中的表面的绝缘膜，
上述半导体器件制造方法包括：
(a)在上述半导体衬底上形成上述半导体层的工序；
(b)形成从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述半导体层内部互相相隔规定距离的多个沟槽的工序；
(c)将多个上述沟槽的每一个的内壁进行氧化，在多个上述沟槽的每一个的内表面形成上述绝缘膜的工序；以及
(d)形成分别充填多个上述沟槽的多个上述导电膜，
在上述工序(a)中，相邻的上述沟槽之间的距离被设定成小于在上述工序(c)中形成的上述绝缘膜的厚度。
13.一种半导体器件制造方法，其特征在于：
上述半导体器件具备：
第1导电类型的半导体衬底；
在上述半导体衬底上设置的第2导电类型的半导体层；
从上述半导体层的上表面延伸至它与上述半导体衬底的界面，在上述半导体层内部设置的、用于划分出RESURF隔离区的上述第1导电类型的第1杂质区；
从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出沟槽隔离区的沟槽隔离结构；
在上述RESURF隔离区内，并且在上述沟槽隔离区外的上述半导体层中设置的半导体元件；以及
MOS晶体管，
上述MOS晶体管具有：
在上述沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第2杂质区；
在上述第1杂质区与上述第2杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第3杂质区；以及
在上述第3杂质区的上表面内设置的上述第2导电类型的源区，
上述半导体器件还具备在上述第2杂质区的下方、在上述半导体层与上述半导体衬底的界面处设置的，浓度比上述半导体层的高的上述第2导电类型的掩埋杂质区，
上述沟槽隔离结构包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述线状部分具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
分别覆盖多个上述导电膜的、掩埋在上述半导体层中的表面的、相互分离而设置的多个绝缘膜，
上述半导体器件还具备：在上述RESURF隔离区内的上述半导体层的上表面内设置的、包围上述半导体层内的多个上述绝缘膜的每一个、掩埋相邻的上述绝缘膜之间的上述第1导电类型的第4杂质区
上述半导体器件制造方法包括：
(a)在上述半导体衬底上形成上述半导体层的工序；
(b)形成从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述半导体层内部相互分离的多个沟槽的工序；
(c)对多个上述沟槽的每一个的内壁引入上述第1导电类型的杂质，形成上述第4杂质区的工序；
(d)在多个上述沟槽的内表面分别形成多个上述绝缘膜的工序；
(e)形成分别充填多个上述沟槽的多个上述导电膜的工序。
14.一种半导体器件制造方法，其特征在于：
上述半导体器件具备：
第1导电类型的半导体衬底；
在上述半导体衬底上设置的第2导电类型的半导体层；
从上述半导体层的上表面延伸至它与上述半导体衬底的界面，在上述半导体层内部设置的、用于划分出RESURF隔离区的上述第1导电类型的第1杂质区；
从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出沟槽隔离区的沟槽隔离结构；
在上述RESURF隔离区内，并且在上述沟槽隔离区外的上述半导体层中设置的半导体元件；以及
MOS晶体管，
上述MOS晶体管具有：
在上述沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第2杂质区；
在上述第1杂质区与上述第2杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第3杂质区；以及
在上述第3杂质区的上表面内设置的上述第2导电类型的源区，
上述半导体器件还具备在上述第2杂质区的下方、在上述半导体层与上述半导体衬底的界面处设置的，浓度比上述半导体层的高的上述第2导电类型的掩埋杂质区，
上述沟槽隔离结构包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述线状部分具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
覆盖多个上述导电膜的每一个的、掩埋在上述半导体层中的表面的绝缘膜，
上述半导体器件还具备：
在上述第1杂质区与上述掩埋杂质区之间的上述半导体层上设置的第2绝缘膜；以及
在上述第2绝缘膜上设置的多个场电极，
多个上述导电膜从上述半导体层的上表面露出，
多个上述场电极分别与多个上述导电膜连接，
上述半导体器件制造方法包括：
(a)在上述半导体衬底上形成上述半导体层的工序；
(b)形成从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述半导体层内部相互分离的多个沟槽的工序；
(c)在多个上述沟槽的每一个的内表面形成上述绝缘膜的工序；
(d)在上述半导体层上形成上述第2绝缘膜的工序；
(e)在上述第2绝缘膜上形成充填多个上述沟槽的每一个的导电材料的工序。
(f)对上述导电材料构制图形，同时形成多个上述导电膜和多个上述场电极的工序。
15.一种半导体器件制造工艺评价方法，其特征在于：
上述半导体器件具备：
第1导电类型的半导体衬底；
在上述半导体衬底上设置的第2导电类型的半导体层；
从上述半导体层的上表面延伸至它与上述半导体衬底的界面，在上述半导体层内部设置的、用于划分出RESURF隔离区的上述第1导电类型的第1杂质区；
从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述RESURF隔离区内的上述半导体层内部与上述第1杂质区连接而设置的，与上述第1杂质区一起在上述RESURF隔离区内划分出沟槽隔离区的第1沟槽隔离结构；
在上述RESURF隔离区内，并且在上述沟槽隔离区外的上述半导体层中设置的半导体元件；以及
MOS晶体管，
上述MOS晶体管具有：
在上述沟槽隔离区内的上述半导体层的上表面内设置的、用于与漏电极连接的上述第2导电类型的第2杂质区；
在上述第1杂质区与上述第2杂质区之间的上述半导体层的上表面内设置的上述第1导电类型的第3杂质区；以及
在上述第3杂质区的上表面内设置的上述第2导电类型的源区，
上述半导体器件还具备在上述第2杂质区的下方、在上述半导体层与上述半导体衬底的界面处设置的，浓度比上述半导体层的高的上述第2导电类型的掩埋杂质区，
上述第1沟槽隔离结构包含从上述第1杂质区向接近于上述第2杂质区的方向延伸的线状部分，
上述线状部分具有：
在上述RESURF隔离区内的上述半导体层内部相互分离而设置的、在上述线状部分延伸的方向排列的多个导电膜；以及
覆盖多个上述导电膜的每一个的、掩埋在上述半导体层中的表面的绝缘膜，
在上述半导体器件中设置了在进行上述第1沟槽隔离结构中的上述线状部分的制造工艺的评价时作为监测结构利用的多个试验结构，
多个上述试验结构的每一个都具备：从上述半导体层的上表面至少延伸至它与上述半导体衬底的界面附近、在上述半导体层内部设置的，在上述半导体层内划分出规定区域的第2沟槽隔离结构，
上述第2沟槽结构具有；
在上述半导体层内部相互分离地设置的多个第2导电膜；以及
分别覆盖多个上述第2导电膜的、掩埋在上述半导体层中的表面的、相互分离而设置的多个第2绝缘膜，
相邻的上述第2绝缘膜之间的距离在多个上述试验结构之间各不相同，
上述半导体器件制造工艺评价方法包括：
(a)对于多个上述试验结构的每一个，测定关于上述第2沟槽隔离结构同上述规定区域相反一侧的上述半导体层与上述规定区域中的上述半导体层之间的漏泄电流的工序；
(b)利用在上述工序(a)中测得的上述漏泄电流来评价上述第1沟槽隔离结构中的上述线状部分的制造工艺的工序。
CNB2004100386520A 2003-05-20 2004-05-08 半导体器件及其制造方法和半导体器件制造工艺评价方法 Expired - Lifetime CN1306586C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003141625A JP4326835B2 (ja) 2003-05-20 2003-05-20 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP141625/03 2003-05-20
JP141625/2003 2003-05-20

Publications (2)

Publication Number Publication Date
CN1574275A true CN1574275A (zh) 2005-02-02
CN1306586C CN1306586C (zh) 2007-03-21

Family

ID=33447446

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100386520A Expired - Lifetime CN1306586C (zh) 2003-05-20 2004-05-08 半导体器件及其制造方法和半导体器件制造工艺评价方法

Country Status (6)

Country Link
US (2) US7294901B2 (zh)
JP (1) JP4326835B2 (zh)
KR (1) KR100698949B1 (zh)
CN (1) CN1306586C (zh)
DE (1) DE102004022376B4 (zh)
TW (1) TWI231002B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681862A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN105762149A (zh) * 2016-05-13 2016-07-13 上海贝岭股份有限公司 Cmos集成电路及工艺方法
CN107424982A (zh) * 2016-03-29 2017-12-01 瑞萨电子株式会社 半导体装置及其制造方法
CN108878508A (zh) * 2017-05-15 2018-11-23 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置
CN108987457A (zh) * 2017-05-31 2018-12-11 美格纳半导体有限公司 高电压半导体装置
CN110518056A (zh) * 2019-08-02 2019-11-29 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US20060125014A1 (en) * 2004-12-14 2006-06-15 Nui Chong Diode with low junction capacitance
JP4906281B2 (ja) * 2005-03-30 2012-03-28 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5028792B2 (ja) * 2005-04-28 2012-09-19 富士電機株式会社 半導体装置
JP4863665B2 (ja) 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
JP5164333B2 (ja) * 2005-12-28 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007201220A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 半導体装置
JP4935164B2 (ja) * 2006-04-14 2012-05-23 株式会社デンソー 半導体装置
JP4241856B2 (ja) * 2006-06-29 2009-03-18 三洋電機株式会社 半導体装置および半導体装置の製造方法
JP2008034649A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置
JP4605251B2 (ja) * 2007-06-14 2011-01-05 株式会社デンソー 半導体装置
US20090032906A1 (en) * 2007-07-30 2009-02-05 Infineon Technologies Austria Ag Electro static discharge device and method for manufacturing an electro static discharge device
JP5205660B2 (ja) * 2008-01-28 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5570743B2 (ja) * 2009-03-09 2014-08-13 株式会社東芝 半導体装置
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
JP5684085B2 (ja) * 2011-10-07 2015-03-11 ルネサスエレクトロニクス株式会社 半導体装置
KR20140006156A (ko) * 2012-06-26 2014-01-16 페어차일드코리아반도체 주식회사 전력 반도체 소자
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
JP6009341B2 (ja) * 2012-12-13 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US8853769B2 (en) 2013-01-10 2014-10-07 Micron Technology, Inc. Transistors and semiconductor constructions
US9219070B2 (en) 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
TW201442253A (zh) * 2013-04-19 2014-11-01 Economic Semiconductor Corp 半導體裝置及其終端區結構
US9041090B2 (en) 2013-05-15 2015-05-26 Micron Technology, Inc. Methods for forming a string of memory cells and apparatuses having a vertical string of memory cells including metal
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
DE112015000270T5 (de) 2014-07-14 2016-09-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6448258B2 (ja) * 2014-08-27 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6568735B2 (ja) * 2015-07-17 2019-08-28 日立オートモティブシステムズ株式会社 スイッチ素子及び負荷駆動装置
US9680009B2 (en) * 2015-10-29 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. High voltage semiconductor device
JP6458878B2 (ja) * 2015-11-19 2019-01-30 富士電機株式会社 半導体装置
JP6506163B2 (ja) * 2015-12-28 2019-04-24 ルネサスエレクトロニクス株式会社 半導体装置
US10032766B2 (en) * 2016-09-16 2018-07-24 Globalfoundries Singapore Pte. Ltd. VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices
TWI608606B (zh) 2017-01-26 2017-12-11 新唐科技股份有限公司 電平位移器以及半導體元件
CN107275402B (zh) * 2017-03-31 2020-04-21 成都芯源系统有限公司 半导体器件及其制造方法
TWI644441B (zh) * 2018-05-04 2018-12-11 立錡科技股份有限公司 高壓元件及其製造方法
CN110491941B (zh) * 2018-05-15 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
JP7030637B2 (ja) 2018-07-23 2022-03-07 三菱電機株式会社 半導体装置の製造方法
US11069804B2 (en) * 2018-08-31 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Integration of HVLDMOS with shared isolation region
KR102033445B1 (ko) * 2018-12-19 2019-10-17 온세미컨덕터코리아 주식회사 전력 반도체 소자
JP7160167B2 (ja) * 2018-12-28 2022-10-25 三菱電機株式会社 半導体装置
JP7001050B2 (ja) 2018-12-28 2022-01-19 三菱電機株式会社 半導体装置
JP7142606B2 (ja) * 2019-06-04 2022-09-27 三菱電機株式会社 半導体装置
CN112530805B (zh) * 2019-09-19 2022-04-05 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
JP7300968B2 (ja) 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置
JP7407590B2 (ja) * 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路
JP2023108349A (ja) 2022-01-25 2023-08-04 サンケン電気株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
KR890004495B1 (ko) * 1984-11-29 1989-11-06 가부시끼가이샤 도오시바 반도체 장치
IT1213260B (it) * 1984-12-18 1989-12-14 Sgs Thomson Microelectronics Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione.
EP0360036B1 (de) * 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
JP2739004B2 (ja) 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5859466A (en) * 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
DE69616013T2 (de) * 1995-07-19 2002-06-06 Koninklijke Philips Electronics N.V., Eindhoven Halbleiteranordnung vom hochspannungs-ldmos-typ
JP3547884B2 (ja) * 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
US5801418A (en) 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3563877B2 (ja) 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
SG68026A1 (en) 1997-02-28 1999-10-19 Int Rectifier Corp Integrated photovoltaic switch with integrated power device
JP3850146B2 (ja) * 1998-07-07 2006-11-29 三菱電機株式会社 分離構造とその分離構造を備える半導体装置
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
IT1317516B1 (it) * 2000-05-11 2003-07-09 St Microelectronics Srl Dispositivo integrato con struttura d'isolamento a trench e relativoprocesso di realizzazione.
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
US20020102808A1 (en) * 2001-01-31 2002-08-01 Skyland Pu Method for raising capacitance of a trench capacitor and reducing leakage current
JP4610786B2 (ja) * 2001-02-20 2011-01-12 三菱電機株式会社 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681862A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN103681862B (zh) * 2012-09-10 2018-02-13 瑞萨电子株式会社 半导体器件及其制造方法
CN107424982A (zh) * 2016-03-29 2017-12-01 瑞萨电子株式会社 半导体装置及其制造方法
CN107424982B (zh) * 2016-03-29 2022-09-20 瑞萨电子株式会社 半导体装置及其制造方法
CN105762149A (zh) * 2016-05-13 2016-07-13 上海贝岭股份有限公司 Cmos集成电路及工艺方法
CN105762149B (zh) * 2016-05-13 2021-06-25 上海贝岭股份有限公司 Cmos集成电路及工艺方法
CN108878508A (zh) * 2017-05-15 2018-11-23 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置
CN108878508B (zh) * 2017-05-15 2021-07-09 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力变换装置
CN108987457A (zh) * 2017-05-31 2018-12-11 美格纳半导体有限公司 高电压半导体装置
CN108987457B (zh) * 2017-05-31 2023-03-21 启方半导体有限公司 高电压半导体装置
CN110518056A (zh) * 2019-08-02 2019-11-29 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Also Published As

Publication number Publication date
TW200426980A (en) 2004-12-01
DE102004022376A1 (de) 2004-12-23
KR20040100896A (ko) 2004-12-02
CN1306586C (zh) 2007-03-21
TWI231002B (en) 2005-04-11
KR100698949B1 (ko) 2007-03-23
US7294901B2 (en) 2007-11-13
DE102004022376B4 (de) 2008-01-24
US20080009113A1 (en) 2008-01-10
JP2004349296A (ja) 2004-12-09
JP4326835B2 (ja) 2009-09-09
US7439122B2 (en) 2008-10-21
US20040232522A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
CN1306586C (zh) 半导体器件及其制造方法和半导体器件制造工艺评价方法
CN1262019C (zh) 半导体器件
CN1199281C (zh) 半导体装置
CN1268003C (zh) 半导体器件及其制造方法
CN1540863A (zh) 半导体器件
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1783495A (zh) 半导体装置
CN1591902A (zh) 绝缘栅型晶体管以及逆变器电路
CN1192051A (zh) 半导体器件及其制造方法
CN1258819C (zh) 半导体器件及其制造方法和喷液设备
CN1866521A (zh) 电子电路、电子电路装置和制造电子电路的方法
CN1665028A (zh) 半导体器件
CN101069279A (zh) 半导体器件及其制造方法
CN1334606A (zh) 半导体器件及其制造方法
CN1643698A (zh) 半导体器件
CN1519946A (zh) 半导体器件
CN1384547A (zh) 半导体器件及其制造方法
CN1934698A (zh) 半导体器件
CN1218399C (zh) 绝缘栅双极晶体管
CN1421914A (zh) 半导体装置及其制造方法
CN1402356A (zh) 纵向结构的半导体器件
CN1794583A (zh) 化合物半导体开关电路装置
CN1591877A (zh) 半导体存储器件及其制造方法
CN1150628C (zh) 半导体集成电路器件及其制造方法
CN100352058C (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070321

CX01 Expiry of patent term