CN105762149B - Cmos集成电路及工艺方法 - Google Patents

Cmos集成电路及工艺方法 Download PDF

Info

Publication number
CN105762149B
CN105762149B CN201610319217.8A CN201610319217A CN105762149B CN 105762149 B CN105762149 B CN 105762149B CN 201610319217 A CN201610319217 A CN 201610319217A CN 105762149 B CN105762149 B CN 105762149B
Authority
CN
China
Prior art keywords
type
field oxide
region
well
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610319217.8A
Other languages
English (en)
Other versions
CN105762149A (zh
Inventor
聂纪平
何军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201610319217.8A priority Critical patent/CN105762149B/zh
Publication of CN105762149A publication Critical patent/CN105762149A/zh
Application granted granted Critical
Publication of CN105762149B publication Critical patent/CN105762149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种CMOS集成电路及工艺方法，其中CMOS集成电路包括隔离结构、NMOS和PMOS，隔离结构设于NMOS和PMOS之间；隔离结构包括第一P型衬底；高N阱，形成于第一P型衬底内；第一P阱，形成于高N阱内；依次排列的第一场氧化物、第一P型区、第二场氧化物、第二P型区、第三场氧化物、第三P型区和第四场氧化物，第一场氧化物、第一P型区、第三P型区和第四场氧化物形成于第一P型衬底上，第二P型区形成于第一P阱上，第二场氧化物和第三场氧化物形成于第一P型衬底、高N阱和第一P阱上。本发明弥补了通用的CMOS平台难以达到12V高压要求的不足，提高了CMOS集成电路的耐压性，以达到12V高压要求。

Description

CMOS集成电路及工艺方法
技术领域
本发明属于集成电路领域，尤其涉及一种CMOS集成电路及工艺方法。
背景技术
当前的CMOS工艺一般是通用的集成电路工艺，造成了以下的不便：首先，在0.35μmCMOS平台无法达到12V的高压要求，如果为了实现特定的高压要求，电路要求光刻层次太多；其次，电路特性由于工艺的限制较为固定，对设计造成了很大困难；第三，当前的通用CMOS很难实现器件设计的要求。
发明内容
本发明要解决的技术问题是为了克服现有技术中通用的CMOS平台难以达到12V的高压要求的缺陷，提供了一种能够满足高压到12V的CMOS集成电路及工艺方法。
本发明是通过以下技术方案解决上述技术问题的：
本发明提供一种CMOS集成电路，其特点是，包括隔离结构、NMOS和PMOS，所述隔离结构形成于所述NMOS和所述PMOS之间；
所述隔离结构包括：
第一P型衬底；
高N阱，形成于所述第一P型衬底内；
第一P阱，形成于所述高N阱内；
依次排列的第一场氧化物、第一P型区、第二场氧化物、第二P型区、第三场氧化物、第三P型区和第四场氧化物，所述第一场氧化物、所述第一P型区、所述第三P型区和所述第四场氧化物形成于所述第一P型衬底上，所述第二P型区形成于所述第一P阱上，所述第二场氧化物和所述第三场氧化物形成于所述第一P型衬底、所述高N阱和所述第一P阱上；
所述NMOS包括：
第二P型衬底；
第二P阱，形成于所述第二P型衬底内；
依次排列的第五场氧化物、第四P型区、第六场氧化物、第一N型+LDD(轻掺杂漏结构)区，所述第五场氧化物形成于所述第二P型衬底和所述第二P阱上，所述第四P型区、所述第六场氧化物和所述第一N型+LDD区形成于所述第二P阱上；
依次排列的第二N型+LDD区、第七场氧化物、第五P型区和第八场氧化物，所述第二N型+LDD区、所述第七场氧化物和所述第五P型区形成于所述第二P阱上，所述第八场氧化物形成于所述第二P型衬底和所述第二P阱上；
第一栅氧化层，形成于所述第二P阱的表面且位于所述第一N型+LDD区和第二N型+LDD区之间；
第一多晶区域，形成于所述第一栅氧化层上；
所述PMOS包括：
第三P型衬底；
第三P阱，形成于所述第三P型衬底内；
依次排列的第九场氧化物、第六P型区、第十场氧化物、第一N型区、第一P型+LDD区，所述第九场氧化物和所述第六P型区形成于所述第三P型衬底上，所述第十场氧化物形成于所述第三P型衬底和所述第三P阱上，所述第一N型区和所述第一P型+LDD区形成于所述第三P阱上；
依次排列的第二P型+LDD区、第十一场氧化物、第七P型区和第十二场氧化物，所述第二P型+LDD区形成于所述第三P阱上，所述第十一场氧化物形成于所述第三P阱和所述第三P型衬底上，所述第七P型区和所述第十二场氧化物形成于所述第三P型衬底上；
第二栅氧化层，形成于所述第三P阱的表面且位于所述第一P型+LDD区和所述第二P型+LDD区之间；
第二晶区域，形成于所述第二栅氧化层上。
较佳地，所述第一N型+LDD区与所述第二N型+LDD区之间的距离为1.5μm。
较佳地，所述第一P型+LDD区与所述第二P型+LDD区之间的距离为1.9μm。
本发明还提供一种CMOS集成电路工艺方法，其特点是，用于制作上述各优选条件任意组合的一种CMOS集成电路，所述CMOS集成电路工艺方法包括：
P阱制作步骤；
有源区制作步骤；
场区制作步骤；
高阻制作步骤；
电容制作步骤；
栅氧化层制作步骤，包括调节注入；
多晶制作步骤；
NDD制作，PDD制作步骤，包括NDD，PDD推进；
N+制作步骤，包括N+注入；
P+制作步骤；
BPSG和钝化步骤。
较佳地，所述CMOS集成电路工艺方法的工艺条件为：
N+注入As(砷)：辐照能量为110kev，辐照的剂量范围为6E15到6E17；
调节注入B(硼)：辐照能量为40kev，辐照的剂量范围为5.5E11到5.7E11；
基区注入B：辐照能量为32.5kev，辐照的剂量范围为4.5E13到5.5E13；
基区推进：退火温度为1100℃，时长为20～30分钟；
NDD推进：退火温度为950℃，时长为30～60分钟。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：本发明的CMOS集成电路通过改变现有结构提高了CMOS集成电路的耐压性，达到了12V的高压要求，本发明的工艺方法能够进一步优化耐压效果。
附图说明
图1为本发明实施例的CMOS集成电路的隔离结构的结构示意图。
图2为本发明实施例的CMOS集成电路的NMOS的结构示意图。
图3为本发明实施例的CMOS集成电路的PMOS的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例
一种CMOS集成电路包括隔离结构、NMOS和PMOS，所述隔离结构设于所述NMOS和所述PMOS之间。
如图1所示，所述隔离结构包括：
第一P型衬底101；
高N阱102，形成于所述第一P型衬底101内；
第一P阱103，形成于所述高N阱内102；
依次排列的第一场氧化物104、第一P型区105、第二场氧化物106、第二P型区107、第三场氧化物108、第三P型区109和第四场氧化物110，所述第一场氧化物104、所述第一P型区105、所述第三P型区109和所述第四场氧化物110形成于所述第一P型衬底101上，所述第二P型区107形成于所述第一P阱103上，所述第二场氧化物106和所述第三场氧化物108形成于所述第一P型衬底101、所述高N阱102和所述第一P阱103上。
如图2所示，所述NMOS包括：
第二P型衬底201；
第二P阱202，形成于所述第二P型衬底201内；
依次排列的第五场氧化物203、第四P型区204、第六场氧化物205、第一N型+LDD区206，所述第五场氧化物207形成于所述第二P型衬底201和所述第二P阱202上，所述第四P型区204、所述第六场氧化物205和所述第一N型+LDD区206形成于所述第二P阱202上；
依次排列的第二N型+LDD区209、第七场氧化物210、第五P型区211和第八场氧化物222，所述第二N型+LDD区209、所述第七场氧化物210和所述第五P型区211形成于所述第二P阱202上，所述第八场氧化物222形成于所述第二P型衬底201和所述第二P阱202上；
第一栅氧化层208，形成于所述第二P阱202的表面且位于所述第一N型+LDD区206和第二N型+LDD区209之间；
第一多晶区域207，形成于所述第一栅氧化层208上。
其中，所述第一N型+LDD区206与所述第二N型+LDD区209之间的距离L1为1.5μm，即第一栅氧化层208和第一多晶区域207的宽度为1.5μm。
如图3所示，所述PMOS包括：
第三P型衬底301；
第三P阱302，形成于所述第三P型衬底301内；
依次排列的第九场氧化物303、第六P型区304、第十场氧化物305、第一N型区306、第一P型+LDD区307，所述第九场氧化物303和所述第六P型区304形成于所述第三P型衬底301上，所述第十场氧化物305形成于所述第三P型衬底301和所述第三P阱302上，所述第一N型区306和所述第一P型+LDD区307形成于所述第三P阱302上；
依次排列的第二P型+LDD区310、第十一场氧化物311、第七P型区312和第十二场氧化物313，所述第二P型+LDD区310形成于所述第三P阱302上，所述第十一场氧化物311形成于所述第三P阱302和所述第三P型衬底301上，所述第七P型区312和所述第十二场氧化物313形成于所述第三P型衬底301上；
第二栅氧化层309，形成于所述第三P阱302的表面且位于所述第一P型+LDD区307和所述第二P型+LDD区310之间；
第二晶区域308，形成于所述第二栅氧化层上309。
其中，所述第一P型+LDD区307与所述第二P型+LDD区308之间的距离L2为1.9μm，即第二栅氧化层和第二多晶区域的宽度L2为1.9μm。
一种CMOS集成电路工艺方法，用于制作本实施例的CMOS集成电路，所述CMOS集成电路工艺方法包括：
P阱制作步骤；
有源区制作步骤；
场区制作步骤；
高阻制作步骤；
电容制作步骤；
栅氧化层制作步骤，包括调节注入；
多晶制作步骤；
NDD制作，PDD制作步骤，包括NDD，PDD(轻掺杂漏工艺，简称LDD,P型和N型，分别简称NDD,PDD)推进，分别对应于图2中的N+/NLDD和图3中的P+/PLDD；
N+制作步骤，包括N+注入；
P+制作步骤；
BPSG(硼磷硅玻璃，boro-phospho-silicate-glass，BPSG，是一种掺硼的SiO2玻璃)钝化步骤。
其中，主要的工艺条件为：
N+注入As：辐照能量为110kev，辐照的剂量范围为6E15到6E17；
调节注入B：辐照能量为40kev，辐照的剂量范围为5.5E11到5.7E11；
基区注入B：辐照能量为32.5kev，辐照的剂量范围为4.5E13到5.5E13；
基区推进：退火温度为1100℃，时长为20～30分钟；
NDD推进：退火温度为950℃，时长为30～60分钟。
所述CMOS集成电路工艺方法有12次光刻，可以增加二铝和poly的光刻层次需要。光刻层次说明见表1：
表1
光刻板编号 光刻板说明
1 深P阱
2 有源区
3 N漂移区
4 P漂移区
5 栅多晶硅
6 N+注入
8 P+注入
9 接触孔
10 金属层
11 焊盘
12 P型高压管阈值调整
13 高阻
其中，光刻板顺序可以选择。
取若干个本实施例的CMOS集成电路进行测试，测试结果如表2：
表2
Figure GDA0002958851010000071
Figure GDA0002958851010000081
Figure GDA0002958851010000091
表2表明，本实施例的CMOS集成电路及工艺方法能够很好地满足高压的要求。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (5)

1.一种CMOS集成电路，其特征在于，包括隔离结构、NMOS和PMOS，所述隔离结构设于所述NMOS和所述PMOS之间；
所述隔离结构包括：
第一P型衬底；
高N阱，形成于所述第一P型衬底内；
第一P阱，形成于所述高N阱内；
依次排列的第一场氧化物、第一P型区、第二场氧化物、第二P型区、第三场氧化物、第三P型区和第四场氧化物，所述第一场氧化物、所述第一P型区、所述第三P型区和所述第四场氧化物形成于所述第一P型衬底上，所述第二P型区形成于所述第一P阱上，所述第二场氧化物和所述第三场氧化物形成于所述第一P型衬底、所述高N阱和所述第一P阱上；
所述NMOS包括：
第二P型衬底；
第二P阱，形成于所述第二P型衬底内；
依次排列的第五场氧化物、第四P型区、第六场氧化物、第一N型+LDD区，所述第五场氧化物形成于所述第二P型衬底和所述第二P阱上，所述第四P型区、所述第六场氧化物和所述第一N型+LDD区形成于所述第二P阱上；
依次排列的第二N型+LDD区、第七场氧化物、第五P型区和第八场氧化物，所述第二N型+LDD区、所述第七场氧化物和所述第五P型区形成于所述第二P阱上，所述第八场氧化物形成于所述第二P型衬底和所述第二P阱上；
第一栅氧化层，形成于所述第二P阱的表面且位于所述第一N型+LDD区和第二N型+LDD区之间；
第一多晶区域，形成于所述第一栅氧化层上；
所述PMOS包括：
第三P型衬底；
第三P阱，形成于所述第三P型衬底内；
依次排列的第九场氧化物、第六P型区、第十场氧化物、第一N型区、第一P型+LDD区，所述第九场氧化物和所述第六P型区形成于所述第三P型衬底上，所述第十场氧化物形成于所述第三P型衬底和所述第三P阱上，所述第一N型区和所述第一P型+LDD区形成于所述第三P阱上；
依次排列的第二P型+LDD区、第十一场氧化物、第七P型区和第十二场氧化物，所述第二P型+LDD区形成于所述第三P阱上，所述第十一场氧化物形成于所述第三P阱和所述第三P型衬底上，所述第七P型区和所述第十二场氧化物形成于所述第三P型衬底上；
第二栅氧化层，形成于所述第三P阱的表面且位于所述第一P型+LDD区和所述第二P型+LDD区之间；
第二晶区域，形成于所述第二栅氧化层上。
2.如权利要求1所述的CMOS集成电路，其特征在于，所述第一N型+LDD区与所述第二N型+LDD区之间的距离为1.5μm。
3.如权利要求1所述的CMOS集成电路，其特征在于，所述第一P型+LDD区与所述第二P型+LDD区之间的距离为1.9μm。
4.一种CMOS集成电路工艺方法，其特征在于，用于制作权利要求1-3中任意一项所述的CMOS集成电路，所述CMOS集成电路工艺方法包括：
P阱制作步骤；
有源区制作步骤；
场区制作步骤；
高阻制作步骤；
电容制作步骤；
栅氧化层制作步骤，包括调节注入；
多晶制作步骤；
NDD制作，PDD制作步骤，包括NDD，PDD推进；
N+制作步骤，包括N+注入；
P+制作步骤；
BPSG和钝化步骤。
5.如权利要求4所述的CMOS集成电路工艺方法，其特征在于，所述CMOS集成电路工艺方法的工艺条件为：
N+注入As：辐照能量为110kev，辐照的剂量范围为6E15到6E17；
调节注入B：辐照能量为40kev，辐照的剂量范围为5.5E11到5.7E11；
基区注入B：辐照能量为32.5kev，辐照的剂量范围为4.5E13到5.5E13；
基区推进：退火温度为1100℃，时长为20～30分钟；
NDD推进：退火温度为950℃，时长为30～60分钟。
CN201610319217.8A 2016-05-13 2016-05-13 Cmos集成电路及工艺方法 Active CN105762149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610319217.8A CN105762149B (zh) 2016-05-13 2016-05-13 Cmos集成电路及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610319217.8A CN105762149B (zh) 2016-05-13 2016-05-13 Cmos集成电路及工艺方法

Publications (2)

Publication Number Publication Date
CN105762149A CN105762149A (zh) 2016-07-13
CN105762149B true CN105762149B (zh) 2021-06-25

Family

ID=56323177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610319217.8A Active CN105762149B (zh) 2016-05-13 2016-05-13 Cmos集成电路及工艺方法

Country Status (1)

Country Link
CN (1) CN105762149B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574275A (zh) * 2003-05-20 2005-02-02 三菱电机株式会社 半导体器件及其制造方法和半导体器件制造工艺评价方法
CN102386185A (zh) * 2010-08-30 2012-03-21 苏州博创集成电路设计有限公司 一种高低压集成的工艺器件及其制备方法
CN102394221A (zh) * 2011-11-17 2012-03-28 上海先进半导体制造股份有限公司 60伏高压ldpmos结构及其制造方法
CN102983161A (zh) * 2011-09-02 2013-03-20 上海华虹Nec电子有限公司 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN103187435A (zh) * 2011-12-28 2013-07-03 上海华虹Nec电子有限公司 高压隔离n型ldmos器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411271B1 (en) * 2007-01-19 2008-08-12 Episil Technologies Inc. Complementary metal-oxide-semiconductor field effect transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574275A (zh) * 2003-05-20 2005-02-02 三菱电机株式会社 半导体器件及其制造方法和半导体器件制造工艺评价方法
CN102386185A (zh) * 2010-08-30 2012-03-21 苏州博创集成电路设计有限公司 一种高低压集成的工艺器件及其制备方法
CN102983161A (zh) * 2011-09-02 2013-03-20 上海华虹Nec电子有限公司 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN102394221A (zh) * 2011-11-17 2012-03-28 上海先进半导体制造股份有限公司 60伏高压ldpmos结构及其制造方法
CN103187435A (zh) * 2011-12-28 2013-07-03 上海华虹Nec电子有限公司 高压隔离n型ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN105762149A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
US8026549B2 (en) LDMOS with N-type isolation ring and method of fabricating the same
CN105226101B (zh) 结型场效应晶体管及其制造方法
US8552495B2 (en) Dummy gate for a high voltage transistor device
US8501567B2 (en) Manufacturing method of high voltage device
US8940609B2 (en) MOS device and method of manufacturing the same
US9837323B2 (en) Semiconductor structure and fabrication method thereof
CN101728393A (zh) 半导体器件及其制造方法
US8476672B2 (en) Electrostatic discharge protection device and method for fabricating the same
KR101571615B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN101276788A (zh) 一种改善绝缘体上硅电路静电放电防护性能的方法
US7799627B2 (en) Multi device and method of manufacturing the same
TWI570887B (zh) 積體電路及其製造方法
US20130270634A1 (en) High voltage device and manufacturing method thereof
US8962397B2 (en) Multiple well drain engineering for HV MOS devices
US10141398B1 (en) High voltage MOS structure and its manufacturing method
US20090170269A1 (en) High voltage mosfet devices containing tip compensation implant
DE102013104268B4 (de) Integrierte Schaltkreisstrukturen, die Basiswiderstandsabstimmungsbereiche aufweisen, und Verfahren zum Ausbilden derselben
CN105762149B (zh) Cmos集成电路及工艺方法
CN111200020B (zh) 高耐压半导体元件及其制造方法
US20120161235A1 (en) Electrostatic discharge protection device and manufacturing method thereof
TWI652768B (zh) 高靜電放電耐受力之靜電保護元件佈局結構
US7843012B2 (en) CMOS transistor
JP7116275B2 (ja) 堅牢なサブスレッショルド動作を備えるｍｏｓｆｅｔトランジスタ
US20120161236A1 (en) Electrostatic discharge protection device and manufacturing method thereof
CN111092120A (zh) 场效应管器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant