CN102394221A - 60伏高压ldpmos结构及其制造方法 - Google Patents

Abstract

本发明提供一种60伏高压LDPMOS结构及其制造方法，该制造方法包括步骤：提供P型硅衬底，其上形成有N型埋层和P型外延层；在P型外延层中高能注入N型杂质，形成低浓度的高压N阱；在高压N阱中高能注入P型杂质，形成低浓度的漏极漂移区域；在LDPMOS源区附近的沟道区注入N型杂质，形成阈值电压调节区域；在LDPMOS源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域；在P型外延层上形成多个场氧化层；在LDPMOS的栅极氧化层上热生长多晶硅栅；以多晶栅极为对准层，分别形成源极、漏极、衬底引出端和N阱引出端。本发明能够承受更高的击穿电压，避免深槽隔离或结隔离的复杂工艺流程，且与0.35μm低压CMOS工艺完全兼容。

Description

60伏高压LDPMOS结构及其制造方法

技术领域

本发明涉及半导体器件技术领域，具体来说，本发明涉及一种60伏高压LDPMOS结构及其制造方法。

背景技术

60V高压(栅极与漏端工作电压均是60V)BCD中栅极驱动器(Gate driver)驱动器件及其模块广泛应用于PDP驱动、LCD驱动、OLED驱动、马达驱动、汽车电子等领域，是近年来的热门研究领域。而HVPMOS(栅极与漏端都是高压)在高压Gate Driver驱动器件中是个十分关键的器件。

发明内容

本发明所要解决的技术问题是提供一种60伏高压LDPMOS结构及其制造方法，使LDPMOS能够承受更高的击穿电压，避免深槽隔离或结隔离的复杂工艺流程，且与0.35μm CMOS工艺完全兼容。

为解决上述技术问题，本发明提供一种60伏高压LDPMOS结构的制造方法，包括步骤：

提供P型硅衬底，其上形成有N型埋层，在所述P型硅衬底上热生长P型外延层；

在所述P型外延层中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱，作为所述高压LDPMOS结构的高压阱以及高压器件的自隔离；

在所述高压N阱中高能注入P型杂质，并经高温扩散形成低浓度的漏极漂移区域；

在所述高压LDPMOS结构的源区附近的沟道区注入N型杂质，形成阈值电压调节区域；

在所述高压LDPMOS结构的源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域；

依照标准CMOS工艺在所述P型外延层上形成多个场氧化层，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构的栅极氧化层；

在所述高压LDPMOS结构的所述栅极氧化层上热生长多晶硅栅并形成多晶栅极；

依照标准CMOS工艺以所述多晶栅极为对准层，在所述高压LDPMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极、衬底引出端和N阱引出端。

可选地，形成所述源极、漏极、衬底引出端、N阱引出端之后还包括步骤：

对所述高压LDPMOS结构进行快速热处理过程。

可选地，对所述高压LDPMOS结构进行快速热处理过程之后还包括步骤：

对所述高压LDPMOS结构进行接触工艺并形成后段工艺。

可选地，所述接触工艺包括在所述源极、漏极、衬底引出端、N阱引出端上形成钛硅化物或者钴硅化物接触。

可选地，所述N型杂质为磷，所述P型杂质为硼。

为解决上述技术问题，相应地，本发明还提供一种60伏高压LDPMOS结构，包括：

N型埋层，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层；

低浓度的高压N阱，位于所述N型埋层之上、所述P型外延层之中，作为所述高压LDPMOS结构的高压阱以及高压器件的自隔离；

低浓度的漏极漂移区域，位于所述高压N阱中；

阈值电压调节区域，位于所述高压LDPMOS结构的源区附近的沟道区；

沟道连接区域，位于所述高压LDPMOS结构的源区附近的栅极下面不能形成反型层的区域；

多个场氧化层，分布于所述P型外延层的表面，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构的栅极氧化层；

多晶栅极，位于所述高压LDPMOS结构的所述栅极氧化层上；

源极、漏极、衬底引出端和N阱引出端，分布在所述P型外延层的表面，所述源极位于所述沟道连接区域中，所述漏极位于所述漏极漂移区域中，所述N阱引出端位于所述阈值电压调节区域中，所述衬底引出端位于所述高压N阱两侧。

可选地，所述源极、漏极、衬底引出端和N阱引出端上包括钛硅化物或者钴硅化物接触。

与现有技术相比，本发明具有以下优点：

本发明提出了一种栅极与漏极的工作电压都是60伏的高压LDPMOS结构及制造工艺，该高压LDPMOS结构的击穿电压能大于85伏。本发明中的60伏高压BCD工艺采用P型外延工艺，高压器件采用高压N阱来实现自隔离，而不必采用传统的沟槽隔离或结隔离，工艺简单。高压LDPMOS结构的栅极采用场氧化层(LOCOS)作为栅极氧化层，避免了生长大于

的厚栅极氧化层及双栅极氧化层等复杂工艺，并且实现在漏端和栅极同时承受高压。特别是如果生长如此厚的栅极氧化层，与低压CMOS的工艺兼容将有问题，会造成低压CMOS部分的场隔离漏电等问题。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为本发明一个实施例的60伏高压LDPMOS结构的制造方法的流程图；

图2至图9为本发明一个实施例的60伏高压LDPMOS结构的制造过程的剖面结构图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

图1为本发明一个实施例的60伏高压LDPMOS结构的制造方法的流程图。如图1所示，该制造方法可以包括：

执行步骤S101，提供P型硅衬底，其上形成有N型埋层，在P型硅衬底上热生长P型外延层；

执行步骤S102，在P型外延层中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱，作为高压LDPMOS结构的高压阱以及高压器件的自隔离；

执行步骤S103，在高压N阱中高能注入P型杂质，并经高温扩散形成低浓度的漏极漂移区域；

执行步骤S104，在高压LDPMOS结构的源区附近的沟道区注入N型杂质，形成阈值电压调节区域，来调节高压LDPMOS结构的阈值电压；

执行步骤S105，在高压LDPMOS结构的源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域，这样该高压LDPMOS结构在工作时源区的P型就能与P型沟道导通；

执行步骤S106，依照标准CMOS工艺在P型外延层上形成多个场氧化层，作为低压器件与电路的隔离部分，以及作为高压LDPMOS结构的栅极氧化层；

执行步骤S107，在高压LDPMOS结构的栅极氧化层上热生长多晶硅栅并形成多晶栅极；

执行步骤S108，依照标准CMOS工艺以多晶栅极为对准层，在高压LDPMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极、衬底引出端和N阱引出端。

60伏高压LDPMOS结构的制造方法的实施例

图2至图9为本发明一个实施例的60伏高压LDPMOS结构的制造过程的剖面结构图。其中，如图2所示，提供P型硅衬底201，其上形成有N型埋层202，在P型硅衬底201上热生长P型外延层203。

如图3所示，在P型外延层203中高能注入N型杂质，该N型杂质可以为磷，并经高温扩散形成低浓度的高压N阱204，作为高压LDPMOS结构200的高压阱以及高压器件的自隔离。

如图4所示，在高压N阱204中高能注入P型杂质，该P型杂质可以为硼，并经高温扩散形成低浓度的漏极漂移区域205。

如图5所示，在高压LDPMOS结构200的源区附近的沟道区注入N型杂质磷，形成阈值电压调节区域206，来调节高压LDPMOS结构200的阈值电压。

如图6所示，在高压LDPMOS结构200的源区附近的栅极下面不能形成反型层的区域注入P型杂质硼，形成沟道连接区域207。这样，该高压LDPMOS结构200在工作时源区的P型就能与P型沟道连通。

如图7所示，依照标准CMOS工艺在P型外延层203上形成多个场氧化层(LOCOS)208，作为低压器件与电路的隔离部分，同时作为60V高压LDPMOS结构200的栅极氧化层。

如图8所示，在高压LDPMOS结构200的栅极氧化层上热生长多晶硅栅并形成多晶栅极209。

如图9所示，依照标准CMOS工艺以多晶栅极209为对准层，在高压LDPMOS结构200的源区以及漏区依次图形曝光，分别形成源极211、漏极212、衬底引出端213、214和N阱引出端215。之后还可以对高压LDPMOS结构200进行快速热处理过程(RTA)，以降低接触电阻。接着对高压LDPMOS结构200进行接触工艺并形成后段工艺，该接触工艺包括在源极211、漏极212、衬底引出端213、214、N阱引出端215上形成钛硅化物或者钴硅化物接触。

60伏高压LDPMOS结构的实施例

图9为本发明一个实施例的60伏高压LDPMOS结构的剖面结构示意图。如图9所示，该60伏高压LDPMOS结构200可以包括：P型硅衬底201、N型埋层202、P型外延层203、低浓度的高压N阱204、低浓度的漏极漂移区域205、阈值电压调节区域206、沟道连接区域207、多个场氧化层208、多晶栅极209、源极211、漏极212、衬底引出端213、214和N阱引出端215。

其中，N型埋层202位于P型硅衬底201中，P型硅衬底201上形成有P型外延层203。低浓度的高压N阱204位于N型埋层202之上、P型外延层203之中，作为高压LDPMOS结构200的高压阱以及高压器件的自隔离。低浓度的漏极漂移区域205位于高压N阱204中。阈值电压调节区域206位于高压LDPMOS结构200的源区附近的沟道区。沟道连接区域207位于高压LDPMOS结构200的源区附近的栅极下面不能形成反型层的区域。多个场氧化层208分布于P型外延层203的表面，作为低压器件与电路的隔离部分，以及作为高压LDPMOS结构200的栅极氧化层。多晶栅极209位于高压LDPMOS结构200的栅极氧化层上。源极211、漏极212、衬底引出端213、214和N阱引出端215分布在P型外延层203的表面。其中源极211位于沟道连接区域207中，漏极212位于漏极漂移区域205中，N阱引出端215位于阈值电压调节区域206中，衬底引出端213、214位于高压N阱204两侧。其中源极211、漏极212、衬底引出端213、214和N阱引出端215上包括钛硅化物或者钴硅化物接触。

本发明提出了一种栅极与漏极的工作电压都是60伏的高压LDPMOS结构及制造工艺，该高压LDPMOS结构的击穿电压能大于85伏。本发明中的60伏高压BCD工艺采用P型外延工艺，高压器件采用高压N阱来实现自隔离，而不必采用传统的沟槽隔离或结隔离，工艺简单。高压LDPMOS结构的栅极采用场氧化层(LOCOS)作为栅极氧化层，避免了生长大于的厚栅极氧化层及双栅极氧化层等复杂工艺，并且实现在漏端和栅极同时承受高压。特别是如果生长如此厚的栅极氧化层，与低压CMOS的工艺兼容将有问题，会造成低压CMOS部分的场隔离漏电等问题。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (7)

1.一种60伏高压LDPMOS结构(200)的制造方法，包括步骤：

提供P型硅衬底(201)，其上形成有N型埋层(202)，在所述P型硅衬底(201)上热生长P型外延层(203)；

在所述P型外延层(203)中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱(204)，作为所述高压LDPMOS结构(200)的高压阱以及高压器件的自隔离；

在所述高压N阱(204)中高能注入P型杂质，并经高温扩散形成低浓度的漏极漂移区域(205)；

在所述高压LDPMOS结构(200)的源区附近的沟道区注入N型杂质，形成阈值电压调节区域(206)；

在所述高压LDPMOS结构(200)的源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域(207)；

依照标准CMOS工艺在所述P型外延层(203)上形成多个场氧化层(208)，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构(200)的栅极氧化层；

在所述高压LDPMOS结构(200)的所述栅极氧化层上热生长多晶硅栅并形成多晶栅极(209)；

依照标准CMOS工艺以所述多晶栅极(209)为对准层，在所述高压LDPMOS结构(200)的源区以及漏区依次图形曝光，分别形成源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)。

2.根据权利要求1所述的制造方法，其特征在于，形成所述源极(211)、漏极(212)、衬底引出端(213、214)、N阱引出端(215)之后还包括步骤：

对所述高压LDPMOS结构(200)进行快速热处理过程。

3.根据权利要求2所述的制造方法，其特征在于，对所述高压LDPMOS结构(200)进行快速热处理过程之后还包括步骤：

对所述高压LDPMOS结构(200)进行接触工艺并形成后段工艺。

4.根据权利要求3所述的制造方法，其特征在于，所述接触工艺包括在所述源极(211)、漏极(212)、衬底引出端(213、214)、N阱引出端(215)上形成钛硅化物或者钴硅化物接触。

5.根据权利要求1至4中任一项所述的制造方法，其特征在于，所述N型杂质为磷，所述P型杂质为硼。

6.一种60伏高压LDPMOS结构(200)，包括：

N型埋层(202)，位于P型硅衬底(201)中，所述P型硅衬底(201)上形成有P型外延层(203)；

低浓度的高压N阱(204)，位于所述N型埋层(202)之上、所述P型外延层(203)之中，作为所述高压LDPMOS结构(200)的高压阱以及高压器件的自隔离；

低浓度的漏极漂移区域(205)，位于所述高压N阱(204)中；

阈值电压调节区域(206)，位于所述高压LDPMOS结构(200)的源区附近的沟道区；

沟道连接区域(207)，位于所述高压LDPMOS结构(200)的源区附近的栅极下面不能形成反型层的区域；

多个场氧化层(208)，分布于所述P型外延层(203)的表面，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构(200)的栅极氧化层；

多晶栅极(209)，位于所述高压LDPMOS结构(200)的所述栅极氧化层上；

源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)，分布在所述P型外延层(203)的表面，所述源极(211)位于所述沟道连接区域(207)中，所述漏极(212)位于所述漏极漂移区域(205)中，所述N阱引出端(215)位于所述阈值电压调节区域(206)中，所述衬底引出端(213、214)位于所述高压N阱(204)两侧。

7.根据权利要求6所述的高压LDPMOS结构(200)，其特征在于，所述源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)上包括钛硅化物或者钴硅化物接触。

Images