CN102184871B - 基于标准cmos工艺的高压横向双扩散nmos的制作方法 - Google Patents
基于标准cmos工艺的高压横向双扩散nmos的制作方法 Download PDFInfo
- Publication number
- CN102184871B CN102184871B CN 201110143822 CN201110143822A CN102184871B CN 102184871 B CN102184871 B CN 102184871B CN 201110143822 CN201110143822 CN 201110143822 CN 201110143822 A CN201110143822 A CN 201110143822A CN 102184871 B CN102184871 B CN 102184871B
- Authority
- CN
- China
- Prior art keywords
- ldnmos
- zone
- high pressure
- layer
- low voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法,包括步骤:提供P型硅衬底,其上制作LOCOS,其划分为低压CMOS区域和高压LDNMOS区域;在LDNMOS区域注入磷并扩散,形成高压N阱;在CMOS区域进行双阱工艺,形成低压N阱及低压P阱;在LDNMOS区域依次形成厚栅氧层和薄栅氧层;依次形成多晶硅层和氮化硅层,依次刻蚀分别形成栅极和阻挡层;涂布光刻胶,经曝光和显影后露出LDNMOS的P型体区的注入位置;以光刻胶和阻挡层为掩模,分别以大于30°和小于7°的角度两次注入P型离子,形成LDNMOS的沟道;以栅极为对准标的,形成PMOS和NMOS的源区和漏区,以及LDNMOS的源区、漏区和P型体区接触端。本发明在栅极形成后采用大角度注入工艺形成沟道,无需长时间高温热过程,工艺互相兼容。
Description
技术领域
本发明涉及半导体制造技术领域,具体来说,本发明涉及一种基于标准CMOS工艺的高压横向双扩散NMOS(Lateral Double Diffused NMOS,简称LDNMOS)的制作方法。
背景技术
高压MOSFET驱动器件及其模块(12V~30V LDNMOS、DDDMOS、DECMOS等)广泛应用于LED背光驱动、马达驱动以及芯片控制等领域,是近年来的热门研究领域。
其中,横向扩散结构的功率器件(Lateral Diffused MOSFET,简称LDMOS)是其中最流行的器件之一。传统的高横向双扩散NMOS(LDNMOS)是利用硼(P)与砷(As)离子同时注入,且在高温长时间热过程中硼比砷的扩散速度快的原理,形成固定长度的自对准P型沟道。该横向扩散结构的功率器件与传统的高压MOSFET器件例如DECMOS相比,虽然能获较短的自对准沟道尺寸来降低光刻对准水平的要求,并且由于沟道具有较高的浓度梯度,防止了穿通的发生,提高驱动能力,但是传统LDNMOS的最大缺点在于其制造工艺难以与控制电路CMOS的制造工艺相整合。
另外,随着CMOS集成电路制造工艺的快速发展,形成高压LDMOS器件沟道所必需的长时间高温热过程(Thermal Budget)对于高压LDMOS器件与低压CMOS器件的兼容性的影响将会显得尤为突出,而现有的技术还无法很好地将两者的工艺兼容起来。
发明内容
本发明所要解决的技术问题是提供一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法,形成沟道时不需要增加长时间的高温热过程,不影响低压CMOS器件,使两者的工艺互相兼容。
为解决上述技术问题,本发明提供一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法,包括步骤:
提供P型硅衬底,在其上制作局部氧化隔离,所述P型硅衬底被划分为低压CMOS区域和高压LDNMOS区域,所述低压CMOS区域还被划分为PMOS区域和NMOS区域;
在所述高压LDNMOS区域注入N型杂质并作扩散,形成所述LDNMOS的高压N阱;
在所述低压CMOS区域进行CMOS双阱工艺,在所述PMOS区域形成低压N阱以及在所述NMOS区域形成低压P阱;
在所述高压LDNMOS区域依次形成厚栅氧层和薄栅氧层,在所述低压CMOS区域也同步形成栅氧层;
在所述低压CMOS区域和高压LDNMOS区域依次形成多晶硅层和氮化硅层,然后依次刻蚀所述多晶硅层和氮化硅层,分别形成栅极和栅极阻挡层;
在所述低压CMOS区域和高压LDNMOS区域涂布光刻胶,经过曝光和显影后露出所述LDNMOS栅极侧的P型体区的注入位置;
以所述光刻胶和栅极阻挡层为掩模,分别以大于30°的大角度和小于7°的小角度两次注入P型杂质,形成所述LDNMOS的沟道;
以所述栅极为对准标的进行离子注入,形成所述PMOS和NMOS的源区和漏区,以及形成所述LDNMOS的源区、漏区和P型体区接触端。
可选地,所述厚栅氧层的厚度为300埃,所述薄栅氧层的厚度为100埃。
可选地,所述N型杂质为磷,所述P型杂质为硼。
可选地,所述制作方法还包括在形成源区、漏区和/或P型体区接触端之后进行快速热退火。
本发明还提供一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法,包括步骤:
提供P型硅衬底,其被划分为低压CMOS区域和高压LDNMOS区域,所述低压CMOS区域还被划分为PMOS区域和NMOS区域;
在所述高压LDNMOS区域注入N型杂质并作扩散,形成所述LDNMOS的高压N阱;
在所述低压CMOS区域进行CMOS双阱工艺,在所述PMOS区域形成低压N阱以及在所述NMOS区域形成低压P阱;
在所述P型硅衬底上制作局部氧化隔离,将所述PMOS区域、NMOS区域和LDNMOS区域彼此绝缘间隔开;
在所述高压LDNMOS区域依次形成厚栅氧层和薄栅氧层,在所述低压CMOS区域也同步形成栅氧层;
在所述低压CMOS区域和高压LDNMOS区域依次形成多晶硅层和氮化硅层,然后依次刻蚀所述多晶硅层和氮化硅层,分别形成栅极和栅极阻挡层;
在所述低压CMOS区域和高压LDNMOS区域涂布光刻胶,经过曝光和显影后露出所述LDNMOS栅极侧的P型体区的注入位置;
以所述光刻胶和栅极阻挡层为掩模,分别以大于30°的大角度和小于7°的小角度两次注入P型杂质,形成所述LDNMOS的沟道;
以所述栅极为对准标的进行离子注入,形成所述PMOS和NMOS的源区和漏区,以及形成所述LDNMOS的源区、漏区和P型体区接触端。
可选地,所述厚栅氧层的厚度为300埃,所述薄栅氧层的厚度为100埃。
可选地,所述N型杂质为磷,所述P型杂质为硼。
可选地,所述制作方法还包括在形成源区、漏区和/或P型体区接触端之后进行快速热退火。
与现有技术相比,本发明具有以下优点:
本发明在LDNMOS的栅极形成后,采用大角度自对准的P型体区注入工艺形成沟道,不需要长时间的高温热过程,不影响低压CMOS器件,两者的工艺互相兼容。
另外,本发明通过对P型体区注入角度的调节可以获取不同的沟道长度,工艺简单且可获得理想的大驱动电流。该方法使得单位面积能够实现较短的沟道长度,从而获得更佳的电流驱动以及导通能力。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1为本发明一个实施例的基于标准CMOS工艺的高压横向双扩散NMOS的制作方法的流程示意图;
图2为本发明另一个实施例的基于标准CMOS工艺的高压横向双扩散NMOS的制作方法的流程示意图;
图3至图8为本发明一个实施例的基于标准CMOS工艺的高压横向双扩散NMOS的制作过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,但不应以此限制本发明的保护范围。
图1为本发明一个实施例的基于标准CMOS工艺的高压横向双扩散NMOS的制作方法的流程示意图。如图所示,该高压横向双扩散NMOS(LDNMOS)的制作方法可以包括:
执行步骤S101,提供P型硅衬底,在其上制作局部氧化隔离,P型硅衬底被划分为低压CMOS区域和高压LDNMOS区域,低压CMOS区域还被划分为PMOS区域和NMOS区域;
执行步骤S102,在高压LDNMOS区域注入N型杂质并作扩散,形成LDNMOS的高压N阱;
执行步骤S103,在低压CMOS区域进行CMOS双阱工艺,在PMOS区域形成低压N阱以及在NMOS区域形成低压P阱;
执行步骤S104,在高压LDNMOS区域依次形成厚栅氧层和薄栅氧层,在低压CMOS区域也同步形成栅氧层;
执行步骤S105,在低压CMOS区域和高压LDNMOS区域依次形成多晶硅层和氮化硅层,然后依次刻蚀多晶硅层和氮化硅层,分别形成栅极和栅极阻挡层;
执行步骤S106,在低压CMOS区域和高压LDNMOS区域涂布光刻胶,经过曝光和显影后露出LDNMOS栅极侧的P型体区的注入位置;
执行步骤S107,以光刻胶和栅极阻挡层为掩模,分别以大于30°的大角度和小于7°的小角度两次注入P型杂质,形成LDNMOS的沟道;
执行步骤S108,以栅极为对准标的进行离子注入,形成PMOS和NMOS的源区和漏区,以及形成LDNMOS的源区、漏区和P型体区接触端。
图2为本发明另一个实施例的基于标准CMOS工艺的高压横向双扩散NMOS的制作方法的流程示意图。如图所示,该高压横向双扩散NMOS(LDNMOS)的制作方法可以包括:
执行步骤S201,提供P型硅衬底,其被划分为低压CMOS区域和高压LDNMOS区域,低压CMOS区域还被划分为PMOS区域和NMOS区域;
执行步骤S202,在高压LDNMOS区域注入N型杂质并作扩散,形成LDNMOS的高压N阱;
执行步骤S203,在低压CMOS区域进行CMOS双阱工艺,在PMOS区域形成低压N阱以及在NMOS区域形成低压P阱;
执行步骤S204,在P型硅衬底上制作局部氧化隔离,将PMOS区域、NMOS区域和LDNMOS区域彼此绝缘间隔开;
执行步骤S205,在高压LDNMOS区域依次形成厚栅氧层和薄栅氧层,在低压CMOS区域也同步形成栅氧层;
执行步骤S206,在低压CMOS区域和高压LDNMOS区域依次形成多晶硅层和氮化硅层,然后依次刻蚀多晶硅层和氮化硅层,分别形成栅极和栅极阻挡层;
执行步骤S207,在低压CMOS区域和高压LDNMOS区域涂布光刻胶,经过曝光和显影后露出LDNMOS栅极侧的P型体区的注入位置;
执行步骤S208,以光刻胶和栅极阻挡层为掩模,分别以大于30°的大角度和小于7°的小角度两次注入P型杂质,形成LDNMOS的沟道;
执行步骤S209,以栅极为对准标的进行离子注入,形成PMOS和NMOS的源区和漏区,以及形成LDNMOS的源区、漏区和P型体区接触端。
图3至图8为本发明一个实施例的基于标准CMOS工艺的高压横向双扩散NMOS的制作过程的剖面结构示意图。下面结合上述附图对本实施例的高压LDNMOS的制作过程进行详细描述。
如图3所示,本实施例的高压LDNMOS和低压CMOS控制电路部分均形成于一P型硅衬底300之上。依照标准CMOS工艺,在P型硅衬底300上先按照低压CMOS和高压LDNMOS的具体排布位置制作一些局部氧化隔离(LOCOS)303,P型硅衬底300可以被划分为低压CMOS区域301和高压LDNMOS区域302。其中低压CMOS区域301还被具体划分为PMOS区域301’和NMOS区域301”。
继续如图3所示,随后在高压LDNMOS区域302高能注入N型杂质,例如磷(phosphorus)并作扩散工艺,形成LDNMOS的低浓度的高压N阱(High N-typeWell,HNW)304。形成高压N阱304的目的是为了在后面形成LDNMOS的漏极漂移区(Drain Drift)。
仍然如图3所示,进行与低压CMOS控制电路部分有关的工艺步骤。在低压CMOS区域301进行CMOS双阱工艺,经过该本领域技术人员所熟知的双阱工艺后,在PMOS区域301’形成有低压N阱305以及在NMOS区域301”形成有低压P阱306。
转到如图4所示,依照标准CMOS工艺,在高压LDNMOS区域302依次形成例如300埃的厚栅氧层307和例如100埃的薄栅氧层308,在低压CMOS区域301也同步形成栅氧层。具体来说,可以在低压CMOS区域301和高压LDNMOS区域302分两步热生长一层较厚的栅氧层,然后涂布光刻胶,经过曝光和显影后以光刻胶为掩模,在除了需要留有厚栅氧层307的区域之外以刻蚀的方法将上述较厚的栅氧层刻薄。这样就能够在高压LDNMOS区域302分别形成有厚栅氧层307和薄栅氧层308了,而在低压CMOS区域301也同步形成有栅氧层了。
之所以在高压LDNMOS区域302分别形成厚栅氧层307和薄栅氧层308的目的是为了让高压LDNMOS器件获得与低压CMOS控制电路部分相仿的开启电压,并且在漏极漂移区有较厚的栅氧层(厚栅氧层307)以承受高压。
如图5所示,在低压CMOS区域301和高压LDNMOS区域302上例如通过热生长或者淀积的工艺依次形成多晶硅层(Poly)和氮化硅层(Nitride)。然后,在图形化之后用干法刻蚀法依次刻蚀上述多晶硅层和氮化硅层,剩余的多晶硅层和氮化硅层就分别形成了栅极309和作为栅极309硬掩模(Hard Mask)的栅极阻挡层310。
如图6所示,在低压CMOS区域301和高压LDNMOS区域302旋涂光刻胶313,光刻胶313经过图形化(包括曝光和显影)之后露出LDNMOS栅极侧的P型体区(P-body)311、312的离子注入的位置。
在本实施例中,由于实际工艺中很难做到使图中LDNMOS右侧的光刻胶313与栅极309的左侧壁相平齐,因此此处光刻胶313的侧壁或多或少地会相对于栅极309的左侧壁更加露出一些栅极309以及栅极阻挡层310。而正因为栅极309上形成有栅极阻挡层310,使得该栅极阻挡层310可以对后续的P型体区的离子注入具有一定的阻挡作用,使之不至于伤害到多晶硅栅极309,还能增强栅极309的自对准作用。
继续如图6所示,以光刻胶313和栅极阻挡层310为掩模,先以大于30°的大角度进行第一次P型体区注入,所注入的P型杂质例如硼(boron),在高压N阱304中形成第一P型体区311,初步形成LDNMOS的沟道320。
然后如图7所示,调整注入角度,以小于7°的小角度进行第二次P型体区注入,所注入的P型杂质例如硼,在高压N阱304中形成第二P型体区312,正式形成LDNMOS的沟道320。其中,第二次P型体区注入的P型杂质浓度较浓,这是为了防止纵向的寄生双极管效应以及闩锁(Latch-up)效应。第二P型体区312的深度一般要比第一P型体区311更深,而宽度则比第一P型体区311窄。
最后如图8所示,依照标准CMOS工艺,包括以栅极309为对准标的进行离子注入,形成PMOS和NMOS的源区和漏区314、315,以及形成LDNMOS的源区317、漏区316和P型体区接触端318,总之完成低压CMOS和高压LDNMOS的制作。其中,LDNMOS的漏区316接高压输入端,而源区317和P型体区接触端(pick up)318则短接在一起,一起连到接地端。另外,图8中的标号322示出了高压LDNMOS的漏极漂移区。
在本实施例中,在如图8所示的在形成各个源区、漏区和/或P型体区接触端之后还可以进行快速热退火(RTA),以降低上述各个接触区的接触电阻。
在本发明中,由CMOS双阱工艺形成低压N阱305和低压P阱306的步骤也可以在制作局部氧化隔离(LOCOS)303之前进行。例如,在本发明另一个实施例的基于标准CMOS工艺的高压LDNMOS的制作过程(未图示)可以作如下描述:
提供P型硅衬底300,其可以被划分为低压CMOS区域301和高压LDNMOS区域302,其中低压CMOS区域301还被划分为PMOS区域301’和NMOS区域301”。
随后在高压LDNMOS区域302高能注入N型杂质,例如磷并作扩散,形成LDNMOS的低浓度的高压N阱304。
接着在低压CMOS区域301进行CMOS双阱工艺,在PMOS区域301’形成低压N阱305以及在NMOS区域301”形成低压P阱306。
再接着在P型硅衬底300上制作局部氧化隔离303,将PMOS区域301’、NMOS区域301”和高压LDNMOS区域302彼此绝缘间隔开。
本实施例之后的步骤与上一个实施例就都一样了,只是前面由CMOS双阱工艺形成低压N阱305和低压P阱306的步骤可以在制作局部氧化隔离(LOCOS)303之前进行。
本发明在LDNMOS的栅极形成后,采用大角度自对准的P型体区注入工艺形成沟道,不需要长时间的高温热过程,不影响低压CMOS器件,两者的工艺互相兼容。
另外,本发明通过对P型体区注入角度的调节可以获取不同的沟道长度,工艺简单且可获得理想的大驱动电流。该方法使得单位面积能够实现较短的沟道长度,从而获得更佳的电流驱动以及导通能力。
本发明所阐述的高压LDNMOS的制作方法只需增加两道光刻步骤就可以完成高压LDNMOS与低压CMOS器件的工艺集成,并且在CMOS双阱工艺完成后不需要增加任何额外的长时间高温热过程,对于高压功率器件的发展与广泛应用有很大作用。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法,包括步骤:
提供P型硅衬底,在其上制作局部氧化隔离,所述P型硅衬底被划分为低压CMOS区域和高压LDNMOS区域,所述低压CMOS区域还被划分为PMOS区域和NMOS区域;
在所述高压LDNMOS区域注入N型杂质并作扩散,形成所述高压LDNMOS的高压N阱;
在所述低压CMOS区域进行CMOS双阱工艺,在所述PMOS区域形成低压N阱以及在所述NMOS区域形成低压P阱;
在所述高压LDNMOS区域依次形成第一栅氧层和第二栅氧层,其中所述第一栅氧层的厚度大于所述第二栅氧层的厚度,在所述低压CMOS区域也同步形成栅氧层;
在所述低压CMOS区域和高压LDNMOS区域依次形成多晶硅层和氮化硅层,然后依次刻蚀所述多晶硅层和氮化硅层,分别形成栅极和栅极阻挡层;
在所述低压CMOS区域和高压LDNMOS区域涂布光刻胶,经过曝光和显影后露出所述高压LDNMOS栅极侧的P型体区的注入位置;
以所述光刻胶和栅极阻挡层为掩模,分别以大于30°的大角度和小于7°的小角度两次注入P型杂质,形成所述高压LDNMOS的沟道;
以所述栅极为对准标的进行离子注入,形成所述PMOS和NMOS的源区和漏区,以及形成所述高压LDNMOS的源区、漏区和P型体区接触端。
2.根据权利要求1所述的制作方法,其特征在于,所述第一栅氧层的厚度为300埃,所述第二栅氧层的厚度为100埃。
3.根据权利要求2所述的制作方法,其特征在于,所述N型杂质为磷,所述P型杂质为硼。
4.根据权利要求1至3中任一项所述的制作方法,其特征在于,所述制作方法还包括在形成源区、漏区和/或P型体区接触端之后进行快速热退火。
5.一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法,包括步骤:
提供P型硅衬底,其被划分为低压CMOS区域和高压LDNMOS区域,所述低压CMOS区域还被划分为PMOS区域和NMOS区域;
在所述高压LDNMOS区域注入N型杂质并作扩散,形成所述高压LDNMOS的高压N阱;
在所述低压CMOS区域进行CMOS双阱工艺,在所述PMOS区域形成低压N阱以及在所述NMOS区域形成低压P阱;
在所述P型硅衬底上制作局部氧化隔离,将所述PMOS区域、NMOS区域和LDNMOS区域彼此绝缘间隔开;
在所述高压LDNMOS区域依次形成第一栅氧层和第二栅氧层,其中所述第一栅氧层的厚度大于所述第二栅氧层的厚度,在所述低压CMOS区域也同步形成栅氧层;
在所述低压CMOS区域和高压LDNMOS区域依次形成多晶硅层和氮化硅层,然后依次刻蚀所述多晶硅层和氮化硅层,分别形成栅极和栅极阻挡层;
在所述低压CMOS区域和高压LDNMOS区域涂布光刻胶,经过曝光和显影后露出所述高压LDNMOS栅极侧的P型体区的注入位置;
以所述光刻胶和栅极阻挡层为掩模,分别以大于30°的大角度和小于7°的小角度两次注入P型杂质,形成所述高压LDNMOS的沟道;
以所述栅极为对准标的进行离子注入,形成所述PMOS和NMOS的源区和漏区,以及形成所述高压LDNMOS的源区、漏区和P型体区接触端。
6.根据权利要求5所述的制作方法,其特征在于,所述第一栅氧层的厚度为300埃,所述第二栅氧层的厚度为100埃。
7.根据权利要求6所述的制作方法,其特征在于,所述N型杂质为磷,所述P型杂质为硼。
8.根据权利要求5至7中任一项所述的制作方法,其特征在于,所述制作方法还包括在形成源区、漏区和/或P型体区接触端之后进行快速热退火。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110143822 CN102184871B (zh) | 2011-05-31 | 2011-05-31 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110143822 CN102184871B (zh) | 2011-05-31 | 2011-05-31 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102184871A CN102184871A (zh) | 2011-09-14 |
CN102184871B true CN102184871B (zh) | 2013-01-02 |
Family
ID=44571025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110143822 Active CN102184871B (zh) | 2011-05-31 | 2011-05-31 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102184871B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102593181B (zh) * | 2012-03-28 | 2014-12-10 | 杭州士兰微电子股份有限公司 | 基于soi衬底的高压金属氧化物半导体管及制造方法 |
CN102779821B (zh) * | 2012-07-31 | 2015-04-15 | 电子科技大学 | 一种集成了采样电阻的电流检测ldmos器件 |
CN105990421A (zh) * | 2015-01-29 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件及其制备方法 |
CN106033744B (zh) * | 2015-03-09 | 2019-12-10 | 无锡华润上华科技有限公司 | 半导体器件的制备方法 |
CN106033727B (zh) * | 2015-03-10 | 2019-06-21 | 无锡华润上华科技有限公司 | 场效应晶体管的制作方法 |
CN106033726B (zh) * | 2015-03-10 | 2019-06-07 | 无锡华润上华科技有限公司 | 场效应晶体管的制作方法 |
CN105514167A (zh) * | 2015-12-24 | 2016-04-20 | 杰华特微电子(杭州)有限公司 | 半导体结构及nldmos器件 |
CN107403751B (zh) * | 2016-05-20 | 2020-08-28 | 中芯国际集成电路制造(天津)有限公司 | 局部硅氧化隔离器件的制备方法 |
CN113380799B (zh) * | 2021-05-28 | 2022-06-14 | 重庆中科渝芯电子有限公司 | 低位错密度高可靠性高低压cmos自对准双阱工艺方法及器件 |
CN114709136A (zh) * | 2022-06-07 | 2022-07-05 | 广州粤芯半导体技术有限公司 | Ldmos器件的制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077360A (ja) * | 1999-09-03 | 2001-03-23 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2007027641A (ja) * | 2005-07-21 | 2007-02-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007287798A (ja) * | 2006-04-13 | 2007-11-01 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-05-31 CN CN 201110143822 patent/CN102184871B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102184871A (zh) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102184871B (zh) | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 | |
CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
JP4209260B2 (ja) | 半導体装置およびその製造方法 | |
US8530961B2 (en) | Compatible vertical double diffused metal oxide semiconductor transistor and lateral double diffused metal oxide semiconductor transistor and manufacture method thereof | |
CN102396071B (zh) | 具有自对准垂直ldd和背面漏极的ldmos | |
JP2010135791A (ja) | 半導体素子及びその製造方法 | |
CN102130012B (zh) | Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法 | |
CN101964355A (zh) | 具有自对准硅化物接触的功率器件及其制造方法 | |
CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
CN105374686A (zh) | 一种ldmos器件的制作方法 | |
CN106409676A (zh) | 半导体结构及其制造方法 | |
US8829615B2 (en) | MOS device and method of manufacturing the same | |
CN102760754A (zh) | 耗尽型vdmos及其制造方法 | |
CN104037083A (zh) | 一种半导体器件的制造方法 | |
CN104658913A (zh) | Nldmos的制造方法 | |
CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
CN101477968A (zh) | 制造mos晶体管的方法 | |
CN104051531B (zh) | 于崩溃时具有减少漏电流的半导体装置及其制造方法 | |
CN102891088A (zh) | 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法 | |
CN102044433B (zh) | 一种混合源漏场效应晶体管及其制备方法 | |
CN105990139A (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
CN106876337B (zh) | Nldmos集成器件及其制备方法 | |
CN113140463A (zh) | 一种耗尽型场效应晶体管器件及其制备方法 | |
CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
CN105023831B (zh) | Cmos工艺中多晶硅电阻的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |