CN114496018A - 控制刷新时序的设备和方法 - Google Patents

控制刷新时序的设备和方法 Download PDF

Info

Publication number
CN114496018A
CN114496018A CN202111313368.XA CN202111313368A CN114496018A CN 114496018 A CN114496018 A CN 114496018A CN 202111313368 A CN202111313368 A CN 202111313368A CN 114496018 A CN114496018 A CN 114496018A
Authority
CN
China
Prior art keywords
refresh
memory
command
commands
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111313368.XA
Other languages
English (en)
Inventor
野口英和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114496018A publication Critical patent/CN114496018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及用于控制刷新时序的设备和方法。可将刷新命令以随机间隔从存储器控制器提供到存储器装置。在一些实例中，可以随机间隔提供刷新请求，所述刷新请求可用于将刷新命令以随机间隔从所述存储器控制器提供到所述存储器装置。在一些实例中，刷新请求之间的平均时间间隔可等于所述存储器装置的刷新间隔。在一些实例中，所述存储器控制器可推迟将刷新命令提供到所述存储器装置的最大次数可为随机数。在一些实例中，所述随机数的最大值可至少部分基于所述存储器装置在时间间隔内所需的刷新命令的最小数量。

Description

控制刷新时序的设备和方法
技术领域
本公开涉及用于控制刷新时序的设备和方法。
背景技术
信息可作为物理信号(例如，电容元件上的电荷)存储在存储器的个别存储器单元上。存储器可为易失性存储器，且物理信号可随时间衰减(这可使存储在存储器单元中的信息降级或破坏所述信息)。可有必要通过例如重写信息以将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
由于存储器组件的尺寸已减小，存储器单元的密度已经大大增加。可在周期性地刷新存储器单元序列的情况下实施自动刷新操作。对特定存储器单元或存储器单元组的重复存取(通常称为‘行锤击(row hammer)’)可导致附近存储器单元中的增加的数据降级速率。除自动刷新操作之外，也可期望在目标刷新操作中识别及刷新受行锤击影响的存储器单元。
由于存储器单元的高存取频率，追踪与每个存取命令(例如，读取、写入)一起提供的地址以便识别受行锤击影响的存储器单元通常是不可行的。存储器装置可使用一或多种技术来对与存取命令一起提供的地址进行采样。但是，采样技术冒着丢失侵略行的风险，特别是在攻击者已经能够确定采样模式并规避它的情况下。因此，可辨性较差的(lessdiscernable)采样技术可为期望的。
发明内容
本公开的方面涉及一种设备，其包括：刷新请求电路，其经配置以在时间间隔已经过去时提供刷新请求，其中所述时间间隔的长度是随机的；及命令产生器，其经配置以至少部分基于所述刷新请求将刷新命令提供到所述存储器装置。
本公开的另一方面涉及一种设备，其包括：刷新请求电路，其经配置以在相应的多个时间间隔提供多个刷新请求；及命令产生器，其经配置以至少部分基于所述多个刷新请求将多个刷新命令提供到存储器，其中所述刷新请求电路经配置以计数所提供的所述多个刷新请求的数量和所提供的所述多个刷新命令的数量，且所述刷新请求电路进一步经配置以在所提供的刷新请求的所述数量等于或超过所提供的刷新命令的所述数量达阈值时提供有效刷新信号，其中所述阈值是随机数，及其中所述命令产生器经配置以在提供所述有效刷新信号时提供等于所述阈值的一定数量的刷新命令。
本公开的又一方面涉及一种方法，其包括：在多个时间间隔中的对应时间间隔提供多个刷新请求，其中所述多个时间间隔中的每一者是随机时间长度；及至少部分响应于所述多个刷新请求而将多个刷新命令提供到所述存储器。
附图说明
图1A是说明由存储器控制器提供到存储器装置的刷新命令的时序图。
图1B是说明由存储器控制器提供到存储器装置的刷新命令的时序图。
图2A是说明由存储器控制器提供到存储器装置的命令和地址的时序图。
图2B是说明由存储器装置接收和采样的地址的时序图。
图3是根据本公开的实施例的半导体装置的框图。
图4是根据本公开的实施例的存储器控制器的部分的框图。
图5是根据本公开的实施例的刷新请求电路的至少部分的框图。
图6是根据本公开的实施例的实例刷新定时器电路的框图。
图7是根据本公开的实施例的实例推迟请求电路的框图。
图8是说明根据本公开的实施例的由存储器装置接收和采样的地址的时序图。
具体实施方式
特定实施例的以下描述本质上仅是示范性的，且绝不希望限制本公开的范围或其应用或使用。在本系统及方法的实施例的以下详细描述中，参考形成其的部分的附图，且通过说明的方式来展示可在其中实践所描述系统及方法的特定实施例。足够详细地描述这些实施例以使所属领域的技术人员能够实践当前揭示的系统及方法，且应理解，在不背离本公开的精神及范围的情况下，可利用其它实施例且可进行结构及逻辑改变。此外，出于清楚的目的，在特定特征的详细描述对于所属领域的技术人员来说是显而易见时将不对它们进行讨论，以免使本公开的实施例的描述不清楚。因此，以下详细描述不应以限制意义来理解，且本公开的范围仅由所附权利要求书定义。
易失性存储器装置中的信息可存储在存储器单元中(例如，作为电容元件上的电荷)，且可随时间衰减。可将存储器单元组织成行(字线)和列(位线)，且可在逐行的基础上刷新存储器单元。为了防止信息由于此衰减而丢失或损坏，存储器可实施刷新操作。在刷新操作期间，可将信息重写到字线以恢复其初始状态。可按序列对存储器的字线执行自动刷新操作，使得随着时间推移，存储器的字线中的每一者都以比预期数据降级速率更快的速率刷新。
图1A是说明由存储器控制器提供到存储器装置的刷新命令的时序图。可响应于从与存储器装置通信的存储器控制器接收的刷新命令来执行由存储器装置执行的刷新操作。通常，由存储器装置执行的刷新操作的时序由刷新间隔时间(tREFI)指定。在一些应用中，tREFI可基于存储器装置的数据保持特性(例如，存储器单元的预期数据降级速率)。参数tREFI可在一些应用中由存储器装置的规范和/或标准(例如，JEDEC)来指示。tREFI的实例是7.8微秒，但是tREFI并不限于此特定值。存储器控制器可以规则的间隔(例如，每个tREFI)提供刷新，以使存储器装置执行刷新操作。
存储器控制器可包含管理提供到存储器装置的刷新命令的时序的内部电路。例如，电路可接收时钟信号且包含计数器，所述计数器计数时钟周期的数量，直到tREFI已经过去。每当tREFI过去时，内部电路可激活指示存储器控制器可发出刷新命令的信号。
存储器控制器可将其它非刷新命令提供到存储器装置，例如存取命令(例如，读取、写入)。在一些时段期间，存储器控制器可向存储器装置发出许多非刷新命令。这些时段可被称为存储器控制器正“忙”的时间。当存储器控制器正忙时，其可推迟将刷新命令发送到存储器装置，使得存储器装置将执行由存取命令指示的存取操作而不停下来执行刷新操作。这可减少某些应用中的读取和/或写入延迟。
一些存储器装置可允许将刷新操作推迟达特定时间段。例如，存储器装置可不要求以规则的间隔提供刷新命令，而是要求在由刷新期(tREFP)指定的特定时段内提供特定数量的刷新命令。在一些应用中，刷新命令的数量和/或tREFP可基于存储器装置的数据保持特性(例如，存储器单元的预期数据降级速率)。刷新命令的数量和/或刷新期可由存储器装置的规范和/或一些应用中的标准来定义。例如，刷新命令的数量可为10，且tREFP可为tREFI X 9，但是刷新命令的数量和tREFI不限于这些特定值。因此，一或多个刷新命令可推迟且在稍后时间以短于tREFI的间隔发出，以维持tREFP内的刷新命令的数量。存储器控制器可包含记录提供刷新命令被推迟多少次的内部电路。当达到最大推迟数时，内部电路可使存储器控制器发出一或多个刷新命令。
图1B是说明由存储器控制器提供到存储器装置的刷新命令的时序图。在此实例中，存储器装置可在tREFI X 9的tREFP内需要十个刷新命令。存储器控制器可在tREFP开始时或在时间T0或附近提供刷新命令。在发出刷新命令之后，存储器控制器可进入忙碌期且推迟提供额外刷新命令，直到在时间T1或其附近，在所述时间T1，存储器控制器可快速连续地提供九个刷新命令(例如，命令可在命令之间通过最小所需延迟来分隔)，以在tREFP内提供总共十个刷新命令。在此实例中，存储器控制器可推迟提供刷新命令达最多八个tREFI。图1B中所展示的实例可为一些应用中的最极端推迟情况，且在其它实例中，推迟的不同长度和经推迟刷新命令之间的时序可不同。
当提供存取命令时，存储器控制器可提供与存取命令相关联的存储器地址(例如，行地址)。存储器装置可提供对由与存取命令一起提供的存储器地址指示的存储器装置的存储器阵列的一部分的存取。例如，存储器装置可响应于读取命令来激活存储在所述地址处的数据并将其提供至存储器控制器。存取存储器的某些模式或方式可对存储在存储器中的数据造成不利影响。例如，对存储器的特定行(例如，侵略行)的重复存取可导致靠近侵略行的行(例如，受害行)中的增加的衰减速率。这些重复存取可为对存储器的蓄意攻击的部分及/或可由于存储器的‘自然’存取模式。受害行中的增加的衰减速率可需要将它们作为目标刷新操作的部分进行刷新。
追踪与每个存取命令一起提供的行地址通常是不可行的，且存储器装置可使用一或多种技术来对所存取的行地址进行采样。例如，存储器装置可对在接收刷新命令之后接收的一或多个行地址进行采样，和/或具有基于刷新命令的时序的采样时序。但是，采样技术冒着丢失侵略行的风险，特别是在攻击者已经能够确定采样模式并规避它的情况下。
图2A是说明由存储器控制器提供到存储器装置的命令和地址的时序图。在所展示的实例中，存储器控制器可提供刷新命令，随后是具有相关联地址(addr0到4)的一系列存取和预充电命令(ACT～PRE)。可提供另一刷新命令，随后是额外存取命令和地址。尽管所展示的所有存取命令都是激活命令ACT，然后是预充电命令PRE，但在其它实例中，可在其它实例中提供其它或额外命令。
作为用于改进重复存取的影响的技术的部分，存储器装置可锁存由存储器控制器在刷新命令之后提供的第一地址。在图2A中展示的实例中，存储器装置可采样(例如，锁存)地址addr0和addr5。在一些存储器装置中，如果在刷新命令之后重复采样相同的行地址，那么存储器装置可将所述行地址识别为与侵略行相关联，且对受害行执行目标刷新地址，以减少受害行上数据降级的风险。但是，使行地址采样基于刷新命令可使存储器装置易受未检测到的侵略行的攻击。
刷新时序是由存储器控制器控制，但是，在包含存储器控制器和存储器装置的计算系统上运行的程序在某些情况下可能够操纵刷新时序。例如，程序可经设计以减少由控制器提供到存储器装置的存取命令。当存取命令较低时，可以规则的间隔提供刷新命令，如图1B所展示。然后，程序可推断刷新命令的时序，且以击败存储器装置的采样机制的方式提供地址。
图2B是说明由存储器装置接收和采样的地址的时序图。在此实例中，基于由存储器控制器提供的地址和相关联的存取命令来重复存取两个行地址addrA和addrB。存取命令和地址可基于由在包含存储器装置和存储器控制器的计算系统上运行的程序所发出的请求。存储器控制器还周期性地发出刷新命令REF。响应于刷新命令REF，存储器装置可执行刷新操作并对由存储器控制器在刷新命令之后提供的下一地址进行采样。如图2B中所展示，尽管提供两个地址addrA和addrB，但由于所提供的地址的序列和刷新命令的时序，只对addrA进行采样。存储器装置可确定与addrA相关联的行是侵略行，而与addrB相关联的行可为“真”侵略行。因此，存储器装置可对与addrA相关联的行的受害行执行目标刷新操作，且与addrB相关联的行的受害行可容易受到数据降级的影响，这是因为采样机制未检测到addrB。因此，减少使用刷新命令时序来控制采样时序的存储器装置的弱点可为期望的。
本公开涉及用于将刷新命令以随机间隔提供到存储器装置的设备、系统和方法。如本文所使用，随机不仅用于涵盖纯随机过程，而且涵盖近随机、伪随机和半随机过程。在一些实施例中，存储器控制器的刷新请求电路可将刷新请求以随机间隔而不是按tREFI定期地提供到存储器控制器的命令产生器。在一些实施例中，随机间隔的平均长度可等于tREFI。在一些实施例中，存储器控制器的刷新请求电路可随机改变存储器控制器对刷新命令的最大推迟次数。通过随机化tREFI和/或最大推迟次数，可随机化存储器控制器的刷新命令的发出。这可降低或消除确定何时将由存储器控制器发出刷新命令及进而何时将由存储器装置采样地址的能力。这可减少或消除将“诱骗”地址提供到存储器装置提供以防止存储器装置检测侵略行的能力。
图3是根据本公开的实施例的半导体装置的框图。半导体装置300可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置300包含存储器阵列318。存储器阵列318被展示为包含多个存储体。在图3的实施例中，存储器阵列318被展示为包含十六个存储体BANK0到BANK15。更多或更少的存储体可包含在其它实施例的存储器阵列318中。每一存储体包含多个字线WL、多个位线BL及/BL，以及布置在多个字线WL与多个位线BL及/BL的交叉点处的多个存储器单元MC。字线WL的选择是由行解码器电路308执行，且位线BL及/BL的选择是由列解码器电路310执行。在图3的实施例中，行解码器电路308包含用于每一存储体的相应行解码器电路，且列解码器电路310包含用于每一存储体的相应列解码器。位线BL及/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补本地数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读/写放大器320。相反地，从读/写放大器320输出的写入数据通过互补主数据线MIOT/B、传送门TG和互补本地数据线LIOT/B传送到感测放大器SAMP，并写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置300可采用多个外部端子，所述端子包含耦合到命令和地址(C/A)总线以接收命令和地址以及CS信号的命令和地址端子、接收时钟CK_t和CK_c的时钟端子、提供数据的数据端子DQ，以及接收电力供应电势VDD、VSS、VDDQ和VSSQ的电力供应端子。
时钟端子被供应提供到输入电路312的外部时钟CK_t和CK_c。外部时钟可为互补的。输入电路312基于CK_t和CK_c时钟产生内部时钟ICLK。ICLK时钟被提供到命令解码器电路310和内部时钟产生器314。内部时钟产生器314基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的时序操作。内部数据时钟LCLK经提供到输入/输出电路322以定时包含在输入/输出电路322中的电路的操作，例如经提供到数据接收器以定时写入数据的接收。
C/A端子可被供应存储器地址。供应到C/A端子的存储器地址经由命令/地址输入电路302传送到地址解码器304。地址解码器304接收地址且将经解码的行地址XADD供应到行解码器电路308，且将经解码的列地址YADD供应到列解码器电路310。地址解码器304还可供应经解码的存储体地址BADD，存储体地址BADD可指示含有经解码的行地址XADD和列地址YADD的存储器阵列318的存储体。C/A端子可被供应命令。命令的实例包含用于存取存储器的存取命令，例如用于执行读取操作的命令和用于执行写入操作的命令。存取命令可与行地址XADD、列地址YADD和存储体地址BADD中的一或多者相关联，以指示要存取的(若干)存储器单元。在一些实施例中，命令和/或地址可由装置300外部的组件提供，例如，如图3中展示，与装置300通信的存储器控制器301。
命令可作为内部命令信号经由命令/地址输入电路302提供到命令解码器电路306。命令解码器电路306包含用于解码内部命令信号以产生用于执行操作的各种内部信号和命令的电路。例如，命令解码器电路306可提供用于选择字线的行命令信号及用于选择位线的列命令信号。
装置300可接收存取命令以用于执行读取操作。当接收命令且随命令适时供应存储体地址、行地址及列地址时，从存储器阵列318中的对应于行地址和列地址的存储器单元读取读取数据。命令由命令解码器电路306接收，命令解码器电路306提供内部命令，使得将来自存储器阵列318的读取数据提供到读/写放大器320。读取数据经由输入/输出电路322从数据端子DQ输出到外部。
装置300可接收存取命令以用于执行写入操作。当接收命令且随命令适时供应存储体地址、行地址及列地址时，将供应到数据端子DQ的写入数据写入到存储器阵列318中的对应于行地址和列地址的存储器单元。命令由命令解码器电路106接收，命令解码器电路106提供内部命令，使得写入数据由输入/输出电路322中的数据接收器接收。还可将写入时钟提供到外部时钟端子，以定时输入/输出电路322的数据接收器对写入数据的接收。写入数据经由输入/输出电路322供应到读/写放大器320，并由读/写放大器320供应到存储器阵列318，以写入到存储器单元MC中。
装置300还可从存储器控制器301接收命令而使其实施一或多个刷新操作作为自刷新模式的部分。装置300可周期性地被置于刷新模式中。因此，可每当存储器装置处于刷新模式时周期性地执行刷新操作。在一些实施例中，当外部信号指示刷新模式进入命令(例如，外部刷新命令)时，也可激活刷新信号AREF。刷新信号AREF可为当命令解码器电路306接收到指示进入自刷新模式的信号时激活的脉冲信号。刷新信号AREF可在命令输入之后立即激活一次，且此后可以所要内部时序循环地激活。刷新信号AREF可用于控制刷新模式期间的刷新操作的时序。自刷新退出命令可导致刷新信号AREF的自动激活停止且可导致装置300返回到空闲状态及/或恢复其它操作。
如本文中使用，信号的激活可指电路对其作出响应的信号的波形的任何部分。例如，如果电路响应于上升边缘，那么信号从低电平切换到高电平可为激活。一种实例类型的激活是脉冲，其中信号在一时段内从低电平切换到高电平，及接着回到低电平。此可触发响应于上升边缘、下降边缘及/或处于高逻辑电平信号的电路。
将刷新信号AREF供应到刷新控制电路316。刷新控制电路316将刷新行地址RXADD供应到行解码器电路308，行解码器电路308可刷新由刷新行地址RXADD指示的一或多个字线WL。刷新控制电路316可控制刷新操作的时序，且可产生及提供刷新地址RXADD。刷新控制电路316可受控制以例如通过由命令解码器电路306提供的控制信号改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的时序、由地址表示的字线的数量)，或可基于内部逻辑进行操作。
刷新控制电路316可选择性地输出目标刷新地址(例如，其基于侵略行指定一或多个受害行)或自动刷新地址(例如，来自自动刷新地址序列)作为刷新地址RXADD。基于刷新地址RXADD的类型，行解码器电路308可执行目标刷新或自动刷新操作。自动刷新地址可来自基于刷新信号AREF的激活而提供的地址序列。刷新控制电路316可以由AREF确定的速率循环通过自动刷新地址序列。在一些实施例中，自动刷新操作通常可以使得循环自动刷新地址序列的时序发生，使得在给定字线的自动刷新操作之间的时间内，预期没有信息降级。换句话说，可执行自动刷新操作使得每一字线以比预期信息衰减速率更快的速率刷新。
刷新控制电路316还可基于存储器阵列318中的附近地址(例如，对应于侵略行的侵略者地址)的存取模式来确定目标刷新地址，所述目标刷新地址是需要刷新的地址(例如，对应于受害行的受害者地址)。刷新控制电路316可使用装置300的一或多个信号来计算目标刷新地址。例如，刷新地址RXADD可为基于由地址解码器304提供的行地址XADD计算的。
根据本公开的实施例，刷新控制电路316可计算一或多个受害者地址。受害者地址可对应于受害行，受害行与侵略行具有变化的空间关系。例如，受害者地址可对应于与侵略行直接相邻(+/-1)的受害行或在空间上距侵略行更远(例如，+/-2)的受害行。经计算的受害行地址可用作在目标刷新操作期间作为RXADD提供的目标刷新地址。
在一些实施例中，在从存储器控制器301接收刷新命令之后，刷新控制电路316可沿着行地址总线采样由地址解码器304提供的下一行地址XADD的值。刷新控制电路316可基于经采样地址中的一或多者来确定目标刷新地址。经采样地址可存储在刷新控制电路的数据存储单元中。当对行地址XADD进行采样时，可将其与数据存储单元中的经存储地址进行比较。在一些实施例中，侵略者地址可基于经采样及/或经存储的地址来确定。例如，经采样地址与经存储地址之间的比较可用于更新与经存储地址相关联的计数值(例如，存取计数)，且侵略者地址可基于计数值来计算。接着，可基于侵略者地址使用刷新地址RXADD。在其它实施例中，其它技术用于确定侵略者地址。
虽然一般来说，本公开涉及确定侵略和受害字线和地址，但应当理解，如本文中使用，侵略字线不一定需要导致相邻字线中的数据降级，而受害字线不一定需要经受此降级。刷新控制电路316可使用某一准则来判断地址是否是侵略者地址，此可俘获潜在侵略者地址而非决定性地确定哪些地址正导致附近受害者中的数据降级。例如，刷新控制电路316可基于对地址的存取模式来确定潜在的侵略者地址，且此准则可包含并非侵略者的一些地址，且遗漏是侵略者的一些地址。类似的受害者地址可基于哪些字线预期受侵略者影响来确定，而不是明确地确定哪些字线正在经历增加的数据衰减速率。
可以基于刷新信号AREF的时序的时序提供刷新地址RXADD。在刷新模式的周期性刷新操作期间，刷新控制电路316可具有对应于AREF的时序的时隙，且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，可在原本已经被分配给自动刷新地址的时隙中发出目标刷新地址(例如，“窃取”所述时隙)。在一些实施例中，可为目标刷新地址保留特定时隙，且刷新控制电路316可确定是否提供目标刷新地址，未在所述时隙期间提供地址，或代替性地在所述时隙期间提供自动刷新地址。
电力供应端子被供应电力供应电势VDD及VSS。将电力供应电势VDD和VSS供应到内部电压产生器电路324。内部电压产生器电路324基于供应到电力供应端子的电力供应电势VDD和VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似者。内部电势VPP主要用于行解码器电路308中，内部电势VOD及VARY主要用于包含在存储器阵列318中的感测放大器SAMP中，且内部电势VPERI用于许多外围电路块中。
电力供应端子也被供应电力供应电势VDDQ和VSSQ。将电力供应电势VDDQ及VSSQ供应到输入/输出电路322。在本公开的实施例中，供应到电力供应端子的电力供应电势VDDQ和VSSQ可为与供应到电力供应端子的电力供应电势VDD和VSS相同的电势。在本公开的另一实施例中，供应到电力供应端子的电力供应电势VDDQ和VSSQ可为与供应到电力供应端子的电力供应电势VDD和VSS不同的电势。供应到电力供应端子的电力供应电势VDDQ及VSSQ用于输入/输出电路322，使得由输入/输出电路322产生的电力供应噪声不会传播到其它电路块。
在一些实施例中，存储器控制器301可与处理器通信，例如计算系统的中央处理单元(未展示)。在其它实施例中，存储器控制器301可与处理器集成。存储器控制器301可将命令COM和/或地址ADD提供到装置300的C/A端子，并经由装置300的DQ端子提供和接收数据DATA。在一些实施例中，由存储器控制器301提供的一些命令和/或地址可基于由处理器提供的指令。由处理器提供的一些指令可部分基于由处理器执行的程序(例如，存储在处理器可存取的非暂时性计算机可读媒体上的可执行指令，未展示)。由存储器控制器301提供的一些命令可在内部由存储器控制器301的电路产生。例如，存储器控制器301可包含用于控制何时将刷新命令提供到装置300的内部电路。
如将参考下图更详细地描述，根据本公开的实施例，存储器控制器301可将刷新命令以随机时间间隔提供到装置300。然而，随机时间间隔可保持在装置300的操作余量内，使得刷新操作以高于装置300的存储器单元的预期数据降级速率的速率执行。例如，在一些实施例中，存储器控制器301可包含以随机时间间隔产生刷新命令请求的内部电路。存储器控制器301可至少部分基于随机产生的刷新命令请求将刷新命令提供到装置300。在一些实施例中，随机间隔的平均时间长度可为装置300的tREFI。
当存储器控制器301从处理器接收到存取装置300的存储器阵列318的指令时，存储器控制器301可推迟一或多个刷新命令，而不顾刷新命令请求，以基于来自处理器的指令提供存取命令。根据本公开的实施例，存储器控制器301可推迟将刷新命令提供到装置300的次数可为随机的。在一些实施例中，随机数的最大值可至少部分基于装置300的tREFP。
在一些应用中，随机化何时产生刷新请求和/或发出刷新命令可推迟多长时间可使得更难以确定存储器控制器301将在何时将刷新命令提供到装置300。这可使得更难以确定装置300何时将对XADD进行采样以检测侵略行。因此，这可使得更难以规避由装置300执行的行地址的采样以减轻行锤击和/或其它存储器攻击。
图4是根据本公开的实施例的存储器控制器的部分的框图。在一些实施例中，存储器控制器401可包含在存储器控制器301中。存储器控制器401可用于将刷新命令以随机时间间隔提供到例如装置300的存储器装置。在一些应用中，当存储器装置用后续存取命令采样由存储器控制器401提供的行地址时，以随机间隔提供刷新命令可随机化(或进一步随机化)。存储器控制器401可包含命令产生器426和刷新请求电路428。
命令产生器426可产生命令并将其提供到例如装置300的存储器装置。命令中的一或多者可基于从处理器(未展示)接收的指令INST产生。可基于由存储器控制器401包含的电路(例如，刷新请求电路428)提供的一或多个信号来产生一或多个命令。在一些实施例中，刷新请求电路428可随机地改变刷新请求的时序和/或可推迟提供刷新命令的次数，以便随机化何时由命令产生器426发出刷新命令。
刷新请求电路428可以随机间隔产生刷新请求REQ，并将刷新请求REQ提供到命令产生器426。在一些实施例中，产生刷新请求可包含暂时激活刷新请求信号(例如，产生矩形脉冲)。在一些实施例中，随机间隔可具有等于存储器装置的tREFI的平均时间长度。在一些实施例中，当命令产生器426尚未从处理器接收到存取存储器装置的指令INST和/或未产生基于INST的命令和/或将所述命令提供到存储器装置(例如，不忙)时，命令产生器426可响应于刷新请求REQ将刷新命令REF提供到存储器装置。在一些实施例中，当命令产生器426已从处理器接收到存取存储器装置的指令INST和/或产生基于INST的命令和/或将所述命令提供到存储器装置(例如，忙)时，命令产生器426可响应于由刷新请求电路428提供的刷新请求REQ而推迟发出刷新命令REF。
刷新请求电路428可记录提供到命令产生器426的刷新请求REQ的数量和由命令产生器426提供的刷新命令REF的数量。当刷新请求REQ的数量与刷新命令REF的数量之间的差达到阈值(例如，等于或超过阈值)时，刷新请求电路428可发出刷新(flush)信号FLUSH。响应于刷新信号，命令产生器426可提供一定数量的刷新命令REF，使得刷新请求REQ和刷新命令REF的数量之间的差为零。换句话说，当命令产生器426已经将提供刷新命令REF推迟达最大时间长度时，刷新请求电路428可使命令产生器426发出一定数量的刷新命令REF，使得在存储器装置的tREFP内提供所需数量的刷新命令REF。在一些实施例中，命令产生器426可基于从处理器提供的指令INST暂停产生和/或提供命令，直到响应于FLUSH信号发出所有刷新命令REF。
在一些实施例中，阈值可随时间随机变化。例如，每当发出FLUSH信号时，可将阈值设置为新的随机数。在一些实施例中，阈值可具有包含且在一与最大值之间的自然数值。在一些实施例中，最大值可基于存储器装置防止数据降级在tREFP内所需的刷新命令REF的最小数量。
图5是根据本公开的实施例的刷新请求电路的至少部分的框图。在一些实施例中，刷新请求电路528可包含在刷新请求电路428中。刷新请求电路528可包含刷新定时器电路530及推迟请求电路532。
刷新定时器电路530可将刷新请求REQ提供到命令产生器电路，例如命令产生器426。刷新定时器电路530可测量时间间隔并在每次时间间隔已经过去时提供刷新请求REQ。时间间隔的长度可为随机的。在一些实施例中，间隔的平均时间长度可等于tREFI。在一些实施例中，刷新定时器电路530可接收时钟信号CLK并计数时钟周期的数量以确定时间间隔何时已经过去。时钟信号CLK可由存储器控制器(例如，存储器控制器301和/或401)、处理器(未展示)所包含的系统时钟和/或包含在包含刷新定时器电路530的计算系统中的其它时钟提供。在其它实施例中，刷新定时器电路530可包含用于产生时钟信号CLK的内部时钟。
刷新请求电路528可进一步包含推迟请求电路532。推迟请求电路532可接收来自刷新定时器电路530的刷新请求REQ和来自命令产生器的刷新命令REF。延迟请求电路532可计数所提供的刷新请求REQ和刷新命令REF的数量。当所接收的刷新请求REQ比刷新命令REF多达阈值(例如，REQ和REF之间的差等于或超过阈值)时，推迟请求电路532可将刷新FLUSH信号提供到命令产生器。在一些实施例中，阈值可为随机数。可选择最大阈值，使得命令产生器将把满足在给定时间段内针对存储器装置的正确操作所需的最小数量的刷新命令的一定数量的刷新命令提供到存储器装置。
图6是根据本公开的实施例的实例刷新定时器电路的框图。在一些实施例中，刷新定时器电路630可用于实施刷新定时器电路530，以依随机间隔提供刷新请求REQ。刷新定时器电路630可包含分频器电路634、转换电路636和随机数发生器638。
分频器电路634可从时钟640接收时钟信号CLK。时钟640可为刷新定时器电路630所包含的时钟和/或外部时钟(例如，系统时钟)中的任一者。分频器电路634可至少部分基于随机数RN对时钟信号CLK的频率进行分频，并输出刷新请求REQ。如图6所展示，刷新请求REQ可为由随机时间间隔分隔的有效高脉冲(例如，矩形波)。可将刷新请求REQ提供到存储器控制器的命令产生器，例如命令产生器426。
随机数RN可至少部分基于由随机数产生器638提供的随机数A。可使用各种电路来实施随机数产生器638。例如，在一些实施例中，八位线性反馈移位寄存器(LFSR)可用于产生随机数A以输出从1到255的随机数。随机数产生器638可接收刷新请求REQ，且在每次接收到刷新请求REQ时输出新随机数A。
在一些实施例中，刷新请求REQ之间的随机间隔可等于tREFI。在这些实施例中的一些实施例中，可通过转换电路636以随机数A执行算术转换以产生所要平均间隔。例如，当tREFI＝7.8us，CLK的周期是0.625ns，且随机数产生器638是8位LFSR时，转换电路636可将262加到随机数A上并将总和乘以32以产生具有12,480的平均值的随机数RN，当所述随机数RN由分频器电路634用于对CLK进行分频时，导致刷新请求REQ之间的平均间隔等于7.8us。所提供的数字仅是实例，且本公开不限于所提供的CLK、A、RN和tREFI的特定值。如果使用不同的技术来产生随机数A，那么转换电路636可执行不同的算术操作来产生随机数RN，以在其它实施例中达成刷新请求REQ之间的所要平均时间周期。此外，在一些实施例中，随机数产生器638可使用其它技术来产生随机数，所述随机数导致可由分频器电路634直接用来达成刷新请求REQ之间的所要平均时间的数。在这些实施例中，可省略转换电路636。
图7是根据本公开的实施例的实例推迟请求电路的框图。在一些实施例中，推迟请求电路732可用于实施推迟请求电路532，以随机化可推迟提供刷新命令的次数。推迟请求电路732可包含计数器电路742及随机数产生器744。
在一些实施例中，例如图7所示的实施例，计数器电路742可为上升/递减计数器电路。计数器电路742可接收来自刷新请求定时器(例如，刷新定时器630及/或刷新定时器530)的刷新请求REQ及来自命令产生器(例如，命令产生器426)的刷新命令REF。每当接收到刷新请求REQ时，计数器电路742可递增存储在其中的计数值。每当接收到刷新命令REF时，计数器电路742可递减存储在其中的计数值。如果命令产生器响应于刷新请求REQ而推迟发出刷新命令REF，那么计数器电路742的值可随着以规则的和/或随机的间隔提供刷新请求REQ而继续递增。一旦计数值达到阈值(例如，等于或超过阈值)，计数器电路742就可提供刷新信号FLUSH。在一些实施例中，FLUSH可包含计数值Count，其可以等于阈值。这可导致命令产生器发出等于Count的值的一定数量的刷新命令。在其它实施例中，FLUSH信号可提供两个逻辑状态(例如，低/高)中的一者，且被暂时激活(例如，脉冲)，而不是提供数值。在这些实施例中，Count可作为单独的信号发送。在FLUSH包含Count值的实施例中，FLUSH可具有等于零的值，直到计数器电路742的计数值等于阈值。
在一些实施例中，阈值可至少部分基于由随机数产生器744提供的随机数B。可使用各种电路来实施随机数产生器744。在一些实施例中，例如4位LFSR的LFSR可包含在随机数产生器744中。在一些实施例中，随机数产生器744可接收FLUSH信号并响应于FLUSH信号(例如，当FLUSH是非零值时)产生新的随机数。随机数B可具有等于包含且在一与最大值之间的整数的值。随机数B的最大值可至少部分基于在与包含推迟请求电路732的存储器控制器通信的存储器装置的tREFP内所需的刷新命令的最小数量。在一些实施例中，可使用产生在所要范围内的随机数的技术。在其它实施例中，可使用产生在范围外的数的技术来产生随机数，但是丢弃在范围外的随机数并产生新的随机数，直到产生在范围内的一个随机数。例如，如果在tREFP内所需的刷新命令的最小数量为9，且使用4位LFSR来实施随机数产生器744，那么在一些实施例中，可丢弃所产生的大于8的数。
本文中揭示的设备、系统和方法可允许将刷新命令以随机间隔从存储器控制器提供到存储器装置，例如，通过随机化刷新请求的时序和/或刷新命令的最大推迟次数。这可降低或消除确定何时将由存储器控制器发出刷新命令及进而何时将由存储器装置采样地址的能力。
图8是说明根据本公开的实施例的由存储器装置接收和采样的地址的时序图。类似于图2B，在所说明的实例中，基于由存储器控制器(例如，存储器控制器301和/或401)提供的地址和相关联存取命令在存储器(例如，装置300)中重复存取两个行地址addrA和addrB。存取命令和地址可例如至少部分基于由在包含存储器装置和存储器控制器的计算系统上运行的程序所发出的请求。由存储器控制器发出刷新命令REF。响应于刷新命令REF，存储器装置可执行刷新操作并对由存储器控制器在刷新命令之后提供的下一地址进行采样。但是，与图2B所展示的实例相反，刷新命令不是周期性地发出，而是以随机间隔发出。在此实例中，第二刷新命令REF比非随机刷新命令REF(如图8中的虚线所展示)更早发出。因此，响应于第一刷新命令REF而采样addrA，且响应于第二刷新命令REF而采样addrB。因此，俘获行地址addrA和addrB两者，而不是仅俘获addrA，如图2B所展示。在一些应用中，存储器装置可更准确地确定addrA和/或addrB中的哪一者是侵略行。因此，使用刷新命令时序来控制采样时序的存储器装置的弱点可通过本文中揭示的系统、方法和设备来减少。
当然，应了解，本文中描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例及/或过程组合，或者根据本系统、装置及方法，在单独装置或装置部分当中分离和/或执行。
最后，以上讨论意在仅说明本系统，且不应被解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已经参考示范性实施例尤其详细地描述本系统，但还应了解，在不背离如随后在所附权利要求书中阐述的本系统的更广泛及预期的精神及范围的情况下，所属领域的一般技术人员可设计出许多修改及替代实施例。因此，说明书及图式应以说明性方式看待且不希望限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
刷新请求电路，其经配置以在时间间隔已经过去时提供刷新请求，其中所述时间间隔的长度是随机的；及
命令产生器，其经配置以至少部分基于所述刷新请求将刷新命令提供到所述存储器装置。
2.根据权利要求1所述的设备，且其中所述时间间隔的所述长度的平均值是存储器装置的刷新间隔。
3.根据权利要求2所述的设备，其中所述存储器的所述刷新间隔至少部分基于所述存储器装置的数据保持特性。
4.根据权利要求1所述的设备，其中所述刷新请求电路进一步经配置以计数所提供的刷新请求的数量和所提供的刷新命令的数量，其中所述刷新请求电路经配置以在所提供的刷新请求的所述数量等于或超过所提供的刷新命令的所述数量达阈值时提供有效刷新信号，其中所述阈值是随机数。
5.根据权利要求1所述的设备，其中所述刷新请求电路包括线性反馈移位寄存器LFSR，所述线性反馈移位寄存器LFSR经配置以提供输出，其中所述时间间隔的所述长度至少部分基于所述输出。
6.根据权利要求5所述的设备，其中所述刷新请求电路进一步包括时钟除法器电路，所述时钟除法器电路经配置以接收时钟信号，且将所述时钟信号除以一个值以在已经经过所述时间间隔时提供所述刷新请求，其中所述值是基于所述LFSR的所述输出。
7.根据权利要求1所述的设备，其进一步包括所述存储器装置，其中所述存储器装置经配置以在接收到所述刷新命令时锁存行地址。
8.一种设备，其包括：
刷新请求电路，其经配置以在相应的多个时间间隔提供多个刷新请求；及
命令产生器，其经配置以至少部分基于所述多个刷新请求将多个刷新命令提供到存储器，
其中所述刷新请求电路经配置以计数所提供的所述多个刷新请求的数量和所提供的所述多个刷新命令的数量，且所述刷新请求电路进一步经配置以在所提供的刷新请求的所述数量等于或超过所提供的刷新命令的所述数量大阈值时提供有效刷新信号，其中所述阈值是随机数，及
其中所述命令产生器经配置以在提供所述有效刷新信号时提供等于所述阈值的一定数量的刷新命令。
9.根据权利要求8所述的设备，其中所述刷新请求电路包括经配置以提供所述随机数的线性反馈移位寄存器。
10.根据权利要求8所述的设备，其中所述刷新请求电路包括计数器电路，所述计数器电路经配置以在提供所述刷新请求时增加计数值，且在提供所述刷新命令时减小所述计数值，且所述计数器电路在所述计数值等于所述阈值时提供所述有效刷新信号。
11.根据权利要求8所述的设备，其中所述多个时间间隔中的每一者包括随机时间量。
12.根据权利要求11所述的设备，其中所述多个时间间隔具有等于存储器的刷新间隔的平均时间量。
13.根据权利要求8所述的设备，其中所述随机数具有等于或在一与最大值之间的整数值，其中所述最大值至少部分基于所述存储器的数据保持特性。
14.根据权利要求8所述的设备，其进一步包括所述存储器，所述存储器经配置以响应于所述刷新命令中的相应的刷新命令来锁存多个行地址。
15.根据权利要求14所述的设备，其中所述存储器进一步经配置以至少部分基于所述多个行地址来确定侵略行，且刷新所述侵略行的受害行。
16.一种方法，其包括：
在多个时间间隔中的对应时间间隔提供多个刷新请求，其中所述多个时间间隔中的每一者是随机时间长度；及
至少部分响应于所述多个刷新请求而将多个刷新命令提供到所述存储器。
17.根据权利要求16所述的方法，其进一步包括推迟所述多个刷新命令中的至少一者，直到达到阈值，其中所述阈值等于所提供的所述多个刷新请求的数量和所提供的所述多个刷新命令的数量。
18.根据权利要求17所述的方法，其中所述阈值是随机数。
19.根据权利要求16所述的方法，其中所述随机时间长度至少部分由线性反馈移位寄存器产生。
20.根据权利要求16所述的方法，其中所述多个时间间隔的平均时间长度等于存储器的刷新间隔。
CN202111313368.XA 2020-11-12 2021-11-08 控制刷新时序的设备和方法 Pending CN114496018A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/095,978 2020-11-12
US17/095,978 US11222686B1 (en) 2020-11-12 2020-11-12 Apparatuses and methods for controlling refresh timing

Publications (1)

Publication Number Publication Date
CN114496018A true CN114496018A (zh) 2022-05-13

Family

ID=79169338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111313368.XA Pending CN114496018A (zh) 2020-11-12 2021-11-08 控制刷新时序的设备和方法

Country Status (2)

Country Link
US (1) US11222686B1 (zh)
CN (1) CN114496018A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021308A1 (zh) * 2022-07-29 2024-02-01 长鑫存储技术有限公司 一种刷新控制方法、刷新控制电路和存储器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
KR20230099077A (ko) * 2021-12-27 2023-07-04 에스케이하이닉스 주식회사 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Family Cites Families (375)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465050B1 (en) 1990-06-19 1997-09-03 Dell Usa L.P. A digital computer having a system for sequentially refreshing an expandable dynamic RAM memory circuit
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP4106811B2 (ja) 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6306721B1 (en) 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4354917B2 (ja) 2003-02-27 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
EP1657723B1 (en) 2003-08-18 2013-03-06 Fujitsu Semiconductor Limited Semiconductor memory and operation method of semiconductor memory
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
JP4753873B2 (ja) 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
KR20060088817A (ko) 2005-01-28 2006-08-07 가부시키가이샤 이빔 기판처리장치 및 기판처리방법
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7170808B2 (en) 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR101183684B1 (ko) 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP4957800B2 (ja) 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
WO2012082656A2 (en) 2010-12-13 2012-06-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
DE112012006171B4 (de) 2012-03-30 2020-06-18 Intel Corporation On-Chip-Redundanzreparatur für Speichergeräte
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
KR101977665B1 (ko) 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US8949698B2 (en) 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9412432B2 (en) 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
US10691344B2 (en) 2013-05-30 2020-06-23 Hewlett Packard Enterprise Development Lp Separate memory controllers to access data in memory
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
WO2015047304A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
US20150127389A1 (en) 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10020045B2 (en) 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US10699796B2 (en) 2014-05-27 2020-06-30 Hewlett Packard Enterprise Development Lp Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016083865A1 (zh) 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US20160155491A1 (en) 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9865328B1 (en) 2015-12-04 2018-01-09 Integrated Device Technology, Inc. Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
CN109478443A (zh) 2016-06-28 2019-03-15 亨斯迈先进化工材料许可(瑞士)有限公司 用于发电机和马达的基于环氧树脂的电绝缘系统
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180042488A (ko) 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
EP3533058B1 (en) 2016-10-31 2021-09-22 Intel Corporation Applying chip select for memory device identification and power management control
KR20180049314A (ko) 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180092513A (ko) 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US10020046B1 (en) 2017-03-03 2018-07-10 Micron Technology, Inc. Stack refresh control for memory device
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10192608B2 (en) 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10818337B2 (en) 2017-08-02 2020-10-27 Zentel Japan Corporation Semiconductor memory device for preventing occurrence of row hammer issue
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
KR20200068942A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021308A1 (zh) * 2022-07-29 2024-02-01 长鑫存储技术有限公司 一种刷新控制方法、刷新控制电路和存储器

Also Published As

Publication number Publication date
US11222686B1 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
US11222686B1 (en) Apparatuses and methods for controlling refresh timing
US11424005B2 (en) Apparatuses and methods for adjusting victim data
US20220415427A1 (en) Apparatuses and methods for tracking word line accesses
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11417383B2 (en) Apparatuses and methods for dynamic refresh allocation
CN111128268B (zh) 用于基于存取的刷新时序的设备及方法
CN112236822B (zh) 用于多个行锤击刷新地址序列的设备及方法
CN112997251B (zh) 具有行锤击地址锁存机构的设备
US11200942B2 (en) Apparatuses and methods for lossy row access counting
CN111383682B (zh) 用于分布式目标刷新操作的设备及方法
US11222682B1 (en) Apparatuses and methods for providing refresh addresses
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
WO2021003085A1 (en) Apparatuses and methods for monitoring word line accesses
CN111247586A (zh) 用于刷新存储器的设备及方法
CN112669889A (zh) 用于动态目标刷新窃取的设备和方法
US11417384B2 (en) Apparatuses and methods for control of refresh operations
US11664063B2 (en) Apparatuses and methods for countering memory attacks
CN112242160B (zh) 用于跟踪行存取的设备和方法
CN116580734A (zh) 用于采样速率调整的设备和方法
CN117831601A (zh) 具有确定性最坏情况行地址服务的存储器及相关联系统、装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination