CN117831601A - 具有确定性最坏情况行地址服务的存储器及相关联系统、装置及方法 - Google Patents

Abstract

本文公开具有确定性最坏情况行地址服务的存储器及相关联系统、装置及方法。本技术的一种方法包括(1)响应于检测到存储器装置的存储器行的激活来更新对应于所述存储器行的计数器值；(2)将所述经更新计数器值与最坏情况计数值进行比较；及(3)响应于确定所述经更新计数器值大于所述最坏情况计数值，将所述最坏情况计数值设置为等于所述经更新计数器值，及存储所述存储器行的存储器行地址作为最坏情况存储器行地址。所述计数器值能够为多个计数器值中的一者，每一计数器值(a)对应于相应存储器行，及(b)经配置以跟踪相应存储器行的激活数目。所述方法能够进一步包括使用所述最坏情况存储器行地址来执行行干扰刷新操作。

Description

具有确定性最坏情况行地址服务的存储器及相关联系统、装 置及方法

技术领域

本公开涉及存储器系统、装置及相关联方法。例如，本公开的若干实施例涉及具有确定性最坏情况行地址服务的存储器系统及装置。

背景技术

存储器装置广泛用于存储与各种电子装置相关的信息，所述电子装置例如计算机、无线通信装置、照相机、数字显示器及类似者。存储器装置常常作为内部集成电路及/或作为外部可移除装置的部分提供于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器，包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等，可需要施加电力的源来维持其数据。相比之下，非易失性存储器即使在没有外部供电的情况下也可留存其所存储数据。非易失性存储器可用于多种技术，包含快闪存储器(例如，NAND及NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)及磁随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、提高性能(例如，读取、写入、擦除速度)或以其它方式减少操作延时、增加可靠性、增加数据留存、降低功耗、降低制造成本或降低尺寸属性及其它指标。

发明内容

一方面，本公开提供一种操作存储器装置的方法，其包括：响应于检测到所述存储器装置的存储器行的激活，更新对应于所述存储器行的计数器值，其中所述计数器值是多个计数器值中的一者，所述多个计数器值中的每一计数器值对应于所述存储器装置的相应存储器行，且每一计数器值跟踪所述相应存储器行的激活数目；将所述经更新计数器值与最坏情况计数值进行比较；及响应于确定所述经更新计数器值大于所述最坏情况计数值—将所述最坏情况计数值设置为等于所述经更新计数器值，及存储所述存储器行的存储器行地址作为最坏情况存储器行地址。

另一方面，本公开提供一种存储器装置，其包括：存储器阵列，其包含多个存储器行；及刷新控制电路系统，其包含—多个计数器，所述多个计数器中的每一计数器专用于所述多个存储器行中的唯一存储器行，且经配置以维持代表相应存储器行的激活数目的相应计数器值，最坏情况计数寄存器，其经配置以存储代表由所述多个计数器维持的计数器值中的最坏情况计数器值的最坏情况计数值，及最坏情况地址寄存器，其经配置以存储对应于所述最坏情况计数值的所述多个存储器行中的存储器行的最坏情况存储器行地址，其中所述存储器装置经配置以在所述存储器装置的行干扰刷新间隔期间，至少部分基于所述最坏情况存储器行地址来执行行干扰刷新操作。

另一方面，本公开提供一种用于控制存储器装置的行干扰刷新操作的刷新控制电路系统，所述刷新控制电路系统包括：多个计数器，每一计数器经配置以维持代表所述存储器装置的唯一存储器行的激活数目的相应计数器值；最坏情况计数寄存器，其经配置以存储代表由所述多个计数器维持的最坏情况计数器值的单个最坏情况计数值，最坏情况地址寄存器，其经配置以存储对应于所述单个最坏情况计数值的存储器行的单个最坏情况存储器行地址；及比较器，当所述多个计数器中的计数器更新对应计数器值时，所述比较器经配置以将所述对应计数器值与存储在所述最坏情况计数寄存器中的所述单个最坏情况计数值进行比较，其中响应于确定所述对应计数器值大于所述单个最坏情况计数值，所述刷新控制电路系统经配置以：将所述对应计数器值存储在所述最坏情况计数寄存器中，使得所述单个最坏情况计数值被替换为所述对应计数器值，且将对应于所述对应计数器值的第一存储器行的存储器行地址存储到所述最坏情况地址寄存器作为所述单个最坏情况存储器行地址。

附图说明

从下面给出的详细描述及从本公开的各种实施例的附图中，将更全面地理解本公开。图中的组件不一定按比例绘制。相反，重点放在清楚地说明本技术的原理。图式不应被视为将本公开限定于所描绘特定实施例，而仅用于解释及理解。

图1A是示意性地说明根据本技术的各种实施例配置的存储器系统的框图。

图1B是示意性地说明根据本技术的各种实施例配置的存储器装置的框图。

图2是说明根据本技术的各种实施例的操作存储器装置的方法的流程图。

图3是说明根据本技术的各种实施例的操作存储器装置的另一方法的流程图。

图4是具有根据本技术的各种实施例配置的存储器装置的系统的框图。

具体实施方式

如下文更详细论述，本文公开的技术涉及具有采用确定性行干扰缓解解决方案的刷新控制电路系统的存储器系统及装置。例如，本技术的存储器装置可包含刷新控制电路系统，其经配置以响应于检测到存储器行已被激活或存取而更新对应于存储器装置的存储器行的计数器值。在更新计数器值之后，刷新控制电路系统可将计数器值与存储到刷新控制电路系统的最坏情况计数寄存器的最坏情况计数值进行比较。当经更新计数器值大于最坏情况计数值时，刷新控制电路系统可(a)将最坏情况计数值替换为经更新计数器值，且(b)将存储器行的存储器行地址存储为最坏情况存储器行地址。另一方面，当经更新计数器值小于最坏情况计数值时，刷新控制电路系统可留存最坏情况计数值。对于存储器装置的存储器行的每一激活或存取，可重复此过程，直到存储器装置进入行干扰刷新服务事件间隔。当存储器装置进入行干扰刷新事件间隔时，存储器装置可使用当前最坏情况存储器行地址来标识将对其执行行干扰刷新操作的一或多个存储器行。所属领域的技术人员将理解，所述技术可具有额外实施例，且可在没有下文参考图1A到4描述的实施例的若干细节的情况下实践所述技术。

在下文的所说明实施例中，主要在并入DRAM存储媒体的装置的上下文中描述存储器装置及系统。然而，根据本技术的其它实施例配置的存储器装置可包含并入其它类型的存储媒体的其它类型的存储器装置及系统，包含PCM、SRAM、FRAM、RRAM、MRAM、只读存储器(ROM)、可擦除可编程ROM(EPROM)及电可擦除可编程序ROM(EEROM)、铁电、磁阻及其它存储媒体，包含非易失性(例如，快闪、NAND及/或NOR)存储媒体。

A.概述

保护数据可包含防止对其中存储数据的存储器单元的未授权存取及/或改进存储在存储器单元中的数据的留存(例如，可靠性)。归因于各种因素，存储在存储器中的数据可能变得不可靠(例如，损坏、丢失)。例如，来自存储器单元的电荷泄漏可导致存储到存储器单元的数据的丢失。因此，各种存储器单元(例如，易失性存储器单元)可以特定速率周期性地刷新以留存所存储数据值。

作为另一实例，激活或存取存储器单元的存储器行的某些模式可增加存储在存储器中的信息衰减的速率。作为特定实例，重复存取给定存储器行(攻击者存储器行)可增加相邻存储器行(受害者存储器行)中的信息衰减速率。各种其它攻击也是可能的，这可导致攻击的受害者的数据降级速率增加。在一些情况下，攻击可为无意的，且可由控制器以导致一些存储器单元中的信息衰减速率增加的方式存取存储器而引起。在其它情况下，恶意或违法行为者可故意采用行切换或行干扰攻击，以企图获得对存储在存储器中的数据的存取及/或故意更改存储在存储器中的数据(例如，通过快速连续地重复存取特定行，试图损坏存储到相邻存储器行的数据)。以较快速率刷新相邻存储器行的存储器单元(例如，在行干扰攻击及/或使用行干扰刷新服务事件期间)可改进或维持存储到相邻存储器行的存储器单元的数据的可靠性(例如，通过减少行干扰效应)。但以较快速率刷新存储器单元增加由存储器装置所消耗的电力量。另外，在受害者存储器行上重复执行行干扰刷新管理服务事件可将所述存储器行变为攻击者，且在与受害者变为攻击者存储器行相邻的存储器行上引入行干扰丢失。

为解决这些问题，当存储器行地址被重复存取数次时，许多存储器装置概率地将存储器行地址添加到队列或内容可寻址存储器(CAM)用于在行干扰刷新事件期间服务(例如，用于刷新邻近行)。采用确定性行干扰缓解技术的存储器装置通常包含计数器，其用以跟踪存取存取器行的次数，且通常将由计数器维持的计数与阈值水平进行比较以标识应添加到队列或CAM的存储器行。队列或CAM通常经配置以一次存储若干存储器行地址，使得存储器行能够跟踪若干存储器行用于立即服务。但是，随着队列或CAM的深度增加，标识队列或CAM中的最坏情况存储器行地址(例如，具有最需要服务的邻近存储器行的存储器行地址)变得更麻烦(例如，复杂、缓慢等)。另外，依赖于由计数器维持的计数与阈值水平的比较可使对应存储器装置容易受到攻击，例如瀑布式攻击，其试图(a)将计数推到阈值水平减去一，且(b)接着立即或在短时间量内将所有计数溢出到阈值水平或超过阈值水平，以压垮存储器装置的行干扰缓解电路系统，且驱动几个存储器行的激活计数为更高，以试图损坏存储到邻近存储器行的数据。

相比之下，本技术涉及具有刷新控制电路系统的存储器装置及系统，所述刷新控制电路系统包含(a)计数器，其用以维持计数器值，每一计数器值表示对应于相应计数器的存储器行被存取或激活的次数，(b)最坏情况计数寄存器，其经配置以存储(例如，仅一个、单个等)最坏情况计数值，及(c)最坏情况存储器行地址寄存器，其经配置以存储对应于最坏情况计数值的存储器行的存储器行地址。存储到最坏情况存储器行地址寄存器的存储器地址在本文中被称为最坏情况存储器行地址。刷新控制电路系统可进一步包含比较器电路系统，其经配置以执行(a)计数器值与最坏情况计数值之间的比较，(b)最坏情况计数值与一或多个阈值计数水平之间的比较，及/或(c)存储器行保持激活的持续时间与一或多个阈值持续时间之间的比较。

当激活或存取本技术的存储器装置的存储器行时，对应于存储器行的刷新控制电路系统的计数器可更新(例如，递增)对应计数器值以反映存取或激活。在一些实施例中，计数器可在每次激活或存取存储器行时将对应计数器值更新第一量(例如，一个)，而不管存储器行保持激活或存取的持续时间。在其它实施例中，计数器可将对应计数器值更新：(a)当存储器行被激活或存取且保持激活或存取小于阈值持续时间时，更新第一量(例如，一个)；及/或(b)当存储器行保持激活或存取大于阈值持续时间，更新第二量(例如，两个或更多个)。

在更新对应计数器值之后，刷新控制电路系统可接着将对应计数器值与存储到最坏情况计数寄存器的当前最坏情况计数值进行比较。当对应计数器值小于当前最坏情况计数值时，刷新控制电路系统可将当前最坏情况计数值留存在最坏情况计数寄存器中。另一方面，当对应计数器值大于当前最坏情况计数值时，刷新控制电路系统可通过将对应计数器值存储在最坏情况计数寄存器中作为新的最坏情况计数值来将当前最坏情况计数值替换为对应计数器值。另外，刷新控制电路系统可将对应于存储器行的存储器行地址作为最坏情况存储器行地址存储在最坏情况存储器行地址寄存器中。

当存储器装置进入行干扰刷新(RDR)服务事件间隔时，刷新控制电路系统可至少部分基于最坏情况存储器行地址来标识对应于与由最坏情况存储器行地址引用的存储器行相邻(例如，物理上或逻辑上邻近于其定位，例如紧邻或在从其的一或多个方向上的阈值数目个存储器行内)的存储器行的一或多个存储器行地址。接着可由存储器装置使用由刷新控制电路系统标识的一或多个存储器行地址来刷新(例如，对其执行RDR服务事件)相邻存储器行。在一些实施例中，存储器装置刷新相邻存储器行，而不考虑存储到最坏情况计数寄存器的最坏情况计数值的量值。在其它实施例中，仅当在RDR服务事件间隔的时序处的最坏情况计数值的量值超过阈值计数水平时，存储器装置才刷新相邻存储器行。在刷新相邻行之后，刷新控制电路系统可(a)将存储在最坏情况计数寄存器中的最坏情况计数值复位为第一默认值，(b)将存储在最坏情况存储器行地址寄存器中的最坏情况存储器行地址复位为第二默认值或默认存储器行地址，(c)将由刷新控制电路系统的计数器维持且对应于最坏情况计数值的计数器值复位为第三默认值，或(d)其任一组合。

以此方式，本技术提供确定性行干扰缓解解决方案，与许多存储器装置中采用的确定性技术相比具有若干优势。例如，由于本技术的若干存储器装置经配置以一次跟踪及存储单个最坏情况计数值及单个最坏情况存储器行地址，与采用用于RDR服务事件的多个存储器行地址的队列或CAM的其它确定性行干扰缓解技术相比，本技术期望减少为RDR服务事件标识最坏情况攻击者存储器行的计算开销及负担。与其它确定性行干扰缓解技术相比，本技术又期望更快地标识最坏情况攻击者存储器行。

作为另一例子，由于本技术的若干存储器装置不依赖于激活计数与固定阈值水平的比较来标识RDR服务事件的存储器行地址，本技术的存储器装置期望较不容易受到攻击(例如，瀑布式攻击)及/或可避免使用准备/等待及/或通常用于缓解此类攻击的影响的其它协议。另外，或替代地，由于本技术的一些实施例中的存储器装置经配置以仅当最坏情况计数的量值超过阈值计数水平时才执行RDR服务事件，因此这些存储器装置期望执行较少RDR服务事件(例如，期望降低RDR窃取频率)，借此与采用其它行干扰缓解技术的存储器装置相比消耗更少电力。

B.具有确定性最坏情况行地址服务的存储器及相关联系统、装置及方法的所选择 实施

例

图1A是示意性地说明根据本技术的各种实施例配置的存储器系统190(例如，双列直插式存储器模块(DIMM))的框图。在所说明实施例中，存储器系统190包含多个存储器装置100(在图1A中个别地标识为存储器装置100a到100h)、主机装置101(下文称为“存储器控制器101”)及主机装置108。在一些实施例中，存储器装置100可为DRAM存储器装置。尽管在图1A中用八个存储器装置100来说明，但在本技术的其它实施例中，存储器系统190可包含更多或更少数目的存储器装置100。已从图1A省略存储器系统190的众所周知的组件，且下文不对其进行详细描述，以便于避免不必要地模糊本技术的方面。

存储器装置100可连接到能够利用存储器来临时或持久存储信息的一或多个电子装置，或其组件。例如，存储器装置100中的一或多者可操作地连接到一或多个主机装置。在图1A中所说明的特定实例中，存储器系统190的存储器装置100连接到存储控制器101及主机装置108。更特定来说，图1A的存储器装置100经由命令/地址(CMD/ADDR)总线118及数据(DQ)总线119可操作地连接到存储器控制器101。如下文关于图1B更详细描述，CMD/ADDR总线118及DQ总线119可由存储器控制器101使用以将命令、存储器地址及/或数据传达到存储器装置100。作为响应，存储器装置100可执行从存储器控制器101接收的命令。例如，在通过CMD/ADDR总线118从存储器控制器101接收写入命令的情况下，存储器装置100可通过数据DQ总线119从存储器控制器101接收数据，且可将数据写入到对应于通过CMD/ADDR总线119从存储器控制器101接收的存储器地址的存储器单元。作为另一实例，在通过CMD/ADDR总线118从存储器控制器101接收读取命令的情况下，存储器装置100可通过数据DQ总线119从对应于通过CMD/ADDR总线118从存储器控制器101接收的存储器地址的存储器单元向存储器控制器101输出数据。

在所说明实例中，存储器控制器101包含存储器106，其经配置以存储用于控制存储器系统190的操作的各种过程、逻辑流及例程，包含管理存储器装置100及处置存储器装置100与主机装置108之间的通信。在一些实施例中，存储器106可包含存储例如存储器指针、提取的数据等的存储器寄存器。存储器106还可包含只读存储器(ROM)或其它非易失性存储器及/或易失性存储器(例如，SRAM)。尽管图1A中展示嵌入在存储器控制器101中，但在本技术的其它实施例中，存储器106可定位在存储器系统190中的其它位置处，例如存储器控制器101、主机装置108及/或存储器装置100a到100h中的一或多者外部。

图1A的主机装置108可为计算装置，例如台式或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)，或其某个组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置108可为联网装置(例如，交换机、路由器等)；数字图像、音频及/或视频的记录器；交通工具；器具；玩具；或数个其它产品中的任一者。在一个实施例中，主机装置108可直接连接到存储器装置100中的一或多者(例如，经由信号迹线(未展示)的通信总线)。另外，或替代地，主机装置108可间接连接到存储器装置100中的一或多者(例如，通过联网连接或通过中间装置，例如通过存储器控制器101及/或经由信号迹线的通信总线117)。

图1B是示意性地说明根据本技术的各种实施例配置的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储器存储体152(例如，四个存储体、八个存储体、十六个存储体、三十二个存储体或任何其它数目的存储器存储体)，且每一存储器存储体152可包含多个字线(WL)、多个位线(BL)、及多个存储器单元(例如，m×n个存储器单元)，其布置在字线(例如，m个字线，其也可被称为存储器行)及位线(例如，n个位线，其也可被称为由存储器列)的相交处。存储器单元可包含数种不同存储器媒体类型中的任一者，包含电容、相变、磁阻、铁电或类似者。

所述多个字线中的每一字线WL可与对应字线驱动器耦合，所述字线驱动器经配置以在存储器操作期间控制字线的电压。字线WL的选择可由行解码器140执行，且位线BL(及/或位线/BL)的选择可由列解码器145执行。在所说明实施例中，行解码器140包含用于每一存储器存储体152的相应行解码器，且列解码器145包含用于每一存储器存储体152的相应列解码器。

感测放大器(SAMP)可提供用于对应位线BL及/BL，且可连接到至少一个相应局部I/O线对(LIOT/B)，所述相应局部I/O线对又可经由可用作开关的传送门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。来自位线BL或位线/BL的读取数据由感测放大器SAMP放大，且通过局部I/O线对、传送门TG及主I/O线对MIOT/B传送到读取/写入放大器155。从读取/写入放大器155输出的写入数据通过主I/O线对MIOT/B、传送门TG及局部I/O线对LIOT/B传送到感测放大器SAMP，且此后写入或存储到耦合到位线BL或位线/BL的存储器单元。

存储器装置100可采用多个外部端子，其包含耦合到命令/地址总线的命令及地址端子(例如，图1A的CMD/ADDR总线118)，以分别接收命令信号CMD及地址信号ADDR。所述存储器装置可进一步包含芯片选择端子，以接收芯片选择信号CS；时钟端子，以接收时钟信号CK及/或CKF；数据时钟端子，以接收数据时钟信号WCK、WCKF及/或DQS；数据端子DQ、DBI(用于数据总线反转功能)，及/或DMI(用于数字掩码反转功能)；及/或电源端子VDD、VSS、VDDQ及/或VSSQ(未展示)。

可对电源端子供应电源电势VDD及VSS。这些电源电势VDD及VSS可供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似者。内部电势VPP可在行解码器140中使用，内部电势VOD及VARY可在包含在存储器阵列150中的感测放大器中使用，且内部电势VPERI可在存储器装置100的各种电路块中使用。

也可对电源端子供应电源电势VDDQ及/或VSSQ(未展示)。电源电势VDDQ及VSSQ可与电源电势VDD及VSS一起供应到输入/输出电路160。在本技术的一些实施例中，电源电势VDDQ及VSSQ可分别为与电源电势VDD及VSS相同的电势。在本技术的其它实施例中，电源电势VDDQ及VSSQ可为分别与电源电势VDD及VSS不同的电势。电源电势VDDQ及VSSQ可用于输入/输出电路160，使得由输入/输出电路160产生的电源噪声不传播到存储器装置100的其它电路块。

在时钟端子处接收的外部时钟信号CK及CKF及/或在数据时钟端子处接收的外部数据时钟信号WCK及WCKF可被供应到时钟输入电路133。例如，当由时钟启用信号CKE启用时，包含在时钟输入电路133中的输入缓冲器可接收时钟信号CK及CKF及/或数据时钟信号WCK及WCKF。CK及CKF信号可为互补的，及/或WCK及WCKF信号可为互补的。

时钟输入电路133可基于时钟信号CK、CKF、WCK及/或WCKF产生内部时钟信号ICLK。内部时钟信号ICLK信号可供应到内部时钟电路130。内部时钟电路130又可基于内部时钟信号ICLK及/或时钟启用信号CKE提供各种相位及频率受控的内部时钟信号。相位及频率受控的内部时钟信号可用于存储器装置100的各种内部电路的时序操作。例如，内部时钟电路130可向存储器装置100的输入/输出电路160提供输入/输出时钟信号I/O。输入/输出时钟信号I/O可用作用于确定读取数据的输出时序及/或写入数据的输入时序的时序信号。可以多个时钟频率提供输入/输出时钟信号I/O，使得可以不同数据速率从存储器装置100输出数据及/或将数据输入到存储器装置100中。当需要高存储速度时，可期望较高时钟频率。当需要较低功耗时，可期望较低时钟频率。内部时钟信号ICLK可额外地或替代地供应到时序产生器135(例如，用于产生各种内部时钟信号)及/或命令解码器115。

可对命令/地址端子供应来自存储器装置100外部(例如，来自存储器控制器)的地址信号ADDR。供应到地址端子的地址信号ADDR可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号ADDR且向行解码器140供应经解码行地址信号(XADD)，以及向列解码器145提供经解码列地址信号(YADD)。地址解码器110还可将经解码存储体地址信号(BADD)供应到行解码器140及列解码器145。经解码存储体地址信号(BADD)可指定含有经解码行地址XADD及经解码列地址YADD的存储器阵列150的存储体152。如下文更详细论述，地址解码器110还可供应经解码行地址信号(XADD)及经解码存储体地址信号(BADD)以刷新存储器装置100的控制电路系统116。

可进一步对存储器装置100的命令/地址端子供应来自存储器装置100外部的命令信号CMD及/或芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，刷新命令；刷新管理命令；激活命令ACT；预充电命令PRE；存取命令，例如读取命令及写入命令；时序命令；等等)。存取命令可与一或多个行地址XADD、列地址YADD及存储体地址BADD相关联，以指示将存取存储器阵列150的哪些存储器单元。芯片选择信号CS可用于选择存储器装置100以响应于提供到存储器装置100的命令及地址端子的命令及地址。当向存储器装置100提供活动CS信号时，可解码命令及地址，且可执行存储器操作。当CS信号不活动时，存储器装置100可忽略提供到命令及地址端子的命令及/或地址。

在命令端子处接收的命令信号CMD可经由命令/地址输入电路105作为内部命令信号ICMD供应到命令解码器115。命令解码器115可包含用以解码内部命令信号ICMD且产生用于执行存储器操作的各种内部信号及命令的电路。例如，命令解码器115可提供用以选择字线的行命令信号及用以选择位线的列命令信号(例如，响应于接收存取命令)。存储器装置100可基于解码内部命令信号ICMD来执行的存储器操作的其它实例包含刷新命令(例如，重新建立存储在存储器阵列150的个别存储器单元中的全部电荷)、激活命令ACT(例如，激活特定存储器存储体152中的行，在一些情况下用于后续存取操作)，或预充电命令PRE(例如，去激活特定存储体152中的激活行)。

在一些实施例中，命令解码器115可进一步包含一或多个寄存器128，用于跟踪各种计数及/或值(例如，由存储器装置100接收的刷新命令的计数或由存储器装置100执行的自刷新操作)及/或用于存储存储器装置100的各种操作条件以执行某些功能、特征，及模式(或测试模式)。因而，在一些实施例中，寄存器128(或寄存器128的子集)可称为模式寄存器。另外，或替代地，存储器装置100可包含寄存器128，作为命令解码器115外部的单独组件。在一些实施例中，寄存器128可包含经配置以向存储器装置100写入专用数据及/或从存储器装置100读取专用数据的多用途寄存器(MPR)。

当向具有开放行的存储器存储体152发出读取命令且及时供应列地址作为读取命令的部分时，读取数据可从由行地址(其可已经作为标识开放行的激活命令ACT的部分提供)及列地址指定的存储器阵列150中的存储器单元读取。读取命令可由命令解码器115接收，命令解码器115可提供内部命令，使得使用数据端子DQ、DBI及/或DMI，及/或根据DQS时钟信号，经由读取/写入放大器155及输入/输出电路160从存储器装置100输出来自存储器阵列150的读取数据。读取数据可在由读取延时信息定义的时间提供，所述读取延时信息可在存储器装置100中编程，例如在模式寄存器(例如，寄存器128中的一或多者)中。可根据CK时钟信号的时钟循环来定义读取延时信息。例如，当提供相关联读取数据时，读取延时信息可为由存储器装置100接收到读取命令之后CK信号的时钟循环的数目。

当向具有开放行的存储器存储体152发出写入命令且及时供应列地址作为写入命令的部分时，可将写入数据供应到数据端子DQ、DBI及/或DMI。可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DMI及/或DMI。写入命令可由命令解码器115接收，命令解码器115可向输入/输出电路160提供内部命令，使得写入数据可由输入/输出电路160中的数据接收器接收，且经由读取/写入放大器155供应到存储器阵列150。写入数据可写入由行地址及列地址指定的存储器单元中。写入数据可在由写入延时WL信息定义的时间提供到数据端子。写入延时WL信息可在存储器装置100中编程，例如在模式寄存器(例如，寄存器128中的一或多者)中。写入延时WL信息可根据CK时钟信号的时钟循环来定义。例如，当接收相关联写入数据时，写入延时信息WL可为由存储器装置100接收写入命令之后CK信号的时钟循环的数目。

如所展示，存储器装置200进一步包含刷新控制电路系统116以管理对存储器阵列150的存储器单元执行的刷新操作。刷新控制电路系统116包含多个计数器电路121(“计数器121”)、最坏情况存储器行计数器值寄存器122(“最坏情况计数寄存器122”)、最坏情况存储器行地址寄存器123(“最坏情况地址寄存器123”)及比较器电路系统124(“比较器124”)。计数器121可包含存储器阵列150的每存储器行的计数器121。计数器121中的每一者可存储及/或更新计数器值，其表示(a)激活及/或存取存储器阵列150的对应存储器行的次数，(b)对应存储器行保持激活的持续时间，或(c)其组合。最坏情况计数寄存器122可存储(例如，仅一个、单个等)最坏情况计数器值(“最坏情况计数”)，且最坏情况地址寄存器123可存储对应于最坏情况计数的存储器行的(例如，仅一个、单个等)存储器行地址。对应于最坏情况计数的存储器行的存储器地址在本文中称为“最坏情况存储器行地址”。

尽管在图2中展示为刷新控制电路系统116的部分，但在其它实施例中，计数器121、最坏情况计数寄存器122、最坏情况地址寄存器123及/或比较器124可定位在存储器装置100内的其它位置处。例如，这些组件中的一或多者可定位在行解码器140中，在命令解码器115中，在存储器阵列150中，及/或作为存储器装置100中的独立组件。另外，或替代地，尽管被描述为存储器阵列150的每存储器行包含计数器121，但存储器装置100可每存储器行群组(例如，每存储器区或每存储器存储体)包含计数器121。此外，在本技术的一些实施例中，刷新控制电路系统116可包含多个最坏情况计数寄存器122及/或多个最坏情况地址寄存器123。最坏情况计数寄存器122可存储多个最坏情况计数，且最坏情况地址寄存器123可存储对应于一或多个最坏情况计数的存储器行的多个存储器行地址。

图2的刷新控制电路系统116经配置以从地址解码器110接收行地址信号XADD及存储体地址信号BADD。另外，刷新控制电路系统116经配置以从命令解码器115接收自动刷新信号AREF、激活命令ACT的指示及/或预充电命令PRE的指示。在一些实施例中，当发出激活命令ACT以激活存储器阵列150的存储器行时，刷新控制电路系统116可至少部分基于(a)从命令解码器115接收的激活命令ACT的指示及(b)从地址解码器110接收的行地址信号XADD及存储体地址信号BADD来检测存储器行的激活。如下文参考图2及3更详细地论述，刷新控制电路系统116又可递增对应于由行地址信号XADD及存储体地址信号BADD所参考的存储器行的计数器值。在一些实施例中，刷新控制电路系统116可(使用计数器121中的对应者)在每次激活及/或存取对应存储器行时将计数器值递增1(或另一值)。在这些及其它实施例中，当对应存储器行长时间保持激活时，刷新控制电路系统116可将计数器值递增大于1的量(或大于另一个值的量)。例如，刷新控制电路系统116可确定存储器行保持激活的时间量(例如，通过确定(i)从命令解码器115接收激活命令ACT的指示与(ii)从命令解码器115接收预充电命令PRE的后续指示之间的时间量)。当存储器行保持激活的时间量超过阈值时间量时，刷新控制电路系统116(使用对应计数器121)可将对应于所述存储器行的计数器值更新大于1的量(或大于另一个值的量)。在一些实施例中，为确定存储器行保持激活的时间量是否超过阈值时间量，刷新控制电路系统116可(使用比较器124)将存储器行保持激活的时间量与阈值时间量进行比较。

当对应于存储器阵列150的存储器行的计数器值由刷新控制电路系统116的计数器121递增时(例如，响应于对应存储器行的激活)，刷新控制电路系统116可(使用比较器124)将递增计数器值与由最坏情况计数寄存器122存储的当前最坏情况计数进行比较。在递增计数器值大于由最坏情况计数寄存器122存储的当前最坏情况计数的情况下，刷新控制电路系统116可用递增计数器值替换存储在最坏情况计数寄存器122中的当前最坏情况计数，使得递增计数器值用作新的最坏情况计数。另外，刷新控制电路系统116可将对应于递增计数器值的存储器行的存储器地址(例如，行地址信号XADD)存储到最坏情况地址寄存器123作为新的最坏情况存储器行地址。因此，当刷新控制电路系统116随后从命令解码器接收自动刷新命令AREF的指示时，刷新控制电路系统116可使用最坏情况存储器行地址来标识在其上执行行干扰刷新(RDR)服务事件(在本文中也称为“目标刷新”)的一或多个受害者存储器行。

为清楚及理解，现在提供存储器装置100的刷新操作的一般论述。存储器装置100可接收指示存储器装置100执行一或多个刷新操作的命令。例如，通过对命令解码器115的寄存器128中的一或多者进行编程及/或使用刷新进入模式命令，可周期性地将存储器装置100置于刷新模式，且存储器装置100可在每次将存储器装置置于刷新模式时周期性地执行刷新操作。在一些实施例中，刷新进入模式命令可由存储器装置100的内部组件在内部周期性地产生。在这些及其它实施例中，刷新进入模式指令可外部地供应到存储器装置100。当刷新进入模式命令外部地供应到存储器装置100时，命令解码器115可激活(例如，断言、脉冲化)自动刷新信号AREF。命令解码器115可响应于接收刷新进入模式命令而激活自动刷新信号AREF一次，且此后可在所需时序或节奏处循环地激活自动刷新信号AREF(例如，直到自动刷新操作完成或直到刷新进入模式命令超时)。自动刷新信号AREF可用于在存储器装置100处于刷新模式时控制由存储器装置100执行的刷新操作的时序。

在一些实施例中，除自动刷新信号AREF或者替代自动刷新信号AREF，可使用自刷新信号(未展示)。例如，命令解码器115可响应于存储器装置100进入自刷新模式来激活自刷新信号，且此后可以所需时序或节奏循环地激活自刷新信号，直到存储器装置100退出自刷新模式(例如，响应于接收自刷新退出命令)。

如上文论述，命令解码器115将自动刷新信号AREF供应到存储器装置100的刷新控制电路系统116。刷新控制电路系统116又将刷新行地址RXADD供应到行解码器140，以刷新由刷新行地址RXADD指示的一或多个字线WL(存储器行)。在一些实施例中，刷新地址RXADD可表示单个字线。在这些及其它实施例中，刷新地址RXADD可表示可由行解码器140循序地或同时刷新的多个字线。在一些实施例中，由刷新地址RXADD表示的字线的数目可从一个刷新到另一刷新而变化。刷新控制电路系统116可控制刷新操作的时序。

由刷新控制电路系统116输出的刷新地址RXADD可为自动刷新地址(例如，从自动刷新地址的序列获得)或目标刷新地址(例如，指定对应于所标识攻击者存储器行地址的一或多个受害者存储器行地址的刷新地址)。当刷新控制电路系统116从命令解码器115接收激活刷新信号AREF时，所标识攻击者存储器行地址可为当前存储在刷新控制电路系统116的最坏情况地址寄存器123中的最坏情况存储器行地址。以此方式，因此，当由刷新控制电路系统116输出的刷新地址RXADD对应于自动刷新地址时，存储器装置100可执行自动刷新操作，且当由刷新控制电路系统116输出的刷新地址RXADD对应于目标刷新地址时可执行目标刷新。

由刷新控制电路系统116输出的自动刷新地址可对应于刷新控制电路系统116可基于刷新信号AREF的激活而逐步通过的存储器地址序列。因此，刷新控制电路系统116可以由刷新信号AREF的断言确定的速率循环通过自动刷新地址序列。在一些实施例中，存储器装置100可以足够高的频率执行自动刷新操作，使得期望存储到字线的信息不会在对所述字线执行的连续自动刷新操作之间的时间内降级。换句话说，存储器装置100可经配置以执行自动刷新操作，使得以比预期的信息衰减速率更快的速率刷新每一字线。

刷新控制电路系统116还可基于存储器阵列150中的附近或相邻存储器行(例如，攻击者存储器行)的存取模式来确定对应于需要刷新的存储器行(例如，受害者存储器行)的目标刷新地址。如上文论述，刷新控制电路系统116可使用存储器装置100的一或多个信号来计算刷新地址RXADD的目标刷新地址。例如，目标刷新地址可基于以下来计算：(a)由地址解码器110提供的行地址XADD及/或存储体地址BADD及(b)从命令解码器115接收的关于激活命令ACT、预充电命令PRE及/或存取命令的指示。在一些实施例中，当刷新控制电路系统116接收激活命令ACT的指示时，刷新控制电路系统116可对由地址解码器110提供的行地址XADD的当前值及/或存储体地址BADD的当前值进行采样。继续此实例，存储器行地址可存储在刷新控制电路系统116的数据存储单元中。因此，当行地址XADD及/或存储体地址BADD被采样时，刷新控制电路系统116可将所采样地址XADD及/或BADD与数据存储单元中的所存储地址进行比较，且比较可用于更新与和所采样地址XADD及/或BADD匹配的所存储存储器行地址相关联的计数值(例如，存取或激活计数)。刷新控制电路系统116又可基于与所存储存储器行地址相关联的计数值来标识攻击者存储器行地址。当标识攻击者存储器行地址时，刷新控制电路系统116可确定目标刷新存储器行地址以作为刷新地址RXADD输出到行解码器140。

作为基于存储器装置100的一或多个信号来确定目标刷新地址的特定实例，当刷新控制电路系统116从命令解码器115接收激活命令ACT的指示时，刷新控制电路系统116可对由地址解码器110提供的行地址XADD的当前值及存储体地址BADD的当前值进行采样。刷新控制电路系统116又可使用计数器121中的对应者来更新对应于所采样地址XADD及BADD的计数器值。刷新控制电路系统116可(使用比较器124)将经更新计数器值与存储在最坏情况计数寄存器122中的当前最坏情况计数进行比较。当经更新计数器值超过当前最坏情况计数时，刷新控制电路系统116可(a)将存储在最坏情况计数寄存器122中的当前最坏情况计数替换为经更新计数器值，使得经更新计数器值用作新的最坏情况计数，及(b)将存储在最坏情况地址寄存器123中的当前最坏情况存储器行地址替换为对应于所采样地址XADD及BADD的存储器行地址。在存储器装置的下一RDR服务事件间隔处，刷新控制电路系统116可将存储在最坏情况地址寄存器123中的最坏情况存储器行地址标识为攻击者存储器行，且可将对应于最坏情况存储器行地址的存储器行相邻的一或多个存储器行标识为受害者存储器行。因此，刷新控制电路系统116可输出对应于一或多个相邻存储器行的存储器行地址，作为RDR服务事件的目标刷新地址RXADD。如下文参考图3更详细论述，在一些实施例中，当在存储器装置100的RDR服务事件间隔的时序处存储在最坏情况计数寄存器中的最坏情况计数不大于阈值时，刷新控制电路系统116可避免为RDR服务事件输出目标刷新地址RXADD。

尽管目标存储器行地址在上文被论述为由存储器装置的刷新控制电路系统116标识，但在一些实施例中，目标存储器行地址可由控制器(例如，图1A的控制器101)供应到存储器装置100及/或刷新控制电路系统116。例如，存储器控制器101可向存储器装置100发出定向刷新管理命令，其特定地标识目标存储器行地址。刷新控制电路系统116又可输出特定标识的目标存储器行地址作为刷新地址RXADD。

尽管本公开通常涉及确定攻击者及受害者字线及地址，但应理解，如本文所使用，攻击者字线不一定要造成相邻字线中的数据降级，且受害者字线不一定要经受此降级。刷新控制电路系统116可使用一些准则来判断存储器行地址是否是攻击者存储器行地址，其可捕获潜在攻击者存储器行地址，而不是明确地确定哪些存储器行地址对应于造成附近受害者存储器行的数据降级的存储器行。例如，刷新控制电路系统116可基于对存储器行地址的存取模式来确定潜在攻击者存储器行地址，且此准则可包含不是攻击者的存储器行地址，或者可丢失作为攻击者的存储器行地址。类似地，受害者存储器行地址可基于哪些字线预期受到攻击者的影响来确定，而不是明确确定哪些字线正在经历增加的数据衰减速率。

刷新地址RXADD可根据基于刷新信号AREF的激活时序的时序由刷新控制电路系统116输出。例如，在刷新信号ARRF的每一次激活时，刷新控制电路系统116可被提供一或多个时隙，其中输出刷新地址RXADD，且刷新控制电路系统116可在每一时隙期间输出一或多个刷新地址RXADD。在一些实施例中，可为目标刷新地址保留某些时隙，且刷新控制电路系统116可确定是在时隙期间提供目标刷新地址(不是在时隙期间提供地址)，还是在时隙期间提供自动刷新地址而不是目标刷新地址。

刷新控制电路系统116可使用多种方法来确定目标刷新操作的时序。例如，在存储器装置100的刷新模式期间，刷新控制电路系统116可指示存储器装置100基于周期性调度来执行自动刷新操作及目标刷新操作(例如，通过提供目标刷新地址作为刷新地址RXADD)。作为特定实例，在进入刷新模式之后，刷新控制电路系统116可指示存储器装置100执行特定数目个自动刷新操作，且接着指示存储器装置100执行特定数目个目标刷新操作。

刷新控制电路系统116还可响应于所请求目标刷新操作或所请求紧急目标刷新操作，其可基于对存储器存储体152或存储器的其它区的存取模式。例如，存储器装置100可接收刷新管理命令(例如，在命令/地址端子处)。作为响应，命令解码器115可基于刷新管理命令向刷新控制电路系统116提供刷新管理信号RFM(未展示)。响应于刷新管理信号RFM的激活，刷新控制电路系统116可指示应执行紧急目标刷新操作。这些紧急目标刷新操作可在刷新周期之外发生。例如，对存储体152的高速率存取可指示正在发生攻击，且命令解码器115及/或刷新控制电路系统116可对存取命令进行计数，且在计数超过阈值时就指示存储器装置100执行紧急目标刷新操作。随着紧急目标刷新操作的数目增加，刷新控制电路系统116可在下一刷新模式期间减少周期性目标刷新操作的数目。应理解，在周期性及紧急目标刷新操作期间刷新字线的过程通常可为相同的，且差异通常可在执行刷新的时序上。

图2是根据本技术的各种实施例的操作存储器装置及/或存储器系统的方法200(例如，维持或跟踪最坏情况存储器行激活/存取计数的方法)的流程图。方法200被说明为一组步骤或框201到206。框201到206中一或多者的全部或子集可由存储器系统的组件或装置执行，例如图1A的存储器系统190。例如，框201到206中的一或多者的全部或子集可由以下来执行：(i)一或多个存储器装置(例如，图1A及1B的存储器装置100中的一或多者)、(ii)刷新控制电路系统(例如，图1B的刷新控制电路系统116)、(iii)行解码器(例如，图1B的行解码器140)、(iv)命令解码器(例如，图1B中的命令解码器115)、(v)存储器控制器(例如，图1A的存储器控制器101)及/或(vi)主机装置(例如，图1A的主机装置108)。此外，可根据上文对图1A及1B的论述来执行框201到206中的任何一或多者。

方法200在框201处通过检测存储器行的激活而开始。存储器行可为存储器装置的存储器阵列的存储器行。在一些实施例中，检测存储器行的激活可包含检测定向到存储器行的激活或存取操作。例如，检测存储器行的激活可包含接收激活命令ACT的指示(例如，从命令解码器)、接收对应存储器行地址XADD(例如，从地址解码器)及/或接收对应存储体地址BADD(例如，从地址解码器)。在一些实施例中，可在存储器装置的刷新控制电路系统处接收激活命令ACT、对应存储器行地址XADD及/或对应存储体地址BADD。

在框202处，方法200通过使对应于存储器行的计数器值递增来继续。计数器值可指示存储器行已被激活或存取的次数(例如，自存储器行的上次自动刷新或自刷新以来，自与存储器行相邻的一或多个存储器行的至少部分基于所述存储器行被标识为攻击者存储器行而执行的上次目标刷新或目标紧急刷新以来，等等)。在一些实施例中，使计数器值递增可包含使用对应于存储器行的计数器(例如刷新控制电路系统的计数器)来使计数器值递增。在这些及其它实施例中，方法200可至少部分基于在框201处接收到激活命令ACT、对应存储器行地址XADD及/或对应存储体地址BADD来使对应于存储器行的计数器值递增。

在一些实施例中，每次激活或存取存储器行时，计数器值可递增一(1)。在这些及其它实施例中，取决于存储器行保持激活的持续时间，计数器值可递增多于1(例如，二(2)或更多)。例如，当存储器行被激活时，计数器值可递增1，且当存储器行被激活并保持激活超过阈值时间段时，可递增多于1。继续此实例，当存储器行保持激活超过第一阈值时间段(或超过第一持续时间)时，计数器值可递增2，及/或当存储器行保持激活超过第二阈值时间段(或超过比第一持续时间更长的第二持续时间)时，可递增三(3)。在一些实施例中，方法200可通过跟踪定向到存储器行的激活命令ACT(例如，在框201处接收)与定向到存储器行的后续预充电命令PRE(例如，在刷新控制电路系统处接收)之间的时间段来确定存储器行保持激活的持续时间。

在框203处，方法200通过将递增计数器值与最坏情况存储器行计数器值(“最坏情况计数值”)进行比较来继续。最坏情况计数值可由存储器装置的最坏情况存储器行计数器寄存器(“最坏情况计数寄存器”)(例如刷新控制电路系统的最坏情况计数寄存器)存储。在这些实施例中，将递增计数器值与最坏情况计数值进行比较可包含从最坏情况计数寄存器检索最坏情况计数值(例如，响应于在框202处使计数器值递增及/或至少部分基于在框201处接收到激活命令ACT、对应存储器行地址XADD及/或对应存储体地址BADD)。在一些实施例中，将递增计数器值与最坏情况计数值进行比较可包含将计数器值及最坏情况计数值输入到例如刷新控制电路系统的存储器装置的比较器的相应输入中。

在框204处，方法200通过确定来自框202的递增计数器值是否大于最坏情况计数值来继续。所述确定可至少部分基于在框203处执行的比较。在一些实施例中，确定计数器值是否大于最坏情况计数值可包含确定计数器值能否严格大于最坏情况计数值。在其它实施例中，确定计数器值是否大于最坏情况计数值可包含确定计数器值是大于或等于最坏情况计数值。

如在图2中所展示，当方法200确定来自框202的递增计数器值不大于最坏情况计数值时(框204：否)，方法200可返回到框201以检测存储器行的下一激活。存储器行的下一激活可为上文参考框201到204论述的同一存储器行或存储器装置的另一存储器行的激活。另一方面，当方法200确定来自框202的递增计数器值大于最坏情况计数值时(框204：是)，方法200可前进到框205。

在框205处，方法200通过用来自框202的递增计数器值来更新最坏情况计数值而继续。在一些实施例中，用递增计数器值来更新最坏情况计数值包含将最坏情况计数值设置为等于递增计数器值。在这些及其它实施例中，用递增计数器值更新最坏情况计数值可包含将递增计数器值存储在最坏情况计数寄存器中。例如，存储在最坏情况计数寄存器中的当前最坏情况计数值可替换为递增计数器值，使得递增计数器值用作新的最坏情况计数值。

在框206处，方法200通过用对应于存储器行的存储器行地址来更新最坏情况存储器行地址而继续。例如，更新最坏情况存储器行地址可包含用对应于在框201处接收的地址XADD及/或BADD的存储器行地址来更新最坏情况存储器行地址。最坏情况存储器行地址可由存储器装置的最坏情况存储器行地址寄存器(“最坏情况地址寄存器”)(例如刷新控制电路系统的最坏情况地址寄存器)存储。继续此实例，用对应于存储器行的存储器行地址更新最坏情况存储器行地址可包含将最坏情况存储器行地址设置为等于对应于存储器行的存储器行地址。在这些及其它实施例中，用对应于存储器行的存储器行地址更新最坏情况存储器行地址可包含将对应于存储器行的存储器行地址存储在最坏情况地址寄存器中。例如，存储在最坏情况地址寄存器中的当前最坏情况存储器行地址可被替换为对应于存储器行的存储器行地址，使得对应于存储器行的存储器行地址用作新的最坏情况存储器行地址。

尽管以特定顺序论述及说明方法200的框201到206，但图2中所说明的方法200不受此限制。在其它实施例中，方法200可以不同顺序执行。在这些及其它实施例里，方法200的框201到206中的任一者可在方法200的其它框201到206中的任一者之前、期间及/或之后执行。例如，可在框205之前及/或期间执行框206。此外，相关领域的一般技术人员将认识到，可更改所说明方法200，且仍然保持在本技术的这些及其它实施例内。例如，在一些实施例中，可省略及/或重复图2中所说明的方法200的一或多个框201到206。

图3是说明根据本技术的各种实施例的操作存储器装置及/或存储器系统的方法300(例如，执行行干扰刷新(RDR)服务事件的方法)的流程图。方法300被说明为一组步骤或框301到308。框301到308中的一或多者的全部或子集可由存储器系统(例如图1A的存储器系统190)的组件或装置执行。例如，框301到308中的一或多者的全部或子集可由以下来执行：(i)一或多个存储器装置(例如，图1A及1B的存储器装置100中的一或多者)、(ii)刷新控制电路系统(例如，图1B的刷新控制电路系统116)、(iii)行解码器(例如，图1B的行解码器140)、(iv)命令解码器(例如，图1B中的命令解码器115)、(v)存储器控制器(例如，图1A的存储器控制器101)及/或(vi)主机装置(例如，图1A的主机装置108)。此外，可根据上文对图1A到2的论述来执行框301到308中的任何一或多者。

方法300在框301处通过检索最坏情况存储器行计数器值(“最坏情况计数值”)而开始。如上文论述，最坏情况计数值可对应于由最坏情况存储器行地址(例如，存储在刷新控制电路系统的最坏情况存储器行地址寄存器中)引用的存储器行。在一些实施例中，方法300可在存储器装置的RDR服务事件间隔期间或预期中检索最坏情况计数值。在其中由存储器装置(例如，存储器装置的刷新控制电路系统的)的最坏情况存储器行计数器寄存器(“最坏情况计数寄存器”)存储最坏情况计数值的实施例中，检索最坏情况计数值可包含检索当前存储在最坏情况计数寄存器中的最坏情况计数值。

在框302处，方法300通过比较最坏情况计数值与阈值而继续。阈值可表示(a)存储器行的激活的阈值数目，(b)存储器行保持激活的持续时间，或(c)其组合。在一些实施例中，阈值可设置在存储器行的激活对与所述存储器行相邻的一或多个存储器行构成数据安全风险的水平处或超过所述水平。换句话说，阈值可设置在存储器行的激活对与所述存储器行相邻的一或多个存储器行几乎不构成数据安全风险的水平或低于所述水平。在一些实施例中，将最坏情况计数值与阈值进行比较可包含将最坏情况计数值及阈值输入到存储器装置(例如，刷新控制电路系统)的比较器的相应输入中。

在框303处，方法300通过确定最坏情况计数值是否大于阈值而继续。所述确定可至少部分基于在框302处执行的比较。在一些实施例中，确定最坏情况计数值是否大于阈值可包含确定最坏情况计数值是否严格大于阈值。在其它实施例中，确定最坏情况计数值是否大于阈值可包含确定最坏情况计数值是否大于或等于阈值。

如在图3中所展示，当方法300确定最坏情况计数值不大于阈值时(框303：否)，方法300可结束。换句话说，当最坏情况计数值不大于阈值时，所述方法可跳过执行RDR服务事件(例如，避免执行目标刷新操作)。另一方面，当方法300确定最坏情况计数值大于阈值时(框303：是)，方法300可前进到框304。

在框304处，方法300通过检索用于执行RDR服务事件的最坏情况存储器行地址而继续。如上文论述，最坏情况存储器行地址可由存储器装置的最坏情况存储器行地址寄存器(“最坏情况地址寄存器”)存储。在这些实施例中，检索最坏情况存储器行地址可包含检索当前存储在最坏情况地址寄存器中的最坏情况存储器行地址。

在框305处，方法300通过对与对应于最坏情况存储器行地址的存储器行相邻的一或多个存储器行执行RDR服务事件而继续。例如，在框304及/或305处，对应于最坏情况存储器行地址的存储器行可被标识为攻击者存储器行。继续此实例，对一或多个相邻存储器行执行RDR服务事件可包含标识与攻击者存储器行相邻的一或多个受害者存储器行。一或多个受害者存储器行可包含物理上及/或逻辑上邻近于攻击者存储器行的存储器行，例如(a)物理上紧邻及/或逻辑上紧邻攻击者存储器行的一或多个受害者存储器行，及/或(b)物理上及/或逻辑上定位在从攻击者存储器行的一或多个方向上的阈值数目个存储器行内的一或多个受害者存储器行。在这些及其它实施例中，执行RDR服务事件可包含刷新一或多个相邻存储器行，例如通过对一或多个相邻存储器行执行目标刷新及/或目标紧急刷新。

在框306处，方法300通过将对应于最坏情况存储器行地址的存储器行的计数器值复位而继续。如上文论述，在一些实施例中，计数器值可由对应于存储器行的计算器(例如刷新控制电路系统的计数器)来维持及/或管理(例如，递增)。在这些实施例中，将计数器值复位可包含将计数器复位。在这些及其它实施例中，将计数器值复位可包含将计数器值复位为零(0)或另一默认值(例如，空或不确定值)。

在框307处，方法300通过将最坏情况计数值复位而继续。在其中最坏情况计数值由最坏情况计数寄存器存储的实施例中，将最坏情况计数值复位可包含将最坏情况计数寄存器复位。在这些实施例及其它实施例中，将最坏情况计数值复位可包含将最坏情况计数值复位为零(0)或另一默认值(例如，空或不确定值)。

在框308处，方法300通过将最坏情况存储器行地址复位而继续。在其中最坏情况存储器行地址由最坏情况地址寄存器存储的实施例中，将最坏情况存储器行地址复位可包含将最坏情况地址寄存器复位。在这些及其它实施例中，将最坏情况存储器行地址复位可包含将最坏情况存储器行地址复位为默认值，例如默认存储器行地址或空/不确定存储器行地址。

尽管以特定顺序论述及说明方法300的框301到308，但图3中所说明的方法300不受此限制。在其它实施例中，方法300可以不同顺序执行。在这些及其它实施例里，方法300的框301到308中的任一者可在方法300的其它框301到308中的任一者之前、期间及/或之后执行。例如，可在框301到303中的一或多者之前、期间或之后执行框304。作为另一实例，可以任何顺序及/或同时执行框306到308中的两者或更多者。

此外，相关领域的一般技术人员将认识到，可更改所说明方法300，且仍然保持在本技术的这些及其它实施例内。例如，在一些实施例中，可省略及/或重复图3中所说明的方法300的一或多个框301到308。作为特定实例，在一些实施例中可省略框301到303。在这些实施例中，所述方法可对与对应于最坏情况存储器行地址的存储器行相邻的一或多个存储器行执行RDR服务事件，而不考虑在RDR服务事件间隔时最坏情况计数值的量值。因此，在这些实施方式中，方法300可在框304处开始。

作为另一实例，在一些实施例中，可省略方法300的框306。例如，即使在框305处对与对应于最坏情况存储器行地址的存储器行相邻的一或多个存储器行执行RDR服务事件，方法300可留存对应于存储器行的计数器值，使得当对应于最坏情况存储器行地址的存储器行在执行RDR服务事件之后再次或重复被激活时，一或多个相邻存储器行继续被刷新(例如，经由目标刷新操作)。在这些及其它实施例中，对应于存储器行的计数器值可(a)随机复位，(b)在自存储器行的上次激活以来经过阈值时间量之后复位，(c)在对存储器行执行自动刷新操作(例如，标准刷新)时复位，及/或(d)在发生一或多个其它事件时复位。

作为另一实例，在一些实施例中，可省略方法300的框308，使得方法300的第二后续迭代使用存储在方法300的第一迭代中使用的最坏情况存储器行地址寄存器中的相同最坏情况存储器行地址，除非最坏情况存储器行地址寄存器在方法300的第一迭代与第二迭代之间用新的最坏情况存储器行地址更新(图2的框206)。

上文参考图1A到3描述的前述存储器系统、装置及/或方法中的任何者可并入无数更大及/或更复杂的系统中的任何者中，其代表性实例是图4中示意性展示的系统490。系统490可包含半导体装置组合件400、电源492、驱动器494、处理器496及/或其它子系统及组件498。半导体装置组合件400可包含大体上类似于上文参考图1A到3描述的存储器系统、装置及/或方法的特征的特征。所得系统490可执行各种各样的功能中的任何者，例如存储器存储、数据处理及/或其它合适的功能。因此，代表性系统490可包含(但不限于)手持装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机、交通工具、器械及其它产品。系统490的组件可被容置在单个单元中或分布在多个互连单元上(例如，通过通信网络)。系统490的组件还可包含远程装置及各种各样的计算机可读媒体中的任何者。

如本文所使用，术语“存储器系统”及“存储器装置”是指经配置以临时及/或永久存储与各种电子装置相关的信息的系统及装置。因此，术语“存储器装置”可指单个存储器裸片及/或包含一或多个存储器裸片的存储器封装。类似地，术语“存储器系统”可指包含一或多个存储器裸片(例如，存储器封装)的系统及/或包含一或多个存储器封装的系统(例如，双列直插式存储器模块(DIMM))。

在上下文允许的情况下，单数或复数术语也可分别包含复数或单数项目。另外，在引用两个或更多个项目的列表时，除非单词“或”被明确限于仅表示排除其它项目的单个项目，否则在此列表中使用“或”应解释为包含(a)列表中的任何单个项目，(b)列表中的所有项目，或(c)列表中项目的任一组合。此外，如本文所使用，如“A及/或B”中的短语“及/或”指单独A、单独B以及A及B两者。另外，贯穿全文使用术语“包括”、“包含”、“具有”及“拥有”意指包含至少所叙述特征使得不排除任何更大数目个相同特征及/或额外类型的其它特征。此外，如本文中使用，短语“基于”不应理解为对一组封闭条件的引用。例如，描述为“基于条件A”的实例步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式理解。

本文描述的信息及信号可使用各种不同科技及技术中的任一者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。

可在硬件、由处理器执行的软件、固件或其任一组合中实施本文中描述的功能。其它实例及实施方案是在本公开及所附权利要求书的范围内。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。

技术的实施例的上文详细描述并非希望为穷尽性或将本技术限于上文公开的精确形式。尽管上文出于说明性目的而描述技术的特定实施例及实例，但所属领域的技术人员将认识到，在技术的范围内各种等效修改是可能的。例如，尽管步骤以给定顺序呈现及/或论述，但替代实施例可以不同顺序执行步骤。此外，本文描述的各种实施例也可组合以提供另外实施例。

从前述内容将了解，本文为了说明的目的已描述技术的特定实施例，但是尚未详细展示或描述众所周知的结构及功能以避免不必要地混淆技术的实施例的描述。从前述内容还将了解，可在不偏离技术的情况下进行各种修改。例如，技术的各种组件可进一步划分为子组件，或者技术的各种组件及功能可被组合及/或集成。此外，虽然已经在所述实施例的上下文中描述与新技术的某些实施例相关联的优点，但是其它实施例也可展示此类优点，并且并非所有实施例都需要展示此类优点才能落在技术的范围内。因此，本公开及相关联技术可涵盖本文中未明确展示或描述的其它实施例。在以引用的方式并入本文的任何材料与本公开冲突的情况下，以本公开为准。

Claims (20)

1.一种操作存储器装置的方法，其包括：

响应于检测到所述存储器装置的存储器行的激活，更新对应于所述存储器行的计数器值，其中所述计数器值是多个计数器值中的一者，所述多个计数器值中的每一计数器值对应于所述存储器装置的相应存储器行，且每一计数器值跟踪所述相应存储器行的激活数目；

将所述经更新计数器值与最坏情况计数值进行比较；及

响应于确定所述经更新计数器值大于所述最坏情况计数值—

将所述最坏情况计数值设置为等于所述经更新计数器值，及

存储所述存储器行的存储器行地址作为最坏情况存储器行地址。

2.根据权利要求1所述的方法，其进一步包括至少部分基于所述最坏情况存储器行地址来执行行干扰刷新操作。

3.根据权利要求2所述的方法，其中执行所述行干扰刷新操作包含：

至少部分基于所述最坏情况存储器行地址，标识对应于与对应于所述最坏情况存储器行地址的所述存储器行相邻的一或多个存储器行的存储器行地址；及

至少部分基于所述所标识存储器行地址来刷新所述一或多个存储器行。

4.根据权利要求2所述的方法，其中执行所述行干扰刷新操作包含响应于确定所述最坏情况计数值大于阈值而执行所述行干扰刷新操作。

5.根据权利要求2所述的方法，其中：

所述方法进一步包括，在执行所述行干扰刷新操作之前—

响应于检测到所述存储器装置的另一存储器行的激活，更新对应于所述另一存储器行的所述多个计数器值中的另一计数器值，

在更新所述另一计数器值之后—

将所述另一计数器值与对应于所述经更新计数器值的所述最坏情况计数值进行比较，及

响应于确定所述另一计数器值大于对应于所述经更新计数器值的所述最坏情况计数值，(a)将所述最坏情况计数值设置为等于另一计数器值，且(b)存储所述另一存储器行的存储器行地址作为所述最坏情况存储器行地址；且

执行所述行干扰刷新操作包含对与对应于所述最坏情况存储器行地址的所述另一存储器行相邻的一或多个存储器行执行所述行干扰刷新操作。

6.根据权利要求2所述的方法，其中：

所述方法进一步包括，在执行所述行干扰刷新操作之前—

响应于检测到所述存储器装置的另一存储器行的激活，更新对应于另一个存储器行的所述多个计数器值中的另一计数器值，

在更新所述另一计数器值之后—

将所述另一计数器值与对应于所述经更新计数器值的所述最坏情况计数值进行比较，及

响应于确定所述另一计数器值小于对应于所述经更新计数器值的所述最坏情况计数值，保留(a)所述最坏情况计数值等于所述经更新计数器值及(b)所述最坏情况存储器行地址作为所述存储器行的所述存储器行地址；且

执行所述行干扰刷新操作包含对与对应于所述最坏情况存储器行地址的所述存储器行相邻的一或多个存储器行执行所述行干扰刷新操作。

7.根据权利要求2所述的方法，其进一步包括：

至少部分基于执行所述行干扰刷新事件而将所述经更新计数器值复位为第一默认值；

至少部分基于执行所述行干扰刷新事件而将所述最坏情况计数值复位为第二默认值；

至少部分基于执行所述行干扰刷新事件而将所述最坏情况存储器行地址复位为第三默认值；或

其任一组合。

8.根据权利要求1所述的方法，其中将所述最坏情况计数值设置为等于所述经更新计数器值包含更新存储到所述存储器装置的最坏情况计数寄存器的所述最坏情况计数值。

9.根据权利要求1所述的方法，其中存储所述存储器行地址包含将存储在最坏情况地址寄存器中的另一最坏情况存储器行地址替换为所述最坏情况存储器行地址。

10.根据权利要求1所述的方法，其中更新所述计数器值包含：

确定所述存储器行保持激活的持续时间；及

响应于确定所述持续时间小于阈值时间量而使所述计数器值递增(a)第一量，或响应于确定所述持续时间大于所述阈值时间量而使所述计数器值递增(b)第二量，其中所述第二量大于所述第一量。

11.根据权利要求10所述的方法，其中确定所述持续时间包含确定在定向到所述存储器行的激活命令与随后定向到所述存储器行的预充电命令之间经过的时间量。

12.一种存储器装置，其包括：

存储器阵列，其包含多个存储器行；及

刷新控制电路系统，其包含—

多个计数器，所述多个计数器中的每一计数器专用于所述多个存储器行中的唯一存储器行，且经配置以维持代表相应存储器行的激活数目的相应计数器值，

最坏情况计数寄存器，其经配置以存储代表由所述多个计数器维持的计数器值中的最坏情况计数器值的最坏情况计数值，及

最坏情况地址寄存器，其经配置以存储对应于所述最坏情况计数值的所述多个存储器行中的存储器行的最坏情况存储器行地址，

其中所述存储器装置经配置以在所述存储器装置的行干扰刷新间隔期间，至少部分基于所述最坏情况存储器行地址来执行行干扰刷新操作。

13.根据权利要求12所述的存储器装置，其中：

所述刷新控制电路系统包含仅一个最坏情况计数寄存器；且

所述最坏情况计数寄存器经配置以存储仅一个最坏情况计数。

14.根据权利要求12所述的存储器装置，其中：

所述刷新控制电路系统包含仅一个最坏情况地址寄存器；且

所述最坏情况地址寄存器经配置以存储仅一个最坏情况存储器行地址。

15.根据权利要求12所述的存储器装置，其中响应于检测到对应于所述第一计数器的所述多个存储器行中的第一存储器行的激活，所述多个计数器中的第一计数器经配置以更新第一计数器值以反映所述第一存储器行的所述激活。

16.根据权利要求15所述的存储器装置，其中为更新所述第一计数器值，所述第一计数器经配置以：

当所述第一存储器行保持激活的持续时间小于阈值时间量时，使所述第一计数器值递增第一量；及

当所述持续时间大于所述阈值时间量时，使所述第一计数器值递增比所述第一量更大的第二量。

17.根据权利要求12所述的存储器装置，其中：

所述刷新控制电路系统包含比较器，当所述多个计数器中的计数器更新对应计数器值时，所述比较器经配置以将所述对应计数器值与存储在所述最坏情况计数寄存器中的所述最坏情况计数值进行比较；且

响应于确定所述对应计数器值大于所述最坏情况计数值，所述刷新控制电路系统经配置以：

将所述对应计数器值存储在所述最坏情况计数寄存器中，使得所述最坏情况计数值被替换为所述对应计数器值，且

将对应于所述对应计数器值的所述多个存储器行中的第一存储器行的存储器行地址存储到所述最坏情况地址寄存器作为所述最坏情况存储器行地址。

18.根据权利要求12所述的存储器装置，其中：

所述刷新控制电路系统经配置以标识对应于与对应于存储到所述最坏情况地址寄存器的所述最坏情况存储器行地址的所述存储器行相邻的一或多个存储器行的一或多个存储器行地址；且

为执行所述行干扰刷新操作，所述存储器装置经配置以至少部分基于由所述刷新控制电路系统标识的所述一或多个存储器行地址来刷新所述一或多个存储器行。

19.根据权利要求12所述的存储器装置，其中至少部分基于所述存储器装置执行所述行干扰刷新操作，所述刷新控制电路系统经配置以(a)将所述最坏情况计数值复位到第一默认值，(b)将所述最坏情况存储器行地址复位到第二默认值，(c)将由所述多个计数器中的计数器维持且对应于所述最坏情况计数值的计数器值复位，或(d)其任一组合。

20.一种用于控制存储器装置的行干扰刷新操作的刷新控制电路系统，所述刷新控制电路系统包括：

多个计数器，每一计数器经配置以维持代表所述存储器装置的唯一存储器行的激活数目的相应计数器值；

最坏情况计数寄存器，其经配置以存储代表由所述多个计数器维持的最坏情况计数器值的单个最坏情况计数值，

最坏情况地址寄存器，其经配置以存储对应于所述单个最坏情况计数值的存储器行的单个最坏情况存储器行地址；及

比较器，当所述多个计数器中的计数器更新对应计数器值时，所述比较器经配置以将所述对应计数器值与存储在所述最坏情况计数寄存器中的所述单个最坏情况计数值进行比较，

其中响应于确定所述对应计数器值大于所述单个最坏情况计数值，所述刷新控制电路系统经配置以：

将所述对应计数器值存储在所述最坏情况计数寄存器中，使得所述单个最坏情况计数值被替换为所述对应计数器值，且

将对应于所述对应计数器值的第一存储器行的存储器行地址存储到所述最坏情况地址寄存器作为所述单个最坏情况存储器行地址。