CN115083468A - 用于控制器引导的目标刷新操作的设备、系统和方法 - Google Patents

用于控制器引导的目标刷新操作的设备、系统和方法 Download PDF

Info

Publication number
CN115083468A
CN115083468A CN202111403657.9A CN202111403657A CN115083468A CN 115083468 A CN115083468 A CN 115083468A CN 202111403657 A CN202111403657 A CN 202111403657A CN 115083468 A CN115083468 A CN 115083468A
Authority
CN
China
Prior art keywords
address
aggressor
memory
controller
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111403657.9A
Other languages
English (en)
Inventor
N·J·迈尔
M·A·肖尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115083468A publication Critical patent/CN115083468A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

用于控制器引导的目标刷新操作的设备、系统和方法。存储器可耦合到控制器。所述存储器可基于所取样地址识别侵害者地址。地址可基于所述存储器的内部定时逻辑以及基于从所述控制器接收的取样命令进行取样。所述存储器还可从所述控制器接收控制器所识别的侵害者地址。作为目标刷新操作的部分，所述存储器可刷新所识别(通过所述存储器或所述控制器)的侵害者地址的一或多个受害者字线。控制器所识别的侵害者地址的受害者可在存储器所识别的侵害者地址之前刷新。

Description

用于控制器引导的目标刷新操作的设备、系统和方法
技术领域
本公开涉及用于控制器引导的目标刷新操作的设备、系统和方法。
背景技术
半导体装置可包含控制器和存储器。控制器可例如通过向存储器提供命令并向存储器发送数据和从其接收数据来操作存储器。存储器可以是易失性存储器，其中存储在其中的信息可随时间推移而衰减。存储器可实施自刷新操作，以在衰减之前恢复信息。由控制器发送的命令的特定模式可增加信息在存储器中衰减的速率。它可适用于跟踪命令模式，例如那些命令在其上执行的存储器阵列中的位置，以便识别具有增加的信息衰减速率的位置，使得那些存储器单元可在之前刷新。
发明内容
本公开的一个实施例提供一种设备，其包括：存储器阵列，其包括各自与行地址相关联的多个字线；取样定时电路，其配置成基于所述取样定时电路的定时逻辑在作用电平下提供取样信号，其中所述取样定时电路进一步配置成响应于从控制器接收的取样命令信号在所述作用电平下提供所述取样信号；以及侵害者检测器电路，其配置成在所述取样信号处于所述作用电平时，部分地基于行地址的值识别侵害者地址。
本公开的另一实施例提供一种系统，其包括：控制器，其配置成提供命令以及行地址，且进一步配置成提供取样命令信号；以及存储器，其配置成响应于所述取样命令信号对所述行地址进行取样，配置成响应于内部取样逻辑对所述行地址进行取样，且配置成确定所取样行地址是不是侵害者地址。
本公开的又一实施例提供一种设备，其包括：配置成从控制器接收控制器所识别的侵害者地址的端子；侵害者检测器电路，其配置成确定所取样行地址是不是侵害者地址；侵害者地址存储结构，其配置成存储多个侵害者地址，包含所述侵害者检测器电路所识别的所述侵害者地址和所述控制器所识别的侵害者地址；以及刷新地址发生器，其配置成基于所述所存储的多个侵害者地址中的选定者提供刷新地址作为目标刷新操作的部分。
本公开的再一实施例提供一种设备，其包括：控制器，其配置成沿着CA总线向存储器提供命令和地址，配置成沿着DQ总线发送和接收数据，配置成部分地基于沿着所述CA总线提供给所述存储器的所述地址识别侵害者地址，并将所识别的侵害者地址提供到所述存储器，且配置成向所述存储器提供取样命令信号，其中所述存储器响应于所述取样命令信号对所提供的地址的当前值进行取样。
本公开的再一实施例提供一种设备，其包括：多个存储器组；多个刷新控制电路，每个刷新控制电路与所述多个存储器组中的一个相关联，所述多个刷新控制电路中的每一个包括：取样定时电路，其配置成响应于所述取样定时电路的定时逻辑且响应于从控制器接收的取样命令而提供取样信号；侵害者检测器电路，其配置成部分地响应于所述取样信号而识别侵害者地址；侵害者地址存储结构，其配置成存储由所述侵害者检测器电路提供的侵害者地址和从所述控制器接收的控制器所识别的侵害者地址。
附图说明
图1是根据本公开的一些实施例的系统的框图。
图2是根据本公开的一些实施例的设备的框图。
图3是根据本公开的一些实施例的刷新控制电路的框图。
图4是根据本公开的一些实施例的刷新控制电路的框图。
图5是根据本公开的一些实施例的刷新控制电路的框图。
图6是根据本公开的一些实施例的方法的框图。
图7是根据本公开的一些实施例的方法的框图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，且通过说明其中可实践所描述的系统和方法的具体实施例来展示附图。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
存储器可由控制器操作，所述控制器可将各种信号提供到存储器。例如，控制器可通过沿着命令/地址(CA)总线提供读取命令和地址来执行读取命令。地址可指定应从存储器的存储器阵列中的何处读取数据。存储器可沿着数据(DQ)总线提供来自指定位置的数据。控制器可通过沿着CA总线提供写入命令和地址来执行写入操作，且可沿着DQ总线接收所读取信息。
存储器可将信息存储在存储器阵列的存储器单元中。存储器单元可布置在字线(行)和位线(列或数字线)的相交处。因此，行和列地址可由控制器用以指定一或多个存储器单元的位置。所述存储器阵列可以是易失性的，且存储器单元中的信息可随着时间推移而衰减。存储器可在信息可能衰减超过恢复点之前刷新信息(例如，逐行地)以恢复所述信息。某些存取模式可能会增加信息衰减的速率。例如，对给定行(侵害者行)的重复存取可增加相邻行(受害者行)中信息衰减的速率。此类模式可被称为行锤击(row hammer)。各种其它攻击也是可能的，它们可使攻击受害者中的数据衰减速率增加。存储器可跟踪存取以便基于一或多个攻击模式来识别侵害者行，使得其受害者可被刷新。
在一些情况下，攻击可能是无意的，并且可能是由控制器以一种导致一些单元中的信息衰减速率增加的方式存取存储器造成的。在一些情况下，例如作为尝试操控或存取存储在存储器中的数据的部分，恶意行动者可能通过指令控制器以导致数据衰减速率增加的方式表现而故意攻击存储器。为简洁起见，两种类型的存取模式(故意的和无意的)可被称为攻击。类似地，应理解，可存在许多不同类型的攻击。
存储器可包含各个逻辑，用于识别与一或多种类型的攻击相关联的一或多个攻击模式。例如，存储器可对行地址的值取样，然后部分地基于地址已被取样的次数来确定所取样地址是不是侵害者。以一种检测到攻击的方式实现灵活性增加可具重要性。例如，如果黑客确定如何避开存储器的攻击检测逻辑，那么可能很难改变存储器用来监测攻击的逻辑。因此，提供一种改变攻击检测逻辑的冗余方法以便修复安全缺陷可具重要性。
本公开针对用于控制器引导的目标刷新操作的设备、系统和方法。控制器可执行有关平行于存储器的侵害者检测器的一或多个操作，和/或可操作存储器，使得侵害者检测操作以基于控制器中的逻辑的定时进行。存储器可包含刷新控制电路，其管理对各个行地址的存取模式的跟踪，以便确定它们是不是侵害者地址。刷新控制电路可基于内部逻辑(例如，利用随机定时、伪随机定时、半随机定时、周期性定时或其组合)对当前行地址取样。控制器可提供控制器取样命令，此命令还使存储器对行地址的当前值取样。控制器可基于控制器内部的逻辑而生成控制器取样信号。独立取样逻辑在控制器中的使用可减小取样操作定时的可预测性。在需要解决存储器的取样模式中最新发现的漏洞的情况下，可以更容易改变控制器的操作。
在一些实施例中，存储器和控制器均可单独地跟踪地址以定位侵害者。控制器可向存储器提供所识别侵害者地址。存储器可包含侵害者存储结构，其存储存储器的内部逻辑所识别的侵害者地址以及由控制器提供的任何侵害者地址。接着，存储器可以刷新与所存储的侵害者地址相关联的受害者地址。在一些实施例中，存储器可以不同优先级刷新不同来源的侵害者。例如，由控制器提供的侵害者地址可使它们的受害者在存储器所识别的侵害者之前刷新。在一些实施例中，控制器可指定控制器所识别的侵害者地址的优先级。可以更容易更改控制器的侵害者检测逻辑(例如，解决存储器的侵害者检测逻辑中的安全漏洞，改变所监测的攻击类型)，从而可以改进系统的安全性和性能。
图1是根据本公开的一些实施例的系统的框图。系统100包含控制器102和存储器110。控制器102操作存储器110。例如，控制器102跨命令/地址(CA)总线提供命令和地址。命令可指示存储器执行(或停止执行)操作，且地址可指示操作应该在哪些存储器单元上执行(例如，如果操作与一或多个存储器单元相关联)。控制器102还可沿着数据(DQ)总线向存储器110发送数据及从其接收数据。
控制器102可表示处理单元。例如，控制器102可以是微处理器、中央处理单元或图形处理单元。在一些实施例中，控制器102和存储器110可以封装在一起(例如，均可安装在图形卡上)。在一些实施例中，控制器102和存储器110可以是耦合在一起作为计算系统的部分的单独组件。
总线(以及其它信号线，如本文中进一步论述)可以是导电元件，其将控制器102的端子(例如，引脚)耦合到存储器110的相关联端子(例如，引脚)。每个总线可包含一或多个导电元件，它们耦合在一或多个引脚之间。电压可用于表示沿着总线的信号电平。例如，第一电压可表示第一逻辑电平，第二电压可表示第二逻辑电平，等等。每个总线可并联(沿着多个导电元件)传输一或多个信息位、串联传输一或多个信息位(例如，在第一时间传输第一位、在第二时间传输第二位)或组合地传输，这些信息位在某一电压电平下编码(例如，如果电压具有四个电平，那么它可表示两个位的状态)。
存储器110包含存储器阵列112，其包含布置在字线(行)和位线(数字线或列)的相交处的数个存储器单元。因此，存储器单元可由行地址和列地址指定。存储器阵列112还可分割成一或多个组，且组地址还可以用于指定组。例如，作为读取操作的部分，控制器102可提供读取命令以及行地址、列地址和沿着CA总线的组地址。存储器110可通过读取来自与行、列和组地址相关联的存储器阵列112的存储器单元的信息作出响应，并沿着DQ总线提供所述信息。
存储于存储器单元中的信息可随时间推移而衰减。因此，存储器110可刷新存储于存储器阵列112中的信息，以防其中存储的信息丢失。存储器110包含刷新控制电路114，用于管理刷新存储器阵列112。例如，存储器阵列112可以逐行刷新，并且刷新控制电路114可提供指示存储器阵列112的一或多个行的刷新地址RXADD。接着，行解码器(未示出)可以沿着由刷新地址RXADD指示的行刷新存储器单元。
刷新控制电路114可包含侵害者逻辑116，其可包含侵害者检测器电路和侵害者刷新队列。侵害者逻辑116可监测地址，以便确定对存储器阵列112的一或多个行的存取模式是否使存储器阵列112的其它行中的数据衰减速率增加(例如，由于锤攻击)。侵害者逻辑116可识别此类侵害者行，然后基于那些侵害者的受害者而生成刷新地址RXADD。
侵害者逻辑116跟踪沿着CA总线传递的所有地址可能是不可行的。实际上，侵害者逻辑116可跟踪所取样地址。刷新控制电路114可包含取样逻辑电路118，其可生成取样信号ArmSample。在提供取样信号ArmSample时，侵害者逻辑116可对行地址的当前(或下一)值进行取样。例如，与存取操作相关联的信号(例如，ACT或Pre)下次处于作用中时，与所述存取操作相关联的行地址的值被取样。取样逻辑118可使用各个内部逻辑确定何时提供取样信号ArmSample。例如，取样逻辑118可以随机定时、半随机定时、伪随机定时、周期性定时、基于一或多个信号的定时或其组合来提供信号ArmSample。
可能需要取样信号ArmSample的定时具有一定程度的不可预测性。但是，随时间推移，恶意行动者可确定取样逻辑118的操作，以尝试预测取样信号ArmSample将在何时提供，使得他们可以发出不会被检测到的攻击(例如，通过以一种使得地址不被取样或仅被下取样的方式发出地址)。
控制器102可包含取样定时电路108，其可提供取样命令Cont_Sample。在取样命令Cont_Sample被提供时，存储器110中的取样逻辑118可提供信号ArmSample。因此，取样命令Cont_Sample的使用可添加除取样逻辑118的定时逻辑之外的额外取样信号来源。尽管取样命令Cont_Sample示出为单独的信号线，但是应理解，取样命令Cont_Sample可以使用各种现有总线提供。例如，取样命令Cont_Sample可以沿着CA总线、DQ总线和/或控制器102和存储器110之间的其它信号线提供。
在一些实施例中，取样命令Cont_Sample可以写入到存储器的模式寄存器。例如，取样命令Cont_Sample可与模式寄存器的特定寄存器相关联。控制器102可执行到与Cont_Sample相关联的寄存器的模式寄存器写入操作，以将所述寄存器设置为作用电平(例如，高逻辑电平)。存储器110的取样逻辑118可检查模式寄存器，并且可在与Cont_Sample相关联的寄存器处于作用中时提供信号ArmSample。基于信号ArmSample处于作用中，与下一存取操作相关联的地址可被取样。
在一些实施例中，除了取样命令Cont_Sample之外的一或多个信号可影响取样逻辑118。例如，在控制器102提供例如ACT和Pre的存取命令时，在一些情况下，它们可影响取样逻辑118。例如，刚好在第一预充电命令Pre之后的第一激活命令ACT可使取样逻辑118提供信号ArmSample，以便初始化侵害者逻辑116。取样命令Cont_Sample可与此类信号分开。在一些实施例中，取样命令Cont_Sample可与正常与存取操作相关联的例如ACT和Pre的命令无关。
控制器102的取样定时电路108可使用其自身的逻辑确定何时提供取样命令Cont_Sample。例如，类似于取样逻辑118，取样定时电路108可以随机定时、半随机定时、伪随机定时、周期性定时、基于一或多个信号的定时或其组合提供取样命令Cont_Sample。在一些实施例中，取样定时电路108提供取样命令Cont_Sample的定时可与存储器110的取样逻辑118中的定时逻辑无关。因此，取样逻辑118可在每次取样逻辑118的内部定时逻辑或控制器102中的取样定时电路108的定时逻辑指示应该提供取样信号ArmSample时提供信号ArmSample。
在一些实施例中，取样命令Cont_Sample可特定于存储器阵列112的存储器单元子集。例如，存储器阵列112的每个组可存在一个刷新控制电路114。每个刷新控制电路114可具有侵害者逻辑116，用于跟踪相关联组的侵害者。取样命令Cont_Sample可指定一或多个组，且取样信号ArmSample可生成以对所述组的侵害者逻辑116的地址进行取样。在一些实施例中，每个组可存在单独的命令Cont_Sample。例如，每个组的取样命令Cont_Sample可存在模式寄存器(例如，用于第一组的第一寄存器、用于第二组的第二寄存器，等等)。在一些实施例中，取样命令Cont_Sample可包含(或伴随着)指定一或多个组的信息。例如，模式寄存器可包含与Cont_Sample相关联的寄存器及存储一或多个组地址的寄存器。
在一些实施例中，存储器110可响应于取样命令Cont_Sample而提供指示地址已取样的反馈。例如，存储器110可在响应于Cont_Sample提供信号ArmSample之后(或在地址实际取样之后)通过一或多个引脚提供反馈信号到控制器102。在一些实施例中，存储器110可使用模式寄存器提供反馈。例如，如果命令Cont_Sample在作用电平下写入到模式寄存器，那么在存储器102服务所述命令时，存储器102可将所述寄存器重置为非作用电平。控制器102可检查所述寄存器的状态(例如，经由模式寄存器读取命令)以接收反馈。
在一些实施例中，控制器102可包含任选的地址跟踪电路106。地址跟踪电路106可以类似于侵害者逻辑116的方式运作，并且可跟踪提供给存储器110的地址，以确定那些地址中的任一个是不是侵害者。地址跟踪电路106可向存储器110提供所识别侵害者地址Cont_HitXADD，接着，存储器110可以存储控制器提供的侵害者Cont_HitXADD，使得所述地址的受害者可被刷新。控制器提供的侵害者地址Cont_HitXADD可以各种方式提供。在一些实施例中，类似于信号Cont_Sample，地址Cont_HitXADD可与存储器110的子集相关联(例如，与一或多个组相关联)。
在一些实施例中，作为模式寄存器写入操作的部分，地址Cont_HitXADD可以提供给存储器110。控制器102可将地址Cont_HitXADD写入到存储器110的寄存器。作为目标刷新操作的部分，侵害者逻辑116可从模式寄存器检索地址Cont_HitXADD，然后刷新其受害者。
在一些实施例中，地址Cont_HitXADD可沿着CA总线提供给存储器110。例如，控制器102可执行专门存取操作，然后提供地址Cont_HitXADD，但是不提供使存储器102实际在所述地址上执行存取的一或多个信号。在一些实施例中，控制器102可提供地址Cont_HitXADD以及取样信号Cont_Sample，其可使刷新控制电路114对地址进行取样。
在一些实施例中，控制器102可提供刷新管理信号RFM。刷新管理信号RFM可指示存储器110应该执行目标刷新操作来刷新所识别侵害者的受害者。在一些实施例中，在控制器102提供控制器所识别的侵害者地址Cont_HitXADD时，它还可提供信号RFM，使得存储器110刷新所述地址的受害者。
在一些实施例中，不同所识别侵害者地址的受害者可以不同优先级刷新。例如，刷新控制逻辑114刷新控制器所识别的侵害者地址Cont_HitXADD的受害者的优先级可高于侵害者逻辑116所识别的侵害者地址。例如，在执行目标刷新操作时，刷新控制电路114可检查在刷新存储器所识别的侵害者地址的受害者之前是否接收到了控制器所识别的地址Cont_HitXADD。
在一些实施例中，控制器所识别的侵害者地址Cont_HitXADD可伴随着优先级的指示符。例如，控制器102可提供地址Cont_HitXADD以及决定存储器110是否以高优先级处理地址的信号(或其它指示符)，而不是使每个控制器所识别的地址Cont_HitXADD都优先于存储器所识别的侵害者。在一些实施例中，存储器110可使用内部逻辑管理地址的优先级。
在一些实施例中，存储器110可接收控制器所识别的地址Cont_HitXADD，并且可进行检查以确定地址是否已被存储器110的侵害者逻辑116识别为侵害者地址。例如，存储器110可存储所识别侵害者，并且在接收到的地址Cont_HitXADD匹配所存储地址之一时将其舍弃，在不匹配时，可以存储地址Cont_HitXADD。
在一些实施例中，存储器110可提供反馈，向控制器102指示地址Cont_HitXADD已被接收(和/或指示其受害者已被刷新)。例如，类似于上文对于取样命令Cont_Sample所描述的反馈，Cont_HitXADD的反馈可包含沿着引脚提供信号和/或提供写入反馈状态到存储器110的内部寄存器(例如，模式寄存器)。
图2是根据本公开的一些实施例的设备的框图。所述设备可以是半导体装置200，且将如此提及。装置200可包含在图1的存储器110中。在一些实施例中，半导体装置200可包含但不限于DRAM装置。
半导体装置200包含存储器阵列228。存储器阵列228展示为包含多个存储器组。在图2的实施例中，存储器阵列228展示为包含八个存储器组BANK0-BANK7。每个存储器组包含多个字线WL、多个位线BL和/BL，以及布置在多个字线WL与多个位线BL和/BL的相交处的多个存储器单元MC。字线WL的选择由行解码器224执行，且位线BL和/BL的选择由列解码器226执行。在图2的实施例中，行解码器224包含用于每个存储器组的相应行解码器，且列解码器226包含用于每个存储器组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器230。相反地，从读取/写入放大器230输出的写入数据经由互补主数据线MIOT/B、传送门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置200可使用多个外部端子，所述外部端子包含耦合到命令和地址总线(例如，图1的110)以接收命令和地址的命令和地址(CA)端子，以及用以接收时钟信号CK_t和CK_c和数据时钟信号WCK_t和WCK_c并提供存取数据时钟信号RDQS_t和RDQS_c的时钟端子、数据端子DQ和DM、用以发送/接收警示信号的警示端子ALERT以及用以接收电源电势VDD、VSS、VDDQ和VSSQ的电源端子。装置200的各种端子可大体上称作‘引脚’且可耦合到将信号载送到引脚的导电元件。例如，可存在许多CA引脚，每个CA引脚可接收信号作为电压。每个CA引脚可接收呈串联格式的信号，其中电压电平随着时间推移而变化以指示不同逻辑电平。
时钟端子供应有提供到输入缓冲器218的外部时钟信号CK_t和CK_c。所述外部时钟信号可互补。输入缓冲器218基于CK_t和CK_c时钟信号来生成内部时钟ICLK。将ICLK时钟提供到命令解码器216且提供到内部时钟发生器220。内部时钟发生器220基于ICLK时钟来提供各种内部时钟信号LCLK。LCLK时钟信号可用于各种内部电路的定时操作。在一些实施例中，还可提供数据时钟(未展示)以控制对写入到装置200/从所述装置读取的数据的操作。
CA端子可供应有存储器地址。通过命令/地址输入电路212将供应给CA端子的存储器地址传输到地址解码器214。地址解码器214接收地址，且将经解码行地址XADD供应到行解码器224以及将经解码列地址YADD供应到列解码器226。CA端子可供应有命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令和用于执行写入操作的写入命令)、用于执行模式寄存器写入和读取操作的模式寄存器写入和读取命令，以及其它命令和操作。
所述命令可作为内部命令信号通过命令/地址输入电路212提供到命令解码器216。命令解码器216包含用以解码内部命令信号以生成用于执行操作的各种内部信号和命令的电路。例如，命令解码器216可提供行命令信号ACT以选择字线和列命令信号R/W以选择位线。
当接收到读取命令且与所述读取命令一起适时供应行地址和列地址时，从存储器阵列228中对应于所述行地址和列地址的存储器单元读取所读取数据。由命令解码器244接收读取命令，所述命令解码器提供内部命令以使得将来自存储器阵列228的所读取数据提供到读取/写入放大器230。所读取数据通过输入/输出电路232从数据端子DQ输出到外部。
当接收到写入命令且与所述写入命令一起适时供应行地址和列地址时，将供应到数据端子DQ的写入数据写入到存储器阵列228中对应于所述行地址和列地址的存储器单元。可将数据掩码提供到数据端子DM以在写入到存储器时掩蔽数据的部分。写入命令由命令解码器244接收，所述命令解码器提供内部命令以使得写入数据由输入/输出电路232中的数据接收器接收。写入数据经由输入/输出电路232供应到读取/写入放大器230，且由读取/写入放大器230供应到存储器阵列228以写入到存储器单元MC中。
刷新控制电路222(例如，图1的刷新控制电路114)可接收刷新信号AREF。可通过外部信号(例如外部刷新信号)或使存储器装置200进入替换模式的命令来使存储器进入自刷新模式。一旦处于自刷新模式，存储器200就可生成刷新信号AREF的激活(例如，脉冲)。响应于刷新信号AREF的每次激活，存储器可刷新一或多个字线。例如，响应于AREF的激活，刷新控制电路222可提供数个‘泵(pump)’，其中每个泵可与一或多个刷新地址相关联。可将刷新地址提供到行解码器224，所述行解码器可刷新字线。信号AREF可继续周期性地生成，直到存储器退出自刷新模式(例如，响应于自刷新模式退出命令)为止。在一些实施例中，信号AREF可从外部源(例如，图1的控制器102)提供。
刷新控制电路222可使用内部逻辑生成刷新地址。例如，刷新控制电路222可具有序列发生器，其提供来自刷新地址序列的刷新地址。刷新作为地址序列的部分的地址可以称为‘自动刷新操作’，并且作为自动刷新操作的部分生成的刷新地址可以称为自动刷新地址。在一些实施例中，每个自动刷新地址可与超过一个字线相关联。
在一些实施例中，刷新控制电路222可另外识别处于较快存储器衰减速率风险的存储器单元，且对所述存储器单元进行不按序列的刷新。例如，对给定行的重复存取(‘行锤击’)可导致附近行经历较快信息衰减。刷新控制电路222可识别这些受害者行(例如，基于存取模式)且对其刷新以作为目标刷新操作的部分。作为目标刷新操作的部分刷新的受害者地址可以称为目标刷新地址。在一些实施例中，目标刷新地址可与少于自动刷新地址的字线相关联。
尽管为简洁起见将字线和地址称为侵害者和受害者，但是应理解，侵害者地址不一定使附近行的数据衰减增加，受害者也不一定经受增加的数据衰减速率。实际上，侵害者可以指已被存储器(和/或控制器)的逻辑识别出的地址。
响应于刷新信号AREF，刷新控制电路222可生成数个泵，并且可响应于每个泵而执行刷新操作。刷新控制电路222可确定给定泵是与自动刷新操作相关联还是与目标刷新操作相关联。在一些实施例中，刷新控制电路222可部分地基于所提供的刷新地址是目标刷新地址还是自动刷新地址而确定哪一泵是什么类型的刷新操作。在一些实施例中，装置200可接收刷新管理信号RFM，其可使刷新控制电路222执行一或多个目标刷新操作(例如，是否正常执行)。在一些实施例中，接收RFM信号可中断存储器的其它操作。
在一些实施例中，刷新控制电路可逐组重复，并且相应地，刷新控制电路222可逐组跟踪侵害者地址。例如在一些实施例中，每个组可存在一个取样信号(例如，ArmSample)，并且每个组可具有其自身的地址存储结构，用于独立地存储相关联组的所识别侵害者地址。因此，控制器(例如，图1的102)可提供指定一或多个组的取样命令(例如，图1的Cont_Sample)，和/或可提供指定一或多个组的控制器所识别的侵害者地址(例如，Cont_HitXADD)。
电源端子供应有电源电势VDD和VSS。电源电势VDD和VSS被供应到内部电压发生器电路234。内部电压发生器电路234基于被供应到电源端子的电源电势VDD和VSS而生成各个内部电势VPP、VOD、VPERI等等。
电源端子还供应有电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ被供应到输入/输出电路232。在本公开的实施例中，被供应到电源端子的电源电势VDDQ和VSSQ可以是与被供应到电源端子的电源电势VDD和VSS相同的电势。在本公开的另一个实施例中，被供应到电源端子的电源电势VDDQ和VSSQ可以是与被供应到电源端子的电源电势VDD和VSS不同的电势。被供应到电源端子的电源电势VDDQ和VSSQ用于输入/输出电路232，使得输入/输出电路232生成的电源噪声不会传播到其它电路块。
图3是根据本公开的一些实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路302可包含在图1的刷新控制电路114和/或图2的222中。图3中还示出了行解码器330，其可包含在图2的行解码器224和DRAM接口226中，所述接口可表示存储器(例如，图1的110和/或图2的200)的一或多个组件、控制器(例如，图1的102)的一或多个组件或其组合。
刷新控制电路302提供指示存储器阵列的一或多个字线的刷新地址RXADD。作为刷新操作的部分，行解码器330可刷新由刷新地址RXADD指示的字线。虽然在图3中未示出，但是在一些实施例中，行解码器330可接收指示应该刷新接收到的地址RXADD及是什么类型的刷新操作的各个信号(例如，AREF、RHR、IREF等)。刷新控制电路302可从DRAM接口320接收各个信号和地址，用于指示应该提供刷新地址RXADD的定时、应该执行的刷新操作的类型，或以其它方式用于控制刷新过程。
刷新控制电路302包含响应于刷新信号AREF(和/或RFM)而控制刷新操作的定时并确定刷新操作的类型的刷新状态控制电路304。刷新地址发生器306部分地基于刷新操作的类型而提供刷新地址RXADD。如果刷新操作是目标刷新操作，那么所识别侵害者地址AggXADD可从地址存储结构312检索，且受害者地址可基于侵害者地址AggXADD计算以作为刷新地址RXADD提供。侵害者检测器电路310可识别并向地址存储区312提供侵害者地址HitXADD。侵害者地址还可由控制器识别，且控制器所识别的地址Cont_HitXADD还可存储在地址存储区312中。侵害者检测器电路310可至少部分地基于行地址总线的取样地址XADD(例如，来自图2的地址解码器214)而确定侵害者地址。行地址XADD可以基于由取样定时电路308提供的取样信号ArmSample的定时取样。除了取样定时电路308的内部逻辑之外，控制器取样命令信号Cont_Sample可被提供，并且也可使取样信号ArmSample被提供。
刷新控制电路302包含刷新状态控制电路304。刷新状态控制电路304可用于管理刷新操作的定时，还可以用于管理执行的刷新操作的类型。刷新状态控制电路304可从DRAM接口320接收刷新信号AREF，并且可提供使刷新操作进行且指示应该进行哪一类型的刷新操作的信号。例如，自动刷新信号IREF可指示自动刷新操作，而目标刷新信号RHR可指示目标刷新操作。
应理解，尽管信号IREF和RHR在图3中示出，但是可以使用各种方案来指示刷新操作。例如，在一些实施例中，刷新信号IREF可在刷新操作进行的任何时间处于作用中，且信号RHR可处于作用中以指示目标刷新操作，或处于非作用中以指示自动刷新操作。在一些实施例中，信号IREF可处于作用中以指示自动刷新操作，处于非作用中以指示另一情况，并且信号RHR可处于作用中以指示目标刷新操作，并且可处于非作用中以指示另一情况。可在其它实施例中使用其它信令方案。
在一些实施例中，响应于刷新信号AREF的每次激活，刷新状态控制电路304可提供数个‘泵’，每个泵可与刷新操作相关联。例如，响应于信号AREF的激活(例如，脉冲、上升边沿等)，刷新状态控制电路304可提供四个刷新泵，每个刷新泵可以是自动刷新或目标刷新操作。刷新控制电路302可使用各种模式的目标和自动刷新操作(例如，2个目标刷新操作和2个自动刷新操作)。在一些实施例中，这些模式可跨越刷新信号AREF的超过一次激活。在一些实施例中，刷新状态控制电路304可更改目标和自动刷新操作的模式。
在一些实施例中，刷新状态控制电路304可从接口320接收刷新管理信号RFM。信号RFM可由控制器(例如，102)提供。响应于信号RFM，刷新状态控制电路304可进入一种模式，其中执行目标刷新操作(或目标与自动刷新操作的比率增加)。在一些实施例中，信号RFM可在存储器不处于刷新模式时发送。在一些实施例中，刷新信号AREF的一或多个激活可响应于信号RFM而发生。
刷新地址发生器306可响应于所指示的刷新操作类型(例如，响应于信号IREF和RHR)而生成刷新地址。在(例如，由信号IREF处于作用中)指示自动刷新操作时，刷新地址RXADD可以是自动刷新地址。每个自动刷新地址可与存储器阵列中的多个字线相关联。例如，自动刷新地址可经截断或压缩(例如，少于正常行地址的信息位)，且自动刷新地址可与共同共享其值的每个字线相关联。刷新地址发生器306可包含确定自动刷新地址的值的内部逻辑。每次调用自动刷新信号时，自动刷新地址的值可更新成序列中的下一值(例如，通过增加行地址的值)。
在调用目标刷新操作(例如，响应于信号RHR处于作用中)时，刷新地址发生器306可从地址存储结构312检索所识别侵害者地址AggXADD。刷新地址发生器306可基于侵害者地址计算刷新地址RXADD。例如，在一些实施例中，刷新地址RXADD可表示与侵害者(例如，AggXADD+1和AggXADD-1)物理上相邻的受害者行。在一些实施例中，可以使用受害者和侵害者之间的其它关系(例如，+/-2、+/-3等)。
侵害者地址存储结构312可以是任何能够存储数个行地址的数据存储结构。地址存储结构312可存储已(例如，被侵害者检测器310和/或控制器)识别为侵害者的数个行地址。在一些实施例中，地址存储结构312可具有各个优先级标记，用于指示所存储的地址应作为地址AggXADD提供的次序。在一些实施例中，由控制器提供的地址Cont_HitXADD可具有比侵害者检测器电路310所识别的地址HitXADD更高的优先级。
在一些实施例中，控制器可直接提供控制器所识别的侵害者地址Cont_HitXADD。例如，地址Cont_HitXADD可写入到存储器的模式寄存器中，且所存储的地址Cont_HitXADD可从模式寄存器检索到地址存储区312中。在一些实施例中，控制器可使用CA总线提供地址Cont_HitXADD。例如，控制器可沿着CA总线提供地址，并且可提供取样命令Cont_Sample，使得刷新控制电路302对总线的地址Cont_HitXADD进行取样。在一些实施例中，地址Cont_HitXADD可通过侵害者检测器电路310，而不是直接提供给侵害者地址存储区312。在地址Cont_HitXADD沿着CA总线传递的一些实施例中，控制器可执行专门操作，其采用存取命令(例如，读取/写入)的形式，但实际上不与存储器中的读取或写入操作相关联。例如，地址Cont_HitXADD可沿着CA总线提供，但是可以提供(和/或省略)各个其它命令，指示不应在与地址Cont_HitXADD相关联的字线上执行存取。
在一些实施例中，存储器可提供反馈，指示由控制器提供的地址Cont_HitXADD的受害者已被刷新。例如，一旦Cont_HitXADD的受害者被刷新，刷新控制电路302就可提供某一信号。在一些实施例中，刷新控制电路302可将某一值写入到模式寄存器(或重置模式寄存器中的值)，指示地址Cont_HitXADD的受害者已被刷新。
侵害者检测器电路310可基于行地址XADD的存取模式而识别所述行地址是不是侵害者。这可基于沿着行地址总线的行地址的值取样。在取样信号ArmSample处于作用中时，它可使侵害者检测器电路310对行地址总线的行地址的下一值进行取样。取样定时电路308可基于随机定时、半随机定时、伪随机定时、规律的定时、一或多个其它信号(例如，ACT、Pre)的激活计数或其组合提供信号ArmSample的激活。取样定时电路308还可响应于从控制器接收到取样命令Cont_Sample而提供信号ArmSample的激活。
在一些实施例中，取样命令Cont_Sample可由控制器直接提供。在一些实施例中，取样命令Cont_Sample可表示写入到存储器的模式寄存器的状态。例如，控制器可将Cont_Sample命令写入到模式寄存器，且取样定时电路308可检查模式寄存器以确定命令Cont_Sample是否已写入到模式寄存器，并且可发出取样信号ArmSample以及下一存取命令(例如，响应于ACT)。
在一些实施例中，取样定时电路308可提供反馈，指示行地址已响应于命令Cont_Sample被取样。例如，如果命令Cont_Sample存储在模式寄存器中，那么取样定时电路308可重置模式寄存器的状态，已指示命令Cont_Sample已执行。因此，控制器可存取模式寄存器，以确定命令Cont_Sample是否已执行。
侵害者检测器电路310可使用一或多个不同方法确定所取样地址是否表示侵害者地址。在一些实施例中，所取样地址可用作侵害者，且侵害者检测器电路310可省略。在一些实施例中，所取样地址可存储在侵害者检测器电路中，并且可提供为侵害者地址，在它第二次取样时，可提供为地址HitXADD。在一些实施例中，侵害者检测器电路310可存储所取样地址，并使它们与计数器相关联，在后续每次地址取样时，可以改变计数器。基于计数器与阈值的比较，所存储的地址可被识别为侵害者地址HitXADD。侵害者检测器电路310可使用各个其它方案(和/或方案的组合)来识别侵害者地址。
虚线340表示可逐组重复的组件。因此，存储器的每个组可存在刷新控制电路302和行解码器330。因此，每个侵害者地址存储区312可存储与相关联于所述刷新控制电路302的组相关联的所识别侵害者。在一些实施例中，在控制器提供地址Cont_HitXADD和信号Cont_Sample时，它可将它们共同地提供到所有刷新控制电路302。在一些实施例中，控制器可指示地址Cont_HitXADD和信号Cont_Sample所针对的刷新控制电路302(例如，组)。
图4是根据本公开的一些实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路400可包含在图1的刷新控制电路114、图2的222和/或图3的302中。出于简洁起见，已关于先前图的刷新控制电路论述的刷新控制电路400的特定组件和操作将不关于图4再次重复。为清楚起见，刷新控制电路的特定组件已在图4的视图中省略。
刷新控制电路400示出聚焦于侵害者地址存储结构402的操作的刷新控制电路的简化视图。地址存储结构402包含数个寄存器槽，每个寄存器槽存储地址。在一些实施例中，寄存器可包含内容可寻址存储器(CAM)单元。具体地说，图4的存储结构402包含数个正常寄存器406和一或多个优先级寄存器404。在一些实施例中，优先级寄存器404和正常寄存器406可具有类似的结构，但是它们处理其中存储的地址的方式可为不同的。
正常寄存器406可存储由侵害者检测器电路(例如，图3的310)提供的地址HitXADD。优先级寄存器404可存储由控制器提供的地址Cont_HitXADD。在一些实施例中，控制器可提供关于地址Cont_HitXADD是否应该存储在优先级寄存器404中的指示。在一些实施例中，地址Cont_HitXADD可自动存储在优先级寄存器404中。在一些实施例中，可仅存在单个优先级寄存器404。在一些实施例中，可存在多个优先级寄存器。地址存储结构402包含复用器或选择器408，用于确定哪些所存储的地址作为所识别侵害者地址AggXADD提供到刷新地址发生器420(例如，图3的刷新地址发生器306)。选择器可由控制地址存储结构402中的地址的提供次序的优先级排序控制逻辑电路410控制。
如果有地址存储在优先级寄存器404中，优先级排序逻辑410可引导选择器408提供所述地址(例如，Cont_HitXADD)作为侵害者AggXADD，然后提供正常寄存器406中的任何地址。在其中存在超过一个优先级寄存器404的一些实施例中，可使用各种逻辑(例如，FIFO、随机等)确定首先提供哪些由控制器所识别的地址。如果不存在控制器所识别的地址(例如，如果优先级寄存器404为空)，那么可以提供来自正常寄存器406的地址。优先级排序逻辑410可使用各种逻辑(例如，FIFO、随机等)确定提供正常寄存器406中的地址的次序。在某一地址作为侵害者AggXADD提供时，它可以从地址存储结构402去除。
优先级排序逻辑410可在优先级寄存器404中的地址作为侵害者地址AggXADD提供时提供反馈信号Feedback。在一些实施例中，反馈信号可以提供给模式寄存器，并且控制器可通过执行模式寄存器读取操作而确定反馈状态。在一些实施例中，反馈可以直接提供到控制器(例如，经由I/O总线)。在一些实施例中，没有反馈可以提供。反馈可指示控制器所识别的侵害者Cont_HitXADD的受害者是否已被刷新。
在一些实施例中，地址Cont_HitXADD可与已经存储在地址存储结构402中的地址比较。如果存在匹配(例如，地址Cont_HitXADD先前被存储器的侵害者检测器识别为地址HitXADD)，那么这可指示地址已经在刷新队列中。在一些实施例中，响应于匹配，地址Cont_HitXADD可被舍弃。在一些实施例中，匹配Cont_HitXADD的地址可具有增加的优先级(例如，移动到优先级寄存器404)。在一些实施例中，存储器(例如，优先级排序逻辑410)可以提供反馈信号，指示地址Cont_HitXADD已在存储器中识别。
图5是根据本公开的一些实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路500可包含在图1的刷新控制电路114、图2的222和/或图3的302中。刷新控制电路500可大体上类似于刷新控制电路400，并且因此出于简洁起见，先前关于刷新控制电路400描述的操作和组件将不关于图5重复。
图5的地址存储区502并不是使用单独的优先级寄存器(如图4中)，而是包含数个寄存器506，每个寄存器与优先级标记504相关联。优先级标记504可指示相关联寄存器中的地址是高优先级的侵害者地址(例如，控制器提供的侵害者Cont_HitXADD)还是正常优先级的侵害者地址(例如，地址HitXADD)。在一些实施例中，优先级标记504可以是指示高优先级或低优先级的单个位。在一些实施例中，可以使用其它标记优先级的方式。在一些实施例中，优先级标记504还可标记地址应被提供的次序，即使是在某一类型的地址内(例如，地址HitXADD应被提供的次序)。
优先级排序控制逻辑510可更新优先级标记504的状态。在一些实施例中，优先级可基于保存在寄存器中的地址的来源。例如，如果地址Cont_HitXADD被提供，那么地址可以存储在寄存器506中，且优先级排序控制逻辑510可将与所述寄存器相关联的优先级标记504标记为‘高优先级’。在所述地址从寄存器去除(例如，通过提供为地址AggXADD)时，与所述寄存器相关联的优先级标记504可以重置。
在一些实施例中，控制器可提供地址Cont_HitXADD是否应为高优先级地址的指示。例如，控制器可提供地址Cont_HitXADD以及优先级位，其可写为与其中存储地址的寄存器506相关联的优先级标记504。在一些实施例中，如果地址Cont_HitXADD匹配已存储在寄存器506中的地址，那么相关联的优先级标记504可设置为处于作用中。
图6是根据本公开的一些实施例的方法的框图。在一些实施例中，方法600可由图1-5的系统或设备中的一或多个执行。方法600包含基于存储器的内部定时以及来自控制器的取样命令对行地址进行取样的方法。
方法600包含框605，其描述从控制器接收取样命令。在一些实施例中，取样命令(例如，图1-5的Cont_Sample)可指定存储器的组。在一些实施例中，取样命令可写入到存储器阵列的模式寄存器。
框605后面一般跟着框610，其描述响应于取样命令对行地址总线的行地址进行取样。存储器可激活可使下一行地址被捕获的取样信号(例如，ArmSample)。作为存取操作的部分，行地址可由控制器提供。
可如同框605和610中描述的步骤独立发生的框620描述基于定时逻辑对行地址总线的行地址进行取样。定时逻辑可在存储器内部(例如，图3的取样定时逻辑308)。内部定时逻辑可使取样信号(ArmSample)被提供，并响应于此，可以对行地址进行取样。
在一些实施例中，作为框610的部分，方法600可包含检查行地址是否将被取样(例如，基于框620的步骤)。如果是，那么框610的取样可被遏制，使得相同地址不被取样两次。
框610和620可后跟着框630，其描述部分地基于所取样行地址识别侵害者地址。例如，存储器可对特定行地址被取样的次数进行计数，并基于所述计数确定所述行地址是不是侵害者。还可使用其它方案。方法600还可包含刷新与所识别侵害者地址相关联的一或多个受害者行。
框630可后跟着任选的框640，其描述向控制器提供反馈。在一些实施例中，框640的反馈可在框605和/或框610之后。反馈可包含重置模式寄存器中的值。反馈可包含沿着控制器和存储器之间的一或多个引脚提供信号。
图7是根据本公开的一些实施例的方法的框图。在一些实施例中，方法700可由图1-5的系统或设备中的一或多个执行。方法700包含接收控制器所识别的侵害者地址(例如，图1-5的Cont_HitXADD)的方法。
方法700可包含框705，其描述从控制器接收控制器所识别的侵害者地址。在一些实施例中，侵害者地址可写入到存储器的模式寄存器。在一些实施例中，侵害者地址可沿着命令地址(CA)总线提供。例如，可提供地址以及控制器取样命令，类似于图6的方法600。方法700可包含识别控制器中的侵害者地址。
方法700还可包含框710，其描述识别侵害者地址。存储器可包含侵害者检测器电路(例如，图3的310)，其可使用各种方法确定侵害者地址。在一些实施例中，地址可被取样(例如，图6的方法600)，且侵害者地址可部分地基于所取样地址而确定。框705和710一般可彼此独立地进行。
框705和710一般可后跟着框720，其描述存储侵害者地址。存储器可包含侵害者地址存储结构(例如，图3的312)，其可存储控制器所识别的侵害者地址(例如，Cont_HitXADD)和由存储器所识别的侵害者地址(例如，HitXADD)。在一些实施例中，框720可包含比较新接收的地址与先前存储的地址。例如，如果地址Cont_HitXADD已被存储，那么它可被舍弃。在一些实施例中，存储结构可具有特定的寄存器保留用于控制器所识别的侵害者地址。
框720一般可后跟着框730，其描述提供所存储的侵害者地址中的选定者。在一些实施例中，存储器可包含某一逻辑，用于使所存储的地址中的特定者(例如，控制器所识别的地址Cont_HitXADD)优先于其它地址(例如，存储器所识别的地址)。在一些实施例中，控制器可提供优先级指示以及作为框705的部分可以接收的地址。
框730一般可后跟着框740，其描述基于所存储的侵害者地址中的选定者刷新一或多个字线。这可以是目标刷新操作的部分。所述字线可以是所识别侵害者的受害者。
方法700一般可包含框750，其描述向控制器提供反馈。反馈可在框740之后提供(如所示)或在方法700中的任何其它点提供。提供反馈可包含写入(或重置)模式寄存器中的值和/或沿着一或多个引脚向控制器提供信号。
应了解，本文中所描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且不旨在限制所附权利要求书的范围。

Claims (28)

1.一种设备，其包括：
存储器阵列，其包括各自与行地址相关联的多个字线；
取样定时电路，其配置成基于所述取样定时电路的定时逻辑在作用电平下提供取样信号，其中所述取样定时电路进一步配置成响应于从控制器接收的取样命令信号在所述作用电平下提供所述取样信号；以及
侵害者检测器电路，其配置成在所述取样信号处于所述作用电平时，部分地基于行地址的值识别侵害者地址。
2.根据权利要求1所述的设备，其进一步包括配置成存储所述侵害者检测器电路所识别的所述侵害者地址的侵害者地址存储结构。
3.根据权利要求2所述的设备，其中所述侵害者地址存储结构进一步配置成存储从所述控制器接收的侵害者地址。
4.根据权利要求2所述的设备，其进一步包括配置成基于所述侵害者地址存储结构中所存储的侵害者地址刷新至少一个地址的行解码器。
5.根据权利要求1所述的设备，其进一步包括配置成存储从所述控制器接收的所述取样命令信号的值的模式寄存器。
6.根据权利要求5所述的设备，其中在响应于所述取样命令信号在所述作用电平下提供所述取样信号之后，重置所述模式寄存器中的所述取样命令信号的所述值。
7.根据权利要求1所述的设备，其中所述取样定时电路的所述定时逻辑配置成基于随机定时、半随机定时、伪随机定时、周期性定时或其组合在作用电平下提供所述取样信号。
8.一种系统，其包括：
控制器，其配置成提供命令以及行地址，且进一步配置成提供取样命令信号；以及
存储器，其配置成响应于所述取样命令信号对所述行地址进行取样，配置成响应于内部取样逻辑对所述行地址进行取样，且配置成确定所取样行地址是不是侵害者地址。
9.根据权利要求8所述的系统，其中所述控制器进一步配置成识别侵害者地址并将其提供到所述存储器。
10.根据权利要求9所述的系统，其中所述存储器进一步配置成存储由所述存储器识别且由所述控制器提供的所述侵害者地址，且配置成基于所述所存储的侵害者地址中的一个刷新至少一个字线作为目标刷新操作的部分。
11.根据权利要求10所述的系统，其中所述存储器配置成在基于所述存储器所识别的所述侵害者地址刷新所述至少一个字线之前，基于由所述控制器提供的所述侵害者地址刷新所述至少一个字线。
12.根据权利要求8所述的系统，其中所述存储器配置成在响应于所述取样命令信号对所述行地址进行取样之后向所述控制器提供反馈。
13.根据权利要求12所述的系统，其中所述存储器包括模式寄存器，并且其中所述控制器配置成将所述取样命令信号写入到所述模式寄存器。
14.根据权利要求8所述的系统，其中所述存储器进一步配置成基于所述存储器的定时逻辑对所述行地址进行取样。
15.一种设备，其包括：
配置成从控制器接收控制器所识别的侵害者地址的端子；
侵害者检测器电路，其配置成确定所取样行地址是不是侵害者地址；
侵害者地址存储结构，其配置成存储多个侵害者地址，包含所述侵害者检测器电路所识别的所述侵害者地址和所述控制器所识别的侵害者地址；以及
刷新地址发生器，其配置成基于所述所存储的多个侵害者地址中的选定者提供刷新地址作为目标刷新操作的部分。
16.根据权利要求15所述的设备，其进一步包括优先级排序控制逻辑，其配置成确定所述所存储的多个侵害者地址中的所述选定者。
17.根据权利要求16所述的设备，其中所述侵害者地址存储结构包含配置成存储所述控制器所识别的侵害者地址的优先级寄存器和配置成存储所述侵害者检测器电路所识别的所述侵害者地址的多个寄存器，且
其中所述优先级排序控制逻辑配置成在提供存储在所述多个寄存器中的所述多个地址中的一个之前，提供存储在所述优先级寄存器中的所述地址。
18.根据权利要求16所述的设备，其中所述侵害者地址存储结构包含多个寄存器和各自与所述多个寄存器中的相应者相关联的多个优先级标记，
其中所述优先级排序控制逻辑配置成在所述多个寄存器中的一个中存储接收的控制器所识别的侵害者地址，并将所述多个优先级标记中的相关联者标记为高优先级，且
其中所述优先级排序控制逻辑配置成在从所述多个寄存器中与所述多个优先级标记中未设置成高优先级的一个优先级标记相关联的任一者提供所存储地址之前，从所述多个寄存器中与所述多个优先级标记中设置成高优先级的一个优先级标记相关联的任一者提供所存储地址。
19.根据权利要求15所述的设备，其进一步包括行控制器，所述行控制器配置成刷新与所述刷新地址相关联的至少一个字线作为所述目标刷新操作的部分。
20.一种设备，其包括：
控制器，其配置成沿着CA总线向存储器提供命令和地址，
配置成沿着DQ总线发送和接收数据，
配置成部分地基于沿着所述CA总线提供给所述存储器的所述地址识别侵害者地址，并将所识别的侵害者地址提供到所述存储器，且
配置成向所述存储器提供取样命令信号，其中所述存储器响应于所述取样命令信号对所提供的地址的当前值进行取样。
21.根据权利要求20所述的设备，其中所述控制器配置成提供所述所识别的侵害者地址以及所述取样命令信号，并且其中所述存储器配置成响应于所述取样命令对所述所识别的侵害者地址进行取样。
22.根据权利要求20所述的设备，其中所述控制器配置成将所述取样命令写入到所述存储器的模式寄存器。
23.根据权利要求22所述的设备，其中所述控制器配置成从所述模式寄存器读取反馈信号。
24.根据权利要求20所述的设备，其中所述控制器配置成向所述存储器提供刷新管理信号，并且其中所述存储器响应于所述刷新管理信号而执行目标刷新操作。
25.一种设备，其包括：
多个存储器组；
多个刷新控制电路，每个刷新控制电路与所述多个存储器组中的一个相关联，所述多个刷新控制电路中的每一个包括：
取样定时电路，其配置成响应于所述取样定时电路的定时逻辑且响应于从控制器接收的取样命令而提供取样信号；
侵害者检测器电路，其配置成部分地响应于所述取样信号而识别侵害者地址；
侵害者地址存储结构，其配置成存储由所述侵害者检测器电路提供的侵害者地址和从所述控制器接收的控制器所识别的侵害者地址。
26.根据权利要求25所述的设备，其中所述取样命令与所述多个存储器组中的选定者相关联。
27.根据权利要求25所述的设备，其中所述控制器所识别的侵害者地址与所述多个存储器组中的选定者相关联。
28.根据权利要求25所述的设备，其中所述多个刷新控制电路中的每一个配置成基于所述侵害者地址存储结构中所存储的侵害者地址中的选定者刷新所述多个存储器组中的相关联者中的一或多个字线作为目标刷新操作的部分。
CN202111403657.9A 2021-03-11 2021-11-24 用于控制器引导的目标刷新操作的设备、系统和方法 Pending CN115083468A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163159869P 2021-03-11 2021-03-11
US63/159,869 2021-03-11

Publications (1)

Publication Number Publication Date
CN115083468A true CN115083468A (zh) 2022-09-20

Family

ID=83195037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111403657.9A Pending CN115083468A (zh) 2021-03-11 2021-11-24 用于控制器引导的目标刷新操作的设备、系统和方法

Country Status (2)

Country Link
US (1) US11972788B2 (zh)
CN (1) CN115083468A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230051873A (ko) * 2021-10-12 2023-04-19 삼성전자주식회사 해머 리프레시 로우 어드레스 검출기, 이를 포함하는 반도체 메모리 장치 및 메모리 모듈

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106811B2 (ja) * 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
US8938573B2 (en) * 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR20160056056A (ko) * 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US20220113868A1 (en) * 2020-10-09 2022-04-14 Microsoft Technology Licensing, Llc Mitigating row-hammer attacks
US11790975B2 (en) * 2020-12-10 2023-10-17 SK Hynix Inc. Memory controller and memory system

Also Published As

Publication number Publication date
US11972788B2 (en) 2024-04-30
US20220293169A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
US11417383B2 (en) Apparatuses and methods for dynamic refresh allocation
CN113330518B (zh) 用于管理行存取计数的设备和方法
US11984148B2 (en) Apparatuses and methods for tracking victim rows
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11348631B2 (en) Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US20220199144A1 (en) Apparatuses and methods for row hammer based cache lockdown
US20220069992A1 (en) Apparatuses, systems, and methods for updating hash keys in a memory
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US11664063B2 (en) Apparatuses and methods for countering memory attacks
US11688451B2 (en) Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN114121126A (zh) 用于基于自刷新命令复位行锤击检测器电路的设备、系统及方法
US20230352076A1 (en) Apparatuses and methods for access based targeted refresh operations
CN115516564A (zh) 用于命令/地址跟踪的设备和方法
US11442940B2 (en) Apparatuses and methods for on-memory pattern matching
CN116364143A (zh) 用于行锤击计数器垫的设备和方法
CN116364142A (zh) 用于行锤击计数器垫的设备和方法
US11972788B2 (en) Apparatuses, systems, and methods for controller directed targeted refresh operations based on sampling command
KR20230037992A (ko) 로우 해머 방지 회로를 포함하는 메모리 장치 및 이의 동작 방법
US20240112717A1 (en) Memory with deterministic worst-case row address servicing, and associated systems, devices, and methods
CN117311601A (zh) 用于控制对存储设备访问的装置和包括该装置的存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination