CN115516564A - 用于命令/地址跟踪的设备和方法 - Google Patents

用于命令/地址跟踪的设备和方法 Download PDF

Info

Publication number
CN115516564A
CN115516564A CN202180024969.0A CN202180024969A CN115516564A CN 115516564 A CN115516564 A CN 115516564A CN 202180024969 A CN202180024969 A CN 202180024969A CN 115516564 A CN115516564 A CN 115516564A
Authority
CN
China
Prior art keywords
command
illegal
sequence
circuitry
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202180024969.0A
Other languages
English (en)
Inventor
吴荻
D·M·贝尔
A·D·韦切斯
J·S·雷赫迈耶
王力博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115516564A publication Critical patent/CN115516564A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本公开的实施例涉及用于存储器中的命令/地址跟踪的设备和方法。跟踪电路系统可用于确定命令和/或命令序列是否包含非法命令和/或非法命令序列。如果所述命令和/或命令序列包含非法命令和/或非法命令序列，那么所述跟踪电路系统可激活阻止执行所述命令的信号和/或对所述检测到的非法命令和/或命令序列的通告。

Description

用于命令/地址跟踪的设备和方法
相关申请案
本申请案主张2020年4月6日申请的标题为“用于命令/地址跟踪的设备和方法(APPARATUSES AND METHODS FOR COMMAND/ADDRESS TRACKING)”的美国临时专利申请案第16/840,946号的优先权，其出于所有目的以引用的方式整体并入本文中。
背景技术
本公开大体上涉及存储器装置，包含易失性存储器，例如动态随机存取存储器(DRAM)。数据可存储于DRAM的个别存储器单元中。存储器单元可以行和列的阵列的形式组织。一行中的每一存储器单元可耦合到字线且一列中的每一存储器单元可耦合到位线。因此，每个存储器单元均可耦合到字线和位线。
除了软件中的安全漏洞之外，黑客还可利用硬件中的安全漏洞。举例来说，已知黑客反复存取DRAM中的一或多个行(被称为行锤攻击)，这可致使存储于被锤击行附近的一或多个行上的数据降级。数据降级可引起错误状态，所述错误状态允许黑客存取存储器和/或包含存储器的计算系统。因此，检测硬件攻击并且防止硬件攻击造成损坏可以是合乎需要的。
发明内容
根据本公开的至少一个实例，一种设备可包含命令序列产生器，其被配置成接收和存储命令并且提供包含至少一个命令的命令序列；模式匹配电路系统，其被配置成接收所述命令序列并且将所述命令序列与模式进行比较并产生结果，其中所述结果指示所述模式是否包含在所述命令序列中，其中所述模式对应于一或多个命令；和计数比较器，其被配置成接收所述结果，且当所述结果指示所述模式包含在所述命令序列中时，所述计数比较器被进一步配置成更新与包含所述模式的所述命令序列相关联的计数值并将所述计数值与阈值进行比较，其中所述计数比较器被进一步配置成基于所述计数值与所述阈值的比较，激活停止命令信号或命令警报信号中的至少一个。
根据本公开的至少一个实例，一种设备可包含命令解码器，其被配置成解码从存储器控制器接收的命令；和电路系统，其被配置成接收所述命令并且分析所述命令以确定所述命令是否包含非法命令或非法命令序列中的至少一个，其中当所述电路系统确定所述命令包含所述非法命令或所述非法命令序列中的至少一个时，所述电路系统被进一步配置成将作用中停止命令信号提供给所述命令解码器，其中所述命令解码器被配置成响应于所述作用中停止命令信号而阻止执行所述非法命令或命令序列。
根据本公开的至少一个实例，一种方法可包含从存储器控制器接收包含至少一个命令的命令序列；将所述命令序列与对应于包含至少一个非法命令的非法命令序列的模式进行比较；当结果指示所述命令序列包含所述模式时，增加与所述命令序列相关联的计数并将所述计数与阈值进行比较；和发出被配置成当所述计数等于或大于所述阈值时阻止执行所述命令序列的信号。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的命令/地址跟踪电路系统的框图。
图3是根据本公开的实施例的模式匹配电路系统的框图。
图4是根据本公开的实施例的方法的流程图。
图5是根据本公开的实施例的包含存储器装置的计算系统的框图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应在限制性意义上理解，且本公开的范围仅由所附权利要求书限定。
黑客可利用硬件装置(例如存储器装置(例如，快闪、DRAM)中的安全漏洞。在行锤击攻击中，黑客可反复存取存储器中的行或行群组，这可引起周围行中的数据降级。一些存储器可跟踪与存取命令相关联的行地址以检测行锤攻击并且提高周围行的刷新速率以保护数据。作为基于存储器地址的攻击的补充或替代，黑客可基于特定命令和/或命令序列攻击存储器，所述特定命令和/或命令序列可能具有或可能不具有与命令相关联的存储器地址。
举例来说，封装后修复(post package repair，PPR)命令可用于通过熔断一或多个熔丝和/或反熔丝以将行地址重新映射到其它辅助行，以此修复存储器中的一或多个缺陷行。这可允许具有缺陷行的存储器除了所述缺陷行继续被使用。然而，黑客也可采用PPR命令。发出PPR命令致使存储器接通一或多个电荷泵，所述一或多个电荷泵将高电压提供给存储器。这些高电压用以熔断熔丝和/或反熔丝以修复存储器。然而，当发出PPR命令而不考虑熔丝和/或反熔丝是否熔断时，存储器经历高电压。归因于保持在PPR状态中或通过反复发出PPR命令，长期暴露于高电压可能损坏存储器上的组件并且致使存储器和/或包含存储器的系统不可操作和/或容易受到破坏。
在另一实例中，可反复发出刷新命令。虽然常规由存储器执行刷新操作，但反复手动发出刷新命令可致使存储器中的热失控状况，这可能再次引起损坏并且致使存储器和/或系统不可操作和/或易受损。
命令序列可用于停用和/或损坏存储器。举例来说，在响应于校准命令的校准操作期间，执行另一命令(例如，刷新命令)可干扰校准。归因于在校准期间另一命令的执行，存储器可受损和/或不可操作。因此，包含校准命令后跟着另一命令的序列可用作存储器上的攻击。这类序列也可能合法用户无意中发出，这可能归因于用户的软件中的编程错误。
可损坏存储器的命令或命令序列在本文中被称作“非法命令”或“非法命令序列”。当然，应理解，一些“非法”命令可能仅在发出太多次或在一时间间隔内发出太多次的情况下才是非法的(例如，PPR命令)；然而，这些可能非法的命令和序列在本文中也被称作非法的。不管非法命令是有意发出还是无意发出，都可能需要检测非法命令和/或命令序列何时发到存储器并且阻止所述命令执行。
根据本公开的实施例，跟踪电路系统可包含在存储器中以监测命令并且检测非法命令和/或非法命令序列且/或阻止非法命令和/或非法命令序列执行。在一些实施例中，跟踪电路系统可接收和存储命令并将所述命令和/或命令序列与对应于非法命令和/或命令序列的一或多个模式进行比较。当所述比较指示已检测到非法命令和/或命令序列时，在一些实施例中，跟踪电路系统可激活用以阻止执行非法命令的信号和/或激活用以提供非法命令通告的信号。在一些实施例中，跟踪电路系统可保存(一直或在一时间间隔内)接收到非法命令和/或非法命令序列多少次的计数。在这些实施例中，跟踪电路系统可仅当所述计数等于或超过与非法命令和/或非法命令序列相关联的阈值时才激活所述信号。
图1是示出根据本公开的至少一个实施例的半导体装置100的整体配置的框图。在一些实例中，半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包括存储器阵列118。存储器阵列118示出为包含多个存储器组。在图1的实施例中，存储器阵列118示出为包含八个存储器组组0-组7。在其它实施例中，更多或更少的组可包含在存储器阵列118中。尽管图1示出仅一个存储器阵列118，但应了解，在其它实施例中，装置100可包含多个存储器阵列118。每一存储器组包含多个字线WL、多个位线BL和/BL，以及布置在所述多个字线WL和所述多个位线BL和/BL的相交处的多个存储器单元MC。字线WL的选择由行解码器108执行且位线BL和/BL的选择由列解码器110执行。所选字线WL可由字线驱动器WD驱动到所要电荷。在图1的实施例中，行解码器108包含用于每个存储器组的相应行解码器，且列解码器110包含用于每个存储器组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。
从位线BL或/BL读取的数据由感测放大器SAMP放大，并经由互补本地数据线(LIOT/B)提供到子放大器转移栅极120。子放大器转移栅极120可充当开关以在适合的LIOT/B与适合的共享主数据线(MIO)之间形成导电路径。读取数据可经由子放大器转移栅极120提供给读取放大器126的导电路径从本地数据线LIOT/B传递到主数据线MIO，这将数据提供到IO电路122。从IO电路122接收到的写入数据从写入放大器126输出且经由互补主数据线MIO、子放大器转移栅极120，和互补本地数据线LIOT/B提供给感测放大器SAMP，并写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部端子以用于从半导体装置100外部(例如，存储器外部)的装置(例如，图1中未示出的存储器控制器)发射和接收信息。外部端子可包含：命令和地址(C/A)端子，其耦合到命令和地址总线以接收命令和地址，以及CS信号；时钟端子，其用以接收时钟CK和/CK；数据端子DQ，其用以提供数据；警告引脚ALERT，其用于提供Alrt信号；以及供电端子，其用以接收供电电势VDD1、VDD2、VSS、VDDQ和VSSQ。
为时钟端子供应外部时钟CK和/CK，所述外部时钟CK和/CK提供到输入电路112。外部时钟可为互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。ICLK时钟提供到命令解码器110和内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于不同内部电路的定时操作。将内部数据时钟LCLK提供给输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供给数据接收器以对写入数据的接收进行定时。
C/A端子可供应有存储器地址。经由命令/地址输入电路102将供应到C/A端子的存储器地址提供到地址解码器104。地址解码器104接收地址并将经解码行地址XADD供应到行解码器108且将经解码列地址YADD供应到列解码器110。地址解码器104还可供应经解码组地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的组。可为C/A端子供应命令。命令的实例包含用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD和组地址BADD相关联。
命令可以作为内部命令信号经由命令/地址输入电路102提供到命令解码器106。命令解码器106包含用以对内部命令信号进行解码以产生用于执行操作的各个内部信号和命令的电路。举例来说，命令解码器106可提供用以选择字线WL的行命令信号和用以选择位线BL的列命令信号。
装置100可接收作为读取命令的存取命令。当接收到激活命令，且行和组地址及时供应有激活命令，随后为读取命令，而列地址及时供应有读取命令时，读取数据是从存储器阵列118中对应于行地址和列地址的存储器单元MC读取。读取命令由命令解码器106(例如，命令控制器)接收，所述命令解码器提供内部命令使得从存储器阵列118读取的数据被提供到读取放大器128。经由输入/输出电路122将读取数据输出到数据端子DQ外部。
装置100可接收是写入命令的存取命令。当接收到激活命令，且行和组地址及时供应有激活命令，随后为写入命令，而列地址及时供应有写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器106接收，其提供内部命令使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟还可提供给外部时钟端子以用于对写入数据通过输入/输出电路122的数据接收器的接收进行定时。写入数据经由输入/输出电路122供应到写入放大器126，且通过写入放大器126供应到存储器阵列118以写入到存储器单元MC中。
装置100还可接收致使其进行刷新操作的命令。刷新信号REF可为脉冲信号，其在命令解码器106接收到指示自动刷新和/或其它刷新命令的信号时激活。在一些实施例中，刷新命令可以在外部发到存储器装置100。在一些实施例中，刷新命令可以通过装置100的组件周期性地产生。刷新信号REF提供给刷新控制电路116(例如，刷新控制器)。提供到刷新控制电路116的刷新命令可致使装置100对存储器组中的一或多个进行刷新操作。
刷新控制电路116将刷新行地址RXADD供应给行解码器电路108，所述行解码器电路108可刷新由刷新行地址指示的一或多个字线WL。刷新控制电路116可基于刷新信号控制刷新操作的定时。响应于刷新信号的激活，刷新控制电路116可产生并提供一或多个刷新地址。
一种类型的刷新操作可为自动刷新操作。响应于自动刷新操作，装置100可刷新存储器阵列118的字线或字线的群组，且接着可响应于下一自动刷新操作刷新存储器的下一字线或字线的群组。刷新控制电路116可将自动刷新地址作为指示存储器阵列118中的字线或字线的群组的刷新地址提供。刷新控制电路116可产生刷新地址的序列，使得随着时间的过去，自动刷新操作可循环经过存储器阵列118的所有字线。
根据本公开的实施例，装置100可包含C/A跟踪电路系统130(还被称作跟踪电路系统)。在一些实施例中，命令解码器106可将接收到的存储器命令CMD提供到跟踪电路系统130。跟踪电路系统130可监测命令CMD以确定装置100是否已接收到非法命令和/或非法命令序列。如果跟踪电路系统130检测到非法命令和/或序列，那么跟踪电路系统130可将作用中停止命令信号StpCMD提供给命令解码器106。作用中StpCMD可致使命令解码器106制止发出非法命令给装置100的其它组件和/或发出用以阻止执行非法命令的额外命令。在一些实施例中，命令解码器106可修改非法命令以使得执行合法命令。举例来说，如果在校准命令之后在已经过所需的时延时段之前发出刷新命令，那么响应于作用中StpCMD，命令解码器106可修改命令序列以使得在发出刷新命令之前经过所需的时延时段。
在一些实施例中，跟踪电路系统130可将命令警报信号CMD_Alrt提供到装置100的警报引脚。跟踪电路系统130可在检测到非法命令和/或序列时提供作用中CMD_Alert。CMD_Alert信号可用于向用户或与装置100通信的另一装置(未示出)产生警告、错误消息和/或其它通知。在一些实施例中，CMD_Alert信号可通知用户和/或另一装置命令或命令序列被检测到、未被执行和/或经修改。在一些实施例中，跟踪电路系统130可存储与接收到的命令CMD有关的数据(例如，命令数据)。实例命令数据可包含但不限于接收到命令的次数、一时间间隔内接收到命令的次数、何时接收到命令和/或其组合。在一些实施例中，跟踪电路系统130可例如响应于命令数据读取命令而将命令数据CMD_Data提供到IO电路122。
在一些实施例中，跟踪电路系统130可从内部时钟产生器114接收内部时钟信号LCLK。LCLK可用于跟踪电路系统130的监测操作的定时。举例来说，在一些实施例中，LCKL可用于确定在一时间间隔期间接收到命令的次数。
在一些实施例中，跟踪电路系统130可从地址解码器104接收地址(未示出)。当命令是否非法可取决于与命令相关联的地址时，地址可用于检测非法命令。在一些实施例中，作为从命令解码器106和/或地址解码器104接收命令和/或地址的补充和/或替代，跟踪电路系统130可从命令地址输入电路102接收命令和/或地址。在一些实施例中，作为将StpCMD提供到命令解码器106的补充和/或替代，跟踪电路系统130可将StpCMD提供到命令地址输入电路102。
在一些实施例中，跟踪电路系统130可形成装置100的组成部分。举例来说，跟踪电路系统130可与存储器阵列118形成于同一半导体裸片中。在一些实例中，跟踪电路系统130可与存储器阵列118处于同一印刷电路板上。
向装置100的供电端子供应供电电势VDD1、VDD2和VSS。供电电势VDD1、VDD2和VSS供应给内部电压产生器电路124。内部电压产生器电路124基于供应给供电端子的供电电势VDD1、VDD2和VSS产生各个内部电势VPP、VOD、VARY、VPERI等。虽然各种内部电势和供电电势可用于装置100的不同电路中的任一个，但内部电势VPP主要用于行解码器108中，内部电势VOD和VARY主要用于存储器阵列118中包含的感测放大器SAMP中，且内部电势VPERI用于许多外围电路块中。
还向供电端子供应供电电势VDDQ和VSSQ。供电电势VDDQ和VSSQ供应给输入/输出电路122。在本公开的一实施例中，供应给供电端子的供电电势VDDQ和VSSQ可为与供应给供电端子的供电电势VDD和VSS相同的电势。在本公开的另一实施例中，供应给供电端子的供电电势VDDQ和VSSQ可为与供应给供电端子的供电电势VDD和VSS不同的电势。供应给供电端子的供电电势VDDQ和VSSQ用于输入/输出电路122，以使得输入/输出电路122产生的供电噪声不传播到其它电路块。
半导体装置100的组件(例如，命令解码器106、C/A跟踪电路系统130)可在不存取外部端子(例如，C/A、DQ)的情况下与半导体装置100的其它组件一起发射和/或接收信息。在一些实施例中，组件可通过用于发射和/或接收信息的导电迹线(例如，CMD线、StpCMD线、XADD线)彼此耦合。在不接入外部端子的情况下可与半导体装置100的其它组件通信的组件可被视为在半导体装置100上(例如，当半导体装置100为存储器装置时，“在存储器上”或“在存储器中”)，且必须接入半导体装置100的外部端子以与半导体装置100的组件通信的其它组件或装置可被视为在半导体装置100外和/或外部(例如，当半导体装置100为存储器装置时，“在存储器外”)。
图2是根据本公开的实施例的C/A跟踪电路系统300的框图。在上下文中，也示出了IO电路203和命令解码器201。在一些实施例中，C/A跟踪电路系统300(还被称作跟踪电路系统)可包含在C/A跟踪电路系统130中。IO电路203可包含在IO电路122中且命令解码器201可包含在命令解码器106中。跟踪电路系统300可包含命令序列产生器202、模式匹配电路系统204、计数比较器206和命令数据寄存器208。
命令序列产生器202可接收命令CMD。在一些实施例(例如图2中示出的一个实施例)中，命令序列产生器202可从命令解码器201接收命令。在一些实施例中，命令序列产生器202可在提供命令和/或命令序列(CS)给模式匹配电路系统204之前至少暂时地存储接收到的命令中的一或多个。在一些实例中，命令序列产生器202可包含用于存储命令和/或命令序列的一或多个缓冲器、锁存器和/或寄存器。举例来说，如果受关注的命令序列有三个命令长，那么命令序列产生器202可缓冲命令直到接收到至少三个命令为止并且接着提供所述三个命令(例如，命令序列)给模式匹配电路系统204。当然，命令序列产生器202提供的命令序列可具有不同数目的命令(例如，1个、2个、4个等)。在一些实施例中，命令序列产生器202可提供不同长度的命令序列(LC)。举例来说，命令序列产生器202可提供单个命令以及多命令序列。在一些实施例中，命令序列产生器202可编程和/或硬译码有待提供的命令序列的长度。在一些实施例中，命令序列产生器202可从模式匹配电路系统204接收命令序列的长度。
模式匹配电路系统204可从命令序列产生器202接收命令和/或命令序列。模式匹配电路系统204可将接收到的命令和/或命令序列与非法命令和非法命令序列的模式进行比较。比较的结果(Res)可提供给计数比较器206。所述结果可包含通过所述比较检测到的非法命令或命令序列(如果存在)。在一些实施例中，所述结果可另外包含已检测到非法命令或命令序列多少次的计数。所述计数可为一时间间隔(例如，500毫秒)的计数、寿命计数和/或其组合。在一些实施例中，包含在模式匹配电路系统204中的模式可写入到寄存器。在其它实施例中，模式匹配电路系统204中的模式可经硬译码(例如，硬接线、熔丝熔断)。在一些实施例中，所述模式可从命令序列产生器202提供所要的序列长度。如将参考图3更详细地论述，在一些实施例中，命令序列产生器202可包含在模式匹配电路系统204中或命令序列产生器202的功能可由模式匹配电路系统204的组件实施。
在一些实施例中，当模式匹配电路系统204检测到某些非法命令和/或命令序列时，模式匹配电路系统204可激活命令警报CMD_Alrt信号和/或停止命令StpCMD信号，这些信号可分别提供给警报引脚和命令解码器201。举例来说，可能需要阻挡某些非法命令或命令序列而不考虑已经接收到非法命令和/或命令序列多少次(例如，校准命令后紧接着存取命令)。
计数比较器206可从模式匹配电路系统204接收结果(Res)。计数比较器206可包含比较器电路和/或其它逻辑电路。如果所述结果指示检测到非法命令和/或序列，那么计数比较器206可将已经接收到非法命令和/或命令序列的次数与阈值进行比较。在一些实施例中，计数比较器206可包含存储非法命令和/或命令序列的阈值的寄存器或其它存储媒体。在一些实例中，计数比较器206可另外包含用于存储保持跟踪已经接收到非法命令和/或命令序列的次数的计数值的寄存器或其它存储媒体。在一些实施例中，计数比较器206从模式匹配电路系统204接收阈值(TV)。如果已经接收到非法命令或命令序列的次数等于或大于阈值，那么计数比较器206可激活CMD_Alrt信号和/或StpCMD信号。如果所述次数低于阈值，那么计数比较器206可更新计数值而非激活CMD_Alrt和StpCMD。在一些实施例中，计数比较器206可将非法命令和/或序列和经更新计数值(CD)提供给命令数据寄存器208。
如果从模式匹配电路系统204接收的结果指示未检测到非法命令和/或序列，那么计数比较器206可以不更新任何计数值或激活任何信号。
在一些实施例中，从模式匹配电路系统204接收的结果仅包含模式匹配电路系统204检测到的非法命令或序列的指示。在这些实施例中，计数比较器206可包含存储已经接收到非法命令和/或序列的次数(例如，计数值)的计数器。计数器可每当所述结果指示已经接收到非法命令和/或序列时增加。在一些实施例中，所述结果可包含非法命令和/或序列的指示和计数值两者。也就是说，在这些实施例中，模式匹配电路系统204针对接收到的每一非法命令和/或序列存储和增加计数。
在一些实施例中，模式匹配电路系统204和/或计数比较器206可接收内部时钟信号LCLK，所述内部时钟信号LCLK可从内部时钟产生器(例如内部时钟产生器114)提供。LCLK信号可用于测量时间间隔(例如，数个时钟循环或数毫秒)。在一些实施例中，可在所述时间间隔之后重置与接收到的非法命令和/或序列相关联的计数值(例如，设置为‘0’)。当仅在所述时间间隔内提供某些非法命令和/或序列次数的情况下阻挡所述非法命令和/或序列时，可使用计数值重置。举例来说，如果刷新命令的时间间隔足以阻止触发热失控状况，那么可以不阻挡所述刷新命令。
命令数据寄存器208可包含用于存储与非法命令和/或序列有关的数据(例如命令数据)的一或多个寄存器。在一些实施例中，命令数据可包含接收到的非法命令和/或序列以及从计数比较器206接收的其经更新计数值。在一些实施例中，命令数据可包含何时接收到非法命令和/或序列。在一些实施例中，命令数据寄存器208还可以存储与接收到的所有命令(不只是非法命令)有关的命令数据。举例来说，命令数据寄存器208可从命令序列产生器202接收命令CMD。在一些实施例中，命令数据寄存器208可为多用途寄存器(MPR)。如将参考图3更详细地论述，在一些实施例中，命令数据寄存器208可包含在模式匹配电路系统204中或命令数据寄存器208的功能可由模式匹配电路系统204的组件。
可通过MPR读取命令和/或命令数据寄存器读取命令从命令数据寄存器208读取命令数据。响应于读取命令，命令数据寄存器208可将命令数据CMD_Data提供给IO电路203。命令数据可允许用户、存储器的另一组件和/或与C/A跟踪电路系统300通信的装置分析存储器的使用。举例来说，可分析命令数据以确定最常尝试哪些攻击。在另一实例中，可在存储器未能确定是否存在应提供给模式匹配电路系统204的额外非法命令或序列之后分析命令数据。在一些实施例中，每当激活StpCMD和/或CMD_Alrt信号时，可提供命令数据。命令数据可用于提供关于已检测到、阻挡和/或修改了什么非法命令和/或命令序列的信息。
图3是根据本公开的实施例的模式匹配电路系统300的框图。在一些实施例中，模式匹配电路系统300可包含在模式匹配电路系统204中。模式匹配电路系统300可包含模式寄存器302、比较器304和结果寄存器306。
模式匹配电路系统300可接收数据，所述数据可提供给模式寄存器302和/或比较器304。所述数据可从存储器阵列(例如存储器阵列118)和/或IO电路(例如IO电路122和/或IO电路203)提供。
模式寄存器302可存储将在模式匹配操作中使用的一或多个模式。在一些实施例中，模式寄存器302可包含多个寄存器308。每一寄存器308可存储一或多个模式。在一些实施例中，可使用多用途寄存器(MPR)实施模式寄存器302。在这些实施例中，可使用MPR写入命令将模式写入到模式寄存器302。在其它实施例中，可响应于模式寄存器写入命令而将模式写入到模式寄存器302。在一些实施例中，模式寄存器302还可以存储额外数据，例如与每一模式和/或每一模式的长度相关联的阈值。在一些实施例中，阈值TV和/或每一模式的长度LC可提供给与模式匹配电路系统300通信的其它组件(例如，命令序列产生器202)。在一些实施例中，所述模式中的一些或全部可硬译码(例如，硬接线、熔丝熔断)于模式寄存器302中。举例来说，对应于非法命令和/或非法命令序列的模式和/或与非法命令和/或命令序列有关的其它数据可硬译码于模式寄存器302中。
比较器304可接收来自模式寄存器302的模式Pat以及命令和/或命令序列CS。在一些实施例中，可从命令序列产生器(例如命令序列产生器202)接收CS。比较器304可执行模式匹配操作以确定CS是否包含Pat。在一些实施例中，举例来说，当模式寄存器302包含多于一个模式时，比较器304可执行用于多个模式Pat的模式匹配操作。可循序地或并行地对多个模式执行模式匹配操作。基于模式匹配操作的确定，比较器304可产生结果Res。在一些实施例中，Res可包含Pat存在于CS中的次数的计数值、在CS中发现多个模式的哪个Pat，和/或其组合。举例来说，Res可包含CS中发现的非法命令和/或序列和/或已经发现非法命令和/或序列的次数的指示。在一些实施例中，模式匹配电路系统300可响应于比较器304执行的模式匹配操作确定非法命令和/或序列存在于CS中而激活停止命令信号StpCMD和/或命令警报信号CMD_Alrt。
在一些实施例中，比较器304可包含比较器逻辑，例如多个XOR逻辑电路。逻辑电路的数目可至少部分地基于待匹配模式中的长度(例如，位数目)。在一些实施例中，比较器304可包含一或多个内容可寻址存储器(CAM)单元。在一些实施例中，比较器304中可包含其它逻辑电路或其它电路组件(例如，运算放大器)。
在一些实施例中，比较器304可包含缓冲器312。缓冲器312可暂时存储接收到的一或多个命令直到已经获取所要序列长度为止。在这些实施例中，作为从命令序列产生器接收CS的替代或补充，比较器304可从命令解码器(例如，命令解码器106、命令解码器201)接收命令。因此，在一些实施例中，可省略命令序列产生器。
结果寄存器306可响应于模式匹配操作而存储比较器304输出的一或多个结果Res。在一些实施例中，结果寄存器306可包含多个寄存器310。每一寄存器310可存储一或多个结果。在一些实施例中，结果寄存器306可包含多用途寄存器(MPR)。在这些实施例中，可使用MPR读取命令读取结果寄存器306。在其它实施例中，可响应于结果寄存器读取命令从结果寄存器306读取结果。在一些实施例中，所述结果可提供给计数比较器，例如计数比较器206。任选地，在一些实施例中，作为提供给结果寄存器306的补充或替代，比较器304可将Res提供给计数比较器。
在一些实施例中，结果寄存器306可将结果提供给IO电路，例如IO电路122。在一些实施例中，结果寄存器306可将结果提供给命令数据寄存器，例如命令数据寄存器208。在一些实施例中，结果寄存器306可存储与非法命令和/或序列或所有命令和/或序列有关的命令数据并将CMD_Data提供给IO电路。在这些实施例中，可省略命令数据寄存器。
图4是根据本公开的实施例的方法400的流程图。在一些实施例中，方法400中的一些或全部可由跟踪电路系统130、跟踪电路系统200和/或模式匹配电路系统300执行。
在框402处，可执行“接收命令序列”。所述命令序列可包含至少一个命令。在一些实施例中，可通过命令序列产生器(例如命令序列产生器202)接收命令序列。在一些实施例中，可通过模式匹配电路系统(例如模式匹配电路系统204和/或模式匹配电路系统300)的缓冲器(例如缓冲器312)接收命令序列。
在框404处，可执行“将所述命令序列与模式进行比较并产生结果”。所述比较可由模式匹配电路系统执行。在一些实施例中，所述比较可由模式匹配电路系统的比较器(例如比较器304)执行。在一些实施例中，所述模式可对应于包含至少一个非法命令的非法命令序列。
当所述结果指示命令序列包含所述模式时，在框406处，可执行“增加与命令序列相关联的计数”并且在框408处，可执行“将所述计数与阈值进行比较”。所述增加和比较可由计数比较器(如计数比较器206)执行。如果所述结果指示所述命令序列不包含所述模式，那么方法400可在框404之后结束且可以不执行框406和408。
当计数等于或大于阈值时，在框410处，可执行“激活信号”。在一些实施例中，所述信号可阻止执行命令序列。举例来说，所述信号可致使命令解码器(例如命令解码器106)阻止执行和/或修改命令序列。如果所述结果指示计数不等于或大于阈值，那么方法400可在框408之后结束且可以不执行框410。
任选地，在一些实施例中，在框412处，可执行“存储命令数据”。所述命令数据可与命令序列相关联。在一些实施例中，所述命令数据可存储于寄存器(例如命令数据寄存器208)中。在一些实施例中，即使不执行框406和408和/或框410仍可执行框412。在一些实施例中，可响应于寄存器读取命令而从寄存器提供命令数据。
图5是根据本公开的实施例的包含存储器装置508的计算系统500的框图。计算系统500可包含用户接口502、处理器504、存储器控制器506和存储器装置508。
用户接口502可包含从用户501接收输入和/或提供输出(例如，文本、图形、声音)给用户501的一或多个组件。实例组件包含但不限于键盘、鼠标、触摸屏、显示器(例如，液晶显示器)、扬声器和麦克风。处理器504可包含执行计算操作的一或多个处理单元。在一些实施例中，处理器504可为多核心和/或多线程处理器。处理器504可至少部分地基于用户接口502从用户501接收的输入而执行计算操作。
存储器控制器506可提供处理器504和存储器装置508之间的接口。存储器控制器506可从处理器504接收命令，例如对检索和/或存储来自由处理器504执行的计算操作的数据的请求。存储器控制器506可将来自处理器504的命令转译成存储器装置508可执行的存储器命令。存储器控制器506可以其中存储器装置508可存储数据(例如，存储于包含在存储器装置508中的存储器阵列中)的方式另外提供来自处理器504的数据。存储器控制器506可从存储器装置508接收处理器504请求的数据和/或从存储器装置508接收其它信息。存储器控制器506可将数据提供给处理器504。
在一些实施例中，存储器装置508可包含图1中示出的装置100。在一些实施例中，存储器装置508可包含图1中示出的跟踪电路系统130和/或图2中示出的跟踪电路系统200。跟踪电路系统可用于检测和/或阻止非法命令和/或序列(为简洁起见，非法个别命令和命令序列两者将被称作非法命令)的执行。
在图5所示的实例中，用户501可将非法命令提供给计算装置500。用户501可为与计算装置500交互的另一装置或人员。用户501可为不被准许存取计算系统500或其部分的用户。然而，用户501可为计算系统500的无意中致使发出非法命令的合法用户。举例来说，用户501可能错读存储器装置508规范并且在命令之间提供不足时延或编程致使发出太多命令的有缺陷环路。在不考虑用户501的意图的情况下，在一些实施例中，非法命令可提供给用户接口502。在其它实施例中，用户501可绕过用户接口502并且将非法命令直接提供给处理器504、存储器控制器506和/或存储器装置508。非法命令可提供给存储器装置508(例如，直接或经由用户接口502、处理器504和/或存储器控制器506)。
在一些实施例中，可通过存储器装置508的命令解码器(例如命令解码器106和/或命令解码器201)接收非法命令。所述命令可提供给存储器装置508的跟踪电路系统。可通过跟踪电路系统，例如通过模式匹配电路系统(例如模式匹配电路系统204和/或模式匹配电路系统300)和/或计数比较器(例如计数比较器206)来检测非法命令。响应于检测到非法命令，跟踪电路系统可阻止命令解码器致使非法命令被存储器装置508执行。在一些实施例中，命令解码器可修改非法命令。跟踪电路系统可另外发出命令警报信号(CMD_Alert)。命令警报信号可包含指示非法命令被检测到、不被执行和/或经修改的数据。命令警报信号可提供给存储器控制器506。在一些实施例中，命令警报信号可从存储器控制器506提供到处理器504，在一些实施例中，所述处理器504可将命令警报信号提供给用户接口502。在一些实施例中，用户接口502可将命令警报信号提供给用户501。在一些实施例中，响应于命令警报信号，处理器504和/或用户接口502可被配置成约束对计算系统500的存取。举例来说，用户接口502可拒绝接受来自用户501的另外输入直到接收到口令或其它鉴认为止。在另一实例中，处理器504可在一段时间内和/或在从用户接口502接收到“解除警报(all clear)”信号之前中止执行计算操作。系统500可响应于命令警报信号而采取其它动作且本公开的实施例不限于前两个实例。
在一些实施例中，本文所公开的设备和方法可允许检测非法命令和/或命令序列。在一些实施例中，本文所公开的设备和方法可阻止执行非法命令和/或命令序列。在一些实施例中，本文所公开的设备和方法可允许修改非法命令和/或命令序列。在一些实施例中，本文所公开的设备和方法可允许通知接收到非法命令和/或命令序列和/或允许提供命令数据。在一些应用中，本文所公开的设备和方法可阻止归因于执行非法命令和/或命令序列对存储器装置的损坏。虽然本文中提供的实例是指DRAM，但本公开的原理不限于特定存储器类型。
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分离和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述意图仅为说明性的，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已特定详细地描述了本公开的各种实施例，但还应了解，可由所属领域的普通技术人员设计多个修改和替代实施例而不会脱离如所附权利要求书中所阐述的本公开的更广和预期精神和范围。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
命令序列产生器，其被配置成接收和存储命令并且提供包含至少一个命令的命令序列；
模式匹配电路系统，其被配置成接收所述命令序列并且将所述命令序列与模式进行比较并产生结果，其中所述结果指示所述模式是否包含在所述命令序列中，其中所述模式对应于一或多个命令；和
计数比较器，其被配置成接收所述结果，且当所述结果指示所述模式包含在所述命令序列中时，所述计数比较器被进一步配置成更新与包含所述模式的所述命令序列相关联的计数值并将所述计数值与阈值进行比较，
其中所述计数比较器被进一步配置成基于所述计数值与所述阈值的比较，激活停止命令信号或命令警报信号中的至少一个。
2.根据权利要求1所述的设备，其另外包括命令数据寄存器，所述命令数据寄存器被配置成存储与包含所述模式的所述命令序列相关联的命令数据。
3.根据权利要求2所述的设备，其中所述命令数据寄存器被配置成响应于寄存器读取命令而提供所述命令数据。
4.根据权利要求1所述的设备，其中所述计数比较器被配置成在一时间间隔之后重置所述计数值。
5.根据权利要求4所述的设备，其中所述时间间隔至少部分地基于时钟信号。
6.根据权利要求1所述的设备，其中所述模式匹配电路系统包含：
模式寄存器，其被配置成存储所述模式；和
比较器，其被配置成将所述命令序列与所述模式进行比较并且产生所述结果。
7.根据权利要求6所述的设备，其中所述模式匹配电路系统另外包含被配置成存储所述结果的结果寄存器。
8.根据权利要求6所述的设备，其中所述模式寄存器被进一步配置成存储所述阈值并将所述阈值提供给所述计数比较器。
9.根据权利要求6所述的设备，其中所述模式寄存器被进一步配置成存储所述命令序列中的数个命令并将所述数个命令提供给所述命令序列产生器。
10.根据权利要求1所述的设备，其中所述计数比较器包含比较器和计数器。
11.一种设备，其包括：
命令解码器，其被配置成解码从存储器控制器接收的命令；和
电路系统，其被配置成接收所述命令并且分析所述命令以确定所述命令是否包含非法命令或非法命令序列中的至少一个，其中当所述电路系统确定所述命令包含所述非法命令或所述非法命令序列中的至少一个时，所述电路系统被进一步配置成将作用中停止命令信号提供给所述命令解码器，其中所述命令解码器被配置成响应于所述作用中停止命令信号而阻止执行所述非法命令或命令序列。
12.根据权利要求11所述的存储器，其中当所述电路系统确定所述命令包含所述非法命令或所述非法命令序列中的至少一个时，所述电路系统被进一步配置成将活动命令警报信号提供给所述存储器的警报引脚。
13.根据权利要求11所述的存储器，其另外包括IO电路，其中所述电路系统被配置成将与所述命令相关联的命令数据提供给所述IO电路。
14.根据权利要求13所述的存储器，其中所述命令数据响应于寄存器读取命令而提供给所述IO电路。
15.根据权利要求13所述的存储器，其中所述命令数据响应于确定所述命令包含所述非法命令或所述非法命令序列中的至少一个而提供给所述IO电路。
16.根据权利要求11所述的存储器，其另外包括内部时钟产生器，所述内部时钟产生器被配置成将时钟信号提供给所述跟踪电路系统，其中确定所述命令是否包含所述非法命令或所述非法命令序列中的所述至少一个至少部分地基于所述时钟信号。
17.根据权利要求11所述的存储器，其中所述命令解码器被配置成通过修改所述非法命令或命令序列来阻止执行所述非法命令或命令序列。
18.一种方法，其包括：
从存储器控制器接收包含至少一个命令的命令序列；
将所述命令序列与对应于包含至少一个非法命令的非法命令序列的模式进行比较；
当结果指示所述命令序列包含所述模式时，增加与所述命令序列相关联的计数并将所述计数与阈值进行比较；和
发出被配置成当所述计数等于或大于所述阈值时阻止执行所述命令序列的信号。
19.根据权利要求18所述的方法，其另外包括将与所述命令序列相关联的命令数据存储于寄存器中。
20.根据权利要求19所述的方法，其另外包括：
接收读取寄存器命令；和
响应于所述读取寄存器命令而提供所述命令数据。
CN202180024969.0A 2020-04-06 2021-03-23 用于命令/地址跟踪的设备和方法 Withdrawn CN115516564A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/840,946 2020-04-06
US16/840,946 US11410713B2 (en) 2020-04-06 2020-04-06 Apparatuses and methods for detecting illegal commands and command sequences
PCT/US2021/023700 WO2021206903A1 (en) 2020-04-06 2021-03-23 Apparatuses and methods for command/address tracking

Publications (1)

Publication Number Publication Date
CN115516564A true CN115516564A (zh) 2022-12-23

Family

ID=77922788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024969.0A Withdrawn CN115516564A (zh) 2020-04-06 2021-03-23 用于命令/地址跟踪的设备和方法

Country Status (5)

Country Link
US (2) US11410713B2 (zh)
EP (1) EP4133486A4 (zh)
KR (1) KR20220160048A (zh)
CN (1) CN115516564A (zh)
WO (1) WO2021206903A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586383B2 (en) 2018-10-16 2023-02-21 Micron Technology, Inc. Command block management
US11410713B2 (en) 2020-04-06 2022-08-09 Micron Technology, Inc. Apparatuses and methods for detecting illegal commands and command sequences
US11676052B2 (en) * 2020-04-15 2023-06-13 Micron Technology, Inc. Apparatuses and methods for inference processing on edge devices
KR20230077455A (ko) * 2021-11-25 2023-06-01 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9417297D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Method and apparatus for testing an integrated circuit device
US6307779B1 (en) * 2000-07-28 2001-10-23 Micron Technology, Inc. Method and circuitry for bank tracking in write command sequence
US6654848B1 (en) * 2000-09-15 2003-11-25 Advanced Micro Devices, Inc. Simultaneous execution command modes in a flash memory device
US20070245036A1 (en) * 2006-03-03 2007-10-18 Khaled Fekih-Romdhane Illegal commands handling at the command decoder stage
KR102087603B1 (ko) * 2013-10-07 2020-03-11 삼성전자주식회사 메모리 테스트 장치 및 이의 동작 방법
KR102272259B1 (ko) * 2015-07-01 2021-07-06 삼성전자주식회사 커맨드 연동 클럭 생성 스키마를 갖는 반도체 메모리 장치
US10068631B2 (en) 2015-07-08 2018-09-04 Texas Instruments Incorporated Dual mode memory array security apparatus, systems and methods
US9817714B2 (en) 2015-08-28 2017-11-14 Intel Corporation Memory device on-die error checking and correcting code
US10031677B1 (en) 2015-10-14 2018-07-24 Rambus Inc. High-throughput low-latency hybrid memory module
KR102316279B1 (ko) 2015-10-19 2021-10-22 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 에스에스디
US20190096472A1 (en) 2017-09-25 2019-03-28 Intel Corporation Memory chip having reduced baseline refresh rate with additional refreshing for weak cells
US11042492B2 (en) * 2017-10-24 2021-06-22 Rambus Inc. Memory module with programmable command buffer
KR102536788B1 (ko) * 2018-09-05 2023-05-30 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작 방법
US10866747B2 (en) * 2019-02-10 2020-12-15 Hewlett Packard Enterprise Development Lp Securing a memory drive
US11410713B2 (en) 2020-04-06 2022-08-09 Micron Technology, Inc. Apparatuses and methods for detecting illegal commands and command sequences

Also Published As

Publication number Publication date
US20220335993A1 (en) 2022-10-20
KR20220160048A (ko) 2022-12-05
WO2021206903A1 (en) 2021-10-14
EP4133486A1 (en) 2023-02-15
US20210312961A1 (en) 2021-10-07
EP4133486A4 (en) 2024-05-08
US11410713B2 (en) 2022-08-09
US11682435B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
US10755763B2 (en) Apparatuses and methods for detection refresh starvation of a memory
US11682435B2 (en) Apparatuses and methods for detecting illegal commands and command sequences
US11462291B2 (en) Apparatuses and methods for tracking word line accesses
US11271735B1 (en) Apparatuses, systems, and methods for updating hash keys in a memory
JP6291157B2 (ja) エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法
US11881247B2 (en) Apparatuses, systems, and methods for resetting row hammer detector circuit based on self-refresh command
US11664063B2 (en) Apparatuses and methods for countering memory attacks
CN112287404B (zh) 具有安全机制的设备及其操作方法
US12032834B2 (en) Memory with address-selectable data poisoning circuitry, and associated systems, devices, and methods
US20220391396A1 (en) Apparatuses and methods for on-memory pattern matching
US20240282355A1 (en) Apparatuses, systems, and methods for controller directed targeted refresh operations
CN116956368A (zh) 用于管理元数据安全性和存取的设备、系统和方法
KR20220141879A (ko) 온 메모리 패턴 매칭을 인터페이싱하기 위한 장치 및 방법
US10990317B2 (en) Memory with automatic background precondition upon powerup
US20230061037A1 (en) Apparatus with power-based data protection mechanism and methods for operating the same
US20240112717A1 (en) Memory with deterministic worst-case row address servicing, and associated systems, devices, and methods
US11532358B2 (en) Memory with automatic background precondition upon powerup
US20240038290A1 (en) Memory with partial array density security, and associated systems, devices, and methods
CN118251655A (zh) 用于刷新合规性的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20221223