JP6291157B2 - エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法 - Google Patents

エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法 Download PDF

Info

Publication number
JP6291157B2
JP6291157B2 JP2012131050A JP2012131050A JP6291157B2 JP 6291157 B2 JP6291157 B2 JP 6291157B2 JP 2012131050 A JP2012131050 A JP 2012131050A JP 2012131050 A JP2012131050 A JP 2012131050A JP 6291157 B2 JP6291157 B2 JP 6291157B2
Authority
JP
Japan
Prior art keywords
refresh
scrubbing
command
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012131050A
Other languages
English (en)
Other versions
JP2012256414A (ja
Inventor
郁 成 姜
郁 成 姜
鶴 洙 柳
鶴 洙 柳
朴　哲　佑
哲 佑 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012256414A publication Critical patent/JP2012256414A/ja
Application granted granted Critical
Publication of JP6291157B2 publication Critical patent/JP6291157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明は、エラー訂正回路（ＥＣＣ）を具備したオンチップ・データ・スクラビング装置及び方法に係り、さらに詳細には、半導体メモリ装置のチップ内部で、データ・スクラビングを行うエラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法に関する。
高性能電子システムに広く使われている半導体メモリ装置は、その容量及び速度がいずれも増加している。半導体メモリ装置の一例としてＤＲＡＭ（dynamic random-access memory）は、揮発性メモリ（volatile-memory）であって、キャパシタに保存されている電荷（charge）によってデータを判定するメモリである。キャパシタに保存された電荷は、経時的に多様な形態にリーク（leakage）されうるので、キャパシタに保存されたデータが消滅することを防止するために、データ（電荷）を再充電するリフレッシュ（refresh）動作が要求される。
半導体メモリ装置が、ノート型パソコン、携帯電話などのモバイル装置に広く利用されるにつれて、半導体メモリ装置の消費電力を減少させる必要性が存在する。しかし、ＤＲＡＭのような動的メモリ装置の場合、リフレッシュ動作を行うために待機消費電力が増大するという問題が発生する。また、ＤＲＡＭが高集積化されるにつれて、キャパシタのキャパシタンス値が低減するので、シングルビット（single bit）以上のエラーが発生し、データの信頼性を低下させるという問題が発生する。
本発明は、前記問題点を解決するためのものであり、オートリフレッシュ時に消費される電力を低減させたエラー訂正回路を具備するオンチップ・データ・スクラビング装置及び方法を提供することを目的とする。
本発明の他の目的は、シングルビット以上のエラーの蓄積を防止し、データの信頼性を向上させたエラー訂正回路を具備するオンチップ・データ・スクラビング装置及び方法を提供することである。
前記のような目的を達成するために、本発明の一実施形態によるメモリ装置のリフレッシュ方法は、前記メモリ装置の対応する部分に対して、スクラビングのない少なくとも１つのリフレッシュを行う段階、及び前記メモリ装置の対応する部分に対して、スクラビングを有する少なくとも１つのリフレッシュを行う段階を含むことを特徴とする。
一方、本発明の一実施形態によるメモリ装置のリフレッシュ管理部は、前記メモリ装置の対応する部分に対して、スクラビングのない少なくとも１つのリフレッシュの実行を制御する第１カウンタ、及び前記メモリ装置の対応する部分に対して、スクラビングを有する少なくとも１つのリフレッシュの実行を制御する第２カウンタを具備することを特徴とする。
一方、本発明の一実施形態によるメモリ装置は、セルアレイ及びリフレッシュ管理部を具備し、前記リフレッシュ管理部は、前記セルアレイの対応する部分に対して、スクラビングのない少なくとも１つのリフレッシュの実行を制御する第１カウンタ、及び前記セルアレイの対応する部分に対して、スクラビングを有する少なくとも１つのリフレッシュの実行を制御する第２カウンタを具備することを特徴とする。
本発明のエラー訂正回路を具備するオンチップ・データ・スクラビング装置及び方法によれば、オートリフレッシュ周期を増大させることによって、オートリフレッシュ動作時に消費される電力を低減させると共に、オートリフレッシュ周期増大によるビットエラーの発生を防止することができる。また、スクラビング・リフレッシュ動作によって、シングルビット以上のエラーの蓄積を防止し、エラー統計をモニタリングすることにより、ハードフェイル検出及びリペア動作を行うことによって、データの信頼性を向上させることができる。
本発明が適用される半導体メモリ装置、メモリ・モジュール及びメモリシステムを示すブロック図。 図１のＤＲＡＭチップの一具現例を示すブロック図。 図１のＤＲＡＭチップの一具現例におけるオートリフレッシュ周期を増大させる一例を示す図。 オートリフレッシュ周期情報を、ＤＲＡＭチップ内に保存した一例を示すメモリシステムのブロック図。 オートリフレッシュ周期情報をメモリ・モジュールのＳＰＤ（serial presence detect）に保存した一例を示すメモリシステムのブロック図。 本発明の一実施形態による半導体メモリ装置の動作方法を示すフローチャート。 本発明の他の実施形態による半導体メモリ装置を示すブロック図。 スクラビング・リフレッシュ動作の一例を示す図。 図６のスクラビング・リフレッシュ管理部の一具現例を示すブロック図。 図６のスクラビング・リフレッシュ管理部の一具現例を示すブロック図。 新規コマンドによってスクラビング・リフレッシュが行われる例を示す図。 新規コマンドによってスクラビング・リフレッシュが行われる例を示す図。 図９Ａの半導体メモリ装置の動作方法を示すフローチャート。 リフレッシュ・コマンドによってスクラビング・リフレッシュが行われる例を示す図。 図１１の半導体メモリ装置の動作方法を示すフローチャート。 本発明の他の実施形態によるメモリシステムを示すブロック図。 本発明の他の実施形態によるメモリシステムを示すブロック図。 本発明のさらに他の実施形態によるメモリシステムを示すブロック図。 本発明のさらに他の実施形態によるメモリシステムを示すブロック図。 本発明の他の実施形態によるメモリシステムの動作方法を示すフローチャート。 図１５のメモリシステムの動作方法に適用されるＤＲＡＭチップの一具現例を示すブロック図。 図１５のメモリシステムの動作方法に適用されるＤＲＡＭチップの他の具現例を示すブロック図。 本発明の実施形態が適用されるメモリシステムの一例を示すブロック図。 本発明の実施形態が適用されるメモリシステムの他の例を示すブロック図。 本発明の一実施形態によるメモリシステムが装着されたコンピュータシステムを示すブロック図。 リフレッシュ管理部を有する半導体メモリ装置の一例を示すブロック図。 図２１の半導体メモリ装置の動作方法の一例を示すフローチャート。 図２１の半導体メモリ装置で行われる多数のスクラビング・リフレッシュ及びスクラビングのないリフレッシュの動作の一例を示す図。
以下、本発明の望ましい実施形態について、本発明が属する技術分野で当業者に、本発明の徹底した理解を提供する以外には他の意図なしに、添付した図面を参照しつつ、詳細に説明する。
半導体メモリ装置としてＤＲＡＭ（dynamic random-access memory）は、有限データ保有（finite data retention）特性を有するので、正常なセルの場合にも、スペック（spec）で定めた時間が過ぎれば、そのデータの有効性が保証されない。これに対応するための対策の一例としてのリフレッシュ対策は、スペック値が６４ｍｓである場合、このスペック値で設定されるリフレッシュ周期ごとに、ＤＲＡＭセルに保存されたデータをリフレッシュする。
ＤＲＡＭセルがだんだんと小さくなるにつれて、データ保有特性が低下するので、スペック値は、さらに小さい値に修正される可能性があって、この場合、リフレッシュをさらに頻繁に行うので、消費電力が増加する。また、ＤＲＡＭセルがだんだんと小さくなることによって、シングルビット（single bit）以上のエラーが発生し、エラー訂正回路（ＥＣＣ）によってエラーが訂正されなかったり、物理的なエラー（例えば、ハードフェイル（hard fail））が発生する確率が上昇する。
以下の本発明の実施形態では、消費電力を低減させると共に、エラーの蓄積を防止し、データの信頼性を向上させることができる半導体メモリ装置及びこれを含むメモリ・モジュール、メモリシステムが開示される。
図１は、本発明が適用される半導体メモリ装置、メモリ・モジュール及びメモリシステムを示すブロック図である。図１に図示されているように、本発明の一実施形態によるメモリシステム１００は、メモリ・モジュール１０００と、メモリ・コントローラ２０００とを含む。また、メモリ・モジュール１０００は、モジュール・ボード（module board）上に装着された一つ以上の半導体メモリ装置１１００を具備し、例えば、半導体メモリ装置１１００は、ＤＲＡＭチップであってもよい。ＤＲＡＭチップは、ＤＲＡＭセルがアレイ状に配置されるメモリアレイを含む。以下の説明では、半導体メモリ装置１１００が、ＤＲＡＭチップであると仮定する。
メモリ・コントローラ２０００は、メモリ・モジュール１０００に備わる半導体メモリ装置１１００を制御するための各種信号、例えば、コマンド／アドレスＣＭＤ／ＡＤＤ、クロック信号ＣＬＫを提供し、メモリ・モジュール１０００と通信し、データＤＱをメモリ・モジュール１０００に提供したり、あるいはデータＤＱをメモリ・モジュール１０００から受信する。
ＤＲＡＭチップ１１００は、メモリアレイを含み、メモリアレイは、多数個のバンク（bank）を含むことができる。また、それぞれのバンクは、多数枚のページ（page）を含んでもよい。ページは、１回のＲＡＳ active命令が印加されたとき、バンクからビットライン・センスアンプに移動するデータブロックを示し、それぞれのページは、多数の領域（以下、サブページとする）に区分される。
図２Ａ及び図２Ｂは、図１のＤＲＡＭチップの一具現例を示すブロック図及びオートリフレッシュ周期を増大させる一例を示す図である。図２Ａに図示されているように、ＤＲＡＭチップ１１００は、多数のＤＲＡＭセルを含むメモリアレイ１１１０、ロウ・デコーダ（Row ＤＥＣ）１１２１、ドライバ／センスアンプ（ＩＯＤＲＶ／ＩＯＳＡ）１１２２及びカラム・デコーダ（ＣＯＬ ＤＥＣ）１１２３を含む。
また、データの入出力と関連して、ＤＲＡＭチップ１１００は、エラー訂正回路（ＥＣＣ）１１７０、並びにリードデータ経路部（ＷＤ Path）１１８２及びライトデータ経路部（ＷＤ Path）１１８１を含む。また、メモリアレイ１１１０の駆動のための周辺回路として、ＤＲＡＭチップ１１００は、コマンド・デコーダ（ＣＭＤ ＤＥＣ）１１３０、リフレッシュ制御回路１１４０、内部アドレス発生部（ＡＤＤ Ｇｅｎ）１１５１及びアドレス・バッファ部（ＡＤＤ Ｂｕｆ）１１５２を具備することができ、また、リフレッシュの周期情報（例えば、オートリフレッシュ周期情報（Cycle Info））を不揮発性形態で保存する周期情報保存部１１６０を具備することができる。
コマンド・デコーダ１１３０は、外部から入力されるコマンドＣＭＤをデコーディングし、ＤＲＡＭチップ１１００を駆動するための内部コマンドを発する。また、外部のアドレスＡＤＤＲは、アドレス・バッファ部１１５２に提供され、ロウを選択するためのロウ・アドレスＡＤＤ＿Ｒと、カラムを選択するためのカラム・アドレスＡＤＤ＿Ｃは、それぞれロウ・デコーダ１１２１及びカラム・デコーダ１１２３に提供される。
一方、コマンド・デコーダ１１３０のデコーディング結果によって、ＤＲＡＭチップ１１００は、オートリフレッシュ・モードやセルフリフレッシュ・モードに入り、リフレッシュ制御回路１１４０は、コマンド・デコーダ１１３０のデコーディング結果に応答し、リフレッシュ信号ＲＥＦ＿Ｓを発する。
また、内部アドレス発生部１１５１は、リフレッシュ信号ＲＥＦ＿Ｓに応答してリフレッシュが行われるページを選択するための内部アドレスＡＤＩを発し、これをアドレス・バッファ部１１５２に提供する。アドレス・バッファ部１１５２は、その内部にスイッチ（図示せず）を具備し、リード（read）／ライト（write）動作時には、外部のアドレスＡＤＤＲを選択的に出力し、オートリフレッシュ・モードやセルフリフレッシュ・モードに入るときには、内部アドレスＡＤＩを選択的に出力する。
オートリフレッシュ動作時、ＤＲＡＭチップ１１００で消費される電力を低減させるために、オートリフレッシュ周期を調節する。このために、ＤＲＡＭチップ１１００のテストモードで、オートリフレッシュ周期を調節してテストを行い、エラー訂正が可能なビットエラーが発生するまで、オートリフレッシュ周期を増大させる。エラー訂正回路１１７０が、シングルビットエラーを訂正することができるハミングコード（hamming code）を利用する場合、シングルビットエラーが発生するレベルまで、オートリフレッシュ周期を増大させ、当該オートリフレッシュ周期情報を、周期情報保存部１１６０に保存する。データリード時、メモリアレイ１１１０でリードされたデータは、エラー訂正回路１１７０に提供され、エラーが発生したビットが訂正されて出力される。
周期情報保存部１１６０に保存されたオートリフレッシュ周期情報は、ＤＲＡＭチップ１１００の駆動時、外部のコントローラ（図示せず）に提供される。外部のコントローラは、オートリフレッシュ周期情報を参照し、情報に対応する周期として、オートリフレッシュ・コマンドをＤＲＡＭチップ１１００に提供する。リフレッシュ制御部１１４０は、周期情報保存部１１６０に保存された情報に係わるオートリフレッシュ・コマンドに応答してオートリフレッシュを行う。
前述のとおり、受信されるオートリフレッシュ・コマンドの周期は、シングルビットエラーを発生させるレベルまで増大し、メモリアレイ１１１０でリードされたデータにエラーが発生する場合、エラー訂正回路１１７０は、エラーを検出及び訂正を行い、リードデータ経路１１８２を介して、エラー訂正されたデータを外部に提供する。
オートリフレッシュ周期を増大させるための方策として、図２Ａでは、ＤＲＡＭチップ１１００内にオートリフレッシュ周期情報を、不揮発性形態で保存し、ＤＲＡＭチップ１１００の駆動時、オートリフレッシュ周期情報を外部のコントローラに提供する例について説明した。このような場合には、コントローラ側で、既存に比べて変更事項が発生する。一方、図２Ｂは、コントローラの側では、既存に比べて変更事項なしに、ＤＲＡＭチップ１１００内で、hidden方式でオートリフレッシュ周期を増大させる一例を示す。
例えば、ＤＲＡＭチップ１１００で、６４ｍｓごとにあらゆるバンクのページをリフレッシュするようにスペックによって定義された場合、リフレッシュ・コマンドが受信されるたびに、あらゆるバンク内で、特定ワードラインに連結されたページが同時にリフレッシュされ、内部カウンタによってリフレッシュされるページを、順次に１枚ずつ増加させる。
図２Ｂに図示されたhidden方式の場合、外部コントローラは、既存に比べて変更事項なしに、６４ｍｓのスペックを満足するように、リフレッシュ・コマンドを提供し、ＤＲＡＭチップ１１００は、リフレッシュ・コマンドを受信するたびに、一部のバンクだけをリフレッシュさせることにより、ＤＲＡＭチップ１１００の内部において、オートリフレッシュ周期が増大する効果を有するようにする。
図２Ｂの場合、オートリフレッシュ周期を２倍に増大させる例を示し、図２Ｂに図示されているように、１つのリフレッシュ周期の間、一部のバンク（バンクＡ，Ｂ）のページを活性化してリフレッシュを行い、次のリフレッシュ周期の間、残りのバンク（バンクＣ，Ｄ）のページを活性化してリフレッシュを行う。これにより、スペックの２倍の周期（１２８ｍｓ）で、全体バンク（バンクＡ，Ｂ，Ｃ，Ｄ）がリフレッシュされる。リフレッシュ・コマンドに応答して選択されるバンクの数を調節することによって、オートリフレッシュ周期を異ならせて調節することができる。
図３は、オートリフレッシュ周期情報を、ＤＲＡＭチップ内に保存した一例を示すメモリシステムのブロック図である。図３に図示されているように、ＤＲＡＭチップのテスト段階で設定されたオートリフレッシュ周期情報（Cycle Info）が、ＤＲＡＭチップ１１００内に、不揮発性形態で保存されてもよい。周期情報保存部１１６０は、不揮発性メモリ、アンチヒューズ（anti−fuse）または電気的ヒューズ（ｅ−fuse）などの形態のうちいずれか一つによって具現され、図３ではその一例として、周期情報保存部１１６０が電気的ヒューズで具現される。
メモリシステム１００の初期動作時、メモリ・モジュール１０００に装着されたＤＲＡＭチップ１１００内の周期情報保存部１１６０に保存されたオートリフレッシュ周期情報は、メモリ・コントローラ２０００に提供される。メモリ・コントローラ２０００は、オートリフレッシュ周期情報を参照し、所定の周期としてオートリフレッシュ・コマンドＣＭＤ＿ｒｅｆを発し、これをメモリ・モジュール１０００に提供する。
前述の通り、メモリ・コントローラ２０００に提供されるオートリフレッシュ・コマンドＣＭＤ＿ｒｅｆの周期は、ＤＲＡＭチップ１１００内の周期情報保存部１１６０に保存された情報に対応する値を有し、また、ＤＲＡＭチップ１１００のデータに発生したエラーが、エラー訂正回路（図示せず）によって訂正可能な限度で、オートリフレッシュの周期が増大する。これにより、オートリフレッシュ動作による消費電力を低減させると同時に、リフレッシュ周期増大によって発生したエラーを、ＤＲＡＭチップ１１００内で訂正させる。
図４は、オートリフレッシュ周期情報を、メモリ・モジュールのＳＰＤ（serial presence detect）に保存した一例を示すメモリシステムのブロック図である。メモリ・モジュール１０００が、サーバ用モジュールであるＲＤＩＭＭ（registereddualin-linememorymodule）などの形態を有する場合、メモリ・モジュール１０００には、当該モジュール情報及び／またはＤＲＡＭチップ１１００の情報を、不揮発性形態で保存するＳＰＤ１３００が装着されてもよい。
ＳＰＤ １３００は、不揮発性メモリ（一例として、ＥＥＰＲＯＭ（electrically erasable programmable read-only memory））を具備し、ＤＲＡＭチップ１１００に係わる各種情報（例えば、ロウ・アドレス及びカラム・アドレスの個数、データ幅（width）、ランクの数、ランク当たりメモリ密度、メモリ装置の個数及びメモリ装置当たり密度など）や、ＤＲＡＭチップ１１００のテスト段階で設定されたオートリフレッシュ周期情報などを保存する。
メモリシステム１００の初期動作時、ＳＰＤ １３００に保存されたオートリフレッシュ周期情報がメモリ・コントローラ２０００に提供され、また、メモリ・コントローラ２０００は、このオートリフレッシュ周期情報を参照し、所定の周期としてオートリフレッシュ・コマンドＣＭＤ＿ｒｅｆを発し、これをメモリ・モジュール１０００に提供する。
一方、前記図面には図示されていないが、ＤＲＡＭチップ別に区分し、オートリフレッシュ周期を設定するのではなく、多数のＤＲＡＭチップについて増大した周期を一括的に定義し、テストモード時にエラーの発生をスクリーンすることができる。テストモード時、一括的に定義された周期によって、オートリフレッシュ動作を行い、これによるエラーの発生をスクリーンすることにより、所定の条件を満足することができないチップをフェイルチップ（fail chip）と判別する。
一括して定義されたオートリフレッシュ周期情報を、ＤＲＡＭチップ内に保存したり、あるいはＳＰＤに保存し、また、当該メモリ・モジュールのオートリフレッシュ周期情報が、スペックによって定義された値であることを示す情報を、ＤＲＡＭチップ内またはＳＰＤにさらに保存することができる。
図５は、本発明の一実施形態による半導体メモリ装置の動作方法を示すフローチャートである。
図５に図示されているように、メモリチップ（例えば、ＤＲＡＭチップ）別にテストを行い（Ｓ１１）、テスト実行結果によって、オートリフレッシュ周期を設定する（Ｓ１２）。また、設定されたオートリフレッシュ周期情報を、ＤＲＡＭチップ内にまたはメモリ・モジュールのＳＰＤに不揮発性形態で保存する（Ｓ１３）。
図５には図示されていないが、前述の通り、テスト動作において、多数のＤＲＡＭチップについてオートリフレッシュ周期を一括してスペックとして定義し、テスト結果、当該スペックを満足することができないＤＲＡＭチップを、フェイル（fail）処理することもできる。また、オートリフレッシュ周期を設定するにあたり、ＤＲＡＭチップ内に備わるエラー訂正回路によって、エラーが訂正可能なレベルまで、オートリフレッシュ周期を増大させて設定することができる。
その後、ＤＲＡＭチップが初期駆動され（Ｓ１４）、不揮発性形態で保存されたオートリフレッシュ周期情報が、外部のコントローラに提供される（Ｓ１５）。外部のコントローラは、受信されたオートリフレッシュ周期情報を参照し、これに係わる周期を有するオートリフレッシュ・コマンドを発し、ＤＲＡＭチップは、前記オートリフレッシュ周期情報と係わる周期を有するオートリフレッシュ・コマンドを受信する（Ｓ１６）。
ＤＲＡＭチップは、受信されたオートリフレッシュ・コマンドに応答してオートリフレッシュ動作を行い（Ｓ１７）、その後、外部からリードコマンドが受信される場合、これに応答してリード動作を行う（Ｓ１８）。また、リードされたデータに対し、エラー検出動作及び訂正動作が実行され、エラー訂正されたデータは、外部に出力される（Ｓ１９）。
図６は、本発明の他の実施形態による半導体メモリ装置を示すブロック図である。図６では、半導体メモリ装置として、ＤＲＡＭチップが図示されており、本実施形態は、それ以外にも、図６のＤＲＡＭチップを含むメモリ・モジュール及びメモリシステムにいずれも適用されてもよい。
図６に図示されているように、ＤＲＡＭチップ３０００は、多数のＤＲＡＭセルを含むメモリアレイ３１００、ロウ・デコーダ（ROW ＤＥＣ）３２１０、カラム・デコーダ（ＣＯＬ ＤＥＣ）３２２０、ドライバ／センスアンプ（ＩＯＤＲＶ／ＩＯＳＡ）３２３０、コマンド・デコーダ（ＣＭＤ ＤＥＣ）３３００、アドレス・バッファ（ＡＤＤＲ Ｂｕｆ）３４００、エラー訂正回路（ＥＣＣ Unit）３５００及びリードデータ（ＲＤ Path）経路部３６２０，ライトデータ（ＷＤ Path）経路部３６１０を含む。
また、本実施形態によるスクラビング（scrubbing）・リフレッシュ動作と関連し、ＤＲＡＭチップ３０００は、スクラビング・リフレッシュ動作を管理するスクラビング・リフレッシュ管理部３７００を含む。スクラビング・リフレッシュ管理部３７００は、スクラビングを有するリフレッシュ（スクラビング・リフレッシュ）と、スクラビングのないリフレッシュ動作とを制御することができる。
スクラビング・リフレッシュ管理部３７００は、少なくとも１つのカウンタ、例えば、ロウ・カウンタ３７１０と、ページセグメント・カウンタ３７２０とを含んでもよい。ＤＲＡＭチップ３０００は、モードレジスタ・セット（ＭＲＳ）３８００をさらに具備し、このモードレジスタ・セット３８００は、動作モードを設定するためのＭＲＳコードを保存することができる。ＤＲＡＭチップ３０００の初期動作の間、モードレジスタ・セット３８００からのＭＲＳコードによって、ＤＲＡＭチップ３０００に備わる多様な回路ブロックの動作環境が設定される。
図６ではエラー訂正回路３５００及びスクラビング・リフレッシュ管理部３７００に、ＭＲＳコードが提供される例が図示されたが、エラー訂正回路３５００及びスクラビング・リフレッシュ管理部３７００以外の他の回路ブロックの動作環境も、前記ＭＲＳコードによって設定される。
ＤＲＡＭチップでは、レイテンシ・ペナルティ（latency penalty）最小化などの理由で、簡単なハミングコードが主に利用されているが、そのような場合、シングルビットエラーだけが訂正可能であるという限界が発生する。ＤＲＡＭセルのサイズがだんだんと縮小されることによって、２ビット以上のエラーが発生する確率が増大で、このような場合エラーを訂正することができないという問題が生じる。
これにより、本実施形態では、２ビット以上のエラーの累積を防止するために、ＤＲＡＭチップ内にスクラビングを有するリフレッシュ（以下、スクラビング・リフレッシュ）概念が導入される。スクラビング・リフレッシュ概念は、リフレッシュを行うと共に、スクラビング動作を行う概念であり、例えば、メモリアレイ３１００のページを活性化することによって、リフレッシュ効果を発生させつつ、活性化されたページのデータのエラーをモニタリングし、エラー訂正されたデータを、メモリアレイ３１００にライトバック（write back）することによって定義される。
図７は、スクラビング・リフレッシュ動作の一例を示す図であり、本発明の実施形態によるスクラビング・リフレッシュ動作について、図６及び図７を参照しつつ説明すれば、次の通りである。
図７では、メモリアレイ３１００のいずれか１つのバンク（BANK Ａ）のページが８Ｋｂのサイズを有し、サブページが１２８ｂを有する例が図示されている。また、それぞれのサブページに対応して８ｂのパリティが保存され、１２８ｂのサブページのデータと、８ｂのパリティとが順次にリードされ、エラー訂正回路３５００に提供される。エラー検出及び訂正と関連し、ハミングコードがエラー訂正回路３５００に適用され、リード／ライト時に適用するＥＣＣ方式と、コードワード長（code word length）は、本実施形態によるスクラビング・リフレッシュの動作に同一に適用される。
スクラビング・リフレッシュ管理部３７００は、外部のコマンドに応答し、スクラビング・リフレッシュ動作を管理する。外部のコマンドとして、新規に定義されるコマンドに応答し、スクラビング・リフレッシュ動作が行われ、または一般的なコマンドのうちいずれか１つのコマンドに応答し、スクラビング・リフレッシュ動作が行われる。具体的には、メモリアレイ３１００に係わるリード動作のためのリードコマンドとは互いに異なる信号の組み合わせ（例えば、／ＣＳ、／ＲＡＳ、／ＣＡＳ及び／ＷＥなどの信号の組み合わせ）を有するコマンドが定義され、このコマンドに応答し、スクラビング・リフレッシュ動作が行われる。または、リフレッシュ・コマンドに応答し、スクラビング・リフレッシュ動作が行われる。
スクラビング・リフレッシュ・コマンドに応答して１つのページが活性化され、このページの一部または全体サブページに係わるスクラビングのために、サブページ単位のデータ及びこれに対応するパリティがリードされる。リードされたデータ及びパリティは、エラー訂正回路３５００に提供され、エラー訂正回路３５００は、データに係わるエラー検出及び訂正動作を行う。また、エラー訂正されたデータは、メモリアレイ３１００の当該位置にライトバックされる。ライトバック動作の場合、エラーの検出結果に係わりなく行われ、またはエラーが検出された場合にのみ、エラー訂正されたデータをライトバックすることができる。
前記のようなスクラビング・リフレッシュに含まれる各種動作は、多様な形態で具現される。例えば、スクラビング・リフレッシュ・コマンドに応答し、ロウ・カウンタ３７１０がカウンティング動作を行うことによって、メモリアレイ３１００のいずれか１つのページ（例えば、第ｎページ）が活性化される。また、ページセグメント・カウンタ３７２０がカウンティング動作を行うことによって、前記活性化されたページ内の１枚以上のサブページを順次に選択する。選択されたサブページについてスクラビング動作（エラー検出／訂正及びライトバック動作）を行う。かような動作が完了すれば、活性化されたページを非活性化させ、その後、スクラビング・リフレッシュ・コマンドが受信されれば、ロウ・カウンタ３７１０のカウンティング動作によって、次の１枚のページ（例えば、第ｎ＋１ページ）が活性化される。
一方、新規に定義されるスクラビング・リフレッシュ・コマンドを利用する場合と、いずれか１つの既定義のコマンドを利用する場合とで、１つのコマンドに応答してスクラビング・リフレッシュされるサブページの枚数は、異なって設定される。スクラビング・リフレッシュ・コマンドが新規に定義される場合、このスクラビング・リフレッシュ・コマンドの受信周期（ｔｓ２ｓ）は、コントローラと半導体メモリ装置との間で新たに協議される。
スペックによって定義されたリフレッシュ周期（例えば、６４ｍｓ）ごとに、メモリアレイ３１００のあらゆるページが少なくとも１回活性化されるように、スクラビング・リフレッシュ・コマンドが半導体メモリ装置に提供され、このスクラビング・リフレッシュ・コマンドの受信周期（ｔｓ２ｓ）は、リフレッシュ周期を満足する範囲内で長く設定されてもよい。また、スクラビング・リフレッシュ・コマンドの受信周期（ｔｓ２ｓ）が長く設定されるほど、１つのスクラビング・リフレッシュ・コマンドに応答して選択されるサブページの枚数（または、スクラビングされるサブページの枚数）を増加させることができる。
一方、既定義のコマンドとして、オートリフレッシュ・コマンドが利用される場合、オートリフレッシュ・コマンドの受信周期がスペックによって定義されており、この受信周期内で、スクラビング処理が可能な枚数のサブページを選択させる。例えば、新規定義されるスクラビング・リフレッシュ・コマンドを利用する場合、１つのスクラビング・リフレッシュ・コマンドに応答し、１枚のページに含まれるあらゆるサブページに係わるスクラビング動作を行うことができる。一方、オートリフレッシュ・コマンドを利用する場合、１つのリフレッシュ・コマンドに応答し、１枚のサブページに係わるスクラビング動作を行うことができる。
前記スクラビング動作は、ＤＲＡＭチップ３０００の消費電力を増大させうる。従って、スクラビング動作に係わりなく、データエラーが発生していない場合や、訂正可能なエラーのみ発生した場合には、スクラビング動作は行わないことが適切である。すでに存在しているリフレッシュ・コマンド以外に、スクラビング・リフレッシュ・コマンドが新たに定義される場合、スクラビング・リフレッシュ管理部３７００は、新たに定義されるスクラビング・リフレッシュ・コマンドに応答し、ページ活性化、サブページ選択、エラー検出及びライトバック動作を順次に行う。
すでに存在しているリフレッシュ・コマンドが受信されれば、このコマンドに応答し、スクラビング動作なしにページの活性化及び当該ページに対するリフレッシュ動作が行われる。従って、メモリ・コントローラは、新たに定義されるスクラビング・リフレッシュ・コマンドの代わりに、リフレッシュ・コマンドを発することによって、スクラビング動作が行われないように制御する。
また、すでに存在しているリフレッシュ・コマンドを利用し、スクラビング・リフレッシュ動作を行おうとする場合、スクラビング動作の実行または非実行が設定されてもよい。このために、モードレジスタ・セット３８００は、スクラビング動作に係わるＭＲＳコードを含み、ＭＲＳコードによって、スクラビング動作が行われるか否かを示すように設定することができる。
一例として、モードレジスタ・セット３８００で、スクラビング実行モードが設定されれば、すでに存在しているリフレッシュ・コマンド（セルフリフレッシュまたはオートリフレッシュ・コマンド）に応答し、スクラビング・リフレッシュ動作が行われる。一方、モードレジスタ・セット３８００で、スクラビング非実行モードが設定されれば、エラー訂正回路３５００及びスクラビング・リフレッシュ管理部３７００のスクラビングに関連した回路はディスエーブルされ、これにより、リフレッシュ・コマンドに応答し、活性化されたページに対して、スクラビングのないリフレッシュが行われる。この場合、データエラー検出、ライトバック及びデータ・スクラビングに関連した動作を実行しない。
すでに存在しているリフレッシュ制御部及び／またはアドレスカウンタ（図示せず）が、すでに存在しているリフレッシュ・コマンドに応答し、前記スクラビングのないリフレッシュを行うために利用されてもよい。スクラビング・リフレッシュ管理部３７００は、本発明の実施形態によって、さらに備わってもよい。スクラビング・リフレッシュ管理部３７００は、新たに定義されるスクラビング・リフレッシュ・コマンドに応答して動作したり、あるいはモードレジスタ・セット３８００に設定されたＭＲＳコードによって、イネーブルされたりディスエーブルされてもよい。
図８Ａ及び図８Ｂは、図６のスクラビング・リフレッシュ管理部３７００の一具現例を示すブロック図である。図８Ａ及び図８Ｂに図示されているように、スクラビング・リフレッシュ管理部３７００は、スクラビング・リフレッシュ動作を全般的に管理するための制御信号を発する制御信号発生部３７３０及びエラー訂正回路からのエラー検出結果を受信する検出信号受信部３７４０を含むことができる。また、前述の通りスクラビング・リフレッシュ管理部３７００は、ロウ・カウンタ３７１０（ＲＣ）及びページセグメント・カウンタ（ＰＳＣ）３７２０をさらに含むことができる。
制御信号発生部３７３０は、内部コマンドＣＭＤ＿ＩＮＴ及びクロック信号ＣＬＫなどを受信し、スクラビング・リフレッシュ動作を行うための各種制御信号ＳＩＧ＿ＳＣＲＥＦを発する。スクラビング・リフレッシュ動作のための外部コマンドが受信される場合、制御信号発生部３７３０は、これをデコーディングした内部コマンドＣＭＤ＿ＩＮＴに応答し、ロウ・カウンタ３７１０及びページセグメント・カウンタ３７２０のカウンティング動作を制御し、各種制御信号ＳＩＧ＿ＳＣＲＥＦを発し、エラー訂正回路など、スクラビング・リフレッシュ動作と係わる構成の動作を制御する。また、メモリアレイのデータリード動作やライトバック動作は、ロウ・カウンタ３７１０及びページセグメント・カウンタ３７２０からのカウンティング信号ＣＮＴ＿ROW，ＣＮＴ＿ＣＬＭによって、メモリアレイの位置が指定されてもよい。
スクラビング・リフレッシュ動作によって、メモリアレイでリードされたデータに対するエラー検出動作が行われ、その検出結果は、検出信号受信部３７４０に提供される。検出結果によって、エラー訂正されたデータをメモリアレイにライトバックする動作が行われる。
図８Ａでは、スクラビング・リフレッシュモードの設定が、半導体メモリ装置の初期化過程で、ＭＲＳコードによって指示される例が図示されている。ＭＲＳコードは、制御信号発生部３７３０、検出信号受信部３７４０、ページセグメント・カウンタ３７２０などに提供される。検出信号受信部３７４０及びページセグメント・カウンタ３７２０は、ＭＲＳコードによって非活性化される。また、制御信号発生部３７３０は、ＭＲＳコードによって、制御動作を行うことができる。
スクラビング・リフレッシュモードが設定されれば、スクラビング・リフレッシュ管理部３７００は、外部コマンド（一例として、既定義のリフレッシュ・コマンド）に応答し、前述のスクラビング・リフレッシュ動作を行う。一方、スクラビング・リフレッシュモードが設定されていない場合、スクラビング・リフレッシュ管理部３７００は、スクラビング動作を実行しない。
一例として、スクラビング・リフレッシュモードが設定されていない場合、リフレッシュ・コマンドが受信されれば、ロウ・カウンタ３７１０のカウンティング動作によって、リフレッシュ動作のためのページが活性化される。また、スクラビングのための一連の動作（データエラー検出、訂正、ライトバック動作など）は、省略される。
図８Ａでは、スクラビング動作は、ＭＲＳコードによって、イネーブルされたり、あるいはディスエーブルされる。一方、図８Ｂでは、スクラビング動作のイネーブルまたはディスエーブルは、外部装置から受信されるコマンドのタイプから決定される例が図示されている。
図９Ａ及び図９Ｂは新規コマンドによって、スクラビング・リフレッシュが行われる例を示す図である。図９Ａに図示されているように、コマンド・デコーダ（ＣＭＤ ＤＥＣ）３３００は、外部からのスクラビング・リフレッシュ・コマンドＣＭＤ＿ＳＣＲＥＦを受信してデコーディングし、内部コマンドを発する。また、内部コマンドは、スクラビング・リフレッシュ管理部３７００に提供され、ロウ・カウンタ（ＲＣ）３７１０及びページセグメント・カウンタ（ＰＳＣ）３７２０のカウンティング動作が行われ、カウンティング結果は、ロウ・デコーダ（ROW ＤＥＣ）３２１０及びカラム・デコーダ（ＣＯＬ ＤＥＣ）３２２０に提供される。
図９Ａには、ロウ・カウンタ３７１０，カラム・カウンタ３７２０が、コマンド・デコーダ３３００からの内部コマンドに応答するよう図示されているが、前述の通り、ロウ・カウンタ３７１０，カラム・カウンタ３７２０は、スクラビング・リフレッシュ管理部３７００内のその他構成（例えば、制御信号発生部）によって制御されることもある。また、外部アドレスＡＤＤまたは内部で生成されたアドレスＡＤＤは、アドレス・バッファ（ＡＤＤ Ｂｕｆ）３４００を経て、ロウ・デコーダ３２１０及びカラム・デコーダ３２２０に提供される。メモリアレイ３１００のデータ及びパリティは、ドライバ／センスアンプ（ＩＯＤＲＶ／ＩＯＳＡ）３２３０を経て、エラー訂正回路（ＥＣＣ Unit）３５００に提供され、データエラー検出／訂正及びライトバック動作が順次に行われる。
一方、図９Ｂに図示されているように、スクラビング・リフレッシュ・コマンドＳＣＲＥＦが受信されるたびに、いずれか１枚のページが活性化され（ＡＣＴ０）、活性化されたページの１枚以上のサブページが順次に選択される。例えば、第１サブページが選択され、当該データに係わるエラー検出／訂正動作が行われ、エラー訂正されたデータが、メモリアレイ３１００にライトバックされる（ＷＲ０）。１枚のページに６４枚のサブページが定義される場合、第２ないし第６４サブページについて、エラー検出／訂正動作及びデータライトバック動作が順次に行われる（ＷＲ１〜ＷＲ６３）。１つのスクラビング・リフレッシュ・コマンドＳＣＲＥＦに対応して動作が完了すれば、当該ページが非活性化される（ＰＲＥ）。
その後、次のスクラビング・リフレッシュ・コマンドＳＣＲＥＦが受信されれば、他の１枚のページが活性化され（ＡＣＴ１）、活性化されたページの６４枚のサブページに係わるスクラビング・リフレッシュ動作が行われる。メモリアレイ３１００が多数個のバンクを具備する場合、あらゆるバンクについて、スクラビング・リフレッシュ動作が同時に行われる。また、図９Ｂでは、１つのスクラビング・リフレッシュ・コマンドＳＣＲＥＦに応答し、１枚のページのあらゆるサブページに対してスクラビング動作が順次に行われるよう例示されているが、１枚のページの一部サブページについてのみスクラビング動作が行われることもある。
かような方式によれば、スクラビング・リフレッシュのための新しいコマンドが定義される。また、スクラビング・リフレッシュ・コマンドの周期を設定するにあたり、消費電力及びエラー蓄積防止効率間のトレードオフを考慮して決定してもよい。
図１０は、図９Ａの半導体メモリ装置の動作方法を示すフローチャートである。図１０に図示されているように、ＤＲＡＭチップは、外部のコントローラから提供されるスクラビング・リフレッシュ・コマンドを受信し（Ｓ２１）、スクラビング・リフレッシュ・コマンドに応答し、いずれか１枚のページ（例えば、第ｎページ）が活性化される（Ｓ２２）。また、第ｎページのデータがリードされ（Ｓ２３）、リードされたデータに係わるエラー検出／訂正動作が行われる（Ｓ２４）。エラー検出結果によって、エラー訂正されたデータがメモリアレイにライトバックされる（Ｓ２５）。
前述の通り、いずれか１つの活性化されたページが多数枚のサブページを含む場合、１つのスクラビング・リフレッシュ・コマンドに応答し、全体サブページについてスクラビング動作が順次に行われ、一部のサブページについてのみスクラビング動作が行われることもある。スクラビング処理されるサブページの枚数は、スクラビング・リフレッシュ・コマンドの受信周期の設定値によって決定され、設定値内で、スクラビング動作が処理可能なサブページの枚数を考慮し、サブページの枚数を決定してもよい。
図１１は、リフレッシュ・コマンドによって、スクラビング・リフレッシュが行われる例を示す図である。リフレッシュ・コマンドとして、図１１には、オートリフレッシュ・コマンドＲＥＦが利用される例が図示さている。しかし、本発明はこれに限定される必要はなく、セルフリフレッシュ実行時、前述のスクラビング動作が行われてもよい。例えば、セルフリフレッシュを行うためのコマンドは、外部から提供されるものではなく、半導体メモリ装置内部で、一定周期で生成される。外部のコマンドが所定の信号の組み合わせを有する場合、セルフリフレッシュ進入モードに進み、セルフリフレッシュ進入モード時、セルフリフレッシュ動作のためのコマンドが、半導体メモリ装置内部で生成される。内部で生成されたコマンドを利用し、前述のスクラビング・リフレッシュ動作が行われるようにすることができる。
図１１に図示されているように、オートリフレッシュ・コマンドＲＥＦが受信されるたびに、いずれか１枚のページが活性化され（ＡＣＴ０）、活性化されたページのいずれか１枚のサブページが選択される。例えば、第１ページの第１サブページが選択され、当該データに係わるエラー検出／訂正動作が行われ、エラー訂正されたデータが、メモリアレイ３１００にライトバックされる（ＷＲ０）。
現在のオートリフレッシュ・コマンドＲＥＦに対応し、ライトバック動作（ＷＲ０）が完了すれば、第１ページが非活性化される（ＰＲＥ０）。すなわち、活性化された第１ページ全体について、リフレッシュの効果が生じ、選択された第１サブページについて、エラー検出／訂正及びライトバック動作が行われることによって、スクラビング効果を生じさせる。
前述の通り、メモリアレイが多数個のバンクを具備する場合、あらゆるバンクについて、スクラビング・リフレッシュ動作が同時に行われる。また、図１１には、１つのオートリフレッシュ・コマンドＲＥＦに対応し、活性化されたページのいずれか１枚のサブページについて、スクラビング動作を行う例が図示されているが、オートリフレッシュ・コマンドＲＥＦの受信周期を考慮し、２枚以上のサブページについてスクラビング動作が行われることもある。
その後、次のオートリフレッシュ・コマンドＲＥＦが受信されれば、第２ページが活性化されてリフレッシュされれば、第２ページの第１サブページが選択される。また、第２ページの第１サブページのデータに係わるエラー検出／訂正動作が行われ、エラー訂正されたデータが、メモリアレイ３１００にライトバックされる（ＷＲ１）。ライトバック動作（ＷＲ１）が完了すれば、第２ページが非活性化されてプリチャージされる（ＰＲＥ１）。
前記のような動作によって、全体ページについて活性化がなされれば、次のリフレッシュ周期では、活性化されたページの第２サブページに係わるスクラビング動作が行われる。同様に、その次のリフレッシュ周期では、選択されたページの第３サブページに係わるスクラビング動作が行われる。もしリフレッシュ周期が６４ｍｓと定義され、１枚のページが６４枚のサブページを含み、１つのオートリフレッシュ・コマンド当たり、１枚のサブページについてエラー検出／訂正及びライトバック動作が行われる場合、全体ページについてスクラビング動作を完了するには、６４＊６４ｍｓ時間がかかる。エラー検出／訂正のためのスクラビング動作は、一般リフレッシュ動作に比べ、速い速度で行われる必要がないので、時間がさらにかかっても差し支えない。また、図１１の実施形態によれば、別途の新規コマンドを定義する必要なしに、ＤＲＡＭチップ自体で、スクラビング・リフレッシュ動作を行うことができる。
図１２は、図１１の半導体メモリ装置の動作方法を示すフローチャートである。図１２に図示されているように、ＤＲＡＭチップは、外部のコントローラから提供されるリフレッシュ・コマンドを受信し（Ｓ３１）、リフレッシュ・コマンドに応答し、いずれか１枚のページ（例えば、第ｎページ）が活性化されてリフレッシュされる（Ｓ３２）。第ｎページに含まれる多数のサブページのうち、いずれか１枚のサブページのデータがリードされ（Ｓ３３）、リードされたデータに係わるエラー検出／訂正動作が行われる（Ｓ３４）。また、エラー検出結果によって、エラー訂正されたデータがメモリアレイにライトバックされ（Ｓ３５）、活性化された第ｎページに係わる１枚またはそれ以上のサブページに係わるスクラビング動作が完了すれば、第ｎページを非活性化する（Ｓ３６）。
図１３Ａ及び図１３Ｂは、本発明の他の実施形態によるメモリシステムを示すブロック図である。図１３Ａ及び図１３Ｂでは、本発明の実施形態によるスクラビング・リフレッシュ動作を、ＤＲＡＭチップ内で行う一方、エラー訂正動作を、コントローラで行う実施形態が図示される。
図１３Ａに図示されているように、メモリシステム４０００は、コントローラ４１００と、メモリ・モジュール４２００とを具備し、メモリ・モジュール４２００は、一つ以上のＤＲＡＭチップ４２１０を含む。コントローラ４１００は、メモリ・モジュール４２００からデータ及び／またはパリティを受信し、エラー検出及び訂正動作を行うエラー訂正回路（ＥＣＣ Unit）４１１０を含み、それぞれのＤＲＡＭチップ４２１０は、チップ内で、スクラビング・リフレッシュ動作を行うためのスクラビング・リフレッシュ（ＳＣＲＥＦ）管理部４２１１を含む。
また、前述の実施形態で説明した通り、スクラビング・リフレッシュ動作時に選択されたサブページのデータに係わるスクラビング動作のために、エラー訂正回路（図示せず）が、それぞれのＤＲＡＭチップ４２１０に備わりもする。また、図１３Ａのメモリ・モジュール４２００は、サーバ用モジュールであるＲＤＩＭＭ（registereddualin-linememorymodule）が適用された例を示し、レジスタ４２２０及びＰＬＬ（phaselockedloop）４２３０が、メモリ・モジュール４２００のモジュール・ボード上に装着されてもよい。
コントローラ４１１０とメモリ・モジュール４２００は、各種システムバスを介して、データＤＱ、コマンド／アドレスＣＡ及びクロック信号ＣＬＫを介して通信する。データＤＱは、モジュール・ボード上に配置されるデータバス（図示せず）を介して、ＤＲＡＭチップ４２１０それぞれに提供され、レジスタ４２２０は、コマンド／アドレスＣＡをバッファリングし、バッファリングされたコマンド／アドレスＣＡをＤＲＡＭチップ４２１０に提供する。また、ＰＬＬ ４２３０は、クロック信号ＣＬＫを受信し、これを位相調節し、位相調節されたクロック信号ＣＬＫｓをＤＲＡＭチップ４２１０に提供する。
図１３Ｂは、図１３Ａのメモリ・モジュールの一具現例を示すブロック図であり、図１３Ｂに図示されているように、メモリ・モジュール４２００は、多数個のＤＲＡＭチップ４２１０と、１つのＥＣＣチップ４２４０を含んでもよい。ＥＣＣチップ４２４０もまた、ＤＲＡＭチップにより具現され、エラー検出及び訂正のためのパリティを保存する。多数個のＤＲＡＭチップ４２１０からリードされたデータと、ＥＣＣチップ４２４０からリードされたパリティは、コントローラ４１００に提供され、コントローラ４１００は、リードされたデータに対するエラーを検出及び訂正する。
一方、スクラビング・リフレッシュ動作と関連し、コントローラ４１００からの新たに定義されるスクラビング・リフレッシュ・コマンドまたはすでに存在しているリフレッシュ・コマンドが、メモリ・モジュール４２００に提供される。ＤＲＡＭチップ４２１０は、このコマンドに応答し、スクラビング・リフレッシュ動作を行い、このために、ＤＲＡＭチップ４２１０それぞれのメモリアレイ（図示せず）でリードされたデータ及び／またはパリティが、ＤＲＡＭチップ４２１０内のエラー訂正回路に提供される。エラー検出結果によって、データにエラービットが発生した場合には、これを訂正し、訂正されたデータをメモリアレイにライトバックする。
前記のような実施形態によれば、スクラビング・リフレッシュのためのエラー検出／訂正動作と、リードデータに係わるシングルビットエラーを訂正するためのエラー検出／訂正動作とを二元化させることができる。この場合、スクラビング・リフレッシュ動作は、レイテンシ（latency）に影響を及ぼさないので、さらに強力なエラー検出／訂正方式がスクラビング・リフレッシュに適用される。例えば、マルチビットエラーも訂正が可能な方式を、スクラビング・リフレッシュ動作に適用させ、データリード時に発生しうるシングルエラービットは、コントローラ４１００によって訂正させる。
図１４Ａ及び図１４Ｂは、本発明のさらに他の実施形態によるメモリシステムを示すブロック図である。図１４Ａ及び図１４Ｂでもまた、本発明の実施形態によるスクラビング・リフレッシュ動作をＤＲＡＭチップ内で行う一方、エラー訂正動作をコントローラで行う実施形態が図示され、図１４Ａのメモリ・モジュール５２００は、ＦＢＤＩＭＭ（fully-bufferedＤＩＭＭ）が適用された例を示している。
図１４Ａに図示されているように、メモリシステム５０００は、コントローラ５１００と、メモリ・モジュール５２００とを具備し、メモリ・モジュール５２００は、一つ以上のＤＲＡＭチップ５２１０及びＡＭＢ（advanced memory buffer）を含む。ＦＢＤＩＭＭ形態のメモリ・モジュール５２００は、コントローラ５１００と通信し、コントローラ５１００と、メモリ・モジュール５２００内のＡＭＢ５２２０は、ポイント・ツー・ポイント（point-to-point）方式で互いに接続されて直列通信する。これによれば、メモリシステム５０００に接続されるメモリ・モジュール５２００の数を増加させることができるので、大容量化が可能であり、またＦＢＤＩＭＭは、パケット・プロトコル（Packet protocol）を利用するために、高速動作が可能である。
コントローラ５１００は、メモリ・モジュール５２００からデータ及び／またはパリティを受信し、エラー検出及び訂正動作を行うエラー訂正回路（ＥＣＣ Unit）５１１０を含み、それぞれのＤＲＡＭチップ５２１０は、チップ内でスクラビング・リフレッシュ動作を行うためのスクラビング・リフレッシュ（ＳＣＲＥＦ）管理部５２１１を含む。また、前述の通り、スクラビング・リフレッシュ動作時、選択されたサブページに係わるスクラビング動作のために、エラー検出／訂正動作のためのエラー訂正回路（図示せず）が、それぞれのＤＲＡＭチップ５２１０に備わってもよい。
図１４Ｂは、図１４Ａのメモリ・モジュールの一具現例を示すブロック図であり、図１４Ｂに図示されているように、メモリ・モジュール５２００は、多数個のＤＲＡＭチップ５２１０と、ＡＭＢ ５２２０とを含む。データリード時、多数個のＤＲＡＭチップ５２１０からリードされたデータ及び／またはパリティは、ＡＭＢ ５２２０を経て、コントローラ５１００に提供され、コントローラ５１００のエラー訂正回路５１１０は、リードされたデータについて、シングルビットのエラー発生を検出し、これを訂正する。
また、ＤＲＡＭチップ５２１０は、コントローラ５１００からのスクラビング・リフレッシュ・コマンドまたはリフレッシュ・コマンドに応答し、スクラビング・リフレッシュ動作を行い、スクラビング・リフレッシュ動作時、メモリアレイ（図示せず）でリードされたデータ及び／またはパリティが、ＤＲＡＭチップ５２１０内のエラー訂正回路（図示せず）に提供される。エラー検出結果によって、データにエラービットが発生した場合には、これを訂正し、訂正されたデータをメモリアレイにライトバックする。
図１４Ａ及び図１４Ｂの実施形態でまた、スクラビング・リフレッシュのためのエラー検出／訂正動作と、リードデータに対するシングルビットエラーを訂正するためのエラー検出／訂正動作とが二元化されて行われ、これにより、さらに強力なエラー検出／訂正方式がスクラビング・リフレッシュに適用される。例えば、スクラビング・リフレッシュ動作の間、マルチビットエラーが訂正され、データリード動作時には、コントローラ５１００によってシングルビットエラーが訂正される。従って、ＤＲＡＭセルのサイズ低減によって発生しうるエラー訂正不可能なエラー（例えば、マルチビットエラー）を防止することができる。
前述の実施形態では、本発明の実施形態が、ＲＤＩＭＭやＦＢＤＩＭＭに適用される例を示しているが、本発明の実施形態は、これらに限定される必要はない。本発明の実施形態によるスクラビング・リフレッシュは、多様な形態の半導体メモリ装置、メモリ・モジュール及びシステムに適用され、例えば、異なる形態のメモリ・モジュール（ＳＩＭＭ（singlein-linememorymodule)、ＤＩＭＭ（dualin-linememorymodule）、ＳＯ−ＤＩＭＭ（small-outlineＤＩＭＭ）、ＵＤＩＭＭ（unbufferedＤＩＭＭ）、ＲＢＤＩＭＭ（rank-bufferedＤＩＭＭ）、mini−ＤＩＭＭ及びmicro−ＤＩＭＭ）に適用されもする。
図１５は、本発明の他の実施形態によるメモリシステムの動作方法を示すフローチャートである。スクラビング・リフレッシュ動作を続けて行えば、メモリアレイに係わる全般的なエラー統計を得ることができる。特に、エラーの発生が、ソフトエラーではない物理的な欠陥によるハードフェイル（hard-fail）によったものであることを検出し、ハードフェイルの存在が検出された場合には、メモリアレイの当該ロウ及びカラムに係わるリペア（repair）を行うことによって、エラー発生を防止することができる。
図１５に図示されているように、外部のコントローラから、新たに定義されるスクラビング・リフレッシュ・コマンドや、すでに存在しているリフレッシュ・コマンドを受信することによって、スクラビング・リフレッシュ動作を開始する（Ｓ４１）。これにより、データ・スクラビングのために、メモリアレイに係わるデータリード動作を行い（Ｓ４２）、リードされたデータに係わるエラー検出動作を行う（Ｓ４３）。
エラーが検出されていない場合には、リードされたデータに係わるエラー検出動作を反復的に行い、エラーが検出されている場合には、エラーが検出された位置に係わるデータを再びリードする動作を行う（Ｓ４４）。再リードされたデータに係わるエラー検出動作が再び行われ（Ｓ４５）、再検出の結果、同一位置でエラーが再検出されなければ、次のリードされたデータに係わるエラー検出動作を反復的に行う。
一方、再検出の結果、同一位置でエラーが再検出された場合、当該エラーをハードフェイル（hard-fail）によるものであると判断し、外部のコントローラに、動作の一時中断を要請するホールド（hold）信号を出力する（Ｓ４６）。図１５では、同じ位置でエラーが２回発生した場合、ハードフェイルによるものであると判断するが、かようなハードフェイルの判断基準は、異なって設定されてもよい。
その後、ハードフェイルが発生したメモリアレイの欠陥領域（例えば、ロウ領域及び／またはカラム領域）をリダンダンシ領域に代替するための動作を行う。このために、まず、代替を行うリダンダンシ資源が存在するか否かを判別し（Ｓ４７）、リダンダンシ資源が存在する場合、ハードフェイルが発生した領域のデータをメモリアレイの他の領域に移動させる（Ｓ４８）。その後、欠陥領域をリダンダンシ資源に代替し、前記データをリダンダンシ資源に移動することによって、リペア（repair）動作を行い（Ｓ４９）、外部のコントローラに動作の再開始を示す要請信号を出力する（Ｓ５０）。一方、リダンダンシ資源が存在しないと判別された場合には、当該ＤＲＡＭチップをフェイル判定する（Ｓ５１）。
一方、本実施形態においても、前述のスクラビング・リフレッシュ動作が、同一または類似して適用されてもよい。例えば、図１５では図示されていないが、リードされたデータに係わるエラーを検出する段階（Ｓ４３）で、エラーが検出された場合、当該エラーを訂正し、これをメモリアレイの同一位置にライトバックすることができる。その後、ライトバックされたデータについて再リード動作を行い、これについてエラー再検出動作を行う。エラー再検出結果によって、ハードフェイルの存在いかんを判別することができる。
図１６は、図１５のメモリシステムの動作方法に適用されるＤＲＡＭチップの一具現例を示すブロック図である。図１６に図示されているように、ＤＲＡＭチップ６０００は、多数のＤＲＡＭセルを含むメモリアレイ６１００、ロウ・デコーダ（ROW ＤＥＣ）６２１０、カラム・デコーダ（ＣＯＬ ＤＥＣ）６２２０、ドライバ／センスアンプ（ＩＯＤＲＶ／ＩＯＳＡ）６２３０、コマンド・デコーダ（ＣＭＤ ＤＥＣ）６３００、アドレス・バッファ（ＡＤＤＲ Ｂｕｆ）６４００、エラー訂正回路（ＥＣＣ Unit）６５００及びリードデータ経路部（ＲＤ Path）６６２０，ライトデータ経路部（ＷＤ Path）６６１０を含む。
また、本実施形態によるハードフェイル判別及びリペア動作と関連し、ＤＲＡＭチップ６０００は、スクラビング・リフレッシュ動作を管理するスクラビング・リフレッシュ管理部６７００、ハードフェイルの存在いかんを検出するハードフェイル検出部６８００及びリペア・ロジック６９００をさらに含んでもよい。メモリアレイ６１００は、ハードフェイルが存在する欠陥領域を代替するためのリダンダンシ領域をさらに含み、また、スクラビング・リフレッシュ管理部６７００は、少なくとも１つのカウンタ、例えばロウ・カウンタ（ＲＣ）６７１０と、ページセグメント・カウンタ（ＰＳＣ）６７２０とを含むことができる。
また、ハードフェイル検出部６８００は、エラーの発生回数をカウンティングするためのカウンタ６８１０を含んでもよい。図１６に図示されたＤＲＡＭチップ６０００の具体的な動作について説明するにあたり、前述の実施形態と同一または類似の構成は、その動作もまた同一または類似しているので、それに対される具体的な説明は省略する。
外部のコントローラから、新たに定義されるスクラビング・リフレッシュ・コマンド、またはすでに存在しているリフレッシュ・コマンドが受信されることによって、ＤＲＡＭチップ６０００内で、スクラビング・リフレッシュ動作が行われる。スクラビング・リフレッシュ管理部６７００は、前記コマンドの受信に応答してカウンティング動作を行う。カウンティング結果によって、スクラビング・リフレッシュを行うメモリアレイ６１００のページが選択され、スクラビングを行うサブページが選択され、そのデータがエラー訂正回路６５００に提供され、エラー検出結果が、ハードフェイル検出部６８００に提供される。エラーが検出された場合、メモリアレイ６１００の同一位置に係わるデータの再リード動作が行われる。
再リードされたデータもまた、エラー訂正回路６５００に提供され、エラー検出結果は、ハードフェイル検出部６８００に提供される。ハードフェイル検出部６８００は、同一位置でリードされたデータに係わるエラー検出回数をカウンティングし、所定の臨界値以上エラー検出回数がカウンティングされた場合、メモリアレイ６１００の当該領域にハードフェイルが発生したということを検出する。その検出結果は、リペア・ロジック６９００に提供され、リペア・ロジック６９００は、ハードフェイルが発生したメモリアレイ６１００の欠陥領域を、リダンダンシ領域に代替する動作を行う。この代替動作は、ハードフェイルが発生した領域のアドレスと、リダンダンシ領域のアドレスとを交換することによって行われ、リペア・ロジック６９００は、前記のようなアドレス交換に基づいて、ハードフェイルが発生した欠陥領域を、リダンダンシ領域で代替することができる。
図１７は、図１５のメモリシステムの動作方法に適用されるＤＲＡＭチップの他の具現例を示すブロック図である。図１７に図示されているように、ＤＲＡＭチップ７０００は、多数のＤＲＡＭセルを含むメモリアレイ７１００、ロウ・デコーダ（ROW ＤＥＣ）７２１０、カラム・デコーダ（ＣＯＬ ＤＥＣ）７２２０、ドライバ／センスアンプ（ＩＯＤＲＶ／ＩＯＳＡ）７２３０、コマンド・デコーダ（ＣＭＤ ＤＥＣ）７３００、アドレス・バッファ（ＡＤＤＲ Ｂｕｆ）７４００、エラー訂正回路（ＥＣＣ Unit）７５００及びリードデータ経路部（ＲＤ Path）７６２０，ライトデータ経路部（ＷＤ Path）７６１０を含む。
また、本実施形態によるハードフェイル判別及びリペア動作と関連し、ＤＲＡＭチップ７０００は、スクラビング・リフレッシュ動作を管理するスクラビング・リフレッシュ管理部７７００、ハードフェイルの存在いかんを検出するハードフェイル検出部７８００及びアレイ電圧発生部７９００をさらに含むことができる。また、スクラビング・リフレッシュ管理部７７００は、少なくとも１つのカウンタ、例えば、ロウ・カウンタ（ＲＣ）７７１０と、ページセグメント・カウンタ（ＰＳＣ）７７２０を含み、ハードフェイル検出部７８００は、エラーの発生回数をカウンティングするためのカウンタ７８１０を含んでもよい。
外部のコントローラから、新たに定義されるスクラビング・リフレッシュ・コマンド、またはすでに存在しているリフレッシュ・コマンドが受信されることによって、ＤＲＡＭチップ７０００内でスクラビング・リフレッシュ動作が行われ、スクラビング・リフレッシュを行うメモリアレイ７１００のデータがリードされ、エラー訂正回路７５００に提供される。エラー検出結果がハードフェイル検出部７８００に提供され、エラー検出結果によって、メモリアレイ７１００の同一位置に係わるデータの再リード動作が行われる。
再リードされたデータに係わるエラー検出結果が、ハードフェイル検出部７８００に提供され、ハードフェイル検出部７８００は、同一領域に係わるエラー検出結果を分析した結果信号を、アレイ電圧発生部７９００に提供する。この結果信号は、アレイ電圧発生部７９００で発生するメモリアレイに提供されるアレイ電圧のレベルを変動するための制御信号である。すなわち、ハードフェイル検出部７８００は、スクラビング・リフレッシュ動作の間、メモリアレイ７１００のフェイル発生率をモニタリングし、その結果によって、アレイ電圧のレベルを上昇させたり、あるいは低下させるための制御信号を発する。
前述の図面には図示されていないが、ハードフェイル発生に対応するリペア動作は、多様な形態で具現が可能である。例えば、メモリアレイに係わるハードフェイル発生いかんをモニタリングし、ハードフェイル様相を検出した結果によって、データリード動作時に、エラーを減少させる方向に補正を行ってもよい。また、エラー発生情報を外部のコントローラに提供し、外部のコントローラ次元で、エラーを低減させるための方策（例えば、リフレッシュの周期を調節）が行われるようにすることもできる。
図１８は、本発明の実施形態が適用されるメモリシステムの一例を示すブロック図である。図１８のメモリシステム８０００Ａは、メモリ・コントローラ８１００Ａと、メモリ・モジュール８２００Ａとを含み、メモリ・モジュール８２００Ａは、モジュール・ボード（module board）上に装着されたマスタ（MASTER）チップ８２１０Ａと、一つ以上のスレーブ（SLAVE）チップ８２２０Ａとを含む。例えば、１つのマスタチップ８２１０Ａと、ｎ個のスレーブチップ８２２０Ａとがモジュール・ボード上に装着された例が図１８に図示されている。
マスタチップ８２１０Ａは、外部のメモリ・コントローラ８１００Ａと、クロック信号ＣＬＫ、コマンド／アドレス信号ＣＡ及びデータＤＱなどを送受信する。マスタチップ８２１０Ａは、メモリ・コントローラ８１００Ａとのインターフェースのためのインターフェース回路（図示せず）を具備し、インターフェース回路を介して、メモリ・コントローラ８１００Ａからの信号をスレーブチップ８２２０Ａに伝達し、また、スレーブチップ８２２０Ａからの信号をメモリ・コントローラ８１００Ａに伝達する。
本発明の実施形態によるスクラビング・リフレッシュ動作を行うために、マスタチップ８２１０Ａは、メモリ・コントローラ８１００Ａからのスクラビング・リフレッシュ・コマンド、またはリフレッシュ・コマンドに応答して動作するスクラビング・リフレッシュ（ＳＣＲＥＦ）管理部８２１１Ａを含んでもよい。スクラビング・リフレッシュ動作時、マスタチップ８２１０Ａ及び／またはスレーブチップ８２２０Ａのデータが、マスタチップ８２１０Ａ内のエラー訂正回路（図示せず）に提供され、エラー検出結果によって、エラー訂正及びライトバック動作が行われる。
また、前述の実施形態と同じように、スクラビング・リフレッシュ動作を介して、マスタチップ８２１０Ａ及びスレーブチップ８２２０Ａでのエラー統計をモニタリングし、ハードフェイル発生時に、これをリペアするための動作が、マスタチップ８２１０Ａで行われる。
一方、図１８には図示されていないが、スクラビング・リフレッシュ動作のためのエラー訂正回路の動作と、リード／ライト動作のためのエラー訂正回路の動作は、システム具現の方策によって、二元化されてもよいし、そうではなくともよい。例えば、エラー訂正回路の動作は、マスタチップ８２１０Ａ内で一元化させることができ、これにより、マスタチップ８２１０Ａ内で、リード／ライト動作のためのエラー訂正回路の動作が行われ、またマスタチップ８２１０Ａで、リードデータに係わるシングルビットのエラーが訂正されてもよい。
一方、前記エラー訂正回路の動作を二元化させる場合、マスタチップ８２１０Ａ内で、スクラビング・リフレッシュのためのエラー訂正回路の動作が行われ、リード／ライト動作と関連したエラー訂正回路の動作は、メモリ・コントローラ８１００Ａ内で行われる。
図１９は、本発明の実施形態が適用されるメモリシステムの他の例を示すブロック図である。図１９のメモリシステム８０００Ｂは、メモリ・コントローラ８１００Ｂと、メモリ・モジュール８２００Ｂとを含み、前記メモリ・モジュール８２００Ｂは、モジュール・ボード上に装着された多数個の半導体メモリ装置８２１０Ｂを含み、それぞれの半導体メモリ装置８２１０Ｂは、多数個のＤＲＡＭチップが積層された構造を有する。また、前記多数個のＤＲＡＭチップは、一つ以上のマスタ（Ｍ）チップ８２１１Ｂと、一つ以上のスレーブ（Ｓ）チップ８２１２Ｂを含み、マスタチップ８２１１Ｂとスレーブチップ８２１２Ｂとは、スルーシリコンビア（ＴＳＶ：through silicon via）を介して、信号を送受信する。
マスタチップ８２１１Ｂは、外部のメモリ・コントローラ８１００Ｂと、クロック信号ＣＬＫ、コマンド／アドレス信号ＣＡ及びデータＤＱなどを送受信し、外部からの信号をスルーシリコンビア（ＴＳＶ）を介して、スレーブチップ８２１２Ｂに伝達したり、スレーブチップ８２１２Ｂからの信号を、外部のメモリ・コントローラ８１００Ｂに提供する。
また、本発明の実施形態によるスクラビング・リフレッシュ動作を行うために、マスタチップ８２１１Ｂは、メモリ・コントローラ８１００Ｂからのスクラビング・リフレッシュ・コマンド、またはリフレッシュ・コマンドに応答して動作するスクラビング・リフレッシュ管理部を含んでもよい。スクラビング・リフレッシュ動作時、当該半導体メモリ装置８２１０Ｂ内のデータ及び／またはパリティは、マスタチップ８２１１Ｂに提供され、エラー検出結果によって、エラー訂正及びライトバック動作が行われる。また、前述の実施形態と同様に、スクラビング・リフレッシュ動作を介して、マスタチップ８２１１Ｂ及びスレーブチップ８２１２Ｂでのエラー統計をモニタリングし、ハードフェイル発生時に、これをリペアするための動作がマスタチップ８２１１Ｂで行われる。
図２０は、本発明の一実施形態によるメモリシステムが装着されたコンピュータ・システムを示すブロック図である。モバイル機器やデスクトップ・コンピュータのような情報処理システムに、本発明の半導体メモリ装置がＲＡＭ（random-access memory）９２００に装着されてもよい。ＲＡＭ ９２００に装着される半導体メモリ装置は、前述の多数の実施形態のうちいずれか一つが適用されてもよい。例えば、ＲＡＭ ９２００は、前述の実施形態のうち、半導体メモリ装置が適用され、またはメモリ・モジュール形態で適用されもする。また、図２０のＲＡＭ ９２００は、メモリメモリ装置とメモリ・コントローラとを含む概念でありうる。
本発明の一実施形態によるコンピュータ・システム９０００は、中央処理装置（ＣＰＵ）９１００、ＲＡＭ ９２００、ユーザ・インターフェース９３００及び不揮発性メモリ９４００を含み、それら構成要素は、それぞれバス９５００に電気的に連結されている。不揮発性メモリ９４００は、ＳＳＤ（solid state drive）やＨＤＤ（hard disk drive）のような大容量保存装置が使われもする。
コンピュータ・システム９０００で、前述の実施形態のようにＲＡＭ ９２００は、データを保存するためのＤＲＡＭセルを含むＤＲＡＭチップ（図示せず）を含み、それぞれのＤＲＡＭチップ内には、本発明の実施形態によるスクラビング・リフレッシュ動作を行うための構成が備わる。例えば、ＲＡＭ ９２００に備わるＤＲＡＭチップそれぞれには、コントローラからのコマンドに応答し、データリード動作、エラー検出／訂正動作及びデータライトバック動作を順次に行うための構成が備わる。これにより、ＤＲＡＭチップ内のデータでエラーが蓄積されることを防止し、信頼度を向上したデータがＤＲＡＭチップでリードされ、コンピュータ・システム９０００の動作に利用することができる。
図２１は、リフレッシュ管理部３７００を有する半導体メモリ装置３０００Ａの一例を示すブロック図である。リフレッシュ管理部３７００は、本発明の実施形態によって、スクラビングを有するリフレッシュ及びスクラビングのないリフレッシュ動作を制御する。図６の半導体メモリ装置３０００と類似して、半導体メモリ装置３０００Ａは、リフレッシュ管理部３７００、コマンド・デコーダ（ＣＭＤ ＤＥＣ）３３００、カラム・デコーダ（ＣＯＬ ＤＥＣ）３２２０、ロウ・デコーダ（ROW ＤＥＣ）３２１０及びエラー訂正回路部（ＥＣＣUnit）３５００を具備してもよい。
図６の半導体メモリ装置３０００と類似して、リフレッシュ管理部３７００は、少なくとも１つのカウンタを含み、一例として、ロウ・カウンタ（ＲＣ）３７１０及びページセグメント・カウンタ（ＰＳＣ）３７２０を含んでもよい。しかし、リフレッシュ管理部３７００は、図２１に図示されているように、リフレッシュ・コマンドカウンタ（Ｍ＋Ｎ Bits）３７１５をさらに具備してもよい。
図２２は、図２１の半導体メモリ装置３０００Ａの動作方法の一例を示すフローチャートである。また、図２３は、図２１の半導体メモリ装置３０００Ａで行われる多数のスクラビング・リフレッシュ及びスクラビングのないリフレッシュの動作の一例を示す図面である。
図２１及び図２２を参照すれば、半導体メモリ装置３０００Ａのパワーアップによって、リフレッシュ管理部３７００のカウンタ（ロウ・カウンタ３７１０、リフレッシュコマンド・カウンタ３７１５、ページセグメント・カウンタ３７２０）が初期化される（Ｓ６１）。コマンド・デコーダ３３００は、外部のメモリ・コントローラからリフレッシュ・コマンドを受信する（Ｓ６２）。リフレッシュ・コマンドは、コントローラから提供される新たに定義されるスクラビング・リフレッシュ・コマンドでもあり、またはすでに存在しているリフレッシュ・コマンド（一例として、セルフリフレッシュ・コマンドかオートリフレッシュ・コマンド）であってもよい。
リフレッシュ・コマンドカウンタ３７１５は、コマンド・デコーダ３３００によって制御され、コマンド・デコーダ３３００がリフレッシュ・コマンドを受信するたびに、リフレッシュ・コマンドカウントを増加させる（Ｓ６３）。本発明の実施形態によれば、リフレッシュ・コマンドカウンタ３７１５は、Ｍ＋Ｎビット・カウンタであってもよい。
リフレッシュ・コマンドカウンタ３７１５が、最下位Ｎビット（leastsignificant Ｎ bit）について、まずカウンティング動作を行い（Ｓ６４：いいえ）、リフレッシュ・コマンドカウンタ３７１５は、ロウ・カウンタ３７１０を制御し、スクラビングのないリフレッシュ動作を行わせる（Ｓ６６）。一例として、ロウ・カウンタ３７１０は、ロウ・アドレスを発生させるように制御され、これにより、対応するメモリセルのページが活性化され、このページは、データ・スクラビングなしにリフレッシュされる。または、ロウ・カウンタ３７１０は、複数のロウ・アドレスを順次に生成するように制御され、これにより、メモリアレイの対応するページが活性化され、このページは、データ・スクラビングのないリフレッシュが行われる。
リフレッシュ・コマンドカウンタ３７１５が最下位Ｎビットを増加させた後、最上位Ｍビット（most significant Ｍbit）を増加させる（Ｓ６４：はい）。リフレッシュ・コマンドカウンタ３７１５は、ロウ・カウンタ３７１０及びページセグメント・カウンタ３７２０を制御し、スクラビング・リフレッシュ動作を行わせる（Ｓ６５）。一例として、ロウ・カウンタ３７１０は、ロウ・アドレスを発生させるように制御され、これにより、メモリアレイの対応するページが活性化されてリフレッシュされる。
また、ページセグメント・カウンタ３７２０は、少なくとも１枚のページセグメント・アドレスを発生させるように制御され、これにより、ページ内の少なくとも１つの対応するページセグメントは、データ・スクラビング動作が行われる。このデータ・スクラビング動作は、ページセグメントからデータをリードする動作、エラー検出／訂正及びエラー訂正されたデータをライトバックする動作を含む。
または、段階Ｓ６５で、ロウ・カウンタ３７１０は、複数のアドレスを順次に発生させるように制御され、これにより、メモリアレイの対応するページが活性化されてリフレッシュされる。また、前述の場合、ページセグメント・カウンタ３７２０は、少なくとも１枚のページセグメント・アドレスを発生させるように制御され、これにより、ロウそれぞれの少なくとも１つの対応するページセグメントは、データ・スクラビング動作が行われる。
前記のような方式によって、図２３を参照すれば、複数のスクラビング・リフレッシュ動作Ｒ＋Ｓそれぞれは、複数のスクラビングのないリフレッシュ動作Ｒの間に行われる。一例として、図２３に図示されているように、それぞれのスクラビング・リフレッシュ動作Ｒ＋Ｓは、リフレッシュ・コマンド・カウンタ３７１５によってカウンティングされた４番目のリフレッシュ命令で行われる。これにより、メモリアレイのページは、第１周波数によってリフレッシュされ、また、第１周波数より小さい第２周波数によって、スクラビング動作が行われる。一例として、ページをリフレッシュする第１周波数は、このページのデータをスクラビングする第２周波数に比べて、４倍の値を有してもよい。
また、スクラビング・リフレッシュ動作Ｒ＋Ｓは、３回のスクラビングのないリフレッシュ動作Ｒと交互に行われる。これにより、メモリアレイに行われるスクラビングのないリフレッシュの第１個数は、メモリアレイに行われるスクラビング・リフレッシュの第２個数よりより大きい値を有する。
本発明の変更可能な実施形態として、図２３で、それぞれのスクラビングのないリフレッシュ動作Ｒは、メモリ・コントローラで生成されるオートリフレッシュやセルフリフレッシュ・コマンド（第１タイプ・リフレッシュ・コマンド）に応答して行われる。また、図２３の場合で、それぞれのスクラビング・リフレッシュ動作Ｒ＋Ｓは、メモリ・コントローラで生成される新たに定義されるスクラビング・リフレッシュ・コマンド（第２タイプ・リフレッシュ・コマンド）に応答して行われる。
本発明の他の変更可能な実施形態として、新たに定義されるスクラビング・リフレッシュ・コマンドが発生するとき、スクラビング・リフレッシュは、少なくとも２枚のサブページそれぞれに対して順次に行われる。このようなサブページを有するページは、少なくとも２枚のサブページに係わるスクラビング・リフレッシュを行った後、プリチャージされることによって、ページは非活性化される。
本発明のさらに他の変更可能な実施形態として、スクラビング・リフレッシュ・コマンドの周期は、スクラビングのないリフレッシュ・コマンドの周期の２ｎ倍の値を有してもよい。スクラビングのないリフレッシュ・コマンドは、スクラビング・リフレッシュ・コマンドの間に発生し、スクラビングのないリフレッシュ・コマンドの周期は、自然数ｎ値を有してもよい。
本発明のさらに他の変更可能な実施形態として、それぞれのスクラビングのないリフレッシュ動作Ｒは、セルフリフレッシュ・コマンドに応答して行われる。また、その場合、それぞれのスクラビング・リフレッシュ動作Ｒ＋Ｓは、セルフリフレッシュ・コマンドに応答して生成される内部リフレッシュ・コマンドのカウントから（または、カウンティング結果によって）行われる。その場合、リフレッシュ・コマンド・カウンタ３７１５は、セルフリフレッシュ・コマンドに応答して生成される内部リフレッシュ・コマンドを受信してカウントされる。
また、メモリ装置で行われるスクラビングのないリフレッシュ動作Ｒの第１総数（total number）は、メモリ装置で行われるスクラビング・リフレッシュ動作Ｒ＋Ｓの第２総数より多くてもよい。データ・スクラビングは、メモリ装置のパワー消費を増大させるので、メモリ装置のリフレッシュと同じ周期で行われる必要がない。これにより、データ・リフレッシュに比べ、それほど頻繁にではなくデータ・スクラビングを行うことによって、データエラー蓄積を最小化すると共に、パワー消費を減らすことができる。
前記の実施形態の説明は、本発明のさらに徹底した理解のために図面を参照にして例を挙げたものに過ぎず、本発明を限定する意味で解釈されることがあってはならない。また、本発明が属する技術分野で当業者において、本発明の基本的原理を外れない範囲内で多様な変化と変更とが可能であるということは明白であろう。
本発明のエラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法は、半導体メモリ装置のビットエラー発生防止並びにデータ信頼性向上に係わる技術分野に効果的にて適用可能である
１００ メモリシステム
１０００ メモリ・モジュール
１１００ 半導体メモリ装置
１１１０，３１００ メモリアレイ
１１２１，３２１０ ロウ・デコーダ
１１２２，３２３０ ドライバ／センスアンプ
１１２３，３２２０ カラム・デコーダ
１１３０，３３００ コマンド・デコーダ
１１４０ リフレッシュ制御回路
１１５１ 内部アドレス発生部
１１５２ アドレス・バッファ部
１１６０ 周期情報保存部
１１７０，３５００ エラー訂正回路
１１８１，３６１０ ライトデータ経路
１１８２，３６２０ リードデータ経路
１３００ ＳＰＤ
２０００ メモリ・コントローラ
３０００ ＤＲＡＭチップ
３４００ アドレス・バッファ
３７００ スクラビング・リフレッシュ管理部
３７１０ ロウ・カウンタ
３７２０ ページセグメント・カウンタ
３８００ モードレジスタ・セット

Claims (23)

  1. メモリ装置のリフレッシュ方法において、
    コマンド・デコーダがリフレッシュ・コマンドを受信するたびに、リフレッシュ・コマンド・カウンタがカウンティングし、リフレッシュ・コマンド・カウントを発生させる段階と、
    前記リフレッシュ・コマンド・カウンタが、前記リフレッシュ・コマンド・カウントの下位の一つ以上のビットを増加させた時、前記メモリ装置の対応する部分に対して、スクラビングのない少なくとも１つのリフレッシュを行う段階と、
    前記リフレッシュ・コマンド・カウンタが、前記リフレッシュ・コマンド・カウントの上位の一つ以上のビットを増加させた時、前記メモリ装置の対応する部分に対して、スクラビングを有する少なくとも１つのリフレッシュを行う段階と、を含み、
    前記スクラビングを有するリフレッシュは、受信された１つのリフレッシュ・コマンドに対応してスクラビングとリフレッシュとを共に行い、
    前記受信された１つのリフレッシュ・コマンドにより、複数のサブページを含む１つのページが選択され、
    前記１つのページに含まれる前記複数のサブページの一部は選択され他は非選択となり、
    前記選択されたサブページに対しては前記スクラビングを有するリフレッシュが行われ、前記非選択されたサブページに対しては前記スクラビングのないリフレッシュが行われ、
    前記メモリ装置は、第１周波数によって、前記スクラビングのないリフレッシュを行うと共に、第２周波数によって、前記スクラビングを有するリフレッシュを行うことを特徴とするメモリ装置のリフレッシュ方法。
  2. 前記スクラビングのないリフレッシュと、前記スクラビングを有するリフレッシュは、経時的に交互に行われることを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  3. 前記スクラビングのない少なくとも１つのリフレッシュの第１個数は、前記スクラビングを有する少なくとも１つのリフレッシュの第２個数より多いことを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  4. それぞれのスクラビングを有するリフレッシュは、複数のスクラビングのないリフレッシュの間に行われることを特徴とする請求項３に記載のメモリ装置のリフレッシュ方法。
  5. 前記リフレッシュ・コマンドは、第１タイプ・リフレッシュ・コマンド及び第２タイプ・リフレッシュ・コマンドを含み、
    それぞれのスクラビングのないリフレッシュは、メモリ・コントローラから発生する前記第１タイプ・リフレッシュ・コマンドに応答して行われ、それぞれのスクラビングを有するリフレッシュは、前記メモリ・コントローラから発生する前記第２タイプ・リフレッシュ・コマンドに応答して行われることを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  6. それぞれのスクラビングのないリフレッシュは、前記メモリ・コントローラから発生するオートリフレッシュ・コマンドまたはセルフリフレッシュ・コマンドに応答して行われることを特徴とする請求項５に記載のメモリ装置のリフレッシュ方法。
  7. それぞれのスクラビングを有するリフレッシュは、前記メモリ・コントローラから発生する特定のリフレッシュ・スクラビング・コマンドに応答して行われることを特徴とする請求項６に記載のメモリ装置のリフレッシュ方法。
  8. 前記特定のリフレッシュ・スクラビング・コマンドが発生するとき、
    前記メモリ装置の少なくとも２枚のサブページそれぞれに対してスクラビングを含むリフレッシュをそれぞれ順次に行う段階を含むことを特徴とする請求項７に記載のメモリ装置のリフレッシュ方法。
  9. 前記少なくとも２枚のサブページのスクラビングを有するリフレッシュの後、前記メモリ装置の少なくとも２枚のサブページをプリチャージする段階をさらに含むことを特徴とする請求項８に記載のメモリ装置のリフレッシュ方法。
  10. 前記メモリ装置について行われる前記スクラビングのない少なくとも１つのリフレッシュの第１個数は、前記メモリ装置について行われる前記スクラビングを有する少なくとも１つのリフレッシュの第２個数より多いことを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  11. それぞれのスクラビングのないリフレッシュまたは前記スクラビングを有するリフレッシュは、メモリセルのそれぞれのページについて行われることを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  12. それぞれのスクラビングのないリフレッシュは、メモリセルのそれぞれのページについて行われ、それぞれのスクラビングを有するリフレッシュは、前記メモリセルのそれぞれのサブページについて行われることを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  13. メモリ装置において、
    セルアレイと、
    リフレッシュ管理部と、を具備し、
    前記リフレッシュ管理部は、
    コマンド・デコーダがリフレッシュ・コマンドを受信するたびにカウンティングし、リフレッシュ・コマンド・カウントを発生させるリフレッシュ・コマンド・カウンタと、
    前記リフレッシュ・コマンド・カウンタが、前記リフレッシュ・コマンド・カウントの下位の一つ以上のビットを増加させた時、前記セルアレイの対応する部分について、スクラビングのない少なくとも１つのリフレッシュの実行を制御する第１カウンタと、
    前記リフレッシュ・コマンド・カウンタが、前記リフレッシュ・コマンド・カウントの上位の一つ以上のビットを増加させた時、前記セルアレイの対応する部分について、スクラビングを有する少なくとも１つのリフレッシュの実行を制御する第２カウンタと、を具備し、
    前記スクラビングを有するリフレッシュは、受信された１つのリフレッシュ・コマンドに対応してスクラビングとリフレッシュとが共に行われ、
    前記受信された１つのリフレッシュ・コマンドにより、複数のサブページを含む１つのページが選択され、
    前記１つのページに含まれる前記複数のサブページの一部は選択され他は非選択となり、
    前記選択されたサブページに対しては前記スクラビングを有するリフレッシュが行われ、前記非選択されたサブページに対しては前記スクラビングのないリフレッシュが行われ、
    前記メモリ装置は、第１周波数によって前記スクラビングのないリフレッシュを行うと共に、第２周波数によって前記スクラビングを有するリフレッシュを行うことを特徴とするメモリ装置。
  14. 前記スクラビングのない少なくとも１つのリフレッシュと、前記スクラビングを有する少なくとも１つのリフレッシュは、経時的に交互に行われることを特徴とする請求項１３に記載のメモリ装置。
  15. 前記スクラビングのない少なくとも１つのリフレッシュの第１個数は、前記スクラビングを有する少なくとも１つのリフレッシュの第２個数より多いことを特徴とする請求項１３に記載のメモリ装置。
  16. それぞれのスクラビングを有するリフレッシュは、複数のスクラビングのないリフレッシュの間に行われることを特徴とする請求項１５に記載のメモリ装置。
  17. 前記リフレッシュ・コマンドは、第１タイプ・リフレッシュ・コマンド及び第２タイプ・リフレッシュ・コマンドを含み、
    それぞれのスクラビングのないリフレッシュは、メモリ・コントローラから発生する前記第１タイプ・リフレッシュ・コマンドに応答して行われ、それぞれのスクラビングを有するリフレッシュは、前記メモリ・コントローラから発生する前記第２タイプ・リフレッシュ・コマンドに応答して行われることを特徴とする請求項１３に記載のメモリ装置。
  18. それぞれのスクラビングのないリフレッシュは、前記メモリ・コントローラから発生するオートリフレッシュ・コマンドまたはセルフリフレッシュ・コマンドに応答して行われることを特徴とする請求項１３に記載のメモリ装置。
  19. それぞれのスクラビングを有するリフレッシュは、前記メモリ・コントローラから発生する特定のリフレッシュ・スクラビング・コマンドに応答して行われることを特徴とする請求項１８に記載のメモリ装置。
  20. 前記特定のリフレッシュ・スクラビング・コマンドが発生するとき、
    前記メモリ装置の少なくとも２枚のサブページそれぞれについてスクラビングを有するリフレッシュがそれぞれ順次に行われることを特徴とする請求項１９に記載のメモリ装置。
  21. 前記少なくとも２枚のサブページのスクラビングを有するリフレッシュの後、前記メモリ装置の少なくとも２枚のサブページがプリチャージされることを特徴とする請求項２０に記載のメモリ装置。
  22. 前記メモリ装置について行われる前記スクラビングのない少なくとも１つのリフレッシュの第１個数は、前記メモリ装置について行われる前記スクラビングを有する少なくとも１つのリフレッシュの第２個数より多いことを特徴とする請求項１３に記載のメモリ装置。
  23. それぞれのスクラビングのないリフレッシュまたはスクラビングを有するリフレッシュは、メモリセルのそれぞれのページについて行われることを特徴とする請求項１３に記載のメモリ装置。
JP2012131050A 2011-06-09 2012-06-08 エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法 Active JP6291157B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020110055744A KR101873526B1 (ko) 2011-06-09 2011-06-09 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
KR10-2011-0055744 2011-06-09
US13/241,205 US9053813B2 (en) 2011-06-09 2011-09-23 Method and apparatus for refreshing and data scrubbing memory device
US13/241205 2011-09-23

Publications (2)

Publication Number Publication Date
JP2012256414A JP2012256414A (ja) 2012-12-27
JP6291157B2 true JP6291157B2 (ja) 2018-03-14

Family

ID=47294147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012131050A Active JP6291157B2 (ja) 2011-06-09 2012-06-08 エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法

Country Status (5)

Country Link
US (2) US9053813B2 (ja)
JP (1) JP6291157B2 (ja)
KR (1) KR101873526B1 (ja)
CN (1) CN102820049A (ja)
TW (1) TWI579844B (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
WO2013068862A1 (en) * 2011-11-11 2013-05-16 International Business Machines Corporation Memory module and memory controller for controlling a memory module
US11024352B2 (en) 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US20140219007A1 (en) * 2013-02-07 2014-08-07 Nvidia Corporation Dram with segmented page configuration
US9454451B2 (en) * 2013-02-11 2016-09-27 Arm Limited Apparatus and method for performing data scrubbing on a memory device
KR102143517B1 (ko) 2013-02-26 2020-08-12 삼성전자 주식회사 에러 정정회로를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법
EP3629123B1 (en) 2013-07-27 2021-02-24 Netlist, Inc. Memory module with local synchronization
US9529673B2 (en) * 2013-07-30 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having adjustable refresh period and method of operating the same
WO2015030751A1 (en) 2013-08-28 2015-03-05 Hewlett-Packard Development Company, L.P. Refresh rate adjust
US9281046B2 (en) * 2013-10-08 2016-03-08 Advanced Micro Devices, Inc. Data processor with memory controller for high reliability operation and method
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9274888B2 (en) 2013-11-15 2016-03-01 Qualcomm Incorporated Method and apparatus for multiple-bit DRAM error recovery
US9881656B2 (en) 2014-01-09 2018-01-30 Qualcomm Incorporated Dynamic random access memory (DRAM) backchannel communication systems and methods
US10248331B2 (en) 2014-07-23 2019-04-02 Hewlett Packard Enterprise Development Lp Delayed read indication
KR102189780B1 (ko) * 2014-08-11 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102210327B1 (ko) 2014-08-21 2021-02-01 삼성전자주식회사 에러 알림 기능이 있는 메모리 장치
KR102204390B1 (ko) 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치
KR102252376B1 (ko) 2014-12-08 2021-05-14 삼성전자주식회사 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
RU2682843C1 (ru) * 2015-03-10 2019-03-21 Тосиба Мемори Корпорейшн Устройство памяти и система памяти
KR101653999B1 (ko) * 2015-04-02 2016-09-09 서울시립대학교 산학협력단 낸드 플래시 기반의 스토리지 시스템 및 데이터 보존 강화 방법
KR101679509B1 (ko) 2015-04-09 2016-12-06 경희대학교 산학협력단 메모리, 방사능 환경에서 메모리의 동작 방법, 전력제어 장치 및 전력제어 방법
KR102258905B1 (ko) 2015-07-02 2021-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
CN106527959B (zh) * 2015-09-10 2019-07-26 阿里巴巴集团控股有限公司 刷新磁盘输入输出请求的处理方法及设备
KR20170045806A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
WO2017074292A1 (en) 2015-10-25 2017-05-04 Hewlett-Packard Enterprise Development LP Volatile memory device with automatic lower power state
US10193576B2 (en) * 2015-10-30 2019-01-29 Toshiba Memory Corporation Memory system and memory device
KR102434053B1 (ko) * 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102435181B1 (ko) * 2015-11-16 2022-08-23 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US9823964B2 (en) 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US10049006B2 (en) 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US9880900B2 (en) 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US10936044B2 (en) 2015-12-21 2021-03-02 Hewlett Packard Enterprise Development Lp Quality of service based memory throttling
US10467020B2 (en) * 2016-02-26 2019-11-05 Toshiba Memory Corporation Memory device, and information-processing device
US10628248B2 (en) * 2016-03-15 2020-04-21 International Business Machines Corporation Autonomous dram scrub and error counting
KR102636039B1 (ko) * 2016-05-12 2024-02-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법 및 카피백 방법
EP3553662A1 (en) * 2016-05-28 2019-10-16 Advanced Micro Devices, Inc. Intergral post package repair
US10042700B2 (en) 2016-05-28 2018-08-07 Advanced Micro Devices, Inc. Integral post package repair
KR102561346B1 (ko) 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
US20180061484A1 (en) * 2016-08-29 2018-03-01 Apple Inc. Systems and Methods for Memory Refresh Timing
KR102508132B1 (ko) * 2016-10-31 2023-03-09 주식회사 멤레이 자기 저항 메모리 모듈 및 이를 포함하는 컴퓨팅 디바이스
US10042702B2 (en) * 2016-11-07 2018-08-07 SK Hynix Inc. Memory device transferring data between master and slave device and semiconductor package including the same
KR20180060084A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 반도체 메모리 장치의 스크러빙 컨트롤러, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US9865323B1 (en) 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
KR20180081282A (ko) 2017-01-06 2018-07-16 에스케이하이닉스 주식회사 반도체장치
KR20180106494A (ko) * 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치
KR102243582B1 (ko) * 2017-04-24 2021-04-23 에스케이하이닉스 주식회사 반도체장치
KR20180129233A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 리프레시 동작을 제어하는 반도체 장치 및 이를 포함하는 메모리 시스템
US10482943B2 (en) 2017-06-28 2019-11-19 Qualcomm Incorporated Systems and methods for improved error correction in a refreshable memory
US20190066760A1 (en) * 2017-08-23 2019-02-28 Nanya Technology Corporation Dram and method for operating the same
KR20190052315A (ko) 2017-11-08 2019-05-16 에스케이하이닉스 주식회사 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102410022B1 (ko) 2017-11-24 2022-06-21 에스케이하이닉스 주식회사 에러스크럽방법 및 이를 이용한 반도체모듈
KR102415867B1 (ko) * 2017-11-29 2022-07-04 에스케이하이닉스 주식회사 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법
US11004495B2 (en) * 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
KR102393427B1 (ko) * 2017-12-19 2022-05-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10635327B2 (en) * 2018-01-31 2020-04-28 Western Digital Technologies, Inc. Data availability during memory inaccessibility
KR102583797B1 (ko) 2018-04-09 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102457630B1 (ko) 2018-04-17 2022-10-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 모듈
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
CN110838314A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储数据的加固方法及装置
WO2020077283A1 (en) * 2018-10-12 2020-04-16 Supermem, Inc. Error correcting memory systems
KR102583266B1 (ko) * 2018-10-24 2023-09-27 삼성전자주식회사 스토리지 모듈, 스토리지 모듈의 동작 방법, 및 스토리지 모듈을 제어하는 호스트의 동작 방법
KR102649315B1 (ko) 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102145688B1 (ko) * 2019-06-18 2020-08-19 윈본드 일렉트로닉스 코포레이션 메모리 장치
KR102670661B1 (ko) * 2019-06-19 2024-05-31 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
JP7016332B2 (ja) 2019-07-05 2022-02-04 華邦電子股▲ふん▼有限公司 半導体メモリ装置
CN112216335B (zh) * 2019-07-09 2022-12-02 长鑫存储技术有限公司 存储器故障处理方法和装置
US20220129198A1 (en) * 2019-07-12 2022-04-28 Hewlett-Packard Development Company, L.P. Data updates for controllers
KR102139888B1 (ko) * 2019-07-23 2020-07-31 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치
KR20210026201A (ko) * 2019-08-29 2021-03-10 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법
US11010243B2 (en) 2019-09-09 2021-05-18 Winbond Electronics Corp. Memory apparatus with error bit correction in data reading period
KR20210088917A (ko) 2020-01-07 2021-07-15 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US20200176072A1 (en) * 2020-02-04 2020-06-04 Intel Corporation Dynamic random access memory built-in self-test power fail mitigation
EP3913634A1 (en) * 2020-05-22 2021-11-24 Nxp B.V. Memory testing by reading and verifying again memory locations after read access
CN111679792B (zh) * 2020-06-04 2023-04-07 四川九州电子科技股份有限公司 一种嵌入式设备NandFlash I/O数据监测系统及方法
US20220051744A1 (en) * 2020-08-17 2022-02-17 Mediatek Inc. Memory controller with adaptive refresh rate controlled by error bit information
WO2022058768A1 (en) * 2020-09-21 2022-03-24 Micron Technology, Inc Memory apparatus and method for operating the same
KR20220039432A (ko) 2020-09-22 2022-03-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11579964B2 (en) 2020-12-22 2023-02-14 Micron Technology, Inc. Parity data in dynamic random access memory (DRAM)
KR20220094489A (ko) 2020-12-29 2022-07-06 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20230012274A (ko) 2021-07-15 2023-01-26 삼성전자주식회사 메모리 장치 동작 방법, 메모리 컨트롤러의 동작 방법 및 메모리 시스템
US11605441B1 (en) * 2021-08-30 2023-03-14 Samsung Electronics Co., Ltd. Memory systems having memory devices therein with enhanced error correction capability and methods of operating same
KR20230072336A (ko) 2021-11-17 2023-05-24 에스케이하이닉스 주식회사 반도체장치
TWI792754B (zh) 2021-12-09 2023-02-11 力晶積成電子製造股份有限公司 具有高資料頻寬的記憶體裝置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369510A (en) 1980-07-25 1983-01-18 Honeywell Information Systems Inc. Soft error rewrite control system
JPS60225954A (ja) * 1984-04-25 1985-11-11 Nec Corp 記憶装置
JPS61123957A (ja) * 1984-11-21 1986-06-11 Nec Corp 記憶装置
JPH087995B2 (ja) * 1985-08-16 1996-01-29 富士通株式会社 ダイナミツク半導体記憶装置のリフレツシユ方法および装置
JPH01248399A (ja) * 1988-03-28 1989-10-03 Mitsubishi Electric Corp 半導体記憶装置
EP0424301A3 (en) * 1989-10-18 1992-09-16 International Business Machines Corporation Overlapped data scrubbing with data refreshing
US5127014A (en) 1990-02-13 1992-06-30 Hewlett-Packard Company Dram on-chip error correction/detection
US6567417B2 (en) * 2000-06-19 2003-05-20 Broadcom Corporation Frame forwarding in a switch fabric
US6751698B1 (en) * 1999-09-29 2004-06-15 Silicon Graphics, Inc. Multiprocessor node controller circuit and method
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
US6658610B1 (en) * 2000-09-25 2003-12-02 International Business Machines Corporation Compilable address magnitude comparator for memory array self-testing
US7051264B2 (en) 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
US6838331B2 (en) * 2002-04-09 2005-01-04 Micron Technology, Inc. Method and system for dynamically operating memory in a power-saving error correction mode
US6957308B1 (en) * 2002-07-11 2005-10-18 Advanced Micro Devices, Inc. DRAM supporting different burst-length accesses without changing the burst length setting in the mode register
KR100502659B1 (ko) 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US6781908B1 (en) * 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US8205146B2 (en) * 2005-07-21 2012-06-19 Hewlett-Packard Development Company, L.P. Persistent error detection in digital memory
US20070022244A1 (en) 2005-07-25 2007-01-25 Honeywell International Inc. Methods and systems for refresh and error scrubbing of dynamic memory devices
KR100855578B1 (ko) * 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
WO2009011052A1 (ja) 2007-07-18 2009-01-22 Fujitsu Limited メモリリフレッシュ装置およびメモリリフレッシュ方法
US8826097B2 (en) * 2011-03-30 2014-09-02 Arm Limited Memory scrubbing
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US11092567B2 (en) * 2017-03-21 2021-08-17 International Business Machines Corporation Biosensor electrode having three-dimensional structured sensing surfaces

Also Published As

Publication number Publication date
KR101873526B1 (ko) 2018-07-02
US20120317352A1 (en) 2012-12-13
CN102820049A (zh) 2012-12-12
US9053813B2 (en) 2015-06-09
KR20120136674A (ko) 2012-12-20
JP2012256414A (ja) 2012-12-27
TW201250682A (en) 2012-12-16
TWI579844B (zh) 2017-04-21
US9600362B2 (en) 2017-03-21
US20150248329A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
JP6291157B2 (ja) エラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法
CN110556156B (zh) 半导体存储器件、存储系统及操作半导体存储器件的方法
US9087614B2 (en) Memory modules and memory systems
KR101796116B1 (ko) 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR102434053B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN112837725A (zh) 半导体存储器件和操作半导体存储器件的方法
US9823964B2 (en) Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US20170337984A1 (en) Dram retention test method for dynamic error correction
US20170161143A1 (en) Controller-based memory scrub for drams with internal error-correcting code (ecc) bits contemporaneously during auto refresh or by using masked write commands
US8117519B2 (en) Memory apparatus and method using erasure error correction to reduce power consumption
JP2017182854A (ja) 半導体装置
US20130339821A1 (en) Three dimensional(3d) memory device sparing
US9880900B2 (en) Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
KR20150092451A (ko) 반도체 메모리 장치
CN114077384A (zh) 存储器装置和用于控制存储器装置的刷新操作的方法
KR102076067B1 (ko) 메모리 모듈 및 메모리 시스템
US20230142474A1 (en) Memory device and memory system including the same
US11309054B2 (en) Method of controlling repair of volatile memory device and storage device performing the same
JP2015170202A (ja) キャッシュメモリおよびプロセッサシステム
JP5212100B2 (ja) 半導体メモリおよびメモリシステム
US11664084B2 (en) Memory device on-die ECC data

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180209

R150 Certificate of patent or registration of utility model

Ref document number: 6291157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250