KR102243582B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR102243582B1
KR102243582B1 KR1020170052569A KR20170052569A KR102243582B1 KR 102243582 B1 KR102243582 B1 KR 102243582B1 KR 1020170052569 A KR1020170052569 A KR 1020170052569A KR 20170052569 A KR20170052569 A KR 20170052569A KR 102243582 B1 KR102243582 B1 KR 102243582B1
Authority
KR
South Korea
Prior art keywords
data
error scrub
internal
circuit
error
Prior art date
Application number
KR1020170052569A
Other languages
English (en)
Other versions
KR20180119072A (ko
Inventor
이재인
김용미
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170052569A priority Critical patent/KR102243582B1/ko
Priority to US15/715,474 priority patent/US10430274B2/en
Publication of KR20180119072A publication Critical patent/KR20180119072A/ko
Application granted granted Critical
Publication of KR102243582B1 publication Critical patent/KR102243582B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

반도체장치는 에러스크럽동작이 수행되는 경우 에러스크럽플래그를 생성하는 플래그생성회로; 및 상기 에러스크럽플래그에 응답하여 라이트동작을 제어하는 라이트동작회로를 포함하되, 상기 에러스크럽동작은 셀어레이로부터 리드데이터를 출력하는 내부리드동작, 리드데이터에 포함된 에러를 정정하여 정정데이터를 생성하는 데이터정정동작, 및 상기 정정데이터를 상기 셀어레이에 저장하는 내부라이트동작을 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 에러스크럽동작을 수행하는 반도체장치에 관한 것이다.
최근 반도체장치의 동작속도를 증가시키기 위해 클럭 사이클(cycle)마다 4비트 또는 8비트의 데이터를 입/출력하는 DDR2, DDR3 방식 등이 사용되고 있다. 데이터의 입/출력 속도가 빨라지는 경우 데이터가 전송되는 과정 중 발생되는 에러의 발생 확률도 증가 되므로, 데이터 전송의 신뢰성을 보장하기 위한 별도의 장치와 방법이 추가적으로 요구되고 있다.
데이터 전송 시마다 에러 발생 여부를 확인할 수 있는 에러코드를 생성하여 데이터와 함께 전송함으로써, 데이터 전송의 신뢰성을 보장하는 방법을 사용하고 있다. 에러코드에는 발생한 에러를 검출할 수 있는 에러검출코드(Error Detection Code, EDC)와, 에러 발생시 이를 자체적으로 정정할 수 있는 에러정정코드(Error Correction Code, ECC) 등이 있다.
본 발명은 에러스크럽동작에서 라이트동작회로를 제어하는 반도체장치를 제공한다.
이를 위해 본 발명은 에러스크럽동작이 수행되는 경우 에러스크럽플래그를 생성하는 플래그생성회로; 및 상기 에러스크럽플래그에 응답하여 라이트동작을 제어하는 라이트동작회로를 포함하되, 상기 에러스크럽동작은 셀어레이로부터 리드데이터를 출력하는 내부리드동작, 리드데이터에 포함된 에러를 정정하여 정정데이터를 생성하는 데이터정정동작, 및 상기 정정데이터를 상기 셀어레이에 저장하는 내부라이트동작을 포함하는 반도체장치를 제공한다.
또한, 본 발명은 에러스크럽커맨드에 응답하여 에러스크럽동작을 제어하는 에러스크럽제어회로; 및 상기 에러스크럽동작이 수행되는 경우 라이트동작을 제어하는 라이트동작회로를 포함하되, 상기 에러스크럽동작은 셀어레이에서 리드데이터가 출력되는 내부리드동작과 상기 리드데이터에 포함된 에러를 정정하여 정정데이터를 생성하는 동작 및 상기 정정데이터를 상기 셀어레이에 라이트하는 내부라이트동작을 포함하는 반도체장치를 제공한다.
본 발명에 의하면 에러스크럽동작 동안 외부에서 데이터가 입력되는 라이트동작이 수행되는 것을 차단함으로써, 불필요한 전류 소모를 절감하고 에러스크럽동작의 안정성 및 신뢰성을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 에러스크럽제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 에러스크럽제어회로에 포함된 내부리드신호생성회로의 일 실시예에 따른 블럭도이다.
도 4는 도 3에 도시된 내부리드신호생성회로에 포함된 지연신호생성회로의 일 실시예에 따른 회로도이다.
도 5는 도 3에 도시된 내부리드신호생성회로에 포함된 지연신호선택회로의 일 실시예에 따른 회로도이다.
도 6은 도 2에 도시된 에러스크럽제어회로에 포함된 내부라이트신호생성회로의 일 실시예에 따른 구성을 도시한 회로도이다.
도 7은 도 1에 도시된 반도체장치에 포함된 플래그생성회로의 일 실시예에 따른 회로도이다.
도 8은 도 1에 도시된 반도체장치에 포함된 라이트동작회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 9는 도 8에 도시된 라이트동작회로에 포함된 데이터입력회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 10은 도 9에 도시된 데이터입력회로에 포함된 데이터입력버퍼의 일 실시예에 따른 회로도이다.
도 11은 도 9에 도시된 데이터입력회로에 포함된 셋업홀드지연기의 일 실시예에 따른 회로도이다.
도 12는 도 8에 도시된 라이트동작회로에 포함된 데이터정렬회로의 일 실시예에 따른 회로도이다.
도 13은 도 8에 도시된 라이트동작회로에 포함된 데이터리피터의 일 실시예에 따른 회로도이다.
도 14는 도 1 내지 도 13에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
도 15는 도 1 내지 도 13에 도시된 반도체장치가 적용된 전자시스템의 다른 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체장치는 커맨드디코더(1), 에러스크럽제어회로(2), 셀어레이(3), 플래그생성회로(4) 및 라이트동작회로(5)를 포함할 수 있다.
커맨드디코더(1)는 외부제어신호(CA<1:L>)에 응답하여 에러스크럽커맨드(ECS_CMD)를 생성할 수 있다. 외부제어신호(CA<1:L>)는 커맨드 및 어드레스 중 적어도 하나를 포함할 수 있다. 커맨드디코더(1)는 외부제어신호(CA<1:L>)에 포함된 커맨드를 디코딩하여 에러스크럽커맨드(ECS_CMD)를 생성할 수 있다. 외부제어신호(CA<1:L>)의 비트 수(L)는 실시예에 따라서 다양하게 설정될 수 있다.
에러스크럽제어회로(2)는 에러스크럽커맨드(ECS_CMD), 클럭(CLK) 및 지연선택신호(DSEL<1:3>)에 응답하여 에러스크럽동작을 수행할 수 있다. 에러스크럽동작은 내부리드동작, 데이터정정동작 및 내부라이트동작이 순차적으로 수행됨으로써 진행될 수 있다. 에러스크럽제어회로(2)는 에러스크럽커맨드(ECS_CMD), 클럭(CLK) 및 지연선택신호(DSEL<1:3>)에 응답하여 내부리드신호(IRD)를 생성할 수 있다. 에러스크럽제어회로(2)는 에러스크럽커맨드(ECS_CMD)가 발생한 시점부터 클럭(CLK) 및 지연선택신호(DSEL<1:3>)에 의해 설정되는 지연구간만큼 지연된 시점에서 내부리드동작을 위해 인에이블되는 내부리드신호(IRD)를 생성할 수 있다. 에러스크럽제어회로(2)는 내부리드동작 동안 셀어레이(3)로부터 출력되는 리드데이터(RDATA<1:M>)를 입력받을 수 있다. 에러스크럽제어회로(2)는 리드데이터(RDATA<1:M>)에 포함된 에러를 정정하여 정정데이터(CDATA<1:J>)를 생성할 수 있다. 에러스크럽제어회로(2)는 에러정정코드(Error Correction Code, ECC)를 이용하여 리드데이터(RDATA<1:M>)에 포함된 에러를 정정할 수 있다. 에러스크럽제어회로(2)는 내부리드동작 및 데이터정정동작이 종료된 후 내부라이트동작을 위해 인에이블되는 내부라이트신호(IWT)를 발생시킬 수 있다. 에러스크럽제어회로(2)는 내부라이트동작을 통해 정정데이터(CDATA<1:J>)를 셀어레이(3)에 저장시킬 수 있다.
셀어레이(3)는 내부리드신호(IRD) 및 내부라이트신호(IWT)에 응답하여 리드데이터(RDATA<1:M>)를 출력하거나 정정데이터(CDATA<1:J>)를 입력받아 저장할 수 있다. 셀어레이(3)는 내부리드신호(IRD)가 인에이블되는 경우 내부에 저장된 리드데이터(RDATA<1:M>)를 출력할 수 있다. 셀어레이(3)는 내부라이트신호(IWT)가 인에이블되는 경우 정정데이터(CDATA<1:M>)를 입력받아 내부에 저장할 수 있다. 리드데이터(RDATA<1:M>)의 비트 수(M)와 정정데이터(CDATA<1:J>)의 비트 수(J)는 실시예에 따라서 다르게 설정될 수 있다.
플래그생성회로(4)는 에러스크럽커맨드(ECS_CMD)에 응답하여 에러스크럽플래그(ECS_FLAG)를 생성할 수 있다. 플래그생성회로(4)는 에러스크럽커맨드(ECS_CMD)가 발생하는 경우 인에이블되는 에러스크럽플래그(ECS_FLAG)를 생성할 수 있다.
라이트동작회로(5)는 에러스크럽플래그(ECS_FLAG)에 응답하여 라이트동작을 제어할 수 있다. 라이트동작회로(5)는 데이터스트로브신호(도 8의 DQS)에 동기하여 데이터(도 8의 DATA)를 입력받아 셀어레이(3)에 저장되는 증폭데이터(AMP_D<1:M>)를 생성하는 라이트동작을 수행할 수 있다. 라이트동작회로(5)는 에러스크럽플래그(ECS_FLAG)가 인에이블되는 경우 라이트동작이 수행되는 것을 차단할 수 있다.
도 2를 참고하면 에러스크럽제어회로(2)는 내부리드신호생성회로(21), 데이터정정회로(22) 및 내부라이트신호생성회로(23)를 포함할 수 있다.
내부리드신호생성회로(21)는 클럭(CLK) 및 지연선택신호(DSEL<1:3>)에 응답하여 에러스크럽커맨드(ECS_CMD)로부터 내부리드신호(IRD)를 생성할 수 있다. 내부리드신호생성회로(21)는 지연선택신호(DSEL<1:3>)의 논리레벨조합에 따라 정해진 지연구간만큼 에러스크럽커맨드(ECS_CMD)를 클럭(CLK)에 동기하여 지연시켜 내부리드신호(IRD)를 생성할 수 있다. 내부리드신호(IRD)는 에러스크럽커맨드(ECS_CMD)가 인에이블된 시점부터 지연선택신호(DSEL<1:3>)의 논리레벨조합에 따라 정해진 지연구간이 경과된 시점에서 인에이블될 수 있다. 내부리드신호생성회로(21)의 지연구간은 실시예에 따라서 지연선택신호(DSEL<1:3>)에 포함된 비트들 중 일부 비트들에 의해 결정될 수 있다. 내부리드신호생성회로(21)의 보다 구체적인 구성 및 동작에 대한 설명은 도 3 내지 도 5를 참고하여 후술한다.
데이터정정회로(22)는 에러스크럽커맨드(ECS_CMD)에 응답하여 리드데이터(RDATA<1:M>)로부터 정정데이터(CDATA<1:J>)를 생성할 수 있다. 데이터정정회로(22)는 에러스크럽커맨드(ECS_CMD)가 발생하는 경우 리드데이터(RDATA<1:M>)에 포함된 에러를 정정하여 정정데이터(CDATA<1:J>)를 생성할 수 있다. 데이터정정회로(22)는 에러정정코드(ECC)를 사용하여 리드데이터(RDATA<1:M>)로부터 정정데이터(CDATA<1:J>)를 생성할 수 있다. 데이터정정회로(22)는 리드데이터(RDATA<1:M>)로부터 생성된 패러티 및 신드롬을 이용하여 정정데이터(CDATA<1:J>)를 생성할 수 있다.
내부라이트신호생성회로(23)는 에러스크럽커맨드(ECS_CMD)에 응답하여 내부라이트신호(IWT)를 생성할 수 있다. 내부라이트신호생성회로(23)는 에러스크럽커맨드(ECS_CMD)가 발생된 시점부터 기설정된 지연구간이 경과된 시점에서 인에이블되는 내부라이트신호(IWT)를 생성할 수 있다. 내부라이트신호생성회로(23)의 지연구간은 내부리드신호(IRD)가 인에이블되는 경우에 수행되는 내부리드동작에 따라 셀어레이(3)로부터 출력되는 리드데이터(RDATA<1:M>)에 포함된 에러를 정정하여 정정데이터(CDATA<1:J>)가 생성된 후에 내부라이트신호(IWT)가 인에이블되도록 설정될 수 있다.
도 3을 참고하면 내부리드신호생성회로(21)는 지연신호생성회로(211) 및 지연신호선택회로(212)를 포함할 수 있다.
지연신호생성회로(211)는 클럭(CLK)에 응답하여 에러스크럽커맨드(ECS_CMD)로부터 제1 내지 제3 지연신호(DLY_S<1:3>)를 생성할 수 있다. 지연신호생성회로(211)는 에러스크럽커맨드(ECS_CMD)를 클럭(CLK)에 동기하여 순차적으로 지연시켜 제1 내지 제3 지연신호(DLY_S<1:3>)를 생성할 수 있다.
지연신호선택회로(212)는 지연선택신호(DSEL<1:3>)에 응답하여 제1 내지 제3 지연신호(DLY_S<1:3>)로부터 내부리드신호(IRD)를 생성할 수 있다. 지연신호선택회로(212)는 제1 지연선택신호(DSEL<1>)가 인에이블되는 경우 제1 지연신호(DLY_S<1>)를 내부리드신호(IRD)로 출력할 수 있다. 지연신호선택회로(212)는 제2 지연선택신호(DSEL<2>)가 인에이블되는 경우 제2 지연신호(DLY_S<2>)를 내부리드신호(IRD)로 출력할 수 있다. 지연신호선택회로(212)는 제3 지연선택신호(DSEL<3>)가 인에이블되는 경우 제3 지연신호(DLY_S<3>)를 내부리드신호(IRD)로 출력할 수 있다.
도 4를 참고하면 지연신호생성회로(211)는 제1 지연회로(214), 제2 지연회로(215) 및 제3 지연회로(216)를 포함할 수 있다. 제1 지연회로(214), 제2 지연회로(215) 및 제3 지연회로(216)는 플립플롭으로 구현될 수 있다. 제1 지연회로(214)는 에러스크럽커맨드(ECS_CMD)를 클럭(CLK)에 동기하여 지연시켜 제1 지연신호(DLY_S<1>)로 출력할 수 있다. 제2 지연회로(215)는 제1 지연신호(DLY_S<1>)를 클럭(CLK)에 동기하여 지연시켜 제2 지연신호(DLY_S<2>)로 출력할 수 있다. 제3 지연회로(216)는 제2 지연신호(DLY_S<2>)를 클럭(CLK)에 동기하여 지연시켜 제3 지연신호(DLY_S<3>)로 출력할 수 있다.
도 5를 참고하면 지연신호선택회로(212)는 낸드게이트들(NAND21, NAND22, NAND23), 인버터들(IV21, IV22, IV23) 및 오어게이트(OR21)를 포함할 수 있다. 지연신호선택회로(212)는 제1 지연선택신호(DSEL<1>)가 인에이블되는 경우 제1 지연신호(DLY_S<1>)를 낸드게이트(NAND21), 인버터(IV21) 및 오어게이트(OR21)를 통해 내부리드신호(IRD)로 출력할 수 있다. 지연신호선택회로(212)는 제2 지연선택신호(DSEL<2>)가 인에이블되는 경우 제2 지연신호(DLY_S<2>)를 낸드게이트(NAND22), 인버터(IV22) 및 오어게이트(OR21)를 통해 내부리드신호(IRD)로 출력할 수 있다. 지연신호선택회로(212)는 제3 지연선택신호(DSEL<3>)가 인에이블되는 경우 제3 지연신호(DLY_S<3>)를 낸드게이트(NAND23), 인버터(IV23) 및 오어게이트(OR21)를 통해 내부리드신호(IRD)로 출력할 수 있다.
도 6을 참고하면 내부라이트신호생성회로(23)는 인버터체인으로 구현될 수 있다. 내부라이트신호생성회로(23)는 에러스크럽커맨드(ECS_CMD)가 발생된 시점부터 기설정된 지연구간이 경과된 시점에서 인에이블되는 내부라이트신호(IWT)를 생성할 수 있다. 내부라이트신호생성회로(23)의 지연구간은 내부리드신호(IRD)가 인에이블되어 수행되는 내부리드동작 동안 셀어레이(3)로부터 출력되는 리드데이터에 포함된 에러를 정정함으로써 정정데이터(CDATA<1:J>))가 생성된 후에 내부라이트신호(IWT)가 인에이블되도록 설정될 수 있다.
도 7을 참고하면 플래그생성회로(4)는 반전지연기(41) 및 플래그출력기(42)를 포함할 수 있다. 반전지연기(41)는 직렬 접속된 홀수개의 인버터를 포함하여 구현될 수 있다. 반전지연기(41)는 에러스크럽커맨드(ECS_CMD)를 반전 및 지연시켜 출력할 수 있다. 플래그출력기(42)는 반전지연기(41)의 출력신호 및 에러스크럽커맨드(ECS_CMD)를 입력받아 논리곱 연산을 수행하여 에러스크럽플래그(ECS_FLAG)를 생성할 수 있다. 플래그생성회로(4)는 에러스크럽커맨드(ECS_CMD)가 발생하는 경우 인에이블되는 에러스크럽플래그(ECS_FLAG)를 생성할 수 있다.
도 8을 참고하면 라이트동작회로(5)는 데이터입력회로(51), 스트로브신호입력회로(52), 데이터정렬회로(53) 및 데이터리피터(54)를 포함할 수 있다.
데이터입력회로(51)는 에러스크럽플래그(ECS_FLAG)에 응답하여 데이터(DATA)로부터 내부데이터(IDATA)를 생성할 수 있다. 데이터입력회로(51)는 에러스크럽플래그(ECS_FLAG)가 디스에이블된 상태에서 데이터(DATA)를 버퍼링하고 지연시켜 내부데이터(IDATA)를 생성할 수 있다. 데이터입력회로(51)는 에러스크럽플래그(ECS_FLAG)가 인에이블된 상태에서 데이터(DATA)를 버퍼링하고 지연시켜 내부데이터(IDATA)를 생성하는 동작을 중단할 수 있다.
스트로브신호입력회로(52)는 에러스크럽플래그(ECS_FLAG)에 응답하여 데이터스트로브신호(DQS)로부터 내부데이터스트로브신호(IDQS)를 생성할 수 있다. 스트로브신호입력회로(52)는 에러스크럽플래그(ECS_FLAG)가 디스에이블된 상태에서 데이터스트로브신호(DQS)를 버퍼링하고 지연시켜 내부데이터스트로브신호(IDQS)를 생성할 수 있다. 스트로브신호입력회로(52)는 에러스크럽플래그(ECS_FLAG)가 인에이블된 상태에서 데이터스트로브신호(DQS)를 버퍼링하고 지연시켜 내부데이터스트로브신호(IDQS)를 생성하는 동작을 중단할 수 있다.
데이터정렬회로(53)는 에러스크럽플래그(ECS_FLAG) 및 내부데이터스트로브신호(IDQS)에 응답하여 내부데이터(IDATA)로부터 정렬데이터(ADATA)를 생성할 수 있다. 데이터정렬회로(53)는 에러스크럽플래그(ECS_FLAG)가 디스에이블된 상태에서 내부데이터스트로브신호(IDQS)에 따라 내부데이터(IDATA)를 정렬하여 정렬데이터(ADATA)를 생성할 수 있다. 데이터정렬회로(53)는 에러스크럽플래그(ECS_FLAG)가 인에이블된 상태에서 내부데이터스트로브신호(IDQS)에 따라 내부데이터(IDATA)를 정렬하여 정렬데이터(ADATA)를 생성하는 동작을 중단할 수 있다.
데이터리피터(54)는 에러스크럽플래그(ECS_FLAG)에 응답하여 정렬데이터(ADATA)로부터 증폭데이터(AMP_D<1:M>)를 생성할 수 있다. 데이터리피터(54))는 에러스크럽플래그(ECS_FLAG)가 디스에이블된 상태에서 정렬데이터(ADATA)를 증폭하여 증폭데이터(AMP_D<1:M>)를 생성할 수 있다. 데이터리피터(54)는 에러스크럽플래그(ECS_FLAG)가 인에이블된 상태에서 데이터(DATA)를 증폭하여 증폭데이터(AMP_D<1:M>)를 생성하는 동작을 중단할 수 있다.
도 9를 참고하면 데이터입력회로(51)는 데이터입력버퍼(511) 및 셋업홀드지연기(512)를 포함할 수 있다. 데이터입력버퍼(511)는 에러스크럽플래그(ECS_FLAG)에 응답하여 데이터(DATA)로부터 버퍼데이터(BDATA)를 생성할 수 있다. 데이터입력버퍼(511)는 에러스크럽플래그(ECS_FLAG)가 디스에이블된 상태에서 데이터(DATA)를 버퍼링하여 버퍼데이터(BDATA)를 생성할 수 있다. 데이터입력버퍼(511)는 에러스크럽플래그(ECS_FLAG)가 인에이블된 상태에서 데이터(DATA)를 버퍼링하여 버퍼데이터(BDATA)를 생성하는 동작을 중단할 수 있다. 셋업홀드지연기(512)는 인버터체인으로 구현될 수 있다. 셋업홀드지연기(512)는 기설정된 셋업구간 및 홀드구간을 설정하기 위한 지연구간만큼 버퍼데이터(BDATA)를 지연시켜 내부데이터(IDATA)를 생성할 수 있다.
도 10을 참고하면 데이터입력버퍼(511)는 차동증폭회로로 구현될 수 있다. 데이터입력버퍼(511)는 PMOS 트랜지스터들(P51, P52), NMOS 트랜지스터들(N51, N52, N53) 및 인버터(IV51)를 포함할 수 있다. 데이터입력버퍼(511)는 에러스크럽플래그(ECS_FLAG)가 로직로우레벨로 디스에이블된 상태에서 데이터(DATA)를 차동증폭하여 내부데이터(IDATA)를 생성할 수 있다. 데이터입력버퍼(511)는 에러스크럽플래그(ECS_FLAG)가 로직하이레벨로 인에이블된 상태에서 데이터(DATA)를 차동증폭하여 내부데이터(IDATA)를 생성하는 동작을 중단할 수 있다.
도 11을 참고하면 셋업홀드지연기(512)는 인버터체인으로 구현될 수 있다. 셋업홀드지연기(512)는 기설정된 셋업구간 및 홀드구간을 설정하기 위한 지연구간만큼 버퍼데이터(BDATA)를 지연시켜 내부데이터(IDATA)를 생성할 수 있다.
도 12를 참고하면 데이터정렬회로(53)는 스트로브신호전달기(531) 및 플립플롭(532)로 구현될 수 있다. 스트로브신호전달기(531)는 에러스크럽플래그(ECS_FLAG)가 로직로우레벨로 디스에이블된 상태에서 내부데이터스트로브신호(IDQS)를 전달할 수 있다. 스트로브신호전달기(531)는 에러스크럽플래그(ECS_FLAG)가 로직하이레벨로 인에이블된 상태에서 내부데이터스트로브신호(IDQS)를 전달하는 동작을 차단할 수 있다. 플립플롭(532)은 내부데이터스트로브신호(IDQS)가 스트로브신호전달기(531)를 통해여 전달되는 경우 내부데이터스트로브신호(IDQS)에 동기하여 내부데이터(IDATA)를 정렬함으로써 정렬데이터(ADATA)를 생성할 수 있다.
도 13을 참고하면 데이터리피터(54)는 PMOS 트랜지스터(P55), NMOS 트랜지스터들(N55, N56) 및 인버터들(IV55, IV56)를 포함할 수 있다. PMOS 트랜지스터(P55)는 전원전압(VDD)과 노드(nd55) 사이에 연결되어 정렬데이터(ADATA)에 응답하여 노드(nd55)를 전원전압(VDD)으로 구동할 수 있다. NMOS 트랜지스터(N55)는 노드(nd55)와 노드(nd56) 사이에 연결되어 정렬데이터(ADATA)에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N56)는 노드(nd56)과 접지전압(VSS) 사이에 연결되어 에러스크럽플래그(ECS_FLAG)에 응답하여 노드(nd56)을 접지전압(VSS)으로 구동할 수 있다. 인버터(IV55)는 에러스크럽플래그(ECS_FLAG)를 반전버퍼링하여 NMOS 트랜지스터(N56)의 게이트로 전달할 수 있다. 인버터(IV56)는 노드(nd55)의 신호를 반전버퍼링하여 증폭데이터(AMP_D<1:M>)로 출력할 수 있다.
앞서, 도 1 내지 도 13에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 14를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 14에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
도 15를 참고하면 본 발명의 다른 실시예에 따른 전자시스템(2000)은 호스트(2001), 메모리컨트롤러(2002) 및 데이터저장부(2003)를 포함할 수 있다.
호스트(2001)는 데이터저장부(2003)에 억세스 하기 위해 메모리컨트롤러(2002)로 리퀘스트 및 데이터를 전송할 수 있다. 메모리컨트롤러(2002)는 리퀘스트에 응답하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 데이터저장부(2003)에 제공하고, 커맨드에 응답하여 데이터저장부(2003)는 라이트 또는 리드 동작을 수행하게 할 수 있다. 호스트(2001)는 데이터저장부(2003)로 데이터를 저장시키기 위해 데이터를 메모리컨트롤러(2002)로 전송할 수 있다. 또한, 호스트(2001)는 데이터저장부(2003)로부터 출력된 데이터를 메모리컨트롤러(2002)를 통해 수신할 수 있다. 호스트(2001)는 에러정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다.
메모리컨트롤러(2002)는 호스트(2001)와 데이터저장부(2003) 사이의 통신을 중계할 수 있다. 메모리컨트롤러(2002)는 호스트(2001)로부터 리퀘스트와 데이터를 수신하고, 데이터저장부(2003)의 동작을 제어하기 위하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 생성하여 데이터저장부(2003)로 제공할 수 있다. 또한, 메모리컨트롤러(2002)는 데이터저장부(2003)로부터 출력된 데이터를 호스트(2001)로 제공할 수 있다.
데이터저장부(2003)는 다수의 메모리들을 포함할 수 있다. 데이터저장부(2003)는 메모리컨트롤러(2002)로부터 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 수신하여 라이트 또는 리드 동작을 수행할 수 있다. 데이터저장부(2003)에 포함된 다수의 메모리들은 에러정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다. 데이터저장부(2003)는 도 1에 도시된 반도체장치를 포함할 수 있다.
호스트(2001)에 포함된 에러를 정정하는 회로 및 데이터저장부(2003) 내부의 다수의 메모리들에 포함된 에러를 정정하는 회로는 실시예에 따라서 모두 동작하거나 선택적으로 동작하도록 구현될 수 있다. 호스트(2001) 및 메모리컨트롤러(2002)는 실시예에 따라서 동일한 칩으로 구현될 수 있다. 메모리컨트롤러(2002) 및 데이터저장부(2003)는 실시예에 따라서 동일한 칩으로 구현될 수 있다.
1: 커맨드디코더 2: 에러스크럽제어회로
3: 셀어레이 4: 플래그생성회로
5: 라이트동작회로 21: 내부리드신호생성회로
22: 데이터정정회로 23: 내부라이트신호생성회로
211: 지연신호생성회로 212: 지연신호선택회로
41: 반전지연기 42: 플래그출력기
51: 데이터입력회로 52: 스트로브신호입력회로
53: 데이터정렬회로 54: 데이터리피터
511: 데이터입력버퍼 512: 셋업홀드지연기
531: 스트로브신호전달기 532: 플립플롭
54: 데이터리피터

Claims (20)

  1. 에러스크럽동작이 수행되는 경우 에러스크럽플래그를 생성하는 플래그생성회로; 및
    상기 에러스크럽플래그에 응답하여 라이트동작을 제어하는 라이트동작회로를 포함하되,
    상기 에러스크럽동작은 셀어레이로부터 리드데이터를 출력하는 내부리드동작, 리드데이터에 포함된 에러를 정정하여 정정데이터를 생성하는 데이터정정동작, 및 상기 정정데이터를 상기 셀어레이에 저장하는 내부라이트동작을 포함하되,
    상기 라이트동작회로는 상기 에러스크럽플래그에 응답하여 정렬데이터로부터 증폭데이터를 생성하는 데이터리피터를 포함하되, 상기 데이터리피터는 상기 에러스크럽동작이 수행되는 경우 상기 증폭데이터를 생성하는 동작을 차단하는 반도체장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 에러스크럽동작은 외부제어신호를 디코딩하여 발생되는 에러스크럽커맨드에 따라 수행되는 반도체장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 라이트동작회로는
    상기 에러스크럽플래그에 응답하여 데이터로부터 내부데이터를 생성하는 데이터입력회로를 포함하되, 상기 데이터입력회로는 상기 에러스크럽동작이 수행되는 경우 상기 내부데이터를 생성하는 동작을 차단하는 반도체장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 데이터입력회로는
    상기 에러스크럽플래그에 응답하여 상기 데이터를 버퍼링하여 버퍼데이터를 생성하는 데이터입력버퍼; 및
    상기 버퍼데이터를 지연시켜 상기 내부데이터를 생성하는 셋업홀드지연기를 포함하는 반도체장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 라이트동작회로는
    상기 에러스크럽플래그에 응답하여 데이터스트로브신호로부터 내부데이터스트로브신호를 생성하는 스트로브신호입력회로를 포함하되, 상기 스트로브신호입력회로는 상기 에러스크럽동작이 수행되는 경우 상기 내부데이터스트로브신호를 생성하는 동작을 차단하는 반도체장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 라이트동작회로는
    상기 에러스크럽플래그에 응답하여 내부데이터로부터 상기 정렬데이터를 생성하는 데이터정렬회로를 포함하되, 상기 데이터정렬회로는 상기 에러스크럽동작이 수행되는 경우 상기 정렬데이터를 생성하는 동작을 차단하는 반도체장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    에러스크럽커맨드에 응답하여 상기 에러스크럽동작을 제어하는 에러스크럽제어회로를 더 포함하는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 에러스크럽제어회로는
    상기 에러스크럽커맨드, 클럭 및 지연선택신호에 응답하여 상기 내부리드동작을 위한 내부리드신호를 생성하는 내부리드신호생성회로를 포함하는 반도체장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서, 상기 내부리드신호생성회로는
    상기 에러스크럽커맨드를 상기 클럭에 동기시켜 시프팅하여 제1 및 제2 지연신호를 생성하는 지연신호생성회로; 및
    상기 지연선택신호에 응답하여 상기 제1 지연신호 또는 상기 제2 지연신호를 상기 내부리드신호로 선택하는 지연신호선택회로를 포함하는 반도체장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 에러스크럽제어회로는
    상기 에러스크럽커맨드에 응답하여 상기 리드데이터에 포함된 에러를 정정하여 상기 정정데이터를 생성하는 데이터정정회로를 포함하는 반도체장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 에러스크럽제어회로는
    상기 에러스크럽커맨드에 응답하여 상기 내부라이트동작을 위한 내부라이트신호를 생성하는 내부라이트신호생성회로를 포함하되, 상기 내부라이트신호는 상기 내부리드동작을 위한 내부리드신호보다 늦은 시점에 인에이블되는 반도체장치.
  13. 에러스크럽커맨드에 응답하여 에러스크럽동작을 제어하는 에러스크럽제어회로; 및
    상기 에러스크럽동작이 수행되는 경우 라이트동작을 제어하는 라이트동작회로를 포함하되,
    상기 에러스크럽동작은 셀어레이에서 리드데이터가 출력되는 내부리드동작과 상기 리드데이터에 포함된 에러를 정정하여 정정데이터를 생성하는 데이터정정동작 및 상기 정정데이터를 상기 셀어레이에 라이트하는 내부라이트동작을 포함하며,
    상기 라이트동작회로는 상기 에러스크럽커맨드에 응답하여 정렬데이터로부터 증폭데이터를 생성하는 데이터리피터를 포함하되, 상기 데이터리피터는 상기 에러스크럽동작이 수행되는 경우 상기 증폭데이터를 생성하는 동작을 차단하는 반도체장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 에러스크럽제어회로는
    상기 에러스크럽커맨드, 클럭 및 지연선택신호에 응답하여 상기 내부리드동작을 위한 내부리드신호를 생성하는 내부리드신호생성회로를 포함하는 반도체장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 에러스크럽제어회로는
    상기 에러스크럽커맨드에 응답하여 상기 리드데이터에 포함된 에러를 정정하여 상기 정정데이터를 생성하는 데이터정정회로를 포함하는 반도체장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 에러스크럽제어회로는
    상기 에러스크럽커맨드에 응답하여 상기 내부라이트동작을 위한 내부라이트신호를 생성하는 내부라이트신호생성회로를 포함하되, 상기 내부라이트신호는 상기 내부리드동작을 위한 내부리드신호보다 늦은 시점에 인에이블되는 반도체장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 라이트동작회로는
    상기 에러스크럽커맨드에 응답하여 데이터로부터 내부데이터를 생성하는 데이터입력회로를 포함하되, 상기 데이터입력회로는 상기 에러스크럽동작이 수행되는 경우 상기 내부데이터를 생성하는 동작을 차단하는 반도체장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 라이트동작회로는
    에러스크럽플래그에 응답하여 데이터스트로브신호로부터 내부데이터스트로브신호를 생성하는 스트로브신호입력회로를 포함하되, 상기 스트로브신호입력회로는 상기 에러스크럽동작이 수행되는 경우 상기 내부데이터스트로브신호를 생성하는 동작을 차단하는 반도체장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 라이트동작회로는
    에러스크럽플래그에 응답하여 내부데이터로부터 상기 정렬데이터를 생성하는 데이터정렬회로를 포함하되, 상기 데이터정렬회로는 상기 에러스크럽동작이 수행되는 경우 상기 정렬데이터를 생성하는 동작을 차단하는 반도체장치.
  20. 삭제
KR1020170052569A 2017-04-24 2017-04-24 반도체장치 KR102243582B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170052569A KR102243582B1 (ko) 2017-04-24 2017-04-24 반도체장치
US15/715,474 US10430274B2 (en) 2017-04-24 2017-09-26 Semiconductor devices executing an error scrub operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170052569A KR102243582B1 (ko) 2017-04-24 2017-04-24 반도체장치

Publications (2)

Publication Number Publication Date
KR20180119072A KR20180119072A (ko) 2018-11-01
KR102243582B1 true KR102243582B1 (ko) 2021-04-23

Family

ID=63854499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170052569A KR102243582B1 (ko) 2017-04-24 2017-04-24 반도체장치

Country Status (2)

Country Link
US (1) US10430274B2 (ko)
KR (1) KR102243582B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137739A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 반도체장치
US11294757B2 (en) * 2019-12-17 2022-04-05 Arteris, Inc. System and method for advanced detection of failures in a network-on-chip
TWI746083B (zh) * 2020-07-24 2021-11-11 聯陽半導體股份有限公司 訊號中繼系統
KR20230160491A (ko) 2022-05-17 2023-11-24 한밭대학교 산학협력단 광대역 모노폴 안테나 및 이를 포함하는 정보 기기
KR20240009222A (ko) * 2022-07-13 2024-01-22 에스케이하이닉스 주식회사 에러 정정 코드 회로 및 이를 포함하는 반도체 장치
CN115206407A (zh) * 2022-07-28 2022-10-18 长鑫存储技术有限公司 脉冲产生器、错误检查与清除电路和存储器
CN115295040B (zh) * 2022-10-08 2023-06-02 睿力集成电路有限公司 控制电路、控制方法以及半导体存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531499A (ja) * 2007-06-28 2010-09-24 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム内のエラーを検出し且つ訂正するためのメモリ・コントローラ、方法及びメモリ・システム
US20100332900A1 (en) * 2009-06-24 2010-12-30 Magic Technologies, Inc. Method and apparatus for scrubbing accumulated data errors from a memory system
KR101296070B1 (ko) * 2008-07-02 2013-08-12 마이크론 테크놀로지, 인크. 고용량/고대역폭의 메모리 장치를 복구하기 위한 방법 및 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263032A (en) * 1991-06-27 1993-11-16 Digital Equipment Corporation Computer system operation with corrected read data function
US5987628A (en) * 1997-11-26 1999-11-16 Intel Corporation Method and apparatus for automatically correcting errors detected in a memory subsystem
US7363442B2 (en) 2004-11-12 2008-04-22 International Business Machines Corporation Separate handling of read and write of read-modify-write
KR20060135227A (ko) 2005-06-24 2006-12-29 주식회사 하이닉스반도체 메모리 장치의 커맨드 버퍼 제어 방법
US8032816B2 (en) * 2007-06-01 2011-10-04 International Business Machines Corporation Apparatus and method for distinguishing temporary and permanent errors in memory modules
US8255772B1 (en) * 2008-06-18 2012-08-28 Cisco Technology, Inc. Adaptive memory scrub rate
KR101873526B1 (ko) * 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US8640006B2 (en) * 2011-06-29 2014-01-28 International Business Machines Corporation Preemptive memory repair based on multi-symbol, multi-scrub cycle analysis
US10193576B2 (en) * 2015-10-30 2019-01-29 Toshiba Memory Corporation Memory system and memory device
US10049006B2 (en) * 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US10209895B2 (en) * 2016-02-18 2019-02-19 Toshiba Memory Corporation Memory system
KR20180106494A (ko) * 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531499A (ja) * 2007-06-28 2010-09-24 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム内のエラーを検出し且つ訂正するためのメモリ・コントローラ、方法及びメモリ・システム
KR101296070B1 (ko) * 2008-07-02 2013-08-12 마이크론 테크놀로지, 인크. 고용량/고대역폭의 메모리 장치를 복구하기 위한 방법 및 장치
US20100332900A1 (en) * 2009-06-24 2010-12-30 Magic Technologies, Inc. Method and apparatus for scrubbing accumulated data errors from a memory system

Also Published As

Publication number Publication date
KR20180119072A (ko) 2018-11-01
US10430274B2 (en) 2019-10-01
US20180307559A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102243582B1 (ko) 반도체장치
CN108305654B (zh) 半导体器件
US10319462B2 (en) Semiconductor device and semiconductor system
US20170286218A1 (en) Semiconductor devices, and semiconductor systems
TWI770086B (zh) 半導體裝置
KR102410022B1 (ko) 에러스크럽방법 및 이를 이용한 반도체모듈
US10289485B2 (en) Integrated circuit
US10319455B2 (en) Semiconductor device
TWI752120B (zh) 半導體裝置
US10552277B2 (en) Electronic devices
KR20210023317A (ko) 반도체장치
CN108346444B (zh) 半导体器件
US10290333B2 (en) Semiconductor device
US10181863B2 (en) Semiconductor devices and semiconductor systems
US10014073B2 (en) Semiconductor devices
CN111081292A (zh) 半导体器件以及包括其的半导体系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right