CN102820049A - 用于刷新以及数据清理存储器件的方法和装置 - Google Patents

用于刷新以及数据清理存储器件的方法和装置 Download PDF

Info

Publication number
CN102820049A
CN102820049A CN2012101878137A CN201210187813A CN102820049A CN 102820049 A CN102820049 A CN 102820049A CN 2012101878137 A CN2012101878137 A CN 2012101878137A CN 201210187813 A CN201210187813 A CN 201210187813A CN 102820049 A CN102820049 A CN 102820049A
Authority
CN
China
Prior art keywords
cleaning
refresh
refreshes
refreshing
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101878137A
Other languages
English (en)
Inventor
姜郁成
柳鹤洙
朴哲佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102820049A publication Critical patent/CN102820049A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

以第一频率对存储器件的相应部分执行至少一次不带有清理的刷新。此外，以小于第一频率的第二频率对存储器件的相应部分执行至少一次带有清理的刷新。从而，执行带有数据清理的刷新操作以避免数据错误累积。此外，还执行不带有数据清理的刷新操作以减少因数据清理所致的过度功耗。

Description

用于刷新以及数据清理存储器件的方法和装置
相关申请的交叉引用
本申请要求于2011年6月9日向韩国知识产权局（KIPO）提交的韩国专利申请第10-2011-0055744号的优先权，其内容通过全文引用合并于此。
技术领域
本发明涉及存储器件的刷新和数据清理（data scrubbing），更具体地，涉及控制带有数据清理的刷新以及不带有数据清理的刷新，以便提高数据完整性而不过度增加功耗。
背景技术
半导体存储器件已发展成具有不断增加的容量和速度，以便在高性能电子系统中使用。例如，动态随机存取存储器（dynamic random access memory，DRAM）是易失性存储器，其根据电容器中存储的电荷量来存储数据。因为这样存储的电荷会随时间泄漏，所以执行对数据再充电的刷新操作以避免数据丢失。
半导体存储器件被广泛用于诸如膝上型计算机、移动电话等等的移动设备。因此，期望减小半导体存储器件的功耗。然而，诸如DRAM的动态存储器件的刷新操作增大了待机功耗。此外，DRAM中用于存储电荷的电容随DRAM集成度的增加而减小，这导致数据可靠性降低。
发明内容
因此，执行带有数据清理的刷新操作以避免数据错误累积。此外，还执行不带有数据清理的刷新操作以减少过度功耗。
在根据本发明一方面的刷新存储器件的方法中，对存储器件的相应部分执行至少一次不带有清理的刷新。此外，对存储器件的相应部分执行至少一次带有清理的刷新。
根据本发明的示例实施例，对于存储器件的一部分，以第一频率对其执行不带有清理的刷新，并且以小于第一频率的第二频率对其执行带有清理的刷新。
在本发明的另一个示例实施例中，不带有清理的刷新与带有清理的刷新在时间上交替。
在本发明另外的示例实施例中，所述至少一次不带有清理的刷新的第一数量高于所述至少一次带有清理的刷新的第二数量。
在本发明的另外的示例实施例中，每个带有清理的刷新在多个不带有清理的刷新之间执行。
在本发明的另外的示例实施例中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行。此外，每个带有清理的刷新响应于从存储控制器生成的第二类型刷新命令而执行。
例如，每个不带有清理的刷新响应于从存储控制器生成的自动刷新命令或自刷新命令而执行。并且，在该示例情况中，每个带有清理的刷新响应于从存储控制器生成的特殊刷新和清理命令而执行。
在本发明的另外的示例实施例中，当生成了特殊刷新和清理命令时，对存储器件的至少两个子页中的每一个顺序地执行相应的带有清理的刷新。此外，在该情况中，在对存储器件的这些子页执行带有清理的刷新之后，对所述子页执行预充电。
在本发明的另外的示例实施例中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且每个带有清理的刷新响应于从刷新命令计数器生成的刷新和清理命令而执行。在这种情况下，例如，生成刷新和清理命令的周期是生成第一类型刷新命令的周期的2n倍，其中n是自然数。
在本发明的另外的示例实施例中，每个不带有清理的刷新响应于自刷新命令而执行，并且每个带有清理的刷新根据响应于自刷新命令生成的内部刷新命令的计数而执行。
在本发明的另外的示例实施例中，对存储器件执行的至少一次不带有清理的刷新的第一总数量大于对存储器件执行的至少一次带有清理的刷新的第二总数量。
在本发明的另外的示例实施例中，每个带有清理的刷新或不带有清理的刷新针对存储单元的对应页而执行。
在本发明的另外的示例实施例中，每个不带有清理的刷新针对存储单元的对应页而执行，并且每个带有清理的刷新针对存储单元的对应子页而执行。
根据本发明的另一方面，存储器件中的刷新管理单元包括第一计数器和第二计数器。第一计数器用于控制对存储器件相应部分的至少一次不带有清理的刷新的执行。第二计数器用于控制对存储器件相应部分的至少一次带有清理的刷新的执行。
在本发明的示例实施例中，刷新管理单元包括页计数器和刷新命令计数器。页计数器是第一计数器，用于生成对其执行不带有清理的刷新的刷新地址。刷新命令计数器是第二计数器，用于控制带有清理的刷新和不带有清理的刷新的定时。
在本发明的另外的示例实施例中，刷新管理单元包括页段计数器（pagesegment counter），用于生成对其执行带有清理的刷新的子页的地址。例如，每个不带有清理的刷新针对存储单元的对应页而执行，并且每个带有清理的刷新针对存储单元的对应子页而执行。
在本发明的另外的示例实施例中，页计数器以第一频率生成对其执行不带有清理的刷新的刷新地址。此外，页段计数器以小于第一频率的第二频率生成对其执行带有清理的刷新的子页地址。
在本发明的另外的示例实施例中，每个不带有清理的刷新响应于自刷新命令执行。此外，每个带有清理的刷新根据刷新命令计数器执行，该刷新命令计数器对响应于自刷新命令生成的内部刷新命令进行计数。
在本发明的另外的示例实施例中，不带有清理的刷新与带有清理的刷新在时间上交替。
在本发明另外的示例实施例中，所述至少一次不带有清理的刷新的第一数量高于所述至少一次带有清理的刷新的第二数量。例如，每个带有清理的刷新在多个不带有清理的刷新之间执行。
在本发明的另外的示例实施例中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行。此外，每个带有清理的刷新响应于从存储控制器生成的第二类型刷新命令而执行。
例如，每个不带有清理的刷新响应于从存储控制器生成的自动刷新命令或自刷新命令而执行。此外，在所述情况中，每个带有清理的刷新响应于从存储控制器生成的特殊刷新和清理命令而执行。
在本发明的另外的示例实施例中，当生成了特殊刷新和清理命令时，对存储器件的至少两个子页中的每一个顺序地执行相应的带有清理的刷新。在该情况中，在对存储器件的这些子页执行带有清理的刷新之后，对子页执行预充电。
在本发明的另外的示例实施例中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行。每个带有清理的刷新响应于从刷新命令计数器生成的刷新和清理命令而执行。
在本发明的另外的示例实施例中，生成刷新和清理命令的周期是生成第一类型刷新命令的周期的2n倍，其中n是自然数。
在本发明的另外的示例实施例中，对存储器件执行的至少一次不带有清理的刷新的第一总数量大于对存储器件执行的至少一次带有清理的刷新的第二总数量。
在本发明的另外的示例实施例中，每个带有清理的刷新或不带有清理的刷新针对存储单元的对应页执行。
根据本发明的方面的存储器件包括单元阵列以及根据本发明上述示例实施例的刷新管理单元。这样的存储器件可以用于存储模块、存储系统或计算机系统中。
附图说明
当参照附图详细描述本发明的示例性实施例时，本发明的上述及其他示例方面将变得更加清楚，附图中：
图1是根据本发明的实施例的具有刷新操作的半导体存储器件、存储模块和存储系统的框图；
图2A是根据本发明的示例实施例的图1中的动态随机存取存储器（DRAM）芯片的框图，并且图2B图示了根据本发明的示例实施例的增加自动刷新周期（auto refresh cycle)的示例；
图3是根据本发明的示例实施例的存储系统的框图，该存储系统将自动刷新周期信息存储在至少一个DRAM芯片中；
图4是根据本发明的示例实施例的存储系统的框图，该存储系统将自动刷新周期信息存储在存储模块的串行存在检测（serial presence detect，SPD）器件中；
图5是根据本发明的示例实施例的用于根据自动刷新周期信息执行刷新操作的步骤的流程图；
图6是根据本发明的示例实施例的半导体存储器件的框图，该半导体存储器件具有用于刷新和清理操作的多个计数器；
图7是图示根据本发明的示例实施例的带有清理的刷新操作的框图；
图8A和图8B分别是根据本发明的示例实施例的、图6的示例清理刷新管理单元的框图；
图9A是根据本发明的示例实施例的根据新定义的命令的带有清理的刷新操作的框图，图9B是用于图示该带有清理的刷新操作的时序图；
图10是根据本发明的示例实施例的用于在图9A的半导体存储器件中执行带有清理的刷新操作的步骤的流程图；
图11是用于图示根据本发明的示例实施例的带有清理的刷新操作的时序图；
图12是根据本发明的示例实施例的用于根据图11的时序图按子页执行带有清理的刷新操作的步骤的流程图；
图13A和图13B分别是根据本发明的示例实施例的具有刷新管理单元的半导体存储系统的框图；
图14A和图14B分别是根据本发明的示例实施例的具有刷新管理单元的半导体存储系统的框图；
图15是图示根据本发明的示例实施例的、用于修复在带有清理的刷新操作期间检测到的硬故障（hard fail）的步骤的流程图；
图16和图17分别是根据本发明的示例实施例的、执行图15的步骤的各个存储器件的框图；
图18是具有主芯片（master）和从芯片（slave）的存储系统的框图，该存储系统包括本发明实施例的刷新管理单元；
图19是具有堆栈式存储器芯片的存储系统的框图，所述存储系统包括本发明实施例的刷新管理单元；
图20是具有存储系统的计算系统的框图，该存储系统包括本发明实施例的刷新管理单元；
图21是根据本发明的示例实施例的具有刷新管理单元的存储器件的框图，所述刷新管理单元用于控制带有清理的刷新操作和不带有清理的刷新操作；
图22是根据本发明的示例实施例的、在图21的存储器件的操作期间的步骤的流程图；以及
图23图示了根据本发明的示例实施例的多个带有清理的刷新操作以及不带有清理的刷新操作。
具体实施方式
下文中参照附图更充分地描述示例性实施例。然而，本发明构思可以以许多不同的形式来具体实现，不应被解释为局限于此出阐述的示例性实施例。相反，提供这些示例性实施例是为了使本公开全面和完整，以便向本领域技术人员充分传达示例性实施例的范围。附图中，为清楚起见，可能夸大了层和区域的大小及相对大小。
尽管此处可能使用词语第一、第二、第三等等来指示不同的元件，但这些元件不应受到这些词语的限制。这些词语仅仅用于将一个元件与另一个元件区分开来。因而，第一元件也可以被称为第二元件，这不会偏离本发明构思的教导。此处使用的术语“和/或”包括一个或多个相关列出项目中的任意一个以及所有组合。
当一个元件被称为“连接”或“耦接”到另一元件时，该元件可以直接连接或耦接到所述另一元件，或者也可以存在居间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不存在居间的元件。其他用于描述元件之间关系的词语应以类似方式解释（例如，“在...之间”与“直接在...之间”，“邻近”与“直接紧邻”等等)。
此处使用的术语仅仅是出于描述具体的示例性实施例的目的，并非意图限制本发明构思。此处使用的单数形式“一”、“一个”意图也包括复数形式，除非上下文明确给出相反指示。还将理解，当在本说明书中使用词语“包括”和/或“包含”时，表明存在所描述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
除非另外定义，否则此处使用的所有术语（包括技术术语和科学术语）所具有的含义与本发明构思所属领域的普通技术人员通常理解的含义相同。还将理解，术语——如通常使用的词典中定义的那些术语，应该被解释为所具有的含义与它们在相关领域背景中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
如在动态随机存取存储器（DRAM）的规范中所指示的那样，诸如DRAM这样的易失性半导体存储器件将数据保持有限时间段。因此，例如如在DRAM的规范中所设置的那样，在诸如64ms的每个刷新周期中执行刷新操作。
由于DRAM单元变得更小、电容更低，DRAM单元的数据保持时间和刷新周期也有所减小。在这种情况下，要更加频繁地执行刷新操作，从而功耗增加。此外，随着DRAM单元变得越小，所产生的比特错误数越高，从而使错误可能无法被纠错电路（error correction circuit，ECC）纠正，或者物理错误（例如，硬故障）的概率增大。
下面描述的本发明实施例的半导体存储器件提高了数据可靠性，并且具有减小的功耗和错误累积。这样的存储器件可以在存储模块或存储系统中形成。
图1是根据本发明的实施例的具有半导体存储器件和存储模块的存储系统100的框图。参照图1，存储系统100包括存储模块1000和存储控制器2000。存储模块1000包括安装在模块板上的至少一个半导体存储器件1100。例如，每个半导体存储器件1100是一DRAM（动态随机存取存储器）芯片。DRAM芯片包括DRAM单元的存储阵列。在下面的描述中，假设半导体存储器件1100是DRAM芯片。
存储控制器2000提供用于控制存储模块1000中的半导体存储器件1100的信号。例如，来自存储控制器2000的这样的信号包括命令/地址CMD/ADD和控制信号CLK，该控制信号CMD可以是存储模块1000的时钟信号。存储控制器2000与存储模块1000通信，以传送去往/来自存储模块1000的数据DQ。
每个DRAM芯片1100包括一存储阵列，存储阵列形成多个存储体（bank），每个存储体具有多个页。页是在施加单个RAS有效命令（RAS activecommand）时从存储体传送到位线感测放大器（sense amplifier)的数据块。页可以被分成多个区域（以下称为子页）。
图2A是根据本发明的示例实施例的、图1的DRAM芯片1100的框图。图2B图示了根据本发明的示例实施例增加图2A的DRAM芯片的自动刷新周期。
参照图2A，DRAM芯片1100包括具有多个DRAM单元的存储阵列1110、行译码器1121、驱动/感测放大器1122和列译码器1123。为了输入和输出数据，DRAM芯片1100分别包括ECC（纠错电路）1170以及读数据（RD）通路1181和写数据（WD）通路1182。DRAM芯片1100还包括命令译码器1130、刷新控制电路1140、内部地址生成器1151和地址缓冲器1152。此外，DRAM芯片1100包括非易失性的周期信息存储单元1160，用于存储诸如自动刷新周期信息（Cycle Info）这样的刷新周期信息。
命令译码器1130对从外部源接收的命令CMD进行译码，以生成至少一个用于驱动DRAM芯片1100的内部控制信号。地址缓冲器1152存储从外部源接收的地址ADDR，并且分别向行译码器1121和列译码器1123提供用于选择行的行地址ADD_R和用于选择列的列地址ADD_C。
根据命令译码器1130的译码，DRAM芯片1100可以进入自动刷新模式或自刷新模式。刷新控制电路1140响应于命令译码器1130的这种译码而生成刷新信号REF_S。内部地址生成器1151响应于刷新信号REF_S生成内部地址ADI，以选择将对其执行刷新的页，并且将该内部地址ADI提供给地址缓冲器1152。地址缓冲器1152可以包括开关（未示出），该开关用于选择性地在读/写操作期间输出外部地址ADDR以及在自动刷新模式或自刷新模式中输出内部地址ADI。
在自动刷新操作期间，调整自动刷新周期的时段，以减少DRAM芯片1100的功耗。在DRAM芯片1100的测试模式期间，通过减小自动刷新周期的时段、直到DRAM芯片1100中的一定量比特错误能够被纠正，来执行测试。
例如，当ECC 1170使用能够纠正单比特错误的汉明码时，自动刷新周期的时段被减小到生成单比特错误的水平。与自动刷新周期的时段相对应的自动刷新周期信息存储在周期信息存储单元1160中。在数据读出期间，将从存储阵列1110读取的数据提供给ECC 1170，由ECC 1170纠正数据中的比特错误。
当DRAM芯片1100工作时，在周期信息存储单元1160中存储的自动刷新周期信息被提供给外部控制器（未示出）。外部控制器以自动刷新周期信息所指示的周期，将自动刷新命令提供给DRAM芯片1100。刷新控制单元1140响应于这样的自动刷新命令执行自动刷新。用这样的方式，生成能够被纠正的单比特错误，从而这样的在从存储阵列1110读取的数据中产生的错误被ECC 1170检测和纠正，该ECC 1170经由RD通路1182提供纠错后的数据。
图2A图示了自动刷新周期信息被存储在非易失性存储单元1160中、以便在DRAM芯片1100工作时被提供给外部控制器的示例。在这种情况下，外部控制器确定刷新周期的时段。图2B图示了DRAM芯片1100在其中直接增大自动刷新周期的频率而在外部控制器一侧无任何改变的示例。
例如，DRAM芯片1100根据DRAM芯片1100的规范以64ms的间隔刷新所有存储体的页。在这种情况下，每次接收到刷新命令时，连接到特定字线的所有存储体的页被同时刷新。此外，由内部计数器逐一地顺序增大将被刷新的页的地址。在图2B中，外部控制器根据DRAM芯片1100的规范每64ms提供一个刷新命令。然而，当接收到刷新命令时，DRAM芯片1100仅仅刷新一些存储体，从而达到内部增加自动刷新周期的时段的效果。
图2B图示了将自动刷新周期的时段加倍的示例。在图2B中，在刷新周期中激活和刷新一些存储体（存储体A和B）的页，并且在下一个刷新周期中激活和刷新剩余存储器（存储体C和D）的页。因此，所有存储体（存储体A、B、C和D）以两倍于规范中的刷新周期（64ms）的周期（128ms）被刷新。通过调整响应于每个刷新命令而将被选择的存储体的数量，来确定自动刷新周期的时段。
图3是存储系统100的框图，该存储系统100在DRAM芯片1100中存储自动刷新周期信息。在图3中，将在DRAM芯片测试操作期间确定的自动刷新周期信息（Cycle Info）存储在DRAM芯片1100内的非易失性存储单元1160中，该DRAM芯片1100被安装在存储模块1000上。周期信息存储单元1160被实现为非易失性存储器，或者被实现为反熔丝（anti-fuse）或电熔丝（e-fuse）。例如，在图3中，周期信息存储单元1160被实现为电熔丝。
在存储系统100的初始操作期间，将自动刷新周期信息Cycle Info从周期信息存储单元1160提供给存储控制器2000。存储控制器2000以自动刷新周期信息所指示的周期，生成自动刷新命令CMD_ref并将其提供给存储模块1000。
用这样的方式，根据自动刷新周期信息调整自动刷新命令CMD_ref的周期，从而使DRAM芯片1100的数据中的比特错误能够被ECC（纠错电路，图3中未示出）纠正。因而，在DRAM芯片1100内的错误仍然能被纠正的同时，减少了自动刷新操作的过度功耗。
图4是根据本发明的替换实施例的存储系统100的框图，在该存储系统100中，自动刷新周期信息存储在存储模块1000的串行存在检测（SPD）器件1300中。当存储模块1000是用于服务器的带寄存器的双线存储模块（registered dual in-line memory module，RDIMM）等等时，存储模块1000包括SPD器件1300，该SPD器件1300是非易失性的，用于存储相应的组件信息和/或关于DRAM芯片1100的信息。
例如，SPD器件1300包括非易失性存储器（诸如EEPROM），该非易失性存储器存储关于DRAM芯片1100的各种信息（如行地址和列地址数、数据宽度、区块（rank）的数量、每区块的存储密度、存储器件的数量、每个存储器件的存储密度，等等）或DRAM芯片1100的自动刷新周期信息CycleInfo。在存储系统100的初始操作期间，来自SPD器件1300的自动刷新周期信息Cycle Info被提供给存储控制器2000，存储控制器2000以自动刷新周期信息Cycle Info指示的周期生成自动刷新命令CMD_ref，并将该自动刷新命令CMD_ref提供给存储模块1000。
在一个示例中，不为每个DRAM芯片单独设置自动刷新周期。而是，设置单个自动刷新周期用于多个DRAM芯片，在测试模式期间监视比特错误的生成，从而使任何未能满足预定条件的芯片都被确定为是有缺陷的。这种用于多个DRAM芯片的自动刷新周期信息可以存储在一个DRAM芯片中或者可以存储在SPD器件中。此外，根据规范定义的自动刷新周期信息也可以存储在DRAM芯片中或SPD器件中。
图5是根据本发明的示例实施例在操作半导体存储器件期间的步骤的流程图。在图5中，对诸如每个DRAM芯片的每个存储芯片执行测试（S11），以确定自动刷新周期信息（S12），然后，该自动刷新周期信息被存储到DRAM芯片中的非易失性存储单元中或存储模块的SPD器件中（S13）。将自动刷新周期信息确定为使得DRAM芯片中的比特错误能够被DRAM芯片中包括的ECC纠正的水平。尽管图5中未示出，但是在测试操作期间，不能满足预定规范的DRAM芯片可以被认为是有缺陷的芯片。
在初始化DRAM芯片（S14）时，将自动刷新周期信息提供给外部控制器（S15）。外部控制器以接收到的自动刷新周期信息所指示的周期生成自动刷新命令，并且DRAM芯片接收这样的自动刷新命令（S16）。
DRAM芯片响应于接收到的自动刷新命令执行自动刷新操作（S17）。此外，当从外部源接收到读取命令时，响应于该读取命令执行读取操作（S18）。此外，对读取的数据执行错误检测和纠正，并且提供纠错后的数据（S19）。
图6是根据本发明另一实施例的具有刷新和清理操作的半导体存储器件3000的框图。图6将DRAM芯片图示为半导体存储器件3000，该半导体存储器件3000可以在存储模块和/或存储系统内形成。
参照图6，DRAM芯片3000包括DRAM单元的存储阵列3100、行译码器3210、列译码器3220、驱动/感测放大器3230、命令译码器3300、地址缓冲器3400、ECC（纠错电路）3500以及RD（读数据）通路3610和WD（写数据）通路3620。DRAM芯片3000还包括清理刷新管理单元3700，用于控制带有清理的刷新操作和/或不带有清理的刷新操作。
清理刷新管理单元3700包括至少一个计数器，诸如例如行计数器（rowcounter，RC）3710和页段计数器（page segment counter，PSC）。DRAM芯片3000还包括模式寄存器组（mode register set，MRS）3800，在MRS 3800中存储了用于设置操作方式的MRS代码。在DRAM芯片3000初始化期间，根据来自MRS 3800的MRS代码设置DRAM芯片3000中各种电路块的操作环境。
图6示出了将MRS代码提供给ECC 3500和清理刷新管理单元3700的示例。然而，也可以根据MRS代码来设置除了ECC 3500和清理刷新管理单元3700之外的电路块的操作环境。
在DRAM芯片中主要使用简单的汉明码，这是为了最小化等待时间损失（latency penalty）等原因。然而，只有单比特错误能够用这种简单的汉明码来纠正。随着DRAM单元的大小逐渐减小，生成多比特错误的概率增加，而这样的多比特错误不能利用简单的汉明码来纠正。
因此，根据本发明的方面，DRAM芯片执行带有清理的刷新操作以避免多比特错误累积。带有清理的刷新操作包括执行刷新操作和清理操作两者。例如，带有清理的刷新操作通过激活存储阵列3100的页——检测激活的页的数据中的错误并将纠错后的数据回写存储阵列3100，导致进行刷新。
图7图示了带有清理的刷新操作的示例。图7图示了存储阵列3100的存储体（BANK A）的每个页具有8Kb（千比特）大小并且页的每个子页具有128b（比特）大小的示例。为每个子页存储8b（比特）的奇偶校验位（parity）。来自每个128b子页的数据以及相应的8b奇偶校验位被顺序地读取并被提供给ECC 3500。
ECC 3500可以使用汉明码进行错误检测和纠正。根据本发明的示例实施例，在读/写操作期间使用的ECC方法和码字长度也可以用于带有清理的刷新操作。
在本发明的示例实施例中，清理刷新管理单元3700响应于外部命令控制带有清理的刷新操作。例如，可以响应于新定义的外部命令（即，特殊刷新和清理命令）或者响应于公知的刷新命令来执行带有清理的刷新操作。
每个命令由相应的信号组合（例如，信号/CS、/RAS、/CAS和/WE的组合的设定）来定义。例如，可以新定义相应的信号组合，以用于带有清理的刷新操作（即，特殊刷新和清理命令），其中信号/CS、/RAS、/CAS和/WE每个被设置为逻辑高电平和逻辑低电平之一，从而可以被存储控制器和存储器件检测到。可替换地，可以响应于已知的预定义的命令，如自动刷新命令或自刷新命令，来执行带有清理的刷新操作。
响应于带有清理的刷新命令，激活页以刷新。此外为了清理页的一些或所有子页，来自子页的数据以及相应的奇偶校验位被读取并被提供到ECC3500。ECC 3500对这样的数据片段（data piece）执行错误检测和纠正。纠错后的数据被回写到存储阵列3100上的对应位置。可以执行回写操作而不管检测到错误还是未检测到错误。可替换地，可以仅仅在检测到错误时回写纠错后的数据。
RC（行计数器）3710响应于带有清理的刷新命令执行计数操作，以指示将被激活的存储阵列3100的页（例如，第n页）。PSC（页段计数器）3720执行计数操作以指示激活的页中将被顺序选择的至少一个子页。对所选择的子页执行清理操作（利用错误检测/纠正和数据回写）。之后，将激活的页去激活。当接收到另外的带有清理的刷新命令时，根据RC 3710的计数操作激活存储阵列3100的下一个页（例如，第（n+1）页）。
响应于新定义的带有清理的刷新命令（即，特殊刷新和清理命令）而将被执行带有清理的刷新的子页的数量，可以被设置为不同于响应于预定义的刷新命令而将被执行带有清理的刷新的子页的数量。带有清理的刷新命令可以被提供给半导体存储器件，从而如存储器件的规范中所定义的那样，每个刷新周期（例如，64ms）将存储阵列3100的所有页激活至少一次。
带有清理的刷新命令的接收周期可以被设置地足够长，以满足存储器件的规范中所定义的刷新周期。带有清理的刷新命令的接收周期越长，就允许有更高数量的子页响应于单个带有清理的刷新命令而被选择以进行清理。
另一方面，当使用诸如自动刷新命令的预定义的刷新命令时，自动刷新命令的接收周期根据存储器件的规范来定义。在该情况下，可以选择在接收周期内能够被清理的子页的数量，但是该数量受限于根据存储器件的规范定义的时间段。
例如，当使用新定义的带有清理的刷新命令时，响应于单个带有清理的刷新命令，可以对单个页中包括的所有子页执行清理操作。另一方面，当使用自动刷新命令时，响应于单个刷新命令可以对单个子页执行清理操作。
清理操作增加了DRAM芯片3000的功耗。因而，当无论执行清理操作与否都不产生数据错误时，或者当仅仅产生可被纠错的错误时，不应当执行清理操作。当除了预定义的已有刷新命令之外还产生新定义的带有清理的刷新命令时，清理刷新管理单元3700响应于新定义的带有清理的刷新命令，顺序地执行页激活、子页选择、错误检测和回写。
当接收到预定义的已有刷新命令时，响应于该预定义的已有刷新命令，激活页并对其执行刷新操作，但不执行清理操作。因此，存储控制器通过生成预定义的已有刷新命令而非新定义的带有清理的刷新命令，来控制何时不执行清理操作。
可替换地，当期望仅仅使用预定义的已有刷新命令来执行带有清理的刷新操作时，可以对清理操作的执行或不执行进行设置。为此，MRS 3800包括与清理操作相关联的MRS代码，并且可以设置该代码以指示是否将要执行清理。
例如，当在MRS 3800中设置了清理执行模式时，响应于诸如存储器件的自动刷新命令或自刷新命令这样的预定义的已有刷新命令，来执行带有清理的刷新操作。另一方面，当在MRS 3800中设置了清理不执行模式时，ECC3500中的清理相关电路和/或清理刷新管理单元3700被禁用，从而响应于刷新命令对已激活的页执行不带有清理的刷新。在该情况下，不执行如上所述的与数据清理相关联的数据误差检测、回写等等。
已有的刷新控制单元和/或已有的地址计数器（图6中未示出）可以用于响应于预定义的已有刷新命令的不带有清理的刷新操作。根据本发明的实施例，除了已有的刷新控制单元和/或已有的地址计数器之外，还包括图6的清理刷新管理单元3700。清理刷新管理单元3700响应于新定义的带有清理的刷新命令进行操作，或者，清理刷新管理单元3700根据MRS 3800中设置的MRS代码而被使能或禁用。
图8A和图8B分别是根据本发明的示例实施例的、图6的清理刷新管理单元3700的框图。图8A图示了根据MRS代码设置清理刷新模式的清理刷新管理单元3700。在图8A和图8B中，清理刷新管理单元3700包括控制信号发生器3730和检测信号接收器3740，控制信号发生器3730生成用于管理清理刷新操作的控制信号，检测信号接收器3740接收来自ECC的错误检测结果。如上所述，清理刷新管理单元3700还包括RC 3710和PSC 3720。
控制信号发生器3730接收内部控制信号CTRL_INT、诸如时钟信号的控制信号CLK等等，并且生成用于执行带有清理的刷新操作的各种控制信号SIG_SCREF。当接收到用于带有清理的刷新操作的外部命令时，控制信号发生器3730响应于内部控制信号CTRL_INT控制RC 3710和PSC 3720的计数操作。
内部控制信号CTRL_INT是通过对外部命令译码产生的。控制信号发生器3730生成各种控制信号SIG_SCREF，以控制与带有清理的刷新操作相关联的组件——如ECC——的操作。由分别由RC 3710和PSC 3720输出的计数信号CNT_ROW和CNT_CLM指定存储阵列上将对其执行带有清理的刷新操作的数据读取操作或数据回写操作的位置。
根据带有清理的刷新操作，对从存储阵列读取。数据执行错误检测，并且将错误检测的结果提供给检测信号接收器3740。根据错误检测的结果，纠错后的数据被回写到存储阵列。
在图8A中，在半导体存储器件的初始化期间通过MRS代码MRS_Code指示清理刷新模式的设置。MRS代码MRS_Code被提供给控制信号发生器3730、检测信号接收器3740、PSC 3720等等。检测信号接收器3740和PSC 3720可以根据MRS代码MRS_Code而被禁用，并且控制信号发生器3730根据MRS代码MRS_Code执行控制操作。
当设定带有清理的刷新模式时，清理刷新管理单元3700响应于外部命令（例如，预定义的刷新命令，如自动刷新命令或自刷新命令）执行如上所述的带有清理的刷新操作。另一方面，当未设定清理刷新模式时，清理刷新管理单元3700不执行清理操作。
例如，当在那种情况下接收到刷新命令时，根据行计数器3710的计数操作，页被激活以进行刷新操作。此外，在那种情况下，一系列清理操作（如用于数据清理的数据误差检测和纠正以及已纠正数据的回写，等等）被跳过。
在图8A中，清理操作可以根据MRS代码MRS_Code被使能或禁用。相反，在图8B中，清理操作的使能或禁用可以根据从外部源接收的命令的类型来确定。
图9A和图9B示出了根据新定义的命令执行带有清理的刷新操作的存储器件3000的框图和时序图。参照图9A，命令译码器3300从外部源接收并译码带有清理的刷新命令CMD_SCREF以生成内部命令，该内部命令被提供给清理刷新管理单元3700。
响应于内部命令执行RC 3710和PSC 3720的计数操作，并且所述计数操作的结果被分别提供给行译码器3210和列译码器3220。图9A中，RC 3710和PSC 3720响应从命令译码器3300接收的内部命令。然而，如上所述，本发明也可以被实现为，RC 3710和PSC 3720由清理刷新管理单元3700中的其他组件（例如，由控制信号发生器3730）进行控制。
外部地址ADD或内部生成的地址ADD经由地址缓冲器3400被提供给行译码器3210和列译码器3220。存储阵列3100的数据和奇偶校验位经由驱动/感测放大器3230被提供给ECC 3500，并且顺序地经历数据错误检测/纠正以及回写操作。
参照图9B，每次接收到带有清理的刷新命令SCREF时对页进行激活和刷新（ACT0）。此外，顺序地选择被激活的页的多个子页。例如，选择激活的页的第一子页，对第一子页的数据执行错误检测/纠正，并且将相应的纠错后的数据回写到存储阵列3100（WR0）。
之后，当为每个页定义了64个子页时，对第二到第六十四子页顺序地执行数据错误检测/纠正操作和回写操作（WR1到WR63）。当与带有清理的刷新命令SCREF相对应的对页的数据错误检测/纠正操作和回写操作完成时，通过对页预充电（PRE）来去激活该页。
随后，当接收到下一个带有清理的刷新命令SCREF时，另一页被激活和刷新（ACT1）。此外，对所述激活的页的相应的64个子页执行清理操作。当存储阵列3100包括多个存储体时，对所有存储体的相应页的带有清理的刷新操作可以同时执行。
图9B示出了响应于单个带有清理的刷新命令SCREF对单个页的所有子页顺序执行清理操作。然而，本发明也可以被实现为，响应于单个带有清理的刷新命令SCREF，仅仅对单个页的一些子页执行清理操作。
在图9A和图9B中，使用的是新定义的带有清理的刷新命令。可以考虑功耗和避免误差累积之间的折衷来设置生成带有清理的刷新命令的频率。
图10是根据本发明的示例实施例的、在图9A的半导体存储器件3000的操作期间的步骤的流程图。参照图9A和图10，DRAM芯片3000从外部控制器接收带有清理的刷新命令（S21）。响应于带有清理的刷新命令，激活并刷新存储阵列3100的页（例如，第n页）（S22）。
读取第n页的数据（S23），并且对读取的数据执行错误检测/纠正操作（S24）。根据错误检测的结果将纠错后的数据回写到存储阵列3100（S25）。如上所述，当激活的页包括多个子页时，响应于单个带有清理的刷新命令，可以对所有子页、或者仅仅对一些子页顺序地执行清理操作。
可以根据生成带有清理的刷新命令的周期来确定被清理的子页的数量。所述生成带有清理的刷新命令的周期可以在存储器件3000的测试期间考虑功耗和避免误差累积之间的折衷进行设置。
图11是响应于诸如例如自动刷新命令或自刷新命令的预定义的已有刷新命令执行带有清理的刷新操作的时序图。图11图示了自动刷新命令REF被用作刷新命令的示例。然而，本发明也可以被实现为利用自刷新命令。
例如，自刷新命令不是从外部源提供的，而是以预定周期在半导体存储器件内部生成的。当从外部提供的命令具有预定的信号组合时，半导体存储器件进入自刷新模式，并且在自刷新模式中，在半导体存储器件中内部地生成用于执行自刷新操作的自刷新命令。
参照图11，每次接收到所述自动刷新命令REF时激活和刷新页（ACT0）。此外，选择被激活的页的子页，如第一子页。对第一子页的数据执行错误检测/纠正，并且将纠错后的数据回写到存储阵列3100（WR0）。当响应于当前自动刷新命令REF的回写操作WR0完成时，第一页被去激活和预充电（PRE0）。
换句话说，响应于自动刷新命令REF，整个激活的第一页被刷新，但是只对被选择的第一子页利用错误检测/纠正和回写操作进行了清理。当存储阵列3100包括多个存储体时，可以对所有存储体的相应页同时执行类似的带有清理的刷新操作。
图11示出了响应于单个自动刷新命令对激活的页的一个子页执行的清理操作。然而，本发明也可以实践为，取决于生成自动刷新命令REF的周期，对激活的页的至少两个子页执行清理操作。
之后，当接收到下一个自动刷新命令REF时，激活并刷新第二页，并且选择第二页的第一子页。第二页的被选择的第一子页的数据经历错误检测/纠正，并且纠错后的数据被回写到存储阵列3100（WR1）。当回写操作WR1完成时，第二页被去激活和预充电（PRE1）。
在存储阵列3100的所有页都完成了激活和刷新、并且对相应的第一子页执行了上述清理之后，在下一个刷新周期中，顺序地选择激活的页的相应的第二子页以进行清理。类似地，在存储阵列3100的所有页都完成了激活和刷新、并且对相应的第二子页执行了上述清理之后，在下一个刷新周期中，顺序地选择激活的页的相应的第三子页以进行清理。
图11图示了刷新周期tREF被定义为64ms、在该刷新周期tREF期间激活和刷新存储体的所有页的示例。图11还图示了单个页包括64个子页的示例。此外，在图11中，每个自动刷新命令对单个子页执行错误检测/纠正操作和回写操作。在那种情况下，在64×64ms内执行对存储体的所有页的所有子页的清理。数据清理不需要执行得像存储阵列的刷新那样频繁，因此数据清理可以利用更多的时间来执行。在图11中，DRAM芯片本身执行带有清理的刷新操作而无需特殊的新的刷新和清理命令。
图12是根据本发明的实施例的在半导体存储器件中执行图11的带有清理的刷新操作的步骤的流程图。参照图11和图12，诸如DRAM芯片的半导体存储器件从外部控制器接收刷新命令（S31）。响应于刷新命令，激活并刷新存储阵列的页（例如，第n页）（S32）。
读取第n页中包括的多个子页中被选择的一个子页的数据（S33），并且对这些读取数据执行错误检测/纠正操作（S34）。根据错误检测的结果将相应的纠错后的数据回写到存储阵列（S35）。当对激活的第n页的一个或多个子页的清理完成时，第n页被去激活（S36）。
图13A和图13B是根据本发明的另一个实施例的存储系统4000的框图。图13A和图13B图示了在DRAM芯片4210内形成清理刷新管理单元4211、并且在控制器4100中形成纠错电路的实施例。
参照图13A，存储系统4000包括控制器4100和具有至少一个DRAM芯片4210的存储模块4200。控制器4100包括ECC（纠错电路）4110，其从存储模块4200接收数据和/或奇偶校验位，并且对数据执行错误检测和纠正。此外，每个DRAM芯片4210包括用于管理带有清理的刷新操作的清理刷新管理单元4211。
如上面参照先前的实施例所描述的，可以在每个DRAM芯片4210中包括附加的ECC（图13A和13B中未示出），以便在带有清理的刷新操作期间对被选择的子页的数据执行清理操作。图13A图示了作为用于服务器的RDIMM的存储模块4200的示例，该存储模块4200具有安装在存储模块4200的模块板上的寄存器4220和锁相环（PLL）4230。
控制器4110和存储模块4200通过经由各种系统总线交换数据DQ、命令/地址CA以及时钟信号CLK来相互通信。数据DQ经由模块板上的数据总线（未示出）被提供给每个DRAM芯片4210，并且寄存器4220缓冲命令/地址CA并将其提供给每个DRAM芯片4210。PLL 4230接收时钟信号CLK，通过调整原始时钟信号CLK的相位生成一个或多个时钟信号CLKs，并且将经过相位调整的时钟信号CLKs提供给每个DRAM芯片4210。
图13B是具有多个DRAM芯片4210和单个ECC芯片4240的存储模块4200的框图。ECC芯片4240可以被实现为DRAM芯片，并且存储用于错误检测和纠正的奇偶校验位。从DRAM芯片4210读取的数据以及从ECC芯片4240读取的奇偶校验位被提供给控制器4110，并且控制器4110检测和纠正读取的数据中的错误。
为了进行带有清理的刷新操作，从控制器4110向存储模块4200提供新定义的带有清理的刷新命令或预定义的已有刷新命令。DRAM芯片4210响应于所述命令执行带有清理的刷新操作。为了实现这一点，将从每个DRAM芯片4210的存储阵列（未示出）读取的数据和/或奇偶校验位提供给每个DRAM芯片4210中包括的ECC。根据错误检测的结果，当数据中包括错误比特时，错误比特被纠正，以生成纠错后的数据，并且纠错后的数据被回写到存储阵列。
在图13A和图13B中，用于带有清理的刷新的错误检测/纠正操作与用于纠正读取数据的单比特错误的错误检测/纠正操作分离。在这种情况下，带有清理的刷新操作不影响等待时间，从而使带有清理的刷新操作提供了更强的错误检测/纠正。例如，可以在带有清理的刷新操作期间纠正多比特错误，而在数据读取操作期间由控制器4110纠正单比特错误。
图14A和图14B是根据本发明的另一个示例实施例的具有高级存储缓冲器（advanced memory buffer，AMB）5220的存储系统5000的框图。图14A和图14B图示了带有清理的刷新操作在DRAM芯片内执行、而对读取的数据的纠错在控制器5100中执行的另一个示例。图14A的存储模块5200被实现为全缓冲DIMM（fully-buffered DIMM，FBDIMM）。
参照图14A，存储系统5000包括控制器5100和存储模块5200，该存储模块5200具有至少一个DRAM芯片5210和高级存储缓冲器（AMB）5220。FBDIMM（全缓冲DIMM）类型的存储模块5200与控制器5100串行通信，该控制器5100以点对点方式连接到AMB 5220。因此，为了实现存储系统5000的大容量，可以增加连接到存储系统5000的存储模块5200的数量。此外，FBDIMM 5200可以使用分组协议高速工作。
控制器5100包括ECC（纠错电路）5110，其从存储模块5200接收数据和/或奇偶校验位，并且对数据执行错误检测和纠正。此外，每个DRAM芯片5210包括用于执行带有清理的刷新操作的清理刷新管理单元5211。如上面参照先前的实施例所描述的，可以在每个DRAM芯片5210中包括用于错误检测/纠正的ECC（图14A和14B中未示出），以用于在带有清理的刷新操作期间对所选择的子页执行清理操作。
图14B是图14A的存储模块5200的示例实现方式的框图。参照图14B，存储模块5200包括多个DRAM芯片5210和AMB 5220。在数据读取期间，从DRAM芯片5210读取的数据和/或奇偶校验位经由AMB 5220被提供给控制器5100，并且控制器5100的ECC 5110检测并纠正读取的数据中的单比特错误。
此外，DRAM芯片5210响应于来自控制器5100的新定义的带有清理的刷新命令或预定义的已有刷新命令执行带有清理的刷新操作。在带有清理的刷新操作期间，将从每个DRAM芯片5210的存储阵列（未示出）读取的数据和/或奇偶校验位提供给每个DRAM芯片5210中包括的ECC。根据错误检测的结果，当在数据中检测到错误比特时，错误比特被纠正，以生成纠错后的数据，并且纠错后的数据被回写到存储阵列。
在图14A和图14B的实施例中，用于带有清理的刷新的错误检测/纠正操作与用于纠正读取数据的单比特错误的错误检测/纠正操作分离。例如，多比特错误可以在带有清理的刷新操作期间纠正，而单比特错误在数据读取操作期间由控制器4110纠正。因而，可以避免因DRAM单元的大小减小而产生不可纠正的错误（例如，多比特错误）。
图13A、图13B、图14A和图14B图示了存储模块是RDIMM或FBDIMM之一。然而，本发明不局限于这样的示例存储模块类型。上面描述的本发明实施例的带有清理的刷新操作可以应用于各种类型的半导体存储器、存储模块、系统等等，如不同类型的存储模块，包括单列存储模块（single in-linememory module，SIMM）、双列存储模块（dual in-line memory module，DIMM）、小外形DIMM（small-outline DIMM，SO-DIMM）、无缓冲DIMM（unbufferedDIMM，UDIMM）、区块缓冲DIMM（rank-buffered DIMM，RBDIMM）、迷你DIMM（mini-DIMM)或微DIMM（micro-DIMM）。
图15是图示根据本发明示例实施例的用于修复在带有清理的刷新操作期间检测到的硬故障的步骤的流程图。当连续地执行带有清理的刷新操作时，可以获得存储阵列的总误差统计。具体来说，可以检测因缘于物理缺陷的硬故障而非软故障所致的数据错误，从而通过修复存储阵列中具有硬故障的行和/或列来避免将来的错误。
参照图15，在从外部控制器接收到新定义的带有清理的刷新命令或预定义的已有刷新命令之后，带有清理的刷新操作开始（S41）。因此，执行对存储阵列的数据读取操作以便进行数据清理（S42），并且对这些读取数据执行错误检测操作（S43）。
当没有检测到错误时，对下一个读取的数据再次执行错误检测操作（S43）。另一方面，如果检测到错误，则从检测到错误的位置再次读取数据（S44），并且对再次读取的数据执行错误检测操作（S45）。当在相同位置没有再次检测到错误时，对下一个读取的数据再次执行错误检测操作（S43）。
另一方面，当在相同位置再次检测到错误时（S45），确定错误是因硬故障所致，并且向外部控制器输出请求停止当前操作的保持信号（S46）。在图15中，当在相同位置两次检测到错误时，确定错误出现是因硬故障所致。然而，本发明也可以被实现为以不同的标准来确定硬故障的出现。
之后，执行用于将存储阵列中具有硬故障的有缺陷区域（例如，行和/或列区域）替换为冗余区域的操作。首先，确定用于这种替换的冗余资源的可用性（S47）。如果存在冗余资源，则将具有硬故障的有缺陷区域的数据移到存储阵列的另一个区域（S48）。之后，用冗余资源替换有缺陷的区域，并且通过将数据移动到冗余资源而修复数据（S49）。随后，输出请求外部控制器继续保持操作（held operation）的请求信号（S50）。另一方面，如果不存在冗余资源，则具有硬故障的相应的DRAM芯片被确定为是故障的（S51）。
上述带有清理的刷新操作可以同样地或类似地应用于图15的本实施例。例如，尽管图15中未示出，但是当在从读取的数据中检测错误的步骤S43检测到错误时，可以纠正该错误，并且可以将纠错后的数据回写到存储阵列中的相同位置。之后，对回写的数据执行再次读取操作（S44），并且对再次读取操作的结果执行错误再检测操作（S45），以确定是否存在硬故障。
图16是根据本发明的示例实施例的执行图15的步骤的DRAM芯片6000的框图。DRAM芯片6000包括DRAM单元的存储阵列6100、行译码器6210、列译码器6220、驱动/感测放大器6230、命令译码器6300、地址缓冲器6400、ECC（纠错电路）6500以及RD（读数据）通路6610和WD（写数据）通路6620。
为了检测硬故障和修复操作，DRAM芯片6000还包括用于管理带有清理的刷新操作的清理刷新管理单元6700、用于检测硬故障的存在的硬故障检测器6800、以及用于修复硬故障的修复逻辑单元6900。存储阵列6100还可以包括用于替换具有硬故障的有缺陷区域的冗余区域。
清理刷新管理单元6700包括至少一个计数器，如RC（行计数器）6710和PSC（页段计数器）6720。硬故障检测器6800包括用于对产生错误的次数计数的错误计数器6810。图16的DRAM芯片6000中与先前实施例相同或类似的组件与先前实施例中的那些组件类似地工作，因此这里省略对它们的详细描述。
当从外部控制器接收到新定义的带有清理的刷新命令或预定义的已有刷新命令时，在DRAM芯片6000内执行带有清理的刷新操作。清理刷新管理单元6700响应于所述接收的命令执行计数操作。根据RC 6710的计数结果，在存储阵列6100中选择将对其执行刷新的页。
此外，根据PSC 6720计数的结果，从所选择的页中选择将对其执行清理的子页。所选择的子页的数据被提供给ECC 6500，并且错误检测结果被提供给硬故障检测器6800。当检测到错误时，对存储阵列6100上的相同位置执行数据再次读取操作。
再次读取的数据也被提供给ECC 6500，并且错误检测的结果被提供给硬故障检测器6800。硬故障检测器6800对从读取自相同位置的数据中检测到错误的次数进行计数。当计数的数量等于或大于预定阈值时，硬故障检测器6800确定在存储阵列6100的相同位置中产生了硬故障。
检测的结果被提供给修复逻辑单元6900，修复逻辑单元6900将存储阵列6100中具有硬故障的有缺陷区域替换为冗余区域。该置换可以通过将具有硬故障的有缺陷区域的地址与冗余区域的地址进行交换来执行。修复逻辑单元6900利用这样的地址交换来将具有硬故障的有缺陷区域替换为冗余区域。
图17是根据本发明的另一个示例实施例的、执行图15的步骤的DRAM芯片7000的框图。DRAM芯片7000包括DRAM单元的存储阵列7100、行译码器7210、列译码器7220、驱动/感测放大器7230、命令译码器7300、地址缓冲器7400、ECC（纠错电路）7500以及RD（读数据）通路7610和WD（写数据）通路7620。
为了检测硬故障和修复操作，DRAM芯片7000还包括用于管理带有清理的刷新操作的清理刷新管理单元7700、用于检测硬故障的硬故障检测器7800、以及阵列电压生成器7900。清理刷新管理单元7700包括至少一个计数器，如RC（行计数器）7710和PSC（页段计数器）7720。硬故障检测器7800包括用于对错误出现的次数进行计数的错误计数器7810。
当从外部控制器接收到新定义的带有清理的刷新命令或预定义的已有刷新命令时，在DRAM芯片7000内执行带有清理的刷新操作。从存储阵列7100读取将对其执行清理的数据，并将其提供给ECC 7500。错误检测的结果被提供给硬故障检测器7800，并且根据错误检测的结果执行针对存储阵列7100的相同位置的数据再次读取操作。
针对再次读取的数据的错误检测结果被提供给硬故障检测器7800，硬故障检测器7800向阵列电压生成器7900提供代表在相同位置的错误检测结果的结果信号。该结果信号是控制信号，用于改变阵列电压生成器7900生成的阵列电压的电平，以便在存储阵列7100上应用。换句话说，硬故障检测器7800在带有清理的刷新操作期间监视存储阵列7100中的故障率，以便根据监视结果生成用于增大或降低阵列电压的电平的控制信号。
可替换地，可以以其他形式实现对存储阵列中的硬故障的修复操作。例如，可以监视在存储阵列7100中产生还是未产生硬故障，并且可以根据硬故障检测结果执行纠正，以减少在数据读取操作期间的错误出现率。错误出现率信息可以被提供给外部控制器，外部控制器通过调整例如刷新周期来减少错误。
图18是根据此处描述的本发明的实施例的具有带有清理的刷新的存储系统8000A的框图。存储系统8000A包括存储控制器8100A和存储模块8200A。存储模块8200A包括安装在模块板上的主芯片8210A和至少一个从芯片8220A。例如，在图18中，在模块板上安装了一个主芯片8210A和n个从芯片8220A。
主芯片8210A向存储控制器8100A传送/从存储控制器8100A接收诸如时钟信号这样的控制信号CLK、命令/地址信号CA和数据DQ。主芯片8210A包括用于与存储控制器8100A接口的接口电路（未示出）。主芯片8210A将来自存储控制器8100A的信号经由接口电路传送到从芯片8220A，并且将来自从芯片8220A的信号传送到存储控制器8100A。
为了执行带有清理的刷新操作，主芯片8210A包括清理刷新管理单元8211A，该清理刷新管理单元8211A响应于来自存储控制器8100A的新定义的带有清理的刷新命令或预定义的已有刷新命令而工作。在带有清理的刷新操作期间，主芯片8210A和/或从芯片8220A的数据被提供给主芯片8210A的ECC（纠错电路，未示出），以便根据错误检测结果执行纠错和回写操作。此外，在带有清理的刷新操作期间可以监视主芯片8210A和从芯片8220A的错误统计，以便修复主芯片8210A中的硬故障。
尽管图18中未示出，但是用于带有清理的刷新操作的ECC操作可以与用于读/写操作的ECC操作分离，或者可以不与用于读/写操作的ECC操作分离。例如，如果这些ECC操作都在主芯片8210A内，则用于读/写操作的ECC操作在主芯片8210A内执行，并且在主芯片8210A内纠正读取的数据的单比特错误。另一方面，如果这些ECC操作相互分离，则用于带有清理的刷新操作的ECC操作在主芯片8210A内执行，并且用于读/写操作的ECC操作在控制器8100A内执行。
图19是根据此处描述的本发明的实施例的具有带有清理的刷新的存储系统8000B的框图。存储系统8000B包括存储控制器8100B和存储模块8200B。存储模块8200B包括安装在模块板的多个半导体存储器件8210B，每个半导体存储器件8210B具有多个堆叠的DRAM芯片。每个DRAM芯片8210B包括至少一个主芯片8211B和至少一个从芯片8212B，所述至少一个主芯片8211B和至少一个从芯片8212B经由贯穿硅通孔（through silicon via，TSV）相互发送和接收至少一个信号。
主芯片8211B向存储控制器8100B传送并且从存储控制器8100B接收诸如时钟信号这样的控制信号CLK、命令/地址信号CA和数据DQ。主芯片8211B还经由TSV向从芯片8212B传送外部信号，并且将来自从芯片8212B的信号提供给存储控制器8100B。
为了执行带有清理的刷新操作，主芯片8210B包括清理刷新管理单元，该清理刷新管理单元响应于来自存储控制器8100B的新定义的带有清理的刷新命令或预定义的已有刷新命令而工作。在带有清理的刷新操作期间，将相应半导体存储器件8210B中的数据和/或奇偶校验位提供给主芯片8211B，并且根据错误检测的结果对数据执行纠错和回写操作。如在前述实施例中描述的，在带有清理的刷新操作期间可以监视主芯片8211B和从芯片8212B的错误统计，以便执行主芯片8211B中的硬故障的修复。
图20是根据此处描述的本发明的实施例的计算系统9000的框图，在该计算系统9000上安装了存储系统，该存储系统具有带有清理的刷新。RAM（随机存取存储器）9200被安装在诸如移动设备或台式计算机的信息处理系统中。根据此处描述的本发明的实施例，RAM 9200可以作为半导体存储器件或者在存储模块中具有带有清理的刷新。RAM 9200可以包括存储器件和存储控制器。
计算系统9000包括各自电连接到总线9500的CPU 9100、RAM 9200、用户接口9300和非易失性存储器9400。非易失性存储器9400可以是大容量存储设备，如SSD（固态驱动器）或HDD（硬盘驱动器）。
在计算系统9000中，RAM 9200包括多个DRAM芯片（未示出），该DRAM芯片具有用于存储数据的DRAM单元。每个DRAM芯片被配置成根据此处描述的本发明实施例执行带有清理的刷新操作。例如，RAM 9200中包括的每个DRAM芯片被配置为响应于来自控制器的命令，顺序地执行数据读取、错误检测/纠正和数据回写操作。因此，可以避免错误在存储于DRAM芯片中的数据中累积，从而可以从DRAM芯片读取可靠的数据以在计算系统9000中使用。
图21是根据本发明的示例实施例的具有刷新管理单元3700的半导体存储器件3000A的框图，所述刷新管理单元3700用于控制带有清理的刷新操作和不带有清理的刷新操作。类似于图6的半导体存储器件3000，图21的半导体存储器件3000A包括刷新管理单元3700、命令译码器（CMDDEC）3300、列译码器（COL DEC）3220、行译码器（ROW DEC）3210和纠错电路（ECC）单元3500。
此外，类似于图6的半导体存储器件3000，图21的刷新管理单元3700包括至少一个计数器，如行计数器（RC）3710（即，页计数器）和页段计数器（PSC）3720。然而，图21的刷新管理单元3700还包括M+N比特刷新命令计数器3715。
图22是根据本发明的示例实施例的、在图21的半导体存储器件3000A操作期间的步骤的流程图。此外，图23图示了根据本发明的示例实施例的、由图21的半导体存储器件3000A执行的多个带有清理的刷新操作和不带有清理的刷新操作。
参照图21和图22，诸如例如在半导体存储器件3000A上电时，刷新管理单元3700的计数器3710、3715和3720被初始化（步骤S61）。命令译码器3300从例如外存储控制器接收刷新命令（步骤S62）。刷新命令可以是来自控制器的新定义的带有清理的刷新命令（即，特殊刷新和清理命令）或预定义的已有刷新命令（如自动刷新命令或自刷新命令）。
刷新命令计数器3715受到命令译码器300的控制，以便在每次命令译码器3300接收到这样的刷新命令时递增刷新命令计数（步骤S63）。在本发明的示例实施例中，刷新命令计数器3715是M+N比特计数器。
当刷新命令计数器3715第一次计数且递增到最低有效的N比特时（步骤S64：否），刷新命令计数器3715对行计数器3710进行控制，以便执行不带有清理的刷新操作（S66）。例如，控制行计数器3710生成行地址，从而使存储阵列存储单元的相应页（即，行）被激活以便进行刷新而不在该行内进行任何数据清理。可替换地，控制行计数器3710顺序地生成多个行地址，从而使存储阵列的相应页（即，列）被激活以进行刷新而不在所述页内进行任何数据清理。
在刷新命令计数器3715从最低有效的N比特递增至最高有效的M比特之后（步骤S64：是），刷新命令计数器3715S控制行计数器3710和页段计数器3720从而执行带有清理的刷新操作（S65）。例如，控制行计数器3710生成行地址，从而使存储阵列的相应页（即，行）被激活以便进行刷新。
此外，控制页段计数器3720生成至少一个页段地址，从而对该页内的至少一个相应页段执行数据清理。这样的数据清理包括从所述页段读取数据，错误检测/纠正，为所述页段回写纠错后的数据。
可替换地，在步骤S65，控制行计数器3710顺序地生成多个行地址，从而使存储阵列的相应页（即，列）被激活以进行刷新。此外，在那种情况下，控制页段计数器3720生成至少一个页段地址，从而对所述行中的每一行内的至少一个相应页段执行数据清理。
参照图23，以这种方式，多个带有清理的刷新操作（R+S）中的每一个在多个不带有清理的刷新（R）操作之间执行。例如，在图23中，每个带有清理的刷新操作（R+S）在刷新命令计数器3715所计数的每个第四个刷新命令处执行。因而，以第一频率对存储阵列的页执行刷新，并且以小于第一频率的第二频率对存储阵列的页执行清理。例如，如图23中所示，刷新页的第一频率是对页进行数据清理的第二频率的四倍。
此外，在图23中，带有清理的刷新（R+S）与三个不带有清理的刷新（R）在时间上交替。因而，对存储阵列执行的不带有清理的刷新操作的第一数量高于对存储阵列执行的带有清理的刷新操作的第二数量。
在本发明的替换实施例中，图23中的每个不带有清理的刷新（R）操作响应于从存储控制器生成的、诸如自动刷新命令或自刷新命令（第一类型刷新命令）的预定义的已有刷新命令而执行。此外，在图23中，在那种情况下，每个带有清理的刷新（R+S）操作响应于从存储控制器生成的新定义的特殊刷新和清理命令（即，第二类型刷新命令）而执行。
在本发明的另外的实施例中，当新定义的特殊刷新和清理命令被生成时，对诸如例如图9B中图示的至少两个子页中的每一个顺序地执行带有清理的刷新。之后，在对至少两个子页执行所述带有清理的刷新之后，通过对具有所述子页的页预充电来将该页去激活。
在本发明的另一个实施例中，生成刷新和清理命令（R+S）的周期是在刷新和清理命令之间生成的不带有清理的刷新命令（R）的周期的2n倍，其中，n是自然数，例如在图23的示例中n是2。
在本发明的替换实施例中，每个不带有清理的刷新（图23中的R）响应于自刷新命令而执行。此外，在那种情况下，每个带有清理的刷新（图23中的R+S）根据响应于自刷新命令而生成的内部刷新命令的计数而执行。在这种情况下，刷新命令计数器3715接收所述响应于自刷新命令生成的内部刷新命令，并对该内部刷新命令计数。
通过这样的方式，对存储器件执行的不带有清理的刷新（R）的第一总数量大于对存储器件执行的带有清理的刷新（R+S）的第二总数量。数据清理会增加存储器件的功耗，因此不需要像存储器件的刷新那样频繁地执行。因而，通过以低于数据刷新的频率执行数据清理，可以使过度功耗最小化，同时也使数据错误累积最小化。
虽然已经参照本发明的示例性实施例具体示出和描述了本发明，但将会理解，可以对其进行形式上和细节上的各种改变而不会脱离权利要求所限定的本发明的精神和范围。

Claims (52)

1.一种刷新存储器件的方法，包括：
对存储器件的相应部分执行至少一次不带有清理的刷新；以及
对存储器件的相应部分执行至少一次带有清理的刷新。
2.如权利要求1所述的方法，其中，以第一频率对存储器件的一部分执行不带有清理的刷新，并且以小于所述第一频率的第二频率对存储器件的所述部分执行带有清理的刷新。
3.如权利要求1所述的方法，其中，所述不带有清理的刷新与所述带有清理的刷新在时间上交替。
4.如权利要求1所述的方法，其中，所述至少一次不带有清理的刷新的第一数量高于所述至少一次带有清理的刷新的第二数量。
5.如权利要求4所述的方法，其中，每个带有清理的刷新在多个不带有清理的刷新之间执行。
6.如权利要求1所述的方法，其中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且其中，每个带有清理的刷新响应于从存储控制器生成的第二类型刷新命令而执行。
7.如权利要求6所述的方法，其中，每个不带有清理的刷新响应于从存储控制器生成的自动刷新命令或自刷新命令而执行。
8.如权利要求7所述的方法，其中，每个带有清理的刷新响应于从存储控制器生成的特殊刷新和清理命令而执行。
9.如权利要求8所述的方法，其中，当特殊刷新和清理命令被生成时，该方法包括如下步骤：
对存储器件的至少两个子页中的每一个顺序地执行对应的带有清理的刷新。
10.如权利要求9所述的方法，还包括：
在对存储器件的所述至少两个子页执行所述带有清理的刷新之后，对存储器件的所述至少两个子页预充电。
11.如权利要求1所述的方法，其中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且其中，每个带有清理的刷新响应于从刷新命令计数器生成的刷新和清理命令而执行。
12.如权利要求11所述的方法，其中，生成刷新和清理命令的周期是生成第一类型刷新命令的周期的2n倍，其中n是自然数。
13.如权利要求1所述的方法，其中，每个不带有清理的刷新响应于自刷新命令而执行，并且其中，每个带有清理的刷新根据响应于自刷新命令生成的内部刷新命令的计数而执行。
14.如权利要求1所述的方法，其中，对存储器件执行的所述至少一次不带有清理的刷新的第一总数量大于对存储器件执行的所述至少一次带有清理的刷新的第二总数量。
15.如权利要求1所述的方法，其中，每个带有清理的刷新或每个不带有清理的刷新针对存储单元的对应页执行。
16.如权利要求1所述的方法，其中，每个不带有清理的刷新针对存储单元的对应页执行，并且其中，每个带有清理的刷新针对存储单元的对应子页执行。
17.一种存储器件中的刷新管理单元，所述刷新管理单元包括：
第一计数器，用于控制对存储器件的相应部分的至少一次不带有清理的刷新的执行；以及
第二计数器，用于控制对存储器件的相应部分的至少一次带有清理的刷新的执行。
18.如权利要求17所述的刷新管理单元，还包括：
作为第一计数器的页计数器，用于生成对其执行所述不带有清理的刷新的刷新地址；以及
作为第二计数器的刷新命令计数器，用于控制所述带有清理的刷新和所述不带有清理的刷新的定时。
19.如权利要求18所述的刷新管理单元，还包括：
页段计数器，用于生成对其执行所述带有清理的刷新的子页的地址。
20.如权利要求19所述的刷新管理单元，其中，每个不带有清理的刷新针对存储单元的对应页执行，并且其中，每个带有清理的刷新针对存储单元的对应子页执行。
21.如权利要求19所述的刷新管理单元，其中，所述页计数器以第一频率生成对其执行不带有清理的刷新的刷新地址，并且其中，所述页段计数器以小于第一频率的第二频率生成对其执行带有清理的刷新的子页地址。
22.如权利要求18所述的刷新管理单元，其中，每个不带有清理的刷新响应于自刷新命令而执行，并且其中，每个带有清理的刷新根据刷新命令计数器而执行，该刷新命令计数器对响应于自刷新命令生成的内部刷新命令进行计数。
23.如权利要求17所述的刷新管理单元，其中，所述至少一次不带有清理的刷新与所述至少一次带有清理的刷新在时间上交替。
24.如权利要求17所述的刷新管理单元，其中，所述至少一次不带有清理的刷新的第一数量高于所述至少一次带有清理的刷新的第二数量。
25.如权利要求24所述的刷新管理单元，其中，每个带有清理的刷新在多个不带有清理的刷新之间执行。
26.如权利要求17所述的刷新管理单元，其中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且其中，每个带有清理的刷新响应于从存储控制器生成的第二类型刷新命令而执行。
27.如权利要求17所述的刷新管理单元，其中，每个不带有清理的刷新响应于从存储控制器生成的自动刷新命令或自刷新命令而执行。
28.如权利要求27所述的刷新管理单元，其中，每个带有清理的刷新响应于从存储控制器生成的特殊刷新和清理命令而执行。
29.如权利要求28所述的刷新管理单元，其中，当特殊刷新和清理命令被生成时，对所述存储器件的至少两个子页中的每一个顺序地执行对应的带有清理的刷新。
30.如权利要求29所述的刷新管理单元，其中，在对所述存储器件的所述至少两个子页执行所述带有清理的刷新之后，所述存储器件的所述至少两个子页被预充电。
31.如权利要求17所述的刷新管理单元，其中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且其中，每个带有清理的刷新响应于从刷新命令计数器生成的刷新和清理命令而执行。
32.如权利要求31所述的刷新管理单元，其中，生成刷新和清理命令的周期是生成第一类型刷新命令的周期的2n倍，其中n是自然数。
33.如权利要求17所述的刷新管理单元，其中，对存储器件执行的所述至少一次不带有清理的刷新的第一总数量大于对存储器件执行的所述至少一次带有清理的刷新的第二总数量。
34.如权利要求17所述的刷新管理单元，其中，每个带有清理的刷新或每个不带有清理的刷新针对存储单元的对应页执行。
35.一种存储器件，包括：
单元阵列；以及
刷新管理单元，其包括：
第一计数器，用于控制对单元阵列的相应部分的至少一次不带有清理的刷新的执行；以及
第二计数器，用于控制对单元阵列的相应部分的至少一次带有清理的刷新的执行。
36.如权利要求35所述的存储器件，其中，所述刷新管理单元还包括：
作为第一计数器的页计数器，用于生成对其执行所述不带有清理的刷新的刷新地址；以及
作为第二计数器的刷新命令计数器，用于控制所述带有清理的刷新和所述不带有清理的刷新的定时。
37.如权利要求36所述的存储器件，其中，所述刷新管理单元还包括：
页段计数器，用于生成对其执行所述带有清理的刷新的子页的地址。
38.如权利要求37所述的存储器件，其中，每个不带有清理的刷新针对存储单元的对应页执行，并且其中，每个带有清理的刷新针对存储单元的对应子页执行。
39.如权利要求37所述的存储器件，其中，所述页计数器以第一频率生成对其执行不带有清理的刷新的刷新地址，并且其中，所述页段计数器以小于第一频率的第二频率生成对其执行带有清理的刷新的子页地址。
40.如权利要求36所述的存储器件，其中，每个不带有清理的刷新响应于自刷新命令而执行，并且其中，每个带有清理的刷新根据刷新命令计数器而执行，该刷新命令计数器对响应于自刷新命令生成的内部刷新命令进行计数。
41.如权利要求35所述的存储器件，其中，所述至少一次不带有清理的刷新与所述至少一次带有清理的刷新在时间上交替。
42.如权利要求35所述的存储器件，其中，所述至少一次不带有清理的刷新的第一数量高于所述至少一次带有清理的刷新的第二数量。
43.如权利要求42所述的存储器件，其中，每个带有清理的刷新在多个不带有清理的刷新之间执行。
44.如权利要求35所述的存储器件，其中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且其中，每个带有清理的刷新响应于从存储控制器生成的第二类型刷新命令而执行。
45.如权利要求35所述的存储器件，其中，每个不带有清理的刷新响应于从存储控制器生成的自动刷新命令或自刷新命令而执行。
46.如权利要求45所述的存储器件，其中，每个带有清理的刷新响应于从存储控制器生成的特殊刷新和清理命令而执行。
47.如权利要求46所述的存储器件，其中，当特殊刷新和清理命令被生成时，对所述存储器件的至少两个子页中的每一个顺序地执行对应的带有清理的刷新。
48.如权利要求47所述的存储器件，其中，在对所述存储器件的所述至少两个子页执行所述带有清理的刷新之后，所述存储器件的所述至少两个子页被预充电。
49.如权利要求35所述的存储器件，其中，每个不带有清理的刷新响应于从存储控制器生成的第一类型刷新命令而执行，并且其中，每个带有清理的刷新响应于从刷新命令计数器生成的刷新和清理命令而执行。
50.如权利要求49所述的存储器件，其中，生成刷新和清理命令的周期是生成第一类型刷新命令的周期的2n倍，其中n是自然数。
51.如权利要求35所述的存储器件，其中，对存储器件执行的所述至少一次不带有清理的刷新的第一总数量大于对存储器件执行的所述至少一次带有清理的刷新的第二总数量。
52.如权利要求35所述的存储器件，其中，每个带有清理的刷新或每个不带有清理的刷新针对存储单元的对应页执行。
CN2012101878137A 2011-06-09 2012-06-08 用于刷新以及数据清理存储器件的方法和装置 Pending CN102820049A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2011-0055744 2011-06-09
KR1020110055744A KR101873526B1 (ko) 2011-06-09 2011-06-09 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US13/241,205 2011-09-23
US13/241,205 US9053813B2 (en) 2011-06-09 2011-09-23 Method and apparatus for refreshing and data scrubbing memory device

Publications (1)

Publication Number Publication Date
CN102820049A true CN102820049A (zh) 2012-12-12

Family

ID=47294147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101878137A Pending CN102820049A (zh) 2011-06-09 2012-06-08 用于刷新以及数据清理存储器件的方法和装置

Country Status (5)

Country Link
US (2) US9053813B2 (zh)
JP (1) JP6291157B2 (zh)
KR (1) KR101873526B1 (zh)
CN (1) CN102820049A (zh)
TW (1) TWI579844B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518784A (zh) * 2013-10-08 2016-04-20 超威半导体公司 具有用于高可靠性操作的存储控制器的数据处理器和方法
CN106527959A (zh) * 2015-09-10 2017-03-22 阿里巴巴集团控股有限公司 刷新磁盘输入输出请求的处理方法及设备
CN107408412A (zh) * 2015-03-10 2017-11-28 东芝存储器株式会社 存储器装置及存储器系统
CN108630277A (zh) * 2017-03-20 2018-10-09 爱思开海力士有限公司 半导体器件
CN108958962A (zh) * 2017-05-26 2018-12-07 爱思开海力士有限公司 半导体器件及其存储系统和用于控制刷新操作的方法
CN109155146A (zh) * 2016-05-28 2019-01-04 超威半导体公司 一体式封装后修复装置
CN109427385A (zh) * 2017-08-23 2019-03-05 南亚科技股份有限公司 动态随机存取存储器及其操作方法
CN110390978A (zh) * 2018-04-17 2019-10-29 爱思开海力士有限公司 半导体器件和包括该半导体器件的存储器模块
CN110556156A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
CN110838314A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储数据的加固方法及装置
CN111090387A (zh) * 2018-10-24 2020-05-01 三星电子株式会社 存储模块、操作其的方法以及操作控制其的主机的方法
CN112216335A (zh) * 2019-07-09 2021-01-12 长鑫存储技术有限公司 存储器故障处理方法和装置

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
WO2013068862A1 (en) * 2011-11-11 2013-05-16 International Business Machines Corporation Memory module and memory controller for controlling a memory module
US11024352B2 (en) 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US20140219007A1 (en) * 2013-02-07 2014-08-07 Nvidia Corporation Dram with segmented page configuration
US9454451B2 (en) * 2013-02-11 2016-09-27 Arm Limited Apparatus and method for performing data scrubbing on a memory device
KR102143517B1 (ko) 2013-02-26 2020-08-12 삼성전자 주식회사 에러 정정회로를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법
KR20160038034A (ko) * 2013-07-27 2016-04-06 넷리스트 인코포레이티드 로컬 동기화를 갖는 메모리 모듈
US9529673B2 (en) * 2013-07-30 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having adjustable refresh period and method of operating the same
CN105684089A (zh) 2013-08-28 2016-06-15 慧与发展有限责任合伙企业 刷新速率调整
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9274888B2 (en) 2013-11-15 2016-03-01 Qualcomm Incorporated Method and apparatus for multiple-bit DRAM error recovery
AR099040A1 (es) 2014-01-09 2016-06-22 Qualcomm Inc Sistemas y métodos de comunicación de canal de retorno de la memoria dinámica de acceso aleatorio (dram)
US10248331B2 (en) 2014-07-23 2019-04-02 Hewlett Packard Enterprise Development Lp Delayed read indication
KR102189780B1 (ko) * 2014-08-11 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102210327B1 (ko) 2014-08-21 2021-02-01 삼성전자주식회사 에러 알림 기능이 있는 메모리 장치
KR102204390B1 (ko) 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치
KR102252376B1 (ko) 2014-12-08 2021-05-14 삼성전자주식회사 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
KR101653999B1 (ko) * 2015-04-02 2016-09-09 서울시립대학교 산학협력단 낸드 플래시 기반의 스토리지 시스템 및 데이터 보존 강화 방법
KR101679509B1 (ko) 2015-04-09 2016-12-06 경희대학교 산학협력단 메모리, 방사능 환경에서 메모리의 동작 방법, 전력제어 장치 및 전력제어 방법
KR102258905B1 (ko) 2015-07-02 2021-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20170045806A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US10504578B2 (en) 2015-10-25 2019-12-10 Hewlett Packard Enterprise Development Lp Volatile memory device with automatic lower power state
US10193576B2 (en) * 2015-10-30 2019-01-29 Toshiba Memory Corporation Memory system and memory device
KR102435181B1 (ko) * 2015-11-16 2022-08-23 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102434053B1 (ko) * 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US9880900B2 (en) 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US9823964B2 (en) 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US10049006B2 (en) 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
WO2017111887A1 (en) 2015-12-21 2017-06-29 Hewlett Packard Enterprise Development Lp Memory throttling
US10467020B2 (en) * 2016-02-26 2019-11-05 Toshiba Memory Corporation Memory device, and information-processing device
US10628248B2 (en) * 2016-03-15 2020-04-21 International Business Machines Corporation Autonomous dram scrub and error counting
KR102636039B1 (ko) * 2016-05-12 2024-02-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법 및 카피백 방법
EP3553662A1 (en) * 2016-05-28 2019-10-16 Advanced Micro Devices, Inc. Intergral post package repair
KR102561346B1 (ko) 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
US20180061484A1 (en) * 2016-08-29 2018-03-01 Apple Inc. Systems and Methods for Memory Refresh Timing
KR102508132B1 (ko) 2016-10-31 2023-03-09 주식회사 멤레이 자기 저항 메모리 모듈 및 이를 포함하는 컴퓨팅 디바이스
US10042702B2 (en) * 2016-11-07 2018-08-07 SK Hynix Inc. Memory device transferring data between master and slave device and semiconductor package including the same
KR20180060084A (ko) * 2016-11-28 2018-06-07 삼성전자주식회사 반도체 메모리 장치의 스크러빙 컨트롤러, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US9865323B1 (en) * 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
KR20180081282A (ko) 2017-01-06 2018-07-16 에스케이하이닉스 주식회사 반도체장치
KR102243582B1 (ko) * 2017-04-24 2021-04-23 에스케이하이닉스 주식회사 반도체장치
US10482943B2 (en) 2017-06-28 2019-11-19 Qualcomm Incorporated Systems and methods for improved error correction in a refreshable memory
KR20190052315A (ko) 2017-11-08 2019-05-16 에스케이하이닉스 주식회사 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102410022B1 (ko) 2017-11-24 2022-06-21 에스케이하이닉스 주식회사 에러스크럽방법 및 이를 이용한 반도체모듈
KR102415867B1 (ko) * 2017-11-29 2022-07-04 에스케이하이닉스 주식회사 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법
US11004495B2 (en) * 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
KR102393427B1 (ko) * 2017-12-19 2022-05-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10635327B2 (en) * 2018-01-31 2020-04-28 Western Digital Technologies, Inc. Data availability during memory inaccessibility
KR102583797B1 (ko) 2018-04-09 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102649315B1 (ko) 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102145688B1 (ko) * 2019-06-18 2020-08-19 윈본드 일렉트로닉스 코포레이션 메모리 장치
JP7016332B2 (ja) 2019-07-05 2022-02-04 華邦電子股▲ふん▼有限公司 半導体メモリ装置
WO2021010941A1 (en) * 2019-07-12 2021-01-21 Hewlett-Packard Development Company, L.P. Data updates for controllers
KR102139888B1 (ko) * 2019-07-23 2020-07-31 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치
KR20210026201A (ko) * 2019-08-29 2021-03-10 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법
US11010243B2 (en) 2019-09-09 2021-05-18 Winbond Electronics Corp. Memory apparatus with error bit correction in data reading period
KR20210088917A (ko) 2020-01-07 2021-07-15 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US20200176072A1 (en) * 2020-02-04 2020-06-04 Intel Corporation Dynamic random access memory built-in self-test power fail mitigation
EP3913634A1 (en) 2020-05-22 2021-11-24 Nxp B.V. Memory testing by reading and verifying again memory locations after read access
CN111679792B (zh) * 2020-06-04 2023-04-07 四川九州电子科技股份有限公司 一种嵌入式设备NandFlash I/O数据监测系统及方法
US20220051744A1 (en) * 2020-08-17 2022-02-17 Mediatek Inc. Memory controller with adaptive refresh rate controlled by error bit information
WO2022058768A1 (en) * 2020-09-21 2022-03-24 Micron Technology, Inc Memory apparatus and method for operating the same
KR20220039432A (ko) 2020-09-22 2022-03-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11579964B2 (en) 2020-12-22 2023-02-14 Micron Technology, Inc. Parity data in dynamic random access memory (DRAM)
KR20220094489A (ko) 2020-12-29 2022-07-06 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20230012274A (ko) 2021-07-15 2023-01-26 삼성전자주식회사 메모리 장치 동작 방법, 메모리 컨트롤러의 동작 방법 및 메모리 시스템
US11605441B1 (en) * 2021-08-30 2023-03-14 Samsung Electronics Co., Ltd. Memory systems having memory devices therein with enhanced error correction capability and methods of operating same
TWI792754B (zh) * 2021-12-09 2023-02-11 力晶積成電子製造股份有限公司 具有高資料頻寬的記憶體裝置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369510A (en) * 1980-07-25 1983-01-18 Honeywell Information Systems Inc. Soft error rewrite control system
JPS60225954A (ja) * 1984-04-25 1985-11-11 Nec Corp 記憶装置
JPS61123957A (ja) * 1984-11-21 1986-06-11 Nec Corp 記憶装置
JPH087995B2 (ja) * 1985-08-16 1996-01-29 富士通株式会社 ダイナミツク半導体記憶装置のリフレツシユ方法および装置
JPH01248399A (ja) * 1988-03-28 1989-10-03 Mitsubishi Electric Corp 半導体記憶装置
EP0424301A3 (en) * 1989-10-18 1992-09-16 International Business Machines Corporation Overlapped data scrubbing with data refreshing
US5127014A (en) 1990-02-13 1992-06-30 Hewlett-Packard Company Dram on-chip error correction/detection
US6751698B1 (en) * 1999-09-29 2004-06-15 Silicon Graphics, Inc. Multiprocessor node controller circuit and method
DE60126533T2 (de) * 2000-06-19 2007-11-22 Broadcom Corp., Irvine Vermittlungsstelle mit einer Speicherverwaltungeinheit zur Verbesserung der Flusssteurung
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
US6658610B1 (en) * 2000-09-25 2003-12-02 International Business Machines Corporation Compilable address magnitude comparator for memory array self-testing
US7051264B2 (en) 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
US6838331B2 (en) * 2002-04-09 2005-01-04 Micron Technology, Inc. Method and system for dynamically operating memory in a power-saving error correction mode
US6957308B1 (en) * 2002-07-11 2005-10-18 Advanced Micro Devices, Inc. DRAM supporting different burst-length accesses without changing the burst length setting in the mode register
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US8205146B2 (en) * 2005-07-21 2012-06-19 Hewlett-Packard Development Company, L.P. Persistent error detection in digital memory
US20070022244A1 (en) * 2005-07-25 2007-01-25 Honeywell International Inc. Methods and systems for refresh and error scrubbing of dynamic memory devices
KR100855578B1 (ko) * 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
CN101796497B (zh) 2007-07-18 2012-03-21 富士通株式会社 存储器刷新装置和存储器刷新方法
US8826097B2 (en) * 2011-03-30 2014-09-02 Arm Limited Memory scrubbing
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US11092567B2 (en) * 2017-03-21 2021-08-17 International Business Machines Corporation Biosensor electrode having three-dimensional structured sensing surfaces

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518784A (zh) * 2013-10-08 2016-04-20 超威半导体公司 具有用于高可靠性操作的存储控制器的数据处理器和方法
CN107408412B (zh) * 2015-03-10 2021-01-15 东芝存储器株式会社 存储器装置及存储器系统
CN107408412A (zh) * 2015-03-10 2017-11-28 东芝存储器株式会社 存储器装置及存储器系统
CN106527959A (zh) * 2015-09-10 2017-03-22 阿里巴巴集团控股有限公司 刷新磁盘输入输出请求的处理方法及设备
CN106527959B (zh) * 2015-09-10 2019-07-26 阿里巴巴集团控股有限公司 刷新磁盘输入输出请求的处理方法及设备
CN109155146A (zh) * 2016-05-28 2019-01-04 超威半导体公司 一体式封装后修复装置
CN108630277A (zh) * 2017-03-20 2018-10-09 爱思开海力士有限公司 半导体器件
CN108630277B (zh) * 2017-03-20 2022-02-25 爱思开海力士有限公司 半导体器件
CN108958962A (zh) * 2017-05-26 2018-12-07 爱思开海力士有限公司 半导体器件及其存储系统和用于控制刷新操作的方法
CN108958962B (zh) * 2017-05-26 2021-11-09 爱思开海力士有限公司 半导体器件及其存储系统和用于控制刷新操作的方法
CN109427385A (zh) * 2017-08-23 2019-03-05 南亚科技股份有限公司 动态随机存取存储器及其操作方法
CN110390978A (zh) * 2018-04-17 2019-10-29 爱思开海力士有限公司 半导体器件和包括该半导体器件的存储器模块
CN110556156A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
CN110838314A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种存储数据的加固方法及装置
CN111090387A (zh) * 2018-10-24 2020-05-01 三星电子株式会社 存储模块、操作其的方法以及操作控制其的主机的方法
CN111090387B (zh) * 2018-10-24 2023-07-28 三星电子株式会社 存储模块、操作其的方法以及操作控制其的主机的方法
CN112216335A (zh) * 2019-07-09 2021-01-12 长鑫存储技术有限公司 存储器故障处理方法和装置
CN112216335B (zh) * 2019-07-09 2022-12-02 长鑫存储技术有限公司 存储器故障处理方法和装置

Also Published As

Publication number Publication date
JP6291157B2 (ja) 2018-03-14
JP2012256414A (ja) 2012-12-27
US20120317352A1 (en) 2012-12-13
US9053813B2 (en) 2015-06-09
US20150248329A1 (en) 2015-09-03
US9600362B2 (en) 2017-03-21
TWI579844B (zh) 2017-04-21
TW201250682A (en) 2012-12-16
KR101873526B1 (ko) 2018-07-02
KR20120136674A (ko) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102820049A (zh) 用于刷新以及数据清理存储器件的方法和装置
US11557332B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10410710B2 (en) Systems and methods for performing row hammer refresh operations in redundant memory
US11646090B2 (en) DRAM retention test method for dynamic error correction
CN113010446B (zh) 具有内部操作管理机制的设备
US8379471B2 (en) Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
CN107103934B (zh) 半导体器件及其驱动方法
CN106683707B (zh) 半导体器件
US10803919B2 (en) Memory controller for controlling refresh operation and memory system including the same
KR20150092451A (ko) 반도체 메모리 장치
TWI780708B (zh) 半導體記憶體元件以及操作半導體記憶體元件之方法
CN113160868A (zh) 半导体存储器设备和操作半导体存储器设备的方法
CN114078510A (zh) 半导体存储器装置和操作半导体存储器装置的方法
CN114694698A (zh) 半导体存储器件和操作半导体存储器件的方法
US9007866B2 (en) Retention optimized memory device using predictive data inversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121212