CN105814698A - 具有内部限制的电流注入区域的led - Google Patents

具有内部限制的电流注入区域的led Download PDF

Info

Publication number
CN105814698A
CN105814698A CN201480065438.6A CN201480065438A CN105814698A CN 105814698 A CN105814698 A CN 105814698A CN 201480065438 A CN201480065438 A CN 201480065438A CN 105814698 A CN105814698 A CN 105814698A
Authority
CN
China
Prior art keywords
led component
layer
current extending
current
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480065438.6A
Other languages
English (en)
Other versions
CN105814698B (zh
Inventor
K·麦格罗迪
胡馨华
A·比布尔
C·K·T·钱
D·A·黑格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Lux Dimension Scientific & Technical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/141,735 external-priority patent/US9583466B2/en
Application filed by Lux Dimension Scientific & Technical Corp filed Critical Lux Dimension Scientific & Technical Corp
Publication of CN105814698A publication Critical patent/CN105814698A/zh
Application granted granted Critical
Publication of CN105814698B publication Critical patent/CN105814698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H01L2224/82201—Compression bonding
    • H01L2224/82203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了用于形成LED器件阵列的方法和结构。根据本发明的实施方案的LED器件可以包括内部限制电流注入区域，以减少由于边缘效应导致的非辐射复合。用于限制电流的几种方式可以包括蚀刻移除电流分布层、蚀刻移除电流分布层和有源层，之后进行台面再生长、通过离子植入或扩散进行隔离、量子阱混杂以及氧化物隔离。

Description

具有内部限制的电流注入区域的LED
背景技术
相关专利申请
本申请是2013年12月27日提交的美国专利申请14/141,735的部分继续申请，该专利申请以引用方式并入本文。
技术领域
本发明涉及发光二极管(LED)器件。更具体地，本发明的实施方案涉及具有限制电流注入区域的LED器件。
背景技术
发光二极管(LED)越来越被认为是现有光源的替代技术。例如，LED存在于标牌、交通信号灯、汽车尾灯、移动电子显示器和电视机中。LED与传统照明源相比的各种益处可包括效率增大、寿命更长、发光光谱可变以及能够以各种形状因数集成。
一种类型的LED是有机发光二极管(OLED)，其中二极管的发射层由有机化合物形成。OLED的一个优点是能够在挠性基板上印制有机发射层。OLED已经被集成到薄且挠性的显示器中，并常常用于制造用于便携式电子设备诸如移动电话和数字相机的显示器。
另一种类型的LED是基于半导体的LED，其中二极管的发射层包括夹在更厚的基于半导体的覆层之间的一个或多个基于半导体的量子阱层。与OLED相比，基于半导体的LED的一些优点可以包括效率增大且寿命更长。以每瓦流明(lm/W)表示的高光视效能是基于半导体的LED照明的主要优点之一，与其他光源相比，实现了更低能量或功率使用。亮度(明亮度)是光源在给定方向上每光源单位面积发射的光量，并且以每平方米坎德拉(cd/m2)为单位测量，并且每平方米坎德拉还被通常称为尼特(nt)。亮度随着工作电流增大而增大，而光视效能取决于电流密度(A/cm2)，一开始随着电流密度增大而增大，到达最大值，然后由于所谓“效率下降”的现象而减小。很多因素有助于LED器件的光视效能，包括内部生成光子的能力，称为内量子效率(IQE)。内量子效率是LED器件质量和结构的函数。外量子效率(EQE)被定义为发射的光子数除以注入的电子数。EQE是LED器件的IQE和光提取效率的函数。在低工作电流密度(也称为注入电流密度，或正向电流密度)下，LED器件的IQE和EQE一开始随着工作电流密度增大而增大，然后开始在称为效率下降的现象中随着工作电流密度增大而逐渐减小。在低电流密度下，由于缺陷或电子和空穴复合而不生成光的其他过程(称为非辐射复合)的强效应，效率很低。随着那些缺陷变得饱和，辐射复合占支配地位，并且效率升高。在注入电流密度超过低值，通常在1.0和10A/cm2之间的值时，开始出现“效率下降”或效率逐渐减小。
基于半导体的LED在各种应用中常见，包括用作指示器和标牌的低功率LED、诸如用于发光板和汽车尾灯的中等功率LED，以及诸如用于固态照明和液晶显示器(LCD)背光照明的高功率LED。在一种应用中，高功率基于半导体的LED照明器件可以通常工作于400-1500mA下，并可以表现出大于1,000,000cd/m2的亮度。高功率基于半导体的LED照明器件通常工作于LED器件效率曲线特性上的峰值效率右侧较远处的电流密度下。低功率基于半导体的LED指示器和标牌应用常常在大约20-100mA的工作电流下表现出大约100cd/m2的亮度。低功率基于半导体的LED照明器件通常工作于LED器件效率曲线特性上的峰值效率处或右侧的电流密度下。为了提供更大的光发射，必须增大LED晶粒尺寸，1mm2的晶粒正变成相当常见的尺寸。更大的LED晶粒尺寸可能会导致电流密度减小，这继而可以允许使用从几百mA到超过一安培的更高电流，由此减弱了在这些更高电流下与LED晶粒相关联的效率下降效应。
因此，当前现有技术的基于半导体的LED趋势是既增大工作电流又增大LED尺寸，以便提高LED的效率，因为增大LED的尺寸会导致电流密度减小并使效率下降减小。当前，商用的基于半导体的LED器件没有远小于1mm2。
发明内容
本发明的实施方案描述了具有限制电流注入区域的LED器件。在一个实施方案中，LED器件包括位于第一电流扩展层支柱和第二电流扩展层之间的有源层。第一电流扩展层支柱掺杂有第一掺杂物类型，并且第二电流扩展层掺杂有与第一掺杂物类型相反的第二掺杂物类型。第一覆层位于第一电流扩展层支柱和有源层之间，并且第二覆层位于第二电流扩展层和有源层之间。第一电流扩展层远离第一覆层突出，并且第一覆层比第一电流扩展层支柱宽。在一个实施方案中，第一电流扩展层支柱掺杂有p掺杂物。在一个实施方案中，第一电流扩展层支柱包括GaP，并且第一覆层包括诸如AlInP、AlGaInP、或AlGaAs的材料。在一个实施方案中，有源层包括少于10个量子阱层。在一个实施方案中，有源层包括单个量子阱层，并且不包括多个量子阱层。在一个实施方案中，LED器件的有源层具有100μm或更小的最大宽度，并且第一电流扩展层支柱具有10μm或更小的最大宽度。在一个实施方案中，LED器件的有源层具有20μm或更小的最大宽度，并且第一电流扩展层支柱具有10μm或更小的最大宽度。在一个实施方案中，第二电流扩展层比第一电流扩展层支柱宽。
钝化层可以沿第一覆层的表面和第一电流扩展层支柱的侧壁分布。在一个实施方案中，在第一电流扩展层支柱的与第一覆层相背对的表面上在钝化层中形成开口。然后可以在钝化层中的开口内形成与第一电流扩展层支柱电接触而不与第一覆层直接电接触的导电接触件。
在一个实施方案中，LED器件由柱体支撑，并且该柱体的顶表面的表面积小于第一电流扩展层支柱的底表面的表面积。在这样的配置中，LED器件可以在承载基板上。在一个实施方案中，LED器件在显示基板的显示区域内结合到显示基板。例如，LED器件可以结合到与显示基板内的工作电路电连接的显示基板，或LED器件可以结合到显示基板并且与微芯片电连接，该微芯片也在显示区域内结合到显示基板。在一个实施方案中，在便携式电子设备的显示区域内并入LED器件。
在一个实施方案中，一种形成LED器件的方法包括：对LED基板的p-n二极管层进行图案化，以形成电流扩展层支柱阵列，该电流扩展层支柱阵列被p-n二极管层的电流扩展层中的限制沟槽阵列分隔开，其中限制沟槽延伸通过电流扩展层，并且暴露p-n二极管层的位于电流扩展层下方的覆层。在电流扩展层支柱阵列和覆层上方形成牺牲剥离层。将LED基板结合到承载基板，并且从LED基板移除柄部基板。在电流扩展层支柱阵列之间对p-n二极管层横向地进行图案化，以形成LED器件阵列，其中每个LED器件包括电流扩展层支柱阵列的电流扩展层支柱。对p-n二极管层进行图案化可以包括蚀刻透过顶部电流扩展层、顶部覆层、覆层(例如，底部覆层)和一个或多个量子阱层，以暴露牺牲剥离层。
可以在电流扩展层支柱阵列和覆层上方形成牺牲剥离层之前，在电流扩展层支柱阵列上形成底部导电接触件阵列并与电流扩展层支柱阵列电接触。在将LED基板结合到承载基板之前，可以附加地对牺牲剥离层进行图案化，以在牺牲剥离层中在电流扩展层支柱阵列上方形成开口阵列。在这样的实施方案中，利用位于牺牲剥离层中的开口阵列内的结合材料将LED基板结合到承载基板。在形成LED器件阵列时，可以移除牺牲剥离层，并利用静电转移头部组件将LED器件阵列的一部分从承载基板转移到接收基板，例如显示基板。
在一个实施方案中，一种操作显示器的方法包括：向驱动晶体管发送控制信号，以及响应于控制信号将电流驱动通过包括限制电流注入区域的LED器件，其中LED器件包括远离覆层突出的电流扩展层支柱，并且覆层比电流扩展层支柱宽。例如，显示器是便携式电子设备。可以在远低于标准LED的标称或设计工作条件的注入电流和电流密度下驱动根据本发明实施方案的LED器件。在一个实施方案中，驱动通过LED器件的电流是1nA-400nA。在一个实施方案中，电流是1nA-30nA。在这样的实施方案中，流经LED器件的电流密度可以是0.001A/cm2至3A/cm2。在一个实施方案中，电流是200nA-400nA。在这样的实施方案中，流经LED器件的电流密度可以是0.2A/cm2至4A/cm2。在一个实施方案中，电流是100nA-300nA。在这样的实施方案中，流经LED器件的电流密度可以是0.01A/cm2至30A/cm2。
在一个实施方案中，LED器件包括位于第一电流扩展层和第二电流扩展层之间的有源层，其中第一电流扩展层掺杂有第一掺杂物类型，并且第二电流扩展层掺杂有与第一掺杂物类型相反的第二掺杂物类型。第一覆层位于第一电流扩展层和有源层之间，并且第二覆层位于第二电流扩展层和有源层之间。电流限制区域横向围绕电流注入区域，以将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁。在一个实施方案中，LED器件不包括位于有源层的每侧上的分布式布拉格反射器层。LED器件可以是微型LED器件，例如，具有300μm或更小、100μm或更小、20μm或更小、或甚至更小尺寸的最大宽度。将流经有源层的电流限制到LED器件的内部部分并远离LED器件侧壁的电流注入区域可以具有小于LED器件的最大宽度，例如10μm或更小。
在一些配置中，LED器件由柱体支撑，并且牺牲剥离层在LED器件正下方分布。例如，在转移到诸如显示基板的接收基板之前，此类配置可以在承载基板上。在其他配置中，在便携式电子设备的显示区域内并入LED器件。在一个实施方案中，可以将LED器件在显示基板的显示区域内结合到显示基板，并且LED器件与显示基板中的子像素驱动器电路或也在显示基板内结合到显示基板的微芯片电连接，其中微芯片包括用于驱动LED器件的子像素驱动器电路。
多种配置可以用于将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁。在一个实施方案中，电流注入区域包括支柱结构，该支柱结构包括第一电流扩展层、第一覆层和有源层，并且电流限制区域包括横向围绕支柱结构的限制势垒填充。限制势垒填充可以具有比有源层中的一个或多个量子阱层更大的带隙。可以由比通过支柱结构的电路径更高的电阻表征通过限制势垒填充的电路径。例如，限制势垒可以包括以高于形成支柱结构的材料的电阻率表征的材料，或者限制势垒填充可以包括结，诸如p-n-p结。限制势垒填充可以包括多层，例如，缓冲层和势垒层或形成p-n-p结的多个层。
在一个实施方案中，电流注入区域位于第一电流扩展层内，并且电流限制区域包括横向围绕电流注入区域的第一电流扩展层内的修改限制势垒区域。例如，修改限制势垒区域可以通过比电流注入区域更高的电阻率来表征。修改限制势垒区域也可以掺杂有与支柱结构中的第一电流扩展层的掺杂物类型相反的掺杂物类型。例如，第一电流扩展层内的限制势垒区域可以是n型的，其中支柱结构中的第一电流扩展层是p型的。
在一个实施方案中，电流注入区域位于有源层内，并且电流限制区域包括横向围绕电流注入区域的有源层内的修改势垒区域。修改限制势垒区域可以通过大于电流注入区域的带隙来表征，例如，通过修改限制势垒区域中的量子阱混杂来表征。
在一个实施方案中，电流注入区域包括位于第一横向氧化限制层内的第一电流注入区域，并且电流限制区域包括第一横向氧化限制层的横向围绕第一电流注入区域的第一氧化区域。电流注入区域可以附加地包括位于第二横向氧化限制层内的第二电流注入区域，并且电流限制区域包括第二横向氧化限制层的横向围绕第二电流注入区域的第二氧化区域。在一个实施方案中，一个或多个横向氧化限制层可以通过比LED器件内的其他层更高的铝浓度来表征，其他层诸如是第一电流扩展层和第二电流扩展层、第一覆层和第二覆层以及有源层。
附图说明
图1是针对根据本发明的实施方案的LED器件，内量子效率与电流密度的关系的图示。
图2A是根据本发明的一个实施方案的本体LED基板的横截面侧视图图示。
图2B是根据本发明的一个实施方案的多个量子阱配置的横截面侧视图图示。
图3是根据本发明的一个实施方案，通过电流扩展层形成的电流扩展层限制沟槽阵列的横截面侧视图图示。
图4是根据本发明的一个实施方案，形成于电流扩展层支柱阵列上方的图案化钝化层的横截面侧视图图示。
图5是根据本发明的一个实施方案，形成于电流扩展层支柱阵列上方的底部导电接触件阵列的横截面侧视图图示。
图6是根据本发明的一个实施方案，形成于电流扩展层支柱阵列上方的图案化牺牲剥离层的横截面侧视图图示。
图7A-图7B是根据本发明的实施方案，具有稳定层的结合到承载基板的图案化本体LED基板的横截面侧视图图示。
图8是根据本发明的一个实施方案，移除柄部基板之后的LED器件层和承载基板的横截面侧视图图示。
图9是根据本发明的一个实施方案，形成于承载基板上的LED器件上方的顶部导电接触层的横截面侧视图图示。
图10是根据本发明一个实施方案，形成于LED器件层中以形成嵌入牺牲剥离层中的LED器件阵列的阵列台面沟槽的横截面侧视图图示。
图11A是根据本发明的一个实施方案，在移除牺牲剥离层后，由稳定化柱阵列支撑的LED器件阵列的横截面侧视图图示。
图11B-图11D是根据本发明实施方案的LED器件的上下组合示意图图示。
图12A是根据本发明的一个实施方案，作为距不同宽度的LED器件中心的距离的函数，在300nA/μm2的电流密度下的辐射复合的曲线图。
图12B是根据本发明的一个实施方案，作为距不同宽度的LED器件中心的距离的函数，在10nA/μm2的电流密度下的辐射复合的曲线图。
图12C是根据本发明的一个实施方案，在10nA/cm2的电流密度下，图12B的LED器件的最大辐射复合的曲线图。
图13是根据本发明实施方案，对于具有不同宽度的电流扩展层支柱的LED器件，作为电流密度的函数的内量子效率曲线图。
图14是根据本发明实施方案，对于具有不同掺杂的电流扩展层支柱的LED器件，作为电流密度的函数的内量子效率曲线图。
图15A-图15B是根据本发明实施方案，形成部分或完全蚀刻透过p-n二极管层以形成支柱结构的台面再生长沟槽的横截面侧视图图示。
图16A-图16B是根据本发明实施方案，分别在图15A-图15B的台面再生长沟槽内的限制势垒填充的横截面侧视图图示。
图17A-图17B是根据本发明实施方案，包括横向围绕支柱结构的限制势垒填充的LED器件的横截面侧视图图示。
图18是根据本发明的一个实施方案，台面再生长沟槽内的多层限制势垒填充的横截面侧视图图示。
图19是根据本发明的一个实施方案，包括横向围绕支柱结构的多层限制势垒填充的LED器件的横截面侧视图图示。
图20是根据本发明的一个实施方案，包括台面再生长沟槽内的p-n-p结的限制势垒填充的横截面侧视图图示。
图21A是根据本发明的一个实施方案，包括限制势垒填充的LED器件的横截面侧视图图示，该限制势垒填充包括横向围绕支柱结构的p-n-p结。
图21B-图21C是根据本发明实施方案，包括限制势垒填充的LED的放大横截面侧视图图示，该限制势垒填充包括横向围绕支柱结构的p-n-p结。
图22是根据本发明的一个实施方案，通过植入在电流分配层内形成修改限制势垒区域的横截面侧视图图示。
图23是根据本发明的一个实施方案的若干植入分布的图示。
图24是根据本发明的一个实施方案，通过漫射在电流分配层内形成修改限制势垒区域的横截面侧视图图示。
图25是根据本发明的一个实施方案，在电流分布层内具有修改的限制势垒区域的LED器件的横截面侧视图图示。
图26A是根据本发明的一个实施方案，具有量子阱混杂的LED器件的横截面侧视图图示。
图26B是根据本发明的一个实施方案，在量子阱混杂之前包括三个量子阱的有源层的示意性带隙图。
图26C是根据本发明的一个实施方案，在量子阱混杂之后的图26A的有源层的示意性带隙图。
图27-图28是根据本发明的一个实施方案，用于形成包括氧化覆层的LED器件阵列的单侧工艺的横截面侧视图图示。
图29-图32是根据本发明的一个实施方案，用于形成包括氧化覆层和侧壁钝化的LED器件阵列的双侧工艺的横截面侧视图图示。
图33是根据本发明的一个实施方案，掺杂的电流扩展层的横截面侧视图图示。
图34是根据本发明的一个实施方案，掺杂的电流扩展层支柱阵列和掺杂的覆层区域的横截面侧视图图示。
图35是根据本发明的一个实施方案，具有掺杂的电流扩展层支柱和掺杂的覆层区域的LED器件阵列的横截面侧视图图示。
图36A-图36E是根据本发明的一个实施方案，将LED器件从承载基板转移到接收基板的静电转移头部阵列的横截面侧视图图示。
图37A是根据本发明的一个实施方案的显示面板的顶视图图示。
图37B是根据本发明的一个实施方案，沿线X-X和Y-Y截取的图37A的显示面板的侧视图图示。
图37C是根据本发明的一个实施方案，与结合到显示基板的微芯片电连接的LED器件的侧视图图示。
图38是根据本发明的一个实施方案的显示系统的示意图。
图39是根据本发明的一个实施方案的照明系统的示意图。
具体实施方式
本发明的实施方案描述了LED器件和形成具有限制电流注入区域的LED器件的方式。具体地，本发明的一些实施方案可以涉及微型LED器件和形成具有限制电流注入区域的微型LED器件的方式。
在各种实施方案中，参照附图进行描述。然而，某些实施方案可在不存在这些具体细节中的一个或多个或者与其他已知方法和配置相结合的情况下实施。在以下的描述中，示出诸如特定配置、尺寸和工艺等许多具体细节以提供对本发明的透彻理解。在其他情况下，未对众所周知的半导体工艺和制造技术进行特别详细地描述，以免不必要地模糊本发明。整个说明书中所提到的“一个实施方案”是指，结合实施方案所描述的特定特征、结构、配置或特性包括在本发明的至少一个实施方案中。因此，整个说明书中多处出现短语“在一个实施方案中”不一定是指本发明的同一实施方案。此外，特定特征、结构、配置或特性可以任何适当的方式结合在一个或多个实施方案中。
本文所使用的术语“分布”、“在...上方”、“到”、“在...之间”和“在...上”可指一层相对于其他层的相对位置。一层沿另一层“分布”、在另一层“上方”或“上”或者结合“到”另一层或与另一层“接触”可为直接与其他层接触或可具有一个或多个居间层。一层在多层“之间”可为直接与该多层接触或可具有一个或多个居间层。
在一个方面中，本发明的实施方案描述了一种LED器件集成设计，其中利用静电转移头部组件将LED器件从承载基板转移并结合到接收基板。根据本发明的实施方案，向静电转移头部施加吸合电压以便在LED器件上生成抓吸压力。已经发现，在微型器件的尺寸减小到真空吸盘设备的特定临界尺寸以下时，诸如大约300μm或更小，或者更具体地，大约100μm或更小时，可能难以乃至不可能利用真空吸盘设备生成足够大的抓吸压力来拾取微型器件。此外，可以使用根据本发明的实施方案的静电转移头部来形成与真空吸盘设备相关联的远大于1atm压力的抓吸压力。例如，根据本发明的实施方案，可以使用2atm或更大，甚至20atm或更大的抓吸压力。因此，在一个方面中，本发明的实施方案提供了向当前真空吸盘设备不能进行集成的应用中转移和集成微型LED器件的能力。在一些实施方案中，本文使用的术语“微型”LED器件或结构可以指特定器件或结构的描述性尺寸，例如长度或宽度。在一些实施方案中，在很多应用中，“微型”LED器件或结构可以在1μm到大约300μm或100μm或更小的尺度下。然而，应当理解，本发明的实施方案未必受此限制，并且实施方案的特定方面可以适用于更大的微型LED器件或结构，以及可能的更小的尺度。
在一个方面中，本发明的实施方案描述了准备好由一个或多个稳定化柱拾取和支撑的LED器件。根据本发明的实施方案，向转移头部施加吸合电压以便在LED器件上生成抓吸力并拾取LED器件。根据本发明的实施方案，可以通过形成稳定化柱的粘性结合材料和LED器件(或任何中间层)之间的粘附强度，以及稳定化柱顶表面和LED器件之间的接触面积来确定从稳定化柱拾取LED器件所需的最小量的拾取压力。例如，拾取LED器件必须要克服的粘附强度与转移头部生成的最小拾取压力相关，如公式(1)所示：
P1A1＝P2A2(1)
其中P1是需要转移头部生成的最小抓吸压力，A1是转移头部接触表面和LED器件接触表面之间的接触面积，A2是稳定化柱的顶表面上的接触面积，并且P2是稳定化柱的顶表面上的粘附强度。在一个实施方案中，转移头部生成大于1个大气压的抓吸压力。例如，每个转移头部可以生成2个大气压或更大，甚至20个大气压或更大的压力，而不会因为转移头部的电介质击穿而短接。由于面积更小，因此在对应的稳定化柱的顶表面实现了比由转移头部生成的抓吸压力更大的压力。
在另一方面中，本发明的实施方案描述了包括限制电流注入区域的LED器件，其可以是微型LED器件。在一个实施方案中，LED器件包括掺杂有第一掺杂物类型的第一(例如，底部)电流扩展层支柱、底部电流扩展层上的第一(例如，底部)覆层、底部覆层上的有源层、有源层上的第二(例如，顶部)覆层，以及掺杂有与第一掺杂物类型相反的第二掺杂物类型的第二(例如，顶部)电流扩展层。底部电流扩展层支柱远离底部覆层突出，其中底部覆层比底部电流扩展层支柱宽。根据本发明的实施方案，有源层也比底部电流扩展层支柱宽。顶部覆层和顶部电流扩展层也可以比底部电流扩展层支柱宽。这样，跨顶部电流扩展层和底部电流扩展层支柱施加电势时，通过底部电流扩展层支柱和顶部电流扩展层的面积关系修改有源层内的电流注入区域。在工作时，在减小底部电流扩展层支柱配置的面积时，减小了电流注入区域。这样，可以将电流注入区域限制在有源层内，远离有源层外部或侧表面。
在其他实施方案中，电流限制区域横向围绕电流注入区域，以将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁。有多种可能的配置，包括台面再生长技术、电流分布层或覆层的掺杂物或质子修改、量子阱混杂、以及限制层的横向氧化。此外，可以将本文描述的若干电流限制配置中的多种在单个LED器件内组合。
此外，可以设计一种LED器件，其中p-n二极管层的顶表面的顶表面积大于有源层内的电流限制区域的表面积。这样使得能够制造更大的LED器件，这可能有益于利用静电转移头部组件转移LED器件，同时还提供了一种结构，其中限制电流注入区域实现了电流密度增大和LED器件效率提高，尤其是在低于或接近LED器件内量子效率曲线的下降前区的注入电流和注入电流密度下工作时。
在另一方面中，已经发现，沿着有源层的外部表面(例如，沿着LED器件的侧壁)可能发生非辐射复合。据信此类非辐射复合可能是缺陷的结果，例如，可能是通过p-n二极管层形成台面沟槽以形成LED器件阵列的结果或来自终止表面处悬挂键的表面态的结果，这些表面态可能会导致电流流动和非辐射复合。这种非辐射复合还可能是表面处能带弯曲的结果，能带弯曲导致一种密度态，在这种密度态中，电子和空穴能够受到限制，直到它们发生非辐射结合。此类非辐射复合可能对LED器件效率具有显著影响，尤其是在IQE曲线的下降前区中的低电流密度下，在这个区域中，以不能使缺陷饱和的电流驱动LED器件。根据本发明的实施方案，可以将电流注入区域限制在有源层内部，使得电流不会横向扩展到可能存在更大量缺陷的有源层的外部或侧表面。因此，可以减小有源层的外表面或侧表面附近的非辐射复合量，并且提高LED器件的效率。
根据本发明的实施方案的LED器件在光发射方面效率很高，并且与LCD或OLED显示技术相比，可以消耗极小的功率。例如，常规显示面板可以实现100-750cd/m2的全白屏亮度。应当理解，对于可在日光下阅读的屏幕而言，可能需要大于686cd/m2的亮度。根据本发明的一些实施方案，可以将LED器件转移并结合到显示器背板，诸如用于OLED显示器面板的薄膜晶体管(TFT)基板背板，其中基于半导体的LED器件替代了OLED显示器的有机LED膜。这样，基于半导体的高效率LED器件替代了效率低下的有机LED膜。此外，基于半导体的LED器件的宽度/长度可以远小于显示器面板的所分配的子像素区域，子像素区域通常填充有有机LED膜。在其他实施方案中，LED器件与包括多个微芯片的基板集成，该多个微芯片替代了通常形成于TFT基板背板内的工作电路(例如，子像素驱动器电路)。
根据本发明实施方案的LED器件可以在远低于标准LED的标称或设计工作条件下工作。该LED器件还可以在根本上不同于激光器，并工作于比激光器显著更低的电流下。例如，与激光器特性，即受激相干光相比，根据本发明的实施方案的LED器件的发射原理可以是自发不定向的光子发射。激光器通常包括有源层的相对侧上的分布式布拉格反射器(DBR)层，用于激励相干光发射，也称为激射。对于根据本发明实施方案的LED器件的工作而言，不必需进行激射。因此，LED器件可以比典型的激光器薄，并且不需要有源层的相对侧上的用于激励相干光发射的反射器层。
出于例示的目的，根据本发明的实施方案，设想可以利用与常规OLED显示器面板类似的驱动电路，例如，薄膜晶体管(TFT)背板来驱动LED器件。然而，实施方案不受此限制。例如，在另一个实施方案中，由也是用静电方式转移到接收基板的微芯片来驱动LED器件。假设子像素工作特性为25nA注入电流，一种示例性LED器件具有大致对应于2.5A/cm2电流密度的1μm2限制电流注入区域，一种示例性LED器件具有大致对应于0.1A/cm2电流密度的25μm2限制电流注入区域，一种示例性LED器件具有大致对应于0.025A/cm2电流密度的100μm2限制电流注入区域。参考图1，根据本发明的实施方案，这些低注入电流和电流密度可以对应于特性效率曲线的下降前区。这远低于标准LED的标称或设计工作条件。此外，在一些实施方案中，低注入电流和电流密度可以对应于LED器件的特性效率曲线中曲线斜率大于1:1的下降前区上的部分，使得电流密度很小的增加就导致LED器件的IQE更大地增大，从而导致EQE更大地增大。因此，根据本发明的实施方案，通过限制LED器件的电流注入区域，可以获得显著的效率提升，从而实现LED器件的光视效能和亮度增大。在一些实施方案中，向显示器面板应用中实施具有限制电流注入区域的LED器件，该显示器面板应用被设计成对于室内显示应用具有大约300Nit的目标亮度值，对于室外显示应用，目标亮度值高达大约2000Nit。应当理解，以上示例，包括注入电流和显示应用在本质上是示例性的，以便提供用于实施本发明的实施方案的背景，并且实施方案不受此限制，可以用于其他工作条件，并且实施方案不限于显示应用或TFT背板。
在以下描述中，描述了用于形成LED器件阵列的示例性处理序列，LED器件可以是微型LED器件。现在参考图2A，提供了根据本发明的一个实施方案的本体LED基板100的横截面侧视图图示。例如，可以设计图2A中所示的本体LED基板以发射基本红光(例如，620-750nm波长)、基本绿光(例如，495-570nm波长)或基本蓝光(例如，450-495nm波长)，但本发明的实施方案不限于这些示例性发光光谱。在一个实施方案中，本体LED基板100包括形成于生长基板102上的p-n二极管层115。p-n二极管层115可以由具有对应于光谱中的特定区域的带隙的多种化合物半导体形成。例如，p-n二极管层115可以包括一个或多个基于II-VI族材料(例如，ZnSe)或III-V族材料的层，该材料包括III-V族氮化物材料(例如，GaN、AlN、InN、InGaN及其合金)和III-V族磷化物材料(例如，GaP、AlGaInP及其合金)。生长基板102可以包括任何适当基板，诸如但不限于硅、SiC、GaAs、GaN和蓝宝石。
具体地，描述了用于形成发红光LED器件阵列的示例性基本处理序列。尽管描述了用于发红光LED器件的基本处理序列，但应当理解，可以将该示例性处理序列用于具有不同发射光谱的LED器件，并且设想了某些修改形式，尤其是在处理不同的材料时。此外，在不同的材料中，IQE曲线的形状可以不同，具体地，峰可以出现在图1所示之外的电流密度处。在一个实施方案中，本体LED基板100被设计成发射红光，并且生长基板102由GaAs形成。生长基板102可以任选地为掺杂的。在所示的实施方案中，生长基板102是n掺杂的，但在另选的实施方案中，生长基板102是p掺杂的。在具有第一掺杂物类型的生长基板102上形成电流扩展层104。在一个实施方案中，电流扩展层104是n掺杂的GaAs，但可以使用其他材料和相反的掺杂物类型。如图所示，在电流扩展层104上方形成覆层106。覆层106可用于限制有源层108内的电流，并具有比有源层大的带隙能量。覆层106可以是掺杂的或无掺杂的。在一个实施方案中，覆层106由诸如AlInP、AlGaInP或AlGaAs的材料形成。覆层106可以任选地为掺杂的或无掺杂的。覆层106可以任选地为掺杂的，例如，掺杂物类型与电流扩展层114的相同。例如，对覆层106进行掺杂可以改善有源层108的垂直电流注入。
在覆层106上形成有源层108。有源层108可以包括多量子阱(MQW)配置或单量子阱(SQW)配置。根据本发明的实施方案，数量减少的量子阱可以提供对横向电流扩展的更大阻力、更高的载流子密度，并有助于将电流限制在完整的LED器件内部。在一个实施方案中，有源层108包括SQW。在一个实施方案中，有源层108包括具有少于10个量子阱层的MQW配置。有源层108中还可以包括附加的层，诸如一个或多个势垒层。例如，MQW配置可以包括由势垒层分隔开的多个量子阱层。图2B是根据本发明的一个实施方案，包括三个量子阱的MQW配置的图示。如图所示，量子阱层108a被势垒层108b隔开。形成量子阱层108a的材料具有比形成势垒层108b的材料低的带隙，以便捕获并限制量子阱内的载流子。有源层108可以由诸如(AlxGa1-x)yIn1-yP(0≤x≤1，0≤y≤1)、AlGaAs、InGaP的材料或其他适当材料形成。例如，量子阱层108a和势垒层108b可以由具有不同x和/或y值的(AlxGa1-x)yIn1-yP(0≤x≤1，0≤y≤1)形成，以实现期望的带隙能量。根据本发明的实施方案，形成有源层108的材料具有比有源层108的相对侧上的覆层106,110两者小的带隙能量。
再次参考图2A，覆层110形成于有源层108上，并且电流扩展层114形成于覆层110上。根据本发明的实施方案，可以选择覆层108的材料和厚度以在目标工作电流下实现期望的电阻率，使得覆层110具有比将要从其形成电流扩展层支柱的电流扩展层114高的电阻率。这样，覆层110将横向电流扩展抵抗到将电流限制在完整的LED器件内部的程度。与覆层106类似，覆层110可以用于限制有源层108内的电子和空穴，并拥有比有源层大的带隙能量。在一个实施方案中，电流扩展层114掺杂有与电流扩展层104相反的掺杂物类型。例如，电流扩展层114可以是p掺杂的，其中电流扩展层104是n掺杂的，反之亦然。在一个实施方案中，电流扩展层114为GaP。在一个实施方案中，电流扩展层114由多个层形成。在一个实施方案中，电流扩展层114包括覆层110上的顶部p掺杂GaP层112和下方InGaP蚀刻停止层113。在一个实施方案中，覆层110由诸如AlInP、AlGaInP或AlGaAs的材料形成。覆层110可以是掺杂的或不掺杂的。覆层110可以任选地为掺杂的，例如，掺杂物类型与电流扩展层114相同。在一个实施方案中，覆层110具有比覆层106的掺杂物浓度低的掺杂物浓度(包括无掺杂的)。
在一个实施方案中，本体LED基板100包括250-500μm厚的生长基板102、0.1-1.0μm厚的电流扩展层104、0.05-0.5μm厚的覆层106、有源层108、0.05-5μm厚的覆层110和0.1-1.5μm厚的电流扩展层114。这些厚度为示例性的，本发明的实施方案不限于这些示例性厚度。
现在参考图3，根据本发明的一个实施方案，通过电流扩展层114形成电流扩展层限制沟槽116的阵列。如图所示，可以完全通过形成电流扩展层支柱118的阵列的电流扩展层114来蚀刻电流扩展层限制沟槽。在一个实施方案中，在覆层110上停止蚀刻。在另一个实施方案中，覆层110被部分地蚀刻，以确保完全移除电流扩展层114。根据本发明的实施方案，在到达有源层108之前停止蚀刻。可以利用适当的技术，诸如湿法蚀刻或干法蚀刻技术来执行蚀刻。例如，可以使用诸如反应离子蚀刻(RIE)、电子回旋共振(ECR)、感应耦合等离子体反应离子蚀刻(ICP-RIE)和化学辅助的离子束蚀刻(CAIBE)的干法蚀刻技术。蚀刻化学物质可以基于卤素，包含诸如Cl2、BCl3或SiCl4的物质。蚀刻化学物质还可以是湿法化学物质，包含诸如Br2或HIO4的物质。在一个实施方案中，电流扩展层114包括覆层110上的顶部p掺杂GaP层112和下方InGaP蚀刻停止层113。在这样的实施方案中，利用包含Br2或HIO4的湿法蚀刻化学物质对顶部p掺杂GaP层112进行湿法蚀刻，在由InGaP形成的蚀刻停止层113上停止。然后可以通过在HCl+H3PO4溶液中进行湿法蚀刻来移除蚀刻停止层113。或者，GaP层112和InGaP层113均可以利用定时干法蚀刻技术来蚀刻。
在以下描述中将更明显的是，电流扩展层支柱118的宽度至少部分地确定在LED器件内增大电流密度的能力，以及将电流限制在LED器件内部且远离可能发生非辐射复合的外侧壁的能力。尽管在器件内发生了一些横向电流扩展，但本发明的实施方案通常将电流扩展层支柱118正上方的量子阱区域称为限制电流区域。电流扩展层支柱118的宽度也可以与LED器件的宽度相关。在一些实施方案中，电流扩展层支柱118具有1和10μm之间的宽度。在一个实施方案中，电流扩展层支柱118具有大约2.5μm的宽度或直径。
图4是根据本发明的一个实施方案，在电流扩展层支柱118的阵列上方形成的图案化钝化层120的横截面侧视图图示。在一个实施方案中，钝化层120由诸如氧化物或氮化物的电绝缘材料形成。在一个实施方案中，钝化层是大约50埃到3000埃厚的Al2O3。在一个实施方案中，利用高质量薄膜沉积技术，诸如原子层沉积(ALD)形成钝化层120。在以下描述中将更明显的是，高质量薄膜沉积过程可以在牺牲剥离层蚀刻操作期间保护钝化层120的完整性。在一个实施方案中，钝化层120是通过ALD沉积的大约200埃厚的Al2O3。然后可以利用适当的图案化技术，诸如光刻和蚀刻，在电流扩展层支柱118上方形成开口122以暴露电流扩展层支柱的最顶部表面。在例示的实施方案中，沿着电流扩展层支柱118的侧壁并在覆层110上形成图案化钝化层120。在其他实施方案中，不形成钝化层120。
现在参见图5，根据本发明的实施方案，在电流扩展层支柱118阵列上方形成底部导电接触件124的阵列。导电接触件124可以由各种导电材料形成，包括金属、导电氧化物和导电聚合物。在一个实施方案中，使用诸如蒸镀或溅射的适当技术形成导电接触件124。在一个实施方案中，导电接触件124可以包括BeAu金属合金或Au/GeAu/Ni/Au层的金属叠层。在一个实施例中，导电接触件124包括与电流扩展层支柱118形成欧姆接触的第一层以及诸如金的第二结合剥离层，以控制与用于结合到承载基板的稳定化层的粘附力。在形成底部导电接触件124或至少欧姆层之后，可以在例如510℃下对基板叠层退火10分钟，以形成欧姆接触。在图5例示的实施方案中，导电接触件124不完全分布在相邻电流扩展层支柱118之间。在一个实施方案中，导电接触件124沿着被钝化层120覆盖的电流扩展层支柱118的侧壁分布。在一个实施方案中，导电接触件124不沿着电流扩展层支柱118的侧壁分布。
然后可以如图6所示，在电流扩展层支柱118阵列上方形成牺牲剥离层126。在例示的特定实施方案中，在电流限制沟槽116内形成牺牲剥离层126。在一个实施方案中，牺牲剥离层126由可利用蒸汽(例如，蒸汽HF)或等离子体蚀刻容易且选择性地移除的材料形成。在一个实施方案中，牺牲剥离层由氧化物(例如，SiO2)或氮化物(例如，SiNx)形成，其中厚度为0.2μm至2μm。在一个实施方案中，利用与钝化层120相比较低质量的膜形成技术来形成牺牲剥离层。在一个实施方案中，通过溅射、低温等离子体增强化学沉积(PECVD)或电子束蒸镀来形成牺牲剥离层126。
仍然参考图6，对牺牲剥离层126进行图案化以在电流扩展层支柱118的阵列上方形成开口128的阵列。在一个实施方案中，每个开口128暴露下方的导电接触件124。在以下描述中将更明显的是，牺牲剥离层126中的开口128的尺寸对应于要形成的稳定化柱的尺寸和接触面积，结果，对应于拾取由稳定化柱阵列支撑并准备好要从稳定化柱阵列拾取的LED器件阵列必须要克服的粘附强度。在一个实施方案中，开口128是利用光刻技术形成的，并具有大致0.5μm乘0.5μm的长度和宽度，但开口可以更大或更小。在一个实施方案中，开口128的宽度(或面积)小于电流扩展层支柱118的宽度(或面积)。
现在参考图7A-图7B，在一些实施方案中，稳定化层130形成于图案化牺牲剥离层126上方，并且图案化本体LED基板100结合到承载基板140。根据本发明的实施方案，稳定化层130可以由粘性结合材料形成。在一个实施方案中，粘性结合材料是诸如苯并环丁烯(BCB)或环氧树脂的热固性材料。例如，热固材料可以与10％或更小的固化期间的体积收缩，或更具体地，与大约6％或更小的固化期间的体积收缩相关联，以免从要形成的LED器件上的导电接触件124剥离。为了增大粘附力，对于BCB稳定化层而言，可以利用诸如AP3000的增粘剂处理下方的结构，以便调节下方的结构，AP3000可以从DowChemicalCompany获得。例如，可以向下方的结构上旋涂AP3000，并进行软烘焙(例如，100℃)或甩干，以在图案化牺牲剥离层126上方施加稳定化层130之前移除溶剂。
在一个实施方案中，尽管可以使用其他施加技术，但在图案化牺牲剥离层126上方旋涂或喷涂稳定化层130。在施加稳定化层130之后，可以对稳定化层进行预烘焙以移除溶剂。在对稳定化层130进行预烘焙之后，利用稳定化层130将图案化本体基板100结合到承载基板140。在一个实施方案中，结合包括固化稳定化层130。在稳定化层130由BCB形成的情况下，固化温度应当不超过大约350℃，这表示BCB开始降解的温度。根据本发明的实施方案，可以不需要实现稳定化层的100％完全固化。在一个实施方案中，将稳定化层130固化到充分固化百分比(例如，对于BCB，70％或更大)，在这个点，稳定化层130将不再回流。此外，已经发现，部分固化的BCB可以与承载基板140和图案化牺牲剥离层126具有充分大的粘附强度。在一个实施方案中，可以充分固化稳定化层以充分抵抗牺牲剥离层的剥离操作。
在一个实施方案中，稳定化层130比电流扩展层支柱118和图案化牺牲剥离层126中的开口128的高度更厚。这样，填充开口128的稳定化层的厚度将变成稳定化柱132，并且被填充开口128上方的稳定化层130的厚度的其余部分能够用于将图案化本体LED基板100粘性结合到承载基板140。
在图7A例示的实施方案中，在结合到承载基板140之后，稳定化层130的连续部分保持在承载基板140上方。在图7B例示的实施方案中，在结合期间将牺牲剥离层126(或另一中间层)压到承载基板140上，使得稳定化层130没有任何厚度在要形成的稳定化柱132下方。在这样的实施方案中，限制沟槽116能够充当在结合期间用于稳定化层的溢流腔。
在将图案化本体LED基板100结合到承载基板140之后，如图8所示，移除柄部基板102。根据生长基板102的材料选择，可以通过多种方法完成柄部基板102的移除，包括激光剥离(LLO)、研磨和蚀刻。在例示的柄部基板102是GaAs形成的生长基板的特定实施方案中，可以通过蚀刻或研磨与蚀刻的组合完成移除。例如，可以利用H2SO4+H2O2溶液、NH4OH+H2O2溶液或CH3OH+Br2化学物质移除GaAs生长基板102。
现在参考图9，在移除生长基板102之后，可以形成顶部导电接触层152。顶部导电接触层152可以由各种导电材料形成，包括金属、导电氧化物和导电聚合物。在一个实施方案中，使用诸如蒸镀或溅射的适当技术形成导电接触层152。在一个实施方案中，导电接触层152由透明电极材料形成。导电接触层152可以包括BeAu金属合金或Au/GeAu/Ni/Au层的金属叠层。导电接触层152也可以是诸如氧化铟锡(ITO)的透明导电氧化物(TCO)。导电接触层152也可以是一个或多个金属层和导电氧化物的组合。在一个实施方案中，导电接触层152是大约300埃厚的ITO。在一个实施方案中，在形成导电接触层152之后，对基板叠层进行退火，以生成导电接触层和电流扩展层104之间的欧姆接触。在稳定化层130由BCB形成的情况下，退火温度可以低于大约350℃，BCB在这个温度下降解。在一个实施方案中，在200℃和350℃之间，或者更具体地，在大约320℃下进行大约10分钟的退火。
在一个实施方案中，在形成顶部导电接触层152之前，可以任选地形成欧姆接触层150，以与电流扩展层104形成欧姆接触。在一个实施方案中，欧姆接触层150可以是金属层。在一个实施方案中，欧姆接触层150是薄的GeAu层。例如，欧姆接触层150可以是50埃厚。在例示的具体实施方案中，欧姆接触层150并非形成于电流扩展层支柱118正上方，与LED器件内的电流限制区域对应，以免将光反射回LED器件中，以及可能会减少光发射。在一些实施方案中，欧姆接触层150形成围绕电流扩展层支柱118的环。
现在参见图10，根据本发明的一个实施方案，在LED器件层115中形成阵列台面沟槽154，以形成嵌入牺牲剥离层中的LED器件156的阵列。在例示的实施方案中，台面沟槽154在电流扩展层支柱118阵列之间横向延伸通过顶部导电接触层152和LED器件层115，停止于牺牲剥离层，以形成LED器件156的阵列。如图所示，每个LED器件156都包括台面结构，该台面结构具有通过器件层115和电流扩展层支柱阵列的电流扩展层支柱118形成的侧壁168。在一个实施方案中，电流扩展层支柱118居中地位于LED器件156的中心，以便将电流限制到距LED器件156的侧壁168等距的地方。此时，所得结构仍然稳固，以用于拿放和清洁操作，以使基板准备好后续的牺牲层移除和静电拾取。可以利用适当的技术诸如干法蚀刻技术来执行蚀刻。例如，可以使用诸如反应离子蚀刻(RIE)、电子回旋共振(ECR)、感应耦合等离子体反应离子蚀刻(ICP-RIE)和化学辅助的离子束蚀刻(CAIBE)的干法蚀刻技术。蚀刻化学物质可以基于卤素，包含诸如Cl2、BCl3或SiCl4的物质。在一个实施方案中，继续通过钝化层120进行蚀刻，在牺牲剥离层126上停止蚀刻。
仍然参考图10，在一个实施方案中，每个LED器件156上的顶部导电接触件152基本上覆盖每个LED器件156的整个顶表面。在这样的配置中，顶部导电接触件152基本上覆盖最大可用表面区域，以提供大的平面表面，用于与静电转移头部接触，如图15A-图15E中更详细所述。这样可以允许静电转移头部组件具有一些对准容限。
在形成离散且横向分开的LED器件156之后，可以移除牺牲剥离层126。图11A是根据本发明的一个实施方案，在移除牺牲释放层后，由稳定化柱132的阵列支撑的LED器件156阵列的横截面侧视图图示。在例示的实施方案中，完全移除牺牲剥离层126，从而获得每个LED器件156下方的开放空间。可以使用适当的蚀刻化学物质，诸如HF蒸汽或CF4或SF6等离子体以蚀刻SiO2或SiNx牺牲剥离层126。在一个实施方案中，LED器件156的阵列在稳定化柱132的阵列上，并且仅仅由稳定化柱132的阵列支撑。在例示的实施方案中，在移除牺牲剥离层126期间不移除钝化层120。在一个实施方案中，钝化层120由Al2O3形成，并且利用蒸汽HF选择性地移除SiO2或SiNx牺牲剥离层126。
仍然参考图11A，LED器件包括位于第一电流扩展层支柱118和第二电流扩展层104之间的有源层108，其中第一电流扩展层支柱118掺杂有第一掺杂物类型，并且第二电流扩展层104掺杂有与第一掺杂物类型相反的第二掺杂物类型。第一覆层110位于第一电流扩展层支柱118和有源层108之间。第二覆层106位于第二电流扩展层104和有源层108之间。第一电流扩展层支柱远离第一覆层110突出，并且第一覆层110比第一电流扩展层支柱118宽。在一个实施方案中，第一电流扩展层支柱118是底部电流扩展层支柱，第一覆层110是底部覆层，第二覆层106是顶部覆层，并且第二电流扩展层是LED器件的顶部电流扩展层。如图所示，钝化层120可以沿底部覆层110的底表面和底部电流扩展层支柱118的侧壁延伸。在底部电流扩展层支柱118的底表面上的钝化层120上形成开口。在钝化层中的开口内形成底部导电接触件124并与底部电流扩展层支柱118电接触。在一个实施方案中，底部导电接触件不与底部覆层110直接电接触。在一个实施方案中，顶部电流扩展层104的顶表面162比底部电流扩展层支柱118的底表面宽。这样可以允许除用于限制电流的结构之外，有更大的表面区域用于静电拾取。在一个实施方案中，LED器件156由柱体132支撑，并且柱体132的顶表面的表面区域小于底部电流扩展层支柱118的表面区域。
根据本发明的实施方案，LED器件156可以是微型LED器件。在一个实施方案中，LED器件156在顶部电流扩展层104的顶表面162处具有300μm或更小的最大宽度或长度，或者更具体地，大约为100μm或更小。由于底部电流扩展层支柱118的位置的原因，LED器件156内的有源区域可以小于顶表面162。在一个实施方案中，顶表面162具有1至100μm，1至50μm，或更具体地3至20μm的最大尺寸。在一个实施方案中，承载基板上的LED器件150阵列的间距可以是(1至300μm)乘(1至300μm)，或者更具体地，(1至100μm)乘(1至100μm)，例如，20μm乘20μm、10μm乘10μm或5μm乘5μm。在一个示例性实施方案中，承载基板上的LED器件156的阵列间距是11μm乘11μm。在这样的示例性实施方案中，顶表面162的宽度/长度大约为9-10μm，并且相邻LED器件156之间的间距大约为1-2μm。底部电流扩展层支柱118的尺寸设定可以取决于LED器件150的宽度和LED器件150的期望效率。
在以上示例性实施方案中，描述了用于形成包括电流扩展层支柱的LED器件156的方式。在以上实施方案中，利用单侧工艺从电流扩展层114形成电流扩展层支柱，在单侧工艺中，在从柄部基板将p-n二极管层转移到承载基板之前形成支柱。在其他实施方案中，可以利用双侧工艺从电流扩展层104形成电流扩展层支柱，在双侧工艺中，在从柄部基板将p-n二极管层转移到承载基板之后形成支柱。因此，在一些实施方案中，可以反转LED器件的支柱结构。不过反转的LED器件支柱结构可能不会为转移到接收基板的操作提供更大接触区域，诸如参照图32A-图32E所述。
现在参考图11B-图11D，提供了根据本发明的实施方案，具有不同侧壁配置的LED器件的上下组合示意图图示。如图所示，每个LED器件可以包括台面结构侧壁168和电流扩展层支柱118。侧壁可以包括多种配置，诸如如图11B所示的矩形或正方形，如图11C所示的三角形，或如图11D所述的圆形等等形状。电流扩展层支柱118也可以采用多种形状，包括矩形、正方形、三角形、圆形等。这样，可以将本发明的实施方案用于各种形状的LED器件，这可能影响LED器件的光提取和EQE。如上所述，电流扩展层支柱118可以从LED器件的底部突出，或者可以反转器件，并且电流扩展层支柱118从LED器件的顶部突出。
图12A是根据本发明的一个实施方案，作为距不同宽度的LED器件中心的距离的函数，辐射复合的曲线图。具体地，图12A示出了在300nA/μm2(30A/cm2)的工作电流密度下，10μm宽的LED器件和100μm宽的LED器件的模拟数据，如实线中所示。图12A中提供的模拟数据基于恒定宽度的LED器件，在底部电流扩展层中未形成支柱。现在具体参考针对100μm宽LED器件的模拟数据，辐射复合(导致光发射)处在LED器件中心，由0μm距离指示的峰值处。该峰值相对恒定地移动远离中心，直到距中心大约40μm处，在此处非辐射区域开始，并且辐射复合开始逐渐消失。因此，这表明，沿着有源层的外部表面(例如，沿着LED器件的侧壁)可能发生非辐射复合。针对100μm宽LED器件的模拟数据表明，这一非辐射区域在距外侧壁大约10μm处开始出现，这可能占了受到非辐射复合区域影响的LED器件的20％。针对10μm宽LED器件的模拟数据表明，辐射复合(导致发光)的峰值在LED器件的中心中的峰值处，并且移动远离中心后立刻开始降低。此外，尽管在相同的300nA/μm2的工作电流密度下驱动，辐射复合的峰值远低于100μm宽的LED器件的辐射复合的峰值。这表明，在10μm的LED器件内，即使在LED器件的中心内，由于边缘效应导致的非辐射复合占支配地位。因此，100％的LED器件可能受到非辐射复合区域的影响，从而导致更低的效率或EQE。
图12B是根据本发明的一个实施方案，作为距不同宽度的LED器件中心的距离的函数，辐射复合的曲线图。具体地，图12B示出了在10nA/μm2(1A/cm2)的工作电流密度下，5μm、10μm、20μm、50μm和350μm宽的LED器件的模拟数据，如实线中所示。图12B中提供的模拟数据基于恒定宽度的LED器件(呈圆柱形状)，并且在底部电流扩展层中未形成支柱。不计LED器件的尺寸，顶部量子阱中的表面复合的理论值被示为值大约为11×10-23cm-3s-1的虚线。现在具体参考针对50μm宽LED器件的模拟数据，辐射复合(导致光发射)处在LED器件中心，由0μm距离指示的峰值处。该峰值相对恒定地移动远离中心，直到距中心大约15μm处，在此处非辐射区域开始，并且辐射复合开始逐渐消失。因此，这表明，沿着有源层的外部表面(例如，沿着LED器件的侧壁)可能发生非辐射复合。针对50μm宽LED器件的模拟数据表明，这一非辐射区域在距外侧壁大约10μm处开始出现，这可能占了受到非辐射复合区域影响的LED器件的40％。
图12C是根据本发明的一个实施方案，在10nA/μm2的电流密度下，图12B的LED器件的最大辐射复合的曲线图。针对50μm宽LED器件的模拟数据表明，与350μm宽LED器件相比，在LED器件中心处辐射复合有轻微减小。假设350μm宽LED器件的测量的辐射复合为8.9，并且对于50μm宽LED器件为7.5，这种减少相当于中心处大约15.7％的减少，但模拟结果确实表明，对于距LED器件中心大约15微米处，保持了辐射复合的峰值，之后进一步远离中心时会下降。针对20μm宽LED器件的模拟数据表明，与350μm宽LED器件相比，在LED器件中心处辐射复合有更大的减小。假设对于350μm宽LED器件，测量的辐射复合为8.9，并且对于20μm宽LED器件为1.2，这种减小相当于中心处的大约86.5％。这表明，在20μm的LED器件内，即使在LED器件的中心内，由于边缘效应导致的非辐射复合占支配地位。因此，100％的20μm宽LED器件可能受到非辐射复合区域的影响，从而导致更低的效率或EQE。仍然参考图12C，在大约50μm宽LED器件处及其下方观测到，由于辐射复合的原因，顶部量子阱的光子生成急剧下降，表明在LED器件尺寸减小时，边缘效应对LED器件效率的影响。
据信此类非辐射复合可能是缺陷的结果，例如，可能是通过p-n二极管层形成台面沟槽以形成LED器件阵列的结果或来自终止表面处悬挂键的表面态的结果，这些表面态可能会导致电流流动和非辐射复合。此类非辐射复合可能对LED器件效率具有显著影响，尤其是在IQE曲线的下降前区中的低电流密度下，在这个区域中，以不能使缺陷饱和的电流驱动LED器件。如以上模拟数据中所示，预计对于没有内部限制电流注入区域的LED器件而言，随着LED器件宽度(和有源层宽度)增大到10-20μm以上，器件中心中的辐射复合(导致发光)随着宽度增大而增大，直到峰值接近表面复合的理论值。根据本发明的实施方案，可以利用多种不同结构将电流注入区域限制在有源层内部，使得电流不会横向扩展到可能存在更大量缺陷的有源层外部或侧表面。结果，可以减小或消除有源层外侧壁表面附近的非辐射区域中由于边缘效应造成的非辐射复合量，并且提高LED器件的效率。
图13是根据本发明实施方案，对于具有不同宽度(1μm、2μm、4μm、6μm、8μm和10μm)的电流扩展层支柱(p掺杂)的示例性10μm宽LED器件(量子阱宽度)，作为电流密度函数的内量子效率曲线图。如图所示，随着支柱尺寸从10μm(无支柱)减小到1μm，器件的IQE增大。这表明，尤其是在IQE曲线的IQE可能受缺陷支配的下降前区中的低电流密度下，在将注入电流限制在LED器件内远离侧壁时，该支柱配置是成功的。
图14是根据本发明实施方案，对于具有不同掺杂的电流扩展层支柱的示例性LED器件，作为电流密度函数的内量子效率曲线图。具体地，图14中提供的模拟数据针对具有2μm宽电流扩展层支柱的10μm宽LED器件(量子阱宽度)，其中连同来自图13的2μm宽p支柱数据一起给出了n支柱模拟数据。模拟数据表明，对于p支柱和n支柱配置两者，IQE都增大，并且p支柱配置获得更大的IQE。这可以归因于空穴具有比电子更低的移动性，并表明更低移动性的空穴可以更有效地被限制。
图15A-图21A是根据本发明实施方案，用于形成LED器件阵列的方式的横截面侧视图图示，该方式包括蚀刻移除p-n二极管层的一部分，以形成支柱结构阵列，之后进行台面再生长。参考图15A-图15B，可以部分或完全透过p-n二极管层蚀刻台面再生长沟槽171，以形成支柱结构170。参考图15A，通过完全透过电流扩展层114、覆层110和有源层108蚀刻，并停止于覆层106上来形成支柱结构170。例如，可以利用定时蚀刻或选择性蚀刻来完成这一目的。在一个实施方案中，图案化掩模176用于蚀刻支柱结构170。例如，适当的掩模材料可以是氧化硅、氮化硅和氮化铝。参考图15B，完全透过p-n二极管层蚀刻来形成支柱结构170。支柱结构170可以包括多个层，只要根据一些实施方案，对台面再生长沟槽171的蚀刻进行到超过有源层108即可。因此，可以在超过有源层108的任何位置处终止蚀刻。在一个实施方案中，蚀刻继续进行到基板102中，例如，进行到其中几百纳米，以确保完全蚀刻透过电流扩展层104。可以利用适当技术诸如上文针对形成电流扩展层限制沟槽116描述的湿法蚀刻或干法蚀刻技术来进行蚀刻。例如，可以使用诸如反应离子蚀刻(RIE)、电子回旋共振(ECR)、感应耦合等离子体反应离子蚀刻(ICP-RIE)和化学辅助的离子束蚀刻(CAIBE)的干法蚀刻技术。在蚀刻限制沟槽以形成支柱结构170之后，在台面再生长沟槽171内形成了限制势垒填充172。
在图16A-图16B所示的实施方案中，限制势垒填充172分别完全填充图15A-图15B中形成的台面再生长沟槽171，并沿支柱结构170的侧壁174分布。如图16A所示，对于每个支柱结构170，限制势垒填充172沿电流扩展层114、覆层110和有源层108的侧壁分布。如图16B所示，对于每个支柱结构170，限制势垒填充172沿电流扩展层114、覆层110、有源层108、覆层106和电流扩展层104的侧壁分布。可以在再生长之后，利用掩模176作为自对准蚀刻掩模，任选地进行校准定时蚀刻，以便实现再生长的限制势垒填充172的期望高度。在其他实施方案中，仅将限制势垒填充172形成为必要高度，以覆盖有源层108的侧表面。因此，覆层110和电流扩展层114的侧表面可以不被限制势垒填充172围绕。在一个实施方案中，还在生长限制势垒填充172期间使用用于形成支柱结构170的图案化掩模176，以禁止在支柱结构顶部再生长，并利用自对准工艺形成限制势垒填充172。
如上所述，据信非辐射复合可能是缺陷的结果，例如，可能是通过p-n二极管层蚀刻的结果或来自终结表面处悬挂键的表面态的结果，这些表面态可能会导致电流流动和非辐射复合。此类非辐射复合可能对LED器件效率具有显著影响，尤其是在IQE曲线的下降前区中的低电流密度下，在这个区域中，以不能使缺陷饱和的电流驱动LED器件。在一个实施方案中，利用外延生长技术，诸如MBE或MOCVD形成限制势垒填充172，以便沿着支柱结构170，尤其是沿着有源层108占据可用的表面态。这样，可以围绕支柱结构170横向形成拥有比形成支柱结构170的层更大带隙和/或更高电阻率的连续晶体结构，并且不围绕形成支柱结构170的有源层108形成分立侧壁。根据本发明的一些实施方案，限制势垒填充172形成横向围绕形成电流注入区域的支柱结构的电流限制区域，以将流经有源层108的电流限制到LED器件的内部部分并远离LED器件的侧壁。
在一个实施方案中，限制势垒填充172具有比形成有源层108的材料更大的带隙和/或更大电阻率。在一个实施方案中，限制势垒填充172具有比电流扩展层114更大的带隙和/或更大电阻率。限制势垒填充172还可以具有比覆层110更大的带隙和/或更大的电阻率。限制势垒填充172包括比有源区域更大的带隙可以具有两个效果。一个效果是，更大带隙可以对于从有源层发射的光而言是透明的。另一个效果是，更大带隙和/或更大电阻率将形成异质势垒，异质势垒禁止电流通过再生长的限制势垒填充172泄漏。除了带隙和/或电阻率之外，对于特定再生长材料是否适合限制势垒填充172，还考虑了其他因素，诸如晶格匹配。出于适用的目的，用于本文所述的示例性发红光LED器件的示例性材料包括GaP、AlP、AlGaP、AlAs、AlGaAs、AlInGaP、AlGaAsP以及允许比形成有源层108的材料具有更大带隙的任何As-P-Al-Ga-In。更多潜在的适当材料包括GaN、InN、InGaN、AlN、AlGaN以及具有比形成有源层108的材料更大带隙的任何氮化物合金。用于发红光LED器件的限制势垒填充172可以附加地被掺杂有(例如，就地掺杂)掺杂物材料，以增大电阻率或赋予限制势垒填充172半绝缘性。例如，本文描述的发红光LED器件可以掺杂有诸如Cr、Ni或Fe的材料。用于本文所述的示例性发蓝光或发绿光LED器件的示例性材料包括GaN、AlGaN、InGaN、AlN、InAlN、AlInGaN。用于发蓝光或绿光LED器件的限制势垒填充172可以附加地掺杂有(例如，就地掺杂)诸如Fe或C的材料。
在形成限制势垒填充172之后，可以将p-n二极管层从柄部基板102转移到承载基板140。图17A是根据本发明的一个实施方案包括支柱结构的LED器件的横截面侧视图图示，支柱结构包括电流扩展层114、覆层110和有源层108，以及横向围绕支柱结构170的限制势垒填充172。图17B是根据本发明的一个实施方案包括支柱结构的LED器件的横截面侧视图图示，支柱结构包括电流扩展层114、覆层110、有源层108、覆层106和电流扩展层104，以及横向围绕支柱结构170的限制势垒填充172。在图17A-图17B例示的实施方案中，限制势垒填充172表示横向围绕通过支柱结构170表征的电流注入区域的电流限制区域，以将流经有源层108的电流限制到LED器件156的内部部分并远离LED器件的外部侧壁168。此外，由于形成限制势垒填充172的方式原因，占据了沿支柱结构170，尤其是沿有源层108的可用表面态。这样，支柱结构170和限制势垒填充之间的材料过渡是连续的晶体结构，其中在有源层108周围不形成分立的侧壁。结果，缓解了沿材料过渡的边缘效应。
可以利用类似于上文参照图5-图10所述的前一序列的处理序列形成图17A-图17B所示的结构。为了简洁起见，不对该处理序列进行单独描述和例示。在形成图17A-图17B中所示包括由柱体132支撑的LED器件阵列的结构之后，可以类似于上文参照图11A所述，移除在LED器件156阵列之间分布并位于其正下方的牺牲剥离层126，以调节LED器件阵列，使得它们准备好被拾取并转移到接收基板。
现在参见图18-图21A，示出了包括在台面再生长沟槽171内形成的多层限制势垒填充172的结构。图18是包括缓冲层173和缓冲层173上生长的势垒层175的多层限制势垒填充172的图示，其中与包括有源层108的支柱结构170的侧壁174相邻横向地形成势垒层175，以便将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁168。在一个实施方案中，缓冲层173充当生长基板102和势垒层175之间的晶格过渡层。在一个实施方案中，缓冲层173是在生长基板和势垒层175的组分之间过渡的梯度层，以便促进高质量势垒层175的生长。这可以促进形成势垒层175，势垒层175占据沿支柱结构170，尤其是沿有源层108的可用表面态，使得支柱结构170和限制势垒填充之间的材料过渡是连续晶体结构，其中围绕有源层108未形成分立侧壁。在一个实施方案中，缓冲层173由与势垒层175相同的材料形成。在一些实施方案中，可以如上文参照图16A-图16B的限制势垒填充172所述那样对势垒层175掺杂。同样，缓冲层173可以任选地被掺杂。在一些实施方案中，形成缓冲层173可能导致形成生长基板102的无意掺杂区域103。参考图18，在一个实施方案中，在台面再生长沟槽171内，势垒层175在有源层108下方至少几百纳米处生长，以便围绕有源层108横向形成高质量势垒层175。因此，缓冲层173之间的过渡可以与电流扩展层104或覆层106相邻横向地发生，只要过渡发生于有源层108下方至少几百纳米处即可。此外，不需要势垒层175完全填充台面再生长沟槽171，只要生长继续超过/高于图18中所示的有源层108即可。
在示例性发红光LED器件结构中，生长基板102由GaAs形成，缓冲层173是从GaAs梯度变化到GaP的梯度层或就是GaP层，并且势垒层175由GaP形成。在一个实施方案中，势垒层175具有比形成有源层108的材料更大的带隙和/或电阻率。如前所述，例如，可以用Cr、Ni或Fe掺杂物对势垒层175掺杂，以提高电阻率或赋予势垒层175半绝缘性。
在形成限制势垒填充172之后，可以将p-n二极管层从柄部基板102转移到承载基板140。图19是根据本发明的一个实施方案，包括支柱结构和横向围绕支柱结构170的多层限制势垒填充172的LED器件的横截面侧视图图示。可以利用类似于上文参照图5-图10所述的前一序列的处理序列形成图19所示的结构。为了简洁起见，不对该处理序列进行单独描述和例示。在形成图19中所示包括由柱体132支撑的LED器件阵列的结构之后，可以类似于上文参照图11A所述，移除在LED器件156阵列之间分布并位于其正下方的牺牲剥离层126，以调节LED器件阵列，使得它们准备好被拾取并转移到接收基板。
图20是包括两个p-n结的多层限制势垒填充172的图示，该多层限制势垒填充用以将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁168。可以类似于图18的多层限制势垒填充172形成图20中的多层限制势垒填充172，其中一个差异在于图18的势垒层175被形成p-n-p反向偏置结的层192,193,194替代。这样，可以由比通过支柱结构170的电路径更高的电阻表征通过包括p-n-p结的限制势垒填充172的电路径。层192,193,194可以由与势垒层175相同的材料形成，唯一的差异是掺杂的。在一个实施方案中，势垒填充层192,194是就地p掺杂的(例如，对于As/P材料为Zn、Mg或C，或者对于氮化物材料为Mg)，并且势垒填充层193是就地n掺杂的(例如，对于氮化物为Si，或对于As/P材料为Si、Sn、S、Se或Te)。例如，层192,193,194可以由p掺杂GaP(Zn掺杂物)和n掺杂GaP(Si掺杂物)形成。层192,193,194可以附加地由比形成有源层108的材料更大带隙的材料形成，以向发射光提供透明度。如图20所示，在一个实施方案中，p掺杂势垒填充层192生长于有源层108上方。在一个实施方案中，p掺杂势垒填充层192既生长于有源层108上方又生长于其下方，使得p掺杂势垒填充层192在横向上完全围绕有源层108。参照图21A-图21C更详细地描述了再生长层192,193,194的更详细描述，因为它们涉及到通过再生长结构的导电性和电流泄漏。
在形成限制势垒填充172之后，可以将p-n二极管层从柄部基板102转移到承载基板140。图21A是根据本发明的一个实施方案，包括支柱结构和横向围绕支柱结构170的多层限制势垒填充172的LED器件的横截面侧视图图示。可以利用类似于上文参照图5-图10所述的前一序列的处理序列形成图21A所示的结构。为了简洁起见，不对该处理序列进行单独描述和例示。在形成图21A中所示包括由柱体132支撑的LED器件阵列的结构之后，可以类似于上文参照图11A所述，移除在LED器件156阵列之间分布并位于其正下方的牺牲剥离层126，以调节LED器件阵列，使得它们准备好被拾取并转移到接收基板。
图21B是根据本发明的一个实施方案，包括限制势垒填充172的LED的放大横截面侧视图图示，该限制势垒填充172包括横向围绕支柱结构的p-n-p结。在例示的特定实施方案中，由各层提供示例性掺杂特性，以展示特定结构如何禁止通过再生长结构导电和泄漏电流。如图所示，包括各层、p-n-p结阻挡层192,193,194的台面再生长结构禁止通过再生长结构垂直导电。缓冲层173可以任选地是图21B中的n型。在支柱结构内阻挡层192,193,194相对于有源层108的特定位置还阻止横向泄漏到再生长结构中。
在图21B中所示的特定实施方案中，在支柱结构170和限制势垒填充172之间形成p-p连接类型。在p-p连接类型中，p型电流扩展层114(或p型覆层110)与p型阻挡层192横向相邻。预计p-p连接类型比支柱结构170和限制势垒填充172之间的相当的n-n连接类型实现器件中更少的电流泄漏。这可以归因于n型阻挡层具有比p型阻挡层更低的电阻率。仍然参考图21B，通过限制势垒填充172区域的泄漏电流路径受到n型阻挡层193的限制，这是一个电浮置区域，其中不从接触件124,150/152直接供应载流子。p型阻挡层192与p型电流扩展层114(或p型覆层110)的重叠/连接长度越短，电限制就越好，泄漏电流就越低。此外，控制不同n型和p型阻挡层的掺杂水平很重要。极高掺杂水平(高于支柱结构170中的相应电流扩展层和覆层)减小了阻挡区域中电荷载流子的移动性，并且提高了反向偏置的结处的内置电势，从而减小了泄漏。与激光器不同的是，在根据本发明的实施方案的LED中，由于极高掺杂水平导致的来自自由载流子吸收的光学损耗不是一个令人担忧的问题。阻挡层更大带隙的材料有利于防止显著的光学吸收，以及提高通过阻挡区域的势垒高度，以促成限制。图21C示出了在支柱结构170内包括反向掺杂的LED器件的一个实施方案，其中在支柱结构170和包括阻挡层196(n型)、197(p型)、198(n型)的限制势垒填充172之间维持p-p连接类型。缓冲层173可以任选地是图21C中的p型。如图所示，图21C的n型阻挡层196是浮置的，类似于图21B的n型阻挡层193。类似地，p型阻挡层197与p型电流扩展层104(或p型覆层106)的重叠/连接长度越短，电限制就越好，泄漏电流就越低。
现在参考图22-图25，在示出的实施方案中，通过向电流扩展层104中进行植入或扩散，将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁。参考图22，在电流分布层114上方形成图案化植入掩模176，诸如但不限于氧化硅或氮化硅，之后进行植入，以形成横向围绕电流注入区域180的修改的限制势垒区域178。如图所示，未修改的电流注入区域180保持在电流扩展层114内，并且修改的限制势垒区域178形成于电流扩展层114内并横向围绕注入区域180。修改的限制势垒区域180可以部分地延伸到覆层110中。在一个实施方案中，修改的限制势垒区域178不延伸到有源层108内的一个或多个量子阱中。在另选的实施方案中，修改的限制势垒区域178延伸通过有源层108。
参考图23，在一个实施方案中，利用一系列植入操作完成植入。例如，首先可以是由浓度实线分布曲线表示的高能量植入操作，之后进行较低能量植入操作，以便在电流扩展层114内实现更均匀的植入浓度。在一个实施方案中，植入不延伸到有源层中的一个或多个量子阱中，因为预计一个或多个量子阱中形成缺陷可能导致非辐射复合部位。在另选的实施方案中，植入延伸通过有源层。
可以向电流扩展层114中植入多种物质。在一个实施方案中，向电流扩展层114中植入中性物质，以形成电流扩展的缺陷。例如，可以植入He或H，这也称为质子轰击或质子植入。质子轰击形成的损伤继而增大了被植入材料的电阻率。在一个实施方案中，植入延伸通过有源层108。在这样的实施方案中，损伤量远足以增大用于电流限制的电阻率，而没有过多损伤充当非辐射复合的大量来源。
在一个实施方案中，将掺杂物植入电流扩展层114中以增大电流扩展层的电阻率，赋予电流扩展层半绝缘性，或改变该层的超驰掺杂物类型(例如，从p型变为n型)。例如，可以向p掺杂的电流扩展层114中植入Si，并且可以向n掺杂的电流扩展层114中植入Zn或Mg。或者，可以添加Fe、Cr、Ni或某种其他此类掺杂物以使该层半绝缘。
参考图24，也可以通过从供体层182进行热扩散来形成修改的限制势垒区域178。可以任选地在供体层182上方形成帽盖层184(例如，氧化物)，以引导向电流分布层114中的扩散。在一个实施方案中，将掺杂物扩散到电流扩展层114中以增大电流扩展层的电阻率，赋予电流扩展层半绝缘性，或改变该层的超驰掺杂物类型(例如，从p型变为n型)。例如，可以从硅供体层182向p掺杂的电流扩展层114中扩散Si，并且可以从Zn或Mg供体层182向n掺杂的电流扩展层114中植入Zn或Mg。在扩散操作之后，移除供体层182和帽盖层184。
在植入或扩散操作以形成修改的限制势垒区域178之后，可以利用类似于上文参照图5-图10所述的前一种的处理序列，将p-n二极管层从柄部基板102转移到承载基板140，从而得到图25所示的结构。为了简洁起见，不对该处理序列进行单独描述和例示。
参考图26A，在一个实施方案中，可以利用快速热退火，通过扩散或植入来制造修改的限制势垒区域179，以延伸通过有源层108的一个或多个量子阱，从而完成量子阱混杂，这样形成了有源层108的修改的限制势垒区域179，该限制势垒区域具有更大带隙且横向围绕有源层内的电流注入区域181，以便将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁。如前面参照修改的限制势垒区域178所述，可以利用RTA使用扩散或植入来完成一个或多个量子阱混杂。类似地，在这样的实施方案中，在量子阱层108内形成未修改的注入区域181和修改的限制势垒区域179。图26A中用于量子阱混杂的修改限制势垒区域179和图25中用于隔离电流分布层的修改限制势垒区域178的一个区别在于，图26A的修改限制势垒区域179可以大大集中于有源层108中或附近，以形成量子阱混杂。因此，不必在有源层108外部实现均匀的质子或杂质浓度分布。在一个实施方案中，在有源区域108内植入很大浓度的质子或杂质，以便于量子阱和限制势垒之间Al和Ga的相互扩散。在一个实施方案中，杂质是Si。
量子阱混杂可以实现由势垒层分隔开的多个量子阱转换成带隙比原始量子阱更大的单个混杂层。图26B提供了根据本发明的一个实施方案，在量子阱混杂之前，三个量子阱的导带和价带之间带隙能量的图形示意，每个量子阱都夹在势垒层之间。例如，量子阱层和势垒层可以类似于上文参照图2B所述的那些。尽管示出了三个量子阱层，但应当理解，这样的实施方案是示例性的，并且有源层可以包括一个或多个量子阱层。图26C提供了量子阱混杂之后，图26A的结构的导带和价带之间带隙能量的图形示意。如图所示，在晶体结构中，原子优先沿着植入或扩散形成的点缺陷扩散，将先前不同的多个量子阱和势垒层转变成具有均匀组分的混杂修改的限制势垒区域179，该均匀组分是原始阱和势垒组分的平均值。通过这种方式，新层比原始的一个或多个量子阱具有总体上更大的带隙。带隙的这种增大实现了注入区域181内的横向电流限制。尤其观察到铝具有高的扩散系数。在一个实施方案中，通过从铝浓度高于相邻量子阱层的一个或多个势垒层扩散铝来完成量子阱混杂。在一个实施方案中，从周围的含铝覆层106,108向有源层中扩散铝。
现在参考图27-图28，提供了根据本发明的一个实施方案，用于形成包括一个或多个氧化限制层的LED器件阵列的单侧工艺的横截面侧视图图示。参考图27，可以根据如上所述的单侧处理技术制造LED器件。图27所示的LED器件是移除牺牲剥离层126之前且未形成电流限制结构的基本功能化的LED器件。然而，一个区别在于包括一个或多个可氧化的限制层185。一个或多个可氧化的限制层可以位于LED器件内的多个位置处，诸如在覆层上方或下方。例如，可氧化限制层185被示为位于限制层106和电流分布层104之间。然而，其他配置也是可能的。例如，可氧化限制层185被示为位于限制层110和有源层108之间。多个位置是可能的，实施方案不限于具体示出的那些位置。在一个实施方案中，一个或多个可氧化限制层185比LED器件的其他层更容易氧化。例如，一个或多个可氧化限制层185的特征可被表征为比p-n二极管结构115内的其他层相对更高的铝浓度。在这样的配置中，电流注入区域包括位于可氧化限制层内的第一电流注入区域，并且电流限制区域包括可氧化限制层横向围绕第一电流注入区域的第一氧化区域。现在参见图28，在移除牺牲剥离层126之前，对LED器件进行氧化操作，例如，湿法氧化操作，以便横向氧化一个或多个限制层185。如图所示，横向氧化限制层185获得了横向围绕可氧化限制层185的第一电流注入区域188的第一氧化区域186(电流限制区域)，以将流经有源层108的电流限制到LED器件的内部部分并远离LED器件的侧壁168。
在横向氧化一个或多个可氧化限制层185之后，可以类似于上文参照图11A所述，移除在LED器件阵列之间分布并位于其正下方的牺牲剥离层126，以调节LED器件阵列，使得它们准备好被拾取并转移到接收基板。在一个实施方案中，氧化区域186包括Al2O3，并且牺牲剥离层126包括SiO2。在这样的实施方案中，可以参照Al2O3区域186选择性地移除SiO2牺牲剥离层126。
在一个实施方案中，可以沿LED器件的侧壁168形成侧壁钝化层。例如，侧壁钝化层可用于在移除牺牲剥离层126期间保护氧化区域186不被蚀刻。侧壁钝化层可用于其他目的，诸如在转移到接收基板时形成顶部接触层时保护有源层不发生短接，以及在静电转移操作期间不在相邻LED器件之间发生短接。可以利用如前所述的单侧工艺形成侧壁钝化层。在一个实施方案中，利用如参照图29-图32所述的双侧工艺形成侧壁钝化。参考图29，在由柄部(生长)基板102支撑的同时，通过p-n二极管层105形成台面沟槽154。在形成台面沟槽154之后，对台面结构进行氧化操作，例如湿法氧化操作，以便横向氧化一个或多个可氧化限制层185，如图30所示。
参考图31，在台面结构上方形成侧壁钝化层120，并在钝化层120中形成开口以暴露接触件124。然后在钝化层120上方形成牺牲剥离层126，并进行图案化，以形成暴露接触件124的开口。然后可以在该结构上方形成稳定化层130，以结合到接收基板上。图32是根据本发明的一个实施方案，在转移到接收基板之后，并且在移除牺牲剥离层126之前，包括氧化限制层185的LED器件阵列的横截面侧视图图示。尽管未详细示出，但在移除生长基板102之后形成欧姆接触层150和导电接触件152。
现在参考图33-图35，提供了一种形成LED器件阵列的方式的横截面侧视图图示，其中在与电流扩展层支柱相邻的覆层内形成电流限制区域。图33是根据本发明的一个实施方案，掺杂的电流扩展层114的横截面侧视图图示。图33可以基本类似于参照图2A所示和所述的结构，一个区别在于电流扩展层114和/或覆层110内的掺杂。在图33例示的一个实施方案中，在未掺杂的覆层110上方形成高度掺杂的电流扩展层114。例如，p掺杂电流扩展层114可以高度掺杂有Zn或Mg掺杂物。参考图34，然后对掺杂的电流扩展层114进行图案化以形成类似于参照图3所述的电流扩展层支柱190的阵列，之后进行退火以将掺杂物从电流扩展层支柱190驱动到下方的覆层110中，从而形成被覆层110内的未掺杂的电流限制区域191横向围绕的掺杂质电流注入区域192，以将流经有源层108的电流限制到LED器件的内部部分并远离LED器件的侧壁。在向覆层110中扩散掺杂物之后，可以如上文参照图4-图10所述那样对该结构进行图案化，从而获得图35所示的结构。
图36A-图36E是根据本发明的一个实施方案，静电转移头部204阵列将LED器件156(可以是微型LED器件)从承载基板140转移到接收基板300的横截面侧视图图示。尽管图36A-图36E示出了图11A的特定LED器件的转移和集成，但这意在进行示例，可以使用图36A-图36E所述和所示的转移和集成序列进行本文所述的任何LED器件的转移和集成。图36A是由基板200支撑并定位于LED器件156阵列上方的微型器件转移头部204阵列的横截面侧视图图示，LED器件156阵列被稳定化于承载基板140上的稳定化层130的稳定化柱132上。然后，LED器件156阵列与静电转移头部204阵列接触，如图36B所示。如图所示，静电转移头部204阵列的节距是LED器件156阵列的节距的整数倍。向转移头部204阵列施加电压。在一个实施方案中，可以从转移头部组件206内的工作电路施加电压，该转移头部组件206通过通孔207与转移头部阵列电连接。然后，利用转移头部204阵列拾取LED器件156的阵列，如图36C所示。然后使LED器件156阵列与接收基板300上的接触焊盘302(例如，金、铟、锡等)接触，如图36D中所示。然后，在接收基板300上的接触焊盘302上剥离LED器件156阵列，如图36E所示。例如，接收基板可为但不限于显示基板、照明基板、具有诸如晶体管或IC的功能器件的基板、或者具有金属配电线路的基板。
根据本发明的实施方案，在拾取、转移和结合操作期间，可以向承载基板、转移头部组件或接收基板施加热量。例如，可以在拾取和转移操作期间通过转移头部组件施加热量，其中热量可以使LED器件结合层液化或不液化。转移头部组件可以在接收基板上的结合操作期间附加地施加热量，热量可以使LED器件或接收基板上的结合层中的一个层液化或不液化，以导致结合层之间扩散。
可以按照各种次序执行施加电压以在LED器件阵列上形成抓吸压力的操作。例如，可以在LED器件阵列与转移头部阵列接触之前，在LED器件与转移头部阵列接触时，或在使LED器件与转移头部阵列接触之后，施加电压。也可以在向结合层中施加热量之前、之时或之后施加电压。
在转移头部204包括双极性电极的情况下，可跨每个转移头部204中的一对电极施加交流电压，使得当在负电压施加于一个电极，正电压施加于该对电极中的另一电极(并且反之亦然)的特定时间点形成拾取压力。从转移头部204释放LED器件阵列可使用多种方法来实现，包括关闭电压源、降低跨一对电极的电压、改变AC电压的波形，以及将电压源接地。
现在参考图37A-图37B，在一个实施方案中，将LED器件的阵列转移并结合到显示基板。例如，显示基板302可以是类似于有源矩阵OLED显示面板中使用的薄膜晶体管(TFT)显示基板(即背板)。图37A是根据本发明的一个实施方案的显示面板1600的顶视图图示。图37B是根据本发明的一个实施方案，沿线X-X和Y-Y截取的图37A的显示面板3700的侧视图图示。在这样的实施方案中，下方的TFT基板300可以包括工作电路(例如，晶体管、电容器等)，以独立地驱动每个子像素328。基板300可以包括非像素区域和像素区域304(例如，显示区域)，像素区域304包括布置成像素的子像素328。非像素区域可以包括连接到每个子像素的数据线的数据驱动器电路310，使得数据信号(Vdata)能够传输到子像素；连接到子像素的扫描线的扫描驱动器电路312，使得扫描信号(Vscan)能够传输到子像素；电源线314，以向TFT传输电力信号(Vdd)；以及接地环316，以将地信号(Vss)传输到子像素阵列。如图所示，数据驱动器电路、扫描驱动器电路、电源线和接地环都连接到挠性电路板(FCB)313，挠性电路板包括用于向电源线路314供应电力的电源以及电连接到接地环316的电源地线。应当理解，这是针对显示面板的一个示例性实施方案，并且另选配置也是可能的。例如，任何驱动器电路都可以不在显示基板300上，或者在显示基板300的后表面上。同样，可以利用结合到基板300的顶表面的微芯片350替代基板300内形成的工作电路(例如，晶体管、电容器等)，如图37C所示。尽管图37A-图37C示出了图11A的特定LED器件的集成，但这意在进行示例，可以使用图37A-图37C所述和所示的集成序列进行本文所述的任何LED器件的转移和集成。
在例示的具体实施方案中，TFT基板300包括连接到来自驱动器电路310的数据线的开关晶体管T1，以及连接到连至电源线路314的电力线的驱动晶体管T2。开关晶体管T1的栅极也可以连接到来自扫描驱动器电路312的扫描线。在基板300上方形成包括堤岸开口327的图案化堤岸层326。在一个实施方案中，堤岸开口327对应于子像素328。堤岸层326可以由多种技术形成，诸如喷墨印刷、丝网印刷、层压、旋涂、CVD、PVD，并且可以由不透明、透明或半透明材料形成。在一个实施方案中，堤岸层326由绝缘材料形成。在一个实施方案中，堤岸层由黑矩阵材料形成，以吸收发射光或环境光。堤岸层326的厚度和堤岸开口327的宽度可以取决于被转移到开口并结合于开口内的LED器件156的高度、静电转移头部的高度和显示面板的分辨率。在一个实施方案中，堤岸层326的示例性厚度在1μm-50μm之间。
在显示基板300上方可任选地形成导电底部电极342、接地联络线344和接地环316。在例示的实施方案中，接地联络线344的布置在显示面板3700的像素区域304中的堤岸开口328之间延伸。可以在堤岸层326或其替代物上形成接地联络线344，可以在堤岸层326中形成开口332，以暴露堤岸层326下方的接地联络线344。在一个实施方案中，接地联络线344形成于像素区域中的堤岸开口327之间并且电连接到非显示区域中的接地环316或接地线路。这样，可以向子像素矩阵更均匀地施加Vss信号，从而实现跨显示面板3700的更均匀的亮度。
形成于堤岸开口327内的LED器件156周围的钝化层348可以执行这样的功能，诸如防止顶部和底部电极层318,342电短接，以及在顶部导电接触件152和接地联络线344之间提供顶部电极层318足够大的台阶覆盖。钝化层348还可以覆盖底部电极层342的任何部分，以防止与顶部电极层318发生可能的短接。根据本发明的实施方案，钝化层348可以由各种材料形成，诸如但不限于环氧树脂、诸如聚(甲基丙烯酸甲酯)(PMMA)的丙烯酸树脂(聚丙烯酸酯)、苯并环丁烯(BCB)、聚酰亚胺和聚酯。在一个实施方案中，通过喷墨印刷或丝网印刷在LED器件156周围形成钝化层348，以填充由堤岸开口327界定的子像素区域。
根据特定的应用，顶部电极层318可以为不透明、反射、透明或半透明的。在顶部发射显示面板中，顶部电极层318可以是透明导电材料，诸如非晶硅、透明导电聚合物或透明导电氧化物。在形成顶部电极层318之后，在基板300上方形成封装层346。例如，封装层346可以是挠性封装层或刚性层。根据本发明的一些实施方案，可以不需要圆起偏器来抑制环境光反射。结果，可以无需圆起偏器来封装根据本发明的实施方案的显示面板1800，从而得到显示面板增大的亮度。
在一个实施方案中，将一个或多个LED器件156布置在子像素电路中。将LED器件156的第一端子(例如，底部导电接触件)与驱动晶体管耦接。例如，LED器件156可以结合到与驱动晶体管耦接的结合焊盘。在一个实施方案中，将LED器件156的冗余对结合到与驱动晶体管T2耦接的底部电极342。一个或多个LED器件156可以是本文描述的包括限制电流注入区域的任何LED器件。地线与用于一个或多个LED器件的第二端子(例如，顶部导电接触件)电耦接。
例如，可以驱动电流从驱动晶体管T2通过一个或多个LED器件。在高侧驱动配置中，一个或多个LED器件可以在PMOS驱动器晶体管的漏极侧或NMOS驱动器晶体管的源极侧，使得子像素电路将电流推动通过LED器件的p端子。或者，可以在低侧驱动配置中布置子像素电路，在这种情况下，地线变为电力线，并且通过LED器件的n端子拉取电流。
根据本发明的实施方案，子像素电路可以工作在LED器件的特性效率曲线的下降前范围中的较低电流或电流密度下，或者在超过下降前范围的最大效率值附近。因此，并不是增大LED器件的尺寸来提高效率，而是限制电流注入区域的有效尺寸以便增大LED器件内的电流密度。在LED器件用于显示应用中的实施方案中，与高功率应用相反，LED器件可以工作于较低电流范围，其中电流密度稍微增大可以实现LED器件的IQE和EQE的显著改善。
在一个实施方案中，子像素电路包括驱动晶体管，具有限制电流注入区域的LED器件的第一端子(例如，底部导电接触件)与驱动晶体管耦接，并且地线与LED器件的第二端子(例如，顶部导电接触件)耦接。在一个实施方案中，响应于向驱动晶体管发送控制信号来将电流驱动通过LED器件，以操作LED器件。在一些实施方案中，电流可以在1nA-400nA范围内。在一个实施方案中，电流在1nA-30nA范围内。在一个实施方案中，在每英寸具有400个像素(PPI)的分辨率的显示器中，利用1nA-30nA的电流操作LED器件。在一个实施方案中，电流在200nA-400nA范围内。在一个实施方案中，在具有100PPI分辨率的显示器中，利用200nA-400nA的电流操作LED器件。在一些实施方案中，利用从0.001A/cm2至40A/cm2的限制电流密度操作LED器件。在一个实施方案中，电流密度在0.001A/cm2至3A/cm2范围内。在一个实施方案中，此类电流密度范围可以适用于具有400PPI分辨率的显示器。在一个实施方案中，电流密度在0.2A/cm2至4A/cm2范围内。在一个实施方案中，此类电流密度范围可以适用于具有100PPI分辨率的显示器。
提供以下示例以示出根据本发明的实施方案的电流限制的效果，以及LED器件的效率、电流和电流密度的关系。根据本发明的实施方案，设计者可以利用特性效率曲线，诸如图1中所示的示例性效率曲线，来选择LED器件的期望效率和亮度。在选择期望效率和亮度时，设计者可以调谐LED器件内的工作电流和限制电流注入区域的尺寸(例如，大致为电流扩展层支柱宽度)，以实现期望的效率。
实施例1
在一个实施方案中，显示面板是具有1920×1800分辨率的5.5英寸完整高清晰度显示器，并且每英寸400像素(PPI)包括63.5μm的RGB像素尺寸。为了利用EQE为10％的LED器件实现300Nit的输出(白光)，假设每个子像素有一个LED，该显示面板使用每个LED大约10nA-30nA的电流。对于限制电流注入区域为10μm×10μm的LED器件而言，这对应于0.01A/cm2-0.03A/cm2的电流密度。这远低于标准LED的标称或设计工作条件。
实施例2
在一个实施方案中，实施例1的参数相同，限制电流注入区域更小，为1μm×1μm。对于这一减小的电流注入区域，对应的电流密度增大到1A/cm2-3A/cm2。因此，实施例2表明，在10nA-30nA的工作电流下，电流注入区域从10μm×10μm至1μm×1μm的微小变化能够对电流密度具有显著影响。继而，电流密度的变化可以影响LED器件的效率。
实施例3
在一个实施方案中，显示面板是具有1920×1800分辨率的5.5英寸完整高清晰度显示器，并且每英寸400像素(PPI)包括63.5μm的RGB像素尺寸。每个子像素包括具有10μm×10μm限制电流注入区域的LED器件。将亮度保持在300Nit输出(白色)。在该实施例中，需要实现40％的EQE。在这一提高的效率的情况下，可以使用更低的工作电流。在一个实施方案中，选择每个LED3nA-6nA的工作电流。利用这些参数，具有10μm×10μm限制电流注入区域的LED器件工作于0.003A/cm2-0.006A/cm2下，并且具有1μm×1μm限制电流注入区域的LED器件工作于0.3A/cm2-0.6A/cm2下。
实施例4
在一个实施方案中，显示面板是具有100PPI较低分辨率的5.5英寸显示器，该分辨率包括254μm的RGB像素尺寸。为了利用EQE为10％的LED器件实现300Nit的输出(白光)，假设每个子像素有一个LED，该显示面板使用每个LED大约200nA-400nA的更高工作电流。对于限制电流注入区域为10μm×10μm的LED器件而言，这对应于0.2A/cm2-0.4A/cm2的电流密度。1μm×1μm的限制电流注入区域对应于20A/cm2-40A/cm2的电流密度，并且3μm×3μm的限制电流注入区域对应于2A/cm2-4A/cm2的电流密度。因此，实施例4表明，对于更低分辨率的显示器，LED器件的密度更小，并且使用更高的工作电流实现与更高分辨率显示器类似的亮度(300Nit)。
实施例5
在一个实施方案中，显示面板具有包括35μmRGB像素尺寸的716PPI。为了利用EQE为10％的LED器件实现300Nit的输出(白光)，该显示面板使用大约4-7nA的工作电流。利用这些参数，具有10μm×10μm限制电流注入区域的LED器件工作于0.004A/cm2-0.007A/cm2下，并且具有1μm×1μm限制电流注入区域的LED器件工作于0.4A/cm2-0.7A/cm2下。
实施例6
在另一个实施方案中，将显示器的需求亮度增加到3000Nit。在所有以上实施例中，如果目标EQE相同，所需的电流会增大大约10倍。接下来，对于以上实施例，电流密度也会增大10倍。在一个实施方案中，所需的工作亮度在300Nit到3000Nit的范围内。电流和随后的电流密度会分布于1-10倍的300Nit的范围内。在现在需要300Nit至3000Nit的实施例1和2(上文)的情况下，具有10μm×10μm限制电流注入区域的LED器件工作于0.01A/cm2-0.3A/cm2的电流密度下，并且具有1μm×1μm限制电流注入区域的LED器件工作于1A/cm2-30A/cm2下。
在以上示例性实施方案的每个中，显示器的亮度使得LED器件工作于对于标准LED而言不标准的极低电流密度下。标准LED的典型性能在低于1A/cm2的电流密度下表现出低IQE。根据本发明的实施方案，限制电流注入区域，使得能够提高电流密度，以允许LED器件工作于IQE和EQE得以优化的电流密度方案中。
在一个实施方案中，将LED器件结合到显示基板的显示区域中的显示基板。例如，显示基板可以具有像素配置，其中上文描述的LED器件被结合到一个或多个子像素阵列中。LED器件的尺寸也可以随着子像素的可用区域而缩放。在一些实施方案中，将LED器件结合到具有100PPI或更大分辨率的显示基板。在上文提供的实施例中，针对716PPI的显示器描述了35μm的示例性红-绿-蓝(RGB)像素尺寸，针对400PPI的显示器描述了63.5μm的RGB像素尺寸，并且针对100PPI的显示器描述了254μm的RGB像素尺寸。在一些实施方案中，LED器件具有100μm或更小的最大宽度。随着显示器分辨率增大，用于LED器件的可用空间减小。在一些实施方案中，LED器件具有20μm或更小、10μm或更小、甚至5μm或更小的最大宽度。再次参考参照图12A-图12C的以上论述，非辐射区域可能沿着有源层的外表面(例如，沿着LED器件的侧壁)出现，从而影响LED器件的效率。根据本发明的实施方案，在LED器件内形成电流注入区域，以将流经有源层的电流限制到LED器件的内部部分并远离LED器件的侧壁。在一些实施方案中，通过在支柱配置中形成电流扩展层来形成电流注入区域，其中电流扩展层支柱从覆层突出，并可以相对于LED器件的宽度(例如，有源层的宽度)调节电流扩展层支柱的宽度，以便将电流限制在有源层内部内。在这样的配置中，电流注入区域对应于电流扩展层支柱的宽度或直径。在其他实施方案中，通过围绕电流注入区域横向形成电流限制区域来形成电流注入区域。例如，这可以通过限制势垒填充的台面再生长、植入或扩散对电流扩展层的修改、量子阱混杂和/或覆层氧化来完成。应当理解，尽管已经独立描述了用于提供限制电流注入区域的以上实施方案，但可以组合一些实施方案。在一些实施方案中，电流注入区域具有1和10μm之间的宽度。在一个实施方案中，电流注入区域具有约2.5μm的宽度或直径。
图38示出了根据一个实施方案的一种显示系统3800。显示系统容纳处理器3810、数据接收器3820、显示器3830和一个或多个显示驱动器IC3840，其可以是扫描驱动器IC和数据驱动器IC。数据接收器3820可被配置为通过无线或有线方式接收数据。可以在若干无线标准或协议的任一种中实施无线方式，包括但不限于，Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、EDCT、蓝牙、其衍生物，以及任何被指定为3G、4G、5G和更高版本的其他无线协议。一个或多个显示驱动器IC3840可以物理地且电耦接至显示器3830。
在一些实施方案中，显示器3830包括根据上述本发明实施方案形成的一个或多个LED器件156。根据其应用，显示系统3800可以包括其他部件。这些其他部件包括但不限于存储器、触摸屏控制器和电池。在各种具体实施中，该显示系统3800可以是电视机、平板电脑、电话、膝上型电脑、计算机监视器、信息亭、数码相机、手持式游戏机、媒体显示器、电子书或大的区域标牌显示器。
图39示出了根据一个实施方案的一种照明系统3900。照明系统容纳电源3910，电源3910可以包括用于接收电力的接收接口3920，以及用于控制要向光源3940供应的电力的功率控制单元3930。可以从照明系统3900外部或任选地从照明系统3900中包括的电池供应电力。在一些实施方案中，该光源3940包括根据以上所述的本发明实施方案形成的一个或多个LED器件156。在各种具体实施中，照明系统3900可以是内部或外部照明应用，诸如告示牌照明、楼宇照明、街道照明、灯泡和灯。
在利用本发明的各个方面中，对本领域技术人员显而易见的是，对于形成包括任何一种限制电流注入区域的LED器件而言，以上实施方案的组合或变型是可能的。尽管以特定于结构特征和/或方法行为的语言对本发明进行了描述，但应当理解，所附权利要求中限定的本发明并不一定限于所描述的特定特征或行为。本发明所公开的特定特征和行为被理解为受权利要求书保护的本发明的特定适当实施以用于对本发明进行例示。

Claims (22)

1.一种LED器件，包括：
有源层，所述有源层位于第一电流扩展层支柱和第二电流扩展层之间，其中所述第一电流扩展层支柱掺杂有第一掺杂物类型，并且所述第二电流扩展层掺杂有与所述第一掺杂物类型相反的第二掺杂物类型；
第一覆层，所述第一覆层位于所述第一电流扩展层支柱和所述有源层之间；和
第二覆层，所述第二覆层位于所述第二电流扩展层和所述有源层之间；
其中所述第一电流扩展层支柱远离所述第一覆层突出，并且所述第一覆层比所述第一电流扩展层支柱宽。
2.根据权利要求1所述的LED器件，还包括钝化层，所述钝化层沿所述第一覆层的表面和所述第一电流扩展层支柱的侧壁分布。
3.根据权利要求2所述的LED器件，还包括开口，所述开口在所述钝化层中位于所述第一电流扩展层支柱的与所述第一覆层相背对的表面上。
4.根据权利要求3所述的LED器件，还包括导电接触件，所述导电接触件位于所述钝化层中的所述开口内并且与所述第一电流扩展层支柱电接触。
5.根据权利要求4所述的LED器件，其中所述导电接触件不与所述第一覆层直接电接触。
6.根据权利要求1所述的LED器件，其中所述第二电流扩展层比所述第一电流扩展层支柱宽。
7.根据权利要求1所述的LED器件，其中所述LED器件由柱体支撑，并且所述柱体的顶表面的表面积小于所述第一电流扩展层支柱的底表面的表面积。
8.根据权利要求1所述的LED器件，其中所述第一电流扩展层支柱掺杂有p掺杂物。
9.根据权利要求8所述的LED器件，其中所述第一电流扩展层包括GaP，并且所述第一覆层包括选自由以下各项组成的组的材料：AlInP、AlGaInP、和AlGaAs。
10.根据权利要求1所述的LED器件，其中所述LED器件的所述有源层具有100μm或更小的最大宽度，并且所述第一电流扩展层支柱具有10μm或更小的最大宽度。
11.根据权利要求1所述的LED器件，其中所述LED器件的所述有源层具有20μm或更小的最大宽度，并且所述第一电流扩展层支柱具有10μm或更小的最大宽度。
12.根据权利要求1所述的LED器件，其中所述有源层包括少于10个量子阱层。
13.根据权利要求1所述的LED器件，其中所述LED器件在显示基板的显示区域内结合到所述显示基板，并且所述LED器件与所述显示基板中的工作电路电连接。
14.根据权利要求1所述的LED器件，其中所述LED器件在显示基板的显示区域内结合到所述显示基板，并且所述LED器件与在所述显示区域内结合到所述显示基板的微芯片电连接。
15.根据权利要求1所述的LED器件，其中所述第一覆层包括由未掺杂的电流限制区域横向围绕的掺杂的电流注入区域，其中所述掺杂的电流注入区域掺杂有所述第一掺杂物类型。
16.一种形成LED器件阵列的方法，包括：
对LED基板的p-n二极管层进行图案化，以形成电流扩展层支柱阵列，所述电流扩展层支柱阵列由所述p-n二极管层的电流扩展层中的限制沟槽阵列分隔开，其中所述限制沟槽延伸通过所述电流扩展层，并且暴露所述p-n二极管层的位于所述电流扩展层下方的覆层；
在所述电流扩展层支柱阵列和所述覆层上方形成牺牲剥离层；
将所述LED基板结合到承载基板；
从所述LED基板移除柄部基板；
在所述电流扩展层支柱阵列之间对所述p-n二极管层横向地进行图案化，以形成LED器件阵列，其中每个LED器件包括所述电流扩展层支柱阵列的电流扩展层支柱。
17.根据权利要求16所述的方法，其中对所述p-n二极管层进行图案化包括蚀刻透过顶部电流扩展层、顶部覆层、所述覆层和一个或多个量子阱层，以暴露所述牺牲剥离层。
18.根据权利要求16所述的方法，还包括在所述电流扩展层支柱阵列和所述覆层上方形成所述牺牲剥离层之前，在所述电流扩展层支柱阵列上形成底部导电接触件阵列并与所述电流扩展层支柱阵列电接触。
19.根据权利要求16所述的方法，还包括：
在将所述LED基板结合到所述承载基板之前，对所述牺牲剥离层进行图案化，以在所述牺牲剥离层中在所述电流扩展层支柱阵列上方形成开口阵列；以及
利用结合材料将所述LED基板结合到所述承载基板，使得所述结合材料位于所述牺牲剥离层中的所述开口阵列内。
20.根据权利要求16所述的方法，还包括对所述LED基板的图案化的p-n二极管层进行退火，以将掺杂物从所述电流扩展层支柱阵列驱动到所述覆层中。
21.一种操作显示器的方法，包括：
向驱动晶体管发送控制信号；以及
响应于所述控制信号，将电流驱动通过包括限制电流注入区域的LED器件；
其中所述LED器件包括电流扩展层支柱，所述电流扩展层支柱远离覆层突出，并且所述覆层比所述电流扩展层支柱宽。
22.根据权利要求21所述的方法，其中：
所述电流为1nA-30nA，并且流经所述LED器件的电流密度为0.001A/cm2至3A/cm2；或者
所述电流为200nA-400nA，并且流经所述LED器件的电流密度为0.2A/cm2至4A/cm2；或者
所述电流为100nA-300nA，并且流经所述LED器件的电流密度为0.01A/cm2至30A/cm2。
CN201480065438.6A 2013-12-27 2014-11-25 具有内部限制的电流注入区域的led Active CN105814698B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/141,735 2013-12-27
US14/141,735 US9583466B2 (en) 2013-12-27 2013-12-27 Etch removal of current distribution layer for LED current confinement
US14/194,509 2014-02-28
US14/194,509 US9450147B2 (en) 2013-12-27 2014-02-28 LED with internally confined current injection area
PCT/US2014/067501 WO2015099944A1 (en) 2013-12-27 2014-11-25 Led with internally confined current injection area

Publications (2)

Publication Number Publication Date
CN105814698A true CN105814698A (zh) 2016-07-27
CN105814698B CN105814698B (zh) 2019-07-05

Family

ID=52014446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480065438.6A Active CN105814698B (zh) 2013-12-27 2014-11-25 具有内部限制的电流注入区域的led

Country Status (8)

Country Link
US (4) US9450147B2 (zh)
EP (1) EP3087617B1 (zh)
JP (1) JP6186516B2 (zh)
KR (1) KR101811160B1 (zh)
CN (1) CN105814698B (zh)
AU (2) AU2014370328B2 (zh)
TW (2) TWI560904B (zh)
WO (1) WO2015099944A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183154A (zh) * 2017-11-28 2018-06-19 华灿光电（浙江）有限公司 垂直结构的发光二极管芯片、发光二极管面板及制作方法
CN109524518A (zh) * 2018-11-21 2019-03-26 扬州乾照光电有限公司 一种红光led外延结构及制作方法
CN109753185A (zh) * 2019-01-11 2019-05-14 广东省半导体产业技术研究院 一种触摸显示装置的制造方法及触摸显示装置
CN110197814A (zh) * 2019-05-28 2019-09-03 青岛海信电器股份有限公司 一种Micro LED显示面板及其制备方法、显示装置
CN110444648A (zh) * 2019-07-29 2019-11-12 南京中电熊猫平板显示科技有限公司 微型发光二极管阵列显示背板及其制造方法和修复方法
CN111987198A (zh) * 2020-08-31 2020-11-24 西安电子科技大学 基于Fe掺杂的GaN基横向结构发光二极管及制作方法

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3008553B1 (en) 2013-06-12 2023-06-07 Rohinni, Inc. Keyboard backlighting with deposited light-generating sources
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) * 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
DE102014110884B4 (de) * 2014-07-31 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US9985190B2 (en) * 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US9484492B2 (en) 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9865772B2 (en) 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
DE102015100783A1 (de) * 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
TWI665800B (zh) * 2015-06-16 2019-07-11 友達光電股份有限公司 發光二極體顯示器及其製造方法
US10297581B2 (en) 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
US10304811B2 (en) * 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10177127B2 (en) 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
US10032757B2 (en) 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US20170095582A1 (en) * 2015-10-01 2017-04-06 Sensor Electronic Technology, Inc. Integrated Flip Chip Device Array
US10079264B2 (en) * 2015-12-21 2018-09-18 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
WO2017112490A1 (en) * 2015-12-22 2017-06-29 Sxaymiq Technologies Llc Led sidewall processing to mitigate non-radiative recombination
WO2017111801A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Light emitting diode integration techniques for iii-v material systems
DE112016006010T5 (de) * 2015-12-24 2019-01-24 Vuereal Inc. Vertikale Festkörpervorrichtungen
WO2017111827A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Nanowire led pixel
JP6959697B2 (ja) 2016-01-15 2021-11-05 ロヒンニ リミテッド ライアビリティ カンパニー 装置上のカバーを介してバックライトで照らす装置及び方法
US20170213934A1 (en) * 2016-01-25 2017-07-27 Google Inc. High-efficiency light emitting diode
US10923023B1 (en) 2016-01-26 2021-02-16 Apple Inc. Stacked hybrid micro LED pixel architecture
DE102016006295A1 (de) * 2016-05-27 2017-11-30 Azur Space Solar Power Gmbh Leuchtdiode
CN115566122A (zh) * 2016-06-30 2023-01-03 苹果公司 用于减少的非辐射侧壁复合的led结构
FR3053531B1 (fr) * 2016-06-30 2018-08-17 Aledia Dispositif optoelectronique a diodes tridimensionnelles
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
US10177195B2 (en) 2016-09-30 2019-01-08 Intel Corporation Micro-LED displays
KR101878666B1 (ko) 2016-11-11 2018-08-16 순천대학교 산학협력단 마이크로 픽셀 어레이 발광다이오드 및 이를 포함하는 조명 장치
CN108122790B (zh) * 2016-11-29 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR101905821B1 (ko) * 2017-01-04 2018-10-08 순천대학교 산학협력단 조명 장치
TWI646680B (zh) * 2017-01-10 2019-01-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體晶片以及顯示面板
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
TWI621277B (zh) * 2017-03-08 2018-04-11 錼創科技股份有限公司 顯示裝置與磊晶晶圓
DE102017106730A1 (de) 2017-03-29 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil für ein elektronisches Bauelement
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
US20180287027A1 (en) 2017-03-30 2018-10-04 Vuereal Inc. Vertical solid-state devices
JP7154227B2 (ja) * 2017-04-13 2022-10-17 ジェイド バード ディスプレイ（シャンハイ） リミテッド Ｌｅｄ－ｏｌｅｄハイブリッド自己発光ディスプレイ
US10516081B1 (en) * 2017-04-20 2019-12-24 Apple Inc. High efficiency hexagon LED for micro LED application
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
US11093667B2 (en) * 2017-05-22 2021-08-17 Purdue Research Foundation Method and system for realistic and efficient simulation of light emitting diodes having multi-quantum-wells
DE102017113531A1 (de) * 2017-06-20 2018-12-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Betrieb des optoelektronischen Halbleiterchips
CN107123656B (zh) * 2017-07-03 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
JP2019028308A (ja) * 2017-07-31 2019-02-21 大日本印刷株式会社 表示パネル及び表示装置
CN109860364B (zh) * 2017-08-30 2020-09-01 天津三安光电有限公司 发光二极管
WO2019049360A1 (ja) * 2017-09-11 2019-03-14 凸版印刷株式会社 表示装置及び表示装置基板
CN109545814B (zh) * 2017-09-21 2021-04-23 群创光电股份有限公司 显示装置
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
CN107871752B (zh) * 2017-10-17 2019-11-15 深圳市华星光电技术有限公司 微型led显示面板及微型led显示器
KR102411775B1 (ko) 2017-11-10 2022-06-23 주식회사 루멘스 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
CN108258006B (zh) * 2017-12-21 2021-04-06 厦门市三安光电科技有限公司 微发光元件
TWI693642B (zh) * 2017-12-22 2020-05-11 美商雷森公司 用於控制具有將由設置在半導體上的結構所吸收的預定波長之輻射量的方法
CN111602026B (zh) 2018-01-16 2022-09-02 太平洋灯光全息图公司 使用电磁场计算的三维显示方法
US11404400B2 (en) 2018-01-24 2022-08-02 Apple Inc. Micro LED based display panel
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
EP3776762B1 (en) * 2018-03-26 2024-09-04 Lawrence Livermore National Security, LLC Engineered current-density profile diode laser
US10627673B2 (en) 2018-04-06 2020-04-21 Glo Ab Light emitting diode array containing a multilayer bus electrode and method of making the same
CN108923261B (zh) * 2018-10-24 2019-01-29 常州纵慧芯光半导体科技有限公司 垂直腔面发射激光器的像素结构及其制作方法
CN110544734B (zh) * 2018-05-29 2020-12-11 山东浪潮华光光电子股份有限公司 一种提高led管芯亮度的无损裂片方法
JP6985983B2 (ja) * 2018-05-31 2021-12-22 株式会社ジャパンディスプレイ 表示装置
US12046471B1 (en) 2018-06-06 2024-07-23 United States Of America As Represented By The Secretary Of The Air Force Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN110546751A (zh) * 2018-06-11 2019-12-06 厦门三安光电有限公司 发光组件
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP7132040B2 (ja) * 2018-08-30 2022-09-06 芝浦メカトロニクス株式会社 素子実装装置及び素子実装基板の製造方法
KR102613051B1 (ko) 2018-09-05 2023-12-12 삼성전자주식회사 고해상도 디스플레이 장치
CN112740359B (zh) * 2018-10-02 2022-07-12 株式会社菲尔尼克斯 半导体元件的制造方法及半导体基板
KR102601950B1 (ko) 2018-11-16 2023-11-14 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
CN109285856B (zh) * 2018-11-22 2020-07-03 京东方科技集团股份有限公司 Led发光基板及其制作方法、显示装置
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
TWI724378B (zh) * 2019-02-27 2021-04-11 錼創顯示科技股份有限公司 微型發光二極體載板
WO2020191593A1 (zh) * 2019-03-25 2020-10-01 厦门市三安光电科技有限公司 微发光组件、微发光二极管及微发光二极管转印方法
US11677042B2 (en) 2019-03-29 2023-06-13 Meta Platforms Technologies, Llc Regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes
JP2022530448A (ja) * 2019-04-23 2022-06-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Ｌｅｄモジュール、ｌｅｄディスプレイモジュール、および当該モジュールを製造する方法
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
US11404601B2 (en) * 2019-09-19 2022-08-02 Apple Inc. Conductive micro LED architecture for on-wafer testing
KR20190126261A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US11424289B2 (en) 2019-11-14 2022-08-23 Meta Platforms Technologies, Llc In situ selective etching and selective regrowth of epitaxial layer for surface recombination velocity reduction in light emitting diodes
KR20200026777A (ko) * 2019-11-29 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021146596A1 (en) 2020-01-16 2021-07-22 Matthew Hartensveld Capacitive control of electrostatic field effect optoelectronic device
KR102359042B1 (ko) * 2020-05-25 2022-02-04 국민대학교산학협력단 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
US11362237B2 (en) 2020-06-02 2022-06-14 Facebook Technologies, Llc High-efficiency red micro-LED with localized current aperture
JP6886213B1 (ja) 2020-06-20 2021-06-16 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
CN116157929A (zh) * 2020-07-16 2023-05-23 原子能与替代能源委员会 制造led的方法和由所述方法制造的led
KR20220028944A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법
KR20220032917A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 마이크로 발광 소자 및 이를 포함한 디스플레이 장치
JP6803595B1 (ja) 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
US11360429B2 (en) 2020-09-17 2022-06-14 Pacific Light & Hologram, Inc. Reconstructing objects with display zero order light suppression
EP3971981A1 (en) * 2020-09-22 2022-03-23 Samsung Electronics Co., Ltd. Light-emitting diode display device and manufacturing method thereof
KR20220040101A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 마이크로 led 및 이를 구비한 디스플레이 모듈
KR20230070473A (ko) * 2020-10-22 2023-05-23 엘지전자 주식회사 반도체 발광 소자 및 이를 포함하는 디스플레이 장치
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件
KR20220059847A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법, 및 나노 막대 발광 소자를 포함하는 디스플레이 장치
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板
CN113299228B (zh) * 2021-04-12 2022-10-04 福州大学 基于GaN的多功能集成半导体显示器件及制备方法
DE112022003396T5 (de) * 2021-07-02 2024-04-18 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
KR102559529B1 (ko) * 2021-09-10 2023-07-25 하나옵트로닉스 주식회사 레이저 리프트 오프가 가능한 vcsel, 그 제조방법 및 vcsel 어레이
WO2023152023A1 (en) * 2022-02-10 2023-08-17 Ams-Osram International Gmbh Optoelectronic semiconductor device and manufacturing method
JP7444309B2 (ja) * 2022-04-26 2024-03-06 大日本印刷株式会社 自発光型表示体
US11900842B1 (en) 2023-05-12 2024-02-13 Pacific Light & Hologram, Inc. Irregular devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416226A1 (en) * 1989-09-08 1991-03-13 Hewlett-Packard Company Double heterostructure step recovery diode
US20030052326A1 (en) * 2001-09-17 2003-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP2006196589A (ja) * 2005-01-12 2006-07-27 Sharp Corp 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子
US20080283852A1 (en) * 2007-05-15 2008-11-20 Yukihiro Tsuji Light-emitting device and a method for producing the same
US20100240162A1 (en) * 2006-12-07 2010-09-23 Electronics And Telecommunications Research Institute Manufacturing method of light emitting diode including current spreading layer
CN102106006A (zh) * 2008-06-02 2011-06-22 高丽大学校 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
CN102479896A (zh) * 2010-11-26 2012-05-30 大连美明外延片科技有限公司 一种发光二极管芯片

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717743A (en) 1970-12-07 1973-02-20 Argus Eng Co Method and apparatus for heat-bonding in a local area using combined heating techniques
US3935986A (en) 1975-03-03 1976-02-03 Texas Instruments Incorporated Solid state bonding process employing the isothermal solidification of a liquid interface
US5131582A (en) 1989-06-30 1992-07-21 Trustees Of Boston University Adhesive metallic alloys and methods of their use
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
EP0503729A3 (en) 1991-03-15 1992-12-02 N.V. Philips' Gloeilampenfabrieken Optoelectronic semiconductor device and method of manufacturing such a device
US5156998A (en) 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
JPH0760675A (ja) 1993-08-27 1995-03-07 Tokin Corp 静電吸着ハンド
US5435857A (en) 1994-01-06 1995-07-25 Qualitek International, Inc. Soldering composition
US5592358A (en) 1994-07-18 1997-01-07 Applied Materials, Inc. Electrostatic chuck for magnetic flux processing
JP3271475B2 (ja) 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
JP3553147B2 (ja) 1994-09-05 2004-08-11 三菱電機株式会社 半導体層の製造方法
TW311927B (zh) 1995-07-11 1997-08-01 Minnesota Mining & Mfg
JP3132353B2 (ja) 1995-08-24 2001-02-05 松下電器産業株式会社 チップの搭載装置および搭載方法
KR100186752B1 (ko) 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5888847A (en) 1995-12-08 1999-03-30 Lsi Logic Corporation Technique for mounting a semiconductor die
US5858099A (en) 1996-04-09 1999-01-12 Sarnoff Corporation Electrostatic chucks and a particle deposition apparatus therefor
JP3349396B2 (ja) 1997-06-25 2002-11-25 シャープ株式会社 半導体発光素子
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
KR100278137B1 (ko) 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US5903428A (en) 1997-09-25 1999-05-11 Applied Materials, Inc. Hybrid Johnsen-Rahbek electrostatic chuck having highly resistive mesas separating the chuck from a wafer supported thereupon and method of fabricating same
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6080650A (en) 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
US6081414A (en) 1998-05-01 2000-06-27 Applied Materials, Inc. Apparatus for improved biasing and retaining of a workpiece in a workpiece processing system
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
WO2000054342A1 (en) 1999-03-10 2000-09-14 Nova Crystals, Inc. HIGH BRIGHTNESS NITRIDE-BASED LEDs
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4489904B2 (ja) 2000-04-14 2010-06-23 株式会社アルバック 真空処理装置及び基板保持方法
US6558109B2 (en) 2000-05-26 2003-05-06 Automation Technology, Inc. Method and apparatus for separating wafers
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
JP4467720B2 (ja) 2000-06-15 2010-05-26 株式会社アルバック 基板搬送装置
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
DE10051159C2 (de) 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
JP2002134822A (ja) 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP4780828B2 (ja) 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
JP2002164695A (ja) 2000-11-29 2002-06-07 Mitsubishi Paper Mills Ltd 電子材料搬送用静電吸着板
WO2002074686A2 (en) 2000-12-05 2002-09-26 Analog Devices, Inc. A method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP4514321B2 (ja) 2000-12-08 2010-07-28 パナソニック株式会社 部品実装装置
JP2002240943A (ja) 2001-02-13 2002-08-28 Ricoh Co Ltd 静電搬送装置、現像装置、画像形成装置及び分級装置
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
JP3747807B2 (ja) 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
JP3786907B2 (ja) * 2001-09-17 2006-06-21 松下電器産業株式会社 半導体発光素子及びその製造方法
US6891202B2 (en) 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
AU2002359779A1 (en) 2001-12-21 2003-07-30 Regents Of The University Of California, The Office Of Technology Transfer Implantation for current confinement in nitride-based vertical optoelectronics
JP3989254B2 (ja) 2002-01-25 2007-10-10 日本碍子株式会社 異種材料接合体及びその製造方法
US6793829B2 (en) 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US7033842B2 (en) 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
TWI249148B (en) 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
JP4147073B2 (ja) 2002-09-02 2008-09-10 シャープ株式会社 発光ダイオードの製造方法
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US7180099B2 (en) 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
AU2003284410A1 (en) 2002-11-19 2004-06-15 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US6878959B2 (en) * 2002-11-22 2005-04-12 Agilent Technologies, Inc. Group III-V semiconductor devices including semiconductor materials made by spatially-selective intermixing of atoms on the group V sublattice
JP4766831B2 (ja) 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US6786390B2 (en) 2003-02-04 2004-09-07 United Epitaxy Company Ltd. LED stack manufacturing method and its structure thereof
JP2007251220A (ja) 2003-02-07 2007-09-27 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP4564234B2 (ja) 2003-02-17 2010-10-20 株式会社東芝 半導体発光素子
JP4334892B2 (ja) 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
KR100593886B1 (ko) * 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
AU2003257713A1 (en) 2003-08-08 2005-02-25 Vichel Inc. Nitride micro light emitting diode with high brightness and method of manufacturing the same
JP2005142463A (ja) 2003-11-10 2005-06-02 Sony Corp 半導体発光素子およびその製造方法
AU2005232074A1 (en) 2004-03-29 2005-10-20 LumaChip, Inc. Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US7407081B2 (en) 2004-03-31 2008-08-05 Applied Materials, Inc. Methods and apparatus for transferring conductive pieces during semiconductor device fabrication
US7462861B2 (en) 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
CN102097458B (zh) 2004-06-04 2013-10-30 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
KR100630698B1 (ko) 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
JP4481894B2 (ja) * 2004-09-10 2010-06-16 株式会社東芝 半導体発光装置及びその製造方法
US7187078B2 (en) 2004-09-13 2007-03-06 Taiwan Semiconductor Manufacturing Co. Ltd. Bump structure
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US7195944B2 (en) 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
KR100707955B1 (ko) 2005-02-07 2007-04-16 (주) 비앤피 사이언스 발광 다이오드 및 이의 제조 방법
DE102005009060A1 (de) 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Modul mit strahlungsemittierenden Halbleiterkörpern
US7205652B2 (en) 2005-03-23 2007-04-17 Delphi Technologies, Inc Electronic assembly including multiple substrates
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US7498240B2 (en) 2005-08-31 2009-03-03 Micron Technology, Inc. Microfeature workpieces, carriers, and associated methods
KR20070042214A (ko) 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
US7737451B2 (en) 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
JP5307975B2 (ja) 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
JP2008053685A (ja) 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP4535053B2 (ja) 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP4980709B2 (ja) 2006-12-25 2012-07-18 ローム株式会社 半導体装置
EP2104954B1 (en) 2007-01-17 2022-03-16 The Board of Trustees of the University of Illinois Optical systems fabricated by printing-based assembly
JP2008177430A (ja) 2007-01-19 2008-07-31 Sony Corp 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法
TW200834962A (en) 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
JP2008200821A (ja) 2007-02-21 2008-09-04 Denso Corp ハニカム体成形用金型の製造方法
FR2913145B1 (fr) 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
JP4341693B2 (ja) 2007-05-16 2009-10-07 ウシオ電機株式会社 Ｌｅｄ素子およびその製造方法
TWI430937B (zh) 2007-05-20 2014-03-21 Zamtec Ltd 自托持基板移除微機電系統（ｍｅｍｓ）之方法
US8030757B2 (en) 2007-06-29 2011-10-04 Intel Corporation Forming a semiconductor package including a thermal interface material
WO2009004980A1 (ja) 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
JP2009071172A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子及びその製造方法、並びに、下地層の形成方法
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
CN105140134A (zh) 2007-09-28 2015-12-09 泰塞拉公司 利用成对凸柱进行倒装芯片互连
KR101475520B1 (ko) 2008-01-14 2014-12-23 삼성전자주식회사 잉크젯 프린트용 양자점 잉크 조성물 및 그를 이용한전자소자
WO2009117848A1 (en) 2008-03-26 2009-10-01 Lattice Power (Jiangxi) Corporation Method for fabricating robust light-emitting diodes
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
CN101603636B (zh) 2008-06-10 2012-05-23 展晶科技(深圳)有限公司 光源装置
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
US7999454B2 (en) 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
JPWO2010021267A1 (ja) 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
JP5522045B2 (ja) 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
US8435816B2 (en) 2008-08-22 2013-05-07 Lattice Power (Jiangxi) Corporation Method for fabricating InGaAlN light emitting device on a combined substrate
JP2010056458A (ja) 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法
TWI467691B (zh) 2008-10-15 2015-01-01 Creative Tech Corp Electrostatic chuck and its manufacturing method
US7854365B2 (en) 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
US8062916B2 (en) * 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
WO2010059781A1 (en) 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
JP5359734B2 (ja) 2008-11-20 2013-12-04 豊田合成株式会社 発光装置及びその製造方法
US7953134B2 (en) 2008-12-31 2011-05-31 Epistar Corporation Semiconductor light-emitting device
JP2010161212A (ja) 2009-01-08 2010-07-22 Hitachi Cable Ltd 半導体発光素子用ウェハの製造方法
KR101809472B1 (ko) 2009-01-14 2018-01-18 삼성전자주식회사 광추출 효율이 향상된 발광 장치
KR101001454B1 (ko) 2009-01-23 2010-12-14 삼성모바일디스플레이주식회사 정전척 및 이를 구비한 유기전계발광 소자의 제조장치
JP2010186829A (ja) 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
JP2010199204A (ja) 2009-02-24 2010-09-09 Sony Corp 発光装置およびその製造方法
JP5146356B2 (ja) 2009-02-24 2013-02-20 豊田合成株式会社 発光装置及びその製造方法
JP5470601B2 (ja) 2009-03-02 2014-04-16 新光電気工業株式会社 静電チャック
US9047818B1 (en) * 2009-03-23 2015-06-02 Iii-N Technology, Inc. CMOS IC for micro-emitter based microdisplay
WO2010111601A2 (en) 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
CN102007611B (zh) * 2009-04-02 2013-01-02 松下电器产业株式会社 氮化物系半导体元件及其制造方法
US8232566B2 (en) 2009-05-04 2012-07-31 Lg Innotek Co., Ltd. Light emitting device, package, and system
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US7989266B2 (en) 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
US8173456B2 (en) 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
KR100973928B1 (ko) 2009-12-10 2010-08-03 (주)옵토니카 Ｌｅｄ 다이본딩 방법
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
TWI467798B (zh) 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
JP4996706B2 (ja) 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
JP5356292B2 (ja) 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
WO2011123285A1 (en) 2010-03-29 2011-10-06 Semprius, Inc. Selective transfer of active components
KR101028277B1 (ko) 2010-05-25 2011-04-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
CN101872824A (zh) 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
DE102010026518A1 (de) 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
JP5700504B2 (ja) 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
US8563334B2 (en) 2010-09-14 2013-10-22 Tsmc Solid State Lighting Ltd. Method to remove sapphire substrate
JP5740901B2 (ja) * 2010-10-15 2015-07-01 ソニー株式会社 発光装置および表示装置
JP5740939B2 (ja) 2010-11-29 2015-07-01 住友電気工業株式会社 半導体装置の製造方法
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
GB201112376D0 (en) 2011-07-19 2011-08-31 Rolls Royce Plc Boding of metal components
JP5881992B2 (ja) 2011-08-09 2016-03-09 太陽誘電株式会社 積層インダクタ及びその製造方法
JP6035736B2 (ja) 2011-10-26 2016-11-30 ソニー株式会社 発光素子およびその製造方法、並びに発光装置
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
JP5961377B2 (ja) 2011-12-21 2016-08-02 スタンレー電気株式会社 半導体発光素子
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416226A1 (en) * 1989-09-08 1991-03-13 Hewlett-Packard Company Double heterostructure step recovery diode
US20030052326A1 (en) * 2001-09-17 2003-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP2006196589A (ja) * 2005-01-12 2006-07-27 Sharp Corp 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子
US20100240162A1 (en) * 2006-12-07 2010-09-23 Electronics And Telecommunications Research Institute Manufacturing method of light emitting diode including current spreading layer
US20080283852A1 (en) * 2007-05-15 2008-11-20 Yukihiro Tsuji Light-emitting device and a method for producing the same
CN102106006A (zh) * 2008-06-02 2011-06-22 高丽大学校 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
CN102479896A (zh) * 2010-11-26 2012-05-30 大连美明外延片科技有限公司 一种发光二极管芯片

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183154A (zh) * 2017-11-28 2018-06-19 华灿光电（浙江）有限公司 垂直结构的发光二极管芯片、发光二极管面板及制作方法
CN109524518A (zh) * 2018-11-21 2019-03-26 扬州乾照光电有限公司 一种红光led外延结构及制作方法
CN109753185A (zh) * 2019-01-11 2019-05-14 广东省半导体产业技术研究院 一种触摸显示装置的制造方法及触摸显示装置
CN109753185B (zh) * 2019-01-11 2021-10-19 广东省半导体产业技术研究院 一种触摸显示装置的制造方法及触摸显示装置
CN110197814A (zh) * 2019-05-28 2019-09-03 青岛海信电器股份有限公司 一种Micro LED显示面板及其制备方法、显示装置
CN110444648A (zh) * 2019-07-29 2019-11-12 南京中电熊猫平板显示科技有限公司 微型发光二极管阵列显示背板及其制造方法和修复方法
CN111987198A (zh) * 2020-08-31 2020-11-24 西安电子科技大学 基于Fe掺杂的GaN基横向结构发光二极管及制作方法

Also Published As

Publication number Publication date
KR20160083035A (ko) 2016-07-11
TW201705521A (zh) 2017-02-01
TWI560904B (en) 2016-12-01
CN105814698B (zh) 2019-07-05
US20220013688A1 (en) 2022-01-13
US20160336484A1 (en) 2016-11-17
EP3087617A1 (en) 2016-11-02
TWI617049B (zh) 2018-03-01
US11978825B2 (en) 2024-05-07
AU2014370328A1 (en) 2016-04-07
AU2014370328B2 (en) 2017-04-13
KR101811160B1 (ko) 2017-12-20
JP2017500757A (ja) 2017-01-05
US11101405B2 (en) 2021-08-24
JP6186516B2 (ja) 2017-08-23
AU2017204170A1 (en) 2017-07-13
TW201530808A (zh) 2015-08-01
US10593832B2 (en) 2020-03-17
US20150187991A1 (en) 2015-07-02
US20200251614A1 (en) 2020-08-06
WO2015099944A1 (en) 2015-07-02
EP3087617B1 (en) 2024-04-10
AU2017204170B2 (en) 2019-05-23
US9450147B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
US11978825B2 (en) LED with internally confined current injection area
US9484492B2 (en) LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) LED structures for reduced non-radiative sidewall recombination
US9768345B2 (en) LED with current injection confinement trench
US9583466B2 (en) Etch removal of current distribution layer for LED current confinement
US20190326330A1 (en) Micro led display substrate, method for manufacturing the same, and display device
CN109155345B (zh) 用于减少的非辐射侧壁复合的led结构
TWI804685B (zh) 於圖案化模板及基板上之微米級發光二極體顯示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160809

Address after: American California

Applicant after: Apple Computer, Inc.

Address before: American California

Applicant before: Lux dimension scientific & technical corporation

GR01 Patent grant
GR01 Patent grant