JP2006196589A - 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 - Google Patents

Abstract

【課題】 導電型がＰ型の半導体層のキャリアの電気的活性化率を高くできる半導体層の製造方法を提供する。
【解決手段】 この半導体層の製造方法では、ＭＢＥ法によるＰ型ＧａＡｓキャップ層９の成長は、Ｇａセルと、Ａｓセル、およびドーパントである例えばＢｅセルのシャッターを開け、それぞれの分子線を基板上に照射し、例えば、５００℃でＰ型ＧａＡｓキャップ層９をエピタキシャル成長する。この後、Ｇａセルと、Ｂｅセルのシャッターを閉じて、Ａｓの分子線のみを照射しながら、図１に示すように積層した半導体層を降温し、水素パッシベーションの影響がない温度範囲(一例として、４５０℃を超える温度)で、Ａｓのシャッターも閉じて、Ａｓの分子線を停止した。
【選択図】 図１

Description

この発明は、半導体層の製造方法、およびその製造方法で作製された半導体層を有する半導体素子、半導体ダイオード素子、半導体レーザ素子に関する。特に、上記製造方法で製造され、Ｐ型の導電型を有する不純物の電気的活性化率を向上した半導体層を有する信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子に関する。

従来、ＡｌＧａＩｎＰ系、ＧａＡｌＡｓ系、およびＡｌＧａＩｎＮ系半導体材料を用いた発光素子、例えば、半導体レーザ素子は、光ディスク・オーディオ/ビデオディスク用光源としてより高密度な記録が可能となり、発光素子として用いられている。

最近は、高出力動作での高信頼性が求められており、このような特性を実現するための製造方法が、多く提案されている。その１つに、特許文献１(特開平８−７８７８８号公報)に記載のものがある。

この従来例(特許文献１)では、ＭＯＣＶＤ(有機金属気相成長)法を用いたものが記述されており、図１４に示すＡｌＧａＩｎＰ系半導体レーザの断面を参照しながら説明する。

まず、ＭＯＣＶＤ法を用いて、第１の成長工程で、Ｎ型ＧａＡｓ基板１０１上に、順に、Ｎ型ＧａＡｓバッファ層１０３、Ｎ型ＡｌＧａＩｎＰクラッド層１０４、ＡｌＧａＩｎＰ活性層１０５、第１のＰ型ＡｌＧａＩｎＰクラッド層１０６ａ、Ｐ型ＧａＩｎＰエッチストップ層１０７、第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂ、Ｐ型ＧａＡｓキャップ層１０８を成長させる。

ここで、第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂ上へのＰ型ＧａＡｓキャップ層１０８の成長工程において、Ｐ型ＧａＡｓキャップ層１０８を成長させた後の降温時に、水素パッシベーションの影響のない温度以上でＡｓＨ_３ガスの供給をカットすることによって、第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂ中の不純物が、水素パッシベーションの影響を受けることの防止を図っている。

これについて、この従来例では、ＡｓＨ_３ガスの分解によって水素ラジカルが気相中に生成し、第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂ中の不純物を不活性化するから、ＡｓＨ_３ガスをカットすることによって、水素ラジカルの発生を抑制でき、第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂに含まれるキャリアの電気的活性化率を向上することができる、と記述されている。

ところが、上記従来例のようにＭＯＣＶＤ法を用いる方法では、Ｐ型ＧａＡｓキャップ層１０８の成長中にＡｓＨ_３ガスを大量に使用するので、成長終了と同時にＡｓＨ_３ガスの供給を停止しても、成長中に流したＡｓＨ_３ガスの分解によって水素ラジカルが気相中に生成する。

この水素ラジカルは、第１のＰ型ＡｌＧａＩｎＰクラッド層１０６ａや第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂ中の不純物を不活性化するという問題が発生する。このため、上記従来例での方法は、従来のＭＯＣＶＤ法に対しては効果があるものの、高温でアニールするなどの対策が必要であった。

したがって、この従来例の製造方法によって成長した半導体層を有する半導体レーザでは、第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂ中のキャリア濃度を高くできない。このため、ＡｌＧａＩｎＰ活性層１０５と第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂとの間の障壁が低くなり、ＡｌＧａＩｎＰ活性層１０５から第２のＰ型ＡｌＧａＩｎＰクラッド層１０６ｂへ電子がオーバーフローするので、高温での動作電流が増加して、信頼性が低下するなどレーザ特性の低下を招いていた。
特開平８−７８７８８号公報

そこで、この発明の課題は、導電型がＰ型の半導体層のキャリアの電気的活性化率を高くできる半導体層の製造方法、および、この製造方法で作製された半導体層を有する信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子を提供することにある。

上記課題を解決するため、この発明の半導体層の製造方法は、導電型がＰ型の半導体層を含む基板を、上記導電型がＰ型の半導体層の水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、上記基板へのＡｓ分子線の供給を開始し、上記基板上にＡｓを含む半導体層を結晶成長させることを特徴としている。

この発明によれば、上記基板を水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、上記基板への上記Ａｓ分子線の供給を開始するから、上記Ｐ型の半導体層の水素パッシベーションの発生を未然に防止できる。したがって、上記Ｐ型の導電型を有する半導体層のキャリアの電気的活性化率を向上することができ、信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子を作製することが可能になる。

また、一実施形態の半導体層の製造方法は、上記基板への上記Ａｓを含む半導体層の結晶成長を開始する時に、上記基板への上記Ａｓ分子線の供給を開始する。

この実施形態の半導体層の製造方法によれば、上記Ａｓを含む半導体層を結晶成長させる時に上記基板にＡｓ分子線を供給することで、上記Ｐ型の導電型を有する半導体層のキャリアの電気的活性化率を、さらに向上させることができる。

また、一実施形態の半導体層の製造方法は、導電型がＰ型の半導体層を含む基板上にＡｓ分子線を供給し、Ａｓを含む半導体層を結晶成長させた後に、上記基板の温度を降温させる時に、上記基板の温度が、上記導電型がＰ型の半導体層の水素パッシベーションが発生する温度範囲よりも高い温度であるうちに、上記基板へのＡｓ分子線の供給を停止する。

この実施形態の半導体層の製造方法によれば、上記基板の温度が、水素パッシベーションが発生する温度範囲よりも高い温度であるうちに、上記基板へのＡｓ分子線の供給を停止するので、水素パッシベーションの発生を未然に防止して、上記Ｐ型の導電型を有する半導体層のキャリアの電気的活性化率を向上させることができる。

また、一実施形態の半導体層の製造方法は、上記Ａｓを含む半導体層の結晶成長を終了した時に、上記Ａｓ分子線の供給を停止する。

この実施形態の半導体層の製造方法では、上記Ａｓを含む半導体層の結晶成長を終了した時に、上記Ａｓ分子線の供給を停止することで、上記Ｐ型の導電型を有する半導体層のキャリアの電気的活性化率をさらに向上させることができる。

また、一実施形態の半導体層の製造方法は、上記導電型がＰ型の半導体層は、Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｐ(０≦ｘ≦１、０≦ｙ≦１)、Ａｌ_ＸＧａ_１−ＸＡｓ(０≦ｘ≦１)、あるいは(Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ})_ＺＮ_１−Ｚ(０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１)であることを特徴としている。

この実施形態によれば、Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｐ(０≦ｘ≦１、０≦ｙ≦１)、Ａｌ_ＸＧａ_１−ＸＡｓ(０≦ｘ≦１)、あるいは(Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ})_ＺＮ_１−Ｚ(０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１)である導電型がＰ型の半導体層のキャリアの電気的活性化率を向上させることができる。

また、一実施形態の半導体層の製造方法は、上記導電型がＰ型の半導体層のＰ型不純物は、Ｂｅ(ベリリウム)、Ｚｎ(亜鉛)、Ｍｇ(マグネシウム)、Ｃａ(カルシウム)、Ｃｄ(カドミウム)または、Ｃ(カーボン)であることを特徴としている。

この実施形態によれば、上記導電型がＰ型の半導体層のＰ型不純物を、Ｂｅ(ベリリウム)、Ｚｎ(亜鉛)、Ｍｇ(マグネシウム)、Ｃａ(カルシウム)、Ｃｄ(カドミウム)または、Ｃ(カーボン)とすることで、上記導電型がＰ型の半導体層のキャリアの電気的活性化率を向上させることができる。

また、一実施形態の半導体層の製造方法では、上記Ａｓを含む半導体層は、少なくともＡｌ_ＸＧａ_１−ＸＡｓ(０≦ｘ≦１)を含む。

この実施形態の製造方法によれば、上記Ａｓを含む半導体層は、少なくともＡｌ_ＸＧａ_１−ＸＡｓ(０≦ｘ≦１)を含むことにより、上記導電型がＰ型の半導体層のキャリアの電気的活性化率を向上することができる。

また、一実施形態の半導体素子は、上記半導体層の製造方法で作製された半導体層を有する。

この実施形態の半導体素子によれば、上記半導体層の製造方法で作製された半導体層を有することにより、Ｐ型半導体層の電気的活性化率が向上し、特性が改善する。

また、一実施形態の発光ダイオード素子は、上記半導体層の製造方法で作製された半導体層を有する。

この実施形態の発光ダイオード素子によれば、Ｐ型クラッド層の電気的活性化率が向上し、高温における活性層からＰ型クラッド層への電子のオーバーフローが低減するので、高温での動作電流が減少し、信頼性が改善する。

また、一実施形態の半導体レーザ素子は、上記半導体層の製造方法で作製された半導体層を有する。

この実施形態の半導体レーザ素子によれば、Ｐ型クラッド層の電気的活性化率を向上でき、高温における活性層からＰ型クラッド層への電子のオーバーフローが低減するので、高温での動作電流が減少し、信頼性が改善する。

この発明の半導体層の製造方法によれば、基板を水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、基板へのＡｓ分子線の供給を開始するから、Ｐ型の半導体層の水素パッシベーションの発生を未然に防止できる。したがって、Ｐ型の導電型を有する半導体層のキャリアの電気的活性化率を向上させることができ、信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子を作製することが可能になる。

以下、この発明を図示の実施の形態により詳細に説明する。

(第１の実施の形態)
図１〜図３を参照して、この発明の半導体層の製造方法の第１実施形態を説明する。図１〜図３は、この発明の第１実施形態としてのＡｌＧａＩｎＰ系半導体レーザ素子の製造方法を順に示す断面図である。

まず、図１に示すように、ＭＢＥ(分子線エピタキシ)法にて、Ｎ型ＧａＡｓ基板１上に、順に、Ｎ型ＧａＡｓバッファ層２、Ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ活性層４、Ｐ型ＡｌＧａＩｎＰ第１クラッド層５、ＧａＩｎＰエッチストップ層６、Ｐ型ＡｌＧａＩｎＰ第２クラッド層７、Ｐ型ＧａＩｎＰ中間層８、Ｐ型ＧａＡｓキャップ層９を成長する。

上記ＭＢＥ法によるＰ型ＧａＡｓキャップ層９の成長は、Ｇａセルと、Ａｓセル、およびドーパントである例えばＢｅ(ベリリウム)セルのシャッターを開け、それぞれの分子線を基板上に照射し、例えば、５００℃でＰ型ＧａＡｓキャップ層９をエピタキシャル成長する。

この後、この実施形態では、Ｇａセルと、Ｂｅセルのシャッターを閉じて、Ａｓの分子線のみを照射しながら、図１に示すように積層した半導体層を降温し、水素パッシベーションの影響がない温度範囲で、Ａｓのシャッターも閉じて、Ａｓの分子線を停止した。上記水素パッシベーションの影響がない上記半導体層の温度範囲とは、一例として、４５０℃を超え、７００℃以下の温度である。

すなわち、本発明者らは、Ａｓの分子線によって、水素原子あるいは水素分子から水素ラジカルを生成する温度範囲を後述する実験により確認し、水素パッシベーションの影響がない温度範囲で、Ａｓのシャッターも閉じて、Ａｓの分子線を停止した。これにより、水素ラジカルによるＰ型ＡｌＧａＩｎＰクラッド層５および７への水素パッシベーションが発生せず、キャリアの電気的活性化率を向上させることができた。

これに対し、比較例の製造方法では、Ｇａセルと、Ｂｅセルのシャッターを閉じて、Ａｓの分子線のみを照射しながら上記半導体層を降温し、３００℃前後でＡｓセルのシャッター閉じてＡｓの分子線の照射を停止した。この比較例では、Ａｓの分子線がＭＢＥ装置内の水素原子あるいは水素分子から水素ラジカルを生成し、Ｐ型ＡｌＧａＩｎＰ第１クラッド層５およびＰ型ＡｌＧａＩｎＰ第２クラッド層７を水素パッシベーションするので、Ｐ型ドープの電気的活性化率が低減することを発明者らは確認した。

ここで、図４を参照して、上記実験の結果を説明する。図４は、図５に示す半導体積層構造をＭＢＥ法にて成長した後、上記半導体層の降温中に、Ａｓの分子線の照射を停止した温度と、ホール(Ｈａｌｌ)測定の結果により得られたＰ型ＡｌＧａＩｎＰクラッド層のキャリア濃度との関係を示す。図５に示す構造は、ＧａＡｓ基板１上に、順次積層されたＧａＡｓバッファ層２、Ｐ型ＡｌＧａＩｎＰクラッド層３、およびＰ型ＧａＡｓキャップ層９で構成される。

図４に示す実験結果から分かるように、ＭＢＥ(分子線エピタキシ)法において、Ａｓ分子線の照射を停止する温度が４５０℃以下では、Ｐ型ＡｌＧａＩｎＰクラッド層３のキャリア濃度の低下が見られた。つまり、Ａｓ分子線の照射を停止する温度が４５０℃以下ではＡｓ分子線照射により水素が水素ラジカルを生成し、Ｐ型ＡｌＧａＩｎＰクラッド層３に水素パッシベーションを起こさせることが判明した。

したがって、この実施形態では、上記半導体層の降温中に、４５０℃よりも高い温度であるうちに、Ａｓセルのシャッター閉じてＡｓの分子線の照射を停止した。これにより、水素ラジカルの発生が大幅に抑制され、Ｐ型ＡｌＧａＩｎＰクラッド層５,７のキャリアの電気的活性化率が向上した。

この実施形態では、Ｐ型ＧａＡｓキャップ層９を、一例として、５００℃〜７００℃で成長したが、この場合、上記半導体層の降温中に、４５０℃よりも高い温度でＡｓの分子線を停止することが望ましい。

この実施形態では、図１に示すように各半導体層をＮ型ＧａＡｓ基板１上に積層した後、図２に示すように、Ｐ型ＧａＡｓキャップ層９、Ｐ型ＧａＩｎＰ中間層８およびＰ型ＡｌＧａＩｎＰ第２クラッド層７をＧａＩｎＰエッチストップ層６までをエッチングしてリッジ形状にする。

次に、図３に示すように、リッジ側面に誘電体膜３０を形成し、Ｎ型電極２０、Ｐ型電極２１を形成する。

この実施形態では、Ｐ型ＡｌＧａＩｎＰ第１クラッド層５のＰ型ドーパントの電気的活性化率を向上でき、キャリア濃度を高くできるので、ＧａＩｎＰ活性層４とＰ型ＡｌＧａＩｎＰ第１クラッド層５との間の障壁を高くできる。このため、ＧａＩｎＰ活性層４からＰ型ＡｌＧａＩｎＰ第１クラッド層５への電子のオーバーフローを低減できる。よって、従来例に見られるような高温での動作電流の増加を無くして、高温での動作電流を低減でき、信頼性が高いＡｌＧａＩｎＰ系半導体レーザ素子を製造できた。

この実施形態の製造方法では、導電型がＰ型の半導体層をＡｌＧａＩｎＰ層５および７としたが、ＡｌＧａＡｓ層や、ＡｌＧａＩｎＮ層としてもよい。この場合でも、上述と同様に、Ｐ型ドーパントの電気的活性化率を向上できる効果があることを確認できた。また、上記実施形態では、Ａｓを含む半導体層をＧａＡｓ層９としたが、ＡｌＧａＡｓ層やＩｎＧａＡｓ層としても、上述と同様の効果を確認できた。

また、この実施形態では、導電型がＰ型半導体層の不純物をＢｅとしたが、Ｚｎ(亜鉛)、Ｍｇ(マグネシウム)、Ｃａ(カルシウム)、Ｃｄ(カドミウム)または、Ｃ(カーボン)としてもよい。この場合にも、上述と同様に、Ｐ型ドーパントの電気的活性化率を向上できる効果があることを確認できた。

また、この実施形態では、この発明の半導体層の製造方法を半導体レーザ素子に適用したが、電子デバイスとして半導体素子でも同様の効果が得られることから、他の半導体素子に適用することが可能である。

(第２の実施の形態)
次に、図６〜図８を参照して、この発明の半導体層の製造方法の第２実施形態を説明する。図６〜図８は、この発明の第２実施形態としてのＡｌＧａＩｎＰ系半導体レーザ素子の製造方法を順に示す断面図である。なお、この第２実施形態では、前述の第１実施形態と同じ部分には同一の符号を付している。

まず、第１回目の成長工程として、図６に示すように、ＭＢＥ(分子線エピタキシ)法にて、Ｎ型ＧａＡｓ基板１上に、順に、Ｎ型ＧａＡｓバッファ層２、Ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ活性層４、Ｐ型ＡｌＧａＩｎＰ第１クラッド層５、ＧａＩｎＰエッチストップ層６、Ｐ型ＡｌＧａＩｎＰ第２クラッド層７、Ｐ型ＧａＩｎＰ中間層８、Ｐ型ＧａＡｓキャップ層９を成長する。

上記ＭＢＥ法によるＰ型ＧａＡｓキャップ層９の成長は、前述の第１実施形態と同様の方法によるエピタキシャル成長とした。これにより、前述の第１実施形態と同様に、水素ラジカルによるＰ型ＡｌＧａＩｎＰクラッド層５、７への水素パッシベーションが発生せず、キャリアの電気的活性化率を向上することができる。

次に、図７に示すように、Ｐ型ＧａＡｓキャップ層９、Ｐ型ＧａＩｎＰ中間層８およびＰ型ＡｌＧａＩｎＰ第２クラッド層７をＧａＩｎＰエッチストップ層６までエッチングしてリッジ形状にする。

次に、第２回目の成長工程として、図８に示すように、ＭＢＥ法にて、Ｎ型ＧａＡｓ電流ブロック層１０を成長し、リッジ７０上の電流ブロック層１０をエッチングした後、第３回目の成長工程として、ＭＢＥ法にてＰ型ＧａＡｓコンタクト層１１を成長する。

この第２実施形態では、上記第２回目の成長工程と第３回目の成長工程は、ＧａＡｓ系のＭＢＥ法の成長のため、第１回目の成長工程でのＰ型ＧａＡｓキャップ層９成長時の水素パッシベーションと同じ問題が発生する。

また、この第２実施形態では、第１回目の成長工程と第２回目の成長工程との間、および第２回目の成長工程と第３回目の成長工程との間にエッチング工程が設けられている。したがって、これら第２回目と第３回目のＧａＡｓ系ＭＢＥ成長では、積層した半導体層からなる基板は、第１実施形態と異なり、常温からＭＢＥ成長炉に導入され、昇温した後、ＧａＡｓ層(Ｎ型ＧａＡｓ電流ブロック層１０、Ｐ型ＧａＡｓコンタクト層１１)のＭＢＥ成長が開始される。

このため、この第２実施形態では、第１実施形態と同様に、積層された基板の降温中にＡｓの分子線を停止するだけでなく、次に説明するように、半導体層からなる基板の昇温中にもＡｓの分子線を停止することがキャリア濃度の高いＰ型ＡｌＧａＩｎＰクラッド層５、７を作製する上で有効であることが判明した。

ここで、図１０に、上記Ｐ型ＡｌＧａＩｎＰクラッド層３を含む基板の温度と、ホール(Ｈａｌｌ)測定の結果により得られたＰ型ＡｌＧａＩｎＰクラッド層３のキャリア濃度との関係を示す。上記基板の温度は、前述の図５に示す半導体積層構造の形成において、Ｐ型ＧａＡｓキャップ層９をＭＢＥ法にて成長する前に、Ａｓ分子線の照射を停止した後、基板を昇温させている期間において、再びＡｓ分子線を照射し始めたときの温度である。

図１０に示す結果から分かるように、ＭＢＥ法において、Ａｓ分子線の照射開始時の上記基板の温度が４５０℃を下回ると、Ａｓ分子線照射により水素が水素ラジカルを生成し、Ｐ型ＡｌＧａＩｎＰクラッド層３に水素パッシベーションを起こさせることが判明した。

したがって、この第２実施形態では、上記基板を昇温させている期間において、上記基板の温度が４５０℃未満ではＡｓセルのシャッターを閉じており、上記基板の温度が４５０℃に達すると、Ａｓセルのシャッター開けてＡｓの分子線の照射を開始する。これにより、水素ラジカルの発生を大幅に抑制でき、Ｐ型ＡｌＧａＩｎＰクラッド層３のキャリアの電気的活性化率を向上できる。

この第２実施形態では、例えば、Ｐ型ＧａＡｓキャップ層９を５００℃〜７００℃で成長したが、この場合、上記基板の温度が４５０℃以上でＡｓの分子線照射を開始することが望ましい。

この第２実施形態の製造方法で作製したＡｌＧａＩｎＰ系半導体レーザ素子は、第１実施形態で作製した半導体レーザ素子と同様に、従来例に比べて、高温での動作電流が低減し、高出力でかつ高い信頼性が得られた。

なお、この第２実施形態では、３回のＭＢＥ成長工程で半導体レーザ素子を作製したが、図９に示すような上記３回のＭＢＥ成長工程のうちの２回のＭＢＥ成長工程で作製した半導体レーザ素子の場合でも、この第２実施形態と同様の効果があった。この半導体レーザ素子の構造は、図９に示すように、Ｎ型ＧａＡｓ基板１、Ｎ型ＧａＡｓバッファ層２、Ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ活性層４、Ｐ型ＡｌＧａＩｎＰ第１クラッド層５、ＧａＩｎＰエッチストップ層６、Ｐ型ＡｌＧａＩｎＰ第２クラッド層７、Ｐ型ＧａＩｎＰ中間層８、Ｐ型ＧａＡｓキャップ層９、Ｎ型ＧａＡｓ電流ブロック層１０、Ｎ型電極２０、Ｐ型電極２１を備えた構造である。

(第３の実施の形態)
次に、図１１〜図１３を参照して、この発明の第３実施形態の半導体層の製造方法を説明する。図１１〜図１３は、上記第３実施形態としてのＡｌＧａＩｎＰ系発光ダイオード素子の製造方法を順に示す断面図である。なお、この第３実施形態では、前述の第１実施形態と同じ部分には同一の符号を付している。

まず、図１１に示すように、第１回目の成長工程として、ＭＢＥ法にて、Ｎ型ＧａＡｓ基板１上に、Ｎ型ＧａＡｓバッファ層２、Ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ活性層４、Ｐ型ＡｌＧａＩｎＰクラッド層５、ＧａＩｎＰエッチストップ層６、Ｎ型ＧａＰ電流ブロック層１０を順次成長する。

次に、図１２に示すように、Ｎ型ＧａＰ電流ブロック層１０をエッチングする。

次に、図１３に示すように、第２回目の成長工程として、ＭＢＥ法にてＰ型ＧａＰ窓層１１、Ｐ型ＧａＡｓキャップ層９を成長し、Ｐ型ＧａＡｓキャップ層９をエッチングした後、Ｎ型電極２０、Ｐ型電極２１を設ける。

この第３実施形態では、第２回目の成長工程において、ＧａＡｓ系のＭＢＥ法にてＰ型ＧａＡｓキャップ層９を成長する際には、上記第１実施形態と同様の方法でエピタキシャル成長する。これにより、上述の第１実施形態と同様に、水素ラジカルによるＰ型ＡｌＧａＩｎＰクラッド層５やＰ型ＧａＰ窓層１１への水素パッシベーションが発生せず、キャリアの電気的活性化率を向上することができる。

この第３実施形態の製造方法で作製したＡｌＧａＩｎＰ系発光ダイオード素子によれば、上述の第１実施形態と同様に、従来例に比べて、高温での動作電流が低減し、高輝度でかつ高い信頼性が得られた。

この発明の半導体層の製造方法の第１実施形態としてのＡｌＧａＩｎＰ系半導体レーザ素子の製造方法を説明する１番目の断面図である。 上記第１実施形態の製造方法を順に説明する２番目の断面図である。 上記第１実施形態の製造方法を順に説明する３番目の断面図である。 半導体層の降温中にＡｓ分子線の照射を停止した温度とＨａｌｌ測定の結果により得られたＰ型ＡｌＧａＩｎＰクラッド層のキャリア濃度との関係を示す特性図である。 図４の特性図を求めるのに用いた半導体積層構造を示す図である。 この発明の半導体層の製造方法の第２実施形態としてのＡｌＧａＩｎＰ系半導体レーザ素子の製造方法を説明する１番目の断面図である。 上記第２実施形態の製造方法を説明する２番目の断面図である。 上記第２実施形態の製造方法を説明する３番目の断面図である。 上記第２実施形態の変形例で作製した半導体レーザ素子を示す断面図である。 半導体層の昇温中にＡｓ分子線の照射を開始した温度とＨａｌｌ測定の結果により得られたＰ型ＡｌＧａＩｎＰクラッド層のキャリア濃度との関係を示す特性図である。 この発明の第３実施形態の半導体層の製造方法としてのＡｌＧａＩｎＰ系発光ダイオード素子の製造方法を説明する１番目の断面図である。 上記第３実施形態の製造方法を説明する２番目の断面図である。 上記第３実施形態の製造方法を説明する３番目の断面図である。 従来例の半導体発光素子の断面図である。

符号の説明

１ Ｎ型ＧａＡｓ基板
２ Ｎ型ＧａＡｓバッファ層、
３ Ｎ型ＡｌＧａＩｎＰクラッド層、
４ ＧａＩｎＰ活性層、
５ Ｐ型ＡｌＧａＩｎＰ第１クラッド層、
６ ＧａＩｎＰエッチストップ層、
７ Ｐ型ＡｌＧａＩｎＰ第２クラッド層、
８ Ｐ型ＧａＩｎＰ中間層、
９ Ｐ型ＧａＡｓキャップ層、
１０ Ｎ型ＧａＡｓ電流ブロック層、
１１ Ｐ型ＧａＡｓコンタクト層
２０ Ｎ型電極、
２１ Ｐ型電極、
３０ 誘電体膜
７０ リッジ

Claims (10)

1. 導電型がＰ型の半導体層を含む基板を、上記導電型がＰ型の半導体層の水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、上記基板へのＡｓ分子線の供給を開始し、上記基板上にＡｓを含む半導体層を結晶成長させることを特徴とする半導体層の製造方法。
2. 請求項１に記載の半導体層の製造方法において、
   上記Ａｓを含む半導体層の結晶成長を開始する時に、上記基板への上記Ａｓ分子線の供給を開始することを特徴とする半導体層の製造方法。
3. 導電型がＰ型の半導体層を含む基板上にＡｓ分子線を供給し、Ａｓを含む半導体層を結晶成長させた後に、上記基板の温度を降温させる時に、上記基板の温度が、上記導電型がＰ型の半導体層の水素パッシベーションが発生する温度範囲よりも高い温度であるうちに、上記基板へのＡｓ分子線の供給を停止することを特徴とする半導体層の製造方法。
4. 請求項３に記載の半導体層の製造方法において、
   上記Ａｓを含む半導体層の結晶成長を終了した時に、上記Ａｓ分子線の供給を停止することを特徴とする半導体層の製造方法。
5. 請求項１乃至４のいずれか１つに記載の半導体層の製造方法において、
   上記導電型がＰ型の半導体層は、Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｐ(０≦ｘ≦１、０≦ｙ≦１)、Ａｌ_ＸＧａ_１−ＸＡｓ(０≦ｘ≦１)、あるいは(Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ})_ＺＮ_１−Ｚ(０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１)であることを特徴とする半導体層の製造方法。
6. 請求項１乃至５のいずれか１つに記載の半導体層の製造方法において、
   上記導電型がＰ型の半導体層が有するＰ型不純物は、Ｂｅ(ベリリウム)、Ｚｎ(亜鉛)、Ｍｇ(マグネシウム)、Ｃａ(カルシウム)、Ｃｄ(カドミウム)または、Ｃ(カーボン)であることを特徴とする半導体層の製造方法。
7. 請求項１乃至６のいずれか１つに記載の半導体層の製造方法において、
   上記Ａｓを含む半導体層は、少なくともＡｌ_ＸＧａ_１−ＸＡｓ(０≦ｘ≦１)を含むことを特徴とする半導体層の製造方法。
8. 請求項１乃至７のいずれか１つに記載の半導体層の製造方法で作製された半導体層を有することを特徴とする半導体素子。
9. 請求項１乃至７のいずれか１つに記載の半導体層の製造方法で作製された半導体層を有することを特徴とする発光ダイオード素子。
10. 請求項１乃至７のいずれか１つに記載の半導体層の製造方法で作製された半導体層を有することを特徴とする半導体レーザ素子。
    

Images