JP2006253220A - 発光素子用エピタキシャルウェハ - Google Patents

Abstract

【課題】 ダミー成長を実施することなくメモリー効果を低減することができ、その結果としてデバイス特性を向上させることのできる発光素子用化合物半導体結晶の構造を提供することにある。
【解決手段】 加熱した基板上にIII族およびＶ族原料ガス、ドーピング原料及びキャリアガスを供給し、基板上に化合物半導体結晶を気相成長することにより、ｎ型基板１上に少なくともｎ型クラッド層３、活性層４、ｐ型クラッド層５及びＺｎをドープしたｐ型キャップ層６を順次積層した半導体発光素子用化合物半導体結晶において、上記ｐ型キャップ層６の上にさらに化合物半導体結晶から成るＺｎメモリー効果低減層を少なくとも１層積層した構造とする。
【選択図】 図１

Description

本発明は、発光素子（半導体レーザダイオード、発光ダイオード）用の化合物半導体結晶、特にｐ型キャップ層のｐ型不純物としてＺｎ（亜鉛）を用いた発光素子用のエピタキシャルウェハに関するものである。

ＡｌＧａＩｎＰ系の化合物半導体結晶を用いた半導体レーザダイオード（ＬＤ）は、デジタルバーサタイルディスク（ＤＶＤ）やコンパクトディスク（ＣＤ）などの光ディスクシステムにおいて、読み取り用光源や書き込み用光源として広く用いられている。また発光ダイオード（ＬＥＤ）はディスプレイ、リモコン、センサー、車載用ランプ等、様々な用途に用いられている。

化合物半導体結晶を成長する方法の一つに有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ、以下ＭＯＶＰＥ法という）がある。ＭＯＶＰＥ法は、III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして成長炉内に導入し、成長炉内で加熱された基板付近で原料が熱分解され、基板上に化合物半導体結晶がエピタキシャル成長する。

ＭＯＶＰＥ法によって基板上に化合物半導体結晶をエピタキシャル成長させた従来のＬＤ用エピタキシャルウェハの構造例を図３に示す。このＬＤ用エピタキシャルウェハは、ｎ型導電性基板上に、順次、バッファ層、ｎ型クラッド層、活性層、ｐ型クラッド層、高濃度ｐ型キャップ層を積層した構成である。

ここでｐ型キャップ層は通常ＧａＡｓやＧａＰ層で構成され、ｐ型ドーパントとして亜鉛（Ｚｎ）が用いられ且つ高濃度にドーピングされる。その理由として、最表面のキャップ層はコンタクト層として機能させるには、５×１０¹⁸ｃｍ^-3程度の高キャリア濃度として良好な電気的接触を得る必要があり、この高濃度ドープにはＺｎが適しているためである。

しかし、このＺｎは成長終了後にも成長炉内に残留する傾向がある。最上層のｐ型化のため成長完了直前でＺｎを使用した場合、炉内に残留したまま次の成長を実施することになる。すると次に成長したエピタキシャルウェハに不必要なＺｎが取り込まれてしまう。これをメモリー効果と呼ぶ。

そこで、従来、メモリー効果を低減する為、成長完了直前にＺｎを使用した成長（例えば１回目のウェハの成長）の後、メモリー効果を及ぼしたくない成長（例えば２回目のウェハの成長）の前に、残留したＺｎを取り込む為のエピタキシャル成長を挟むことを行っている。これをダミー成長と呼ぶ。

なお、ｐ型ドーパントではないが、ｎ型ドーパントについてメモリー効果の影響を排除する技術としては、例えばＨＥＭＴの製造方法に関して特開２００４−６３７０９号公報（特許文献１）に開示されたものがある。この特許文献１は、ｎ型の１×１０¹⁸ｃｍ^-3以上の高キャリア濃度を得るべくｎ型ドーパントとしてＳｅを用いた場合、メモリー効果により、成長層表面のＳｅ濃度が非常に高くなり、キャリアプロファイルを変えてしまうことに鑑み、多層構造の最表面部に所定の厚さ以上の犠牲層を成長し、デバイス作成プロセス工程に入る前に、上記最表面部の犠牲層をエッチング除去するものである。
特開２００４−６３７０９号公報

しかしながら、特許文献１はＨＥＭＴの製造における問題点であるｎ型ドーパントのメモリー効果の影響を排除しようとする技術に関するものである。特許文献１には、ＬＤなどの光デバイスにおいて最上層であるキャップ層をｐ型に高濃度にドーピングする場合の問題点、すなわちｐ型ドーパントのメモリー効果の影響については示唆するところがない。

光デバイスのさらなる高性能化と特性の安定化の為には、高純度な結晶が求められている。光デバイス用のエピタキシャルウェハは、最上層がｐ型にドーピングされたＧａＡｓ、ＧａＰ層となっている。このときｐ型ドーパントとしてＺｎを用いることが多い。このＺｎには成長終了後にも成長炉内に残留する傾向がある。特に最上層は成長完了直前でＺｎを使用するため、炉内に残留したまま次の成長を実施することになる。するとメモリー効果により、次に成長したエピタキシャルウェハに不必要なＺｎが取り込まれてしまう。光デバイス用のエピタキシャルウェハでは最上層のｐ型キャリア濃度が非常に高いため、Ｚｎを多く使用しなければならず、それだけメモリー効果も強い。

メモリー効果は、次成長のエピタキシャルウェハの成長において、エピタキシャル層と基板の界面から、バッファ層、ｎ型クラッド層にまで及んでしまう。これらへのＺｎの取り込みはキャリア濃度の不安定、さらには不必要なｐ型層の発生などを引き起こす。結果的にはデバイス特性が悪化し、不安定になる。特に信頼性の低下に繋がる恐れがある。

メモリー効果を低減する為、従来では、成長完了直前にＺｎを使用した成長の後、メモリー効果を及ぼしたくない成長の前に、残留したＺｎを取り込む為のエピタキシャル成長（ダミー成長）を挟む。ダミー成長を実施する手順は次の通りである。（１）エピタキシャルウェハの取り出し、（２）ダミー成長用の基板セット、（３）炉内圧力の調整（減圧）、（４）炉内昇温、（５）ダミー成長の実施、（６）炉内降温、（７）炉内常圧復帰、（８）ダミー成長用基板の取り出し。この様に、ダミー成長を実施するのは、言うまでもなく一回の成長を実施することになり、非常に手間が掛かる。

そこで、本発明の目的は、上記課題を解決し、ダミー成長を実施することなくメモリー効果を低減することができ、その結果としてデバイス特性を向上させることのできる発光素子用化合物半導体結晶の構造を提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る発光素子用エピタキシャルウェハは、加熱した基板上にIII族およびＶ族原料ガス、ドーピング原料及びキャリアガスを供給し、基板上に化合物半導体結晶を気相成長することにより、ｎ型基板上に少なくともｎ型クラッド層、活性層、ｐ型クラッド層及びＺｎをドープしたｐ型キャップ層を順次積層した半導体発光素子用化合物半導体結晶において、上記ｐ型キャップ層の上にさらに化合物半導体結晶から成るＺｎメモリー効果低減層を少なくとも１層積層したことを特徴とする。

この特徴によれば、ｐ型キャップ層の成長に際し、ｐ型ドーパントとして用いられたＺｎが成長炉内に残留したとしても、続いてＺｎメモリー効果低減層がエピタキシャル成長されるため、このエピタキシャル層にＺｎが取り込まれる。よって、次の半導体発光素子用化合物半導体結晶のエピタキシャル成長に際し、これに与えるＺｎの影響つまりＺｎメモリー効果をなくすことができる。

上記したＺｎメモリー効果低減層は、これを成長した発光素子用化合物半導体結晶を光デバイスを作成する工程に廻した後、最初の工程においてエッチングにより除去する必要があるが、成長炉内に残留するＺｎが減少し、次成長のＺｎメモリー効果を低減することができることから、これを上回る利点がある。すなわち、従来のダミー成長を実施することなく、連続して光デバイス用エピタキシャルウェハの成長を行うことができるので、ダミー成長を実施する手間、ダミー成長用の基板原料を節約することができる。

請求項２の発明は、請求項１記載の発光素子用エピタキシャルウェハにおいて、上記Ｚｎメモリー効果低減層がｎ型またはアンドープの化合物半導体結晶から成ることを特徴とする。

Ｚｎメモリー効果低減層がＺｎを取り込むという作用効果を得るためには、このＺｎメモリー効果低減層がｐ型であっては意味が無い。このｐ型ドーパントがＺｎ（ＤＥＺ、ＤＭＺ）又はＭｇ（Ｃｐ₂Ｍｇ）である場合、このＺｎ又はＭｇがまた次成長に影響を及ぼすというメモリー効果を起こすからである。従って、Ｚｎメモリー効果低減層が有効に機能するためには、Ｚｎメモリー効果低減層がｎ型またはアンドープの化合物半導体結晶から成ることが必要である。ｎ型とアンドープの形態を比較した場合、手数がかからないという面でアンドープの形態の方が優れている。ｎ型とする場合にはＳｉドープとするのが良い。

請求項３の発明は、請求項１又は２記載の発光素子用エピタキシャルウェハにおいて、上記Ｚｎメモリー効果低減層の厚さが５ｎｍ以上であることを特徴とする。

Ｚｎメモリー効果低減層がＺｎを取り込むという作用効果は、Ｚｎメモリー効果低減層が厚ければ厚いほど大きくなり、次成長へのメモリー効果を低減できる。具体的には、この請求項２のように、Ｚｎメモリー効果低減層の厚さを５ｎｍ以上とすることで、顕著なメモリー効果低減効果を得ることができる。

請求項４の発明は、請求項１〜３のいずれかに記載の発光素子用エピタキシャルウェハにおいて、上記Ｚｎメモリー効果低減層が、ｐ型キャップ層まで選択エッチングが可能な化合物半導体結晶から成ることを特徴とする。

この特徴によれば、Ｚｎメモリー効果低減層が選択エッチングが可能であることから、後にこのＺｎメモリー効果低減層を除去することが容易となる。

請求項５の発明は、請求項４記載の発光素子用エピタキシャルウェハにおいて、上記ｐ型キャップ層がＧａＡｓ層から成り、この上に積層したＺｎメモリー効果低減層がＧａＩｎＰ層又はＡｌＧａＩｎＰ層から成ることを特徴とする。

この特徴によれば、ＧａＩｎＰや又はＡｌＧａＩｎＰは、塩酸系のエッチング液を用いてｐ型キャップ層まで選択エッチングすることが可能であり、またＧａＡｓと格子整合することから、ＧａＡｓ層から成るｐ型キャップ層に対し、ＧａＩｎＰ層やＡｌＧａＩｎＰ層はＺｎメモリー効果低減層として非常に有効に機能する。

＜発明の要点＞
本発明の要点は、光デバイス用エピタキシャルウェハの如き発光素子用化合物半導体結晶のｐ型キャップ層の上に、さらに少なくとも１層のエピタキシャル層をＺｎメモリー効果低減層として成長したことにある。

本発明では、ｐ型キャップ層で使用したＺｎを、そのすぐ上に成長するＺｎメモリー効果低減層に取り込んでしまう。これにより、成長炉内に残留するＺｎが減少し、ダミー成長を実施することなく、連続して光デバイス用のエピタキシャルウェハを成長することができる。よって、本発明によれば、ダミー成長を実施する手間、ダミー成長用の基板を節約することができる。

本発明によれば、ｐ型キャップ層で使用したＺｎを、そのすぐ上に形成したＺｎメモリー効果低減層に取り込んでしまうので、従来の様にダミー成長を間に挟むことなく、連続して光デバイス用エピタキシャルウェハを成長してもメモリー効果を抑えることができる。この結果として光デバイスの特性を安定させ、信頼性を向上させることができる。

以下、本発明を図示の実施の形態に基づいて説明する。

図１に示す発光素子用化合物半導体結晶としてのＬＤ用エピタキシャルウェハは、ｎ型導電性ＧａＡｓ基板１上に、順次、ｎ型ＧａＡｓバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層３、多重量子井戸活性層４、ｐ型ＡｌＧａＩｎＰクラッド層５、およびＺｎを高濃度にドープしたｐ型ＧａＡｓキャップ層６を有する。ここまでの構造は従来の図３と同じである。

しかし図１のＬＤ用エピタキシャルウェハの場合、Ｚｎを高濃度にドープしたｐ型ＧａＡｓキャップ層６の上に、つまり最上層として、さらにｎ型またはアンドープの化合物半導体結晶から成るＺｎメモリー効果低減層７を少なくとも１層積層した構造を有する。この実施形態では、Ｚｎメモリー効果低減層７としてアンドープＧａＩｎＰ層を厚さが５ｎｍ以上に積層している。

従って、ｐ型ＧａＡｓキャップ層６の成長に際し、ｐ型ドーパントとして用いられたＺｎが成長炉内に残留したとしても、続いてＺｎメモリー効果低減層７のＧａＩｎＰ層がエピタキシャル成長されるため、このＧａＩｎＰ層にＺｎが取り込まれる。よって、次の半導体発光素子用化合物半導体結晶のエピタキシャル成長に際し、これに与えるＺｎの影響つまりＺｎメモリー効果をなくすことができる。

最上層のＺｎメモリー効果低減層７の厚さは、厚ければ厚いほど次成長へのメモリー効果を低減できると考えられる。５ｎｍ未満ではそのメモリー効果低減効果があまり現れないので、ここではＺｎメモリー効果低減層のＧａＩｎＰ層の厚さを５ｎｍ以上と厚くしている。

以下に本発明による実施例を図１により説明する。

上記のＬＤ用エピタキシャルウェハの製造例として、III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして成長炉内に導入し、成長炉内で加熱された基板付近で原料が熱分解され、基板上にエピタキシャル成長する有機金属気相成長法（ＭＯＶＰＥ法）を用い、表１に示すＬＤ構造（本実施例の構造Ａ）を成長した。

すなわち、ＭＯＶＰＥ法により、Ｓｅドープｎ型導電性ＧａＡｓ基板１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ３５０μｍ）上に、Ｓｅドープｎ型ＧａＡｓバッファ層２（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）、Ｓｅドープｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層３（キャリア濃度６．５×１０¹⁷ｃｍ^-3、厚さ１．２μｍ）を順次成長した。その上に、アンドープＧａＩｎＰウエル層及びアンドープ（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐバリア層を例えば３周期設けて成るアンドープ多重量子井戸（ＭＱＷ）活性層４を成長した。続いてＺｎドープｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層５（キャリア濃度８×１０¹⁷ｃｍ^-3、厚さ１．２μｍ）、Ｚｎドープｐ⁺型ＧａＡｓキャップ層６（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）を順次積層した。そして、このＺｎドープｐ⁺型ＧａＡｓキャップ層６の上に、本発明のＺｎメモリー効果低減層７としてアンドープＧａ_0.51Ｉｎ_0.49Ｐ層（厚さ０．３μｍ）を積層した。

実施例の成長では、Ｇａ原料としてＴＭＧ（トリメチルガリウム）、Ａｌ原料としてＴＭＡ（トリメチルアルミニウム）、Ｉｎの原料としてＴＭＩ（トリメチルインジウム）、Ａｓ原料としてＡｓＨ₃（アルシン）、Ｐの原料としてＰＨ₃（ホスフィン）、ｎ型のドーパントであるＳｅの原料としてＨ₂Ｓｅ（セレン化水素）、ｐ型のドーパントであるＺｎの原料としてＤＥＺ（ジエチルジンク）を用いた。

次に、本実施例のＬＤ用エピタキシャルウェハ（本実施例の構造Ａ）の効果を確認するため、比較例として表２の構造のＬＤ用エピタキシャルウェハ（比較例の構造Ｂ）を試作し、連続的にＬＤ用エピタキシャルウェハを成長した際におけるメモリー効果の違いを調べた。なお、表１に示す本実施例の構造Ａと比較例の構造Ｂが相違している点は、本実施例の構造ＡではＺｎメモリー効果低減層７が追加的に増えている点だけであり、他は本実施例の構造Ａも比較例の構造Ｂも同じ構造である。

この試作例では、上記構造Ａ（本実施例）と構造Ｂ（比較例）のＬＤ用エピタキシャルウェハを、次の通りの順で連続的に成長した。

構造Ｂ（１回目）→構造Ｂ（２回目）→構造Ａ（１回目）→構造Ｂ（３回目）。

ここで、本実施例の構造ＡのＬＤ用エピタキシャルウェハを成長する前と成長した後について、つまり構造Ｂの２回目と構造Ｂの３回目の成長で得られたＬＤ用エピタキシャルウェハについて、ＳＩＭＳ分析（二次イオン質量分析）にかけてＺｎ濃度を比べてみた。このＳＩＭＳ分析結果を図２に示す。図２のグラフから、構造Ｂの２回目よりも構造Ｂの３回目の成長で得られたウェハ方が明らかにＺｎ濃度が低いことがわかる。よって、本実施例の構造Ａが、メモリー効果低減に効果があることを示している。

なおＳＩＭＳ分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）は、二次イオン質量分析Ｏ₂ ⁺やＣｓ⁺³のようなイオンを資料表面に照射し、スパッタされた原子の中でイオン化された二次イオンを質量分析することにより、物質の成分、不純物の分析を行う方法であり、イオンによって資料表面がスパッタされるので、資料の表面からの深さの方向の元素分布も得られる。図２のＳＩＭＳ分析において、深さ方向は若干の誤差が発生する。

次に、本実施例の構造ＡのＬＤ用エピタキシャルウェハをＬＤにしたとき、特性に問題がないか調べた。この目的のため、本実施例の構造Ａ（１回目）のＬＤ用エピタキシャルウェハについては、Ｚｎメモリー効果低減層７としてのアンドープＧａ_0.51Ｉｎ_0.49Ｐ層（厚さ０．３μｍ）を、塩酸系のエッチング液を用いてキャップ層６の表面まで選択エッチングにより除去した。そして、本実施例の構造Ａ（１回目）のＬＤ用エピタキシャルウェハからＬＤを作製すると共に、比較例の構造Ｂ（１回目）の成長で得られたＬＤ用エピタキシャルウェハからもＬＤを作製し、そのＬＤ特性を比較した。この結果、本実施例の構造Ａ（１回目）のＬＤ用エピタキシャルウェハから作製したＬＤは、比較例の構造Ｂ（１回目）のＬＤ用エピタキシャルウェハから作製したＬＤと較べた場合、そのＬＤ特性が同じであり、Ｚｎメモリー効果低減層７を追加したことによる問題は存在しないことが確認できた。

このように本実施例のＬＤ用エピタキシャルウェハは、次のウェハの成長に際してＺｎメモリー効果を低減する効果を発揮すると共に、そのＬＤ用エピタキシャルウェハ自身についても、通常のＺｎメモリー効果低減層７のないＬＤ用エピタキシャルウェハがメモリー効果のない環境で成長されたものと同一のＬＤ特性を得ることができる。また本実施例のＬＤ用エピタキシャルウェハは、これをＬＤにする場合、最初にアンドープＧａ_0.51Ｉｎ_0.49Ｐ層をエッチング除去する必要があるが、アンドープＧａ_0.51Ｉｎ_0.49Ｐ層はＧａＡｓキャップ層表面まで容易に選択エッチングが可能なため、そのエッチングによる除去も容易である。

＜他の実施例、変形例＞
上記実施例では、ＬＤ用エピタキシャルウェハの構造例について説明したが、本発明はこれに限定されるものではなく、ＭＯＶＰＥ法により製造する発光素子用化合物半導体結晶、たとえばＬＥＤや電子デバイス向けの化合物半導体エピタキシャルウェハにも適用することができる。

また上記実施例では、Ｚｎメモリー効果低減層としてアンドープＧａＩｎＰ層を用いたが、ＡｌＧａＩｎＰ層ならば塩酸で簡単に選択エッチングできるので、同様にＺｎメモリー効果低減層として用いることができる。また、もしＬＤがＡＩＧａＡｓ系でＰを使用しない構造の場合には、Ａｌ組成が高いＡＩＧａＡｓをＺｎメモリー効果低減層として用いることができる。

本発明の発光素子用化合物半導体結晶であるＬＤ用エピタキシャルウェハの構造図である。 本発明の発光素子用化合物半導体結晶であるＬＤ用エピタキシャルウェハのＳＩＭＳ分析によるＺｎ濃度分布を示す図である。 従来のＬＤ用エピタキシャルウェハの構造図である。

符号の説明

１ ｎ型導電性ＧａＡｓ基板
２ ｎ型ＧａＡｓバッファ層
３ ｎ型ＡｌＧａＩｎＰクラッド層
４ 多重量子井戸活性層
５ ｐ型ＡｌＧａＩｎＰクラッド層
６ Ｚｎを高濃度にドープしたｐ型ＧａＡｓキャップ層
７ ｐ型ＧａＡｓコンタクト層

Claims (5)

1. 加熱した基板上にIII族およびＶ族原料ガス、ドーピング原料及びキャリアガスを供給し、基板上に化合物半導体結晶を気相成長することにより、ｎ型基板上に少なくともｎ型クラッド層、活性層、ｐ型クラッド層及びＺｎをドープしたｐ型キャップ層を順次積層した半導体発光素子用化合物半導体結晶において、
   上記ｐ型キャップ層の上にさらに化合物半導体結晶から成るＺｎメモリー効果低減層を少なくとも１層積層したことを特徴とする発光素子用エピタキシャルウェハ。
2. 請求項１記載の発光素子用エピタキシャルウェハにおいて、
   上記Ｚｎメモリー効果低減層がｎ型またはアンドープの化合物半導体結晶から成ることを特徴とする発光素子用エピタキシャルウェハ。
3. 請求項１又は２記載の発光素子用エピタキシャルウェハにおいて、
   上記Ｚｎメモリー効果低減層の厚さが５ｎｍ以上であることを特徴とする発光素子用エピタキシャルウェハ。
4. 請求項１〜３のいずれかに記載の発光素子用エピタキシャルウェハにおいて、
   上記Ｚｎメモリー効果低減層が、ｐ型キャップ層まで選択エッチングが可能な化合物半導体結晶から成ることを特徴とする発光素子用エピタキシャルウェハ。
5. 請求項４記載の発光素子用エピタキシャルウェハにおいて、
   上記ｐ型キャップ層がＧａＡｓ層から成り、この上に積層したＺｎメモリー効果低減層がＧａＩｎＰ層又はＡｌＧａＩｎＰ層から成ることを特徴とする発光素子用エピタキシャルウェハ。

Images