CN108183154A - 垂直结构的发光二极管芯片、发光二极管面板及制作方法 - Google Patents

垂直结构的发光二极管芯片、发光二极管面板及制作方法 Download PDF

Info

Publication number
CN108183154A
CN108183154A CN201711215180.5A CN201711215180A CN108183154A CN 108183154 A CN108183154 A CN 108183154A CN 201711215180 A CN201711215180 A CN 201711215180A CN 108183154 A CN108183154 A CN 108183154A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
layer
type
circle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711215180.5A
Other languages
English (en)
Inventor
叶青贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201711215180.5A priority Critical patent/CN108183154A/zh
Publication of CN108183154A publication Critical patent/CN108183154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

本发明公开了一种垂直结构的发光二极管芯片、发光二极管面板及制作方法，属于半导体技术领域。所述发光二极管芯片包括衬底以及依次层叠在衬底上的N型半导体层、有源层、P型半导体层和P型电极，所述P型电极的第一表面为圆形，所述第一表面与沿所述发光二极管芯片的层叠方向延伸的直线垂直，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上。本发明可满足垂直结构的LED芯片作为点光源的亮度要求。

Description

垂直结构的发光二极管芯片、发光二极管面板及制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种垂直结构的发光二极管芯片、发光二极管面板及制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。芯片是LED的重要组成部分，主要包括有源层、N型半导体层、P型半导体层、N型电极和P型电极。其中，P型电极设置在P型半导体层上，将P型半导体层接入电源正极；N型电极设置在N型半导体层上，将N型半导体层接入电源负极；N型半导体层和P型半导体层位于有源层的两侧，在电源的驱动下，N型半导体层提供的电子和P型半导体层提供的空穴注入有源层中进行复合发光。
芯片的结构主要包括正装结构、倒装结构和垂直结构。在垂直结构的LED芯片中，N型半导体层、有源层和P型半导体层依次层叠形成外延层，N型电极和P型电极直接设置在外延层的两侧。N型电极和P型电极接入电源之后，电流沿外延层的层叠方向流过外延层。
正装结构和倒装结构的LED芯片的制作方法都是先在衬底上生长外延材料形成外延层，再在外延层上间隔设置多个电极，最后在没有设置电极的区域沿外延层的层叠方向进行裂片，将设置有外延层的衬底分成多个部分，各个部分的外延层上都设有对应的电极，从而形成多个相互独立的芯片。由于目前是采用劈刀劈裂衬底实现裂片，劈裂时形成的裂缝是直线，因此形成的芯片中外延层的第一表面会呈由直线段组成的方形，第一表面与沿外延层的层叠方向延伸的直线垂直。
受到正装结构和倒装结构的LED芯片制作方法的影响，现有垂直结构的LED芯片形成时，会在外延层中刻蚀出纵横交错的条形凹槽，条形凹槽之间留下的外延层部分也呈方形。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
垂直结构的LED芯片中，电极会设置在外延层的第一表面的中心，并且电极的第一表面呈圆形。从电极注入的电流除了流向电极下方位于中心区域的外延层之外，还会向外延层的边缘区域扩散。扩散区域越大，电流密度越小，发光亮度越低。如果外延层的第一表面呈方形，那么方形的中心和边缘之间的距离是变化的，其中方形的中心和顶角的距离最长，方形的顶角区域的电流密度最低，发光亮度最低。
目前垂直结构的LED芯片大部分是纳米级尺寸的微型发光二极管(英文：MicroLED)芯片，以采用微小的电流提供亮度集中的点光源。将微小的电流注入垂直结构的LED芯片中，方形的顶角区域的发光亮度并不能达到所需的光源亮度，而且还因为分散了其它区域的电流密度，造成其它区域的发光亮度也没有达到所需的光源亮度，最终导致垂直结构的LED芯片无法满足作为点光源的亮度要求。
发明内容
为了解决现有技术无法满足点光源的亮度要求的问题，本发明实施例提供了一种垂直结构的发光二极管芯片、发光二极管面板及制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种垂直结构的发光二极管芯片，所述发光二极管芯片包括衬底以及依次层叠在衬底上的N型半导体层、有源层、P型半导体层和P型电极，所述P型电极的第一表面为圆形，所述第一表面与沿所述发光二极管芯片的层叠方向延伸的直线垂直，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上。
可选地，所述P型半导体层的第一表面的半径小于所述N型半导体层的第一表面的半径。
可选地，所述P型半导体层的第一表面的半径等于所述P型电极的第一表面的半径。
优选地，所述有源层的第一表面的半径等于所述P型半导体层的第一表面的半径。
具体地，所述N型半导体层的第一表面的半径大于所述P型电极的第一表面的半径。
可选地，所述发光二极管芯片还包括欧姆接触层，所述欧姆接触层设置在所述P型半导体层和所述P型电极之间。
另一方面，本发明实施例提供了一种发光二极管面板，所述发光二极管面板包括导电基板和至少两个半导体器件，所述至少两个半导体器件间隔分布在所述导电基板上，各个所述半导体器件包括依次层叠在所述导电基板上的P型电极、P型半导体层、有源层、N型半导体层和N型电极，所述P型电极的第一表面为圆形，所述第一表面与沿所述半导体器件的层叠方向延伸的直线垂直，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上。
又一方面，本发明实施例提供了一种发光二极管面板的制作方法，所述制作方法包括：
提供一衬底，所述衬底上依次层叠有N型半导体层、有源层、P型半导体层和至少两个P型电极，所述至少两个P型电极间隔分布在所述P型半导体层上，各个所述P型电极的第一表面为圆形，所述第一表面与沿层叠方向延伸的直线垂直；
采用光刻技术在所述P型半导体层上形成第一图形的光刻胶；
在所述第一图形的光刻胶的保护下，依次刻蚀所述P型半导体层、所述有源层和所述N型半导体层，形成至少两个半导体器件，所述至少两个半导体器件间隔分布在所述衬底上，各个所述半导体器件包括依次层叠在所述衬底上的N型半导体层、有源层、P型半导体层和P型电极；在各个所述半导体器件中，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上；
去除所述第一图形的光刻胶；
将各个所述半导体器件的P型电极固定在导电基板上；
去除所述衬底；
在各个所述半导体器件的N型半导体层上设置N型电极。
可选地，所述制作方法还包括：
在去除所述第一图形的光刻胶之后，采用光刻技术在各个所述半导体器件的P型半导体层上形成第二图形的光刻胶；
在所述第二图形的光刻胶的保护下，再次刻蚀各个所述半导体器件的P型半导体层和有源层，使各个所述半导体器件中，所述P型半导体层的第一表面的半径小于所述N型半导体层的第一表面的半径；
去除所述第二图形的光刻胶。
可选地，所述制作方法还包括：
再次刻蚀各个所述半导体器件的P型半导体层和有源层，使各个所述半导体器件的中，所述P型半导体层的第一表面的半径与所述P型电极的第一表面的半径相等。
本发明实施例提供的技术方案带来的有益效果是：
通过将P型半导体层的第一表面、有源层的第一表面和N型半导体层的第一表面设计成与P型电极的第一表面一样的圆形，并且圆心在同一直线上，第一表面与沿芯片层叠方向延伸的直线垂直，与现有的方形相比，去除了方形顶角区域的外延层，避免方形顶角区域分散了其它区域的电流密度，使注入外延层的电流比较集中，满足垂直结构的LED芯片作为点光源的亮度要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是本发明实施例一提供的一种垂直结构的发光二极管芯片的结构示意图；
图1b是本发明实施例一提供的图1a的A-A截面图；
图2a是本发明实施例一提供的另一种垂直结构的发光二极管芯片的结构示意图；
图2b是本发明实施例一提供的图2a的B-B截面图；
图3a是本发明实施例一提供的又一种垂直结构的发光二极管芯片的结构示意图；
图3b是本发明实施例一提供的图3a的C-C截面图；
图4a是本发明实施例二提供的一种发光二极管面板的结构示意图；
图4b是本发明实施例二提供的图4a的D-D截面图；
图5是本发明实施例三提供的一种发光二极管面板的制作方法的流程图；
图6a是本发明实施例三提供的制作方法中步骤301执行之后发光二极管面板的结构示意图；
图6b是本发明实施例三提供的制作方法中步骤301执行之后发光二极管面板的俯视图；
图7a是本发明实施例三提供的制作方法中步骤304执行之后发光二极管面板的结构示意图；
图7b是本发明实施例三提供的制作方法中步骤304执行之后发光二极管面板的俯视图；
图8a是本发明实施例三提供的制作方法中步骤307执行之后发光二极管面板的结构示意图；
图8b是本发明实施例三提供的制作方法中步骤307执行之后发光二极管面板的俯视图；
图9a是本发明实施例三提供的制作方法中步骤308执行之后发光二极管面板的结构示意图；
图9b是本发明实施例三提供的制作方法中步骤308执行之后发光二极管面板的俯视图；
图10a是本发明实施例三提供的制作方法中步骤311执行之后发光二极管面板的结构示意图；
图10b是本发明实施例三提供的制作方法中步骤311执行之后发光二极管面板的俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种垂直结构的发光二极管芯片，图1a为本实施例提供的一种发光二极管芯片的结构示意图，参见图1a，该发光二极管包括衬底10以及依次层叠在衬底10上的N型半导体层21、有源层22、P型半导体层23和P型电极30。
在本实施例中，N型电极可以去除衬底10之后设置在N型半导体层21上，也可以由导电的衬底10实现。图1b为图1a的A-A截面图，参见图1b，P型电极30的第一表面、N型半导体层21的第一表面、有源层22的第一表面和P型半导体层23的第一表面均为圆形，N型半导体层21的第一表面的圆心、有源层22的第一表面的圆心、P型半导体层23的第一表面的圆心、P型电极30的第一表面的圆心在同一直线上。其中，第一表面与沿发光二极管芯片的层叠方向延伸的直线垂直。
具体来说，N型半导体层21的第一表面包括N型半导体层21设置在衬底10上的表面和N型半导体层21设置有源层22的表面，有源层22的第一表面包括有源层22设置在N型半导体21上的表面和有源层22设置P型半导体层23的表面，P型半导体层23的第一表面包括P型半导体层23设置在有源层22上的表面和P型半导体层23设置P型电极30的表面。P型电极30的第一表面包括P型电极30设置在P型半导体层23上的表面和与P型电极30设置在P型半导体层23上的表面相反的表面。在实际应用中，N型半导体层21、有源层22、P型半导体层23和P型电极30都为圆柱体，第一表面为圆柱体的端面。
需要说明的是，垂直结构的发光二极管芯片通常应用在发光二极管面板上，发光二极管面板包括多个发光二极管芯片，多个发光二极管芯片除衬底10以外的部分以阵列形式设置在导电基板上，因此只需要刻蚀外延层(包括N型半导体层、多量子阱层和P型半导体层)形成纵横交错的凹槽，即可将各个发光二极管芯片分开，并不存在劈裂时形成的裂缝是直线而只能形成直线段组成的图形的问题。在具体实现时，通过光刻技术形成所需图形的光刻胶进行遮挡，即可刻蚀出想要的图形。
本发明实施例通过将P型半导体层的第一表面、有源层的第一表面和N型半导体层的第一表面设计成与P型电极的第一表面一样的圆形，并且圆心在同一直线上，第一表面与沿芯片层叠方向延伸的直线垂直，与现有的方形相比，去除了方形顶角区域的外延层，避免方形顶角区域分散了其它区域的电流密度，使注入外延层的电流比较集中，满足垂直结构的LED芯片作为点光源的亮度要求。
在本实施例的一种实现方式中，如图1a和图1b所示，P型半导体层23的第一表面的半径、有源层22的第一表面的半径、N型半导体层21的第一表面的半径相等，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径。
上述实现方式只需将外延层刻蚀成圆形即可，不需要增加额外的刻蚀步骤，工艺简单，实现成本低。
在本实施例的另一种实现方式中，图2a为本实施例提供的另一种发光二极管芯片的结构示意图，图2b为图2a的B-B截面图。参见图2a和图2b，P型半导体层23的第一表面的半径和有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径。
通过进一步减小P型半导体层23和有源层22的第一表面的面积，可以进一步避免电流被分散，使有源层发出的光线更为集中。同时保留N型半导体层的第一表面的半径大于P型电极的第一表面的半径，可以避免为了刻蚀N型半导体层而造成有源层被刻蚀的区域过多，导致有源层的第一表面的半径小于P型电极的第一表面的半径，发光区域过少，发光亮度降低。
具体地，P型半导体层23的第一表面的半径可以比P型电极30的第一表面的半径大2μm以上。
在实际应用中，也可以只减小P型半导体层23的第一表面的面积，也能达到进一步避免电流被分散的效果。具体地，N型半导体层21的第一表面的半径和有源层22的第一表面的半径相等，有源层22的第一表面的半径大于P型半导体层23的第一表面的面积，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径。
在本实施例的又一种实现方式中，图3a为本实施例提供的又一种发光二极管芯片的结构示意图，图3b为图3a的C-C截面图。参见图3a和图3b，P型电极30的第一表面的半径、P型半导体层23的第一表面的半径、有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径。
通过将有源层和P型半导体层的第一表面都设计成与P型电极的第一表面大小相同的圆形，P型电极注入P型半导体层的电流不会被分散，同时有源层的发光区域也与P型电极所在区域一致，从而将芯片的发光区域集中到最小，有效避免电流密度被分散，芯片注入微小的电流即可发出很大亮度的光线，充分满足作为点光源的亮度要求。另外，保留N型半导体层的第一表面的半径大于有源层22的第一表面的半径，可以避免为了刻蚀N型半导体层而造成有源层被刻蚀的区域过多，导致有源层的第一表面的半径小于P型电极的第一表面的半径，发光区域过少，发光亮度降低。
在实际应用中，也可以只将P型半导体层设置P型电极的第一表面设计成与P型电极设置在P型半导体层上的第一表面大小相同的圆形，这样P型电极注入P型半导体层的电流不会被分散，也可以使P型半导体层注入有源层的空穴更为集中，从而使有源层发出的光线更为集中。具体地，P型半导体层23的第一表面的半径、P型电极30的第一表面的半径相等，P型半导体层23的第一表面的半径小于有源层22的第一表面的半径，有源层22的第一表面的半径和N型半导体层21的第一表面的半径相等。
具体地，P型电极30的第一表面的半径可以为1.5μm～5μm，N型半导体层21的第一表面的半径可以为7μm～17.5μm。
例如，P型电极30的第一表面的半径为5μm，N型半导体层21的第一表面的半径为10μm。
如果采用上述第一种实现方式，即P型半导体层23的第一表面的半径、有源层22的第一表面的半径、N型半导体层21的第一表面的半径相等，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径，则P型半导体层23的第一表面的半径为10μm，有源层22的第一表面的半径为10μm。
如果采用上述第二种实现方式，即P型半导体层23的第一表面的半径和有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径，则P型半导体层23的第一表面的半径可以为8μm，有源层22的第一表面的半径可以为8μm。或者，P型半导体层23的第一表面的半径为7.5μm，有源层22的第一表面的半径为7.5μm。
如果采用上述第三种实现方式，即P型电极30的第一表面的半径、P型半导体层23的第一表面的半径、有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径，则有源层22的第一表面的半径为5μm，P型半导体层23的第一表面的半径可以为10μm。
可选地，如图1a-图1b、图2a-图2b、以及图3a-图3b所示，该发光二极管芯片还可以包括欧姆接触层40，欧姆接触层40设置在P型半导体层23和P型电极30之间，以使P型半导体和P型电极之间形成良好的欧姆接触，降低芯片电压。
优选地，欧姆接触层40的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)。采用制作芯片的常规材料，实现成本低。
具体地，欧姆接触层40的第一表面可以为与P型电极30的第一表面大小相同的圆形，以免分散电流。
可选地，如图1a-图1b、图2a-图2b、以及图3a-图3b所示，该发光二极管芯片还可以包括钝化层50，钝化层50设置在除P型电极30所在区域之外的其它区域上，以对芯片形成保护。
具体地，钝化层的材料可以采用二氧化硅、氮化硅或者氮氧化硅。实现成本低，保护效果好。
在具体实现时，衬底10可以为蓝宝石衬底。这样先采用不导电的衬底(即蓝宝石衬底)生长N型半导体层、有源层、P型半导体层，并设置P型电极，再通过金属键合层将P型电极固定在导电基板上，并从N型半导体上去除衬底，可以不限定衬底的选择，优先选择生长质量较好、成本低廉的衬底，如蓝宝石衬底，具体实现效果较好，生产成本低。
在实际应用中，衬底10也可以为导电的衬底，如Si衬底或者SiC衬底。这样直接采用导电的衬底生长N型半导体层、有源层、P型半导体层，可以避免后续进行衬底转移，工艺步骤更为简便。
具体地，N型半导体层21可以为N型掺杂的氮化镓层，P型半导体层23可以为P型掺杂的氮化镓层；有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置，量子阱可以为铟镓氮层，量子垒可以为氮化镓层。
更具体地，N型半导体层21的厚度可以为1μm～5μm，P型半导体层23的厚度可以为100nm～500nm；量子阱的厚度可以为2nm～3nm，量子垒的厚度可以为9nm～20nm，量子垒的数量与量子阱的数量相同，量子阱的数量可以为3个～15个。
实施例二
本发明实施例提供了一种发光二极管面板，可以由至少两个实施例一提供的发光二极管芯片组成(本实施例中的半导体器件为实施例一提供的发光二极管芯片去除衬底之后的部分)。图4a为本实施例提供的一种发光二极管面板的结构示意图，图4b为图4a的D-D截面图，参见图4a和图4b，该发光二极管面板包括导电基板60和至少两个半导体器件20，至少两个半导体器件20间隔分布在导电基板60上，各个半导体器件20包括依次层叠在导电基板60上的P型电极30、P型半导体层23、有源层22、N型半导体层21和N型电极31，P型电极30的第一表面、N型半导体层21的第一表面、有源层22的第一表面和P型半导体层23的第一表面均为圆形，N型半导体层21的第一表面的圆心、有源层22的第一表面的圆心、P型半导体层23的第一表面的圆心、P型电极30的第一表面的圆心在同一直线上。其中，第一表面与沿半导体器件10的层叠方向延伸的直线垂直。
需要说明的是，在图4a和图4b中，P型半导体层23的第一表面的半径和有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径仅为举例，本发明并不限制于此，如P型电极30的第一表面的半径、P型半导体层23的第一表面的半径、有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径。
具体地，导电基板60可以为控制电路板。
可选地，各个半导体器件20还可以包括欧姆接触层40，欧姆接触层40设置在P型半导体层23和P型电极30之间。
可选地，各个半导体器件20还可以包括钝化层50，钝化层50设置在除P型电极30所在区域之外的其它区域上。
具体地，本实施例中的钝化层可以与实施例一的钝化层相同，本实施例中的欧姆接触层可以与实施例一中的欧姆接触层相同。同样地，本实施例中的P型电极可以与实施例一中的P型电极相同，本实施例中的P型半导体层可以与实施例一中的P型半导体层相同，本实施例中的有源层可以与实施例一中的有源层相同，本实施例中的N型半导体层可以与实施例一中的N型半导体层相同，在此不再一一详述。
实施例三
本发明实施例提供了一种发光二极管面板的制作方法，适用于制作实施例二提供的发光二极管面板。图5为本实施例提供的制作方法的流程图，参见图5，该制作方法包括：
步骤301：提供一衬底，衬底上依次层叠有N型半导体层、有源层、P型半导体层和至少两个P型电极，至少两个P型电极间隔分布在P型半导体层上，各个P型电极的第一表面为圆形，第一表面与沿层叠方向延伸的直线垂直。
在实际应用中，P型半导体层和各个P型电极之间都可以设置欧姆接触层40，以使P型半导体和P型电极之间形成良好的欧姆接触。具体地，各个欧姆接触层40与各个P型电极30一一对应，各个欧姆接触层40间隔分布在P型半导体层23上，各个P型电极30设置在对应的欧姆接触层40上。更具体地，欧姆接触层40的第一表面可以为与P型电极30的第一表面大小相同的圆形。
图6a为步骤301执行之后发光二极管面板的结构示意图，图6b为步骤301执行之后发光二极管面板的俯视图。其中，10为衬底，21为N型半导体层，22为有源层，23为P型半导体层，30为P型电极，40为欧姆接触层。如图6a所示，N型半导体层21、有源层22、P型半导体层23、至少两个欧姆接触层40和P型电极30依次层叠在衬底10上；如图6a和图6b所示，至少两个欧姆接触层40和P型电极30间隔分布在P型半导体层23上；如图6b所示，各个欧姆接触层40和P型电极30的第一表面为圆形。
具体地，该步骤301可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层；
采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在P型半导体层上铺设欧姆接触层；
采用光刻技术和湿法腐蚀技术对欧姆接触层进行图形化；
采用光刻技术和PVD技术在欧姆接触层上形成P型电极。
步骤302：采用光刻技术在P型半导体层上形成第一图形的光刻胶。
需要说明的是，干法刻蚀P型半导体层的反应物一般无法去除P型电极，因此P型电极上可以不设置光刻胶，但是为了避免P型电极造成影响，通常还是会在P型电极上设置光刻胶。具体地，设置在P型电极上的光刻胶可以与设置在P型半导体层上的光刻胶采用同一个光刻工艺形成，以降低生产成本。
在具体实现中，可以先铺设一层光刻胶，再在掩膜板的遮挡下对光刻胶进行曝光，然后对曝光后的光刻胶进行显影，一部分光刻胶溶解在显影液中，另一部分光刻胶留下形成所需的图形。具体地，如果是正性光刻胶，则是已曝光的光刻胶溶解在显影液中，未曝光的光刻胶留下；如果是负性光刻胶，则是未曝光的光刻胶溶解在显影液中，已曝光的光刻胶留下。
步骤303：在第一图形的光刻胶的保护下，依次刻蚀P型半导体层、有源层和N型半导体层，形成至少两个半导体器件，至少两个半导体器件间隔分布在衬底上，各个半导体器件包括依次层叠在衬底上的N型半导体层、有源层、P型半导体层和P型电极；在各个半导体器件中，N型半导体层的第一表面、有源层的第一表面和P型半导体层的第一表面均为圆形，N型半导体层的第一表面的圆心、有源层的第一表面的圆心、P型半导体层的第一表面的圆心、P型电极的第一表面的圆心在同一直线上。
具体地，该步骤303可以包括：
采用感应耦合等离子体刻蚀(英文：Inductively Coupled Plasma，简称：ICP)技术依次刻蚀P型半导体层、有源层和N型半导体层。
步骤304：去除第一图形的光刻胶。
图7a为步骤304执行之后发光二极管面板的结构示意图，图7b为步骤304执行之后发光二极管面板的俯视图。其中，20为半导体器件。如图7a所示，P型半导体层23、有源层22和N型半导体层21部分被去除，留下的部分形成至少两个半导体器件20；如图7b所示，各个半导体器件20中，N型半导体层21的第一表面、有源层22的第一表面和P型半导体层23的第一表面均为圆形，N型半导体层21的第一表面的圆心、有源层22的第一表面的圆心、P型半导体层的23第一表面的圆心、P型电极30的第一表面的圆心在同一直线上。
具体地，该步骤304可以包括：
采用去胶液去除第一图形的光刻胶。
步骤305：采用光刻技术在各个半导体器件的P型半导体层上形成第二图形的光刻胶。
具体地，该步骤305可以与步骤302类似，在此不再详述。
步骤306：在第二图形的光刻胶的保护下，再次刻蚀各个半导体器件的P型半导体层和有源层，使各个半导体器件中，P型半导体层的第一表面的半径小于N型半导体层的第一表面的半径。
具体地，该步骤306可以与步骤303类似，在此不再详述。
步骤307：去除第二图形的光刻胶。
具体地，该步骤307可以与步骤304类似，在此不再详述。
图8a为步骤307执行之后发光二极管面板的结构示意图，图8b为步骤307执行之后发光二极管面板的俯视图。如图8a和图8b所示，P型半导体层23的第一表面的半径和有源层22的第一表面的半径相等，有源层22的第一表面的半径小于N型半导体层21的第一表面的半径，P型半导体层23的第一表面的半径大于P型电极30的第一表面的半径。
需要说明的是，该步骤305～步骤307为可选步骤，用于形成实施例二中图4a和图4b所示的发光二极管面板，此时P型半导体层的第一表面的半径和有源层的第一表面的半径相等，有源层的第一表面的半径小于N型半导体层的第一表面的半径，P型半导体层的第一表面的半径大于P型电极的第一表面的半径均。在具体实现时，也可以P型电极的第一表面的半径、P型半导体层的第一表面的半径、有源层的第一表面的半径相等，有源层的第一表面的半径小于N型半导体层的第一表面的半径，此时步骤305～步骤307相应地替换为，再次刻蚀各个半导体器件的P型半导体层和有源层，使各个半导体器件中，P型半导体层的第一表面的半径等于与P型电极的第一表面的半径相等。还可以P型半导体层的第一表面的半径、有源层的第一表面的半径、N型半导体层的第一表面的半径相等，P型半导体层的第一表面的半径大于P型电极的第一表面的半径，此时不会再进行刻蚀。
步骤308：在衬底和N型半导体层上形成钝化层。该步骤308为可选步骤。
图9a为步骤308执行之后发光二极管面板的结构示意图，图9b为步骤308执行之后发光二极管面板的俯视图。其中，50为钝化层。如图9a和图9b所示，钝化层50设置在铺设在衬底10和N型半导体层21上，P型电极30露出。
具体地，该步骤308可以包括：
在衬底、N型半导体层和P型电极上铺设钝化层；
采用光刻技术和湿法腐蚀技术对钝化层进行图形化。
步骤309：将各个半导体器件的P型电极固定在导电基板上。
具体地，该步骤309可以包括：
采用金属键合技术将各个半导体器件的P型电极固定在导电基板上。
步骤310：去除衬底。
具体地，该步骤310可以包括：
采用激光剥离技术去除衬底。
步骤311：在各个半导体器件的N型半导体层上设置N型电极。
图10a为步骤311执行之后发光二极管面板的结构示意图，图10b为步骤311执行之后发光二极管面板的俯视图。其中，60为导电基板，31为N型电极。如图10a和图10b所示，衬底10已去除，至少两个半导体器件20间隔分布在导电基板60上，各个半导体器件20包括依次层叠在导电基板60上的P型电极30、P型半导体层23、有源层22、N型半导体层21和N型电极31。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种垂直结构的发光二极管芯片，所述发光二极管芯片包括衬底以及依次层叠在衬底上的N型半导体层、有源层、P型半导体层和P型电极，所述P型电极的第一表面为圆形，所述第一表面与沿所述发光二极管芯片的层叠方向延伸的直线垂直，其特征在于，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述P型半导体层的第一表面的半径小于所述N型半导体层的第一表面的半径。
3.根据权利要求1所述的发光二极管芯片，其特征在于，所述P型半导体层的第一表面的半径等于所述P型电极的第一表面的半径。
4.根据权利要求2或3所述的发光二极管芯片，其特征在于，所述有源层的第一表面的半径等于所述P型半导体层的第一表面的半径。
5.根据权利要求2或3所述的发光二极管芯片，其特征在于，所述N型半导体层的第一表面的半径大于所述P型电极的第一表面的半径。
6.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括欧姆接触层，所述欧姆接触层设置在所述P型半导体层和所述P型电极之间。
7.一种发光二极管面板，其特征在于，所述发光二极管面板包括导电基板和至少两个半导体器件，所述至少两个半导体器件间隔分布在所述导电基板上，各个所述半导体器件包括依次层叠在所述导电基板上的P型电极、P型半导体层、有源层、N型半导体层和N型电极，所述P型电极的第一表面为圆形，所述第一表面与沿所述半导体器件的层叠方向延伸的直线垂直，其特征在于，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上。
8.一种发光二极管面板的制作方法，其特征在于，所述制作方法包括：
提供一衬底，所述衬底上依次层叠有N型半导体层、有源层、P型半导体层和至少两个P型电极，所述至少两个P型电极间隔分布在所述P型半导体层上，各个所述P型电极的第一表面为圆形，所述第一表面与沿层叠方向延伸的直线垂直；
采用光刻技术在所述P型半导体层上形成第一图形的光刻胶；
在所述第一图形的光刻胶的保护下，依次刻蚀所述P型半导体层、所述有源层和所述N型半导体层，形成至少两个半导体器件，所述至少两个半导体器件间隔分布在所述衬底上，各个所述半导体器件包括依次层叠在所述衬底上的N型半导体层、有源层、P型半导体层和P型电极；在各个所述半导体器件中，所述N型半导体层的第一表面、所述有源层的第一表面和所述P型半导体层的第一表面均为圆形，所述N型半导体层的第一表面的圆心、所述有源层的第一表面的圆心、所述P型半导体层的第一表面的圆心、所述P型电极的第一表面的圆心在同一直线上；
去除所述第一图形的光刻胶；
将各个所述半导体器件的P型电极固定在导电基板上；
去除所述衬底；
在各个所述半导体器件的N型半导体层上设置N型电极。
9.根据权利要求8所述的制作方法，其特征在于，所述制作方法还包括：
在去除所述第一图形的光刻胶之后，采用光刻技术在各个所述半导体器件的P型半导体层上形成第二图形的光刻胶；
在所述第二图形的光刻胶的保护下，再次刻蚀各个所述半导体器件的P型半导体层和有源层，使各个所述半导体器件中，所述P型半导体层的第一表面的半径小于所述N型半导体层的第一表面的半径；
去除所述第二图形的光刻胶。
10.根据权利要求8所述的制作方法，其特征在于，所述制作方法还包括：
再次刻蚀各个所述半导体器件的P型半导体层和有源层，使各个所述半导体器件中，所述P型半导体层的第一表面的半径与所述P型电极的第一表面的半径相等。
CN201711215180.5A 2017-11-28 2017-11-28 垂直结构的发光二极管芯片、发光二极管面板及制作方法 Pending CN108183154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711215180.5A CN108183154A (zh) 2017-11-28 2017-11-28 垂直结构的发光二极管芯片、发光二极管面板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711215180.5A CN108183154A (zh) 2017-11-28 2017-11-28 垂直结构的发光二极管芯片、发光二极管面板及制作方法

Publications (1)

Publication Number Publication Date
CN108183154A true CN108183154A (zh) 2018-06-19

Family

ID=62545419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711215180.5A Pending CN108183154A (zh) 2017-11-28 2017-11-28 垂直结构的发光二极管芯片、发光二极管面板及制作方法

Country Status (1)

Country Link
CN (1) CN108183154A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039435A1 (de) * 2000-08-11 2002-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit erhöhter Strahlungsauskopplung und Herstellungsverfahren hierfür
CN103022070A (zh) * 2012-11-22 2013-04-03 华南理工大学 一种具有新型发光单元结构的大尺寸led芯片
CN105814698A (zh) * 2013-12-27 2016-07-27 勒克斯维科技公司 具有内部限制的电流注入区域的led
US20170271847A1 (en) * 2016-03-15 2017-09-21 Stanley Electric Co., Ltd. Semiconductor light-emitting element and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039435A1 (de) * 2000-08-11 2002-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit erhöhter Strahlungsauskopplung und Herstellungsverfahren hierfür
CN103022070A (zh) * 2012-11-22 2013-04-03 华南理工大学 一种具有新型发光单元结构的大尺寸led芯片
CN105814698A (zh) * 2013-12-27 2016-07-27 勒克斯维科技公司 具有内部限制的电流注入区域的led
US20170271847A1 (en) * 2016-03-15 2017-09-21 Stanley Electric Co., Ltd. Semiconductor light-emitting element and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI723207B (zh) 微型發光二極體及其製造方法
US20150171274A1 (en) Led structure
CN102347414B (zh) 发光器件
TW201631794A (zh) 發光二極體晶片
TW567623B (en) Nitride-based compound semiconductor light-emitting element and method for producing same
CN105720156B (zh) 一种发光二极管及其制作方法
CN106206872A (zh) Si‑CMOS阵列驱动电路控制的GaN基可见光微米柱阵列LED器件及其制备方法
CN106098892B (zh) 一种高压发光二极管芯片的制造方法
CN103346218B (zh) 一种led芯片及其制作方法
CN108258089A (zh) 发光二极管结构制作方法及发光二极管结构
WO2018059541A1 (zh) 发光二极管芯片
CN213636024U (zh) 一种发光二极管
CN107863425A (zh) 一种具有高反射电极的led芯片及其制作方法
CN105720155B (zh) 一种发光二极管led及其制作方法
WO2016015445A1 (zh) 一种led芯片及其制作方法
CN102437263A (zh) 发光二极管及其制造方法
CN108198923A (zh) 一种发光二极管芯片及其制作方法
CN106784218A (zh) 一种led芯片及其制作方法
CN103647010B (zh) 一种大功率led芯片的制作方法
CN109087981B (zh) 一种防漏电led芯片及其制作方法
CN109244208B (zh) 一种高压led芯片及其制作方法
CN108183154A (zh) 垂直结构的发光二极管芯片、发光二极管面板及制作方法
CN102790156A (zh) 半导体发光结构
CN108711586B (zh) 一种出光效率高的半导体led芯片
CN105304782B (zh) 一种蓝绿发光二极管芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180619

RJ01 Rejection of invention patent application after publication