JP2008177430A - 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法 - Google Patents

発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法 Download PDF

Info

Publication number
JP2008177430A
JP2008177430A JP2007010580A JP2007010580A JP2008177430A JP 2008177430 A JP2008177430 A JP 2008177430A JP 2007010580 A JP2007010580 A JP 2007010580A JP 2007010580 A JP2007010580 A JP 2007010580A JP 2008177430 A JP2008177430 A JP 2008177430A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
region
layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007010580A
Other languages
English (en)
Other versions
JP2008177430A5 (ja
Inventor
Takeshi Masui
勇志 増井
Takahiro Arakida
孝博 荒木田
Rintaro Koda
倫太郎 幸田
Tomoyuki Oki
智之 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007010580A priority Critical patent/JP2008177430A/ja
Priority to US12/013,748 priority patent/US8183074B2/en
Priority to CN2008100046495A priority patent/CN101247023B/zh
Publication of JP2008177430A publication Critical patent/JP2008177430A/ja
Publication of JP2008177430A5 publication Critical patent/JP2008177430A5/ja
Priority to US13/424,799 priority patent/US20120175670A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18338Non-circular shape of the structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】容易な方法に基づき電流狭窄領域の形成時の電流狭窄領域の幅の精密な制御を可能とする発光素子の製造方法を提供する。
【解決手段】発光素子の製造方法は、(A)基板10上に、第1導電型を有する第1化合物半導体層20、活性層30、及び、第2導電型を有する第2化合物半導体層40を、順次、形成した後、(B)電流狭窄領域44を形成すべき領域の外側に位置する、少なくとも第2化合物半導体層40の領域に、厚さ方向に複数の点状の孔部50を形成し、次いで、(C)第2化合物半導体層40の一部分に対して、孔部50の側壁から絶縁化処理を施して、絶縁領域43を形成し、以て、第2化合物半導体層40において絶縁領域43で囲まれた電流狭窄領域44を得る工程を具備する。
【選択図】 図3

Description

本発明は、発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法に関する。
面発光レーザ素子においては、基板上に上下方向に設けられた2つのミラー層によって挟まれたキャビティ内に、例えば、多重量子井戸構造を有する活性層を設け、電流注入によって活性層で発光した光を閉じ込めて、レーザ発振を得る。ここで、面発光レーザ素子にあっては、通常、例えば、特開2001−210908に開示されているように、円柱形のメサ構造が採用されている。具体的には、例えば、ドライエッチング法等に基づき、直径30μm程度の円柱形のメサ構造を得る。このメサ構造は、例えば、n型化合物半導体層、活性層、p型化合物半導体層の積層構造から構成されている。そして、p型化合物半導体層の一部分をメサ構造の側面から酸化することで、p型化合物半導体層の中央部分に電流狭窄領域を設ける。そして、その後、メサ構造を絶縁層で被覆し、p型化合物半導体層の頂面の一部を除去し、p型化合物半導体層の頂面の外周部にリング状のp側電極を形成する。併せて、基板の裏面にn側電極を形成する。このような電流狭窄領域を設けることで活性層への電流の高効率注入を図ることができ、このような構造を有する面発光レーザ素子は、活性層に電流が効率良く注入され、高効率のレーザ発振が可能となる。
特開2001−210908 特開2005−026625
電流狭窄領域の形成工程では、通常、例えば、直径数μm程度の電流狭窄領域が形成される。そして、電流狭窄領域の形成においては、屡々、高温の水蒸気雰囲気にてp型化合物半導体層の酸化処理が行われる。ここで、酸化処理は、p型化合物半導体層が高温の水蒸気雰囲気に暴露される時間に基づき制御される。p型化合物半導体層の一部分においては、電流狭窄領域が酸化領域によって囲まれている。電流狭窄領域の幅、あるいは又、酸化領域の幅(メサ構造の側面から、メサ構造の中心部に向かって形成された酸化領域の幅)は、面発光レーザ素子の特性を決定する重要な要素であり、電流狭窄領域の形成工程において、電流狭窄領域の幅、あるいは又、酸化領域の幅は、±0.5μm程度の精度が求められる。しかしながら、高温水蒸気の供給量、雰囲気温度、基板温度、化合物半導体層の厚さ、化合物半導体層の不純物濃度等に依存して、p型化合物半導体層の酸化の進行状態にバラツキが生じる場合がある。そして、このような場合、酸化領域の幅の精密な制御が困難となり、面発光レーザ素子の生産性(歩留り)を低下させる原因となる。
また、従来の面発光レーザ素子の製造方法における電流狭窄領域の形成工程では、酸化が進むにつれ、酸化反応速度が増加していく。即ち、メサ構造の側面から酸化を行うので、酸化処理によって、p型化合物半導体層における酸化領域の形成がメサ構造の中心部に向かって進行するとき、酸化が進行しているp型化合物半導体層の境界(便宜上、酸化フロントと呼ぶ場合がある)の面積が減少し、酸化フロントの単位面積当たりの酸化種(水分子や酸素分子等)の量が増加する。以上の結果として、酸化が進むにつれて、酸化反応速度が増加していく。従って、電流狭窄構造が小さいほど、酸化領域の幅の精密な制御が難しくなる。
このような問題に対処するための方法、即ち、酸化領域の形成における制御性を向上させる方法が、例えば、特開2005−026625に開示されている。即ち、この特開2005−026625に開示された技術においては、酸化させたい部分にレーザ光を照射して温度上昇させ、照射部分の反応速度を上げて制御する。しかしながら、この方法では、各々のメサ構造にレーザを照射しなければならず、レーザ出力の大きさや均一性が問題となる。また、メサ構造中に数μmの分解能で有効な温度コントラストを得ることは、即ち、狭い領域において精密に温度差を生じさせることは、困難である。
従って、本発明の目的は、容易な方法に基づき電流狭窄領域の形成時の電流狭窄領域の幅(大きさ)の精密な制御を可能とする発光素子あるいは発光素子集合体の製造方法、及び、係る発光素子あるいは発光素子集合体の製造方法によって得られた発光素子あるいは発光素子集合体を提供することにある。
上記の目的を達成するための本発明の発光素子の製造方法は、
(A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
(B)電流狭窄領域を形成すべき領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
(C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層において絶縁領域で囲まれた電流狭窄領域を得る、
工程を具備することを特徴とする。
上記の目的を達成するための本発明の発光素子集合体の製造方法は、
(A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
(B)各発光素子集合体形成領域において、大きさが異なる離間したK0個の電流狭窄領域(但し、K0は2以上の整数)を形成すべきそれぞれの領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
(C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層の一部分において、K0個の絶縁領域で囲まれた電流狭窄領域を得た後、
(D)少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、各発光素子集合体形成領域において、K1個の発光素子を形成すべく、少なくとも、第2化合物半導体層及び活性層が残されたK1個のメサ構造(但し、K1は1以上の整数であり、且つ、K1<K0)を得た後、
(E)各発光素子集合体形成領域において、第1化合物半導体層に接続された第1電極を形成し、併せて、K1個のメサ構造のそれぞれにおける第2化合物半導体層の頂面の一部に第2電極を形成した後、
(F)各発光素子集合体形成領域を分離する、
ことを特徴とする。
上記の目的を達成するための本発明の発光素子は、
(A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
(B)電流狭窄領域を形成すべき領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
(C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層において絶縁領域で囲まれた電流狭窄領域を得た後、
(D)少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、少なくとも、第2化合物半導体層及び活性層が残されたメサ構造を得た後、
(E)第1化合物半導体層に接続された第1電極を形成し、併せて、第2化合物半導体層の頂面の一部に第2電極を形成する、
ことによって得られたことを特徴とする。
上記の目的を達成するための本発明の発光素子集合体は、
(A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
(B)各発光素子集合体形成領域において、大きさが異なる離間したK0個の電流狭窄領域(但し、K0は2以上の整数)を形成すべきそれぞれの領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
(C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層の一部分において、K0個の絶縁領域で囲まれた電流狭窄領域を得た後、
(D)少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、各発光素子集合体形成領域において、K1個の発光素子を形成すべく、少なくとも、第2化合物半導体層及び活性層が残されたK1個のメサ構造(但し、K1は1以上の整数であり、且つ、K1<K0)を得た後、
(E)各発光素子集合体形成領域において、第1化合物半導体層に接続された第1電極を形成し、併せて、K1個のメサ構造のそれぞれにおける第2化合物半導体層の頂面の一部に第2電極を形成した後、
(F)各発光素子集合体形成領域を分離する、
ことによって得られたことを特徴とする。
本発明の発光素子集合体あるいはその製造方法にあっては、K1の値を1とすることができ、あるいは又、K1の値を2以上の整数とすることができる。
本発明の発光素子若しくはその製造方法、又は、本発明の発光素子集合体若しくはその製造方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)にあっては、前記工程(C)において、第2化合物半導体層の一部分に対して孔部側壁から絶縁化処理を施すとき、1つの孔部の側壁からの絶縁化処理によって絶縁領域の形成が進行し、且つ、この1つの孔部に隣接した孔部の側壁からの絶縁化処理によって絶縁領域の形成が進行するときに、これらの2つの絶縁領域が繋がる以前にあっては、絶縁化処理によって形成が進行する絶縁領域の境界(便宜上、絶縁領域フロントと呼ぶ場合がある)の曲率の値は、孔部を基準として(即ち、それぞれの孔部の中心を原点としたとき)、正の値を取ることが好ましく、あるいは又、これらの2つの絶縁領域が繋がる以前にあっては、絶縁化処理によって形成が進行する絶縁領域の境界(絶縁領域フロント)の長さは、絶縁化処理の経過と共に増加することが好ましい。
以上に説明した好ましい形態を含む本発明にあっては、複数の点状の孔部の頂部は、電流狭窄領域を形成すべき領域の外側に位置する仮想の閉曲線上に配置されていることが望ましい。そして、この場合、仮想の閉曲線として、円や楕円、長円(2つの半円と2本の線分とが組み合わされた図形)、正方形や長方形、菱形、平行四辺形を含む四角形、多角形、丸みを帯びた四角形や多角形を例示することができる。あるいは又、仮想の閉曲線を円と想定したときのこの想定された円の直径をR0、孔部の断面形状を円と想定したときのこの想定された円の直径をR1、孔部の数をMとしたとき、
0<(M×R1 2)/R0 2≦1
好ましくは、
0<(M×R1 2)/R0 2≦0.2
を満足することが好ましい。ここで、直径R0とは、仮想の閉曲線によって囲まれた領域の面積を求め、係る面積と同じ面積を有する円を想定したときの円の直径である。また、直径R1とは、孔部の断面形状(孔部の軸線方向に対して垂直な面で孔部を切断したときの断面形状)の面積を求め、係る面積と同じ面積を有する円を想定したときの円の直径である。尚、R1の値は、例えば、1μm≦R1≦5μmを満足することが好ましい。
更には、以上に説明した好ましい形態、構成を含む本発明にあっては、孔部の数をMとしたとき、Mの値は、3以上、好ましくは8以上であることが望ましい。Mの値の上限は、適宜、決定すればよい。
また、以上に説明した好ましい形態、構成を含む本発明において、絶縁化処理は、第2化合物半導体層の一部分に対する酸化処理とすることができるが、このような処理に限定するものではなく、窒化処理でもよいし、第2化合物半導体層の一部分を無秩序化する処理であってもよいし、孔部の側壁の一部にイオン注入を行った後、熱処理を施すことで、不純物を第2化合物半導体層の一部分に拡散させる処理であってもよい。更には、絶縁化処理を酸化処理とする場合、酸化処理は高温の水蒸気を用いた処理(例えば、50゜C乃至100゜Cの水蒸気を1容積%乃至50容積%含む大気雰囲気)とすることができ、更には、この場合、第2化合物半導体層は、活性層側から、下層、中層(電流狭窄層)及び上層の3層構造を有し、少なくとも中層は、III族原子としてアルミニウム(Al)を含むIII−V族化合物半導体から構成されており、絶縁領域及び電流狭窄領域は中層に形成され、中層における化合物半導体組成中のアルミニウム(Al)の原子百分率(Atomic %)の値は、下層及び上層における化合物半導体組成中のアルミニウム(Al)の原子百分率(Atomic %)の値よりも高い構成とすることができる。尚、III族原子として、ガリウム(Ga)、インジウム(In)を挙げることができるし、V族原子として、ヒ素(As)、リン(P)、アンチモン(Sb)を挙げることができる。より具体的には、(中層/下層及び上層)を構成する化合物半導体の組成の組合せとして、(AlAs/GaAs)、(AlAs/InAs)、(AlAs/AlGaAs)、(AlAs/AlInAs)、(AlAs/AlAsP)、(AlAs/GaInAs)、(AlAs/AlGaInAs)、(AlAs/GaInAsP)、(AlP/GaP)、(AlP/InP)、(AlP/AlGaP)、(AlP/AlInP)、(AlP/AlAsP)、(AlP/AlGaInP)、(AlSb/AlInSb)、(AlGaAs/AlGaAs)、(AlInAs/AlInGaAs)、(AlInAs/AlGaAs)、(AlGaAs/AlGaAsP)、(AlInAsP/AlGaAsP)、(AlN/AlGaN)を例示することができる。また、第1化合物半導体層を構成する化合物半導体として、AlAs、GaAs、AlGaAs、AlP、GaP、GaInP、AlInP、AlGaInP、AlAsP、GaAsP、AlGaAsP、AlInAsP、GaInAsP、AlInAs、GaInAs、AlGaInAs、AlAsSb、GaAsSb、AlGaAsSb、AlN、GaN、InN、AlGaNを挙げることができるし、活性層を構成する化合物半導体として、GaAs、AlGaAs、GaInAs、GaInAsP、GaInP、GaSb、GaAsSb、GaN、InN、GaInNを挙げることができる。尚、これらの層の形成方法(成膜方法)として、有機金属化学的気相成長法(MOCVD法)や分子線エピタキシー法(MBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法を挙げることができる。
更には、以上に説明した好ましい形態、構成を含む本発明の発光素子の製造方法においては、前記工程(C)の後、少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、少なくとも、第2化合物半導体層及び活性層が残されたメサ構造を得ることが好ましく、この場合、更には、メサ構造を得た後、第1化合物半導体層に接続された第1電極を形成し、併せて、第2化合物半導体層の頂面の一部に第2電極を形成することが更に好ましい。尚、本発明にあっては、第1電極を形成した後、第2電極を形成してもよいし、第2電極を形成した後、第1電極を形成してもよい。
また、以上に説明した好ましい形態、構成を含む本発明において、発光素子として、第2化合物半導体層から光を出射する面発光レーザ素子(垂直共振器レーザ、VCSEL)を例示することができる。尚、場合によっては、発光素子を、端面から光を出射する端面発光レーザ素子から成る形態とすることもできる。
本発明にあっては、電流狭窄領域を形成すべき領域(あるいは、離間したK0個の電流狭窄領域を形成すべきそれぞれの領域)の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成するが、ここで、複数の点状の孔部は、第2化合物半導体層を貫通し、活性層まで延びていてもよいし、更には、活性層を貫通し、第1化合物半導体層の途中まで延びていてもよい。
また、本発明において、少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、少なくとも、第2化合物半導体層及び活性層が残された柱状(例えば、円筒状や円柱状)のメサ構造を形成するが、第2化合物半導体層及び活性層が選択的に除去されるだけでなく、第1化合物半導体層も、厚さ方向に一部、選択的に除去された状態とされてもよい。即ち、メサ構造は、少なくとも第2化合物半導体層及び活性層が、例えば、一種、島状に残された構造を有するが、第2化合物半導体層、活性層、及び、第1化合物半導体層の一部が、例えば、一種、島状に残された構造を有していてもよい。
本発明にあっては、点状の孔部の形成は、周知のリソグラフィ技術とドライエッチング技術との組合せに基づき行うことができるし、メサ構造の形成は、例えば、周知のリソグラフィ技術とドライエッチング技術あるいはウェットエッチング技術との組合せに基づき行うことができる。
本発明において、基板として、サファイア基板、GaAs基板、GaN基板、SiC基板、アルミナ基板、ZnS基板、ZnO基板、AlN基板、LiMgO基板、LiGaO2基板、MgAl24基板、InP基板、Si基板、これらの基板の表面(主面)に下地層やバッファ層が形成されたものを挙げることができる。
本発明において、第1導電型としてn型を、第2導電型としてp型を挙げることができる。
本発明において、基板側から、第2化合物半導体層の下層(活性層に近い層)を、例えば、第2クラッド層とすることができるし、第2化合物半導体層の上層(活性層から遠い層)を、例えば、第2DBR層とすることができる。また、第1化合物半導体層は、例えば、活性層から遠くに位置する第1DBR層と、活性層の近くに位置する第1クラッド層の積層構造とすることができる。一般に、DBR層を構成する層の光学的厚さは、λ/4(λは発振波長)である。また、化合物半導体層に添加されるn型不純物として、例えば、ケイ素(Si)やセレン(Se)を挙げることができ、p型不純物として、亜鉛(Zn)や、マグネシウム(Mg)、ベリリウム(Be)を挙ることができる。
第1電極及び第2電極を構成する材料は、第1電極及び第2電極を形成するための下地層の導電型によって決定すればよく、あるいは又、光の出射方向によって決定すればよく、例えば、下地層の導電型がp型である場合、銀(In、Cu、Pd、Ni、Co、Rh、Ptを含有する銀合金を包含する)、Ti/Au、Cr/Au等から構成することができるし、下地層の導電型がn型である場合、チタン(Ti)、TiWやTiMoといったチタン合金から成る電極(例えば、TiW層、Ti層/Ni層/Au層等)、アルミニウム(Al)やアルミニウム合金、AuGe、AuGe/Ni/Au等から構成することができる。第1電極は、使用する基板の構成材料に依存して、基板の裏面に形成してもよいし、メサ構造形成時に露出した第1化合物半導体層の部分に形成してもよい。また、電極を透明にする必要がある場合には、電極をITOから構成すればよい。尚、電極が積層構造を有する場合、「/」の前の材料が基板側に位置する。また、電極に対して、必要に応じて、例えば、Ti層/Pt層/Au層等といった[接着層(Ti層やCr層等)]/[バリアメタル層(Pt層、Ni層、TiW層やMo層等)]/[実装に対して融和性の良い金属層(例えばAu層)]のような積層構成とした多層メタル層から成るコンタクト部(パッド部)を設けてもよい。電極、コンタクト部(パッド部)は、例えば、真空蒸着法やスパッタリング法といった各種のPVD法、各種のCVD法、メッキ法によって形成することができる。
電流狭窄領域の平面形状は、複数の点状の孔部の頂部が位置する仮想の閉曲線の形状、点状の孔部の数、第2化合物半導体層における絶縁化処理の結晶面方位に依存した絶縁化の速度等に基づき決定されるので、所望の平面形状が得られるように、仮想の閉曲線の形状や点状の孔部の数を決定すればよい。
本発明にあっては、電流狭窄領域を形成すべき領域(あるいは、離間したK0個の電流狭窄領域を形成すべきそれぞれの領域)の外側に位置する、少なくとも第2化合物半導体層の領域に厚さ方向に複数の点状の孔部を形成し、次いで、第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成する。ここで、絶縁領域の形成は、孔部側壁から開始され、孔部を中心として外側に拡がっていく。従って、絶縁領域フロントの単位面積当たりの酸化種等、絶縁化処理に供される種の量は、絶縁化処理が進むにつれて減少するので、絶縁化処理の速度は低下していく。従って、たとえ、電流狭窄構造が小さくとも、電流狭窄領域の幅、あるいは又、絶縁領域の幅の精密な制御を容易に行うことができる。しかも、複数の点状の孔部を形成すればよいだけなので、電流狭窄領域の形成それ自体も容易である。
また、本発明の発光素子集合体及びその製造方法にあっては、各発光素子集合体形成領域内において、ひとまず、K0個の発光素子を形成可能とするように、工程(B)及び工程(C)を経ることで、K0個の電流狭窄領域を得る。そして、工程(D)において、K1個の発光素子を形成すべく、K1個のメサ構造を得る。従って、工程(B)及び(C)において、例えば、K0個の電流狭窄領域のそれぞれにおける面積を変えておき、どの電流狭窄領域を残すかを予め決定しておけば、メサ構造を形成する工程よりも前の工程を標準化することができ、工程の簡素化、合理化を図ることができる。
更には、メサ構造を形成するために、第2化合物半導体層、活性層のエッチングを行う際、孔部の底部においても、例えば第1化合物半導体層のエッチングが進行する。しかしながら、孔部は微細なので、孔部の底部における第1化合物半導体層のエッチングの進行は僅かである。それ故、第1化合物半導体層に孔部の痕跡が残される場合があるが、これらの残された孔部の痕跡は余り深くなることはない。従って、メサ構造の形成後に露出した第1化合物半導体層の面は比較的平坦であり、露出した第1化合物半導体層上における第2電極の延在部やパッド部の形成が容易となり、あるいは又、延在部やパッド部の形成位置(引き廻し)の自由度が高まり、結果的に、発光素子の製造歩留りの向上を図ることができる。特に、パッド部の面積が無視できない面発光レーザ素子では有効であり、発光素子集合体の製造時には一層効果的である。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の発光素子及びその製造方法に関する。実施例1の発光素子の模式的な一部断面図を図1の(A)に示し、模式的な一部平面図を図1の(B)に示す。尚、実施例1、あるいは、後述する実施例2〜実施例3において、第1導電型をn型、第2導電型をp型とする。また、実施例1、あるいは、後述する実施例2〜実施例3にあっては、発光素子は、第2化合物半導体層を介して光を出射する面発光レーザ素子(垂直共振器レーザ、VCSEL)から成る。
実施例1、あるいは、後述する実施例2〜実施例3の発光素子は、n型のGaAs基板から成る基板10上に形成された第1化合物半導体層20、活性層30、及び、第2化合物半導体層40から構成されている。ここで、第1化合物半導体層20は、基板側から、以下の組成を有する第1DBR層21及び第1クラッド層22の積層構造から構成されている。また、活性層30は、以下の組成を有する多重量子井戸構造を有する。更には、第2化合物半導体層40は、基板側から、以下の組成を有する下層(第2クラッド層)41、中層(電流狭窄層)42、及び、上層(第2DBR層)45の積層構造から構成されている。中層(電流狭窄層)42は、メサ構造70の側面71からメサ構造70の中心部に向かって形成された絶縁領域43、及び、絶縁領域43によって囲まれた電流狭窄領域44から構成されている。電流狭窄領域44の平面形状は、概ね、辺が凹んだ概ね正八角形の形状を有し、係る平面形状の面積と等しい円形を想定したとき、この円形の直径R2(図7参照)は10μmである。また、メサ構造70は円柱形であり、その直径R3(図4の(A)参照)は30μmである。尚、電流狭窄領域44の平面形状は、例えば、FFP(Far Field Pattern)や横モード、縦モードに影響を与える。
Figure 2008177430
実施例1、あるいは、後述する実施例2〜実施例3の発光素子にあっては、メサ構造70の側面71、及び、露出した第1化合物半導体層20(より具体的には、露出した第1DBR層21)の上には、絶縁層72が形成されている。また、メサ構造70の頂面に相当する第2化合物半導体層40の頂面の外周部にはリング状の第2電極(p側電極61)が形成されており、このp側電極61から延びる延在部62は、メサ構造70の側面71上の絶縁層72の上から、露出した第1化合物半導体層20の上に形成された絶縁層72の上を延びている。そして、露出した第1化合物半導体層20の上方の延在部62の部分の上には、パッド部63が形成されている。一方、基板10の裏面には、第1電極(n側電極64)が形成されている。n側電極64は、AuGe合金層から構成されており、基板10を介して第1化合物半導体層20に接続されている。また、p側電極61及び延在部62はTi層/Au層の積層構造から構成されており、パッド部63はTi層/Pt層/Au層の積層構成を有する。絶縁層72は、例えば、SiO2から構成されている。尚、絶縁層を構成する材料として、その他、SiOX系材料、SiNY系材料、SiOXY系材料、Ta25、ZrO2、AlN、Al23を例示することができる。絶縁層の形成方法として、例えば真空蒸着法やスパッタリング法といったPVD法、あるいは、CVD法を挙げることができる。
以下、基板等の模式的な一部端面図である図2の(A)、(B)、図3の(A)、(B)、図4の(A)、(B)、並びに、上方から第2化合物半導体層を眺めた模式図である図5の(A)、中層42を基板10の主面と平行な仮想平面で切断したときの模式図である図5の(B)、図6の(A)、(B)、図7を参照して、実施例1の発光素子の製造方法の概要を説明する。尚、各層は、例えば、MOCVD法により形成することができる。この際、III−V族化合物半導体の原料としては、例えば、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、アルシン(AsH3)を用い、ドナー不純物の原料としては、例えば、H2Seを用い、アクセプタ不純物の原料としては、例えば、ジメチルジンク(DMZ)を用いる。また、例えば、塩素系ガスによるドライエッチング技術によって各層のエッチングを行うことができる。
[工程−100]
先ず、n−GaAsから成る基板10の主面上に、周知のMOCVD技術を用いて、第1導電型(具体的には、n型)を有する第1化合物半導体層20(第1DBR層21及び第1クラッド層22)、活性層30、及び、第2導電型(具体的には、p型)を有する第2化合物半導体層40(下層(第2クラッド層)41、中層(電流狭窄層)42、及び、上層(第2DBR層)45)を、順次、成膜する(図2の(A)参照)。
[工程−110]
その後、リソグラフィ技術及びドライエッチング技術に基づき、電流狭窄領域を形成すべき領域の外側に位置する、少なくとも第2化合物半導体層40の領域に、厚さ方向に複数の点状の孔部(微小孔)50を形成する。この状態の模式的な一部断面図を図2の(B)に示し、上方から第2化合物半導体層40を眺めた模式図を図5の(A)に示し、中層42を基板10の主面と平行な仮想平面で切断したときの模式図を図5の(B)に示す。実施例1にあっては、具体的には、孔部50は、第2化合物半導体層40及び活性層30を貫通し、第1化合物半導体層20の厚さ方向、途中まで延びている。ここで、孔部50の数Mを8とし、断面形状が円形の孔部50の直径R1(図5の(A)参照)を4μmとした。複数の点状の孔部50の頂部は、電流狭窄領域を形成すべき領域の外側に位置する仮想の閉曲線(具体的には、図5の(A)に点線で示す直径R0=40μmの円)上に配置されている。従って、(M×R1 2)/R0 2=0.08である。
[工程−120]
次いで、第2化合物半導体層40の一部分(具体的には、中層42)に対して、孔部50の側壁から絶縁化処理(具体的には、酸化処理)を施して、絶縁領域43を形成し、以て、第2化合物半導体層40において絶縁領域43で囲まれた電流狭窄領域44を得る。具体的には、基板10を、例えば、100゜Cの水蒸気を1容積%含む大気雰囲気に暴露する。すると、水蒸気によって、AlAsから構成された中層42が、孔部50の側壁から酸化され始める。尚、他の化合物半導体層にあっても、係る化合物半導体層における孔部50の側壁は水蒸気に晒されるが、AlAsから構成された中層42よりも酸化の速度は非常に遅い。そして、例えば、10分間、係る雰囲気に暴露し続けることで、第2化合物半導体層40の中層42において絶縁領域43で囲まれた電流狭窄領域44を得ることができる。絶縁領域43の形成の途中の状態を、図3の(A)の模式的な一部断面図に示し、絶縁領域43の形成が完了した時点の状態を、図3の(B)の模式的な一部断面図に示す。また、中層42を基板10の主面と平行な仮想平面で切断したときの模式図を、図6の(A)、(B)及び図7に示す。尚、図6の(A)は、酸化処理の開始直後の状態を示し、図6の(B)は、図3の(A)に示す状態に対応しており、図7は、図3の(B)に示す状態に対応している。ここで、1つの孔部50の側壁からの絶縁化処理によって絶縁領域43の形成が進行し、且つ、この1つの孔部50に隣接した孔部50の側壁からの絶縁化処理によって絶縁領域43の形成が進行するが、図6の(B)は、これらの2つの絶縁領域43が繋がる直前の状態を示している。また、図6の(A)、(B)、図7、後述する図8の(A)、図10において、絶縁領域43を明示するために、絶縁領域43に斜線を付した。
従来の技術にあっては、図13の(A)及び(B)に模式的な一部断面図を示し、図14の(A)及び(B)に、中層42を基板10の主面と平行な仮想平面で切断したときの模式図を示すように、基板10上に形成された第1化合物半導体層20、活性層30、第2化合物半導体層40(これらの組成は、実施例1と同じである)をエッチングすることで、メサ構造70を得る。そして、第2化合物半導体層40の一部分(中層42)を、メサ構造70の側面71から酸化することで、第2化合物半導体層40の中層42に、絶縁領域43によって囲まれた電流狭窄領域44を設ける。尚、図13及び図14における参照番号が示す構成要素は、実施例1の発光素子における同じ参照番号が示す構成要素と同じである。
ところで、このような従来の方法にあっては、酸化が進むにつれ、酸化反応速度が増加していく。即ち、メサ構造70の側面71から酸化を行うので、酸化処理によって第2化合物半導体層40の中層42における絶縁領域43の形成がメサ構造70の中心部に向かって進行するとき、酸化が進行している第2化合物半導体層40の境界(絶縁領域フロント43A)の面積が減少し、絶縁領域フロント43Aの単位面積当たりの酸化種(水分子や酸素分子等)の量が増加する。その結果、酸化が進むにつれて、酸化反応速度が増加していくので、絶縁領域43の幅の精密な制御が難しくなる。
一方、実施例1にあっては、第2化合物半導体層40の一部分(具体的には、中層42)に対して孔部50の側壁から絶縁化処理(具体的には、酸化処理)を施すとき、1つの孔部50の側壁からの絶縁化処理によって絶縁領域43の形成が進行し、且つ、この1つの孔部50に隣接した孔部50の側壁からの絶縁化処理によって絶縁領域43の形成が進行するときに(図3の(A)、図6の(A)、(B)参照)、これらの2つの絶縁領域43が繋がる以前にあっては、絶縁化処理によって形成が進行する絶縁領域43の境界(絶縁領域フロント43A)の曲率の値は、孔部50を基準として、正の値を取る。あるいは又、これらの2つの絶縁領域43が繋がる以前にあっては、絶縁化処理によって形成が進行する絶縁領域43の境界(絶縁領域フロント43A)の長さは、絶縁化処理の経過と共に増加する。従って、酸化処理によって第2化合物半導体層40の中層42における絶縁領域43の形成がメサ構造70の中心部に向かって進行するとき、酸化が進行している第2化合物半導体層40の境界(絶縁領域フロント43A)の面積が増加し、絶縁領域フロント43Aの単位面積当たりの酸化種(水分子や酸素分子等)の量が減少する。その結果、酸化が進むにつれて、酸化反応速度が低下していくので、酸化時間の制御に基づく絶縁領域43の幅の精密な制御を容易に行うことができる。
[工程−130]
その後、例えば、リソグラフィ技術及びエッチング技術に基づき、第2化合物半導体層40、活性層30、第1化合物半導体層20の一部を選択的に除去することで、第1化合物半導体層20の一部を露出させ、且つ、少なくとも、第2化合物半導体層40及び活性層30が、一種、島状に残された柱状(例えば、円筒状や円柱状)のメサ構造70を得ることができる(図4の(A)参照)。メサ構造70は、より具体的には、下から、第1化合物半導体層20の一部、活性層30、及び、第2の化合物半導体層40から構成されている。そして、メサ構造70は、露出した第1化合物半導体層20によって取り囲まれている。場合によっては、図5の(A)に示すように、孔部50の痕跡50Aが残される。
[工程−140]
次に、例えば、CVD法及びエッチング技術に基づき、メサ構造70の側面71、及び、露出した第1化合物半導体層20の上に、例えばSiO2から成る絶縁層72を形成する。
[工程−150]
次いで、例えば、所謂リフトオフ法及び真空蒸着法に基づき、露出した第2化合物半導体層40の頂面の外周部にリング状の第2電極(p側電極61)を形成し、その後、p側電極61から絶縁層72上を延びる延在部62を形成する(図4の(B)参照)。次に、第1化合物半導体層20の上方に位置する延在部62の部分の上にパッド部63を形成する。次いで、基板10の裏面に第1電極(n側電極64)を形成する。第1電極(n側電極64)は、基板10を介して第1化合物半導体層20に接続されている。次いで、合金化処理を行った後、例えば、ダイシング法にて、発光素子を個別化(分離)することで、図1の(A)及び(B)に示した実施例1の発光素子を得ることができる。
尚、[工程−130]、あるいは、後述する[工程−230]や[工程−310]において、メサ構造70を形成するために、第2化合物半導体層40、活性層30のエッチングを行う際、孔部50の底部においても第1化合物半導体層20のエッチングが進行する。しかしながら、孔部50は微細なので、孔部50の底部における第1化合物半導体層20のエッチングの進行は僅かである。それ故、第1化合物半導体層20に孔部50の痕跡50Aが残されるが、これらの残された孔部50の痕跡50Aは余り深くなることはない。従って、露出した第1化合物半導体層20の面は比較的平坦であり、延在部62やパッド部63の形成が容易となり、あるいは又、延在部62やパッド部63の形成位置の自由度が高まり、結果的に、発光素子の製造歩留りの向上を図ることができる。
実施例2は、本発明の発光素子集合体の製造方法及びその製造方法に関する。図9に、実施例2の発光素子集合体の模式的な一部平面図を示す。実施例2における個々の発光素子の構成、構造は、実施例1において説明した発光素子と同じ構成、構造を有するので、詳細な説明は省略する。
実施例2にあっては、各発光素子集合体形成領域80内において、K1個の発光素子(K1個のメサ構造70)が設けられている。具体的には、実施例2にあっては、K0=4,K1=1とした。発光素子の構成に供されなかった(K0−K1)個の電流狭窄領域を、参照番号70Aの点線の円で示す。尚、K0個の電流狭窄領域の面積を相違させているが、図面では、便宜上、同じ大きさで表示した。実施例3においても同様である。
以下、実施例2の発光素子集合体の製造方法を説明する。
[工程−200]
先ず、基板10上に、第1導電型(具体的には、n型)を有する第1化合物半導体層20、活性層30、及び、第2導電型(具体的には、p型)を有する第2化合物半導体層40を、順次、形成する。具体的には、実施例1の[工程−100]と同様の工程を実行する。
[工程−210]
次に、各発光素子集合体形成領域80において、離間したK0個の電流狭窄領域(但し、K0は2以上の整数であり、実施例2にあっては4)を形成すべきそれぞれの領域の外側に位置する、少なくとも第2化合物半導体層40の領域に、厚さ方向に複数の点状の孔部50を形成する。具体的には、実質的に、実施例1の[工程−110]と同様の工程を実行すればよい。
[工程−220]
その後、第2化合物半導体層40の一部分(具体的には、中層42)に対して、孔部50の側壁から絶縁化処理を施して、絶縁領域43を形成し、以て、第2化合物半導体層40の一部分(中層42)において、K0個の絶縁領域43で囲まれた電流狭窄領域44を得る。具体的には、実施例1の[工程−120]と同様の工程を実行すればよい。中層42を基板10の主面と平行な仮想平面で切断したときの状態を、図8の(A)に模式的な一部平面図で示すが、発光素子集合体形成領域80の境界を点線で表し、絶縁領域43に斜線を付した。
[工程−230]
次いで、少なくとも、第2化合物半導体層40及び活性層30の一部を選択的に除去することで、第1化合物半導体層20の一部を露出させ、且つ、各発光素子集合体形成領域80において、K1個(実施例2にあっては、K1=1)の発光素子を形成すべく、少なくとも、第2化合物半導体層40及び活性層30が、一種、島状に残されたK1個のメサ構造70を得る。具体的には、1つの発光素子集合体形成領域80内において、4個の電流狭窄領域44の内から、所望の1つの電流狭窄領域44が残るように、係る電流狭窄領域44を含むメサ構造70を、リソグラフィ技術及びエッチング技術によって残す(図8の(B)の模式的な一部平面図を参照)。
[工程−240]
次に、実施例1の[工程−140]と同様にして、例えば、CVD法及びエッチング技術に基づき、メサ構造70の側面71、及び、露出した第1化合物半導体層20の上に、例えばSiO2から成る絶縁層72を形成する。
[工程−250]
次いで、例えば、所謂リフトオフ法及び真空蒸着法に基づき、露出した第2化合物半導体層40の頂面の外周部にリング状の第2電極(p側電極61)を形成し、その後、p側電極61から絶縁層72上を延びる延在部62を形成する。次に、第1化合物半導体層20の上方に位置する延在部62の部分の上にパッド部63を形成する(図9の模式的な一部平面図を参照)。次いで、基板10の裏面に第1電極(n側電極64)を形成する。第1電極(n側電極64)は、基板10を介して第1化合物半導体層20に接続されている。次いで、合金化処理を行った後、例えば、ダイシング法にて、発光素子集合体形成領域80の境界を切断して発光素子集合体を分離することで、実施例2の発光素子集合体を得ることができる。
実施例2、あるいは、後述する実施例3にあっては、各発光素子集合体形成領域80内において、発光素子の基本構造であるメサ構造70がK1個、形成される。従って、例えば、K0個の電流狭窄領域44の面積を変えておき、どの電流狭窄領域44を残すかを予め決定しておけば、メサ構造70を形成する工程よりも前の工程を標準化することができ、工程の簡素化、合理化を図ることができる。
実施例3は、実施例2の変形である。実施例2にあっては、K0=4,K1=1とした。一方、実施例3にあっては、K0=32,K1=8とする。尚、1つの発光素子集合体形成領域80内においては、先ず、32個の電流狭窄領域44を形成し、その後、8つのメサ構造70を残すが、8つのメサ構造70における電流狭窄領域44の面積はほぼ等しい。一般的に、レーザアレイは、同じ特性を有するレーザ素子から構成される。つまり、最終的に形成される8つのメサ構造70における電流狭窄領域44の面積は等しいことが理想である。メサ構造を形成すべき領域における直径R0が同じ値であれば、形成される電流狭窄領域44の面積もほぼ等しくなるはずであるが、実際には、電流狭窄領域44の面積を狙い通りとすることは難しい場合がある。実施例3はこのような課題の解決法であり、32個のメサ構造を形成すべき領域は、8個ずつ、4水準の直径R0を有している。そして、絶縁化処理(具体的には、酸化処理)を行えば、32個の電流狭窄領域44は、8個ずつ、4水準の面積を有することになり、所望の電流狭窄領域44の面積が得られた水準の8個のメサ構造を最終的に残せばよい。このように、4水準から選べることで、レーザ素子の製造歩留りが向上する。但し、用途によっては、レーザアレイが異なる特性を有するレーザ素子から構成される場合もあり、このような場合には、電流狭窄領域44の面積が異なるように設計すればよい。
以下、実施例3の発光素子集合体の製造方法を説明する。
[工程−300]
先ず、実施例2の[工程−200]〜[工程−220]と同様の工程を実行する。この状態を、図10に模式的な一部平面図で示す。尚、発光素子集合体形成領域80の境界を点線で表し、電流狭窄領域44を点線の円形で示した。
[工程−310]
その後、1つの発光素子集合体形成領域80内において、32個の電流狭窄領域44の内から、所望の8つの電流狭窄領域44をリソグラフィ技術及びエッチング技術によって残し、8つのメサ構造70を得る(図11の模式的な一部平面図を参照)。
[工程−320]
次に、実施例1の[工程−140]と同様にして、例えば、CVD法及びエッチング技術に基づき、メサ構造70の側面71、及び、露出した第1化合物半導体層20の上に、例えばSiO2から成る絶縁層72を形成する。
[工程−330]
次いで、例えば、所謂リフトオフ法及び真空蒸着法に基づき、露出した第2化合物半導体層40の頂面の外周部にリング状の第2電極(p側電極61)を形成し、その後、p側電極61から絶縁層72上を延びる延在部62を形成する。次に、第1化合物半導体層20の上方に位置する延在部62の部分の上にパッド部63を形成する(図12の模式的な一部平面図を参照)。次いで、基板10の裏面に第1電極(n側電極64)を形成する。第1電極(n側電極64)は、基板10を介して第1化合物半導体層20に接続されている。次いで、合金化処理を行った後、例えば、ダイシング法にて、発光素子集合体形成領域80の境界を切断して発光素子集合体を分離することで、実施例3の発光素子集合体を得ることができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した発光素子や発光素子集合体の構成、構造、発光素子を構成する材料や組成等は例示であり適宜変更することができる。基板側から、第2化合物半導体層、活性層、第1化合物半導体層の積層構造とすることもできる。即ち、適切な基板上に、実施例1〜実施例3において説明した発光素子の積層構造の天地を逆にした積層構造(第2化合物半導体層40の第2DBR層45を最下層とし、第1化合物半導体層20の第1DBR層21を最上層とする積層構造)を形成してもよい。更には、基板10として、絶縁性の基板を用いることもできる。実施例1において説明した発光素子の構造を、端面から光を出射する端面発光レーザ素子に適用することもできる。
図1の(A)及び(B)は、実施例1の発光素子の模式的な一部断面図、及び、模式的な一部平面図である。 図2の(A)及び(B)は、実施例1の発光素子の製造方法を説明するための基板等の模式的な一部端面図である。 図3の(A)及び(B)は、図2の(B)に引き続き、実施例1の発光素子の製造方法を説明するための基板等の模式的な一部端面図である。 図4の(A)及び(B)は、図3の(B)に引き続き、実施例1の発光素子の製造方法を説明するための基板等の模式的な一部端面図である。 図5の(A)は、実施例1の発光素子の製造工程の途中において、上方から第2化合物半導体層を眺めた模式図であり、図5の(B)は、中層を基板の主面と平行な仮想平面で切断したときの中層における絶縁化処理の進行状態を示す模式図である。 図6の(A)及び(B)は、図5の(B)に引き続き、実施例1の発光素子の製造工程の途中において、中層を基板の主面と平行な仮想平面で切断したときの中層における絶縁化処理の進行状態を示す模式図である。 図7は、図6の(B)に引き続き、中層を基板の主面と平行な仮想平面で切断したときの、絶縁領域の形成状態を示す模式図である。 図8の(A)及び(B)は、それぞれ、実施例2の発光素子集合体の製造工程の途中において、中層を基板の主面と平行な仮想平面で切断したときの中層の模式的な一部平面図、及び、上方からメサ構造を眺めた模式的な一部平面図である。 図9は、図8の(B)に引き続き、実施例2の発光素子集合体の製造工程の途中において、上方からメサ構造を眺めた模式的な一部平面図である。 図10は、実施例3の発光素子集合体の製造工程の途中において、中層を基板の主面と平行な仮想平面で切断したときの中層の模式的な一部平面図である。 図11は、図10に引き続き、実施例3の発光素子集合体の製造工程の途中において、上方からメサ構造を眺めた模式的な一部平面図である。 図12は、図11に引き続き、実施例3の発光素子集合体の製造工程の途中において、上方からメサ構造を眺めた模式的な一部平面図である。 図13の(A)及び(B)は、従来の発光素子の模式的な一部断面図である。 図14の(A)及び(B)は、従来の発光素子において、中層を基板の主面と平行な仮想平面で切断したときの模式図である。
符号の説明
10・・・基板、20・・・第1化合物半導体層、21・・・第1DBR層、22・・・第1クラッド層、30・・・活性層、40・・・第2化合物半導体層、41・・・下層(第2クラッド層)、42・・・中層(電流狭窄層)、43・・・絶縁領域、43A・・・絶縁領域フロント、44・・・電流狭窄領域、45・・・上層(第2DBR層)、50・・・孔部、50A・・・孔部の痕跡、61・・・p側電極、62・・・延在部、63・・・パッド部、64・・・n側電極、70・・・メサ構造、70A・・・発光素子の構成に供されなかった電流狭窄領域、メサ構造の痕、71・・・メサ構造の側面、72・・・絶縁層、80・・・発光素子集合体形成領域

Claims (19)

  1. (A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
    (B)電流狭窄領域を形成すべき領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
    (C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層において絶縁領域で囲まれた電流狭窄領域を得る、
    工程を具備することを特徴とする発光素子の製造方法。
  2. 前記工程(C)において、第2化合物半導体層の一部分に対して孔部側壁から絶縁化処理を施すとき、1つの孔部の側壁からの絶縁化処理によって絶縁領域の形成が進行し、且つ、該1つの孔部に隣接した孔部の側壁からの絶縁化処理によって絶縁領域の形成が進行するときに、該2つの絶縁領域が繋がる以前にあっては、絶縁化処理によって形成が進行する絶縁領域の境界の曲率の値は、孔部を基準として、正の値を取ることを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記工程(C)において、第2化合物半導体層の一部分に対して孔部側壁から絶縁化処理を施すとき、1つの孔部の側壁からの絶縁化処理によって絶縁領域の形成が進行し、且つ、該1つの孔部に隣接した孔部の側壁からの絶縁化処理によって絶縁領域の形成が進行するときに、該2つの絶縁領域が繋がる以前にあっては、絶縁化処理によって形成が進行する絶縁領域の境界の長さは、絶縁化処理の経過と共に増加することを特徴とする請求項1に記載の発光素子の製造方法。
  4. 複数の点状の孔部の頂部は、電流狭窄領域を形成すべき領域の外側に位置する仮想の閉曲線上に配置されていることを特徴とする請求項1に記載の発光素子の製造方法。
  5. 仮想の閉曲線は、円であることを特徴とする請求項4に記載の発光素子の製造方法。
  6. 孔部の数をMとしたとき、Mの値は3以上であることを特徴とする請求項1に記載の発光素子の製造方法。
  7. 絶縁化処理は、第2化合物半導体層の一部分に対する酸化処理であることを特徴とする請求項1に記載の発光素子の製造方法。
  8. 酸化処理においては高温の水蒸気を用いることを特徴とする請求項7に記載の発光素子の製造方法。
  9. 第2化合物半導体層は、活性層側から、下層、中層及び上層の3層構造を有し、
    少なくとも中層は、III族原子としてアルミニウムを含むIII−V族化合物半導体から構成されており、
    絶縁領域及び電流狭窄領域は、中層に形成され、
    中層における化合物半導体組成中のアルミニウムの原子百分率の値は、下層及び上層における化合物半導体組成中のアルミニウムの原子百分率の値よりも高いことを特徴とする請求項8に記載の発光素子の製造方法。
  10. 前記工程(C)の後、少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、少なくとも、第2化合物半導体層及び活性層が残されたメサ構造を得ることを特徴とする請求項1に記載の発光素子の製造方法。
  11. メサ構造を得た後、第1化合物半導体層に接続された第1電極を形成し、併せて、第2化合物半導体層の頂面の一部に第2電極を形成することを特徴とする請求項10に記載の発光素子の製造方法。
  12. 発光素子は、第2化合物半導体層から光を出射する面発光レーザ素子から成ることを特徴とする請求項1に記載の発光素子の製造方法。
  13. (A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
    (B)各発光素子集合体形成領域において、大きさが異なる離間したK0個の電流狭窄領域(但し、K0は2以上の整数)を形成すべきそれぞれの領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
    (C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層の一部分において、K0個の絶縁領域で囲まれた電流狭窄領域を得た後、
    (D)少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、各発光素子集合体形成領域において、K1個の発光素子を形成すべく、少なくとも、第2化合物半導体層及び活性層が残されたK1個のメサ構造(但し、K1は1以上の整数であり、且つ、K1<K0)を得た後、
    (E)各発光素子集合体形成領域において、第1化合物半導体層に接続された第1電極を形成し、併せて、K1個のメサ構造のそれぞれにおける第2化合物半導体層の頂面の一部に第2電極を形成した後、
    (F)各発光素子集合体形成領域を分離する、
    ことを特徴とする発光素子集合体の製造方法。
  14. 1の値は1であることを特徴とする請求項13に記載の発光素子集合体の製造方法。
  15. 1の値は、2以上の整数であることを特徴とする請求項13に記載の発光素子集合体の製造方法。
  16. (A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
    (B)電流狭窄領域を形成すべき領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
    (C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層において絶縁領域で囲まれた電流狭窄領域を得た後、
    (D)少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、少なくとも、第2化合物半導体層及び活性層が残されたメサ構造を得た後、
    (E)第1化合物半導体層に接続された第1電極を形成し、併せて、第2化合物半導体層の頂面の一部に第2電極を形成する、
    ことによって得られたことを特徴とする発光素子。
  17. (A)基板上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層を、順次、形成した後、
    (B)各発光素子集合体形成領域において、大きさが異なる離間したK0個の電流狭窄領域(但し、K0は2以上の整数)を形成すべきそれぞれの領域の外側に位置する、少なくとも第2化合物半導体層の領域に、厚さ方向に複数の点状の孔部を形成し、次いで、
    (C)第2化合物半導体層の一部分に対して、孔部側壁から絶縁化処理を施して、絶縁領域を形成し、以て、第2化合物半導体層の一部分において、K0個の絶縁領域で囲まれた電流狭窄領域を得た後、
    (D)少なくとも、第2化合物半導体層及び活性層の一部を選択的に除去することで、第1化合物半導体層の一部を露出させ、且つ、各発光素子集合体形成領域において、K1個の発光素子を形成すべく、少なくとも、第2化合物半導体層及び活性層が残されたK1個のメサ構造(但し、K1は1以上の整数であり、且つ、K1<K0)を得た後、
    (E)各発光素子集合体形成領域において、第1化合物半導体層に接続された第1電極を形成し、併せて、K1個のメサ構造のそれぞれにおける第2化合物半導体層の頂面の一部に第2電極を形成した後、
    (F)各発光素子集合体形成領域を分離する、
    ことによって得られたことを特徴とする発光素子集合体。
  18. 1の値は1であることを特徴とする請求項17に記載の発光素子集合体。
  19. 1の値は、2以上の整数であることを特徴とする請求項17に記載の発光素子集合体。
JP2007010580A 2007-01-19 2007-01-19 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法 Pending JP2008177430A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007010580A JP2008177430A (ja) 2007-01-19 2007-01-19 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法
US12/013,748 US8183074B2 (en) 2007-01-19 2008-01-14 Light emitting element, method for manufacturing light emitting element, light emitting element assembly, and method for manufacturing light emitting element assembly
CN2008100046495A CN101247023B (zh) 2007-01-19 2008-01-21 发光元件及其制造方法以及发光元件组件及其制造方法
US13/424,799 US20120175670A1 (en) 2007-01-19 2012-03-20 Light emitting element, method for manufacturing light emitting element, light emitting element assembly, and method for manufacturing light emitting element assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010580A JP2008177430A (ja) 2007-01-19 2007-01-19 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008177430A true JP2008177430A (ja) 2008-07-31
JP2008177430A5 JP2008177430A5 (ja) 2010-02-25

Family

ID=39704218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010580A Pending JP2008177430A (ja) 2007-01-19 2007-01-19 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法

Country Status (3)

Country Link
US (2) US8183074B2 (ja)
JP (1) JP2008177430A (ja)
CN (1) CN101247023B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214709A (ja) * 2012-03-08 2013-10-17 Fuji Xerox Co Ltd 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2017500757A (ja) * 2013-12-27 2017-01-05 アップル インコーポレイテッド 内部閉じ込め電流注入区域を有するled
CN112968101A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 微型led芯片及其制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287757A (ja) * 2006-04-12 2007-11-01 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP5228363B2 (ja) 2007-04-18 2013-07-03 ソニー株式会社 発光素子
JP4973940B2 (ja) * 2007-10-15 2012-07-11 ソニー株式会社 半導体発光素子の製造方法
JP4582237B2 (ja) * 2008-01-10 2010-11-17 ソニー株式会社 面発光型半導体レーザ
US8077752B2 (en) * 2008-01-10 2011-12-13 Sony Corporation Vertical cavity surface emitting laser
US9583466B2 (en) * 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9859685B2 (en) * 2015-12-11 2018-01-02 International Business Machines Corporation Small aperture formation for facilitating optoelectronic device integration with defective semiconductor materials
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
KR102171733B1 (ko) * 2018-04-02 2020-10-29 주식회사 레이아이알 수직 공동 표면 방출 레이저
WO2019216685A1 (ko) 2018-05-10 2019-11-14 엘지이노텍 주식회사 표면발광 레이저소자 및 이를 포함하는 발광장치
CN111725702B (zh) * 2019-03-21 2021-04-06 潍坊华光光电子有限公司 一种防止湿法氧化时过度氧化的垂直腔面发射激光器的制作方法
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2021057443A (ja) * 2019-09-30 2021-04-08 セイコーエプソン株式会社 発光装置、および、プロジェクター
CN111029901B (zh) * 2019-12-11 2021-06-29 深圳博升光电科技有限公司 垂直腔面发射激光器的结构及制造方法
CN113644546B (zh) * 2020-09-02 2022-06-10 北京金太光芯科技有限公司 具备非圆柱形平台的垂直腔面发射激光器及其制备方法
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229248A (ja) * 1997-02-07 1998-08-25 Xerox Corp 表面発光レーザ及びその製造方法
JP2000036637A (ja) * 1998-07-17 2000-02-02 Fuji Xerox Co Ltd 面発光レーザ素子及び面発光レーザ素子アレイ
JP2000307189A (ja) * 1999-04-23 2000-11-02 Fuji Xerox Co Ltd 面発光レーザアレイ
JP2002299761A (ja) * 2001-03-30 2002-10-11 Seiko Epson Corp 面発光型の半導体発光装置およびその製造方法
JP2003249719A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 面発光型半導体発光素子
JP2004288902A (ja) * 2003-03-24 2004-10-14 Sony Corp 面発光レーザ素子及びその製造方法
JP2005045243A (ja) * 2003-07-23 2005-02-17 Xerox Corp フェーズ・アレイ酸化物密閉vcsels
WO2005093918A1 (ja) * 2004-03-26 2005-10-06 Nec Corporation 面発光レーザ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190813A (en) * 1977-12-28 1980-02-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
US5412680A (en) * 1994-03-18 1995-05-02 Photonics Research Incorporated Linear polarization of semiconductor laser
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
US5896408A (en) * 1997-08-15 1999-04-20 Hewlett-Packard Company Near planar native-oxide VCSEL devices and arrays using converging oxide ringlets
EP0905835A1 (en) 1997-09-26 1999-03-31 Xerox Corporation Independently addressable vertical cavity surface emitting laser arrays with buried selectively oxidized native oxide aperture
JP2001210908A (ja) 1999-11-16 2001-08-03 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP2002289976A (ja) 2001-03-23 2002-10-04 Ricoh Co Ltd 半導体構造およびその製造方法および半導体レーザ素子および半導体レーザアレイおよび光インターコネクションシステムおよび光lanシステム
US6628694B2 (en) * 2001-04-23 2003-09-30 Agilent Technologies, Inc. Reliability-enhancing layers for vertical cavity surface emitting lasers
JP4184769B2 (ja) * 2002-11-26 2008-11-19 株式会社東芝 面発光型半導体レーザ及びその製造方法
JP4614040B2 (ja) * 2003-04-25 2011-01-19 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法
JP2005026625A (ja) 2003-07-03 2005-01-27 Toyota Motor Corp 面発光半導体レーザ及びその製造方法
JP4058635B2 (ja) * 2003-09-18 2008-03-12 セイコーエプソン株式会社 面発光型半導体レーザおよびその製造方法
US20050169336A1 (en) * 2004-02-04 2005-08-04 Fuji Xerox Co., Ltd. Vertical-cavity surface-emitting semiconductor laser
JP5074148B2 (ja) * 2007-10-19 2012-11-14 株式会社日立国際電気 最尤復号化方法、最尤復号装置、及び受信機

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229248A (ja) * 1997-02-07 1998-08-25 Xerox Corp 表面発光レーザ及びその製造方法
JP2000036637A (ja) * 1998-07-17 2000-02-02 Fuji Xerox Co Ltd 面発光レーザ素子及び面発光レーザ素子アレイ
JP2000307189A (ja) * 1999-04-23 2000-11-02 Fuji Xerox Co Ltd 面発光レーザアレイ
JP2002299761A (ja) * 2001-03-30 2002-10-11 Seiko Epson Corp 面発光型の半導体発光装置およびその製造方法
JP2003249719A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 面発光型半導体発光素子
JP2004288902A (ja) * 2003-03-24 2004-10-14 Sony Corp 面発光レーザ素子及びその製造方法
JP2005045243A (ja) * 2003-07-23 2005-02-17 Xerox Corp フェーズ・アレイ酸化物密閉vcsels
WO2005093918A1 (ja) * 2004-03-26 2005-10-06 Nec Corporation 面発光レーザ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214709A (ja) * 2012-03-08 2013-10-17 Fuji Xerox Co Ltd 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2017500757A (ja) * 2013-12-27 2017-01-05 アップル インコーポレイテッド 内部閉じ込め電流注入区域を有するled
CN112968101A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 微型led芯片及其制作方法
CN112968101B (zh) * 2020-12-07 2022-06-10 重庆康佳光电技术研究院有限公司 微型led芯片及其制作方法

Also Published As

Publication number Publication date
CN101247023A (zh) 2008-08-20
US8183074B2 (en) 2012-05-22
US20080232414A1 (en) 2008-09-25
CN101247023B (zh) 2011-03-09
US20120175670A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
US11658463B2 (en) Light-emitting element and method for manufacturing the same
JP2008177430A (ja) 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法
JP4895993B2 (ja) 発光素子組立体及びその製造方法
CN109687285B (zh) 垂直腔表面发射激光器薄晶片弯曲控制
US7638810B2 (en) GaN laser with refractory metal ELOG masks for intracavity contact
US7965750B2 (en) Semiconductor light emitting device
EP2835884B1 (en) Light emitting element and method of manufacturing the same
US20220209506A1 (en) Methods for forming a vertical cavity surface emitting laser device
US7871841B2 (en) Method for manufacturing semiconductor light-emitting device
JP4748646B2 (ja) フォトニック結晶レーザおよび光伝送システム
JP2002217492A (ja) 面発光半導体レーザ装置及びその製造方法
JP2011061083A (ja) 半導体レーザ
JP2004335964A (ja) 面発光型半導体レーザ素子及びその製造方法
JP2009164533A (ja) 発光素子組立体及びその製造方法
JP2005123416A (ja) 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび光伝送システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321