CN101247023B - 发光元件及其制造方法以及发光元件组件及其制造方法 - Google Patents

发光元件及其制造方法以及发光元件组件及其制造方法 Download PDF

Info

Publication number
CN101247023B
CN101247023B CN2008100046495A CN200810004649A CN101247023B CN 101247023 B CN101247023 B CN 101247023B CN 2008100046495 A CN2008100046495 A CN 2008100046495A CN 200810004649 A CN200810004649 A CN 200810004649A CN 101247023 B CN101247023 B CN 101247023B
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor layer
light
layer
bore portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100046495A
Other languages
English (en)
Other versions
CN101247023A (zh
Inventor
增井勇志
荒木田孝博
幸田伦太郎
大木智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101247023A publication Critical patent/CN101247023A/zh
Application granted granted Critical
Publication of CN101247023B publication Critical patent/CN101247023B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18338Non-circular shape of the structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种发光元件、发光元件的制造方法、发光元件组件和发光元件组件的制造方法。制造发光元件的方法包括如下步骤:(A)在衬底上依次形成具有第一导电类型的第一化合物半导体层、有源层和具有第二导电类型的第二化合物半导体层,(B)至少在位于将要提供有电流限制区域的区域外侧的第二化合物半导体层的区域中在厚度方向上形成多个点状孔部分,以及(C)通过将部分第二化合物半导体层从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在第二化合物半导体层中制备由绝缘区域围绕的电流限制区域。

Description

发光元件及其制造方法以及发光元件组件及其制造方法
技术领域
本发明涉及发光元件、发光元件的制造方法、发光元件组件和发光元件组件的制造方法。
背景技术
在面发射激光元件中,例如,具有多量子阱结构的有源层设置在一腔中,该腔由在垂直方向上设置在衬底上的两个镜层夹设而成。在有源层中通过电流注入所产生的光被限制以产生激光振荡。例如,如日本未审查专利申请公开2001-210908号所揭示的,在面发射激光元件中通常采用圆台形结构。具体地讲,例如,基于干蚀刻方法等制备直径为约30μm圆台形结构。该台形结构例如由n型化合物半导体层、有源层和p型化合物半导体层的叠层结构组成。部分p型化合物半导体层从该台形结构的侧表面氧化,并且因此在p型化合物半导体层的中心部分上设置电流限制区域。随后,该台形结构覆盖有绝缘层,去除p型化合物半导体层的部分顶表面,并且环形的p侧电极形成在p型化合物半导体层的顶表面圆周的周围。另外,n型电极形成在衬底的背表面上。这样的电流限制区域的设置能够有助于电流高效注入有源层。因此,关于具有上述结构的面发射激光器,电流有效地注入有源层,并且可以高度有效地实现激光振荡。
发明内容
在形成电流限制区域的步骤中,例如,通常形成直径约为几个微米的电流限制区域。在电流限制区域的形成中,常常在高温蒸汽气氛中进行p型化合物半导体层的氧化处理。在此,以p型化合物半导体层暴露于高温蒸汽气氛中的时间周期为基础来控制氧化处理。在部分p型化合物半导体层中,该电流限制区域由氧化区域围绕。电流限制区域的宽度或者氧化区域的宽度(从台形结构侧表面朝着台形结构中心部分形成的氧化区域的宽度)是决定面发射激光器的特性的重要因素。在形成电流限制区域的步骤中,要求电流限制区域的宽度或者氧化区域的宽度的精确度为约±0.5μm。然而,根据所提供的高温蒸汽量、气氛温度、衬底温度、化合物半导体层的厚度和化合物半导体层中的杂质浓度等,在p型化合物半导体层的氧化进程中会发生变化。在此情况下,难于精确地控制氧化区域的宽度,并且导致面发射激光元件的生产率(产量)降低。
在根据相关技术制造面发射激光元件的方法来形成电流限制区域的步骤中,氧化反应的速率随着氧化的进行而增加。就是说,因为从台形结构的侧表面进行氧化,所以通过氧化处理在p型化合物半导体层中氧化区域的形成朝着台形结构的中心部分进行。此时,p型化合物半导体层的氧化进行的边界(为了方便起见可以称为氧化前端(oxidation front))的面积减少,而氧化前端的单位面积的氧化粒子(species)(水分子和氧分子等)增加。结果,随着氧化的进行氧化反应速率增加。因此,当电流限制区域变小时,氧化区域的宽度的精确控制变得困难。
例如,在日本未审查专利申请公开2005-026625号中揭示了处理这样问题的方法,即在氧化区域形成中改善控制能力的方法。在日本未审查专利申请公开2005-026625号中所揭示的方法中,通过用激光辐射将要氧化的部分,升高温度,并且因此增加被辐射部分的反应速率,来进行控制。然而,在该方法中,每个台形结构都需要用激光辐射。因此,在激光的输出量和均匀性方面出现了问题。此外,难于通过几个微米的分辨率在台形结构中产生有效的温度对比,也就是难于在很小的区域内产生温度差。
因此,希望提供一种制造发光元件或者发光元件组件的方法,其中电流限制区域的宽度(尺寸)形成电流限制区域中可以基于容易的方法得到精确控制,以及希望提供用上述制造发光元件或者发光元件组件的方法制备的发光元件或者发光元件组件。
根据本发明实施例的制造发光元件的方法包括如下步骤:(A)在衬底上依次形成具有第一导电类型的第一化合物半导体层、有源层和具有第二导电类型的第二化合物半导体层,(B)至少在位于将要提供有电流限制区域的区域外侧的第二化合物半导体层的区域中在厚度方向上形成多个点状孔部分,以及(C)通过将部分该第二化合物半导体层从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在该第二化合物半导体层中制备由绝缘区域围绕的电流限制区域。
根据本发明实施例的制造发光元件组件的方法包括如下步骤:(A)在衬底上依次形成具有第一导电类型的第一化合物半导体层、有源层和具有第二导电类型的第二化合物半导体层,(B)在将要提供有发光元件组件的每个区域中,至少在位于将要提供有具有不同尺寸的K0个分离的电流限制区域(这里K0代表大于或者等于2的整数)的每个区域外侧的第二化合物半导体层的区域中在厚度方向上形成多个点状孔部分,(C)通过将部分该第二化合物半导体层从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在部分该第二化合物半导体层中制备由K0个绝缘区域围绕的电流限制区域,(D)选择性地去除至少部分该第二化合物半导体层和有源层,从而暴露部分该第一化合物半导体层并且制备K1个台形结构(这里,K1代表大于或者等于1的整数,并且K1<K0),以便在将要提供有发光元件组件的每个区域中形成K1个发光元件,该K1个台形结构至少包括留下的第二化合物半导体层和有源层,(E)形成连接到第一化合物半导体层的第一电极,并且在将要提供有发光元件组件的每个区域的K1个台形结构的每个中在第二化合物半导体层的部分顶表面上形成第二电极,以及(F)分开将要提供有发光元件组件的每个区域。
根据本发明实施例的发光元件通过如下步骤来制备:(A)在衬底上依次形成具有第一导电类型的第一化合物半导体层、有源层和具有第二导电类型的第二化合物半导体层,(B)至少在位于将要提供有电流限制区域的区域外侧的第二化合物半导体层的区域中在厚度方向上形成多个点状孔部分,(C)通过将部分该第二化合物半导体层从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在部分的第二化合物半导体层中制备由绝缘区域围绕的电流限制区域,(D)选择性地去除至少部分该第二化合物半导体层和有源层,从而暴露部分该第一化合物半导体层,并且制备至少包括留下的第二化合物半导体层和有源层的台形结构,以及(E)形成连接到第一化合物半导体层的第一电极,并且在第二化合物半导体层的部分顶表面上形成第二电极。
根据本发明实施例的发光元件组件通过如下步骤来制备:(A)在衬底上依次形成具有第一导电类型的第一化合物半导体层、有源层和具有第二导电类型的第二化合物半导体层,(B)在将要提供有发光元件组件的每个区域中,至少在位于将要提供有具有不同尺寸的K0个分离的电流限制区域(这里K0代表大于或者等于2的整数)的每个区域外部的第二化合物半导体层的区域中在厚度方向上形成多个点状孔部分,(C)通过使部分该第二化合物半导体层从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在部分该第二化合物半导体层中制备由K0个绝缘区域围绕的电流限制区域,(D)选择性地去除至少部分该第二化合物半导体层和有源层,从而暴露部分第一化合物半导体层,并且制备至少包括留下的第二化合物半导体层和有源层的K1个台形结构(这里,K1代表大于或者等于1的整数,并且K1<K0),以便在将要提供有发光元件组件的每个区域中形成K1个发光元件,(E)在将要提供有发光元件组件的每个区域的K1个台形结构的每个中形成连接到第一化合物半导体层的第一电极,并且在第二化合物半导体层的部分顶表面上形成第二电极,以及(F)分开将要提供有发光元件组件的每个区域。
关于根据本发明实施例的发光元件组件或者制造该发光元件组件的方法,K1值可以是大于或者等于1的整数。
关于根据本发明实施例的发光元件、制造发光元件的方法、发光元件组件或者制造发光元件组件的方法(在下文,这些可以简单地统称为本发明),在上述步骤(C)中对第二化合物半导体层的一部分从孔部分的侧壁应用绝缘处理中,通过从一个孔部分的侧壁进行绝缘处理来形成一个绝缘区域,而通过从相邻于该一个孔部分的另一个孔部分的侧壁进行绝缘处理来形成另一个绝缘区域。此时,优选在两个绝缘区域结合在一起之前由绝缘处理发展的绝缘区域的边缘(方便起见可以称为绝缘区域前端)的曲率相对于各孔部分取正的值(即,每个孔部分的中心部分被假定为原始点时),或者优选在两个绝缘区域结合在一起之前由绝缘处理发展的绝缘区域的边缘(绝缘区域前端)的长度随着绝缘处理的进行而增加。
在包括上述优选实施例的本发明中,希望多个点状孔部分的顶部分设置在位于将要提供有电流限制区域的区域外侧的虚拟封闭曲线上。在此情况下,虚拟封闭曲线的实例可以包括圆、椭圆、卵形(通过结合两个半圆和两个直线线段形成的图形)、正方形、矩形、包括菱形和平行四边形的四边形、多边形、倒圆的四边形和倒圆的多边形。在虚拟封闭曲线假定为圆的情况下,宜满足:
0<(M×R1 2)/R0 2≤1
优选
0<(M×R1 2)/R0 2≤0.2
其中,R0代表假定的圆的直径,R1代表孔部分的假定为圆形的截面直径,而M代表孔部分的数量。在此,直径R0指代这样的圆的直径,假定该圆的面积等于由虚拟封闭曲线围绕的区域的面积。直径R1这样的圆的直径,假定该圆的面积等于孔部分的截面形状(沿垂直于孔部分轴线方向的平面切割的孔的截面形状)的面积。优选R1的值满足,例如,1μm≤R1≤5μm。
此外,在包括上述优选实施例和构造的本发明中,希望M的值为3或者更大,优选8或者更大,其中M代表孔部分的数量。M的值的上限可以适当确定。
在包括上述优选实施例和构造的本发明中,绝缘处理可以是应用到部分第二化合物半导体层上的氧化处理,尽管不限于这样的处理。绝缘处理可以是氮化处理、将部分第二化合物半导体层无序化的处理、或者通过对孔部分侧壁的一部分进行离子掺杂在部分该第二化合物半导体层中扩散杂质的处理并且然后进行热处理。此外,在绝缘处理为氧化处理的情况下,高温蒸汽(例如,空气在50℃至100℃下包含体积在1至50百分比的蒸汽的气氛)可以用在氧化处理中。而且,在此情况下,第二化合物半导体层可以从有源层开始具有下层、中间层(电流限制层)和上层的三层结构,至少中间层可以由包含铝(Al)作为III族原子的III-V族半导体形成,绝缘区域和电流限制区域可以形成在中间层中,而中间层的化合物半导体组分中的铝(Al)的原子百分比值可以高于下层和上层的化合物半导体组分中的铝的原子百分比值。III族原子的实例可以包括镓(Ga)和铟(In)。V族原子的实例可以包括砷(As)、磷(P)和锑(Sb)。更具体地讲,构成(中间层/下层和上层)的化合物半导体组分的组合的实例可以包括(AlAs/GaAs)、(AlAs/InAs)、(AlAs/AlGaAs)、(AlAs/AlInAs)、(AlAs/AlAsP)、(AlAs/GaInAs)、(AlAs/AlGaInAs)、(AlAs/GaInAsP)、(AlP/GaP)、(AlP/InP)、(AlP/AlGaP)、(AlP/AlInP)、(AlP/AlAsP)、(AlP/AlGaInP)、(AlSb/AlInSb)、(AlGaAs/AlGaAs)、(AlInAs/AlInGaAs)、(AlInAs/AlGaAs)、(AlGaAs/AlGaAsP)、(AlInAsP/AlGaAsP)和(AlN/AlGaN)。构成第一化合物半导体层的化合物半导体的实例可以包括AlAs、GaAs、AlGaAs、AlP、GaP、GaInP、AlInP、AlGaInP、AlAsP、GaAsP、AlGaAsP、AlInAsP、GaInAsP、AlInAs、GaInAs、AlGaInAs、AlAsSb、GaAsSb、AlGaAsSb、AlN、GaN、InN和AlGaN。构成有源层的化合物半导体的实例可以包括GaAs、AlGaAs、GaInAs、GaInAsP、GaInP、GaSb、GaAsSb、GaN、InN和GaInN。用于形成这些层的方法的实例可以包括金属有机化学气相沉积法(MOCVD法)、分子束外延法(MBE法)和氢化物气相沉积法,其中卤素有助于传输或者反应。
在根据包括上述优选实施例和构造的本发明实施例的制造发光元件的方法中,在完成上述的步骤(C)后,优选选择性地去除至少部分该第二化合物半导体层和有源层,以便暴露部分第一化合物半导体层,并且制备至少包括留下的第二化合物半导体层和有源层的台形结构。在此情况下,在制备台形结构后,更优选形成连接到第一化合物半导体层的第一电极,并且在第二化合物半导体层的部分顶表面上形成第二电极。在本发明中,第二电极可以在第一电极形成后形成。或者第一电极可以在第二电极形成后形成。
在包括上述优选实施例和构造的本发明中,发光元件的实例可以包括用于从第二化合物半导体层发光的面发射激光元件(垂直腔面发射激光器,VCSEL)。有时,该发光元件可以由用于从端部表面发光的边发射激光元件组成。
在本发明中,至少在位于将要提供有电流限制区域的(或者将要提供有K0个分离的电流限制区域的每个区域)区域外侧的该第二化合物半导体层的区域中在厚度方向上形成多个点状孔部分。这里,多个点状孔部分可以穿透第二化合物半导体层并且延伸到有源层,或者可以穿透有源层并且延伸到第一化合物半导体层中的大致中点。
在本发明中,选择性地去除至少部分第二化合物半导体层和有源层,以便暴露部分第一化合物半导体层,并且制备至少包括保留的第二化合物半导体层和有源层的柱形(例如,中空圆筒形或者圆柱形状)的台形结构。然而,不但选择性地去除了第二化合物半导体层和有源层,而且也可以在厚度方向上选择性地去除部分第一化合物半导体层。就是说,在台形结构中,至少以岛状形状留下第二化合物半导体层和有源层。然而,可以以岛状形状留下第二化合物半导体层、有源层和部分第一化合物半导体层。
在本发明中,可以基于根据相关技术的光刻和干蚀刻工艺的结合形成点状孔部分。台形结构可以基于例如根据相关技术的光刻和干蚀刻工艺或者湿蚀刻工艺的结合来形成。
在本发明中衬底的实例包括蓝宝石衬底、GaAs衬底、GaN衬底、SiC衬底、氧化铝衬底、ZnS衬底、ZnO衬底、AlN衬底、LiMgO衬底、LiGaO2衬底、MgAl2O4衬底、InP衬底、Si衬底,以及在其表面(主表面)上提供有衬底层、缓冲层等的这些衬底。
在本发明中,第一导电类型可以是n型,而第二导电类型可以是p型。
在本发明中,第二化合物半导体层相对于衬底侧的下层(该层更靠近有源层)可以制造成例如第二包覆层。第二化合物半导体层的上层(该层更远离有源层)可以制造成例如第二DBR层。第一化合物半导体层可以具有例如第一DBR层和第一包覆层的叠层结构,第一DBR层位于更远离有源层的位置,第一包覆层位于更靠近有源层的位置。通常,构造DBR层的光学层厚度为λ/4(其中,λ代表振荡波长)。将要加入到化合物半导体层的n型杂质的实例可以包括硅(Si)和硒(Se)。p型杂质的实例可以包括锌(Zn)、镁(Mg)和铍(Be)。
构成第一电极和第二电极的材料可以基于用于形成第一电极和第二电极的衬底导电类型确定,或者可以基于光发射方向确定。例如,在衬底层的导电类型为p型的情况下,电极可以由银(包括包含In、Cu、Pd、Ni、Co、Rh或者Pt的银合金)、Ti/Au或者Cr/Au等形成。在衬底层的导电类型为n型的情况下,电极可以由钛(Ti)或者由钛合金组成的电极形成,例如TiW或者TiMo(例如TiW层或者Ti层/Ni层/Au层)、铝(Al)、铝合金、AuGe或者AuGe/Ni/Au等。根据所采用的构成衬底的材料,第一电极可以形成在衬底的背表面上或者在形成台形结构中暴露的第一化合物半导体层的部分上。在电极需要制造成透明的情况下,电极由ITO形成是适当的。关于具有叠层结构的电极,在“/(斜线)”前描述的材料位于衬底侧。如果必要,电极可以提供有由具有叠层构造的多层金属层组成的接触部分(焊盘),该叠层构造例如为{粘合层(钛层或者铬层等)}/{金属阻挡层(Pt层、Ni层、TiW层或者Mo层)}/{具有良好安装兼容性的金属层(例如金层)},例如钛层/铂层/金层。电极和接触部分(焊盘部分)可以由例如各种PVD法,例如真空沉积法和溅射法,各种CVD法和电镀法形成。
电流限制区域的二维形状基于其上设置有多个点状孔部分的顶部分的虚拟封闭曲线的形状、点状孔部分的数量和取决于第二化合物半导体层的绝缘处理的晶面方向等来确定,因此,虚拟封闭曲线的形状和点状孔部分的数量可以以获得要求的二维形状的方式来确定。
在本发明的实施例中,在厚度方向上的多个点状孔部分形成在位于将要提供有电流限制区域的区域(或者将要提供有K0个分离的电流限制区域的每个区域)外侧的第二化合物半导体层的区域中。因此,绝缘区域通过将第二化合物半导体层从孔部分的侧壁进行绝缘处理来形成。这里,绝缘区域的形成从孔部分的侧壁开始,并且朝着中心孔部分延伸。因此,随着绝缘处理的进行,绝缘前端的单位面积的将要进行绝缘处理的例如氧化粒子的粒子量降低,并且因此绝缘处理的速度降低。因此,即使在电流限制结构很小时,电流限制区域的宽度或者绝缘区域的宽度可以易于精确控制。因为这可以只通过形成多个点状孔部分来实现,所以电流限制区域自身易于形成。
关于根据本发明实施例的发光元件组件和制造发光元件组件的方法,在每个将要提供有发光元件组件的区域中,首先,通过步骤(B)和(C)制备K0个电流限制区域,从而可以形成K0个单元的发光元件。在步骤(D)中,K1个台形结构制备为可以形成K1个发光元件。因此,通过例如预先在(B)和(C)的步骤中改变K0个电流限制区域彼此之间的面积并且设计将要留下的电流限制区域可以将形成台形结构以前的步骤的标准化,从而步骤可以得到简化和流水线化。
此外,在蚀刻第二化合物半导体层和有源层以形成台形结构中,例如,第一化合物半导体层的蚀刻也在孔部分的底部进行。然而,孔部分是精细的,并且因此第一化合物半导体层在孔部分的底部上的蚀刻程度非常低。因此,即使在孔部分的痕迹可能留在第一化合物半导体层上时,这些留下的孔部分的痕迹不会变得很深。因此,在台形结构形成后暴露的第一化合物半导体层的表面相对平坦。第二电极的延伸部分和焊盘部分易于形成在暴露的第一化合物半导体层上,或者形成(布线)延伸部分和焊盘部分位置的灵活性增加。结果,制备发光元件的产率可以得到改善。特别是,这对于焊盘部分的面积难于忽视的面发射激光元件是有效的,并且在发光元件组件的制备上也是有效的。
附图说明
图1A和1B分别为实例1中的发光元件的示意性局部截面图和示意性局部平面图;
图2A和2B是衬底等的示意性局部端面主视图,用于说明制造实例1中的发光元件的方法;
图3A和3B是图2B所示步骤之后的步骤中的衬底等的示意性局部端面主视图,该图说明了制造实例1中的发光元件的方法;
图4A和4B在图3B所示步骤之后的步骤中的衬底等的示意性局部端面主视图,该图说明了制造实例1中的发光元件的方法;
图5A是在实例1中的发光元件制备工艺中从上面察看的第二化合物半导体层的示意图,图5B是沿平行于衬底主表面的虚拟平面切割的中间层的示意图,该图示出了进行中间层绝缘处理的状态;
图6A和6B是在实例1中的发光元件制备工艺期间图5B所示步骤之后的步骤中沿平行于衬底主表面的虚拟平面切割的中间层的示意图,该图示出了进行中间层绝缘处理的状态;
图7是在图6B所示步骤后的步骤中沿平行于衬底主表面的虚拟平面切割的中间层的示意图,该图示出了形成绝缘区域的状态;
图8A是在实例2中的发光元件组件的制备工艺中沿平行于衬底主表面的虚拟平面切割的中间层的示意性局部平面图,而图8B是在实例2中的发光元件组件的制备工艺中从上面察看的台形结构的示意性平面图;
图9是在实例2中的发光元件组件的制备工艺中图8B所示步骤之后的步骤中从上面察看的台形结构的示意性局部平面图;
图10是在实例3中的发光元件组件的制备工艺中沿平行于衬底主表面的虚拟平面切割的中间层的示意性局部平面图;
图11是在实例3中的发光元件组件的制备工艺中图10所示步骤之后的步骤中从上面察看的台形结构的示意性局部平面图;
图12是在实例3中的发光元件组件的制备工艺中图11所示步骤之后的步骤中从上面察看的台形结构的示意性局部平面图;
图13A和13B是根据相关技术的发光元件的示意性局部截面图;以及
图14A和14B是根据相关技术发光元件中沿平行于衬底主表面的虚拟平面切割的中间层的示意图。
具体实施方式
下面,将参照附图在实例的基础上描述本发明。
实例1
实例1涉及根据本发明实施例的发光元件和制造该发光元件的方法。图1A是实例1中的发光元件的示意性局部截面图,而图1B是示意性局部平面图。在稍后描述的实例1或实例2或实例3中,第一导电类型规定为n型,第二导电类型规定为p型。在稍后描述的实例1或实例2或实例3中,发光元件由用于通过第二化合物半导体层发光的面发射激光元件(垂直腔面发射激光器,VCSEL)组成。
在稍后描述的实例1或实例2或实例3中的发光元件由从n型GaAs衬底形成的衬底10上设置的第一化合物半导体层20、有源层30和第二化合物半导体层40组成。第一化合物半导体层20由从衬底侧具有下面描述成分的第一DBR层21和第一包覆层22的叠层结构组成。有源层30具有下面描述成分的多量子阱结构。此外,第二化合物半导体层40由从衬底侧具有下面描述成分的下层(第二包覆层)41、中间层(电流限制层)42和上层(第二DBR层)45的叠层结构组成。中间层(电流限制层)42由从台形结构70的侧表面71朝着台形结构70的中心部分形成的绝缘区域43和由绝缘区域43围绕的电流限制区域44组成。电流限制区域44的二维形状几乎为规则的带有凹形侧面的八角形。假定面积等于上述二维形状的面积的圆的直径R2(参照图7)为10μm。该台形结构为圆柱形状,且其直径R3(参照图4A)为30μm。电流限制区域44的二维形状对例如远场图案(FFP)、横向模式和纵向模式造成影响。
表1
      第二化合物半导体层40
  上层(第二DBR层)45   DBR层,其中多个p-Al0.9Ga0.1As层和p-Al0.1Ga0.9As层交替层叠
  中间层(电流限制层)42   p-AlAs
  下层(第二包覆层)41   p-Al0.3Ga0.7As
      有源层30   i-GaAs/Al0.3Ga0.7As
      第一化合物半导体层20
  第一包覆层22   n-Al0.3Ga0.7As
  第一DBR层21   DBR层,其中多个n-Al0.9Ga0.1As层和n-Al0.1Ga0.9As层交替层叠
在稍后描述的实例1或实例2或实例3中的发光元件中,绝缘层72设置在台形结构70的侧表面71和暴露的第一化合物半导体层20(更具体地讲,暴露的第一DBR层21)上。环形第二电极(p侧电极61)设置在对应于台形结构70的顶表面的第二化合物半导体层40的顶表面圆周的周围。延伸部分62从p侧电极61延伸,并且还延伸在台形结构70的侧表面71上的绝缘层72和设置在暴露的第一化合物半导体层20上的绝缘层72上。焊盘部分63设置在暴露的第一化合物半导体层20之上的部分延伸部分62上。另一方面,第一电极(n侧电极64)设置在衬底10的背表面上。n侧电极64由AuGe合金层形成,并且通过衬底10连接到第一化合物半导体层20。P侧电极61和延伸部分62构造成具有Ti层/Au层的叠层结构,而焊盘部分63具有Ti层/Pt层/Au层的叠层结构。绝缘层72由例如SiO2形成。用于构成绝缘层的其他材料的实例可以包括SiOX基材料、SiNY基材料、SiOXNY基材料、Ta2O5、ZrO2、AlN和Al2O3。用于制造绝缘层的方法的实例可以包括物理气相沉积(PVD)法,例如真空沉积法和溅射法,以及化学气相沉积(CVD)法。
下面将参照图2A和2B、图3A和3B、图4A和4B、图5A和5B、图6A和6B以及图7描述用于制造实例1中发光元件方法的要点,其中图2A和2B、图3A和3B、图4A和4B是衬底等的示意性局部端面主视图,图5A是从上面观看的第二化合物半导体层的示意图,图5B、6A和6B以及图7是沿平行于衬底10的主表面的虚拟平面切割的中间层42的示意图。每一层都可以由例如金属有机化学气相沉积(MOCVD)法形成。此时,例如,三甲基铝(TMA,trimethylaluminum)、三甲基镓(TMG,trimethylgallium)和砷化三氢(arsine)用作III-V族半导体材料。例如,H2Se用作施主杂质的材料。例如,二甲基锌(DMZ,dimethylzinc)用作受主杂质的材料。例如,通过使用氯基气体的干蚀刻技术可以进行对每层的蚀刻。
步骤100
根据相关技术采用MOCVD工艺,第一导电类型(具体地讲,n型)第一化合物半导体层20(第一DBR层21和第一包覆层22)、有源层30和第二导电类型(具体地讲,p型)第二化合物半导体层40(下层(第二包覆层)41、中间层(电流限制层)42和上层(第二DBR层)45)的膜依次形成在由n-GaAs形成的衬底10的主表面上(参照图2A)。
步骤110
基于光刻和干蚀刻工艺,在厚度方向上的多个点状孔部分(微孔)50至少形成在位于将提供有电流限制区域的区域外侧的第二化合物半导体层40的区域中。图2B是示出该状态的示意性局部截面图。图5A是从上面观察的第二化合物半导体层40的示意图。图5B是沿平行于衬底10的主表面的虚拟平面切割的中间层42的示意图。在实例1中,具体地讲,该孔部分50穿透第二化合物半导体层40和有源层30,并且在厚度方向上延伸到第一化合物半导体层20中的大致中点(midpoint)。这里,孔部分50的数量M规定为八个,并且截面为圆形的孔部分50的直径R1(参照图5A)规定为4μm。多个点状孔部分50的顶部分设置在位于将提供有电流限制区域的区域外侧的虚拟封闭曲线(具体地讲,由图5A所示的虚线表示的圆,圆直径R0为40μm)上。因此,保持(M×R1 2)/R0 2=0.08
步骤120
绝缘区域43通过将部分第二化合物半导体层40(具体地讲,中间层42)从孔部分50的侧壁进行绝缘处理(具体地讲,氧化处理)形成,以便在第二化合物半导体层40中制备由绝缘区域43围绕的电流限制区域44。具体而言,衬底10暴露在100℃下例如包含百分之一体积蒸汽的空气气氛下。因此,由于蒸汽,由AlAs形成的中间层42的氧化从孔部分50的侧壁开始。关于其他化合物半导体层,这些化合物半导体层的孔部分50的侧壁也暴露于蒸汽。然而,与由AlAs形成的中间层42相比,氧化速度非常低。因此,例如,在第二化合物半导体层40的中间层42中由绝缘区域43围绕的电流限制区域44可以通过连续暴露于上述气氛中10分钟而制备。图3A是示出形成绝缘区域43的中间状态的示意性局部截面图。图3B是示出当完成绝缘区域43的形成时的时点的状态的示意性局部截面图。图6A和6B及图7是沿平行于衬底10的主表面的虚拟平面切割的中间层42的示意图。图6A示出了刚好在氧化处理开始后的状态。图6B所示的状态对应于图3A所示的状态。图7所示状态对应于图3B所示状态。绝缘区域43的形成通过从一个孔部分50的侧壁进行绝缘处理来进行,并且另一个绝缘区域43的形成通过从相邻于该一个孔部分50的另一个孔部分50的侧壁进行绝缘处理来进行。图6B示出了刚好在该两个绝缘区域连接在一起之前的状态。在稍后描述的图6A、图6B和图7中以及图8A和图10中,为了清楚地示出绝缘区域43,给绝缘区域43画上了倾斜阴影线。
在根据相关技术的工艺中,如图13A和13B所示的示意性局部截面图以及图14A和14B所示的沿平行于衬底10的主表面的虚拟平面切割的中间层42的示意图可见,台形结构70通过蚀刻设置在衬底10上的第一化合物半导体层20、有源层30和第二化合物半导体层40(它们的组分与实例1的相同)制备。随后,从台形结构70的侧壁71氧化第二化合物半导体层40的一部分(中间层42),从而在第二化合物半导体层40的中间层42中设置由绝缘区域43围绕的电流限制区域44。在图13A和13B及图14A和14B中,与上述相同的参考代号用来指代与实例1中发光元件相同的部分。
在根据相关技术的上述方法中,氧化反应的速度随着氧化的进行而增加。就是说,因为从台形结构70的侧表面71进行氧化,所以通过氧化处理在第二化合物半导体层40的中间层42中绝缘区域43的形成朝着台形结构70的中心部分进行。此时,第二化合物半导体层40的氧化进行的边缘(绝缘区域前端43A)的面积减小,而绝缘区域前端43A的单位面积的氧化粒子(水分子和氧分子等)的量增加。因此,随着氧化的进行,氧化反应的速度增加,从而绝缘区域43的宽度的精确控制变得困难。
另一方面,在实例1中,当绝缘处理(具体地讲,氧化处理)从孔部分50的侧壁应用到第二化合物半导体层40的一部分(具体地讲,中间层42)时,绝缘层43的形成通过从一个孔部分50的侧壁进行绝缘处理来进行,而另一个绝缘区域43通过从相邻于该一个孔部分的另一个孔部分进行绝缘处理来进行(参照图3A和图6A与6B)。在两个绝缘区域43结合一起之前,通过绝缘处理发展的绝缘区域43的边缘(绝缘区域前端43A)的曲率相对于各个孔部分50呈现为正的值。作为选择,在两个绝缘区域43结合一起之前,由绝缘处理发展的绝缘区域的边缘(绝缘区域前端43A)的长度随着绝缘处理的进行而增加。因此,通过氧化处理,在第二化合物半导体层40的中间层42中绝缘区域43的形成朝着台形结构70的中心部分进行。此时,第二化合物半导体层40的氧化进行的边缘(绝缘区域前端43A)的面积增加,而绝缘区域前端43A的每单位面积的氧化粒子(水分子和氧分子等)的量在降低。结果,氧化反应的速度随着氧化的进行而降低,从而绝缘区域43的宽度可以基于氧化时间的控制而易于精确控制。
步骤130
基于例如光刻和蚀刻工艺选择性地去除第二化合物半导体层40、有源层30和第一化合物半导体层20的一部分,以便暴露部分的第一化合物半导体层20并且制备柱形(例如,中空圆筒形或者圆柱形)台形结构70,该台形结构70至少包括留下的岛状形状的第二化合物半导体层40和有源层30(参照图4A)。更具体地讲,该台形结构70从底部顺序地由第一化合物半导体层20的一部分、有源层30和第二化合物半导体层40组成。该台形结构70由暴露的第一化合物半导体层20围绕。在此情况下,如图4A所示,留下了孔部分50的痕迹50A。
步骤140
基于例如CVD法和蚀刻工艺,绝缘层72由例如SiO2形成在台形结构70的侧表面71和暴露的第一化合物半导体层20上。
步骤150
基于例如所谓的剥离(lift-off)法和真空沉积法,在暴露的第二化合物半导体层40顶表面的圆周的周围形成环形的第二电极(p侧电极61)。延伸部分62从p侧电极61延伸,并且还进一步延伸在绝缘层72上(参照图4B)。焊盘部分63形成在延伸部分62位于第一化合物半导体层20之上的部分上。第一电极(n侧电极64)形成在衬底10的背表面上。第一电极(n侧电极64)通过衬底10连接到第一化合物半导体层20。在完成合金化处理后,例如,通过切割方法(dicing method),将发光元件分离(分开),从而可以制备图1A和1B所示的实例1的发光元件。
在步骤130中或者在稍后描述的步骤230或者步骤310中,在蚀刻第二化合物半导体层40和有源层30以形成台形结构70时,在孔部分50的底部也对第一化合物半导体层20进行了蚀刻。然而,孔部分是精细的,因此,在孔部分50底部对第一化合物半导体层20的蚀刻的程度很低。因此,孔部分50的痕迹留在第一化合物半导体层20上。然而,这些孔部分50留下的痕迹50A不会变得非常深。因此,暴露的第一化合物半导体层20的表面相对平坦。延伸部分62和焊盘部分63易于形成,或者形成延伸部分62和焊盘63的位置的灵活性增加。结果,可以改善发光元件的产率。
实例2
实例2涉及根据本发明实施例的发光元件组件和制造该发光元件组件的方法。图9是实例2中的发光元件组件的示意性局部平面图。实例2中的每个发光元件都与实例1中描述的发光元件具有相同的构造和结构。因此,将不再提供详细的说明。
在实例2中,K1个发光元件(K1个台形结构70)设置在将要提供有发光元件组件的每个区域80中。具体地讲,K0规定为4,而K1在实例2中规定为1。标号为70A的圆由虚线表示,并且显示出(K0-K1)个没有用来构成发光元件的电流限制区域的单元。K0个电流限制区域的面积彼此不同,尽管为了方便在图上这些面积具有相同的大小。实例3也是如此。
下面将描述制造实例2中的发光元件组件的方法。
步骤200
第一导电类型(具体地讲,n型)第一化合物半导体层20、有源层30和第二导电类型(具体地讲,p型)第二化合物半导体层40依次形成在衬底10上。具体地讲,完成类似于实例1中步骤100的步骤。
步骤210
在每个将要提供有发光元件组件的区域80中,多个点状孔部分50在厚度方向上至少形成在位于将要提供有K0个分离的电流限制区域(这里,K0代表大于或者等于2的整数,且在实例2中为4)的每个区域外侧的第二化合物半导体层40的区域中。具体地讲,可以完成类似于实例1中步骤110的步骤。
步骤220
通过将第二化合物半导体层40的部分(具体地讲,中间层42)从孔部分50的侧壁进行绝缘处理来形成绝缘区域43,以便在第二化合物半导体层40的部分(中间层42)中制备由K0个绝缘区域43围绕的电流限制区域44。具体地讲,可以完成类似于实例1中步骤120的步骤。图8A是沿着平行于衬底10主表面的虚拟平面切割状态下的中间层42的示意性局部平面图。将要提供有发光元件组件的区域80的边缘由虚线表示,而绝缘区域43画有倾斜阴影。
步骤230
选择性地去除第二化合物半导体层40和有源层30的至少一部分,以便暴露部分的第一化合物半导体层20,并且制备K1个单元(在实例2中,K1为1)的台形结构70,该台形结构70至少包括岛状形状的留下的第二化合物半导体层40和有源层30,以便在将要提供有发光元件组件的每个区域80中形成K1个发光元件。具体地讲,在将要提供有发光元件组件的一个区域80中,通过光刻和蚀刻工艺,留下包括一个希望的电流限制区域44的台形结构70,其形成方法是从四个电流限制区域44中留下上述的一个电流限制区域44(参照图8B所示的示意性局部平面图)。
步骤240
与实例1中的步骤140一样,例如,基于CVD法和蚀刻工艺,绝缘层72由例如SiO2形成在台形结构70的侧表面上和暴露的第一化合物半导体层20上。
步骤250
例如,基于所谓的剥离法和真空沉积法,环形第二电极(p侧电极61)形成在暴露的第二化合物半导体层40的顶表面圆周的周围。延伸部分62从p侧电极61延伸,并且还进一步延伸在绝缘层72上。焊盘部分63形成在延伸部分62位于第一化合物半导体层20之上的部分上(参照图9所示的示意性局部平面图)。第一电极(n侧电极64)形成在衬底10的背表面上。第一电极(n侧电极64)通过衬底10连接到第一化合物半导体层20。在完成合金化处理后,例如,借助切割方法,通过切割将要提供有发光元件组件的区域80的边缘,将发光元件组件分开,从而可以制备实例2的发光元件组件。
在实例2或者稍候描述的实例3中,K1个台形结构70形成在将要提供有发光元件组件的每个区域80中,并且台形结构70是发光元件的基本结构。因此,通过例如改变K0个电流限制区域44彼此之间的面积并且事先指定要留下的电流限制区域44可以标准化至直到形成台形结构70之前的步骤,从而使步骤可以得到简化和流水线化。
实例3
实例3是对实例2的修改。在实例2中,K0规定为4,而K1规定为1。另一方面,在实例3中,K0规定为32,而K1规定为8。在将要提供有发光元件组件的每个区域80中,形成32个电流限制区域44,并且此后留下8个台形结构70。在8个台形结构70中的电流限制区域44的面积几乎相等。通常,激光器阵列由具有相同特性的激光器元件组成。就是说,理想的是在最终形成的8个台形结构70中的电流限制区域44的面积相等。如果将要提供有台形结构的区域的直径R0值相等,则假定所形成的电流限制区域44的面积变为几乎相等。然而,实际上难于使得电流限制区域44的面积变为想得到的值。根据实例3,提供一种解决这样问题的方法。将要提供有32个台形结构的区域分成8组,每组包括4个等级(level)的直径R0。因此,在完成绝缘处理(具体地讲,氧化处理)后,32个电流限制区域44分成8组,每组包括4个等级的面积。因此,这有利于最终留下包括具有希望等级的面积的电流限制区域44的8个台形结构。如上所述,该面积可以从4个等级的面积中选择,从而改善了激光器元件的产率。然而,在激光器阵列根据使用由不同特性的激光器元件组成的情况下,电流限制区域的面积可以设计成彼此不同。
下面将描述制造实例3中的发光元件组件的方法。
步骤300
进行类似于实例2中的步骤200至步骤220的步骤。图10是该状态的示意性局部平面图。将要提供有发光元件组件的区域80的边缘由虚线表示,并且电流限制区域44由绝缘区域43所围绕的圆表示。
步骤310
在将要提供有发光元件组件的一个区域80中,通过光刻和蚀刻工艺,从32个电流限制区域44中留下8个希望的电流限制区域44,以便制备8个台形结构70(参照图11所示的示意性局部平面图)。
步骤320
与实例1中的步骤140一样,例如,基于CVD法和蚀刻工艺,绝缘层72由例如SiO2形成在台形结构70的侧表面71上和暴露的第一化合物半导体层20上。
步骤330
例如,基于所谓的剥离法和真空沉积法,环形第二电极(p侧电极61)形成在暴露的第二化合物半导体层40的顶表面圆周的周围。延伸部分62从p侧电极61延伸,并且还进一步延伸在绝缘层72上。焊盘部分63形成在延伸部分62位于第一化合物半导体层20之上的部分上(参照图12所示的示意性局部平面图)。第一电极(n侧电极64)形成在衬底10的背表面上。第一电极(n侧电极64)通过衬底10连接到第一化合物半导体层20。在完成合金化处理后,例如,借助切割方法,通过切割将要提供有发光元件组件区域80的边缘,将发光元件组件分开,从而可以制备实例3的发光元件组件。
至此,基于优选实例已经描述了本发明。然而,本发明不限于这些实例。在实例中已经说明的发光元件和发光元件组件的构造和结构、构成发光元件的材料和组分等都只是范例,并且可以适当改变。叠层结构可以从衬底依次包括第二化合物半导体层、有源层和第一化合物半导体层。就是说,在适当的衬底上可以形成这样的叠层结构,其为实例1至实例3所说明的发光元件叠层结构的倒置等同物,并且其中第二化合物半导体层40的第二DBR层45是最下层,而第一化合物半导体层20的第一DBR层21是最上层。此外,绝缘衬底可以用作衬底10。实例1中所说明的发光元件的结构也可以应用到边发射激光元件来从端部表面发光。
本领域的技术人员应当理解的是,在所附权利要求或者其等同特征的范围内,根据设计的需要和其它因素,可以进行各种修改、结合、部分结合和替换。
本发明包含2007年1月19日提交至日本专利局的日本专利申请JP2007-010580相关的主题事项,其全部内容在此引用作为参考。

Claims (19)

1.一种制造发光元件的方法,包括如下步骤:
(A)在衬底上依次形成
具有第一导电类型的第一化合物半导体层,
有源层,和
具有第二导电类型的第二化合物半导体层;
(B)形成在厚度方向上穿透该第二化合物半导体层和该有源层并且在所述厚度方向上延伸到第一化合物半导体层中的大致中点的多个点状孔部分,所述多个点状孔部分至少在位于将要提供有电流限制区域的区域外侧的第二化合物半导体层的区域中;
(C)通过将部分该第二化合物半导体层从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在该第二化合物半导体层中制备由该绝缘区域围绕的电流限制区域;以及
(D)选择性地去除至少部分该第二化合物半导体层和该有源层,从而形成台形结构,所述台形结构的周边在所述点状孔部分和所述电流限制区域之间。
2.根据权利要求1所述的制造发光元件的方法,其中在步骤(C)中从该孔部分的侧壁应用到部分该第二化合物半导体层上的该绝缘处理中,通过从一个孔部分的侧壁进行该绝缘处理来形成一个绝缘区域,通过从相邻于该一个孔部分的另一个孔部分的侧壁进行该绝缘处理来形成另一个绝缘区域,并且在该两个绝缘区域结合在一起之前,由该绝缘处理发展的绝缘区域的边缘的曲率相对于各孔部分取正的值。
3.根据权利要求1所述的制造发光元件的方法,其中在步骤(C)中从该孔部分的侧壁应用到部分该第二化合物半导体层上的该绝缘处理中,通过从一个孔部分的侧壁进行该绝缘处理来形成一个绝缘区域,通过从相邻于该一个孔部分的另一个孔部分的侧壁进行该绝缘处理来形成另一个绝缘区域,并且在该两个绝缘区域结合在一起之前,由该绝缘处理发展的绝缘区域的边缘的长度随着该绝缘处理的进行而增加。
4.根据权利要求1所述的制造发光元件的方法,其中该多个点状孔部分的顶部分设置在位于将要提供有该电流限制区域的区域外侧的虚拟封闭曲线上。
5.根据权利要求4所述的制造发光元件的方法,其中该虚拟封闭曲线是圆。
6.根据权利要求1所述的制造发光元件的方法,其中M值为三或者更大,这里M代表孔部分的数量。
7.根据权利要求1所述的制造发光元件的方法,其中该绝缘处理是应用到部分该第二化合物半导体层的氧化处理。
8.根据权利要求7所述的制造发光元件的方法,其中在该氧化处理中采用高温蒸汽。
9.根据权利要求1所述的制造发光元件的方法,
其中该第二化合物半导体层包括从该有源层侧开始的下层、中间层和上层的三层结构,
至少该中间层由包含铝作为III族原子的III-V族半导体形成,
该绝缘区域和该电流限制区域形成在该中间层中,并且
该中间层的化合物半导体成分中铝的原子百分比值高于该下层和该上层的化合物半导体成分中铝的原子百分比值。
10.根据权利要求1所述的制造发光元件的方法,其中在进行步骤(C)之后,在步骤(D)中选择性地去除该第二化合物半导体层和该有源层的至少部分,以便暴露该第一化合物半导体层的一部分,并且制备至少包括留下的该第二化合物半导体层和有源层的所述台形结构。
11.根据权利要求10所述的制造发光元件的方法,其中在制备该台形结构之后,形成连接到该第一化合物半导体层的第一电极,并且在该第二化合物半导体层的该顶表面的部分上形成第二电极。
12.根据权利要求1所述的制造发光元件的方法,其中该发光元件包括用于从该第二化合物半导体层发光的面发射激光元件。
13.一种制造发光元件组件的方法,该方法包括如下步骤:
(A)在衬底上依次形成
具有第一导电类型的第一化合物半导体层,
有源层,和
具有第二导电类型的第二化合物半导体层;
(B)形成在厚度方向上穿透该第二化合物半导体层和该有源层并且在所述厚度方向上延伸到第一化合物半导体层中的大致中点的多个点状孔部分,所述多个点状孔部分在将要提供有发光元件组件的每个区域中,且所述多个点状孔部分至少在位于具有不同尺寸的K0个分离的电流限制区域的每个区域外侧的该第二化合物半导体层的区域中,K0代表大于或者等于2的整数;
(C)通过将该第二化合物半导体层的部分从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而制备K0个该电流限制区域,每个该电流限制区域在该第二化合物半导体层的部分中由一绝缘区域围绕;
(D)选择性地去除至少部分该第二化合物半导体层和该有源层,从而暴露部分该第一化合物半导体层,并且制备K1个台形结构,以便在将要提供有发光元件组件的每个区域中形成K1个发光元件,该K1个台形结构至少包括留下的第二化合物半导体层和有源层,其中K1代表大于或者等于1的整数,并且K1<K0,所述台形结构的周边在所述点状孔部分和所述电流限制区域之间;
(E)形成连接到该第一化合物半导体层的第一电极,并且在将要提供有发光元件组件的每个区域中的K1个台形结构的每个中的该第二化合物半导体层的部分顶表面上形成第二电极;以及
(F)分开将要提供有发光元件组件的每个区域。
14.根据权利要求13所述的制造发光元件组件的方法,其中K1的值为1。
15.根据权利要求13所述的制造发光元件组件的方法,其中K1的值为大于或者等于2的整数。
16.一种发光元件,通过如下步骤制备:
(A)在衬底上依次形成
具有第一导电类型的第一化合物半导体层,
有源层,和
具有第二导电类型的第二化合物半导体层;
(B)形成在厚度方向上形成穿透该第二化合物半导体层和该有源层并且在所述厚度方向上延伸到第一化合物半导体层中的大致中点的多个点状孔部分,所述点状孔部分至少在位于将要提供有电流限制区域的区域外侧的该第二化合物半导体层的区域中;
(C)通过将该第二化合物半导体层的部分从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在该第二化合物半导体层中制备由该绝缘区域围绕的该电流限制区域;
(D)选择性地去除至少部分该第二化合物半导体层和该有源层,从而暴露部分该第一化合物半导体层,并且制备至少包括留下的第二化合物半导体层和有源层的台形结构,所述台形结构的周边在所述点状孔部分和所述电流限制区域之间;以及
(E)形成连接到该第一化合物半导体层的第一电极,并且在该第二化合物半导体层的部分顶表面上形成第二电极。
17.一种发光元件组件,通过下面的步骤制备:
(A)在衬底上依次形成
具有第一导电类型的第一化合物半导体层,
有源层,和
具有第二导电类型的第二化合物半导体层;
(B)形成在厚度方向上穿透该第二化合物半导体层和该有源层并且在所述厚度方向上延伸到第一化合物半导体层中的大致中点的多个点状孔部分,所述多个点状孔部分在将要提供有发光元件组件的每个区域中,且至少在位于具有不同尺寸的K0个分离的电流限制区域的每个区域外部的该第二化合物半导体层的区域中,这里K0代表大于或者等于2的整数;
(C)通过将该第二化合物半导体层的部分从该孔部分的侧壁进行绝缘处理来形成绝缘区域,从而在该第二化合物半导体层的部分中制备由K0个绝缘区域围绕的该电流限制区域;
(D)选择性地去除至少部分该第二化合物半导体层和该有源层,从而暴露部分该第一化合物半导体层,并且制备K1个台形结构以便在将要提供有发光元件组件的每个区域中形成K1个发光元件,该K1个台形结构至少包括留下的第二化合物半导体层和有源层,K1代表大于或者等于1的整数,并且K1<K0,所述台形结构的周边在所述点状孔部分和所述电流限制区域之间;
(E)形成连接到该第一化合物半导体层的第一电极,并且在将要提供有发光元件组件的每个区域中的K1个台形结构的每个中在该第二化合物半导体层的部分顶表面上形成第二电极;以及
(F)分开将要提供有发光元件组件的每个区域。
18.根据权利要求17所述的发光元件组件,其中K1的值为1。
19.根据权利要求17所述的发光元件组件,其中K1的值为大于或者等于2的整数。
CN2008100046495A 2007-01-19 2008-01-21 发光元件及其制造方法以及发光元件组件及其制造方法 Expired - Fee Related CN101247023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP010580/07 2007-01-19
JP2007010580A JP2008177430A (ja) 2007-01-19 2007-01-19 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法

Publications (2)

Publication Number Publication Date
CN101247023A CN101247023A (zh) 2008-08-20
CN101247023B true CN101247023B (zh) 2011-03-09

Family

ID=39704218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100046495A Expired - Fee Related CN101247023B (zh) 2007-01-19 2008-01-21 发光元件及其制造方法以及发光元件组件及其制造方法

Country Status (3)

Country Link
US (2) US8183074B2 (zh)
JP (1) JP2008177430A (zh)
CN (1) CN101247023B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287757A (ja) * 2006-04-12 2007-11-01 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP5228363B2 (ja) * 2007-04-18 2013-07-03 ソニー株式会社 発光素子
JP4973940B2 (ja) * 2007-10-15 2012-07-11 ソニー株式会社 半導体発光素子の製造方法
JP4582237B2 (ja) * 2008-01-10 2010-11-17 ソニー株式会社 面発光型半導体レーザ
US8077752B2 (en) * 2008-01-10 2011-12-13 Sony Corporation Vertical cavity surface emitting laser
US8759859B2 (en) * 2012-03-08 2014-06-24 Fuji Xerox Co., Ltd. Light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
US9450147B2 (en) * 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) * 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9859685B2 (en) * 2015-12-11 2018-01-02 International Business Machines Corporation Small aperture formation for facilitating optoelectronic device integration with defective semiconductor materials
US10153401B2 (en) * 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
KR102171733B1 (ko) * 2018-04-02 2020-10-29 주식회사 레이아이알 수직 공동 표면 방출 레이저
WO2019216685A1 (ko) 2018-05-10 2019-11-14 엘지이노텍 주식회사 표면발광 레이저소자 및 이를 포함하는 발광장치
CN111725702B (zh) * 2019-03-21 2021-04-06 潍坊华光光电子有限公司 一种防止湿法氧化时过度氧化的垂直腔面发射激光器的制作方法
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2021057443A (ja) * 2019-09-30 2021-04-08 セイコーエプソン株式会社 発光装置、および、プロジェクター
CN111029901B (zh) * 2019-12-11 2021-06-29 深圳博升光电科技有限公司 垂直腔面发射激光器的结构及制造方法
CN112003124B (zh) * 2020-09-02 2021-07-02 北京金太光芯科技有限公司 具备非圆柱形平台的垂直腔面发射激光器及其制备方法
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件
CN112968101B (zh) * 2020-12-07 2022-06-10 重庆康佳光电技术研究院有限公司 微型led芯片及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503415A (zh) * 2002-11-26 2004-06-09 ��ʽ���綫֥ 表面发光型半导体激光器及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190813A (en) * 1977-12-28 1980-02-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
US5412680A (en) * 1994-03-18 1995-05-02 Photonics Research Incorporated Linear polarization of semiconductor laser
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
US5978408A (en) * 1997-02-07 1999-11-02 Xerox Corporation Highly compact vertical cavity surface emitting lasers
US5896408A (en) * 1997-08-15 1999-04-20 Hewlett-Packard Company Near planar native-oxide VCSEL devices and arrays using converging oxide ringlets
EP0905835A1 (en) 1997-09-26 1999-03-31 Xerox Corporation Independently addressable vertical cavity surface emitting laser arrays with buried selectively oxidized native oxide aperture
JP3791193B2 (ja) * 1998-07-17 2006-06-28 富士ゼロックス株式会社 面発光レーザ素子及び面発光レーザ素子アレイ
JP3968910B2 (ja) * 1999-04-23 2007-08-29 富士ゼロックス株式会社 面発光レーザアレイ
JP2001210908A (ja) 1999-11-16 2001-08-03 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP2002289976A (ja) 2001-03-23 2002-10-04 Ricoh Co Ltd 半導体構造およびその製造方法および半導体レーザ素子および半導体レーザアレイおよび光インターコネクションシステムおよび光lanシステム
JP3928695B2 (ja) * 2001-03-30 2007-06-13 セイコーエプソン株式会社 面発光型の半導体発光装置およびその製造方法
US6628694B2 (en) * 2001-04-23 2003-09-30 Agilent Technologies, Inc. Reliability-enhancing layers for vertical cavity surface emitting lasers
JP3777332B2 (ja) * 2002-02-26 2006-05-24 株式会社東芝 面発光型半導体発光素子
JP4442103B2 (ja) * 2003-03-24 2010-03-31 ソニー株式会社 面発光レーザ素子及びその製造方法
JP4614040B2 (ja) * 2003-04-25 2011-01-19 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法
JP2005026625A (ja) 2003-07-03 2005-01-27 Toyota Motor Corp 面発光半導体レーザ及びその製造方法
US7257141B2 (en) * 2003-07-23 2007-08-14 Palo Alto Research Center Incorporated Phase array oxide-confined VCSELs
JP4058635B2 (ja) * 2003-09-18 2008-03-12 セイコーエプソン株式会社 面発光型半導体レーザおよびその製造方法
US20050169336A1 (en) * 2004-02-04 2005-08-04 Fuji Xerox Co., Ltd. Vertical-cavity surface-emitting semiconductor laser
JPWO2005093918A1 (ja) * 2004-03-26 2008-02-14 日本電気株式会社 面発光レーザ
JP5074148B2 (ja) * 2007-10-19 2012-11-14 株式会社日立国際電気 最尤復号化方法、最尤復号装置、及び受信機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503415A (zh) * 2002-11-26 2004-06-09 ��ʽ���綫֥ 表面发光型半导体激光器及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C.L.Chua et al..Planar Laterally Oxidized Vertical-Cavity Lasers for Low-Threshold High-Density Top-Surface-Emitting Arrays.IEEE PHOTONICS TECHNOLOGY LETTERS9 8.1997,9(8),1060-1062.
C.L.Chua et al..Planar Laterally Oxidized Vertical-Cavity Lasers for Low-Threshold High-Density Top-Surface-Emitting Arrays.IEEE PHOTONICS TECHNOLOGY LETTERS9 8.1997,9(8),1060-1062. *

Also Published As

Publication number Publication date
US20080232414A1 (en) 2008-09-25
JP2008177430A (ja) 2008-07-31
US20120175670A1 (en) 2012-07-12
CN101247023A (zh) 2008-08-20
US8183074B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
CN101247023B (zh) 发光元件及其制造方法以及发光元件组件及其制造方法
US11658463B2 (en) Light-emitting element and method for manufacturing the same
CN109687285B (zh) 垂直腔表面发射激光器薄晶片弯曲控制
US20190058307A1 (en) Vertical cavity surface emitting laser
US9705284B1 (en) VCSEL with at least one through substrate via
CN215119537U (zh) 具备倒装结构的垂直腔面发射激光器、垂直腔面发射激光器阵列
CN114696213A (zh) 垂直腔面发射激光设备的形成方法
CN112152073A (zh) 面发射激光器
CN113540967B (zh) Vcsel和pd集成芯片、制作方法和电子器件
KR102056896B1 (ko) 수직 공동 표면 방출 레이저
KR20190115406A (ko) 수직 공동 표면 방출 레이저
US7888145B2 (en) Method of manufacturing vertical-cavity surface-emitting laser device and vertical-cavity surface-emitting laser device
US8340149B2 (en) Vertical cavity surface emitting laser
KR102171732B1 (ko) 수직 공동 표면 방출 레이저
US11862933B2 (en) Method of forming an electrical metal contact and method of producing a vertical cavity surface emitting laser
JP2005123416A (ja) 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび光伝送システム
KR20210015713A (ko) 레이저 소자
JP2694196B2 (ja) 面発光型半導体レーザの製造方法
JP2006339419A (ja) 面発光型半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110309

Termination date: 20140121