JP2002299761A - 面発光型の半導体発光装置およびその製造方法 - Google Patents

面発光型の半導体発光装置およびその製造方法

Info

Publication number
JP2002299761A
JP2002299761A JP2001101516A JP2001101516A JP2002299761A JP 2002299761 A JP2002299761 A JP 2002299761A JP 2001101516 A JP2001101516 A JP 2001101516A JP 2001101516 A JP2001101516 A JP 2001101516A JP 2002299761 A JP2002299761 A JP 2002299761A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
separation
emitting device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001101516A
Other languages
English (en)
Other versions
JP2002299761A5 (ja
JP3928695B2 (ja
Inventor
Junji Sato
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001101516A priority Critical patent/JP3928695B2/ja
Priority to US10/095,570 priority patent/US6660550B2/en
Publication of JP2002299761A publication Critical patent/JP2002299761A/ja
Publication of JP2002299761A5 publication Critical patent/JP2002299761A5/ja
Application granted granted Critical
Publication of JP3928695B2 publication Critical patent/JP3928695B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 埋込み絶縁層として樹脂系の材料を用いた半
導体発光装置の製造において、ウェハの分離を確実かつ
容易に行うことができる製造方法、および半導体発光装
置を提供する。 【解決手段】 半導体発光装置の製造方法は、半導体基
板101上に、複数の柱状部110を有する半導体堆積
層150を形成する工程、柱状部の周囲に樹脂系の材料
からなる埋込み絶縁層120を形成する工程、および、
ウェハを分離してチップを形成する工程、を含む。そし
て、柱状部を有する半導体堆積層150を形成する工程
において、チップの境界領域に所定パターンの分離用半
導体層130を形成し、埋込み絶縁層120を形成する
工程において、分離用半導体層130の少なくとも上面
を露出させ、かつ、チップを形成する工程において、分
離用半導体層130を用いて前記分離が行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、面発光型の半導体
レーザまたは発光ダイオードなどの面発光型の半導体発
光装置およびその製造方法に関する。
【0002】
【背景技術および発明が解決しようとする課題】例えば
面発光型半導体レーザにおいては、共振器を構成する柱
状部の周囲をポリイミドなどの樹脂系材料で埋め込んだ
構成を有するものが知られている。ところで、このよう
な樹脂系材料からなる埋込み絶縁層を用いた場合には、
発光素子が形成されたウェハを分離する際に、以下のよ
うな問題を生ずることがある。すなわち、樹脂系材料か
らなる埋込み絶縁層は、半導体層に比べて粘性が大きく
切断しにいため、半導体層の劈開を阻害してスクライブ
によるウェハの分離を精度よく行いにくい。あるいは、
同様の理由で、ダイシングによってウェハを分離する際
に、埋込み絶縁層に加えられる外力によって発光素子に
悪影響を与えることがある。このようにウェハの分離が
良好にできないと、パーティクルの発生、ダイアタッチ
やダイボンディングの不良、チップの破損などの問題を
生じることがある。
【0003】本発明の目的は、埋込み絶縁層として樹脂
系の材料を用いた半導体発光装置の製造において、ウェ
ハの分離を確実かつ容易に行うことができる製造方法、
および半導体発光装置を提供することにある。
【0004】
【課題を解決するための手段】本発明にかかる半導体発
光装置の製造方法は、半導体基板上に、複数の柱状部を
有する半導体堆積層を形成する工程、前記柱状部の周囲
に樹脂系の材料からなる埋込み絶縁層を形成する工程、
および、前記半導体基板および該半導体基板上の層を分
離してチップを形成する工程、を含み、前記柱状部を有
する半導体堆積層を形成する工程において、前記チップ
の境界領域に所定パターンの分離用半導体層を形成し、
前記埋込み絶縁層を形成する工程において、前記分離用
半導体層の少なくとも上面を露出させ、かつ、前記チッ
プを形成する工程において、前記分離用半導体層を用い
て前記分離が行われる。
【0005】本発明にかかる製造方法によれば、前記分
離用半導体層を用いることでウェハ(前記半導体基板お
よびその上に形成された層)の分離を確実かつ容易に行
うことができる。
【0006】本発明の製造方法は、さらに以下の各態様
をとることができる。
【0007】(a)前記柱状部および前記分離用半導体
層は、前記半導体基板上に半導体層を形成した後、リソ
グラフィーおよびエッチングによってパターニングでき
る。
【0008】(b)前記埋込み絶縁層を形成する工程の
後に、所定パターンの電極層を形成する工程を有するこ
とができる。そして、前記電極層は、その端部が前記分
離用半導体層と離れて形成できる。
【0009】(c)前記分離用半導体層は、幾つかの形
態をとることができる。
【0010】すなわち、前記分離用半導体層は、前記チ
ップの境界領域に連続して形成され、該分離用半導体層
に沿ってウェハを分離できる。
【0011】また、前記分離用半導体層は、前記チップ
の境界領域に不連続に形成され、該分離用半導体層に沿
ってウェハを分離できる。
【0012】さらに、前記分離用半導体層は、前記チッ
プの境界領域に所定間隔をおいて2本形成され、両者の
分離用半導体層の間でウェハを分離できる。前記2本の
分離用半導体層の間に、前記埋込み絶縁層と同じ工程で
絶縁層が形成できる。
【0013】(d)前記分離用半導体層は、その交差領
域において補強部が形成されることができる。前記補強
部は、前記分離用半導体層のコーナに形成された半導体
層からなることができる。また、前記補強部は、前記分
離用半導体層の交差領域に形成された絶縁層からなり、
該絶縁層は前記埋込み絶縁層と同じ工程で形成できる。
【0014】本発明にかかる半導体発光装置は、前述し
た製造方法を反映して以下の構成を有する。すなわち、
この半導体発光装置は、半導体基板に垂直な方向に光を
出射する面発光型の半導体発光装置であって、半導体基
板上に形成された、柱状部を有する半導体堆積層と、前
記柱状部の周囲に形成された、樹脂系の材料からなる埋
込み絶縁層と、前記柱状部の上面の少なくも一部および
前記埋込み絶縁層の上面の一部に形成された電極層と、
前記半導体基板の縁部に沿って該半導体基板上に形成さ
れた分離用半導体層と、を含む。
【0015】本発明の半導体発光装置は、さらに以下の
各態様をとることができる。
【0016】前記分離用半導体層は、前記柱状部におけ
る半導体堆積層と同じ工程で形成され、前記柱状部と同
じ堆積構造を有することができる。
【0017】前記電極層は、その端部が前記分離用半導
体層と離れて位置することができる。この構造によっ
て、前記電極層と前記半導体基板との電気的分離を達成
できる。
【0018】前記分離用半導体層は、前記半導体基板の
周縁に沿って連続して形成できる。また、前記分離用半
導体層は、前記半導体基板の周縁に沿って不連続に形成
できる。さらに、前記分離用半導体層は、前記半導体基
板の周縁に沿って形成された絶縁層の内側に形成でき
る。
【0019】前記分離用半導体層は、その交差領域にお
いて補強部を有することができる。前記補強部は、前記
分離用半導体層のコーナに形成された半導体層からなる
ことができる。また、前記補強部は、前記分離用半導体
層の交差領域に形成された絶縁層からなり、該絶縁層は
前記埋込み絶縁層と同じ層構造を有することができる。
【0020】本発明の半導体発光装置は、面発光型の半
導体レーザあるいは面発光型の発光ダイオードなどに適
用できる。
【0021】
【発明の実施の形態】以下、本発明を面発光型半導体レ
ーザに適用した場合の実施の形態について、図面を参照
しながら説明する。
【0022】[第1の実施の形態] (デバイスの構造)図1は、本発明の第1の実施の形態
にかかる面発光型半導体レーザ(以下、「面発光レー
ザ」という)100の平面図であり、図2は、図1のA
−A線に沿った断面図である。
【0023】まず、図1および図2に示す面発光レーザ
100の構造について説明する。
【0024】面発光レーザ100は、垂直共振器(以
下、「共振器」という)140と、この共振器140の
一部を構成する柱状部110と、この柱状部110の外
周に形成された埋込み絶縁層120と、半導体基板10
1の縁部に沿って形成された分離用半導体層130とを
有する。
【0025】具体的には、面発光レーザ100は、半導
体基板101、半導体基板101上に形成されたn型G
aAsからなるバッファ層102および共振器140を
有する。
【0026】共振器140は、面発光レーザ100の共
振器として機能すればその構成は特に限定されず、例え
ば以下の構成をとることができる。
【0027】共振器140は、バッファ層102上に形
成され、n型AlAs層とn型Al 0.15Ga0.85As層
とを交互に積層した30ペアの分布反射型多層膜ミラー
(以下、「下部ミラー」という)103、n型Al0.5
Ga0.5Asからなるn型クラッド層104、GaAs
ウエル層とAl0.3Ga0.7Asバリア層からなり、ウエ
ル層が3層で構成される多重井戸構造の活性層105、
Al0.5Ga0.5Asからなるp型クラッド層106、お
よびp型Al0.85Ga0.15As層とp型Al0.15Ga
0.85As層とを交互に積層した25ペアの分布反射型多
層膜ミラー(以下、「上部ミラー」という)108、お
よびp型GaAsからなるコンタクト層109が順次積
層されて構成される。
【0028】共振器140は、必要に応じて、電流狭窄
層を有することができる。この電流狭窄層は、例えばp
型クラッド層106と上部ミラー108との間に設ける
ことができる。電流狭窄層は、例えば、p型AlAsか
らなる半導体層およびこの半導体層の周囲に形成された
絶縁層から構成できる。この絶縁層は、電流狭窄層の周
囲から数μm程度の領域に形成された絶縁体、例えば酸
化アルミニウムによって構成できる。電流狭窄層を設け
ることにより、上部電極層113からの電流を柱状部1
10の中央部分に集中させることができる。
【0029】上部ミラー108は、Znがドーピングさ
れることによりp型にされ、下部ミラー103は、Se
がドーピングされることによりn型にされている。した
がって、上部ミラー108、不純物がドーピングされて
いない活性層105、および下部ミラー103により、
pinダイオードが形成される。
【0030】また、共振器140のうち面発光レーザ1
00のレーザ光出射側からn型クラッド層104にかけ
ての部分が、レーザ光出射側からから見て円形の形状に
エッチングされて柱状部110が形成されている。すな
わち、柱状部110は、共振器140の一部であって、
柱状の半導体堆積体からなる。なお、本実施の形態で
は、柱状部110の平面形状を円形としたが、この形状
は任意の形状をとることが可能である。
【0031】面発光レーザ100においては、柱状部1
10の周囲に埋込み絶縁層120が埋め込まれている。
すなわち、柱状部110の外側面に接触し、かつ下部ミ
ラー103の上面を覆うようにして埋込み絶縁層120
が形成されている。
【0032】埋込み絶縁層120を形成するための樹脂
系の材料としては、例えば、ポリイミド系樹脂、アクリ
ル系樹脂、またはエポキシ系樹脂等、熱または光等のエ
ネルギー線照射により硬化する樹脂を用いることができ
る。
【0033】面発光レーザ100は、その最も外側に、
半導体基板101の周縁に沿って分離用半導体層130
が連続して形成されている。本実施の形態では、この分
離用半導体層130は、柱状部110と同じ工程で形成
され、したがって、柱状部110と同様の層構造を有す
る。分離用半導体層130は、後述するように、面発光
レーザ100の製造方法において、ウェハをチップに分
離する工程で、分離を確実に精度よく行うのに役立って
いる。
【0034】また、柱状部110および埋込み絶縁層1
20の上面には、所定パターンの上部電極層113が形
成されている。上部電極層113は、その端部が分離用
半導体層130と離れて位置するパターンを有する。す
なわち、分離用半導体層130と上部電極層113と
は、埋込み絶縁層120によって電気的に分離されてい
る。上部電極層113と分離用半導体層130とは、そ
の最短距離が10μm程度であることが望ましい。上部
電極層113と分離用半導体層130とが、少なくとも
この程度離れていることで、例えば上部電極層113上
に形成されるボンディング用のバンプと、分離用半導体
層130との接触を充分に避けることができる。また、
柱状部110と分離用半導体層130との間にも、埋込
み絶縁層120が設けられている。
【0035】さらに、柱状部110上面の中央部には、
レーザ光の出射口となる開口部116が形成されてい
る。また、半導体基板101において、共振器140が
形成されている側と反対側の面には、下部電極層115
が形成されている。なお、下部電極層115は、後のチ
ップに分離する工程で、分離用半導体層130を用いた
分離を阻害しないように、少なくとも分離用半導体層1
30が形成された領域に対応する部分には形成されない
ことが望ましい。
【0036】第1の実施の形態にかかる面発光レーザ1
00の動作を以下に示す。
【0037】上部電極層113と下部電極層115と
で、pinダイオードに順方向の電圧を印加すると、活
性層105において、電子と正孔との再結合が起こり、
前記再結合による発光が生じる。そこで生じた光が上部
ミラー108と下部ミラー103との間を往復する際に
誘導放出が起こり、光の強度が増幅される。光利得が光
損失を上まわると、レーザ発振が起こり、上部電極層1
13の開口部から半導体基板101に対して垂直方向に
レーザ光が出射される。
【0038】また、本実施の形態によれば、後に詳述す
るように、ウェハの分離が正確に行われるため、共振器
140の形状安定性が高く、均一な構造の面発光レーザ
100を得ることができる。その結果、本実施の形態の
面発光レーザ100によれば、その形状安定性により、
しきい値電流、電流利得、出射パワーなどの点でばらつ
きが少ない。
【0039】(デバイスの製造プロセス)次に、本実施
の形態にかかる面発光レーザ100の製造方法につい
て、図3〜図8を用いて説明する。図3〜図8は、本実
施の形態にかかる面発光レーザ100の製造方法の工程
を模式的に示すウェハ1000の図である。ここで、ウ
ェハ1000とは、半導体基板上に各プロセスで形成さ
れた層を有するいずれの状態のウェハも含む。
【0040】本実施の形態にかかる面発光レーザ100
の製造方法は、以下の工程(a)〜(c)を含む。
【0041】(a)半導体基板101上に、複数の柱状
部110を有する半導体堆積層150を形成する工程、
(b)柱状部110の周囲に樹脂系の材料からなる埋込
み絶縁層120を形成する工程、および、(c)ウェ
ハ、すなわち半導体基板101およびこの半導体基板1
01上の層、を分離してチップを形成する工程。
【0042】そして、柱状部110を有する半導体堆積
層150を形成する工程において、チップの境界領域に
所定パターンの分離用半導体層130を形成する。ま
た、埋込み絶縁層120を形成する工程において、分離
用半導体層130の少なくとも上面を露出させる。さら
に、チップを形成する工程において、分離用半導体層1
30を用いてチップの分離が行われる。
【0043】以下、本実施の形態の製造方法を、図面を
参照してより具体的に説明する。
【0044】(a)図4に示されるn型GaAsからな
る半導体基板101の表面に、組成を変調させながらエ
ピタキシャル成長させることにより、半導体堆積層15
0を形成する。ここで、半導体堆積層150は、図2に
示したように、n型GaAsからなるバッファ層10
2、n型AlAs層とn型Al0.15Ga0.85As層とを
交互に積層した下部ミラー103、n型Al0.5Ga0.5
Asからなるn型クラッド層104、GaAsウエル層
とAl0.3Ga0.7Asバリア層からなり、ウエル層が3
層で構成される多重井戸構造の活性層105、Al0.5
Ga0.5Asからなるp型クラッド層106、p型Al
0.85Ga0.15As層とp型Al0.15Ga0.85As層とを
交互に積層した上部ミラー108、およびp型GaAs
からなるコンタクト層109を有する。また、半導体基
板101の表面とは、半導体基板101において、後の
工程で共振器140を形成する側の面をいう。
【0045】エピタキシャル成長を行う際の温度は、半
導体基板101の種類、あるいは形成する半導体堆積層
150の種類や厚さによって適宜決定されるが、一般
に、600℃〜800℃であるのが好ましい。また、エ
ピタキシャル成長を行う際の所要時間も、温度と同様に
適宜決定される。また、エピタキシャル成長させる方法
としては、有機金属気相成長(MOVPE:Metal
−Organic Vapor Phase Epit
axy)法や、MBE法(MolecularBeam
Epitaxy)法、あるいはLPE法(Liqui
d PhaseEpitaxy)を用いることができ
る。
【0046】ついで、図3および図4に示すように、半
導体堆積層150をパターニングして、共振器140
(図2参照)の一部を構成する柱状部110と、分離用
半導体層130とを形成する。図3は、ウェハ1000
の平面図であり、図4は、図3のB−B線に沿った断面
図である。
【0047】具体的には、半導体堆積層150に、フォ
トレジスト(図示しない)を塗布した後フォトリソグラ
フィにより該フォトレジストをパターニングすることに
より、所定のパターンのレジスト層(図示しない)を形
成する。ついで、このレジスト層をマスクとしてドライ
エッチング法により、半導体堆積層150の上部(図2
に示す、コンタクト層109、上部ミラー108、p型
クラッド層106、活性層105、およびn型クラッド
層104に相当する層)をエッチングして、柱状の半導
体堆積体からなる複数の柱状部110と、各柱状部11
0を囲むように連続する分離用半導体層130とを形成
する。本実施の形態では、分離用半導体層130は、図
3に示すように、チップの境界領域に沿って形成され、
矩形状リングの形態を有する。図3において、破線11
00は、チップを形成する際の分離線を示す。
【0048】次いで、必要に応じて電流狭窄層を形成す
る。
【0049】具体的には、例えばp型クラッド層106
と上部ミラー108との間に形成されたp型AlAs層
を、400℃程度の水蒸気雰囲気下にさらす。この工程
により、AlAs層がその露出面から内側へと酸化され
ていき、絶縁体である酸化アルミニウムが形成される。
すなわち、p型AlAs層の外周部が酸化されて、p型
AlAs層の外周に酸化アルミニウムからなる電流狭窄
層が形成される。
【0050】(b)ついで、図5および図6に示すよう
に、樹脂系材料からなる埋込み絶縁層120を形成す
る。
【0051】具体的には、まず、樹脂の液状物または樹
脂前駆体の液状物をウェハ1000上に塗布した後、乾
燥させる。塗布の方法としては、スピンコート法、ディ
ッピング法、スプレーコート法等の公知技術が利用でき
る。
【0052】次に、ウェハ1000上の樹脂原料に熱ま
たは光等のエネルギー線を照射して、埋込み絶縁層12
0を硬化させる。続いて、埋込み絶縁層120の上部の
樹脂層を除去して、柱状部110および分離用半導体層
130の上面を露出させる。樹脂層の除去方法として
は、フォトリソグラフィを用いて樹脂をパターニングす
る方法、ドライエッチングを用いたエッチバック方法、
CMP法、感光性樹脂材料を用いてフォトリソグラフィ
ーによってパターニングする方法、樹脂層をウエットエ
ッチングによって除去するデベロップ・ディップ法な
ど、公知の方法を利用できる。
【0053】以上の工程により、柱状部110と分離用
半導体層130との相互間に、埋込み絶縁層120を形
成できる。
【0054】上記工程で用いる樹脂の液状物または樹脂
前駆体の液状物としては、熱や光等のエネルギー線を照
射することにより硬化する樹脂を用いる。樹脂の液状物
としては、例えば、ポリアクリル系樹脂、エポキシ系樹
脂を挙げることができる。また、樹脂前駆体の液状物と
しては、ポリイミド前駆体を挙げることができる。
【0055】ポリイミド系樹脂としては、例えば、ポリ
アミック酸、ポリアミック酸の長鎖アルキルエステルな
どを挙げることができる。樹脂前駆体の液状物としてポ
リイミド系樹脂を用いる場合には、ポリイミド前駆体の
液状物をウェハ上に塗布した後加熱処理することにより
イミド化反応が起こり、ポリイミド系樹脂が形成され
る。前記加熱処理の温度は、ポリイミド前駆体の種類に
よって異なるが、150〜400℃が適当である。
【0056】また、樹脂の液状物としてポリアクリル系
樹脂、エポキシ系樹脂を用いる場合、紫外線硬化型のポ
リアクリル系樹脂およびエポキシ系樹脂を用いるのが好
ましい。紫外線硬化型樹脂は、紫外線照射のみで硬化す
ることができるため、熱により素子が損傷する等の問題
が生じることはない。
【0057】(c)図7および図8に示すように、上部
電極層113および下部電極層115を形成する。図7
は、ウェハ1000の平面図であり、図8は、図7のB
−B線に沿った断面図である。
【0058】具体的には、例えば真空蒸着法により、柱
状部110および埋込み絶縁層120の上面に、金また
は亜鉛から構成される合金層を形成した後、フォトエッ
チングを用いて合金層をパターニングすることにより、
開口部116を形成する。以上の工程により、上部電極
層113が形成される。続いて、半導体基板101の裏
面(半導体基板101において共振器140を形成する
面と反対側の面)に、例えば真空蒸着法により、金およ
びゲルマニウムから構成される合金層を形成した後、フ
ォトエッチングを用いて合金層をパターニングすること
により、下部電極層115が形成される。
【0059】(d)ついで、図7に示すように、分離用
半導体層130上に想定された分離線1100に沿って
ウェハ1000を分離することにより、面発光レーザ1
00のチップを形成する。
【0060】ウェハの分離の方法としては、化合物半導
体の劈開を利用して分離するスクライブ法およびダイシ
ングの少なくとも一方を用いることができる。スクライ
ブ法としては、全面スクライブおよび端面スクライブの
いずれも用いることができる。本実施の形態では、分離
線1100が設定されるチップの境界領域の全域におい
て分離用半導体層130が露出しているため、分離線1
100に沿ってダイヤモンドスクライバなどによってキ
ズを形成することで、スクライブ法によって確実にウェ
ハ1000を分離してチップを形成できる。
【0061】以上のプロセスを経て、図1および図2に
示される面発光レーザ100が得られる。
【0062】本実施の形態にかかる面発光レーザ100
の製造方法によれば、ウェハ1000の分離工程で、ウ
ェハ1000の分離部分、すなわちチップの境界領域に
樹脂系の材料からなる層が存在せず、分離用半導体層1
30のみが存在する。その結果、ウェハ1000の分離
を確実かつ容易に行うことができる。また、分離用半導
体層130は、半導体基板101と同様に劈開が可能で
あるので、上記(d)で記載したように、ウェハ100
0の分離手段として、スクライブ法を用いることができ
る。
【0063】また、本実施の形態では、ウェハ1000
を面発光レーザ100のチップに分離する際にダイシン
グを用いることができる。この場合、ダイシングソーの
削りしろとなる部分には分離用半導体層130のみが存
在し、樹脂絶縁層がない。このため、樹脂によるダイシ
ングソーへの汚染がなく、また、パーティクルも樹脂系
の粒子がないため容易に洗浄できる。
【0064】[第2の実施の形態]図9および図10
は、本実施の形態にかかる面発光レーザの製造方法の一
工程を模式的に示す平面図である。これらの図は、第1
の実施の形態を示す図7に対応する。
【0065】本実施の形態にかかる面発光レーザ20
0,300は、分離用半導体層130が不連続に形成さ
れている点で、第1の実施の形態にかかる面発光レーザ
100と異なる。この点以外は、基本的に第1の実施の
形態と同様であるので、実質的に同じ機能を有する部分
には同一符号を付して、詳細な説明を省略する。
【0066】図9に示す、面発光レーザ200を有する
ウェハ1000においては、チップの境界領域に沿って
分離用半導体層130が形成されている。この分離用半
導体層130は、分離線1100に沿って離れて配置さ
れた部分半導体層132から構成される。図示の例で
は、部分半導体層132は、ライン状の半導体層を分割
した状態で形成され、部分半導体層132の間には、埋
込み絶縁層120と連続する絶縁層122が設けられて
いる。
【0067】分離用半導体層130を構成する部分半導
体層の形態は、図9に示したものに限定されず、各種の
形態をとることができる。例えば、図10に示す、面発
光レーザ300を有するウェハ1000においては、分
離用半導体層130は、分離線1100に沿って離れて
配置されたドット状の部分半導体層134から構成され
る。
【0068】これらの面発光レーザ200,300を有
するウェハ1000においても、第1の実施の形態にか
かる面発光レーザ100と同様の作用効果を有する。す
なわち、分離線1100に沿って、半導体基板101、
分離用半導体層130および絶縁層122を分離するこ
とにより、面発光レーザ200,300のチップを確実
かつ容易に形成することができる。
【0069】本実施の形態においては、分離線1100
に沿って樹脂系の絶縁層122が不連続に存在するが、
絶縁層122の大きさや配置を適正に設定することで、
ウェハ1000の分離を阻害しないようにできる。ま
た、絶縁層122が存在することで、隣り合う面発光レ
ーザの境界領域での埋込み絶縁層120の膜厚を均一に
でき、素子のバラツキを少なくできる。
【0070】ウェハ1000の分離の方法としては、第
1の実施の形態と同様に、化合物半導体の劈開を利用し
て分離するスクライブ法、およびダイシングの少なくと
も一方を用いることができる。この場合、端面スクライ
ブ法を用いると、ウェハ1000の分離を最も確実に行
うことができる。
【0071】本実施の形態にかかる面発光レーザ20
0,300では、縁部において、分離後の部分半導体層
132,134が不連続に配列した構造を有する。
【0072】[第3の実施の形態]図11は、本実施の
形態にかかる面発光レーザの製造方法の一工程を模式的
に示す平面図であり、図12は、図11のC−C線に沿
った断面図である。図11は、第1の実施の形態を示す
図7に対応する。
【0073】本実施の形態にかかる面発光レーザ400
は、分離用半導体層の構成が第1の実施の形態にかかる
面発光レーザ100と異なる。この点以外は、基本的に
第1の実施の形態と同様であるので、実質的に同じ機能
を有する部分には同一符号を付して、詳細な説明を省略
する。
【0074】図11および図12に示す、面発光レーザ
400を有するウェハ1000においては、チップの境
界領域に沿って2本の分離用半導体層130a,130
bが形成されている。分離用半導体層130a,130
bは、それぞれ連続している。そして、分離用半導体層
130aと分離用半導体層130bとの間には、絶縁層
120aが形成されている。絶縁層120aは、埋込み
絶縁層120と同じ工程で形成される。
【0075】本実施の形態では、ウェハ1000は、分
離線1100に沿って絶縁層120aをダイシングで切
断することによってチップに分離できる。絶縁層120
aは、分離用半導体層130a,130bによって区画
されているため、絶縁層120aにダイシングによって
ある程度圧力がかかっても分離用半導体層130a、1
30bによって外力を分散できる。そのため、面発光レ
ーザ400の特性に悪影響を与えることなく、ダイシン
グによってウェハ1000を分離できる。
【0076】本実施の形態にかかる面発光レーザ400
では、縁部において、分離後の絶縁層120aと、その
内側に分離用半導体層130aもしくは130bが連続
して配置された構造を有する。
【0077】[第4の実施の形態]図13(A)〜
(C)は、本実施の形態の要部を示す部分平面図であ
る。
【0078】本実施の形態にかかる面発光レーザは、分
離用半導体層の構成が第1の実施の形態にかかる面発光
レーザと異なる。この点以外は、基本的に第1の実施の
形態と同様であるので、実質的に同じ機能を有する部分
には同一符号を付して、詳細な説明を省略する。
【0079】本実施の形態では、分離線1100が交差
する領域における分離用半導体層130を補強した構造
を有する。
【0080】例えば、図13(A)に示す例において
は、分離用半導体層130の交差領域において、分離線
1100の一方に対して対称的に1対の半導体層からな
る隅部130c,130cが形成されている。この隅部
130cは、分離用半導体層130と同じ工程でパター
ニングされる。このような隅部130cを形成すること
で、分離用半導体層130のコーナが補強される。その
結果、分離線110に沿ってウェハ1000を分離する
際に、チップのコーナが欠けにくくなる。図示の例で
は、例えば、縦方向の分離線1100に沿って分離した
後、横方向の分離線1100に沿ってその矢印方向に分
離するとこの効果を発揮しやすい。
【0081】図13(B)に示す例においては、分離用
半導体層130の交差領域の一部に、絶縁層124を形
成している。この絶縁層124は、樹脂系材料からなる
埋込み絶縁層120と同じ工程で形成され、半導体より
割れにくいため、分離用半導体層130を分離する際に
チップのコーナが欠けにくくなる。絶縁層124は、図
示の例では、円形の平面形状を有するが、絶縁層124
の平面形状はこれに限定されない。
【0082】同様に、図13(C)に示す例において
は、分離用半導体層130の交差領域に、絶縁層126
を形成している。この絶縁層126は、樹脂系材料から
なる埋込み絶縁層120と同じ工程で形成され、半導体
より割れにくいため、分離用半導体層130を分離する
際にチップのコーナが欠けにくくなる。
【0083】本実施の形態の構造は、基本的に本発明の
面発光レーザに適用でき、例えば、第1および第2の実
施の形態に適用できる。
【0084】以上述べた本実施の形態においては、半導
体基板101にn型バッファ層102からp型コンタク
ト層109までを順次形成しているが、これらは導電型
が逆でもよい。すなわち、図2に示す共振器140にお
いて、バッファ層102は、p型GaAs、下部ミラー
103はp型AlAs層とp型Al0.15Ga0.85As層
とを交互に積層した層、クラッド層104はp型Al
0.5Ga0.5Asからなるp型クラッド層、クラッド層1
06はn型Al0.5Asからなるn型クラッド層、上部
ミラー108はn型Al0.85Ga0.15As層とn型Al
0.15Ga0.85As層とを交互に積層した層、およびコン
タクト層109はn型GaAs、であってもよい。この
場合は、共振器として形成される柱状部が前述したもの
より低抵抗となる。
【0085】導電型を逆にして共振器140を形成した
場合には、後の工程で形成する上部電極113および下
部電極115の極性も逆になる。すなわち、上部電極と
しては、たとえば、金およびゲルマニウムから構成され
る合金層を用いて形成し、また、下部電極としては同じ
く金または亜鉛から構成される合金層を用いて形成され
る。
【0086】また、下部ミラー103と上部ミラー10
8におけるAlとGaの組成比はこれに限定されるもの
ではなく、目的とするレーザ光の波長によって適宜最適
な設計を行って組成を決定することができる。
【0087】以上、本発明を面発光レーザに適用した例
について述べたが、本発明はこれに限定されず、本発明
の要旨の範囲内で各種の態様をとりうる。例えば、本発
明は、半導体層からなる柱状部と樹脂系の材料からなる
埋込み絶縁層を有する面発光型の半導体発光装置に適用
でき、面発光レーザのみならず、面発光型の発光ダイオ
ードにも適用できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にかかる面発光型半
導体レーザを模式的に示す平面図である。
【図2】図1のA−A線に沿った断面図である。
【図3】本発明の第1の実施の形態にかかる面発光型半
導体レーザの製造方法の一工程を模式的に示す平面図で
ある。
【図4】図3のB−B線に沿った断面図である。
【図5】本発明の第1の実施の形態にかかる面発光型半
導体レーザの製造方法の一工程を模式的に示す断面図で
ある。
【図6】本発明の第1の実施の形態にかかる面発光型半
導体レーザの製造方法の一工程を模式的に示す断面図で
ある。
【図7】本発明の第1の実施の形態にかかる面発光型半
導体レーザの製造方法の一工程を模式的に示す平面図で
ある。
【図8】図7のB−B線に沿った断面図である。
【図9】本発明の第2の実施の形態にかかる面発光型半
導体レーザの製造方法の一工程を模式的に示す平面図で
ある。
【図10】本発明の第2の実施の形態にかかる面発光型
半導体レーザの製造方法の一工程を模式的に示す平面図
である。
【図11】本発明の第3の実施の形態にかかる面発光型
半導体レーザの製造方法の一工程を模式的に示す平面図
である。
【図12】図11のC−C線に沿った断面図である。
【図13】(A)〜(C)は、それぞれ、本発明の第4
の実施の形態にかかる面発光型半導体レーザの製造方法
の一工程を模式的に示す平面図である。
【符号の説明】
100、200、300、400 面発光型半導体レー
ザ(面発光レーザ) 101 半導体基板 102 バッファ層 103 下部ミラー 104 n型クラッド層 105 活性層 106 p型クラッド層 108 上部ミラー 109 コンタクト層 110 柱状部 113 上部電極 115 下部電極 116 開口部 120 埋込み絶縁層 120a 絶縁層 130,130a,130b 分離用半導体層 132,134 部分半導体層 140 共振器 150 半導体堆積層 1000 ウェハ 1100 分離線
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 CA05 CA12 CA36 CA63 CA65 CA66 CA74 CA76 5F073 AA07 AA65 AA74 AB02 AB17 CA05 DA02 DA05 DA06 DA22 DA24 DA34 EA29

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、複数の柱状部を有する
    半導体堆積層を形成する工程、 前記柱状部の周囲に樹脂系の材料からなる埋込み絶縁層
    を形成する工程、および、 前記半導体基板および該半導体基板上の層を分離してチ
    ップを形成する工程、を含み、 前記柱状部を有する半導体堆積層を形成する工程におい
    て、前記チップの境界領域に所定パターンの分離用半導
    体層を形成し、 前記埋込み絶縁層を形成する工程において、前記分離用
    半導体層の少なくとも上面を露出させ、かつ、 前記チップを形成する工程において、前記分離用半導体
    層を用いて前記分離が行われる、面発光型の半導体発光
    装置の製造方法。
  2. 【請求項2】 請求項1において、 前記柱状部および前記分離用半導体層は、前記半導体基
    板上に半導体堆積層を形成した後、リソグラフィーおよ
    びエッチングによってパターニングされる、面発光型の
    半導体発光装置の製造方法。
  3. 【請求項3】 請求項1または2において、 前記埋込み絶縁層を形成する工程の後に、所定パターン
    の電極層を形成する工程を有する、面発光型の半導体発
    光装置の製造方法。
  4. 【請求項4】 請求項3において、 前記電極層は、その端部が前記分離用半導体層と離れて
    形成される、面発光型の半導体発光装置の製造方法。
  5. 【請求項5】 請求項1ないし4のいずれかにおいて、 前記分離用半導体層は、前記チップの境界領域に連続し
    て形成され、該分離用半導体層に沿って前記分離が行わ
    れる、面発光型の半導体発光装置の製造方法。
  6. 【請求項6】 請求項1ないし4のいずれかにおいて、 前記分離用半導体層は、前記チップの境界領域に不連続
    に形成され、該分離用半導体層に沿って前記分離が行わ
    れる、面発光型の半導体発光装置の製造方法。
  7. 【請求項7】 請求項1ないし4のいずれかにおいて、 前記分離用半導体層は、前記チップの境界領域に所定間
    隔をおいて2本形成され、両者の分離用半導体層の間で
    前記分離が行われる、面発光型の半導体発光装置の製造
    方法。
  8. 【請求項8】 請求項7において、 前記2本の分離用半導体層の間に、前記埋込み絶縁層と
    同じ工程で絶縁層が形成される、面発光型の半導体発光
    装置の製造方法。
  9. 【請求項9】 請求項1ないし6のいずれかにおいて、 前記分離用半導体層は、その交差領域において補強部が
    形成されている、面発光型の半導体発光装置の製造方
    法。
  10. 【請求項10】 請求項9において、 前記補強部は、前記分離用半導体層のコーナに形成され
    た半導体層からなる、面発光型の半導体発光装置の製造
    方法。
  11. 【請求項11】 請求項9において、 前記補強部は、前記分離用半導体層の交差領域に形成さ
    れた絶縁層からなり、該絶縁層は前記埋込み絶縁層と同
    じ工程で形成される、面発光型の半導体発光装置の製造
    方法。
  12. 【請求項12】 半導体基板に垂直な方向に光を出射す
    る面発光型の半導体発光装置であって、 半導体基板上に形成された、柱状部を有する半導体堆積
    層と、 前記柱状部の周囲に形成された、樹脂系の材料からなる
    埋込み絶縁層と、 前記柱状部の上面の少なくも一部および前記埋込み絶縁
    層の上面の一部に形成された電極層と、 前記半導体基板の縁部に沿って該半導体基板上に形成さ
    れた分離用半導体層と、を含む面発光型の半導体発光装
    置。
  13. 【請求項13】 請求項12において、 前記分離用半導体層は、前記柱状部における半導体堆積
    層と同じ堆積構造を有する、面発光型の半導体発光装
    置。
  14. 【請求項14】 請求項12または13において、 前記電極層は、その端部が前記分離用半導体層と離れて
    位置する、面発光型の半導体発光装置。
  15. 【請求項15】 請求項12ないし14のいずれかにお
    いて、 前記分離用半導体層は、前記半導体基板の周縁に沿って
    連続して形成されている、面発光型の半導体発光装置。
  16. 【請求項16】 請求項12ないし14のいずれかにお
    いて、 前記分離用半導体層は、前記半導体基板の周縁に沿って
    不連続に形成されている、面発光型の半導体発光装置。
  17. 【請求項17】 請求項12ないし14のいずれかにお
    いて、 前記分離用半導体層は、前記半導体基板の周縁に沿って
    形成された絶縁層の内側に形成されている、面発光型の
    半導体発光装置。
  18. 【請求項18】 請求項12ないし16のいずれかにお
    いて、 前記分離用半導体層は、その交差領域において補強部が
    形成されている、面発光型の半導体発光装置。
  19. 【請求項19】 請求項18において、 前記補強部は、前記分離用半導体層のコーナに形成され
    た半導体層からなる、面発光型の半導体発光装置。
  20. 【請求項20】 請求項18において、 前記補強部は、前記分離用半導体層の交差領域に形成さ
    れた絶縁層からなり、該絶縁層は前記埋込み絶縁層と同
    じ層構造を有する、面発光型の半導体発光装置。
  21. 【請求項21】 請求項12ないし20のいずれかにお
    いて、 前記柱状部は、半導体レーザの共振器の少なくとも一部
    を構成する、面発光型の半導体発光装置。
  22. 【請求項22】 請求項12ないし20のいずれかにお
    いて、 前記柱状部は、発光ダイオードの少なくとも一部を構成
    する、面発光型の半導体発光装置。
JP2001101516A 2001-03-30 2001-03-30 面発光型の半導体発光装置およびその製造方法 Expired - Fee Related JP3928695B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001101516A JP3928695B2 (ja) 2001-03-30 2001-03-30 面発光型の半導体発光装置およびその製造方法
US10/095,570 US6660550B2 (en) 2001-03-30 2002-03-13 Surface emission type semiconductor light-emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001101516A JP3928695B2 (ja) 2001-03-30 2001-03-30 面発光型の半導体発光装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007005744A Division JP2007173851A (ja) 2007-01-15 2007-01-15 面発光型の半導体発光装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2002299761A true JP2002299761A (ja) 2002-10-11
JP2002299761A5 JP2002299761A5 (ja) 2005-03-10
JP3928695B2 JP3928695B2 (ja) 2007-06-13

Family

ID=18954813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001101516A Expired - Fee Related JP3928695B2 (ja) 2001-03-30 2001-03-30 面発光型の半導体発光装置およびその製造方法

Country Status (2)

Country Link
US (1) US6660550B2 (ja)
JP (1) JP3928695B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177430A (ja) * 2007-01-19 2008-07-31 Sony Corp 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法
EP2395613A2 (en) 2010-06-11 2011-12-14 Ricoh Company, Ltd. Surface emitting laser device, surface emitting laser array, optical scanning device, image forming apparatus, and method of manufacturing the surface emitting laser device
JP2012089667A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法、及び半導体光素子
US8779435B2 (en) 2011-01-25 2014-07-15 Mitsubishi Electric Corporation Semiconductor device structure and method of manufacturing semiconductor device structure

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
TW200541094A (en) * 2004-06-03 2005-12-16 Yu-Nung Shen Light-emitting diode wafer package and packaging method thereof
US20060208265A1 (en) * 2005-03-17 2006-09-21 Hitachi Cable, Ltd. Light emitting diode and light emitting diode array
US7829440B2 (en) * 2006-08-07 2010-11-09 Semileds Optoelectronics Co. Ltd. Method of separating semiconductor dies
JP5754624B2 (ja) 2010-05-25 2015-07-29 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び面発光レーザ素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1208308A (en) * 1966-10-27 1970-10-14 Matsushita Electric Ind Co Ltd Electroluminescent display devices
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JPH0750807B2 (ja) * 1984-03-28 1995-05-31 東北大学長 接合型半導体発光素子
GB2203894B (en) * 1987-03-03 1990-11-21 Fumio Inaba Surface emission type semiconductor light-emitting device
US5096855A (en) * 1988-05-23 1992-03-17 U.S. Philips Corporation Method of dicing semiconductor wafers which produces shards less than 10 microns in size
FR2640438B1 (fr) * 1988-12-09 1991-01-25 Thomson Csf Procede de realisation de lasers semi-conducteurs et lasers obtenus par le procede
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
US5157001A (en) * 1989-09-18 1992-10-20 Matsushita Electric Industrial Co., Ltd. Method of dicing semiconductor wafer along protective film formed on scribe lines
US5289018A (en) * 1990-08-14 1994-02-22 Canon Kabushiki Kaisha Light emitting device utilizing cavity quantum electrodynamics
JPH04276645A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 化合物半導体ウエーハのダイシング方法
DE69329223T2 (de) * 1992-08-05 2001-04-05 Motorola Inc Seitlich emittierende Superlumineszenzdiode
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
JPH0794825A (ja) 1993-09-24 1995-04-07 Furukawa Electric Co Ltd:The 半導体レーザ素子
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
JPH10209506A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子の製法
JP3622435B2 (ja) * 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177430A (ja) * 2007-01-19 2008-07-31 Sony Corp 発光素子及びその製造方法、並びに、発光素子集合体及びその製造方法
US8183074B2 (en) 2007-01-19 2012-05-22 Sony Corporation Light emitting element, method for manufacturing light emitting element, light emitting element assembly, and method for manufacturing light emitting element assembly
EP2395613A2 (en) 2010-06-11 2011-12-14 Ricoh Company, Ltd. Surface emitting laser device, surface emitting laser array, optical scanning device, image forming apparatus, and method of manufacturing the surface emitting laser device
US8502852B2 (en) 2010-06-11 2013-08-06 Ricoh Company, Ltd. Surface emitting laser device, surface emitting laser array, optical scanning device, image forming apparatus, and method of manufacturing the surface emitting laser device
EP3667841A1 (en) 2010-06-11 2020-06-17 Ricoh Company, Ltd. Surface emitting laser device, surface emitting laser array, optical scanning device, image forming apparatus, and method of manufacturing the surface emitting laser device
JP2012089667A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法、及び半導体光素子
US8779435B2 (en) 2011-01-25 2014-07-15 Mitsubishi Electric Corporation Semiconductor device structure and method of manufacturing semiconductor device structure

Also Published As

Publication number Publication date
US6660550B2 (en) 2003-12-09
US20020142506A1 (en) 2002-10-03
JP3928695B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
JP7128259B2 (ja) 単一チップ直列接続vcselアレイ
JP3791584B2 (ja) 面発光型半導体レーザおよび面発光型半導体レーザアレイ
US6658041B2 (en) Wafer bonded vertical cavity surface emitting laser systems
US11482835B2 (en) VCSEL device with multiple stacked active regions
EP3220493B1 (en) Surface-emitting laser array and laser device
KR20000035147A (ko) 정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는반도체 디바이스
JPH10229248A (ja) 表面発光レーザ及びその製造方法
US7668219B2 (en) Surface emitting semiconductor device
CN113396486A (zh) 具有电介质dbr的磷化铟vcsel
JP4507489B2 (ja) 面発光型半導体レーザ及びその製造方法
JP2005086170A (ja) 面発光型半導体レーザおよびその製造方法
JP3928695B2 (ja) 面発光型の半導体発光装置およびその製造方法
JPH05283796A (ja) 面発光型半導体レーザ
JP2021009999A (ja) 面発光レーザおよびその製造方法
JP2009231820A (ja) 半導体レーザ素子およびその製造方法
CN114552366B (zh) 一种soi基单片集成半导体激光器及其制作方法
US6859476B2 (en) Surface-emitting semiconductor laser and method of manufacturing the same
US20230006421A1 (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element
JP2006324582A (ja) 面発光型半導体レーザおよびその製造方法
JPH11340570A (ja) 光電変換素子およびその製造方法
JP2007173851A (ja) 面発光型の半導体発光装置およびその製造方法
CN113872046B (zh) 具有多个堆叠活性区的vcsel设备
JP2921385B2 (ja) 面発光レーザならびにその製造方法および端面発光レーザの製造方法
KR940011269B1 (ko) 표면 방출형 반도체 레이저 다이오드의 제조방법
JP2002335044A (ja) 面発光型発光素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040402

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees