KR20000035147A - 정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는반도체 디바이스 - Google Patents

정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는반도체 디바이스 Download PDF

Info

Publication number
KR20000035147A
KR20000035147A KR1019990048083A KR19990048083A KR20000035147A KR 20000035147 A KR20000035147 A KR 20000035147A KR 1019990048083 A KR1019990048083 A KR 1019990048083A KR 19990048083 A KR19990048083 A KR 19990048083A KR 20000035147 A KR20000035147 A KR 20000035147A
Authority
KR
South Korea
Prior art keywords
oxide layer
semiconductor device
vcsel
layer
opening
Prior art date
Application number
KR1019990048083A
Other languages
English (en)
Inventor
자야라만비제이세카르
게스케조나단
Original Assignee
맥그라스 달린 에스.
고어 엔터프라이즈 홀딩즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥그라스 달린 에스., 고어 엔터프라이즈 홀딩즈, 인코포레이티드 filed Critical 맥그라스 달린 에스.
Publication of KR20000035147A publication Critical patent/KR20000035147A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18338—Non-circular shape of the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/041—Optical pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 디바이스의 제조 공정을 개시하고 있다. 제조된 반도체 디바이스는 서로 정확히 위치된 상단 산화층 내의 상단 산화 개구 및 하단 산화층 내의 하단 산화 개구와 상단 및 하단 산화층 사이의 콘택층에 대한 전기적 콘택을 포함한다. 이 제조 공정은 산화층 중 하나를 통과하여 에칭시켜 콘택층에서 정지하는 단계, 상단 및 하단 산화층을 가로지르는 하나 또는 그 이상의 구멍을 에칭하는 단계 및 두 산화층 모두를 동시에 산화시키는 단계를 포함한다. 동일한 정렬 단계에서 두 산화층 모두를 통과하는 에칭은 선택적인 산화를 통해 형성된 두 개구의 중심이 정렬되는 것을 보장한다. 광학적으로 펌핑(pumping)되는 수직 공동 표면 방사 레이저를 포함하는 반도체 디바이스의 제조 기술을 사용하면, 기계적인 견고함 및 재생 가능한 제조 구성과 함께 낮은 손실의 굴절률 유도를 달성할 수 있다. 정렬된 산화 개구는 광 에너지를 유도하는 측면 굴절률 윤곽을 제공한다.

Description

정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는 반도체 디바이스{SEMICONDUCTOR DEVICE WITH ALIGNED OXIDE APERTURES AND CONTACT TO AN INTERVENING LAYER}
본 발명은 집적된 단파장 수직 공동(空洞) 표면 방사 레이저(vertical cavity surface emitting laser; VCSEL)에 의해 광학적으로 펌핑(pumping)되는 장파장 VCSEL을 포함하는 반도체 디바이스에 관한 것으로서, 보다 구체적으로는 이러한 반도체 디바이스의 제조 공정에 관한 것이다.
VCSEL은 비소화 갈륨 또는 인화 인듐과 같은 광 활성 물질의 반도체 층을 포함하는 반도체 레이저이다. 그 광 활성 물질은 금속 물질, 유전체 또는 에피택셜 성장의 반도체 물질의 고도의 반사층으로 형성된 반사경 스택(stack) 사이에 개재된다. 통상적으로, 반사경 스택 중 하나는 활성층을 개재하는 반사경 스택에 의해 형성된 공진 공동 내에 형성되는 간섭성 빛의 일부를 통과시키도록 부분적으로 반사성이다.
레이저 조사(照射) 구조는 밀도 반전을 통해 펌핑 전자를 활성 광자로 효과적으로 집속시키기 위해서 활성 영역 내의 캐리어(carrier) 제한 및 공진 공동 내의 광학적 제한을 필요로 한다. 공진 공동 내의 반사 광 에너지의 정상 파동은 광학 모드를 일으키는 특성 단면을 갖는다. 바람직한 광학 모드는, 예컨대 원통형 도파관의 HE11모드와 같은 단일 기본 횡단 모드이다. VCSEL로부터의 단일 모드는 광섬유에 용이하게 결합되고, 낮은 발산을 가지며, 동작시에 본질적으로 단일 주파수이다. 레이저 조사의 임계값에 도달하기 위해서는 VCSEL의 총 이득이 VCSEL의 총 손실과 동일해야만 한다. 유감스럽게도, VCSEL의 크기가 작아서 그 이득의 양은 제한된다. 효과적인 VCSEL이 되기 위해서는 2 개의 요구되는 반사경 중 최소한 하나의 반사도가 약 99.5 % 이상이 되어야만 한다. 이러한 반사도의 반사경이 장파장 활성 영역과 동일한 에피택셜 단계에서 성장하기 어렵기 때문에, 단파장 VCSEL 보다 장파장 VCSEL에서 상기 요구 조건을 충족시키기는 더욱 어렵다. 에피택셜 성장의 반사경 스택이 종종 충분히 높은 반사도를 얻지 못하기 때문에, 일부 VCSEL은 상단부 및 하단부의 반사경 스택을 활성 영역에 대해 웨이퍼 퓨징(wafer fusion)시켜 형성된다.
웨이퍼 퓨징은 실제 물리적인 결합을 형성하기 위해 압력 및 열을 가함으로써 상이한 격자 상수의 물질들을 원자 결합시키는 공정이다. 따라서, 반사경 스택의 하나 또는 둘 모두의 그 활성 영역에 대한 웨이퍼 퓨징은 작은 양의 이득을 보상하기 위해서 그 반사경 중 어느 하나 또는 둘 모두에 의해 제공되는 반사도를 증가시키기 위해 사용되어, 레이저 조사의 임계값은 도달 및 유지될 수 있다.
낮은 임계값 및 높은 효율의 VCSEL 동작에 대한 중요한 요구 조건은 측면 굴절률 편차 또는 VCSEL에 대한 낮은 광 손실을 제공하는 굴절률 유도 메커니즘이다. AlGaAs의 측면 산화 기술은 고효율의 VCSEL을 만들기 위한 굴절률 유도에 사용되어져 왔다. 이러한 측면 산화 기술에서, 메사(mesa)가 VCSEL 웨이퍼의 상단 표면에 엣칭(etching)되며, AlGaAs 층의 노출된 측벽이 수증기에 노출된다. 이 수증기에의 노출은 산화 기간에 따라서 측벽으로부터 중심 수직축을 향하여 어느 정도의 거리에서 AlGaAs를 AlGaOx로 변환시킨다. 이는 측면 굴절률 편차를 일으켜, AlGaOx층이 충분히 얇다면 낮은 손실의 광 도파관을 형성한다.
장파장 VCSEL은 짧은 파장에 광학적으로 결합될 수 있고, 그 짧은 파장에 의해 광학적으로 펌핑될 수 있으며, 전기적으로 펌핑된 VCSEL이 될 수 있다. 자야라만(Jayaraman)에게 허여된 "수직으로 집적된 광 펌프를 구비한 장파장 수직 공동 표면 방사 레이저(LONG WAVELENGTH, VERTICAL CAVITY SURFACE EMITTING LASER WITH VERTICALLY INTEGRATED OPTICAL)"라는 명칭의 미국 특허 제5,513,204호는 장파장 VCSEL을 광학적으로 펌핑하는 단파장 VCSEL의 예를 개시하고 있다.
집적된 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL을 제조하는데 있어서의 두 가지 주요 요구 조건은 단파장 VCSEL의 p 형 물질로 도핑(doping)된 층 및 n 형 물질로 도핑된 층 둘 모두에 대한 전기적 콘택과 더불어 웨이퍼 면적에 2 개의 VCSEL의 광학 모드를 정확히 정렬시키는 것이다.
이는 종래에 단파장 펌프 VCSEL의 광학 모드를 정하기 위해 산화를 사용하고, 장파장 VCSEL의 광학 모드를 정하기 위해 패터닝(patterning)된 웨이퍼 퓨징을 사용하여 달성되었다. 이는 어려운 정밀 작업인 전체 웨이퍼에 걸친 초미세한 적외선 사진 석판 기술을 필요로 하는 문제점이 있다.
본 발명은 반도체 디바이스의 제조 공정을 제공한다. 이 제조 공정에 있어서, 단파장 VCSEL은 상단 장파장 분포 브래그(Bragg) 반사기 상에 에피택셜 성장되고, 상단 장파장 브래그 반사기와 함께 집적된다. 장파장 활성 영역은 하단 장파장 분포 브래그 반사기에 웨이퍼 퓨징된다. 상단 장파장 분포 브래그 반사기는 장파장 활성 영역에 웨이퍼 퓨징되어, 단파장 VCSEL 밑에 장파장 VCSEL을 만든다. 단파장 VCSEL은 AlGaAs의 상단 산화층을 포함한다. 장파장 VCSEL은 AlGaAs의 하단 산화층을 포함한다. n 형 물질로 도핑된 콘택층은 AlGaAs의 상단 산화층 및 AlGaAs의 하단 상화층 사이에 개재된다. P 형 금속은 반도체 디바이스의 p 콘택을 만들기 위해 단파장 VCSEL의 상단 표면에 용착된다. 메사는 단파장 VCSEL 내에서 n 형 물질로 도핑된 콘택층 밑으로 에칭되어, 메사 둘레의 영역을 형성한다. N 형 금속은 반도체 디바이스의 n 콘택을 만들기 위해서 상기 영역에 용착된다. 하나 또는 그 이상의 구멍이 메사의 상단부 상에서 p 형 금속 용착 둘레에 불연속 고리 형상으로 p 형 금속 용착으로부터 방사상으로 외부를 향해 패터닝된다. 이 패터닝된 하나 또는 그 이상의 구멍은 메사의 상단부로부터 AlGaAs의 상단 산화층 및 AlGaAs의 하단 산화층 둘 모두를 통과하여 아래쪽으로 에칭되고, 이 하나 또는 그 이상의 에칭된 구멍은 단일 단계로 산화되어, 단파장 VCSEL의 상단 산화물 개구 및 장파장 VCSEL의 하단 산화물 개구를 형성한다. 이 상단 산화물 개구 및 하단 산화물 개구는 반도체 디바이스의 중심 수직축을 따라 동일 선상에 위치한다.
본 발명의 예시적인 실시예에 따르면, 상기 제조된 반도체 디바이스는 단파장 VCSEL을 포함한다. 이 단파장 VCSEL은 상단 산화층을 포함한다. 장파장 VCSEL은 단파장 VCSEL과 함께 단일 반도체로 집적되며, 단파장 VCSEL에 의해 광학적으로 펌핑된다. 이 장파장 VCSEL은 하단 산화층을 포함한다. 상단 산화물 개구는 상단 산화층에 의해 정해지며, 하단 산화물 개구는 하단 산화층에 의해 정해진다. n 형 물질로 도핑된 콘택층은 상단 산화층 및 하단 산화층 사이에 개재된다. 이 반도체 디바이스는 중심 수직축을 제공하며, 상단 산화물 개구 및 하단 산화물 개구는 각각 모두 중심 수직축에 직교하는 개별적인 평면 내의 중심 수직축을 중심으로 집중된다.
본 발명의 기타 특징 및 장점은 본 발명의 특징들을 예시적으로 도시한 첨부된 도면을 참조하여 후술하는 설명으로부터 명백해질 것이다.
도 1은 본 발명에 따른 반도체 디바이스의 상단부의 평면도.
도 2는 도 1의 A-A' 선을 따라 절단한 입면도.
도 3은 본 발명에 따라 반도체 디바이스를 제조하는 공정 흐름도.
*도면의 주요 부분에 대한 도면 부호의 설명*
10 : n 형 금속 콘택(contact)
12 : 메사(mesa)
14 : p 형 금속 콘택
16 : 산화 구멍
18 : 산화물 개구
22 : 하단 반사경
24 : 활성 영역
26 : 상단 반사경
28 : 하단 산화층
38 : 상단 산화층
44 : 단파장 VCSEL
46 : 장파장 VCSEL
본 명세서에서, "상단(top)" 또는 "상측(upper)"은 기판으로부터 멀어지는 반도체 디바이스의 영역을 지칭하는 용어이고, "하단(bottom)" 또는 "하측(lower)" 기판을 향한 반도체 디바이스의 영역을 지칭하는 용어이다.
도면에 도시된 바와 같이, 장파장 VCSEL은 단일체로 집적된 반도체 디바이스 내에서, 단파장 VCSEL에 광학적으로 결합되고 단파장 VCSEL에 의해 광학적으로 펌핑된다. 본 발명에 따른 반도체 디바이스는 웨이퍼 크기로 집적된 회로 시스템 내에서 그룹 또는 어레이(array)로 제조될 수 있다.
단일체로 집적된 반도체 디바이스를 성공적으로 제조하기 위해서는 웨이퍼 크기에 2 개의 VCSEL의 광학 모드를 정확하게 정렬시키는 능력 및 단파장 VCSEL의 p 물질 및 n 물질 둘 모두에 대한 전기적 콘택을 형성하는 능력이 요구된다.
장파장 VCSEL의 광학 모드를 정하기 위한 패터닝된 웨이퍼 퓨징 및 단파장 VCSEL 펌프의 광학 모드를 정하기 위한 산화를 사용하는 이전의 시도는 종종 어려운 기술인 전체 웨이퍼에 대한 정확하고 초미세한 적외선 사진 석판 기술을 요구하였다.
장파장 VSCEL의 광학 모드를 정하기 위한 패터닝된 웨이퍼 퓨징 및 단파장 펌프의 광학 모드를 정하기 위한 산화의 사용 보다 더 좋은 기술은 처리 공정 동안에 수동 정렬이 필요 없는 자체 정렬 처리를 사용하는 것이다. 자체 정렬 처리에 있어서, 깊은 메사가 2 개의 각 VCSEL 내의 산화층을 지나 에칭된다. 그 다음, 2 개의 산화층은 동시에 산화된다. 2 개의 산화층 내의 2 개의 산화물 개구는 각각 자가 정렬되지만, 두 산화층 사이의 층에 대한 전기적 콘택을 만들 수 없다.
전술한 단점 및 기타 단점을 극복하기 위해서, 본 발명은 단파장 VCSEL에 광학적으로 결합되고 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL을 포함하는 단일체로 집적된 반도체 디바이스의 제조 공정을 제공한다. 제조된 반도체 디바이스에는 2 개의 산화층에 각각 2 개의 수직으로 정렬된 산화물 개구가 있으며, 2 개의 산화층 사이의 층에 전기적 콘택이 형성된다.
합성층의 반도체 디바이스가 복수 개의 층을 포함하는 웨이퍼로부터 제조되는 도 1 및 도 2를 참조하여 그 제조 공정을 설명한다. 도 1은 제조된 단일체로 집적된 반도체 디바이스의 상단을 도시하고 있다. 도 1을 참조하면, n 형 금속 콘택(10)은 제조된 반도체 디바이스의 콘택층 상에 용착되었다. n 형 금속 콘택(10)은 클로버잎 형상의 단면 구성의 메사(12)를 둘러 싸고 있다. p 형 금속 콘택(14)은 클로버잎 형상의 메사(12) 위에 용착되었다. 4 개의 깊은 산화 구멍의 세트(set)(16)는 클로버잎 형상의 메사(12)에 의해 정해지며, 메사(12) 내에서 상하로 연장된다. 4 개의 깊은 산화 구멍(16)은 단일체로 집적된 회로 내에서 수직으로 정렬된 상단 산화물 개구(18) 및 하단 산화물 개구(도 1에 도시되지 않음)를 둘러싼다.
도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다. 도 2를 참조하면, 제조된 단일체로 집적된 반도체 디바이스의 복수 개의 층은 하단 1300 nm 반사경(22), 이 하단 1300 nm 반사경(22) 위에 배치된 1300 nm의 활성 영역(24) 및 이 1300 nm의 활성 영역(24) 위에 배치된 상단 1300 nm 반사경(26)을 포함하는데, 여기서 상단 1300 nm 반사경(26)은 하단 산화층(28) 내의 하단 산화물 개구(30)를 정하는 하단 산화층(28)을 포함한다. 이 하단 산화층(28)은 1300 nm의 활성 영역(24)에 해당한다.
제조된 반도체 디바이스 내의 복수 개의 층은 n 형 물질로 도핑된 하단 850 nm 반사경(34)을 포함한다. 이 n 형 물질로 도핑된 하단 850 nm 반사경(34)은 상단 1300 nm 반사경(26) 위로 에필택셜 성장되고, 상단 1300 nm 반사경(26)과 집적된다. 하단 850 nm 반사경(34)은 반도체 디바이스의 콘택층(36)을 포함한다. n 형 금속 콘택(10)은 n 형 물질로 도핑된 콘택층(36)에 인가되어 클로바잎 형상의 메사(12)를 부분적으로 둘러싼다. 상단 산화층(38)은 상단 산화물 개구(18)를 정하며 콘택층(36) 위에 위치된다. 제조된 다중층 반도체 디바이스는 하단 850 nm 반사경(34) 위에 배치된 850 nm의 활성 영역(도 2에서 도면 부호를 붙이지 않음) 및 이 850 nm의 활성 영역 위에 배치된 p 형 물질로 도핑된 상단 850 nm 반사경(42)을 포함한다.
본 발명에 따른 반도체 디바이스의 제조 동안에, 얕은 메사(12)가 반도체 웨이퍼 내에서 전기적으로 콘택될 n 형 물질로 도핑된 하단 850 nm 반사경(34)의 콘택층(36) 아래로 에칭된다. 콘택층(36)의 노출된 영역은 상기 에칭된 메사(12)를 부분적으로 둘러싸는 영역을 제공한다. 콘택층(36)은 상단 산화층(38) 및 하단 산화층(28) 사이에 위치된다.
깊은 산화 구멍(16)(도 1)은 메사(12)의 상단으로부터 단파장 VCSEL(44) 내의 상단 산화층(38) 및 장파장 VCSEL(46) 내의 하단 산화층(28) 둘 모두를 지나 메사(12)를 통해 아래쪽으로 에칭된다. 4 개의 깊은 산화 구멍(16)은 도 1의 상단부의 도면에 도시되어 있다. 도 2의 단면도에는 4 개의 깊은 산화 구멍 중 2 개가 도시되어 있다.
p 형 금속 콘택(14)은 단파장 VCSEL(44)의 p 형 물질로 도핑된 상단 850 nm 반사경(42)에 인가된다. n 형 금속 콘택(10)은 콘택층(36)의 영역 상에 인가된다.
도 2를 참조하면, 전류는 완료된 단일체 집적 회로 내에서, 깊은 산화 구멍들간의 클로버잎 형상의 메사 구조(12) 내의 상단 산화물 개구(18)를 통해, p 형 금속 콘택으로 n 형 금속 콘택(10)으로부터 콘택 영역까지의 경로로 이동할 수 있다.
본 발명에 따라 단일체 반도체 디바이스의 제조 동안에 상단 산화물 개구(18) 및 하단 산화물 개구(30)를 동시에 산화시키는 것은 단일체 반도체 디바이스 내에서 단파장 VCSEL(44)의 광학 모드로 장파장 VCSEL(46)의 광학 모드를 정렬시킨다.
하단 산화물 개구(30)는 장파장 VCSEL(46)의 광학 모드를 정한다. 상단 산화물 개구(18)는 단파장 VCSEL(44)의 광학 모드를 정하고, 최소한 부분적으로 단파장 VCSEL(44) 내의 전류 경로를 정한다.
에피택셜 성장 구조 내의 다중 활성 영역에 해당하는 수직으로 정렬된 다중 산화물 개구는 본 명세서에 설명된 바와 같이 달성될 수 있다. 도 2를 참조하면, 각 산화물 개구(18, 30)는 각 산화층(38, 28)의 평면상에 배치되어 있다. 각 산화물 개구가 배치된 평면에 수직이고 각 산화물 개구의 중심을 통과하는 각 중심선은 본 발명에 따라 또 다른 중심선과 거의 동일 선상에 위치한다. 중요하게는, 각 산화물 개구의 중심선은 반도체 디바이스의 공통 중심 수직축(48)을 따라 또 다른 산화물 개구의 중심선과 동일 선상에 위치한다.
반도체 디바이스를 제조하는 공정에 있어서, 각 수직으로 정렬된 산화물 개구는 습식 산화를 통해 반도체 층을 낮은 유전 상수의 절연성 산화층으로 변환시킴으로써 형성된다. 결과 산화물 개구는 모든 산화층에 걸쳐 구멍 또는 다중 구멍을 에칭하고 이 구멍 또는 이 구멍들에 대한 에칭 마스크(mask)를 단일 정렬 단계(통상적인 사진 석판 단계임) 내에서 정함으로써 정렬된다. 이 에칭 다음에는 모든 층을 동시에 산화시키는 단일 산화 단계가 뒤따른다.
전기적으로 펌핑되는 단파장 VCSEL 및 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL의 광학 모드의 정확한 정렬은 광학적으로 펌핑되는 장파장 구조의 제조에 있어서 중요한 특징이다. 종래 기술에 따르면, 전기적으로 펌핑된 단파장 VCSEL 및 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL의 광학 모드를 정렬하기 위해서는, 장파장 개구를 정하기 위해서 패터닝된 웨이퍼 퓨징을 사용하였고 단파장 개구를 정하기 위해서 측면 산화를 사용하였으며, 그 다음 적외선 사진 석판 기술을 사용하여 이러한 산화물 개구 및 패터닝된 퓨징 개구를 수동으로 정렬시켰다. 이는 어렵고 시간 소모적인 공정이며, 항상 만족스럽게 정렬되지 않는다.
2 개의 VCSEL의 개구를 정렬시키는 한가지 더 좋은 방법은 각 산화층 내에 개구를 형성하기 위해 각 VCSEL 내의 산화층을 동시에 산화시키는 것이다. 선택적인 산화 후에 형성된 개구는 에칭된 구멍 또는 다중 구멍이 850 nm의 단파장 펌프 VCSEL 및 1300 nm의 장파장 VCSEL의 산화층을 통과하여 형성되면 자동적으로 정렬된다.
에칭된 구조(즉, 깊은 산화 구멍의 세트)가 개구의 전체 주변부 둘레에서 연속이 아니기 때문에, 전류의 경로는 그 구조의 상단의 에칭된 구멍의 p 금속으로부터 빠르게 안쪽 방향으로 2 개의 산화층 사이의 n 층(즉, 콘택층) 내의 에칭된 구멍의 n 금속으로 빠르게 바깥쪽 방향까지 존재한다. 본 발명의 공정을 사용하면, 850 nm의 단파장 펌프 VCSEL 및 1300 nm의 장파장 VCSEL 내에 수직으로 정렬된 개구를 반복적으로 형성할 수 있고, 또한 850 nm의 단파장 펌프 VCSEL의 p 물질 및 n 물질 둘 모두를 전기적으로 콘택시킬 수 있다.
깊은 구멍 또는 구멍들을 에칭하는 공정은 상단 산화물 개구의 크기 및 하단 산화물 개구의 크기간의 차이를 설계하는 본 발명에 따라 제어될 수 있다. 예컨대, 본 발명의 공정에 따라 구멍(또는 구멍들)의 상단이 구멍(또는 구멍들)의 하단 보다 더 넓게 하도록 측벽에 테이퍼(taper)를 도입할 수 있다. 이러한 테이퍼를 도입하면, 상단 산화물 개구 및 하단 산화물 개구가 단일체로 집적된 반도체 디바이스의 중심 수직축을 따라 동일 선상에 위치하고, 상단 산화물 개구 및 하단 산화물 개구가 그 중심 수직축에 수직인 평면 상에 위치하면, 중심 수직축에서 측정된 하단 산화물 개구의 직경 및 크기는 중심 수직축에서 측정된 상단 산화물 개구의 직경 및 크기보다 더 크다. 이 경우, 동일한 산화층의 선택적인 산화는 하단 개구가 상단 개구보다 더 넓게 만든다.
또한, 본 발명의 공정을 사용하여 AlGaAs의 알루미늄 합성물, AlGaAs의 두께, 산화층의 도핑 농도 또는 기타 관련된 매개 변수를 제어함으로써, 산화층 및 산화층 내에 정해진 개구를 설계할 수 있다. 또한, 결과 개구도 정렬될 것이지만, 그 크기는 동일하지 않다.
또한, 특정 개구의 형상을 설계하는 본 발명의 공정에서 구멍의 갯수, 형상 및 위치를 제어할 수 있다.
본 발명의 특정 응용은 광학적으로 펌핑된 장파장 VCSEL의 제조에 사용될 수 있다. 광학적으로 펌핑된 구조는 2 개의 단일체로 집적된 VCSEL을 포함한다. 이 2 개의 상단 VCSEL은 단파장으로 레이저 광선을 방사하도록 전기적으로 펌핑된다. 상단 VCSEL에 의해 방사되는 단파장 레이저 광선은 장파장으로 레이저 광선을 방사하도록 하단 VCSEL을 자극한다.
도 3은 본 발명에 따른 반도체 디바이스의 제조를 설명하는 공정 흐름도이다. 본 발명에 따라 합성층의 반도체 디바이스를 만들기 위해서, 둘 또는 그 이상의 활성 영역에 해당하는 둘 또는 그 이상의 산화층을 포함하는 구조를 에피택셜 성장시킨다. 도 3을 참조하면, 도면 부호 50의 단계에서는 집적된 상단 1300 nm 분산 브래그 반사기(Distributed Bragg Reflector; DBR)로 850 nm의 펌프 레이저를 성장시킴으로써 이 구조의 특정 예를 만들 수 있다. 도면 부호 52의 단계에서는 1300 nm 활성 영역을 하단 1300 nm DBR에 퓨징시킨다. 도면 부호 54의 단계에서는 광학적으로 펌핑된 VCSEL을 구성하는 적절한 구조를 형성하기 위해서 상단 1300 nm DBR을 1300 nm의 활성 영역에 웨이퍼 퓨징시킨다.
850 nm 펌프 VCSEL 및 집적된 상단 1300 nm DBR 각각은 둘레의 에피택셜 층에 대해 선택적으로 산화될 수 있는 높은 비율의 AlGaAs 층을 갖는다. 850 nm 펌프 VCSEL의 n 물질로 도핑된 n 물질 콘택층은 2 개의 높은 비율의 AlGaAs 층 사이에 위치된다. 이 웨이퍼 크기의 제조 공정 단계에서, 집적된 반도체 디바이스는 850 nm의 VCSEL을 포함하며, 이 850 nm의 VCSEL은 그 아래의 집적된 1300 nm VCSEL에 광학적으로 결합된다.
웨이퍼를 에피택셜 성장시키고 집적된 1300 nm의 VCSEL에 광학적으로 결합된 850 nm의 VCSEL을 만드는 필요한 웨이퍼 퓨징 단계를 수행한 후에, 도면 부호 56의 단계에서는 집적된 반도체 디바이스의 상단 p 형 콘택을 형성하기 위해서, 웨이퍼의 850 nm의 펌프 VCSEL의 상단 표면 상에 p 금속을 용착시킨다.
그 다음, 도면 부호 58의 단계에서는 그 상단 표면에 p 금속 용착을 포함하는 메사를 웨이퍼 내의 850 nm의 VCSEL의 n 형 물질로 도핑된 콘택층을 향한 아래 방향으로 에칭시킨다. 이는 최소한 부분적으로 에칭된 메사를 둘러싸는 영역을 형성한다. 이 에칭은, 예컨대 건식 플라스마(plasma) 기반형 에칭 또는 습식 화학적 에칭을 포함할 수 있다. 메사 에칭이 완료된 후에, 도면 부호 60의 단계에서는 n 콘택 금속을 상기 에칭된 영역에 용착시킨다.
그 다음, 도면 부호 62의 단계에서는 p 형 금속 콘택 및 n 형 금속 콘택 둘 모두를 빠른 가열 냉각 공정으로 합금화한다. 그러면, 단일체로 집적된 회로의 850 nm의 펌프 VCSEL을 전기적으로 펌핑하는 전기적 콘택층이 형성된다.
본 명세서에서 금속 형태 및 도핑을 나타내기 위해 사용된 "p" 및 "n"은 본 발명의 범위 내에서 상호 반대로 사용할 수 있다.
그 다음, 도면 부호 64의 단계에서는 반도체 디바이스를 SiNx로 피복시키는데, 이 SiNx는 후속 산화 단계 동안에 p 형 및 n 형 금속 콘택 둘 모두를 보호하는 기능을 하고, 후속되는 메사를 통과하여 아래 방향으로 구멍을 에칭하는 공정 동안에 재생 가능한 수직 측벽의 형성을 돕는다.
SiNx의 용착 후에, 도면 부호 66의 단계에서는 에칭될 하나 또는 그 이상의 구멍을 메사의 상단에 패터닝한다. 이 패터닝된 구멍은 중심 수직축에서 측정되었을 때 p 금속 용착의 바깥 방향으로 방사상으로 형성된다. 도면 부호 68의 단계에서는 그 구멍을 SiNx를 통과하여 아래 방향으로 메사의 상단으로부터 상단 AlGaAs 산화층 및 하단 AlGaAs 산화층 둘 모두를 통과하여 웨이퍼 내로 에칭한다. 이 에칭된 구멍은 p 금속 용착 둘레의 불연속적인 고리를 형성한다.
그 구멍을 에칭한 후에, 도면 부호 70의 단계에서는 이 특정 실시예에서 2 개의 수직으로 정렬된 산화물 개구를 형성하는 단일 산화 단계를 수행한다. 하단 산화물 개구는 중심 수직축을 향해 그리고 중심 수직축을 따라 방사상 내부로 1300 nm VCSEL의 광학 모드를 한정한다. 본 명세서에서 개시한 바와 같이 동일한 정렬 단계에서 상단 산화층 및 하단 산화층 둘 모두를 통과하여 에칭을 하면, 2 개의 개구의 중심이 선택적인 산화를 통해 형성된 후 정렬되게 된다.
단일 산화 단계에 뒤이어, 도면 부호 72의 단계에서는 SiNx 피복을 에칭으로 제거한다. 도면 부호 74의 단계에서는 1300 nm 비반사성 피복의 기능을 하는 얇은 SiNx 피복을 디바이스에 용착시킨다. 도면 부호 76의 단계에서는 850 nm의 p 형 및 n 형 전기적 콘택에 대한 접근을 허용하도록 비반사성 피복을 패터닝 및 에칭한다. 이 비반사성 피복은 광학적으로 펌핑되는 디바이스의 개구에 걸쳐 유지된다. 이제, 디바이스가 완료되었다.
전술한 공정에 의해 생산된 각 단일체로 집적된 다중층 반도체 디바이스는 단파장 VCSEL에 광학적으로 결합되고 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL을 포함하며, 바람직한 실시예에서는 단파장 VCSEL이 장파장 VCSEL 위에 배치된다. 본 발명의 공정을 사용하면, 반도체 디바이스의 어레이를 웨이퍼 크기로 제조할 수 있을 것으로 예상된다.
제조된 반도체 디바이스의 층은 단파장 VCSEL의 부분인 제1 산화층 및 장파장 VCSEL의 부분인 제2 산화층을 포함한다. 제1 산화물 개구는 제1 산화층에 의해 정해지며, 제2 산화물 개구는 제2 산화층에 의해 정해진다. 제1 산화물 개구 및 제2 산화물 개구는 중심 수직축에 대해 수직으로 정렬된다. n 형 금속 콘택은 제1 산화층 및 제2 산화층 사이에 개재되는 반도체 디바이스 내의 콘택층에 인가된다.
비록 본 발명을 몇몇 특정 실시예로 설명하였지만, 본 발명의 범위를 벗어남이 없이 다양한 변형이 가능함은 물론이다.
본 발명의 반도체 디바이스의 제조 공정에 따라 반도체 디바이스를 제조하면, 동일한 정렬 단계에서 상단 산화층 및 하단 산화층 모두를 통과하는 에칭으로 선택적인 산화를 통해 형성된 두 개구의 중심을 정렬할 수 있다. 또한, 광학적으로 펌핑되는 VCSEL을 포함하는 반도체 디바이스의 제조 기술을 사용함으로써 기계적인 견고함 및 재생 가능한 제고 구성과 함께 낮은 손실의 굴절률 유도를 달성할 수 있다.

Claims (35)

  1. 반도체 디바이스(device)의 제조 공정에 있어서,
    제조된 반도체 디바이스는 상단 산화층에 의해 정해진 상단 산화물 개구, 하단 산화층에 의해 정해진 하단 산화물 개구 및 상단 산화층 및 하단 산화층 사이에 배치되어 전기적 콘택에 사용되는 콘택을 포함하며,
    제조된 반도체 디바이스는 중심 수직축을 제공하고, 상기 상단 산화물 개구 및 하단 산화물 개구는 그 중심 수직축을 따라 동일 선상에 위치하는 것으로서,
    상단 산화층을 통과하여 에칭(etching)하여 콘택층에서 정지하는 단계와,
    상단 산화층 및 하단 산화층을 가로지르는 하나 또는 그 이상의 구멍을 에칭하는 단계와,
    상단 산화층 및 하단 산화층 둘 모두를 동시에 산화시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 공정.
  2. 제1항에 있어서, 하단 산화물 개구의 크기에 관련하여 상단 산화물 개구의 크기를 제어하는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  3. 제2항에 있어서, 상단 산화층 및 하단 산화층의 도핑(doping) 농도를 제어하는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  4. 제2항에 있어서, 상단 산화층 및 하단 산화층에 대한 인접한 경사 윤곽을 제어하는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  5. 제2항에 있어서, 상단 산화층 및 하단 산화층의 층 두께를 제어하는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  6. 제2항에 있어서, 하단 산화층의 층 구성에 관련하여 상단 산화층의 층 구성을 제어하는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  7. 제1항에 있어서, 제조된 반도체 디바이스에 있어서, 상단 산화물 개구의 크기는 하단 산화물 개구의 크기와 상이한 것인 반도체 디바이스의 제조 공정.
  8. 제1항에 있어서, 상기 반도체 디바이스는 단파장 수직 공동(空洞) 표면 방사 레이저(vertical cavity surface emitting laser; VCSEL)에 의해 펌핑되는 장파장 VCSEL을 포함하고, 단파장 VCSEL의 파장은 장파장 VCSEL의 파장 보다 짧은 것인 반도체 디바이스의 제조 공정.
  9. 제8항에 있어서, 상단 산화층은 단파장 VCSEL 내에 있고, 하단 산화층은 장파장 VCSEL 내에 있는 것인 반도체 디바이스의 제조 공정.
  10. 제8항에 있어서, 각 상단 산화층 및 하단 산화층은 각각 활성 영역에 해당하는 것인 반도체 디바이스의 제조 공정.
  11. 반도체 디바이스에 있어서,
    하단 산화층에 정해진 하단 산화물 개구 상부의 상단 산화층에 정해진 상단 산화물 개구와,
    상단 산화층 및 하단 산화층 사이의 콘택층에 대한 전기적 콘택
    을 포함하는 것을 특징으로 하는 반도체 디바이스.
  12. 제11항에 있어서, 상단 산화물 개구는 단파장 VCSEL의 부분이고,
    하단 산화물 개구는 장파장 수직 공동 표면 방사 레이저(VCSEL)의 부분이며,
    단파장 VCSEL은 장파장 VCSEL을 광학적으로 펌핑(pumping)하는 것인 반도체 디바이스.
  13. 반도체 디바이스에 있어서,
    상단 산화층을 포함하는 단파장 수직 공동 표면 방사 레이저(VCSEL)와,
    하단 산화층을 포함하며, 상기 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL과,
    상단 산화층에 의해 정해지는 상단 산화물 개구와,
    하단 산화층에 의해 정해지는 하단 산화물 개구와,
    상단 산화층 및 하단 산화층 사이에 개재되는 콘택층
    을 포함하는 복수 개의 반도체 층을 포함하는 것을 특징으로 하는 반도체 디바이스.
  14. 제13항에 있어서, 상기 장파장 VCSEL은
    하단 반사경과,
    상기 하단 반사경에 웨이퍼 퓨징(wafer fusing)된 활성 영역과,
    상기 활성 영역에 웨이퍼 퓨징된 상단 반사경
    을 포함하는 것인 반도체 디바이스.
  15. 제13항에 있어서, 장파장 VCSEL은 그 파장이 약 1250 nm 내지 약 1650 nm 범위인 레이저 광선을 방사하는 것인 반도체 디바이스.
  16. 제13항에 있어서, 상기 반도체 디바이스는 중심 수직축을 제공하고,
    상단 산화물 개구 및 하단 산화물 개구는 각각 상기 중심 수직축에 직교하는 개별적인 평면에서 중심 수직축을 중심으로 하는 것인 반도체 디바이스.
  17. 제13항에 있어서, 상기 단파장 VCSEL은 p 형 물질로 도핑된 상단 반사경인 것인 반도체 디바이스.
  18. 제17항에 있어서, p 형 물질로 도핑된 상단 반사경 및 n 형 물질로 도핑된 콘택층에 인가된 한 쌍의 전기적 콘택을 더 포함하는 것인 반도체 디바이스.
  19. 제13항에 있어서, 상기 단파장 VCSEL은
    한 쌍의 반사경 및 이 한 쌍의 반사경 사이에 개재된 활성 영역을 포함하는 것인 반도체 디바이스.
  20. 제13항에 있어서, 상기 단파장 VCSEL의 파장은 약 700 nm 내지 약 1050 nm의 범위 내인 것인 반도체 디바이스.
  21. 제13항에 있어서, 광 에너지가 상단 산화물 개구 및 하단 산화물 개구에 의해 유도되는 것인 반도체 디바이스.
  22. 제13항에 있어서, 상기 상단 산화층 및 하단 산화층은 측면 굴절률 유도기를 형성하는 것인 반도체 디바이스.
  23. 제18항에 있어서, 전류는 p 형 물질로 도핑된 상단 반사경, 상단 산화물 개구 및 n 형 물질로 도핑된 콘택층을 포함하는 전류 경로를 통해 흐르도록 제한되는 것인 반도체 디바이스.
  24. 반도체 디바이스에 있어서,
    단파장 수직 공동 표면 방사 레이저(VCSEL)와,
    상기 단파장 VCSEL에 의해 광학적으로 펌핑되는 장파장 VCSEL과,
    상기 단파장 VCSEL에 배치된 상단 산화층과,
    상기 장파장 VCSEL에 배치된 하단 산화층과,
    상기 상단 산화층 및 하단 산화층 사이에 개재된 콘택층과,
    상단 산화층 및 하단 산화층 내에 위치되어 이 반도체 디바이스의 광학 모드를 비율 유도(index guiding)하는 수단
    을 포함하는 것을 특징으로 하는 반도체 디바이스.
  25. 중심 수직축을 갖는 반도체 디바이스의 제조 공정에 있어서,
    상단 장파장 분산 브래그(Bragg) 반사기와 함께 집접된 단파장 수직 공동 표면 방사 레이저(VCSEL)를 에피택셜(epitaxial) 성장시키는 단계와,
    장파장 활성 영역을 하단 장파장 분산 브래그 반사기에 웨이퍼 퓨징시키는 단계와,
    상기 상단 장파장 분산 브래그 반사기를 장파장 활성 영역에 웨이퍼 퓨징시켜 단파장 VCSEL 밑에 장파장 VCSEL을 형성하는 단계여기서, 단파장 VCSEL은 AlGaAs의 상단 산화층을 포함하고, 장파장 VCSEL은 AlGaAs의 하단 산화층을 포함하고, 상기 AlGaAs의 상단 산화층 위에 제1 콘택층이 배치되고, AlGaAs의 상단 산화층 밑 AlGaAs의 하단 산화층 사이에 제2 콘택층이 개재됨와,
    상기 제1 콘택층 상에 제1 금속을 용착하여 반도체 디바이스의 제1 콘택을 형성하는 단계와,
    단파장 VCSEL 내에서 상기 제2 콘택층까지 아래쪽으로 메사를 에칭시켜서 메사 둘레에 영역을 형성하는 단계와,
    상기 영역 내에 제2 금속을 용착하여 반도체 디바이스의 제2 콘택을 형성하는 단계와,
    상기 메사의 상단에 하나 또는 그 이상의 구멍을 불연속적인 고리 형상으로 패터닝(patterning)하는 단계와,
    메사의 상단으로부터 AlGaAs의 상단 산화층 밑 AlGaAs의 하단 산화층 둘 모두를 통과하여 아래쪽으로 상기 패터닝된 하나 또는 그 이상의 구멍을 에칭하는 단계와,
    단일 단계에서 상기 하나 또는 그 이상의 에칭된 구멍을 산화시켜, 단파장 VCSEL에 상단 산화 개구 및 장파장 VCSEL에 하단 산화 개구를 형성하는 단계여기서, 상단 산화 개구 및 하단 산화 개구는 중심 수직축을 따라 동일 선상에 위치함
    를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 공정.
  26. 제25항에 있어서, 상기 패터닝된 구멍을 상단 산화층 및 하단 산화층을 통과하여 에칭시키는 단계는 단일 단계에서 수행되는 것인 반도체 디바이스의 제조 공정.
  27. 제25항에 있어서, 하나 또는 그 이상의 구멍을 패터닝하기 전에, 디바이스 위에 SiNx의 피복을 용착시키는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  28. 제27항에 있어서, SiNx의 피복을 제거하는 단계와,
    디바이스 위에 장파장 비반사성 피복을 용착시키는 단계와,
    비반사성 코팅을 패터닝하는 단계와,
    상기 제1 콘택 및 제2 콘택에 대한 접근을 허용하도록 비반사성 피복을 에칭하는 단계
    를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  29. 제25항에 있어서, 상단 산화층 및 하단 산화층 각각은 주변 에피택셜 층에 대하여 선택적으로 산화될 수 있는 것인 반도체 디바이스의 제조 공정.
  30. 제25항에 있어서, 단파장 VCSEL 내의 메사의 에칭은 건식 플라스마(plasma) 기반형 에칭을 사용하는 것인 반도체 디바이스의 제조 공정.
  31. 제25항에 있어서, 단파장 VCSEL 내의 메사의 에칭은 습식 화학적 에칭을 사용하는 것인 반도체 디바이스의 제조 공정.
  32. 제25항에 있어서, 상기 에칭된 메사는 단파장 VCSEL의 상단 표면 상에 제1 금속을 포함하는 것인 반도체 디바이스의 제조 공정.
  33. 제25항에 있어서, 빠른 가열 냉각 처리를 사용하여 제1 콘택 및 제2 콘택을 합금화하는 단계를 더 포함하는 것인 반도체 디바이스의 제조 공정.
  34. 제25항에 있어서, 상기 상단 산화 개구 및 하단 산화 개구는 반도체 디바이스의 광학 모드를 제한하는 것인 반도체 디바이스의 제조 공정.
  35. 반도체 디바이스의 제조 공정에 있어서,
    제조된 반도체 디바이스는 상단 활성 영역과 연관된 상단 산화층에 의해 정해진 상단 산화 개구 및 하단 활성 영역과 연관된 하단 산화층에 의해 정해진 하단 산화 개구를 포함하며,
    제조된 반도체 디바이스는 중심 수직축을 제공하고, 상기 상단 산화 개구 및 하단 산화 개구는 중심 수직축을 따라 동일 선상에 위치하는 것으로서,
    상기 상단 산화층 및 하단 산화층을 가로지르는 하나 또는 그 이상의 구멍을 에칭하는 단계와,
    상기 상단 산화층 및 하단 산화층 둘 모두를 동시에 산화시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 공정.
KR1019990048083A 1998-11-05 1999-11-02 정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는반도체 디바이스 KR20000035147A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/186,848 1998-11-05
US09/186,848 US6314118B1 (en) 1998-11-05 1998-11-05 Semiconductor device with aligned oxide apertures and contact to an intervening layer

Publications (1)

Publication Number Publication Date
KR20000035147A true KR20000035147A (ko) 2000-06-26

Family

ID=22686506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048083A KR20000035147A (ko) 1998-11-05 1999-11-02 정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는반도체 디바이스

Country Status (5)

Country Link
US (2) US6314118B1 (ko)
EP (1) EP0999621B1 (ko)
JP (1) JP2000151015A (ko)
KR (1) KR20000035147A (ko)
DE (1) DE69909214T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465915B1 (ko) * 2002-04-15 2005-01-13 한국과학기술원 수직공진 표면발광 레이저

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095770B2 (en) 2001-12-20 2006-08-22 Finisar Corporation Vertical cavity surface emitting laser including indium, antimony and nitrogen in the active region
US7435660B2 (en) * 1998-12-21 2008-10-14 Finisar Corporation Migration enhanced epitaxy fabrication of active regions having quantum wells
US20030219917A1 (en) * 1998-12-21 2003-11-27 Johnson Ralph H. System and method using migration enhanced epitaxy for flattening active layers and the mechanical stabilization of quantum wells associated with vertical cavity surface emitting lasers
US7257143B2 (en) * 1998-12-21 2007-08-14 Finisar Corporation Multicomponent barrier layers in quantum well active regions to enhance confinement and speed
US7286585B2 (en) 1998-12-21 2007-10-23 Finisar Corporation Low temperature grown layers with migration enhanced epitaxy adjacent to an InGaAsN(Sb) based active region
US6922426B2 (en) 2001-12-20 2005-07-26 Finisar Corporation Vertical cavity surface emitting laser including indium in the active region
US7058112B2 (en) 2001-12-27 2006-06-06 Finisar Corporation Indium free vertical cavity surface emitting laser
US7167495B2 (en) * 1998-12-21 2007-01-23 Finisar Corporation Use of GaAs extended barrier layers between active regions containing nitrogen and AlGaAs confining layers
US7408964B2 (en) 2001-12-20 2008-08-05 Finisar Corporation Vertical cavity surface emitting laser including indium and nitrogen in the active region
US6975660B2 (en) 2001-12-27 2005-12-13 Finisar Corporation Vertical cavity surface emitting laser including indium and antimony in the active region
KR100708081B1 (ko) * 2000-05-18 2007-04-16 삼성전자주식회사 선택적 산화법에 의한 표면광 레이저의 어퍼쳐 제조 장치및 방법
US7065124B2 (en) * 2000-11-28 2006-06-20 Finlsar Corporation Electron affinity engineered VCSELs
US6905900B1 (en) * 2000-11-28 2005-06-14 Finisar Corporation Versatile method and system for single mode VCSELs
US6990135B2 (en) * 2002-10-28 2006-01-24 Finisar Corporation Distributed bragg reflector for optoelectronic device
US6904072B2 (en) * 2001-12-28 2005-06-07 Finisar Corporation Vertical cavity surface emitting laser having a gain guide aperture interior to an oxide confinement layer
US6822995B2 (en) 2002-02-21 2004-11-23 Finisar Corporation GaAs/AI(Ga)As distributed bragg reflector on InP
US7295586B2 (en) 2002-02-21 2007-11-13 Finisar Corporation Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
TW595059B (en) * 2002-05-03 2004-06-21 Osram Opto Semiconductors Gmbh Optically pumped semiconductor laser device
US6949473B2 (en) * 2002-05-24 2005-09-27 Finisar Corporation Methods for identifying and removing an oxide-induced dead zone in a semiconductor device structure
US6965626B2 (en) * 2002-09-03 2005-11-15 Finisar Corporation Single mode VCSEL
US6813293B2 (en) * 2002-11-21 2004-11-02 Finisar Corporation Long wavelength VCSEL with tunnel junction, and implant
US20040222363A1 (en) * 2003-05-07 2004-11-11 Honeywell International Inc. Connectorized optical component misalignment detection system
US20040247250A1 (en) * 2003-06-03 2004-12-09 Honeywell International Inc. Integrated sleeve pluggable package
US7277461B2 (en) * 2003-06-27 2007-10-02 Finisar Corporation Dielectric VCSEL gain guide
US7075962B2 (en) * 2003-06-27 2006-07-11 Finisar Corporation VCSEL having thermal management
US6961489B2 (en) * 2003-06-30 2005-11-01 Finisar Corporation High speed optical system
US7149383B2 (en) * 2003-06-30 2006-12-12 Finisar Corporation Optical system with reduced back reflection
US20060056762A1 (en) * 2003-07-02 2006-03-16 Honeywell International Inc. Lens optical coupler
US7210857B2 (en) * 2003-07-16 2007-05-01 Finisar Corporation Optical coupling system
US20050013539A1 (en) * 2003-07-17 2005-01-20 Honeywell International Inc. Optical coupling system
US6887801B2 (en) * 2003-07-18 2005-05-03 Finisar Corporation Edge bead control method and apparatus
US7031363B2 (en) * 2003-10-29 2006-04-18 Finisar Corporation Long wavelength VCSEL device processing
US7095768B2 (en) * 2004-02-17 2006-08-22 Jds Uniphase Corporation Index guided VCSEL and method of fabrication
CN1305191C (zh) * 2004-04-06 2007-03-14 北京工业大学 三轴自对准法制备内腔接触式垂直腔面发射激光器
US7596165B2 (en) * 2004-08-31 2009-09-29 Finisar Corporation Distributed Bragg Reflector for optoelectronic device
US7920612B2 (en) * 2004-08-31 2011-04-05 Finisar Corporation Light emitting semiconductor device having an electrical confinement barrier near the active region
US7829912B2 (en) * 2006-07-31 2010-11-09 Finisar Corporation Efficient carrier injection in a semiconductor device
US7860137B2 (en) 2004-10-01 2010-12-28 Finisar Corporation Vertical cavity surface emitting laser with undoped top mirror
WO2006039341A2 (en) 2004-10-01 2006-04-13 Finisar Corporation Vertical cavity surface emitting laser having multiple top-side contacts
US8031752B1 (en) 2007-04-16 2011-10-04 Finisar Corporation VCSEL optimized for high speed data
JP5302635B2 (ja) * 2008-11-13 2013-10-02 パナソニック株式会社 多層配線基板
US8687201B2 (en) 2012-08-31 2014-04-01 Lightlab Imaging, Inc. Optical coherence tomography control systems and methods
DE102015116970A1 (de) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
US10897122B2 (en) 2018-04-20 2021-01-19 Hewlett Packard Enterprise Development Lp Optical apparatus for optical transceivers
CN111803797B (zh) * 2020-06-10 2022-07-08 殷硕仑 一种短波红外集成医疗光源及应用
EP3961829B1 (en) * 2020-08-24 2023-10-04 Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences Radiation emitter
US11936163B2 (en) 2020-08-24 2024-03-19 Changchun Institute Of Optics, Fine Mechanics And Physics Radiation emitter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563094A (en) * 1989-03-24 1996-10-08 Xerox Corporation Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same
US5327448A (en) * 1992-03-30 1994-07-05 The Board Of Trustees Of The University Of Illinois Semiconductor devices and techniques for controlled optical confinement
US5550081A (en) * 1994-04-08 1996-08-27 Board Of Trustees Of The University Of Illinois Method of fabricating a semiconductor device by oxidizing aluminum-bearing 1H-V semiconductor in water vapor environment
US5513204A (en) 1995-04-12 1996-04-30 Optical Concepts, Inc. Long wavelength, vertical cavity surface emitting laser with vertically integrated optical pump
DE19523267A1 (de) 1995-06-27 1997-01-02 Bosch Gmbh Robert Lasermodul
US5719891A (en) * 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
US5881085A (en) 1996-07-25 1999-03-09 Picolight, Incorporated Lens comprising at least one oxidized layer and method for forming same
US5729566A (en) * 1996-06-07 1998-03-17 Picolight Incorporated Light emitting device having an electrical contact through a layer containing oxidized material
US5914976A (en) 1997-01-08 1999-06-22 W. L. Gore & Associates, Inc. VCSEL-based multi-wavelength transmitter and receiver modules for serial and parallel optical links
US5903588A (en) * 1997-03-06 1999-05-11 Honeywell Inc. Laser with a selectively changed current confining layer
US5991326A (en) * 1998-04-14 1999-11-23 Bandwidth9, Inc. Lattice-relaxed verticle optical cavities
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465915B1 (ko) * 2002-04-15 2005-01-13 한국과학기술원 수직공진 표면발광 레이저

Also Published As

Publication number Publication date
US6314118B1 (en) 2001-11-06
DE69909214D1 (de) 2003-08-07
EP0999621B1 (en) 2003-07-02
DE69909214T2 (de) 2004-04-22
JP2000151015A (ja) 2000-05-30
EP0999621A1 (en) 2000-05-10
US6372533B2 (en) 2002-04-16
US20010019569A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
KR20000035147A (ko) 정렬된 산화물 개구 및 개재된 층에 대한 콘택을 갖는반도체 디바이스
US5985686A (en) Process for manufacturing vertical cavity surface emitting lasers using patterned wafer fusion and the device manufactured by the process
US8188487B2 (en) Surface emitting laser with trenches to define conductive regions
US6750071B2 (en) Method of self-aligning an oxide aperture with an annular intra-cavity contact in a long wavelength VCSEL
KR101014412B1 (ko) 면발광형 반도체 레이저소자
JP4275948B2 (ja) Ｖｃｓｅｌにおける横断バンドギャップ構造を使用するモードの制御
JP2959902B2 (ja) 半導体レーザとそれを有する装置とその製造方法
EP1130719A2 (en) Surface emitting semiconductor laser and surface emitting semiconductor laser array
JPH10229248A (ja) 表面発光レーザ及びその製造方法
US20060083283A1 (en) Surface-emitting laser, method for manufacturing surface-emitting laser, device and electronic apparatus
KR20030083735A (ko) 수직 공동 표면 방출 레이저
KR100397371B1 (ko) 산화막 전류 구경을 갖는 장파장용 수직 공진 표면 방출레이저 및 그 제조 방법
US20020110169A1 (en) Vertical cavity surface emitting laser device and vertical cavity surface emitting laser array
US7418014B2 (en) Surface-emitting type semiconductor laser, and method for manufacturing the same, optical switch, and optical branching ratio variable element
US9800020B2 (en) Broad area laser including anti-guiding regions for higher-order lateral mode suppression
JP4207878B2 (ja) 面発光レーザ、面発光レーザの製造方法、デバイス及び電子機器
JP4514177B2 (ja) Ａｌを含む半導体材料からなるレンズ、それを用いた面型光素子、及びその製造方法
JP2001085789A (ja) 面発光型半導体レーザ素子及びその製造方法
CN112103767B (zh) 一种垂直腔面发射激光器及其制备方法
CN112217094A (zh) 一种垂直腔面发射激光器及其制备方法
US20020031154A1 (en) Surface emitting semiconductor laser device
CN213093557U (zh) 一种垂直腔面发射激光器
US20220029378A1 (en) Optical waveguide device and laser apparatus including the same
JPH0697578A (ja) 半導体レーザアレイ
KR20010046631A (ko) 편광조절 표면방출 레이저소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid