CN102694006A - 半导体装置及制造半导体装置的方法 - Google Patents

半导体装置及制造半导体装置的方法 Download PDF

Info

Publication number
CN102694006A
CN102694006A CN201210078793XA CN201210078793A CN102694006A CN 102694006 A CN102694006 A CN 102694006A CN 201210078793X A CN201210078793X A CN 201210078793XA CN 201210078793 A CN201210078793 A CN 201210078793A CN 102694006 A CN102694006 A CN 102694006A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor device
dielectric film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210078793XA
Other languages
English (en)
Other versions
CN102694006B (zh
Inventor
本田达也
小俣贵嗣
野中裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710578536.5A priority Critical patent/CN107302018B/zh
Publication of CN102694006A publication Critical patent/CN102694006A/zh
Application granted granted Critical
Publication of CN102694006B publication Critical patent/CN102694006B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

本发明涉及半导体装置及制造半导体装置的方法。一个目标是通过使用具有稳定电气特性的氧化物半导体膜来提供具有稳定电气特性的高度可靠的半导体装置。另一个目标是通过使用具有高结晶性的氧化物半导体膜来提供具有较高迁移率的半导体装置。结晶氧化物半导体膜是在其表面粗糙度减小了的绝缘膜之上形成并与之接触，由此氧化物半导体膜可以具有稳定的电气特性。相应地，可以提供具有稳定的电气特性的高度可靠的半导体装置。另外，可以提供具有较高迁移率的半导体装置。

Description

半导体装置及制造半导体装置的方法
技术领域
本发明涉及利用氧化物半导体膜形成的半导体装置及制造所述半导体装置的方法。
在本说明书中，半导体装置指可以通过利用半导体特性起作用的所有类型的装置，并且电光装置、半导体电路和电子装置都是半导体装置。
背景技术
近年来，利用在具有绝缘表面的衬底上形成的半导体薄膜制造以晶体管为代表的半导体装置的技术引起了注意。这种半导体装置应用于广泛的电子装置，例如集成电路(IC)或者图像显示装置(显示装置)。作为可以应用于以晶体管为代表的这种半导体装置的半导体薄膜的材料，基于硅的半导体材料是众所周知的。
利用非晶氧化物半导体材料代替基于硅的半导体材料制造晶体管并且晶体管应用于电子装置等的技术同样引人注目。例如，公开了用于制造其活性层利用包含铟(In)、镓(Ga)和锌(Zn)的非晶氧化物半导体材料形成并且具有小于1018/cm3电子载流子浓度的晶体管的技术(见专利文献1)。
[参考文献]
[专利文献]
[专利文献1]日本特开专利申请No.2006-165529。
发明内容
但是，在非晶氧化物半导体膜中，很容易造成例如氧空位或者悬键(dangling bond)的缺陷。因为这种缺陷，非晶氧化物半导体膜的电传导性或者载流子密度很容易改变。此外，这种缺陷造成载流子迁移率的显著下降。因此，利用非晶氧化物半导体膜形成的晶体管的电气特性的改变或变化是显著的，这导致半导体装置的可靠性低。
此外，由于非晶氧化物半导体膜没有结晶性或者只有低结晶性，因此利用非晶氧化物半导体膜形成的晶体管的迁移率低。
鉴于以上问题，一个目标是通过使用具有稳定电气特性的氧化物半导体膜来提供具有稳定电气特性的高度可靠的半导体装置。另一个目标是通过使用具有高结晶性的氧化物半导体膜来提供具有较高迁移率的半导体装置。
结晶氧化物半导体膜形成在其表面粗糙度降低了的绝缘膜之上并与之接触，由此氧化物半导体膜可以具有高结晶性和稳定的电气特性。具体而言，可以采用例如以下的结构。
在此所公开的本发明的一种实施方式是包括结晶氧化物半导体膜的半导体装置，其中所述结晶氧化物半导体膜设置在绝缘膜之上并与之接触。在所述半导体装置中，绝缘膜表面的平均表面粗糙度大于等于0.1nm并且小于0.5nm，并且结晶氧化物半导体膜包括其c轴基本上与绝缘膜的表面垂直的晶体。
在以上的实施方式中，绝缘膜优选地包含氧。绝缘膜优选地是氧化硅膜或者氧氮化硅膜。绝缘膜优选地是通过热氧化硅衬底的表面而形成的氧化硅膜。
在此所公开的本发明的另一种实施方式是一种半导体装置，该半导体装置包括第一绝缘膜、在第一绝缘膜之上设置并与之接触的结晶氧化物半导体膜、与氧化物半导体膜接触设置的源极电极和漏极电极、在氧化物半导体膜之上设置的第二绝缘膜和在第二绝缘膜之上设置的栅极电极。在所述半导体装置中，第一绝缘膜的表面的平均表面粗糙度大于等于0.1nm并且小于0.5nm，并且结晶氧化物半导体膜包括其c轴基本上与第一绝缘膜的表面垂直的晶体。
在以上的实施方式中，第一绝缘膜优选地包含氧。第一绝缘膜优选地是氧化硅膜或者氧氮化硅膜。第一绝缘膜优选地是通过热氧化硅衬底的表面而形成的氧化硅膜。
在此所公开的本发明的另一种实施方式是制造半导体装置的方法，该方法包括以下步骤：形成其表面的平均表面粗糙度大于等于0.1nm并且小于0.5nm的绝缘膜，以及在加热时在所述绝缘膜之上形成氧化物半导体膜，使得在氧化物半导体绝缘膜中形成其c轴基本上与绝缘膜的表面垂直的晶体。
在以上的实施方式中，绝缘膜以形成氧化硅膜或氧氮化硅膜的方式形成，并且对该氧化硅膜或氧氮化硅膜的表面执行CMP处理是优选的。绝缘膜以氧化硅膜通过热氧化硅衬底的表面形成的这样一种方式形成是优选的。氧化物半导体膜在氧气氛中形成是优选的。在形成氧化物半导体膜之后对该氧化物半导体膜执行热处理是优选的。
在本说明书等中，“平面A基本上与平面B平行”意味着“平面A的法线与平面B的法线之间的角度大于等于0°并且小于等于20°”。此外，在本说明书等中，“线C基本上与平面B垂直”意味着“线C与平面B的法线之间的角度大于等于0°并且小于等于20°”。
在本说明书等中，平均表面粗糙度(Ra)是通过由JISB0601：2001(ISO 4287：1997)定义的中心线平均粗糙度(Ra)的三维扩展获得的，因此Ra可以应用于测量表面，并且是从参考表面到特定表面的偏离的绝对值的平均值。
在这里，中心线平均粗糙度(Ra)是由以下公式(1)示出的，假设具有测量长度L的一部分沿粗糙度曲线的中心的方向从粗糙度曲线选出，所选出部分的粗糙度曲线的中心线的方向由X轴表示，纵向放大的方向(与X轴垂直的方向)由Y轴表示，而粗糙度曲线表示为Y＝F(X)。
[公式1]
R a = 1 L ∫ 0 L | F ( X ) | dX - - - ( 1 )
当作为由测量数据表示的表面的测量表面表示为Z＝F(X，Y)时，平均表面粗糙度(Ra)是从参考表面到特定表面的偏离的绝对值的平均值，并且由以下公式(2)示出。
[公式2]
R a = 1 S 0 ∫ Y 1 Y 2 ∫ X 1 X 2 | F ( X , Y ) - Z 0 | dXdY - - - ( 2 )
在这里，特定表面是作为粗糙度测量目标的表面，并且是被由坐标(X1，Y1)、(X1，Y2)、(X2，Y1)和(X2，Y2)表示的四个点包围的矩形区域。S0表示当该特定表面理想地为平面时该特定表面的面积。
此外，参考表面是在所述特定表面的平均高度处与X-Y平面平行的表面。即，当所述特定表面的高度的平均值表示为Z0时，参考表面的高度也表示为Z0。
结晶氧化物半导体膜形成在其表面粗糙度降低了的绝缘膜之上并与之接触，由此氧化物半导体膜可以具有低缺陷密度和稳定的电气特性。通过把这种氧化物半导体膜用于半导体装置，可以提供具有稳定的电气特性的高度可靠的半导体装置。而且，可以形成具有高结晶性的氧化物半导体膜；因此，通过使用这种氧化物半导体膜，可以提供具有较高迁移率的半导体装置。
附图说明
在附图中：
图1A至1C是示出根据本发明的一种实施方式的半导体装置的制造处理的横截面视图；
图2A至2C是示出根据本发明的一种实施方式的半导体装置的制造处理的横截面视图；
图3A和3B是示出根据本发明的一种实施方式的半导体装置的制造处理的横截面视图；
图4A至4D是示出根据本发明的一种实施方式的半导体装置的制造处理的横截面视图；
图5A至5C中的每一个均为根据本发明的一种实施方式的半导体装置的横截面视图；
图6A至6C是根据本发明的一种实施方式的半导体装置的横截面视图、平面图和等效电路图；
图7A和7B中的每一个均为根据本发明的一种实施方式的半导体装置的等效电路图；
图8A和8B中的每一个均为根据本发明的一种实施方式的半导体装置的等效电路图；
图9A至9C是根据本发明的一种实施方式的半导体装置的框图；
图10A至10C是示出本发明的一种实施方式的框图和等效电路图；
图11A至11D中的每一个均为示出根据本发明的一种实施方式的电子装置的外部视图；
图12示出了根据本发明一个示例的XRD谱；
图13示出了根据本发明一个示例的XRD谱；
图14A和14B是根据本发明一个示例的横截面TEM图像；
图15A和15B是根据本发明一个示例的横截面TEM图像；及
图16示出了根据本发明一个示例的AFM测量的数据。
具体实施方式
本发明的实施方式和示例将参考附图详细描述。应当指出，本发明不限于以下描述，并且本领域技术人员很容易理解在不背离本发明主旨和范围的情况下可以进行各种变化与修改。因此，本发明不应当认为被限定到以下实施方式和示例中的描述。应当指出，在以下所述本发明的结构中，相同的部分或者具有相似功能的部分在不同的图中是用相同的标号表示的，并且不再重复对其的描述。
应当指出，在本说明书中所描述的每个图中，在一些情况下为了清晰，大小、层厚度或者每个部件的区域被夸大。因此，本发明的实施方式不限于这种比例。
应当指出，本说明书中使用例如“第一”、“第二”和“第三”的术语以避免部件之间的混淆，并且这些术语不数字性地限制所述部件。因此，例如，在适当的时候，术语“第一”可以用术语“第二”、“第三”等代替。
(实施方式1)
在该实施方式中，作为根据本发明的一种实施方式，可以用于半导体装置的氧化物半导体膜和形成该氧化物半导体膜的方法将参考图1A至1C、图2A至2C及图3A和3B来描述。
图1A至1C是示出可以用于半导体装置的氧化物半导体膜的形成处理的横截面视图。在该实施方式中，如图1C中所示出的，结晶氧化物半导体膜55在绝缘膜53之上并与之接触形成，其中绝缘膜53在衬底51之上设置，并且其表面粗糙度降低了。
氧化物半导体膜55包括结晶区域。该结晶区域包括其a-b平面基本上与绝缘膜53的表面平行并且其c轴基本上与绝缘膜53的表面垂直的晶体。即，氧化物半导体膜55包括c轴对准的晶体。氧化物半导体膜55中的结晶区域具有以下结构，其中在层中排列的原子从绝缘膜53的表面朝氧化物半导体膜55的表面堆叠，并且其中当从c轴方向观看时原子是以三角形、六边形、正三角形或者正六边形形状排列的。由于氧化物半导体膜55包括如上所述c轴对准的结晶区域，因此氧化物半导体膜55也可以称为c轴对准的结晶氧化物半导体(CAAC-OS)膜。
氧化物半导体膜55可以包括多个结晶区域，并且在这多个结晶区域中晶体的a轴或b轴方向可以彼此不同。但是，具有不同a轴或b轴方向的区域不彼此接触以便防止在区域彼此接触的界面处形成晶粒边界是优选的。因此，氧化物半导体膜55优选地包括围绕结晶区域的非晶区域。即，包括结晶区域的氧化物半导体膜处于非单晶状态并且不完全处于非晶状态。
对于氧化物半导体膜55，可以使用四种成分的金属氧化物，例如基于In-Sn-Ga-Zn-O的金属氧化物；三种成分的金属氧化物，例如基于In-Ga-Zn-O的金属氧化物、基于In-Sn-Zn-O的金属氧化物、基于In-Al-Zn-O的金属氧化物、基于Sn-Ga-Zn-O的金属氧化物、基于Al-Ga-Zn-O的金属氧化物或者基于Sn-Al-Zn-O的金属氧化物；两种成分的金属氧化物，例如基于In-Zn-O的金属氧化物或者基于Sn-Zn-O的金属氧化物等。首先，基于In-Ga-Zn-O的金属氧化物具有宽达2eV或者更多的能隙，优选地是2.5eV或者更多，在许多情况下更优选地是3eV或者更多；通过使用基于In-Ga-Zn-O的金属氧化物制造晶体管，晶体管可以具有足够高的关断状态电阻和足够小的关断状态电流。
作为基于In-Ga-Zn-O的金属氧化物的典型示例，给出表示为InGaO3(ZnO)m的示例(m＞0)。在这里，作为基于In-Ga-Zn-O的金属氧化物的示例，可以给出具有In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔比率]的成分比例的金属氧化物、具有In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比率]的成分比例的金属氧化物、具有In2O3∶Ga2O3∶ZnO＝1∶1∶4[摩尔比率]的成分比例的金属氧化物及具有In2O3∶Ga2O3∶ZnO＝2∶1∶8[摩尔比率]的成分比例的金属氧化物。优选地，m不是自然数。应当指出，以上成分是从晶体结构导出的并且仅仅是示例。
如上所述，氧化物半导体膜55具有某种水平以上的结晶性，与完全非晶态的氧化物半导体膜相比，这是有好处的；因此，氧空位、悬键、结合到悬键等的氢、及含氢杂质(例如水、羟基和氢氧化物)减少了。这些杂质充当在氧化物半导体膜中提供载流子的源，其可以改变氧化物半导体膜的电传导性。因此，其中减少了这些杂质的结晶氧化物半导体膜具有稳定的电气特性并且且相对于利用可见光、紫外光等的照射更加电稳定。通过把结晶氧化物半导体膜55用于例如晶体管的半导体装置，可以提供具有稳定的电气特性的高度可靠的半导体装置。
应当指出，结晶氧化物半导体膜中的氢和含氢杂质(例如水、羟基和氢化物)优选地减少了，并且结晶氧化物半导体膜中的氢的浓度优选地小于等于1×1019原子/cm3。结合到悬键等的氢或者含氢杂质(例如水、羟基或者氢化物)可能造成如上所述的氧化物半导体膜的电传导性的变化。此外，氧化物半导体膜中所包含的氢与结合到金属原子的氧反应，成为水，并且在分离出氧的晶格(或者分离出氧的部分)中形成缺陷。因而，这些杂质的减少使得结晶氧化物半导体膜的电气特性稳定。
另外，结晶氧化物半导体膜中例如碱金属的杂质也优选地减少了。例如，在结晶氧化物半导体膜中，锂的浓度小于等于5×1015cm-3，优选地小于等于1×1015cm-3；钠的浓度小于等于5×1016cm-3，优选地小于等于1×1016cm-3，更优选地小于等于1×1015cm-3；而钾的浓度小于等于5×1015cm-3，优选地小于等于1×1015cm-3。
碱金属和碱土金属对于结晶氧化物半导体而言是不利的杂质，并且优选地尽可能少地包含。特别地，当氧化物半导体膜用于晶体管时，作为一种碱金属的钠扩散到与结晶氧化物半导体膜接触的绝缘膜中并变成Na+。此外，钠切断了结晶氧化物半导体膜中金属和氧之间的键或者进入该键。结果，晶体管特性劣化(例如，晶体管变成常开(阈值电压偏移向负侧)或者迁移率减小)。此外，这也造成了特性的变化。
在结晶氧化物半导体膜中氢的浓度足够低的情况下，该问题尤其显著。因此，在结晶氧化物半导体膜中氢的浓度小于等于5×1019cm-3，特别地小于等于5×1018cm-3的情况下，把碱金属的浓度设置到以上范围之内是高度优选的。相应地，结晶氧化物半导体膜中的杂质被极度减少，碱金属的浓度小于等于5×1016cm-3，氢的浓度小于等于5×1019原子/cm-3是优选的。
此外，结晶氧化物半导体膜中例如硼、氮和磷的杂质也优选地减少。例如，结晶氧化物半导体膜中硼的浓度优选地小于等于1×1019cm-3，更优选地小于等于1×1018cm-3。作为选择，结晶氧化物半导体膜中氮的浓度优选地小于等于1×1019cm-3，更优选地小于等于1×1018cm-3。此外作为选择，结晶氧化物半导体膜中磷的浓度优选地小于等于1×1019cm-3，更优选地小于等于1×1018cm-3。另外作为选择，结晶氧化物半导体膜中硼、氮和磷的总浓度优选地小于等于5×1019cm-3，更优选地小于等于5×1018cm-3。
以以上的方式，通过减少氧化物半导体膜中的杂质，使得氧化物半导体膜高度纯净，可以形成i类型(本征)或者基本上i类型的氧化物半导体膜。因而，利用该氧化物半导体膜形成的晶体管的关断状态电流特性会相当出色。
此外，在其上形成氧化物半导体膜55的绝缘膜53的表面需要具有有利的平面性，以便提高氧化物半导体膜55的结晶性。例如，绝缘膜53的平均表面粗糙度(Ra)优选地大于等于0.1nm并且小于0.5nm。这是因为氧化物半导体膜55中所包括的晶体在基本上与绝缘膜53的表面垂直的方向生长。
在这里，氧化物半导体膜55的结晶性如何依赖于绝缘膜53的平面性而变化将参考图2A至2C进行描述。图2A至2C是绝缘膜53和氧化物半导体膜53的放大视图。应当指出，在图2A至2C中，氧化物半导体膜55中的箭头代表氧化物半导体膜55中所包括的晶体生长的方向。
如图2A中所示出的，当绝缘膜53的表面的平面性低时，晶体基本上与绝缘膜53的表面凸起的斜面垂直地生长。因此，晶体排列在基本上与绝缘膜53的表面凸起的斜面平行的层中。但是，在对应于绝缘膜53的表面凸起的顶部的区域55a中，晶体在彼此不同的方向生长。因此，基本上与绝缘膜53的表面凸起的斜面平行地形成的晶体的分层布置在区域55a中被分开。另外，在对应于绝缘膜53的表面凸起之间的低谷底部的区域55b中，晶体围绕区域55b生长的方向彼此交叉。因此，基本上与绝缘膜53的表面凸起的斜面平行地形成的晶体的分层布置在区域55b中被分开。
当氧化物半导体膜的晶体的分层布置以这种方式被分开时，生成晶体晶粒边界。悬键在晶体晶粒边界处存在，并且在氧化物半导体膜的带隙中形成缺陷能级。这种处于晶体晶粒边界的悬键主要是会捕获载流子并造成氧化物半导体膜的载流子迁移率的减小，使得其电阻增加。另外，当该悬键结合到氢原子等时，在氧化物半导体膜的带隙中形成施主能级。这种结合到悬键的氢原子充当施主并造成氧化物半导体膜的电阻的减小。因此，将该氧化物半导体膜用于例如晶体管的半导体装置导致对应于区域55a或区域55b的部分的电传导性的变化以及半导体装置迁移率的减小。
相反，如图2B中所示出的，当绝缘膜53的表面的平面性足够高时，不形成对应于图2A中的区域55a和区域55b的部分；因此，可以提供与绝缘膜53的表面基本上平行地形成的晶体的连续分层布置。具有这种结构的氧化物半导体膜55在例如晶体管的半导体装置中设置，由此可以获得半导体装置的电稳定性并且可以抑制其迁移率的减小。
如图2C中所示出的，即使当在绝缘膜53的表面上形成凸起时，在凸起足够平缓的情况下，也提供了基本上与绝缘膜53的表面凸起的斜面平行地形成的晶体的连续分层布置，而不会分成对应于图2A中的区域55a和区域55b的部分。为了形成具有这种结构的绝缘膜53，例如，绝缘膜53的平均表面粗糙度优选地小于0.5nm。此外，在绝缘膜53的表面，一个凸起和与之相邻的凸起之间从凸起顶部到低谷底部的高度差d优选地小于等于1nm，更优选地小于等于0.3nm，如图2C中所示出的。
如上所述，通过在表面粗糙度降低了的绝缘膜53之上并与其接触地形成结晶氧化物半导体膜55，可以期待氧化物半导体膜55中的晶粒边界缺陷密度的减小。相应地，氧化物半导体膜55的结晶性可以进一步提高，因而利用氧化物半导体膜55形成的半导体装置的电稳定性和迁移率可以提高。
氧化物半导体膜55的形成处理将参考图1A至1C进行描述。
首先，如图1A中所示出的，在形成结晶氧化物半导体膜55之前，在衬底51之上形成绝缘膜53。
尽管对可以用作衬底51的衬底没有特别限制，但是衬底具有至少高到足以承受随后所执行热处理的耐热性是必要的。例如，可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃衬底；陶瓷衬底；石英衬底；或者蓝宝石衬底。作为选择，硅、碳化硅等的单晶半导体衬底或者多晶半导体衬底；锗硅等的化合物半导体衬底也可以用作衬底51。另外作为选择，可以使用通过在硅等半导体衬底表面上或者在由金属材料形成的导电衬底表面上形成绝缘层而获得的衬底。
绝缘膜53可以通过溅射方法、CVD方法等形成，并且其厚度大于等于50nm，优选地大于等于200nm并且小于等于500nm。
在这里，绝缘膜53优选地包含氧。由于氧化物半导体膜55是在后面的步骤中在绝缘膜53之上形成的并与之接触，因此通过使绝缘膜53包含氧，可以在随后的步骤中防止氧被热处理等从氧化物半导体膜55吸取到绝缘膜53中。
另外，绝缘膜53优选地是利用有一部分氧通过加热被从其释放的氧化物绝缘膜形成的。有一部分氧通过加热被从其释放的氧化物绝缘膜优选地是比其化学计量组成包含更多氧的氧化物绝缘膜。通过使用有一部分氧通过加热被从其释放的氧化物绝缘膜作为绝缘膜53，氧可以在随后的步骤中通过热处理扩散到氧化物半导体膜55中。有一部分氧通过加热被从其释放的氧化物绝缘膜的典型示例包括氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓、氧化铪和氧化钇的膜。这种氧化物绝缘膜用于扩散氧，由此在随后形成的氧化物半导体膜55中和在绝缘膜53和氧化物半导体膜55之间界面处的氧空位可以减少。
此外，绝缘膜53不一定包含氧，并且可以利用氮化硅、氮化铝等形成氮化物绝缘膜。绝缘膜53可以具有包括氧化物绝缘膜和氮化物绝缘膜的叠层结构；在那种情况下，氧化物绝缘膜优选地在氮化物绝缘膜之上设置。通过使用氮化物绝缘膜作为绝缘膜53，当包含例如碱金属的杂质的玻璃衬底用作衬底51时可以防止例如碱金属的杂质进入氧化物半导体膜55。由于例如锂、钠和钾的碱金属是对于氧化物半导体而言不利的杂质，因此在氧化物半导体膜中该碱金属的含量优选地低。氮化物绝缘膜可以通过CVD方法、溅射方法等形成。
在该实施方式中，通过溅射方法形成的厚度为300nm的氧化硅膜用作绝缘膜53。
接下来，如图1B中所示出的，绝缘膜53平坦化，使得表面粗糙度降低；绝缘膜53的平均表面粗糙度优选地大于等于0.1nm并且小于0.5nm。绝缘膜53优选地是通过化学机械抛光(CMP)处理来平坦化的。在这里，CMP处理是，利用要被处理的对象的表面作为参考，利用化学和机械动作的组合平坦化要被处理的对象的表面的一种方法。总的来说，CMP处理是这样的方法，其中抛光布附接到抛光级，在要被处理的对象与抛光布之间提供浆体(研磨剂)时抛光级和要被处理的对象每个都旋转或者摆动，要被处理的对象的表面被浆体与要被处理的对象表面之间的化学反应以及要被处理的对象利用抛光布的机械抛光的动作抛光。
CMP处理可以执行一次或者多次。当CMP处理执行多次时，第一次抛光优选地是利用高抛光速率执行的，而后面最后一次抛光利用低抛光速率。通过组合地执行具有不同抛光速率的抛光步骤，绝缘膜53的表面的平面性可以进一步提高。
作为平坦化绝缘膜53的处理，干蚀刻处理等可以代替CMP处理执行。作为蚀刻气体，可以适当地使用基于氯的气体，例如氯气、氯化硼、氯化硅或者四氯化碳；基于氟的气体，例如四氟化碳、氟化硫或者氟化氮；氧气等。例如，可以使用干蚀刻方法，例如活性离子蚀刻(RIE)方法、感应耦合等离子体(ICP)蚀刻方法、电子回旋共振(ECR)蚀刻方法、平行板(电容耦合等离子体)蚀刻方法、磁控等离子体蚀刻方法、双频等离子体蚀刻方法或者螺旋波等离子体蚀刻方法。特别地，当绝缘膜53包括包含大量氮的无机绝缘材料(例如氮化硅或者氮氧化硅)时，有可能难以只通过CMP处理除去包含大量氮的无机绝缘材料；因此，CMP处理和干蚀刻等优选地组合执行。
作为平坦化绝缘膜53的处理，等离子体处理等也可以代替CMP处理执行。等离子体处理是以这样一种方式执行的，其中例如氩气的惰性气体引入真空室中并且施加电场，使得要被处理的表面充当阴极。等离子体处理具有类似于等离子体干蚀刻方法的原理，而且是一种更简单的方法，因为，通过使用惰性气体，在通用溅射淀积室内的处理是有可能的。即，等离子体处理是其中利用惰性气体的离子照射要被处理的表面并且通过溅射效果减小表面的微小不均匀性的处理。因此，在本说明书中，等离子体处理也被称为“逆溅射”。
在逆溅射中，电子和氩阳离子存在于等离子体中，而且氩阳离子在阴极方向被加速。要被处理的表面通过加速的氩阳离子被溅射。在这个时候，要被处理的表面的突起优先被溅射。从要被处理的表面排出的粒子附接到要被处理的表面的其它地方。此时，粒子优先附接到要被处理的表面的凹部。因而，通过减少突起并填充凹部，要被处理的表面的平面性提高了。
应当指出，在绝缘膜53在形成后具有足够平面性的情况下，图1B中绝缘膜53的平坦化不必执行。
在该实施方式中，绝缘膜53是通过CMP处理平坦化的。
以这种方式，绝缘膜53的平均表面粗糙度优选地设置成大于等于0.1nm并且小于0.5nm，由此在绝缘膜53之上形成的氧化物半导体膜55的结晶性可以进一步提高。因而，利用氧化物半导体膜55形成的半导体装置的电稳定性和迁移率都可以改进。
应当指出，在形成氧化物半导体膜之前，附接到绝缘膜53表面上的粉状物质(也称为粒子或者灰尘)优选地通过逆溅射除去，其中引入氩气并生成等离子体。逆溅射处理还可以充当以上的平坦化处理。应当指出，代替氩，氮、氦、氧等气体也可以使用。
接下来，如图1C中所示出的，氧化物半导体膜55在绝缘膜53之上形成并与之接触。在衬底51被加热时，氧化物半导体膜55可以通过溅射方法、分子束外延方法、原子层淀积方法、脉动激光淀积方法等形成。氧化物半导体膜55的厚度大于等于2nm并且小于等于200nm，优选地大于等于5nm并且小于等于100nm，更优选地大于等于5nm并且小于等于30nm。
氧化物半导体膜55可以利用包含选自In、Ga、Zn和Sn中的两种或者更多种的金属氧化物材料形成。例如，可以使用四种成分的金属氧化物，例如基于In-Sn-Ga-Zn-O的材料；三种成分的金属氧化物，例如基于In-Ga-Zn-O的材料、基于In-Sn-Zn-O的材料、基于In-Al-Zn-O的材料、基于Sn-Ga-Zn-O的材料、基于Al-Ga-Zn-O的材料或者基于Sn-Al-Zn-O的材料；两种成分的金属氧化物，例如基于In-Zn-O的材料、基于Sn-Zn-O的材料、基于Al-Zn-O的材料、基于Zn-Mg-O的材料、基于Sn-Mg-O的材料、基于In-Mg-O的材料或者基于In-Ga-O的材料；基于In-O的材料；基于Sn-O的材料或者基于Zn-O的材料。在这里，例如，基于In-Ga-Zn-O的材料意味着包含铟(In)、镓(Ga)和锌(Zn)的氧化物并且对成分比率没有特定的限制。另外，基于In-Ga-Zn-O的材料可以包含除In、Ga和Zn之外的元素。在这种情况下，氧化物半导体膜优选地包含比其化学计量组成更多的氧。当氧的量超过化学计量组成中氧的量时，由于氧化物半导体膜中氧空位造成的载流子的生成可以被抑制。
氧化物半导体膜55可以利用表示为化学式InMO3(ZnO)m(m＞0)的金属氧化物材料形成。在这里，M代表选自Zn、Ga、Al、Mn和Co的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn或者Ga和Co。
在氧化物半导体膜55通过溅射方法形成的情况下，作为靶的示例，可以使用包含In、Ga和Zn，其成分比例In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔比率]的金属氧化物靶。作为选择，可以使用具有成分比例In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比率]的靶、具有成分比例In2O3∶Ga2O3∶ZnO＝1∶1∶4[摩尔比率]的靶或者具有成分比例In2O3∶Ga2O3∶ZnO＝2∶1∶8[摩尔比率]的靶。
在使用基于In-Zn-O的材料作为氧化物半导体的情况下，使用按原子比具有成分比例In∶Zn＝50∶1至1∶2的靶(按摩尔比率是In2O3∶ZnO＝25∶1至1∶4)，优选地使用按原子比In∶Zn＝20∶1至1∶1(按摩尔比率是In2O3∶ZnO＝10∶1至1∶2)的靶，更优选地使用按原子比In∶Zn＝15∶1至1.5∶1(按摩尔比率是In2O3∶ZnO＝15∶2至3∶4)的靶。例如，在用于形成具有原子比In∶Zn∶O＝X∶Y∶Z的基于In-Zn-O的氧化物半导体的靶中，满足Z＞1.5X+Y的关系。
在形成氧化物半导体膜55时，氧化物半导体膜55优选地在衬底51被加热的时候形成。衬底51被加热的温度可以大于等于150℃并且小于等于450℃，优选地是大于等于200℃并且小于等于350℃。通过在形成氧化物半导体膜55的过程中以高温加热衬底，氧化物半导体膜55的结晶性可以进一步提高。因而，利用氧化物半导体膜55形成的半导体装置的电稳定性和迁移率可以提高。
在通过溅射方法形成氧化物半导体膜55中，稀有气体(一般是氩)、氧或者稀有气体和氧的混合气体可以适当地用作溅射气体。在这个时候，氧气的流速优选地大于稀有气体的流速，并且氧气氛是特别优选的。通过在这种气氛中形成氧化物半导体膜55，氧化物半导体膜55的结晶性可以进一步提高。因而，利用氧化物半导体膜55形成的半导体装置的迁移率可以提高。除去例如氢、水、羟基和氢化物的杂质的高纯度气体用作溅射气体是优选的。
在通过溅射方法形成氧化物半导体膜55中，氧化物半导体膜55中所含氢的浓度优选地尽可能多地减小。为了减小氢的浓度，除去例如氢、水、羟基和氢化物的杂质的高纯度气体优选地提供给溅射设备的处理室，作为气氛气体。另外，处理室可以通过组合使用具有高排水能力的低温泵和具有高排氢能力的溅射离子泵来排空。
在以上的方法中，氧化物半导体膜55是在一个膜形成步骤中形成的；氧化物半导体膜55可以通过两个膜形成步骤形成。以下将描述通过两个膜形成步骤形成氧化物半导体膜55的方法。
首先，当衬底51的温度保持在大于等于200℃并且小于等于400℃的温度时，第一层氧化物半导体膜在绝缘膜53之上形成并与之接触。然后，在氮、氧、稀有气体或者干燥空气的气氛中在大于等于550℃并且小于衬底应变点的温度执行热处理。通过所述热处理，结晶区域(包括板状晶体)在包括所述第一层氧化物半导体膜的表面的区域中形成。应当指出，第一层氧化物半导体膜的厚度优选地大于等于1nm并且小于等于10nm。接下来，形成比第一层氧化物半导体膜厚的第二层氧化物半导体膜。之后，再次在大于等于550℃并且小于衬底应变点的温度执行热处理，使得利用其中在包括表面的区域中形成结晶区域(包括板状晶体)的第一层氧化物半导体膜作为晶体生长的种子，晶体向上生长。因而，第二层氧化物半导体膜是完全结晶的。应当指出，第一层氧化物半导体膜和第二层氧化物半导体膜的形成条件可以类似于上述氧化物半导体膜55的形成条件。
在氧化物半导体膜55形成之后对氧化物半导体膜55执行热处理是优选的。热处理在大于等于250℃并且小于等于700℃或者小于衬底应变点的温度执行，优选地在大于450℃并且小于等于650℃或者小于衬底应变点的温度执行。
热处理可以这样一种方式执行，例如，要被处理的对象被引入电炉中，在电炉中在氧气氛中使用电阻加热元件等，并在650℃加热1小时。在所述热处理过程中，氧化物半导体膜55不暴露在空气中，以防止水和氢的进入。
热处理设备不限于电炉，而可以是用于通过来自例如加热气体的介质热辐射或者热传导加热要被处理的对象的设备。例如，可以使用快速热退火(RTA)设备，例如灯快速热退火(LRTA)设备或者气体快速热退火(GRTA)设备。LRTA设备是通过从灯发射出的光辐射(电磁波)加热要被处理的对象的设备，其中所述灯例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯。GRTA设备是利用高温气体执行热处理的设备。作为气体，使用不会由于热处理而与要被处理的对象反应的惰性气体，例如氮或者例如氩的稀有气体。
通过这种热处理，氧化物半导体膜55中过多的氢(包括水和羟基)可以被除去，氧化物半导体膜55的结晶性可以提高，并且其中的悬键可以减少，由此减少带隙中的缺陷能级。还有可能从绝缘膜除去过多的氢(包括水和羟基)。通过以这种方式由热处理除去杂质，可以形成i类型(本征)或者基本i类型的氧化物半导体膜55。
而且，当在绝缘膜53包含氧的状态下，优选地是在绝缘膜53比其化学计量组成含更多氧的状态下，执行这种热处理时，氧可以提供给氧化物半导体膜55。在以这种方式通过热处理把氧提供给氧化物半导体膜55的情况下，热处理优选地在氧气氛中执行。通过由这种热处理把氧提供给氧化物半导体膜55，氧化物半导体膜55中的氧空位可以减少。
应当指出，这种热处理可以执行一次或者多次。
通过以上方法形成的氧化物半导体膜55具有某种水平以上的结晶性，与完全非晶态的氧化物半导体膜相比，这是有利的；因此，氧空位、悬键、结合到悬键等的氢及含氢杂质(例如水、羟基和氢化物)都减少了。这些杂质在氧化物半导体膜中充当载流子收集器或者提供载流子的源，这可能改变氧化物半导体膜的电传导性。因此，包括结晶区域并且其中这些杂质被减少的氧化物半导体膜具有稳定的电气特性并且相对于利用可见光、紫外光等的照射更加电稳定。通过把结晶氧化物半导体膜55用于例如晶体管的半导体装置，可以提供具有稳定电气特性的高度可靠的半导体装置。
而且，通过在减小了表面粗糙度的绝缘膜53之上并与之接触地形成氧化物半导体膜55，氧化物半导体膜55的结晶性可以进一步提高。因而，利用氧化物半导体膜55形成的半导体装置的迁移率可以提高。
在图1A至1C中的氧化物半导体膜55的形成处理中，执行CMP处理，以平坦化绝缘膜53的表面；在此所公开的本发明的一种实施方式不必局限于此。例如，可以采用以下的处理：硅晶片衬底用作衬底51，具有足够平面性的氧化硅膜通过热氧化衬底的表面来形成，并且氧化物半导体膜55在氧化硅膜之上形成。以下将参考图3A和3B描述由以上方法形成氧化物半导体膜55的情况。
首先，如图3A中所示出的，衬底51的表面被热氧化，从而在衬底51的表面上形成绝缘膜54。作为热氧化处理，可以执行在干燥氧气氛中的干氧化、在包含水蒸汽的气氛中的湿氧化或者在添加了包含卤素的气体的氧化气氛中的热处理。作为含卤素的气体，可以使用选自HCl、HF、NF3、HBr、Cl2、ClF、BCl3、F2、Br2等的一种或多种气体。
例如，热处理是在相对于氧包含0.5vol.％至10vol.％(优选地是3vol.％)HCl的气氛中在大于等于700℃并且小于等于1100℃的温度执行的。例如，热处理可以在大约950℃执行。处理时间可以是0.1小时至6小时，优选地是0.5小时至1小时。所形成的氧化物膜的厚度可以是10nm至1100nm(优选地是50nm至150nm)，例如，100nm。
以这种方式形成的绝缘膜54的表面粗糙度依赖于衬底51的表面粗糙度。因此，为了把绝缘膜54的平均表面粗糙度设置成大于等于0.1nm并且小于0.5nm，就像图1A至1C中绝缘膜53的情况一样，优选地衬底51也具有大于等于0.1nm并且小于0.5nm的平均表面粗糙度。为了形成具有这种足够平面性的绝缘膜54，具有足够高平面性的衬底(例如单晶硅衬底)优选地用作衬底51。
然后，氧化物半导体膜55在具有足够高平面性的绝缘膜54之上形成并与之接触，如图3B中所示出的，由此氧化物半导体膜55的结晶性可以进一步提高。因而，利用氧化物半导体膜55形成的半导体装置的迁移率可以提高。氧化物半导体膜55可以通过类似于图1C中所示出的方法的方法形成。
如上所述，结晶氧化物半导体膜在减小了表面粗糙度的绝缘膜之上形成并与之接触，由此，氧化物半导体膜可以具有稳定的电气特性。通过把这种氧化物半导体膜用于半导体装置，可以提供具有稳定电气特性的高度可靠半导体装置。而且，可以形成具有高结晶性的氧化物半导体膜；因此，通过使用所述氧化物半导体膜，可以提供具有较高迁移率的半导体装置。
在该实施方式中所描述的结构等可以适当地与在其它实施方式中描述的任意结构、方法等组合。
(实施方式2)
在该实施方式中，作为利用在以上实施方式中所描述的结晶氧化物半导体膜形成的半导体装置的示例，利用所述氧化物半导体膜形成的晶体管和制造该晶体管的方法将参考图4A至4D和图5A至5C来描述。图4A至4D是示出作为半导体装置的结构的一种实施方式、具有顶栅结构的晶体管120的制造处理的横截面视图。
首先，如图4A中所示出的，通过在以上实施方式中所描述的方法，氧化物半导体膜55形成于在衬底51上所设置的绝缘膜53之上并与之接触。然后，通过使用掩模对氧化物半导体膜55进行选择性的蚀刻，从而形成如图4B中所示出的氧化物半导体膜59。在此之后，除去掩模。
在氧化物半导体膜55的蚀刻中所使用的掩模可以适当地通过光刻法、喷墨法、印刷法等形成。对于氧化物半导体膜55的蚀刻，可以适当地采用湿蚀刻或者干蚀刻。
接下来，如图4C中所示出的，形成与氧化物半导体膜59接触的源极电极61a和漏极电极61b。
源极电极61a和漏极电极61b可以利用选自铝、铬、铜、钽、钛、钼、钨、锰和锆的金属元素；包含这些金属元素中任意一种作为成分的合金；包含任意这些金属元素的组合的合金等形成。作为选择，也可以使用包含铝和选自钛、钽、钨、钼、铬、钕和钪的一种或多种金属元素的合金膜或者氮化物膜。源极电极61a和漏极电极61b可以具有单层结构或者包括两层或更多层的叠层结构。例如，可以使用含硅铝膜的单层结构、其中铜膜叠在Cu-Mg-Al合金膜之上的两层结构、其中钛膜叠在铝膜之上的两层结构、其中钛膜叠在氮化钛膜之上的两层结构、其中钨膜叠在氮化钛膜之上的两层结构、其中钨膜叠在氮化钽膜之上的两层结构或者其中钛膜、铝膜和钛膜依次堆叠的三层结构。
源极电极61a和漏极电极61b可以利用透光导电材料形成，例如氧化铟锡、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡。还可以采用利用以上透光导电材料与以上金属元素形成的叠层结构。
在通过溅射方法、CVD方法、蒸发方法等形成导电膜之后，在该导电膜之上形成掩模并对导电膜进行蚀刻，并由此形成源极电极61a和漏极电极61b。在导电膜之上形成的掩模可以适当地通过印刷法、喷墨法或者光刻法形成。作为选择，源极电极61a和漏极电极61b可以通过印刷法或者喷墨法直接形成。
在这里，导电膜是在氧化物半导体膜59和绝缘膜53之上形成的，然后被蚀刻成预先确定的形状，从而形成与所述氧化物半导体膜的上表面和侧表面接触的源极电极61a和漏极电极61b。在这个时候，在一些情况下，在氧化物半导体膜59中而且既不与源极电极61a也不与漏极电极61b重叠的区域被蚀刻，并且在氧化物半导体膜59中形成凹部。
作为选择，氧化物半导体膜59、源极电极61a和漏极电极61b可以以这样一种方式形成，使得导电膜在氧化物半导体膜55之上形成，并且氧化物半导体膜55和导电膜利用多色调光掩模来蚀刻。形成凹凸形掩模，利用该凹凸形掩模蚀刻氧化物半导体膜55和导电膜，该凹凸形掩模通过灰化划分，并且导电膜利用划分的掩模选择性地蚀刻，由此可以形成氧化物半导体膜59、源极电极61a和漏极电极61b。利用该处理，光掩模的数量及光刻处理中步骤的数量可以减少。
然后，在氧化物半导体膜59、源极电极61a和漏极电极61b之上形成栅极绝缘膜63。
通过使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝和氧化镓中的任何一些，栅极绝缘膜63可以形成为具有单层结构或者叠层结构。就像在绝缘膜53的情况中那样，栅极绝缘膜63优选地包含氧。另外，栅极绝缘膜63优选地是利用部分氧通过加热从中释放的氧化物绝缘膜形成的。部分氧通过加热从中释放的氧化物绝缘膜优选地是比其化学计量组成包含更多氧的氧化物绝缘膜。包含氧的氧化物绝缘膜可以利用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓等形成。通过使用部分氧通过加热从中释放的氧化物绝缘膜，氧可以在随后的步骤中通过热处理扩散到氧化物半导体膜59中，并且晶体管120可以具有有利的特性。
当栅极绝缘膜63利用高-k材料形成时，栅极泄漏电流可以减少，其中的高-k材料例如硅酸铪(HfSiOx)、添加了氮的硅酸铪(HfSixOyNz)、添加了氮的铝酸铪(HfAlxOyNz)、氧化铪或者氧化钇。另外，可以采用利用高-k材料和氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝和氧化镓中的一种或多种形成的叠层结构。栅极绝缘膜63的厚度优选地大于等于1nm并且小于等于300nm，更优选地大于等于5nm并且小于等于50nm。当栅极绝缘膜63的厚度大于等于5nm时，栅极泄漏电流可以减少。
在形成栅极绝缘膜63之前，氧化物半导体膜59的表面可以暴露于例如氧、臭氧或氧化亚氮的氧化气体的等离子体，从而被氧化，由此减少氧空位。
接下来，在栅极绝缘膜63之上形成栅极电极65，以与氧化物半导体膜59重叠。
栅极电极65可以利用选自铝、铬、铜、钽、钛、钼、钨、锰和锆的金属元素；包含这些金属元素中任意一种作为成分的合金；包含任意这些金属元素的组合的合金等形成。作为选择，也可以使用包含铝和选自钛、钽、钨、钼、铬、钕和钪的一种或多种金属元素的合金膜或者氮化物膜。栅极电极65可以具有单层结构或者包括两层或更多层的叠层结构。例如，可以使用包含硅的铝膜的单层结构、其中钛膜叠在铝膜之上的两层结构、其中钛膜叠在氮化钛膜之上的两层结构、其中钨膜叠在氮化钛膜之上的两层结构、其中钨膜叠在氮化钽膜之上的两层结构或者其中钛膜、铝膜和钛膜依次堆叠的三层结构。
栅极电极65可以利用透光导电材料形成，例如氧化铟锡、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌或者添加了氧化硅的氧化铟锡。此外，可以使用通过利用基于In-Ga-Zn-O的金属氧化物作为靶在含氮气氛中溅射获得的化合物导体。还可以采用利用以上透光导电材料与以上金属元素形成的叠层结构。
另外，绝缘膜69可以在栅极电极65之上作为保护膜形成(见图4D)。此外，接触孔可以在栅极绝缘膜63和绝缘膜69中形成，然后，布线可以形成为连接到源极电极61a和漏极电极61b。
绝缘膜69可以适当地利用类似于栅极绝缘膜63的绝缘膜形成。当氮化硅膜通过溅射方法形成为绝缘膜69时，可以防止湿气和碱金属从外部进入，因而在氧化物半导体膜59中所含杂质的量可以减少。
应当指出，在栅极绝缘膜63形成之后或者在绝缘膜69形成之后，可以执行热处理。这种热处理使得氢可以从氧化物半导体膜59释放，并且绝缘膜53、栅极绝缘膜63或绝缘膜69中所包含的部分氧可以扩散到氧化物半导体膜59中，在绝缘膜53与氧化物半导体膜59之间的界面的附近及在栅极绝缘膜63与氧化物半导体膜59之间的界面的附近。在这个步骤中，氧化物半导体膜59中的氧空位可以减少，并且氧化物半导体膜59与绝缘膜53之间的界面或者氧化物半导体膜59与栅极绝缘膜63之间的界面处的缺陷可以减少。因此，可以形成具有较低氢浓度和较少氧空位的氧化物半导体膜59。通过以这种方式通过热处理除去杂质，可以形成i类型(本征)或者基本上i类型的氧化物半导体膜59。因而，晶体管120的关断状态电流特性会相当出色。
通过以上处理，可以制造其中在结晶氧化物半导体膜中形成沟道区域的晶体管120。如图4D中所示出的，晶体管120包括在衬底51之上设置的绝缘膜53、在绝缘膜53之上设置并与之接触的氧化物半导体膜59、与氧化物半导体膜59接触地设置的源极电极61a和漏极电极61b、在氧化物半导体膜59之上设置的栅极绝缘膜63、在栅极绝缘膜63之上设置从而与氧化物半导体膜59重叠的栅极电极65、及在栅极电极65之上设置的绝缘膜69。
用于晶体管120的结晶氧化物半导体膜具有某种水平以上的结晶性，与完全非晶态的氧化物半导体膜相比，这是有好处的；因此，氧空位、悬键、结合到悬键等的例如氢杂质减少了。因此，其中减少了这些杂质的结晶氧化物半导体膜具有稳定的电气特性并且相对于利用可见光、紫外线等的照射更加电稳定。通过把这种结晶氧化物半导体膜用于晶体管，可以提供具有稳定电气特性的高度可靠的半导体装置。
在晶体管120中，结晶氧化物半导体膜55在其表面粗糙度减小了的绝缘膜53之上形成并与之接触，由此氧化物半导体膜55的结晶性可以进一步提高。因而，利用氧化物半导体膜55形成的半导体装置的迁移率可以提高。
根据该实施方式的半导体装置不限于图4A至4D中所示出的晶体管120。例如，可以采用类似于图5A中所示出的晶体管130的结构的结构。晶体管130包括在衬底51之上设置的绝缘膜53、在绝缘膜53之上设置的源极电极61a和漏极电极61b、与源极电极61a和漏极电极61b的上表面和侧表面接触地设置的氧化物半导体膜59、在氧化物半导体膜59之上设置的栅极绝缘膜63、在栅极绝缘膜63之上设置从而与氧化物半导体膜59重叠的栅极电极65、及在栅极电极65之上设置的绝缘膜69。即，晶体管130与晶体管120的区别在于氧化物半导体膜59是与源极电极61a和漏极电极61b的上表面和侧表面接触地设置的。
此外，可以采用类似于图5B中所示出的晶体管140的结构的结构。晶体管140包括在衬底51之上设置的栅极电极65、在栅极电极65之上设置的绝缘膜53、在绝缘膜53之上设置的氧化物半导体膜59、与氧化物半导体膜59的上表面和侧表面接触地设置的源极电极61a和漏极电极61b、及在氧化物半导体膜59之上设置的绝缘膜69。即，晶体管140与晶体管120的区别在于它具有底栅结构，其中栅极电极65和充当栅极绝缘膜的绝缘膜53在氧化物半导体膜59的下面设置。应当指出，基底绝缘膜(base insulating film)可以设置在衬底51和栅极电极65之间。
此外，可以采用类似于图5C中所示出的晶体管150的结构的结构。晶体管150包括在衬底51之上设置的栅极电极65、在栅极电极65之上设置的绝缘膜53、在绝缘膜53之上设置的源极电极61a和漏极电极61b、与源极电极61a和漏极电极61b的上表面和侧表面接触地设置的氧化物半导体膜59、及在氧化物半导体膜59之上设置的绝缘膜69。即，晶体管150与晶体管130的区别在于它具有底栅结构，其中栅极电极65和充当栅极绝缘膜的绝缘膜53在氧化物半导体膜59的下面设置。应当指出，基底绝缘膜可以设置在衬底51和栅极电极65之间。
如上所述，结晶氧化物半导体膜形成在其表面粗糙度减小了的绝缘膜之上并与之接触，由此氧化物半导体膜可以具有稳定的电气特性。通过把这种氧化物半导体膜用于半导体装置，可以提供具有稳定电气特性的高度可靠的半导体装置。而且，可以形成具有高结晶性的氧化物半导体膜；因此，通过使用所述氧化物半导体膜，可以提供具有较高迁移率的半导体装置。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任何方法、结构等组合。
(实施方式3)
在该实施方式中，作为通过在以上实施方式中所描述的制造半导体装置的方法形成的半导体装置的示例，将描述存储介质(存储器元件)。在该实施方式中，通过在以上实施方式中所描述的制造半导体装置的方法利用氧化物半导体形成的晶体管及利用除氧化物半导体之外的材料形成的晶体管在一个衬底之上形成。
图6A至6C示出了半导体装置结构的示例。图6A示出了半导体装置的横截面，而图6B示出了半导体装置的平面图。在这里，图6A示出了沿图6B中的线C1-C2和线D1-D2所截取的横截面。此外，图6C是利用该半导体装置作为存储器元件的电路图的示例。在图6A和6B所示出的半导体装置中，利用第一种半导体材料形成的晶体管500在下部提供，而在以上实施方式中所述的晶体管120在上部提供。应当指出，晶体管120是利用氧化物半导体作为第二半导体材料形成的。在该实施方式中，第一半导体材料是与氧化物半导体不同的半导体材料。作为与氧化物半导体不同的半导体材料，例如，可以使用硅、锗、硅锗、碳化硅或者砷化镓，并且优选地使用单晶半导体。作为选择，可以使用有机半导体材料等。利用这种半导体材料形成的晶体管可以容易地以高速工作。另一方面，利用氧化物半导体形成的晶体管的一个特征是关断状态电流极小，这使得电荷可以保持很长时间。
应当指出，在该实施方式中，描述了其中利用晶体管120形成存储介质的示例；毋庸置疑，以上实施方式中所述的晶体管130、晶体管140和晶体管150中的任何一个等都可以代替晶体管120使用。
图6A至6C中的晶体管500包括在包括半导体材料(例如，硅)的衬底400中设置的沟道形成区域416；杂质区域420，设置成使得沟道形成区域416插入其间；与杂质区域420接触的金属化合物区域424；在沟道形成区域416之上设置的栅极绝缘层408；及在栅极绝缘层408之上设置的栅极电极410。
作为包括半导体材料的衬底400，可以使用硅、碳化硅等的单晶半导体衬底或者多晶半导体衬底；硅锗等的化合物半导体衬底；SOI衬底等。应当指出，尽管术语“SOI衬底”通常指在绝缘表面之上设置硅半导体膜的衬底，但是本说明书等中的术语“SOI衬底”还包括在绝缘表面之上设置利用除硅之外的材料形成的半导体膜的衬底。即，“SOI衬底”中所包括的半导体膜不限于硅半导体膜。而且，SOI衬底可以是半导体膜在例如玻璃衬底的绝缘衬底之上设置且有绝缘层位于它们之间的衬底。
元件隔离绝缘层406在衬底400之上设置，以围绕晶体管500。应当指出，优选地，晶体管500不具有如图6A和6B中所示出的侧壁绝缘层，以获得更高程度的集成。另一方面，在晶体管500的特性优先的情况下，可以在栅极电极410的侧表面上设置侧壁绝缘层，并且可以设置包括具有不同杂质浓度的区域的杂质区域420。
晶体管500可以利用硅、锗、硅锗、碳化硅、砷化镓等制造。晶体管500可以以高速工作。因而，当晶体管用作读取晶体管时，数据可以以高速读出。
绝缘膜53设置在晶体管500之上，使得栅极电极410的上表面暴露。就像在以上实施方式中那样，氧化物半导体膜59在绝缘膜53之上设置并与之接触。对于绝缘膜53的细节及其形成方法，可以参考以上实施方式中的描述。以这种方式，通过在其表面粗糙度减小了的绝缘膜53之上并与之接触地形成结晶氧化物半导体膜59，氧化物半导体膜59的结晶性可以进一步提高。因而，利用氧化物半导体膜59形成的晶体管120可以具有稳定的电气特性，并且晶体管120的迁移率可以提高。
同时，就像以上实施方式中那样，在通过CMP处理等平坦化绝缘膜53时，栅极电极410的上表面可以暴露。
就像在以上的实施方式中那样，晶体管120包括氧化物半导体膜59、源极电极61a、漏极电极61b、栅极绝缘膜63和栅极电极65a。关于细节，可以参考以上实施方式中的描述。上部中的晶体管(以晶体管120作为代表)可以通过以上实施方式中所描述的方法来制造。
在这里，在晶体管120中使用的结晶氧化物半导体膜具有某种水平以上的结晶性，与完全非晶态的氧化物半导体膜相比，这是有好处的；因此，减少了以氧空位和结合到悬键等的例如氢的杂质为代表的缺陷。因此，减少了这些缺陷的结晶氧化物半导体膜具有稳定的电气特性并且相对于利用可见光、紫外光等的照射更加电稳定。通过把这种结晶氧化物半导体膜用于晶体管，可以提供具有稳定的电气特性的高度可靠的半导体装置。
在这里，源极电极61a与栅极电极410接触地设置；因而，晶体管500的栅极电极410和晶体管120的源极电极61a彼此连接。
另外，在与栅极电极65a同一层内的布线65c在源极电极61a之上提供，栅极绝缘膜63位于其间，从而可以形成电容器520。在不需要电容器的情况下，可以采用没有电容器520的结构。
然后，绝缘膜69和绝缘层152在栅极绝缘膜63、栅极电极65a和布线65c之上形成。对于绝缘膜69的细节，可以参考以上实施方式中的描述。绝缘层152可以通过溅射方法、CVD方法等形成。绝缘层152可以利用包括无机绝缘材料的材料形成，所述无机绝缘材料例如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝或者氧化镓。
布线156在绝缘层152之上形成。布线156通过在栅极绝缘膜63、绝缘膜69和绝缘层152中设置的开口中形成的电极154电连接到漏极电极61b。
电极154可以这样一种方式形成，例如，使得导电膜通过PVD方法、CVD方法等在包括所述开口的区域中形成，然后该导电膜的一部分通过蚀刻处理、CMP等被除去。
布线156可以这样一种方式形成，使得导电层通过例如溅射方法的PVD方法或者例如等离子体CVD方法的CVD方法形成，然后对该导电层构图。布线156可以利用类似于源极电极61a和漏极电极61b材料的材料形成。
在该实施方式中所描述的半导体装置中，晶体管500和晶体管120彼此重叠；因而，半导体装置的集成度可以足够高。
图6C是利用半导体装置作为存储器元件的电路图的示例。在图6C中，晶体管120的源极电极和漏极电极中的一个、电容器520的一个电极及晶体管500的栅极电极彼此电连接。第一布线(第一条线，也称为源极线)电连接到晶体管500的源极电极。第二布线(第二条线，也称为位线)电连接到晶体管500的漏极电极。第三布线(第三条线，也称为第一信号线)电连接到晶体管120的源极电极和漏极电极中的另一个。第四布线(第四条线，也称为第二信号线)电连接到晶体管120的栅极电极。第五布线(第五条线，也称为字线)电连接到电容器520的另一个电极。
利用氧化物半导体形成的晶体管120具有极小的关断状态电流；因此，当晶体管120处于关断状态时，晶体管120的源极电极和漏极电极中的一个、电容器520的一个电极及晶体管500的栅极电极彼此电连接处的节点(下文中称为节点FG)的电势可以保持非常长的时间。电容器520的提供方便了施加到节点FG的电荷的保持和所存储数据的读取。
当数据存储到半导体装置(布线)中时，第四布线的电势设置成晶体管120接通的电势，由此晶体管120接通。因而，第三布线的电势提供给节点FG并且在节点FG中累积预定量的电荷。在这里，用于施加两个不同电势电平中的任一个的电荷(下文中称为低电平电荷和高电平电荷)施加到节点FG。在此之后，第四布线的电势设置成晶体管120关断的电势，由此晶体管120关断。这使得节点FG浮置并且预定量的电荷保持在节点FG中。因而，预定量的电荷在节点FG中累积并保持，由此，存储器单元可以存储数据。
由于晶体管120的关断状态电流极小，因此施加到节点FG的电荷保持很长时间。这可以去除刷新操作的需求或者大幅度地减小刷新操作的频率，这导致功耗的充分减小。而且，即使在不供电时，所存储的数据也可以保持很长时间。
当所存储的数据被读出(读取)时，在预定电势(固定电势)提供给第一布线时，适当的电势(读出电势)提供给第五布线，由此，依赖于节点FG中所保持的电荷量，晶体管500改变其状态。这是因为，通常，当晶体管500是n沟道晶体管时，在节点FG中保持高电平电荷的情况下的晶体管500的视在阈值电压Vth_H低于在节点FG中保持低电平电荷的情况下的晶体管500的视在阈值电压Vth_L。在这里，视在阈值电压指第五布线的电势，需要这个电势来接通晶体管500。因而，通过把第五布线的电势设置成在Vth_H和Vth_L之间的电势V0，可以确定节点F中所保持的电荷。例如，在写入时施加高电平电荷的情况下，当第五布线的电势设置成V0(＞Vth_H)时，晶体管500被接通。在写入时施加低电平电荷的情况下，即使当第五布线的电势设置成V0(＜Vth_L)时，晶体管500也保持在关断状态。以这种方式，通过控制第五布线的电势并确定晶体管500是处于接通状态还是关断状态(读取第二布线的电势)，所存储的数据可以被读出。
另外，为了重写所存储的数据，新的电势提供给节点FG，该节点FG保持在以上写入时所施加的预定量的电荷，使得新数据的电荷保持在节点FG中。具体而言，第四布线的电势设置成晶体管120接通的电势，由此晶体管120接通。因而，第三布线的电势(新数据的电势)提供给节点FG，并且预定量的电荷在节点FG中累积。在此之后，第四布线的电势设置成使晶体管120关断的电势，由此晶体管120关断。因而，新数据的电荷保持在节点FG中。换句话说，当在第一次写入中所施加的预定量的电荷保持在节点FG中时，执行与第一次写入中相同的操作(第二次写入)，由此所存储的数据可以被重写。
通过使用高度纯化的本征氧化物半导体膜59，该实施方式中所描述的晶体管120的关断电流可以充分减小。另外，结晶氧化物半导体膜59在其表面粗糙度减小了的绝缘膜53之上形成并与之接触，由此氧化物半导体膜59可以具有稳定的电气特性。通过把氧化物半导体膜59用于晶体管120，可以提供具有稳定的电气特性的高度可靠的晶体管。另外，利用这种晶体管，可以获得能够保持所存储数据极长时间的高度可靠的半导体装置。
此外，可以形成具有高结晶性的氧化物半导体膜59；因此，通过使用氧化物半导体膜59，晶体管120可以具有较高的迁移率。利用这种晶体管，可以实现半导体装置的高速操作。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任何方法、结构等组合。
(实施方式4)
在该实施方式中，根据在此所公开的本发明的一种实施方式的半导体装置的应用示例将参考图7A和7B进行描述。
图7A和7B是各自包括多个在图6A至6C中所示出的半导体装置(下文中也称为存储器单元550)的半导体装置的电路图。图7A是所谓的NAND半导体装置的电路图，其中存储器单元550串联连接，图7B是所谓的NOR半导体装置的电路图，其中存储器单元550并联连接。
图7A中的半导体装置包括源极线SL、位线BL、第一信号线S1、多条第二信号线S2、多条字线WL及多个存储器单元550。在图7A中，在半导体装置中设置一条源极线SL和一条位线BL；但是，在此所公开的本发明的一种实施方式不限于此。可以设置多条源极线SL和多条位线BL。
在每个存储器单元550中，晶体管500的栅极电极、晶体管120的源极电极和漏极电极中的一个及电容器520的一个电极彼此电连接。第一信号线S1与晶体管120的源极电极和漏极电极中的另一个彼此电连接，而第二信号线S2和晶体管120的栅极电极彼此电连接。字线WL和电容器520的另一个电极彼此电连接。
另外，存储器单元550中所包括的晶体管500的源极电极电连接到相邻存储器单元550中的晶体管500的漏极电极。存储器单元550中所包括的晶体管500的漏极电极电连接到相邻存储器单元550中的晶体管500的源极电极。应当指出，多个串联连接的存储器单元中的存储器单元550中所包括的晶体管500的设置在一端的漏极电极电连接到位线。此外，多个串联连接的存储器单元中的存储器单元550中所包括的晶体管500的设置在另一端的源极电极电连接到源极线。
在图7A的半导体装置中，对每一行执行写操作和读操作。写操作如下执行。使晶体管120接通的电势提供给执行写操作的行的第二信号线S2，由此执行写操作的所述行的晶体管120接通。相应地，第一信号线S1的电势提供给指定行的晶体管500的栅极电极，使得预定的电荷施加到该栅极电极。由此，数据可以写到指定行的存储器单元中。
另外，读操作如下执行。首先，无论施加到晶体管500的栅极电极的电荷如何，使晶体管500接通的电势都提供给除要执行读取的行之外的其它行的字线WL，使得除要执行读取的行之外的其它行的晶体管500都接通。然后，依赖于晶体管500的栅极电极中的电荷确定晶体管500的接通状态或关断状态的电势(读出电势)提供给要执行读取的行的字线WL。在此之后，固定电势提供给源极线SL，使得连接到位线BL的读取电路(未示出)运行。在这里，除要执行读取的行的晶体管500之外，源极线SL和位线BL之间的多个晶体管500都接通；因此，源极线SL和位线BL之间的导通由要执行读取的行的晶体管500的状态(接通状态或者关断状态)确定。要执行读取的行的晶体管500的导通依赖于其栅极电极中的电荷。因而，位线BL的电势相应地变化。通过利用读取电路读取位线的电势，数据可以从指定行的存储器单元读出。
图7B中的半导体装置包括多条源极线SL、多条位线BL、多条第一信号线S1、多条第二信号线S2、多条字线WL和多个存储器单元550。晶体管500的栅极电极、晶体管120的源极电极和漏极电极中的一个及电容器520的一个电极彼此电连接。源极线SL和晶体管500的源极电极彼此电连接。位线BL和晶体管500的漏极电极彼此电连接。第一信号线S1与晶体管120的源极电极和漏极电极中的另一个彼此电连接，并且第二信号线S2与晶体管120的栅极电极彼此电连接。字线WL和电容器520的另一个电极彼此电连接。
在图7B的半导体装置中，对每一行执行写操作和读操作。写操作是以类似于图7A中的半导体装置的方式执行的。读操作如下执行。首先，无论施加到晶体管500栅极电极的电荷如何，使晶体管500关断的电势都提供给除要执行读取的行之外的其它行的字线WL，使得除要执行读取的行之外的其它行的晶体管500都关断。然后，依赖于晶体管500的栅极电极中的电荷确定晶体管500的接通状态或关断状态的电势(读出电势)提供给要执行读取的行的字线WL。在此之后，固定电势提供给源极线SL，使得连接到位线BL的读取电路(未示出)运行。在这里，源极线SL和位线BL之间的导通由要执行读取的行的晶体管500的状态(接通状态或者关断状态)确定。即，位线BL的电势依赖要执行读取的行的晶体管500的栅极电极中的电荷而变化。通过利用读取电路读取位线BL的电势，数据可以从指定行的存储器单元读出。
尽管在以上描述中在每个存储器单元550中可以存储的数据量是一位，但是该实施方式的存储器装置的结构不限于此。通过准备要提供给晶体管500的栅极电极的三个或者更多个电势，每个存储器单元550中可以存储的数据量能够增加。例如，在提供给晶体管500的栅极电极的电势数量为四的情况下，两位数据可以存储在每个存储器单元中。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任何方法、结构等组合。
(实施方式5)
在该实施方式中，利用任意一种以上实施方式中所述的晶体管形成的半导体装置的示例将参考图8A和8B进行描述。
图8A示出了具有对应于所谓动态随机存取存储器(DRAM)的结构的结构的半导体装置的示例。图8A中所示出的存储器单元阵列1120具有其中多个存储器单元1130以矩阵形式排列的结构。另外，存储器单元阵列1120包括m条第一布线和n条第二布线。应当指出，在该实施方式中，第一布线和第二布线分别称为位线BL和字线WL。
存储器单元1130包括晶体管1131和电容器1132。晶体管1131的栅极电极连接到第一布线(字线WL)。另外，晶体管1131的源极电极和漏极电极中的一个连接到第二布线(位线BL)。晶体管1131的源极电极和漏极电极中的另一个连接到电容器的一个电极。电容器的另一个电极连接到电容器线CL并为其提供预定的电势。以上实施方式中描述过的晶体管120、晶体管130、晶体管140或者晶体管150适用于晶体管1131。
以上任何一种实施方式中描述过的晶体管是利用高度纯化的本征氧化物半导体膜形成的，因而可以具有足够低的关断状态电流。另外，结晶氧化物半导体膜在其表面粗糙度降低了的绝缘膜之上形成并与之接触，由此氧化物半导体膜可以具有稳定的电气特性。通过把这种氧化物半导体膜用于晶体管，可以提供具有稳定的电气特性的高度可靠的晶体管。另外，利用这种晶体管，被看作是所谓DRAM的图8A中的半导体装置可以用作基本上非易失性的存储器。
图8B示出了具有对应于所谓静态随机存取存储器(SRAM)结构的结构的半导体装置的示例。图8B中所示出的存储器单元阵列1140可以具有其中多个存储器单元1150以矩阵方式排列的结构。另外，存储器单元阵列1140包括多条第一布线(字线WL)、多条第二布线(位线BL)及多条第三布线(反转位线/BL)。
存储器单元1150包括第一晶体管1151、第二晶体管1152、第三晶体管1153、第四晶体管1154、第五晶体管1155和第六晶体管1156。第一晶体管1151和第二晶体管1152充当选择晶体管。第三晶体管1153和第四晶体管1154中的一个是n沟道晶体管(在这里，第四晶体管1154是n沟道晶体管)，而第三晶体管1153和第四晶体管1154中的另一个是p沟道晶体管(在这里，第三晶体管1153是p沟道晶体管)。换句话说，第三晶体管1153和第四晶体管1154形成CMOS电路。类似地，第五晶体管1155和第六晶体管1156形成CMOS电路。
第一晶体管1151、第二晶体管1152、第四晶体管1154和第六晶体管1156是n沟道晶体管，并且以上任何一种实施方式中所述的晶体管都可以适用于这些晶体管。第三晶体管1153和第五晶体管1155中的每一个都是其中沟道形成区域利用除氧化物半导体之外的材料(例如，单晶硅)形成的p沟道晶体管。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任何方法、结构等组合。
(实施方式6)
中央处理单元(CPU)可以利用其中沟道形成区域利用氧化物半导体形成的晶体管形成该CPU的至少一部分。
图9A是示出CPU的特定结构的框图。图9A中所示出的CPU包括衬底1190之上的算术逻辑单元(ALU)1191、ALU控制器1192、指令解码器1193、中断控制器1194、定时控制器1195、寄存器1196、寄存器控制器1197、总线接口(总线I/F)1198、可重写ROM 1199及ROM接口(ROM I/F)1189。半导体衬底、SOI衬底、玻璃衬底等用作衬底1190。ROM 1199和ROM I/F 1189可以设置在单独的芯片上。毋庸置疑，图9A中所示出的CPU仅仅是其中结构被简化了的一个示例，并且，依赖于应用，实际的CPU可以具有各种结构。
通过总线I/F 1198输入到CPU的指令输入到指令解码器1193，并在那里解码，然后输入到ALU控制器1192、中断控制器1194、寄存器控制器1197和定时控制器1195。
ALU控制器1192、中断控制器1194、寄存器控制器1197和定时控制器1195根据解码后的指令进行各种控制。具体而言，ALU控制器1192生成用于控制ALU 1191的操作的信号。在CPU执行程序时，中断控制器1194根据来自外部输入/输出装置或者外围电路的中断请求的优先级或者屏蔽状态对中断请求进行判断并处理该请求。寄存器控制器1197生成寄存器1196的地址，并根据CPU的状态从寄存器1196读取数据/把数据写到寄存器1196中。
定时控制器1195生成用于控制ALU 1191、ALU控制器1192、指令解码器1193、中断控制器1194和寄存器控制器1197的操作定时的信号。例如，定时控制器1195包括用于根据参考时钟信号CLK1生成内部时钟信号CLK2的内部时钟发生器，并把时钟信号CLK2提供给以上电路。
在图9A所示出的CPU中，存储器元件设置在寄存器1196中。实施方式3至5的任意一个中所描述的存储器元件都可以用作在寄存器1196中设置的存储器元件。
在图9A所示出的CPU中，寄存器控制器1197根据来自ALU1191的指令选择在寄存器1196中保持数据的操作。即，寄存器控制器1197选择数据是由寄存器1196中所包括的存储器元件中的电容器还是由反相元件保持。当选择由反相元件保持数据时，电源电压提供给寄存器1196中的存储器元件。当选择由电容器保持数据时，数据在该电容器中重写，并且可以停止向寄存器1196中的存储器元件提供电源电压。
如图9B或者图9C中所示出的，通过在存储器元件组与向其提供电源电势VDD或者电源电势VSS的节点之间提供开关元件，可以停止电源提供。以下将描述图9B和9C中所示出的电路。
图9B和9C中的每一个都示出了包括作为用于控制电源电势向存储器元件的提供的开关元件的晶体管的存储器电路的结构的示例，在晶体管中沟道形成区域是利用氧化物半导体形成的。
图9B中所示出的存储器装置包括开关元件1141和包括多个存储器元件1142的存储器元件组1143。具体而言，作为存储器元件1142中的每一个，可以使用在实施方式3至5中的任意一个所述的存储器元件。经由开关元件1141为存储器元件组1143中所包括的每个存储器元件1142都提供了高电平电源电势VDD。另外，为存储器元件组1143中所包括的每个存储器元件都提供了信号IN的电势和低电平电源电势VSS。
在图9B中，其中沟道形成区域利用氧化物半导体形成的晶体管用作开关元件1141，并且晶体管的开关是通过提供给其栅极电极的信号SigA控制的。
应当指出，图9B示出了其中开关元件1141只包括一个晶体管的结构；但是，并不限制于此，开关元件1141可以包括多个晶体管。在开关元件1141包括充当开关元件的多个晶体管的情况下，所述多个晶体管可以彼此并联地连接、串联地连接或者采用并联连接与串联连接的组合。
尽管开关元件1141控制高电平电源电势VDD向图9B中的存储器元件组1143中所包括的每个存储器元件1142的提供，但是开关元件1141还可以控制低电平电源电势VSS的提供。
在图9C中，示出了其中经由开关元件1141为存储器元件组1143中所包括的每个存储器元件1142提供低电平电源电势VSS的存储器装置的示例。低电平电源电势VSS向存储器元件组1143中所包括的每个存储器元件1142的提供可以由开关元件1141来控制。
当在存储器元件组与向其提供电源电势VDD或者电源电势VSS的节点之间设置开关元件时，即使在CPU的操作暂时停止并且电源电压的提供停止的情况下数据也可以保持；相应地，可以减少功耗。具体而言，例如，当个人计算机的用户不把数据输入到例如键盘的输入装置时，CPU的操作可以停止，从而可以减少功耗。
尽管CPU作为示例给出，但是晶体管还可以应用到例如数字信号处理器(DSP)、定制LSI或者场可编程门阵列(FPGA)的LSI。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任意方法、结构等组合。
(实施方式7)
在该实施方式中，以下将描述其中驱动器电路的至少一部分和要布置在像素部分中的晶体管在一个衬底之上形成的示例。
要布置在像素部分中的晶体管是根据以上实施方式中所描述的方法形成的。另外，晶体管可以容易地作为n沟道晶体管形成，因而驱动器电路中可以利用n沟道晶体管形成的驱动器电路部分在与像素部分的晶体管相同的衬底之上形成。如上所述，通过将以上任何一种实施方式中所描述的晶体管用于像素部分或者驱动器电路，可以提供高度可靠的显示装置。
图10A是有源矩阵显示装置的框图的示例。像素部分601、第一扫描线驱动器电路602、第二扫描线驱动器电路603和信号线驱动器电路604设置在显示装置中的衬底600之上。在像素部分601中，布置了多条从信号线驱动器电路604延伸的信号线并且布置了多条从第一扫描线驱动器电路602和第二扫描线驱动器电路603延伸的扫描线。应当指出，包括显示元件的像素以矩阵设置在扫描线与信号线彼此交叉的各个区域中。显示装置的衬底600通过例如柔性印制电路(FPC)的连接部分连接到定时控制电路(也称为控制器或者控制IC)。
在图10A中，第一扫描线驱动器电路602、第二扫描线驱动器电路603和信号线驱动器电路604在与像素部分601相同的衬底600之上形成。相应地，在外部提供的驱动器电路等的部件的数量减少了，从而可以实现成本的降低。另外，如果驱动器电路设置在衬底600外部，那么布线将需要延长而且布线连接的数量将增加，但是通过在衬底600之上提供驱动器电路，布线连接的数量可以减少。相应地，可以提高度可靠性或者产出率。
图10B示出了像素部分的电路结构的示例。在这里，示出了VA液晶显示面板的像素结构。
在这种像素结构中，在一个像素中设置多个像素电极层，并且晶体管连接到各自的像素电极层。所述多个晶体管通过不同的栅极信号驱动。换句话说，施加到多域像素中的单个像素电极层的信号是独立控制的。
晶体管616的栅极布线612和晶体管617的栅极布线613彼此分离，使得可以向其提供不同的栅极信号。相反，充当数据线的源极或漏极电极层614对于晶体管616和晶体管617而言是公用的。作为晶体管616和晶体管617，以上任何一种实施方式中所描述过的晶体管都可以适当地使用。以以上方式，可以提供高度可靠的液晶显示面板。
电连接到晶体管616的第一像素电极层和电连接到晶体管617的第二像素电极层具有不同的形状并且由狭缝隔开。第二像素电极层设置成围绕以V形展开的第一像素电极层的外侧。为了控制液晶的对准，通过晶体管616和晶体管617使得在第一像素电极层和第二像素电极层之间电压施加的定时变化。晶体管616连接到栅极布线612，而晶体管617连接到栅极布线613。当不同的栅极信号提供给栅极布线612和栅极布线613时，晶体管616和晶体管617的操作定时可以变化。
另外，存储电容器是利用电容器布线610、充当电介质的栅极绝缘膜和电连接到第一像素电极层或第二像素电极层的电容器电极形成的。
第一像素电极层、液晶层和对置电极层彼此重叠，以形成第一液晶元件618。另外，第二像素电极层、液晶层和、对置电极层彼此重叠，以形成第二液晶元件619。像素结构是多域结构，其中第一液晶元件618和第二液晶元件619设置在一个像素中。
应当指出，像素结构不限于图10B中所示出的结构。例如，开关、电阻器、电容器、晶体管、传感器、逻辑电路等都可以添加到图10B所示出的像素。
图10C示出了像素部分的电路结构的示例。在这里，示出了利用有机EL元件形成的显示面板的像素结构。
在有机EL元件中，通过向发光元件施加电压，电子和空穴分别从一对电极注入到包含发光有机化合物的层中，并且电流流动。载流子(电子和空穴)重新组合，由此激励发光有机化合物。发光有机化合物从激励状态返回基态，由此发光。由于这种机制，该发光元件被称为电流激励发光元件。
作为半导体装置的一个示例，图10C示出了可以向其应用数字时间灰度级驱动的像素结构的示例。
将描述可以向其应用数字时间灰度级驱动的像素的结构与操作。在这里，一个像素包括两个n沟道晶体管，每个晶体管都包括作为沟道形成区域的氧化物半导体层。
像素620包括开关晶体管621、驱动器晶体管622、发光元件624和电容器623。开关晶体管621的栅极电极层连接到扫描线626，开关晶体管621的第一电极(源极电极层和漏极电极层中的一个)连接到信号线625，而开关晶体管621的第二电极(源极电极层和漏极电极层中的另一个)连接到驱动器晶体管622的栅极电极层。驱动器晶体管622的栅极电极层通过电容器623连接到电源线627，驱动器晶体管622的第一电极连接到电源线627，而驱动器晶体管622的第二电极连接到发光元件624的第一电极(像素电极)。发光元件624的第二电极对应于公共电极628。公共电极628电连接到在与公共电极628相同的衬底之上形成的公共电势线。
作为开关晶体管621和驱动器晶体管622，以上任何一种实施方式中所描述过的晶体管都可以适当地使用。以这种方式，可以提供利用有机EL元件形成的高度可靠的显示面板。
发光元件624的第二电极(公共电极628)设置成低电源电势。应当指出，该低电源电势是满足关系“低电源电势＜高电源电势”的电势，其中高电源电势设置到电源线627，作为参考。例如，GND、0V等都可以设置为低电源电势。高电源电势与低电源电势之间的电势差施加到发光元件624，并且电流提供给发光元件624，从而使得发光元件624发光。在这里，为了使发光元件624发光，每个电势都设置成使得高电源电势与低电源电势之间的电势差大于等于发光元件624的正向阈值电压。
应当指出，驱动器晶体管622的栅极电容可以用作电容器623的替代，从而电容器623可以省略。驱动器晶体管622的栅极电容可以在沟道形成区域与栅极电极层之间形成。
在电压-输入电压驱动方法的情况下，视频信号输入到驱动器晶体管622的栅极电极层，从而驱动器晶体管622处于充分接通和关断这两种状态中的任一种。即，驱动器晶体管622工作在线性区域中。因而，高于电源线627的电压的电压施加到驱动器晶体管622的栅极电极层。应当指出，高于或等于电源线的电压与驱动器晶体管622的Vth之和的电压施加到信号线625。
在执行模拟灰度级驱动而不是数字时间灰度级驱动的情况下，通过以不同的方式输入信号，可以采用与图10C相同的像素结构。
在执行模拟灰度级驱动的情况下，高于或等于发光元件624的正向电压与驱动器晶体管622的Vth之和的电压施加到驱动器晶体管622的栅极电极层。发光元件624的正向电压指示获得期望亮度的电压，并且至少包括正向阈值电压。通过输入使驱动器晶体管622能够工作在饱和区域的视频信号，电流可以提供给发光元件624。为了让驱动器晶体管622工作在饱和区域，电源线627的电势设置成高于驱动器晶体管622的栅极电势。当使用模拟视频信号时，可以根据该视频信号向发光元件624提供电流，并执行模拟灰度级驱动。
应当指出，像素结构不限于图10C中所示出的结构。例如，开关、电阻器、电容器、晶体管、传感器、逻辑电路等都可以添加到图10C所示出的像素。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任意方法、结构等组合。
(实施方式8)
本说明书中所公开的半导体装置可以应用到多种电子装置(包括游戏机)。电子装置的示例是电视机(也称为电视或者电视接收器)、计算机等的监视器、例如数码相机或数字摄像机的照相机、数码相框、移动电话(也称为蜂窝电话或者蜂窝电话装置)、便携式游戏机、便携式信息终端、音频再现装置和例如弹球机的大型游戏机。将描述各自包括以上任意一种实施方式中所述的半导体装置的电子装置的示例。
图11示出了便携式信息终端，该信息终端包括主体1001、外罩1002、显示部分1003a和1003b，等等。显示部分1003b是触摸面板。通过触摸显示在显示部分1003b上的键盘按钮1004，可以操作屏幕并可以输入文字。显然，显示部分1003a也可以是触摸面板。液晶面板或者有机发光面板是通过使用以上任意一种实施方式中所述的晶体管作为开关元件而制造的，并且应用到显示部分1003a或1003b，由此可以提高便携式信息终端的显示部分的可靠性。
图11A中所示出的便携式信息终端可以具有显示各种的信息(例如，静止图像、运动图像和文字图像)的功能、在显示部分上显示日历、日期、时间等的功能、操作或编辑显示在显示部分上的信息的功能、控制由各种软件(程序)所进行的处理的功能，等等。此外，外部连接端子(例如耳机端子或者USB端子)、记录介质插入部分等也可以设置在外罩的背面或者侧面上。
图11A中所示出的便携式信息终端可以无线地发送和接收数据。通过无线通信，期望的书籍数据等可以从电子书服务器购买并下载。
图11B示出了便携式音乐播放器，该便携式音乐播放器在主体1021中包括显示部分1023、可以通过其把便携式音乐播放器戴到耳朵上的固定部分1022、扬声器、操作按钮1024、外部存储器槽1025、等等。液晶面板或者有机发光面板是通过使用以上任意一种实施方式中所述的晶体管作为开关元件制造的，并且应用到显示部分1023，由此可以提高便携式音乐播放器的显示部分的可靠性。
此外，当图11B中所示出的便携式音乐播放器具有天线、麦克风功能和无线通信功能并且与移动电话一起使用时，用户可以在开车等的同时无线免提地进行电话交谈。
图11C示出了移动电话，该移动电话包括两个外罩，外罩1030和外罩1031。外罩1031包括显示面板1032、扬声器1033、麦克风1034、定点装置1036、照相机镜头1037、外部连接端子1038、等等。另外，外罩1030包括用于给便携式信息终端充电的太阳能电池1040、外部存储器槽1041、等等。此外，天线结合到外罩1031中。在以上任意一种实施方式中所述的晶体管都应用到显示面板1032，由此可以提高移动电话的显示部分的可靠性。
另外，显示面板1032包括触摸面板。显示为图像的多个操作键1035在图11C中由虚线指示。应当指出，还包括升压电路，来自太阳能电池1040的电压输出通过该升压电路为每个电路增加到足够高。
在显示面板1032中，显示的方向依赖使用模式适当地改变。另外，移动电话在与显示面板1032相同的表面上设置有照相机镜头1037，因而它可以用作视频电话。扬声器1033和麦克风1034可以用于视频电话呼叫、记录和播放声音等及语音呼叫。此外，处于图11C中所示出的展开状态的外罩1030和1031可以通过滑动来移动，使得一个重叠到另一个上面。因此，移动电话的尺寸可以减小，这使得移动电话适于携带。
外部连接端子1038可以连接到AC适配器和各种类型的电缆，例如USB电缆，由此可以利用个人计算机等进行充电和数据通信。另外，通过把记录介质插入到外部存储器槽1041中，大量的数据可以存储并移动。
另外，除了以上功能，红外线通信功能、电视接收功能等也可以提供。
图11D示出了电视机的示例。在电视机1050中，显示部分1053结合到外罩1051中。图像可以显示在显示部分1053上。在这里，外罩1051是在设置有CPU的支架1055上支撑的。以上任意一种实施方式中所述的晶体管都可以应用到显示部分1053，由此可以提高电视机1050的显示部分的可靠性。
电视机1050可以利用外罩1051的操作开关或者单独的遥控器操作。另外，遥控器可以设置有用于显示来自该遥控器的数据输出的显示部分。
应当指出，电视机1050设置有接收器、调制解调器、等等。利用所述接收器，可以接收一般的电视广播。此外，当电视机经调制解调器利用或者不利用电线连接到通信网络时，可以执行单向(从发送方到接收方)或者双向(在发送方与接收方之间或者在接收方之间)的信息通信。
另外，电视机1050设置有外部连接端子1054、存储介质记录与再现部分1052和外部存储器槽。外部连接端子1054可以连接到各种类型的电缆，例如USB电缆，并且可以与个人计算机等进行数据通信。盘存储介质插入到存储介质记录与再现部分1052，并且可以执行读取存储在存储介质中的数据和把数据写到存储介质中。此外，作为数据存储在插入到外部存储器槽中的外部存储器1056中的图像、视频等可以显示在显示部分1053上。
当以上任意一种实施方式中所述的存储器装置应用到外部存储器1056或者CPU时，电视机1050可以具有高度可靠性，并且其功耗可以充分减小。
该实施方式中所描述的方法、结构等可以适当地与其它实施方式中所描述的任意方法、结构等组合。
[示例]
在该示例中，将描述根据本发明的一种实施方式、对氧化物半导体膜执行的X-射线衍射(XRD)测量的结果。
在这个示例中，样本A至样本F中的每一个均为如下形成的：在单晶硅衬底之上形成基底绝缘膜，具有300nm的厚度，并且在基底绝缘膜之上形成氧化物半导体膜(IGZO膜)，具有100nm的厚度。
对于样本A和样本B中的每一个，通过溅射方法形成的氧化硅膜用作基底绝缘膜。氧化硅膜的形成条件如下：氧化硅(SiO2)用作靶；在淀积气体中，Ar的流速是25sccm并且O2的流速是25sccm；压力是0.4Pa；衬底温度是100℃；并且使用2kW的高频(RF)功率。
对于样本C和样本D中的每一个，通过CVD方法形成的氧氮化硅膜用作基底绝缘膜。氧氮化硅膜的形成条件如下：在淀积气体中，SiH4的流速是4sccm而N2O的流速是800sccm；压力是40Pa；衬底温度是400℃；并且使用150W的高频(RF)功率。
对于样本E和样本F中的每一个，通过其热氧化在单晶硅衬底的表面上形成的热氧化物膜用作基底绝缘膜。热氧化物膜的形成条件如下：热处理温度是950℃；热处理时间是19小时40分钟；并且用于热氧化的气氛是相对于氧包含3vol.％比例的HCl的气氛。
其中基底绝缘膜以以上方式形成的样本A至样本F中的每一个都通过溅射方法进行基于In-Ga-Zn-O的半导体膜的形成。该氧化物半导体膜是在以下条件下形成的：使用具有成分比例In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比率]的靶；压力是0.4Pa；衬底温度是250℃；并且使用2kW的高频(RF)功率。应当指出，对于样本A、样本和样本E，使用其中O2的流速为45sccm的淀积气体；而对于样本B、样本D和样本F，使用其中Ar和O2的流速分别为30sccm和15sccm的淀积气体。
对样本A至样本F执行热处理，其中氧化物半导体膜以以上方式在氧气氛中以650℃的加热温度加热1小时形成。
图12示出了通过平面外方法对样本A至样本F的XRD谱的测量结果。在图12中，垂直轴代表X射线衍射强度(任意单位)，而水平轴代表旋转角度2θ[度]。应当指出，XRD谱是使用由Bruker AXS制造的X射线衍射仪D8ADVANCE 量的。
如图12中所示，在样本A至样本F的所有XRD谱中，在2θ＝31°附近观察到峰值。这些峰值对InGaZnO4晶体的(009)平面上的衍射做出贡献。应当指出，峰值强度在样本A至样本F之间有区别。
根据在其氧化物半导体膜只利用氧作为淀积气体形成的样本之间的比较，峰值强度按样本A、样本C和样本E的次序增加。特别地，样本E的峰值强度特别显著。峰值强度越高，氧化物半导体膜的结晶性越高。因此，当热氧化物膜用作基底绝缘膜时，氧化物半导体膜可以具有最高的结晶性；在使用氧氮化硅膜的情况下和使用氧化硅膜的情况下，结晶性依次减小。类似的趋势可以在其氧化物半导体膜利用氩和氧作为淀积气体形成的样本B、样本D和样本F中看到。与样本A、样本C和样本E比较，使得包括同种类型的基底绝缘膜的样本彼此进行比较，样本B、样本D和样本F具有较低的氧化物半导体膜的结晶性。因此，可以说，在氧化物半导体膜在氧气氛中形成的情况下，氧化物半导体膜可以具有较高的结晶性。
在这里，热氧化物膜、氧氮化硅膜和氧化硅膜的平均表面粗糙度(Ra)使用原子力显微镜(AFM)来测量。作为AFM，使用SII NanoTechnology公司制造的SPA-500。测量的条件如下：扫描速率为1.0HZ；测量面积为1μm×1μm。对于样本的基底绝缘膜，热氧化物膜的平均表面粗糙度是0.2nm，氧氮化硅膜的平均表面粗糙度是0.5nm，而氧化硅膜的平均表面粗糙度是0.9nm。因而，当基底绝缘膜的平均表面粗糙度变小时，氧化物半导体膜的结晶性增加，这指示在氧化物半导体膜的结晶性与基底绝缘膜的平面性之间存在关联。
为了确认氧化物半导体膜的结晶性与基底绝缘膜的平面性之间的关联，对在样本A中充当基底绝缘膜的氧化硅膜进行CMP处理，从而形成其中基底绝缘膜的表面粗糙度减小的样本G。以类似于样本A至样本F的方式对样本G执行XRD测量。在这里，对样本G执行CMP处理，使得基底绝缘膜减小到270nm的厚度，其处理条件是处理温度为室温，抛光压力为0.08Mpa，主轴旋转速度为50rpm，而且桌面旋转速度为50rpm。应当指出，除CMP处理之外，样本G是在与样本A相同的条件下形成的。
图13示出了由平面外方法进行的样本A、样本E和样本G的XRD谱的测量结果。在图13中，如在图12中那样，垂直轴代表X-射线衍射强度(任意单位)，而水平轴代表旋转角度2θ[度]。
根据图13，样本G在2θ＝31°附近的峰值强度远远高于样本A，并且基本上等于样本E。即，发现样本G的氧化物半导体膜的结晶性基本上处于与样本E的氧化物半导体膜的结晶性相同的水平。相应地，在其中氧化硅膜用作基底绝缘膜的样本中，通过对氧化硅膜执行CMP处理以提高平面性，氧化物半导体膜的结晶性可以提高到基本上与其中热氧化物膜用作基底绝缘膜的样本相同的水平。
样本G的氧化硅膜的表面粗糙度是以类似于以上的方式利用AFM测量的；就像在样本E的热氧化物膜的情况下，样本G的氧化硅膜的平均表面粗糙度是0.2nm。这意味着样本G和样本E的基底绝缘膜具有基本上相同水平的平均表面粗糙度。由于样本G和样本E具有基本上相同水平的XRD谱的峰值强度，因此其氧化物半导体膜也具有基本上相同水平的结晶性。相应地，发现当基底绝缘膜的平均表面粗糙度变小时氧化物半导体膜的结晶性增加。
在这里，样本E的横截面TEM图像在图14A中示出，而样本E的氧化物半导体膜的表面的放大的横截面TEM图像在图14B中示出。样本A的横截面TEM图像在图15A中示出，而样本A的氧化物半导体膜的表面的放大的横截面TEM图像在图15B中示出。
如图14A和14B中所示，样本E的氧化物半导体膜在足够平面性的热氧化物膜之上设置并与之接触，并且其c轴在与该热氧化物膜的表面基本垂直的方向对准的晶体排列在层中。如图14B所示，样本E的氧化物半导体膜的表面具有足够的平面性。
相反，如图15A和15B所示，样本A的氧化物半导体膜在没有足够平面性的氧化硅膜之上设置并与之接触，并且其c轴在与该氧化硅膜的表面基本垂直的方向对准的晶体排列在层中。但是，观察到如被图15B中的虚线所包围区域的部分，其中在不同方向生长的晶体层彼此干扰，使得晶体层彼此分离并且形成晶粒边界。如图15B所示，由于氧化硅膜的表面突起的影响，样本A的氧化物半导体膜的表面不具有足够的平面性。
因而，横截面TEM图像还指示当基底绝缘膜的平均表面粗糙度变小时氧化物半导体膜的结晶性增加。
图16示出了样本A的基底绝缘膜和样本G的基底绝缘膜的粗糙度曲线；粗糙度曲线是通过设置成500nm的测量长度L从样本的AFM图像获得的。在图16中，垂直轴代表表面粗糙度[nm]，而水平轴代表测量长度[nm]。
根据图16，很显然样本G的基底绝缘膜的表面粗糙度小于样本A的基底绝缘膜的表面粗糙度。对于在一个突起和与其相邻突起之间从突起顶部到低谷底部的高度差值d，如图2C中所示的，样本A的基底绝缘膜具有大量差值d大于等于1nm的部分，而样本G的基底绝缘膜具有很少差值d大于等于1nm的部分而具有大量差值d小于等于0.3nm的部分。此外，样本A和样本G的中心线平均粗糙度分别是1.0nm和0.23nm，这是通过利用图16中样本A和样本G的基底绝缘膜的粗糙度曲线计算获得的。如上所述，样本A的基底绝缘膜的平均表面粗糙度是0.9nm，而样本G的基底绝缘膜的平均表面粗糙度是0.2nm。这些结果指示用于样本G的氧化硅膜的表面粗糙度确实通过CMP处理减小了。
以上结果指示当基底绝缘膜的平均表面粗糙度变小时氧化物半导体膜的结晶性增加。在这里，比较图12和图13中的样本A、样本C、样本E和样本G，其中氧化物半导体膜是只利用氧气形成的。其基底绝缘膜每个都具有0.2nm的平均表面粗糙度的样本E和样本G在2θ＝31°附近的峰值强度大约是其基底绝缘膜具有0.9nm的平均表面粗糙度的样本A和其基底绝缘膜具有0.5nm的平均表面粗糙度的样本C的两倍或者更多，并且样本E和样本G的氧化物半导体膜的结晶性显著地更高。因此，基底绝缘膜的平均表面粗糙度优选地大于等于0.1nm并且小于0.5nm。
这指示基底绝缘膜表面粗糙度的这种减小导致在所述基底绝缘膜之上并与之接触地设置的氧化物半导体膜的结晶性的增加。通过把这种具有高结晶性的氧化物半导体膜用于半导体装置，可以提供具有稳定的电气特性的高度可靠的半导体装置。此外，通过使用所述氧化物半导体膜，可以提供具有较高迁移率的半导体装置。
本申请基于2011年3月25日在日本专利局提交的日本专利申请序列号2011-067866，该申请的全部内容通过引用，包含于此。

Claims (20)

1.一种半导体装置，包括：
绝缘膜；以及
设置在所述绝缘膜之上并与之接触的氧化物半导体膜，
其中所述绝缘膜包括其平均表面粗糙度小于0.5nm的表面，以及
其中所述氧化物半导体膜包括其c轴基本上与所述绝缘膜的表面垂直的晶体。
2.如权利要求1所述的半导体装置，其中所述绝缘膜包括氧。
3.如权利要求1所述的半导体装置，其中所述绝缘膜是氧化硅膜或者氧氮化硅膜。
4.如权利要求1所述的半导体装置，其中所述绝缘膜是通过热氧化硅衬底的表面而形成的氧化硅膜。
5.如权利要求1所述的半导体装置，其中所述绝缘膜的表面是通过CMP处理形成的。
6.如权利要求1所述的半导体装置，其中所述半导体装置结合到选自计算机、便携式信息终端、移动电话、照相机和电视装置中的一种当中。
7.一种半导体装置，包括：
第一绝缘膜；
设置在所述第一绝缘膜之上并与之接触的氧化物半导体膜；
与所述氧化物半导体膜接触地设置的源极电极和漏极电极；
设置在所述氧化物半导体膜之上的第二绝缘膜；以及
设置在所述第二绝缘膜之上的栅极电极，
其中所述第一绝缘膜包括其平均表面粗糙度小于0.5nm的表面，以及
其中所述氧化物半导体膜包括其c轴基本上与所述第一绝缘膜的表面垂直的晶体。
8.如权利要求7所述的半导体装置，其中所述第一绝缘膜包括氧。
9.如权利要求7所述的半导体装置，其中所述第一绝缘膜是氧化硅膜或者氧氮化硅膜。
10.如权利要求7所述的半导体装置，其中所述第一绝缘膜是通过热氧化硅衬底的表面而形成的氧化硅膜。
11.如权利要求7所述的半导体装置，其中所述第一绝缘膜的表面是通过CMP处理形成的。
12.如权利要求7所述的半导体装置，其中所述半导体装置结合到选自计算机、便携式信息终端、移动电话、照相机和电视装置中的一种当中。
13.一种制造半导体装置的方法，包括以下步骤：
形成绝缘膜，所述绝缘膜包括平均表面粗糙度小于0.5nm的表面；以及
在加热时在所述绝缘膜之上形成氧化物半导体膜，使得在所述氧化物半导体膜中形成其c轴基本上与所述绝缘膜的表面垂直的晶体。
14.如权利要求13所述的制造半导体装置的方法，其中所述绝缘膜包括氧。
15.如权利要求13所述的制造半导体装置的方法，其中所述绝缘膜是氧化硅膜或者氧氮化硅膜。
16.如权利要求13所述的制造半导体装置的方法，其中所述绝缘膜是通过热氧化硅衬底的表面而形成的氧化硅膜。
17.如权利要求13所述的制造半导体装置的方法，其中所述绝缘膜的表面是通过CMP处理形成的。
18.如权利要求13所述的制造半导体装置的方法，其中所述氧化物半导体膜是在氧气氛中形成的。
19.如权利要求13所述的制造半导体装置的方法，还包括在形成所述氧化物半导体膜之后对所述氧化物半导体膜执行热处理的步骤。
20.如权利要求13所述的制造半导体装置的方法，其中所述半导体装置结合到选自计算机、便携式信息终端、移动电话、照相机和电视装置中的一种当中。
CN201210078793.XA 2011-03-25 2012-03-23 半导体装置及制造半导体装置的方法 Expired - Fee Related CN102694006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710578536.5A CN107302018B (zh) 2011-03-25 2012-03-23 半导体装置及制造半导体装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-067866 2011-03-25
JP2011067866 2011-03-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710578536.5A Division CN107302018B (zh) 2011-03-25 2012-03-23 半导体装置及制造半导体装置的方法

Publications (2)

Publication Number Publication Date
CN102694006A true CN102694006A (zh) 2012-09-26
CN102694006B CN102694006B (zh) 2017-08-15

Family

ID=45977190

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710578536.5A Active CN107302018B (zh) 2011-03-25 2012-03-23 半导体装置及制造半导体装置的方法
CN201210078793.XA Expired - Fee Related CN102694006B (zh) 2011-03-25 2012-03-23 半导体装置及制造半导体装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710578536.5A Active CN107302018B (zh) 2011-03-25 2012-03-23 半导体装置及制造半导体装置的方法

Country Status (6)

Country Link
US (2) US8987728B2 (zh)
EP (1) EP2503597B1 (zh)
JP (3) JP2012216797A (zh)
KR (3) KR102173923B1 (zh)
CN (2) CN107302018B (zh)
TW (1) TWI545776B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
WO2017020338A1 (zh) * 2015-08-06 2017-02-09 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN109524401A (zh) * 2018-10-08 2019-03-26 山东大学 一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法
CN110310996A (zh) * 2014-03-31 2019-10-08 株式会社Flosfia 结晶性层叠结构体和半导体装置
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6368155B2 (ja) * 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
EP3475975B1 (en) * 2016-06-24 2021-12-15 Qromis, Inc. Method of manufacture of a polycrystalline ceramic substrate
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
US10715099B2 (en) 2016-10-28 2020-07-14 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and method for manufacturing the same
KR102093415B1 (ko) * 2017-06-21 2020-04-23 울산과학기술원 금속산화물 박막을 포함하는 트랜지스터 제조 방법
JP2019193168A (ja) * 2018-04-26 2019-10-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． バルク音響共振器及びその製造方法
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
WO2020049690A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 アクティブマトリクス基板の製造方法及びアクティブマトリクス基板
WO2020180322A1 (en) 2019-03-06 2020-09-10 Hewlett-Packard Development Company, L.P. Semiconductor materials
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162737A (zh) * 2006-10-12 2008-04-16 施乐公司 薄膜晶体管
US20090127551A1 (en) * 2007-11-15 2009-05-21 Fujifilm Corporation Thin film field effect transistor and display using the same
CN101819991A (zh) * 2006-02-15 2010-09-01 日本财团法人高知县产业振兴中心 半导体器件
US20110068335A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4602155B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11233789A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101124999B1 (ko) 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
KR101201316B1 (ko) * 2005-11-29 2012-11-14 엘지디스플레이 주식회사 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7875931B2 (en) * 2006-04-28 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with isolation using impurity
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100829616B1 (ko) 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR20080097056A (ko) * 2007-04-30 2008-11-04 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
CN101796613B (zh) 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009283819A (ja) * 2008-05-26 2009-12-03 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010267704A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
JP5528727B2 (ja) * 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
TW201103090A (en) * 2009-07-01 2011-01-16 Univ Nat Chiao Tung Method for manufacturing a self-aligned thin film transistor and a structure of the same
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP5459902B2 (ja) * 2009-08-04 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
JP4586123B1 (ja) 2009-08-24 2010-11-24 武内プレス工業株式会社 耐食性エアゾール容器の製造方法および二重エアゾール容器の製造方法
KR20230041840A (ko) * 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20240016443A (ko) * 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011099335A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011111505A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN106449649B (zh) 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN102822978B (zh) 2010-03-12 2015-07-22 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI565001B (zh) * 2010-07-28 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819991A (zh) * 2006-02-15 2010-09-01 日本财团法人高知县产业振兴中心 半导体器件
CN101162737A (zh) * 2006-10-12 2008-04-16 施乐公司 薄膜晶体管
US20090127551A1 (en) * 2007-11-15 2009-05-21 Fujifilm Corporation Thin film field effect transistor and display using the same
US20110068335A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
US10134785B2 (en) 2013-10-09 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
CN110310996A (zh) * 2014-03-31 2019-10-08 株式会社Flosfia 结晶性层叠结构体和半导体装置
CN110310996B (zh) * 2014-03-31 2020-09-08 株式会社Flosfia 结晶性层叠结构体和半导体装置
WO2017020338A1 (zh) * 2015-08-06 2017-02-09 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN108780757B (zh) * 2016-03-22 2022-08-23 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US11489076B2 (en) 2016-03-22 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US11721769B2 (en) 2016-03-22 2023-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11784259B2 (en) 2017-12-07 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
CN109524401A (zh) * 2018-10-08 2019-03-26 山东大学 一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法

Also Published As

Publication number Publication date
CN107302018B (zh) 2021-01-15
KR102173923B1 (ko) 2020-11-05
JP2017126787A (ja) 2017-07-20
US9490351B2 (en) 2016-11-08
KR102575134B1 (ko) 2023-09-07
EP2503597A1 (en) 2012-09-26
JP6458075B2 (ja) 2019-01-23
CN107302018A (zh) 2017-10-27
US20120241734A1 (en) 2012-09-27
TW201301523A (zh) 2013-01-01
JP6272962B2 (ja) 2018-01-31
JP2012216797A (ja) 2012-11-08
KR20120109347A (ko) 2012-10-08
EP2503597B1 (en) 2016-08-31
JP2016197758A (ja) 2016-11-24
KR20220031872A (ko) 2022-03-14
CN102694006B (zh) 2017-08-15
TWI545776B (zh) 2016-08-11
US8987728B2 (en) 2015-03-24
KR20200125562A (ko) 2020-11-04
US20150179777A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
KR102575134B1 (ko) 반도체 장치 및 상기 반도체 장치의 제작 방법
JP6971348B2 (ja) 半導体装置
JP6068762B2 (ja) 半導体装置
TWI570923B (zh) 半導體裝置
JP6178891B2 (ja) 半導体装置の作製方法
JP2020074386A (ja) 半導体装置
TWI534989B (zh) 半導體裝置
JP5886676B2 (ja) 半導体装置
US9299852B2 (en) Semiconductor device and method for manufacturing the same
US9437454B2 (en) Wiring board, semiconductor device, and manufacturing methods thereof
JP6080563B2 (ja) 半導体装置の作製方法
CN102812547A (zh) 半导体装置
TW201631588A (zh) 半導體裝置
JP2012256837A (ja) 記憶装置、及び半導体装置
JP6031252B2 (ja) 半導体装置、記憶装置および半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170815

Termination date: 20210323