TW201301523A - 半導體裝置及製造半導體裝置的方法 - Google Patents

半導體裝置及製造半導體裝置的方法 Download PDF

Info

Publication number
TW201301523A
TW201301523A TW101109133A TW101109133A TW201301523A TW 201301523 A TW201301523 A TW 201301523A TW 101109133 A TW101109133 A TW 101109133A TW 101109133 A TW101109133 A TW 101109133A TW 201301523 A TW201301523 A TW 201301523A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
transistor
semiconductor film
Prior art date
Application number
TW101109133A
Other languages
English (en)
Other versions
TWI545776B (zh
Inventor
Tatsuya Honda
Takatsugu Omata
Yusuke Nonaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201301523A publication Critical patent/TW201301523A/zh
Application granted granted Critical
Publication of TWI545776B publication Critical patent/TWI545776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

本發明涉及半導體裝置及製造半導體裝置的方法。一個目標是藉由使用具有穩定電氣特性的氧化物半導體膜來提供具有穩定電氣特性的高度可靠的半導體裝置。另一個目標是藉由使用具有高結晶性的氧化物半導體膜來提供具有較高遷移率的半導體裝置。結晶氧化物半導體膜是在其表面粗糙度減小了的絕緣膜之上形成並與之接觸，由此氧化物半導體膜可以具有穩定的電氣特性。相應地，可以提供具有穩定的電氣特性的高度可靠的半導體裝置。另外，可以提供具有較高遷移率的半導體裝置。

Description

半導體裝置及製造半導體裝置的方法
本發明涉及利用氧化物半導體膜形成的半導體裝置及製造所述半導體裝置的方法。
在本說明書中，半導體裝置指可以藉由利用半導體特性起作用的所有類型的裝置，並且電光裝置、半導體電路和電子裝置都是半導體裝置。
近年來，利用在具有絕緣表面的基板上形成的半導體薄膜製造以電晶體為代表的半導體裝置的技術引起了注意。這種半導體裝置應用於廣泛的電子裝置，例如積體電路(IC)或者圖像顯示裝置(顯示裝置)。作為可以應用於以電晶體為代表的這種半導體裝置的半導體薄膜的材料，基於矽的半導體材料是衆所周知的。
利用非晶氧化物半導體材料代替基於矽的半導體材料製造電晶體並且電晶體應用於電子裝置等的技術同樣引人注目。例如，公開了用於製造其活性層利用包含銦(In)、鎵(Ga)和鋅(Zn)的非晶氧化物半導體材料形成並且具有小於1018/cm3電子載子濃度的電晶體的技術(見專利文獻1)。
[參考文獻] [專利文獻]
[專利文獻1]日本特開專利申請No.2006-165529。
但是，在非晶氧化物半導體膜中，很容易造成例如氧空位或者懸鍵(dangling bond)的缺陷。因為這種缺陷，非晶氧化物半導體膜的電傳導性或者載子密度很容易改變。此外，這種缺陷造成載子遷移率的顯著下降。因此，利用非晶氧化物半導體膜形成的電晶體的電氣特性的改變或變化是顯著的，這導致半導體裝置的可靠性低。
此外，由於非晶氧化物半導體膜沒有結晶性或者只有低結晶性，因此利用非晶氧化物半導體膜形成的電晶體的遷移率低。
鑒於以上問題，一個目標是藉由使用具有穩定電氣特性的氧化物半導體膜來提供具有穩定電氣特性的高度可靠的半導體裝置。另一個目標是藉由使用具有高結晶性的氧化物半導體膜來提供具有較高遷移率的半導體裝置。
結晶氧化物半導體膜形成在其表面粗糙度降低了的絕緣膜之上並與之接觸，由此氧化物半導體膜可以具有高結晶性和穩定的電氣特性。具體而言，可以採用例如以下的結構。
在此所公開的本發明的一種實施例是包括結晶氧化物半導體膜的半導體裝置，其中所述結晶氧化物半導體膜設置在絕緣膜之上並與之接觸。在所述半導體裝置中，絕緣膜表面的平均表面粗糙度大於等於0.1 nm並且小於0.5 nm，並且結晶氧化物半導體膜包括其c軸基本上與絕緣膜 的表面垂直的晶體。
在以上的實施例中，絕緣膜較佳地包含氧。絕緣膜較佳地是氧化矽膜或者氧氮化矽膜。絕緣膜較佳地是藉由熱氧化矽基板的表面而形成的氧化矽膜。
在此所公開的本發明的另一種實施例是一種半導體裝置，該半導體裝置包括第一絕緣膜、在第一絕緣膜之上設置並與之接觸的結晶氧化物半導體膜、與氧化物半導體膜接觸設置的源極電極和汲極電極、在氧化物半導體膜之上設置的第二絕緣膜和在第二絕緣膜之上設置的閘極電極。在所述半導體裝置中，第一絕緣膜的表面的平均表面粗糙度大於等於0.1 nm並且小於0.5 nm，並且結晶氧化物半導體膜包括其c軸基本上與第一絕緣膜的表面垂直的晶體。
在以上的實施例中，第一絕緣膜較佳地包含氧。第一絕緣膜較佳地是氧化矽膜或者氧氮化矽膜。第一絕緣膜較佳地是藉由熱氧化矽基板的表面而形成的氧化矽膜。
在此所公開的本發明的另一種實施例是製造半導體裝置的方法，該方法包括以下步驟：形成其表面的平均表面粗糙度大於等於0.1 nm並且小於0.5 nm的絕緣膜，以及在加熱時在所述絕緣膜之上形成氧化物半導體膜，使得在氧化物半導體絕緣膜中形成其c軸基本上與絕緣膜的表面垂直的晶體。
在以上的實施例中，絕緣膜以形成氧化矽膜或氧氮化矽膜的方式形成，並且對該氧化矽膜或氧氮化矽膜的表面 執行CMP處理是較佳的。絕緣膜以氧化矽膜藉由熱氧化矽基板的表面形成的這樣一種方式形成是較佳的。氧化物半導體膜在氧氣氛中形成是較佳的。在形成氧化物半導體膜之後對該氧化物半導體膜執行熱處理是較佳的。
在本說明書等中，“平面A基本上與平面B平行”意味著“平面A的法線與平面B的法線之間的角度大於等於0°並且小於等於20°”。此外，在本說明書等中，“線C基本上與平面B垂直”意味著“線C與平面B的法線之間的角度大於等於0°並且小於等於20°”。
在本說明書等中，平均表面粗糙度(Ra)是藉由由JISB0601：2001(ISO 4287：1997)定義的中心線平均粗糙度(Ra)的三維擴展獲得的，因此Ra可以應用於測量表面，並且是從參考表面到特定表面的偏離的絕對值的平均值。
在這裏，中心線平均粗糙度(Ra)是由以下公式(1)示出的，假設具有測量長度L的一部分沿粗糙度曲線的中心的方向從粗糙度曲線選出，所選出部分的粗糙度曲線的中心線的方向由X軸表示，縱向放大的方向(與X軸垂直的方向)由Y軸表示，而粗糙度曲線表示為Y=F(X)。
當作為由測量資料表示的表面的測量表面表示為Z=F(X,Y)時，平均表面粗糙度(Ra)是從參考表面到特定 表面的偏離的絕對值的平均值，並且由以下公式(2)示出。
在這裏，特定表面是作為粗糙度測量目標的表面，並且是被由座標(X1,Y1)、(X1,Y2)、(X2,Y1)和(X2,Y2)表示的四個點包圍的矩形區域。S0表示當該特定表面理想地為平面時該特定表面的面積。
此外，參考表面是在所述特定表面的平均高度處與X-Y平面平行的表面。即，當所述特定表面的高度的平均值表示為Z0時，參考表面的高度也表示為Z0。
結晶氧化物半導體膜形成在其表面粗糙度降低了的絕緣膜之上並與之接觸，由此氧化物半導體膜可以具有低缺陷密度和穩定的電氣特性。藉由把這種氧化物半導體膜用於半導體裝置，可以提供具有穩定的電氣特性的高度可靠的半導體裝置。而且，可以形成具有高結晶性的氧化物半導體膜；因此，藉由使用這種氧化物半導體膜，可以提供具有較高遷移率的半導體裝置。
本發明的實施例和示例將參考圖式詳細描述。應當指出，本發明不限於以下描述，並且本領域技術人員很容易理解在不背離本發明主旨和範圍的情況下可以進行各種變化與修改。因此，本發明不應當認為被限定到以下實施例 和示例中的描述。應當指出，在以下所述本發明的結構中，相同的部分或者具有相似功能的部分在不同的圖中是用相同的標號表示的，並且不再重復對其的描述。
應當指出，在本說明書中所描述的每個圖中，在一些情況下為了清晰，大小、層厚度或者每個部件的區域被誇大。因此，本發明的實施例不限於這種比例。
應當指出，本說明書中使用例如“第一”、“第二”和“第三”的術語以避免部件之間的混淆，並且這些術語不在數字上限制所述部件。因此，例如，在適當的時候，術語“第一”可以用術語“第二”、“第三”等代替。
(實施例1)
在該實施例中，作為根據本發明的一種實施例，可以用於半導體裝置的氧化物半導體膜和形成該氧化物半導體膜的方法將參考圖1A至1C、圖2A至2C及圖3A和3B來描述。
圖1A至1C是示出可以用於半導體裝置的氧化物半導體膜的形成處理的橫截面視圖。在該實施例中，如圖1C中所示出的，結晶氧化物半導體膜55在絕緣膜53之上並與之接觸形成，其中絕緣膜53在基板51之上設置，並且其表面粗糙度降低了。
氧化物半導體膜55包括結晶區域。該結晶區域包括其a-b平面基本上與絕緣膜53的表面平行並且其c軸基本上與絕緣膜53的表面垂直的晶體。即，氧化物半導體 膜55包括c軸對準的晶體。氧化物半導體膜55中的結晶區域具有以下結構，其中在層中排列的原子從絕緣膜53的表面朝氧化物半導體膜55的表面堆疊，並且其中當從c軸方向觀看時原子是以三角形、六邊形、正三角形或者正六邊形形狀排列的。由於氧化物半導體膜55包括如上所述c軸對準的結晶區域，因此氧化物半導體膜55也可以稱為c軸對準的結晶氧化物半導體(CAAC-OS)膜。
氧化物半導體膜55可以包括多個結晶區域，並且在這多個結晶區域中晶體的a軸或b軸方向可以彼此不同。但是，具有不同a軸或b軸方向的區域不彼此接觸以便防止在區域彼此接觸的介面處形成晶粒邊界是較佳的。因此，氧化物半導體膜55較佳地包括圍繞結晶區域的非晶區域。即，包括結晶區域的氧化物半導體膜處於非單晶狀態並且不完全處於非晶狀態。
對於氧化物半導體膜55，可以使用四種成分的金屬氧化物，例如基於In-Sn-Ga-Zn-O的金屬氧化物；三種成分的金屬氧化物，例如基於In-Ga-Zn-O的金屬氧化物、基於In-Sn-Zn-O的金屬氧化物、基於In-Al-Zn-O的金屬氧化物、基於Sn-Ga-Zn-O的金屬氧化物、基於Al-Ga-Zn-O的金屬氧化物或者基於Sn-Al-Zn-O的金屬氧化物；兩種成分的金屬氧化物，例如基於In-Zn-O的金屬氧化物或者基於Sn-Zn-O的金屬氧化物等。首先，基於In-Ga-Zn-O的金屬氧化物具有寬達2 eV或者更多的能隙，較佳地是2.5 eV或者更多，在許多情況下更較佳地是3 eV或者更 多；藉由使用基於In-Ga-Zn-O的金屬氧化物製造電晶體，電晶體可以具有足夠高的關斷狀態電阻和足夠小的關斷狀態電流。
作為基於In-Ga-Zn-O的金屬氧化物的典型示例，給出表示為InGaO3(ZnO)m的示例(m>0)。在這裏，作為基於In-Ga-Zn-O的金屬氧化物的示例，可以給出具有In2O3：Ga2O3：ZnO=1：1：1[摩爾比率]的成分比例的金屬氧化物、具有In2O3：Ga2O3：ZnO=1：1：2[摩爾比率]的成分比例的金屬氧化物、具有In2O3：Ga2O3：ZnO=1：1：4[摩爾比率]的成分比例的金屬氧化物及具有In2O3：Ga2O3：ZnO=2：1：8[摩爾比率]的成分比例的金屬氧化物。較佳地，m不是自然數。應當指出，以上成分是從晶體結構導出的並且僅僅是示例。
如上所述，氧化物半導體膜55具有某種水平以上的結晶性，與完全非晶態的氧化物半導體膜相比，這是有好處的；因此，氧空位、懸鍵、結合到懸鍵等的氫、及含氫雜質(例如水、羥基和氫氧化物)減少了。這些雜質充當在氧化物半導體膜中提供載子的源，其可以改變氧化物半導體膜的電傳導性。因此，其中減少了這些雜質的結晶氧化物半導體膜具有穩定的電氣特性並且且相對於利用可見光、紫外光等的照射更加電穩定。藉由把結晶氧化物半導體膜55用於例如電晶體的半導體裝置，可以提供具有穩定的電氣特性的高度可靠的半導體裝置。
應當指出，結晶氧化物半導體膜中的氫和含氫雜質( 例如水、羥基和氫化物)較佳地減少了，並且結晶氧化物半導體膜中的氫的濃度較佳地小於等於1×1019原子/cm3。結合到懸鍵等的氫或者含氫雜質(例如水、羥基或者氫化物)可能造成如上所述的氧化物半導體膜的電傳導性的變化。此外，氧化物半導體膜中所包含的氫與結合到金屬原子的氧反應，成為水，並且在分離出氧的晶格(或者分離出氧的部分)中形成缺陷。因而，這些雜質的減少使得結晶氧化物半導體膜的電氣特性穩定。
另外，結晶氧化物半導體膜中例如鹼金屬的雜質也較佳地減少了。例如，在結晶氧化物半導體膜中，鋰的濃度小於等於5×1015cm-3，較佳地小於等於1×1015cm-3；鈉的濃度小於等於5×1016cm-3，較佳地小於等於1×1016cm-3，更較佳地小於等於1×1015cm-3；而鉀的濃度小於等於5×1015cm-3，較佳地小於等於1×1015cm-3。
鹼金屬和鹼土金屬對於結晶氧化物半導體而言是不利的雜質，並且較佳地盡可能少地包含。特別地，當氧化物半導體膜用於電晶體時，作為一種鹼金屬的鈉擴散到與結晶氧化物半導體膜接觸的絕緣膜中並變成Na+。此外，鈉切斷了結晶氧化物半導體膜中金屬和氧之間的鍵或者進入該鍵。結果，電晶體特性劣化(例如，電晶體變成常開(臨界電壓偏移向負側)或者遷移率減小)。此外，這也造成了特性的變化。
在結晶氧化物半導體膜中氫的濃度足夠低的情況下，該問題尤其顯著。因此，在結晶氧化物半導體膜中氫的濃 度小於等於5×1019 cm-3，特別地小於等於5×1018 cm-3的情況下，把鹼金屬的濃度設置到以上範圍之內是高度較佳的。相應地，結晶氧化物半導體膜中的雜質被極度減少，鹼金屬的濃度小於等於5×1016 cm-3，氫的濃度小於等於5×1019原子/cm-3是較佳的。
此外，結晶氧化物半導體膜中例如硼、氮和磷的雜質也較佳地減少。例如，結晶氧化物半導體膜中硼的濃度較佳地小於等於1×1019 cm-3，更較佳地小於等於1×1018cm-3。作為選擇，結晶氧化物半導體膜中氮的濃度較佳地小於等於1×1019 cm-3，更較佳地小於等於1×1018 cm-3。此外作為選擇，結晶氧化物半導體膜中磷的濃度較佳地小於等於1×1019 cm-3，更較佳地小於等於1×1018 cm-3。另外作為選擇，結晶氧化物半導體膜中硼、氮和磷的總濃度較佳地小於等於5×1019cm-3，更較佳地小於等於5×1018cm-3。
以以上的方式，藉由減少氧化物半導體膜中的雜質，使得氧化物半導體膜高度純淨，可以形成i類型(本質)或者基本上i類型的氧化物半導體膜。因而，利用該氧化物半導體膜形成的電晶體的關斷狀態電流特性會相當出色。
此外，在其上形成氧化物半導體膜55的絕緣膜53的表面需要具有有利的平面性，以便提高氧化物半導體膜55的結晶性。例如，絕緣膜53的平均表面粗糙度(Ra)較佳地大於等於0.1 nm並且小於0.5 nm。這是因為氧化物半導體膜55中所包括的晶體在基本上與絕緣膜52的表面 垂直的方向生長。
在這裏，氧化物半導體膜55的結晶性如何依賴於絕緣膜53的平面性而變化將參考圖3A至2C進行描述。圖2A至2C是絕緣膜53和氧化物半導體膜53的放大視圖。應當指出，在圖2A至2C中，氧化物半導體膜55中的箭頭代表氧化物半導體膜55中所包括的晶體生長的方向。
如圖2A中所示出的，當絕緣膜53的表面的平面性低時，晶體基本上與絕緣膜53的表面凸起的斜面垂直地生長。因此，晶體排列在基本上與絕緣膜53的表面凸起的斜面平行的層中。但是，在對應於絕緣膜53的表面凸起的頂部的區域55a中，晶體在彼此不同的方向生長。因此，基本上與絕緣膜53的表面凸起的斜面平行地形成的晶體的分層佈置在區域55a中被分開。另外，在對應於絕緣膜53的表面凸起之間的低谷底部的區域55b中，晶體圍繞區域55b生長的方向彼此交叉。因此，基本上與絕緣膜53的表面凸起的斜面平行地形成的晶體的分層佈置在區域55b中被分開。
當氧化物半導體膜的晶體的分層佈置以這種方式被分開時，產生晶體晶粒邊界。懸鍵在晶體晶粒邊界處存在，並且在氧化物半導體膜的帶隙中形成缺陷能級。這種處於晶體晶粒邊界的懸鍵主要是會捕獲載子並造成氧化物半導體膜的載子遷移率的減小，使得其電阻增加。另外，當該懸鍵結合到氫原子等時，在氧化物半導體膜的帶隙中形成施主能級。這種結合到懸鍵的氫原子充當施主並造成氧化 物半導體膜的電阻的減小。因此，將該氧化物半導體膜用於例如電晶體的半導體裝置導致對應於區域55a或區域55b的部分的電傳導性的變化以及半導體裝置遷移率的減小。
相反，如圖2B中所示出的，當絕緣膜53的表面的平面性足夠高時，不形成對應於圖2A中的區域55a和區域55b的部分；因此，可以提供與絕緣膜53的表面基本上平行地形成的晶體的連續分層佈置。具有這種結構的氧化物半導體膜55在例如電晶體的半導體裝置中設置，由此可以獲得半導體裝置的電穩定性並且可以抑制其遷移率的減小。
如圖2C中所示出的，即使當在絕緣膜53的表面上形成凸起時，在凸起足夠平緩的情況下，也提供了基本上與絕緣膜53的表面凸起的斜面平行地形成的晶體的連續分層佈置，而不會分成對應於圖2A中的區域55a和區域55b的部分。為了形成具有這種結構的絕緣膜53，例如，絕緣膜53的平均表面粗糙度較佳地小於0.5 nm。此外，在絕緣膜53的表面，一個凸起和與之相鄰的凸起之間從凸起頂部到低谷底部的高度差d較佳地小於等於1 nm，更較佳地小於等於0.3 nm，如圖2C中所示出的。
如上所述，藉由在表面粗糙度降低了的絕緣膜53之上並與其接觸地形成結晶氧化物半導體膜55，可以期待氧化物半導體膜55中的晶粒邊界缺陷密度的減小。相應地，氧化物半導體膜55的結晶性可以進一步提高，因而利 用氧化物半導體膜55形成的半導體裝置的電穩定性和遷移率可以提高。
氧化物半導體膜55的形成處理將參考圖1A至1C進行描述。
首先，如圖1A中所示出的，在形成結晶氧化物半導體膜55之前，在基板51之上形成絕緣膜53。
儘管對可以用作基板51的基板沒有特別限制，但是基板具有至少高到足以承受隨後所執行熱處理的耐熱性是必要的。例如，可以使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等的玻璃基板；陶瓷基板；石英基板；或者藍寶石基板。作為選擇，矽、碳化矽等的單晶半導體基板或者多晶半導體基板；鍺矽等的化合物半導體基板也可以用作基板51。另外作為選擇，可以使用藉由在矽等半導體基板表面上或者在由金屬材料形成的導電基板表面上形成絕緣層而獲得的基板。
絕緣膜53可以藉由濺射方法、CVD方法等形成，並且其厚度大於等於50 nm，較佳地大於等於200 nm並且小於等於500 nm。
在這裏，絕緣膜53較佳地包含氧。由於氧化物半導體膜55是在後面的步驟中在絕緣膜53之上形成的並與之接觸，因此藉由使絕緣膜53包含氧，可以在隨後的步驟中防止氧被熱處理等從氧化物半導體膜55吸取到絕緣膜53中。
另外，絕緣膜53較佳地是利用有一部分氧藉由加熱 被從其釋放的氧化物絕緣膜形成的。有一部分氧藉由加熱被從其釋放的氧化物絕緣膜較佳地是比其化學計量組成包含更多氧的氧化物絕緣膜。藉由使用有一部分氧藉由加熱被從其釋放的氧化物絕緣膜作為絕緣膜53，氧可以在隨後的步驟中藉由熱處理擴散到氧化物半導體膜55中。有一部分氧藉由加熱被從其釋放的氧化物絕緣膜的典型示例包括氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿和氧化釔的膜。這種氧化物絕緣膜用於擴散氧，由此在隨後形成的氧化物半導體膜55中和在絕緣膜53和氧化物半導體膜55之間介面處的氧空位可以減少。
此外，絕緣膜53不一定包含氧，並且可以利用氮化矽、氮化鋁等形成氮化物絕緣膜。絕緣膜53可以具有包括氧化物絕緣膜和氮化物絕緣膜的疊層結構；在那種情況下，氧化物絕緣膜較佳地在氮化物絕緣膜之上設置。藉由使用氮化物絕緣膜作為絕緣膜53，當包含例如鹼金屬的雜質的玻璃基板用作基板51時可以防止例如鹼金屬的雜質進入氧化物半導體膜55。由於例如鋰、鈉和鉀的鹼金屬是對於氧化物半導體而言不利的雜質，因此在氧化物半導體膜中該鹼金屬的含量較佳地低。氮化物絕緣膜可以藉由CVD方法、濺射方法等形成。
在該實施例中，藉由濺射方法形成的厚度為300 nm的氧化矽膜用作絕緣膜53。
接下來，如圖1B中所示出的，絕緣膜53平坦化，使得表面粗糙度降低；絕緣膜53的平均表面粗糙度較佳地 大於等於0.1 nm並且小於0.5 nm。絕緣膜53較佳地是藉由化學機械抛光(CMP)處理來平坦化的。在這裏，CMP處理是，利用要被處理的物件的表面作為參考，利用化學和機械動作的組合平坦化要被處理的物件的表面的一種方法。總的來說，CMP處理是這樣的方法，其中抛光布附接到抛光臺，在要被處理的物件與抛光布之間提供漿體(研磨劑)時抛光級和要被處理的物件每個都旋轉或者擺動，要被處理的物件的表面被漿體與要被處理的物件表面之間的化學反應以及要被處理的物件利用抛光布的機械抛光的動作抛光。
CMP處理可以執行一次或者多次。當CMP處理執行多次時，第一次抛光較佳地是利用高抛光速率執行的，而後面最後一次抛光利用低抛光速率。藉由組合地執行具有不同抛光速率的抛光步驟，絕緣膜53的表面的平面性可以進一步提高。
作為平坦化絕緣膜53的處理，乾蝕刻處理等可以代替CMP處理執行。作為蝕刻氣體，可以適當地使用基於氯的氣體，例如氯氣、氯化硼、氯化矽或者四氯化碳；基於氟的氣體，例如四氟化碳、氟化硫或者氟化氮；氧氣等。例如，可以使用乾蝕刻方法，例如活性離子蝕刻(RIE)方法、感應耦合電漿(ICP)蝕刻方法、電子迴旋共振(ECR)蝕刻方法、平行板(電容耦合電漿)蝕刻方法、磁控電漿蝕刻方法、雙頻電漿蝕刻方法或者螺旋波電漿蝕刻方法。特別地，當絕緣膜53包括包含大量氮的無機絕 緣材料(例如氮化矽或者氮氧化矽)時，有可能難以只藉由CMP處理除去包含大量氮的無機絕緣材料；因此，CMP處理和乾蝕刻等較佳地組合執行。
作為平坦化絕緣膜53的處理，電漿處理等也可以代替CMP處理執行。電漿處理是以這樣一種方式執行的，其中例如氬氣的惰性氣體引入真空室中並且施加電場，使得要被處理的表面充當陰極。電漿處理具有類似於電漿乾蝕刻方法的原理，而且是一種更簡單的方法，因為，藉由使用惰性氣體，在通用濺射沉積室內的處理是有可能的。即，電漿處理是其中利用惰性氣體的離子照射要被處理的表面並且藉由濺射效果減小表面的微小不均勻性的處理。因此，在本說明書中，電漿處理也被稱為“逆濺射”。
在逆濺射中，電子和氬陽離子存在於電漿中，而且氬陽離子在陰極方向被加速。要被處理的表面藉由加速的氬陽離子被濺射。在這個時候，要被處理的表面的突起優先被濺射。從要被處理的表面排出的粒子附接到要被處理的表面的其他地方。此時，粒子優先附接到要被處理的表面的凹部。因而，藉由減少突起並填充凹部，要被處理的表面的平面性提高了。
應當指出，在絕緣膜53在形成後具有足夠平面性的情況下，圖1B中絕緣膜53的平坦化不必執行。
在該實施例中，絕緣膜53是藉由CMP處理平坦化的。
以這種方式，絕緣膜53的平均表面粗糙度較佳地設 置成大於等於0.1 nm並且小於0.5 nm，由此在絕緣膜53之上形成的氧化物半導體膜55的結晶性可以進一步提高。因而，利用氧化物半導體膜55形成的半導體裝置的電穩定性和遷移率都可以改進。
應當指出，在形成氧化物半導體膜之前，附接到絕緣膜53表面上的粉狀物質(也稱為粒子或者灰塵)較佳地藉由逆濺射除去，其中引入氬氣並產生電漿。逆濺射處理還可以充當以上的平坦化處理。應當指出，代替氬，氮、氦、氧等氣體也可以使用。
接下來，如圖1C中所示出的，氧化物半導體膜55在絕緣膜53之上形成並與之接觸。在基板51被加熱時，氧化物半導體膜55可以藉由濺射方法、分子束外延方法、原子層沉積方法、脈動雷射沉積方法等形成。氧化物半導體膜55的厚度大於等於2 nm並且小於等於200 nm，較佳地大於等於5 nm並且小於等於100 nm，更較佳地大於等於5 nm並且小於等於30 nm。
氧化物半導體膜55可以利用包含選自In、Ga、Zn和Sn中的兩種或者更多種的金屬氧化物材料形成。例如，可以使用四種成分的金屬氧化物，例如基於In-Sn-Ga-Zn-O的材料；三種成分的金屬氧化物，例如基於In-Ga-Zn-O的材料、基於In-Sn-Zn-O的材料、基於In-Al-Zn-O的材料、基於Sn-Ga-Zn-O的材料、基於Al-Ga-Zn-O的材料或者基於Sn-Al-Zn-O的材料；兩種成分的金屬氧化物，例如基於In-Zn-O的材料、基於Sn-Zn-O的材料、基於Al- Zn-O的材料、基於Zn-Mg-O的材料、基於Sn-Mg-O的材料、基於In-Mg-O的材料或者基於In-Ga-O的材料；基於In-O的材料；基於Sn-O的材料或者基於Zn-O的材料。在這裏，例如，基於In-Ga-Zn-O的材料意味著包含銦(In)、鎵(Ga)和鋅(Zn)的氧化物並且對成分比率沒有特定的限制。另外，基於In-Ga-Zn-O的材料可以包含除In、Ga和Zn之外的元素。在這種情況下，氧化物半導體膜較佳地包含比其化學計量組成更多的氧。當氧的量超過化學計量組成中氧的量時，由於氧化物半導體膜中氧空位造成的載子的產生可以被抑制。
氧化物半導體膜55可以利用表示為化學式InMO3(ZnO)m(m>0)的金屬氧化物材料形成。在這裏，M代表選自Zn、Ga、Al、Mn和Co的一種或多種金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn或者Ga和Co。
在氧化物半導體膜55藉由濺射方法形成的情況下，作為靶的示例，可以使用包含In、Ga和Zn，其成分比例In2O3：Ga2O3：ZnO=1：1：1[摩爾比率]的金屬氧化物靶。作為選擇，可以使用具有成分比例In2O3：Ga2O3：ZnO=1：1：2[摩爾比率]的靶、具有成分比例In2O3：Ga2O3：ZnO=1：1：4[摩爾比率]的靶或者具有成分比例In2O3：Ga2O3：ZnO=2：1：8[摩爾比率]的靶。
在使用基於In-Zn-O的材料作為氧化物半導體的情況下，使用按原子比具有成分比例In：Zn=50：1至1：2的靶( 按摩爾比率是In2O3：ZnO=25：1至1：4)，較佳地使用按原子比In：Zn=20：1至1：1(按摩爾比率是In2O3：ZnO=10：1至1：2)的靶，更較佳地使用按原子比In：Zn=15：1至1.5：1(按摩爾比率是In2O3：ZnO=15：2至3：4)的靶。例如，在用於形成具有原子比In：Zn：O=X：Y：Z的基於In-Zn-O的氧化物半導體的靶中，滿足Z>1.5X+Y的關係。
在形成氧化物半導體膜55時，氧化物半導體膜55較佳地在基板51被加熱的時候形成。基板51被加熱的溫度可以大於等於150℃並且小於等於450℃，較佳地是大於等於200℃並且小於等於350℃。藉由在形成氧化物半導體膜55的過程中以高溫加熱基板，氧化物半導體膜55的結晶性可以進一步提高。因而，利用氧化物半導體膜55形成的半導體裝置的電穩定性和遷移率可以提高。
在藉由濺射方法形成氧化物半導體膜55中，稀有氣體(一般是氬)、氧或者稀有氣體和氧的混合氣體可以適當地用作濺射氣體。在這個時候，氧氣的流速較佳地大於稀有氣體的流速，並且氧氣氛是特別較佳的。藉由在這種氣氛中形成氧化物半導體膜55，氧化物半導體膜55的結晶性可以進一步提高。因而，利用氧化物半導體膜55形成的半導體裝置的遷移率可以提高。除去例如氫、水、羥基和氫化物的雜質的高純度氣體用作濺射氣體是較佳的。
在藉由濺射方法形成氧化物半導體膜55中，氧化物半導體膜55中所含氫的濃度較佳地盡可能多地減小。為了減小氫的濃度，除去例如氫、水、羥基和氫化物的雜質 的高純度氣體較佳地提供給濺射設備的處理室，作為氣氛氣體。另外，處理室可以藉由組合使用具有高排水能力的低溫泵和具有高排氫能力的濺射離子泵來排空。
在以上的方法中，氧化物半導體膜55是在一個膜形成步驟中形成的；氧化物半導體膜55可以藉由兩個膜形成步驟形成。以下將描述藉由兩個膜形成步驟形成氧化物半導體膜55的方法。
首先，當基板51的溫度保持在大於等於200℃並且小於等於400℃的溫度時，第一層氧化物半導體膜在絕緣膜53之上形成並與之接觸。然後，在氮、氧、稀有氣體或者乾燥空氣的氣氛中在大於等於550℃並且小於基板應變點的溫度執行熱處理。藉由所述熱處理，結晶區域(包括板狀晶體)在包括所述第一層氧化物半導體膜的表面的區域中形成。應當指出，第一層氧化物半導體膜的厚度較佳地大於等於1 nm並且小於等於10 nm。接下來，形成比第一層氧化物半導體膜厚的第二層氧化物半導體膜。之後，再次在大於等於550℃並且小於基板應變點的溫度執行熱處理，使得利用其中在包括表面的區域中形成結晶區域(包括板狀晶體)的第一層氧化物半導體膜作為晶體生長的種子，晶體向上生長。因而，第二層氧化物半導體膜是完全結晶的。應當指出，第一層氧化物半導體膜和第二層氧化物半導體膜的形成條件可以類似於上述氧化物半導體膜55的形成條件。
在氧化物半導體膜55形成之後對氧化物半導體膜55 執行熱處理是較佳的。熱處理在大於等於250℃並且小於等於700℃或者小於基板應變點的溫度執行，較佳地在大於450℃並且小於等於650℃或者小於基板應變點的溫度執行。
熱處理可以這樣一種方式執行，例如，要被處理的物件被引入電爐中，在電爐中在氧氣氛中使用電阻加熱元件等，並在650℃加熱1小時。在所述熱處理過程中，氧化物半導體膜55不暴露在空氣中，以防止水和氫的進入。
熱處理設備不限於電爐，而可以是用於藉由來自例如加熱氣體的介質熱輻射或者熱傳導加熱要被處理的物件的設備。例如，可以使用快速熱退火(RTA)設備，例如燈快速熱退火(LRTA)設備或者氣體快速熱退火(GRTA)設備。LRTA設備是藉由從燈發射出的光輻射(電磁波)加熱要被處理的物件的設備，其中所述燈例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈。GRTA設備是利用高溫氣體執行熱處理的設備。作為氣體，使用不會由於熱處理而與要被處理的物件反應的惰性氣體，例如氮或者例如氬的稀有氣體。
藉由這種熱處理，氧化物半導體膜55中過多的氫(包括水和羥基)可以被除去，氧化物半導體膜55的結晶性可以提高，並且其中的懸鍵可以減少，由此減少帶隙中的缺陷能級。還有可能從絕緣膜除去過多的氫(包括水和羥基)。藉由以這種方式由熱處理除去雜質，可以形成i類型(本質)或者基本i類型的氧化物半導體膜55。
而且，當在絕緣膜53包含氧的狀態下，較佳地是在絕緣膜53比其化學計量組成含更多氧的狀態下，執行這種熱處理時，氧可以提供給氧化物半導體膜55。在以這種方式藉由熱處理把氧提供給氧化物半導體膜55的情況下，熱處理較佳地在氧氣氛中執行。藉由由這種熱處理把氧提供給氧化物半導體膜55，氧化物半導體膜55中的氧空位可以減少。
應當指出，這種熱處理可以執行一次或者多次。
藉由以上方法形成的氧化物半導體膜55具有某種水平以上的結晶性，與完全非晶態的氧化物半導體膜相比，這是有利的；因此，氧空位、懸鍵、結合到懸鍵等的氫及含氫雜質(例如水、羥基和氫化物)都減少了。這些雜質在氧化物半導體膜中充當載子收集器或者提供載子的源，這可能改變氧化物半導體膜的電傳導性。因此，包括結晶區域並且其中這些雜質被減少的氧化物半導體膜具有穩定的電氣特性並且相對於利用可見光、紫外光等的照射更加電穩定。藉由把結晶氧化物半導體膜55用於例如電晶體的半導體裝置，可以提供具有穩定電氣特性的高度可靠的半導體裝置。
而且，藉由在減小了表面粗糙度的絕緣膜53之上並與之接觸地形成氧化物半導體膜55，氧化物半導體膜55的結晶性可以進一步提高。因而，利用氧化物半導體膜55形成的半導體裝置的遷移率可以提高。
在圖1A至1C中的氧化物半導體膜55的形成處理中 ，執行CMP處理，以平坦化絕緣膜53的表面；在此所公開的本發明的一種實施例不必局限於此。例如，可以採用以下的處理：矽晶片基板用作基板51，具有足夠平面性的氧化矽膜藉由熱氧化基板的表面來形成，並且氧化物半導體膜55在氧化矽膜之上形成。以下將參考圖3A和3B描述由以上方法形成氧化物半導體膜55的情況。
首先，如圖3A中所示出的，基板51的表面被熱氧化，從而在基板51的表面上形成絕緣膜54。作為熱氧化處理，可以執行在乾燥氧氣氛中的乾氧化、在包含水蒸汽的氣氛中的濕氧化或者在添加了包含鹵素的氣體的氧化氣氛中的熱處理。作為含鹵素的氣體，可以使用選自HCl、HF、NF3、HBr、Cl2、ClF、BCl3、F2、Br2等的一種或多種氣體。
例如，熱處理是在相對於氧包含0.5 vol.%至10 vol.%(較佳地是3 vol.%)HCl的氣氛中在大於等於700℃並且小於等於1100℃的溫度執行的。例如，熱處理可以在大約950℃執行。處理時間可以是0.1小時至6小時，較佳地是0.5小時至1小時。所形成的氧化物膜的厚度可以是10 nm至1100 nm(較佳地是50 nm至150 nm)，例如，100 nm。
以這種方式形成的絕緣膜54的表面粗糙度依賴於基板51的表面粗糙度。因此，為了把絕緣膜54的平均表面粗糙度設置成大於等於0.1 nm並且小於0.5 nm，就像圖1A至1C中絕緣膜53的情況一樣，較佳地基板51也具有 大於等於0.1 nm並且小於0.5 nm的平均表面粗糙度。為了形成具有這種足夠平面性的絕緣膜54，具有足夠高平面性的基板(例如單晶矽基板)較佳地用作基板51。
然後，氧化物半導體膜55在具有足夠高平面性的絕緣膜54之上形成並與之接觸，如圖3B中所示出的，由此氧化物半導體膜55的結晶性可以進一步提高。因而，利用氧化物半導體膜55形成的半導體裝置的遷移率可以提高。氧化物半導體膜55可以藉由類似於圖1C中所示出的方法的方法形成。
如上所述，結晶氧化物半導體膜在減小了表面粗糙度的絕緣膜之上形成並與之接觸，由此，氧化物半導體膜可以具有穩定的電氣特性。藉由把這種氧化物半導體膜用於半導體裝置，可以提供具有穩定電氣特性的高度可靠半導體裝置。而且，可以形成具有高結晶性的氧化物半導體膜；因此，藉由使用所述氧化物半導體膜，可以提供具有較高遷移率的半導體裝置。
在該實施例中所描述的結構等可以適當地與在其他實施例中描述的任意結構、方法等組合。
(實施例2)
在該實施例中，作為利用在以上實施例中所描述的結晶氧化物半導體膜形成的半導體裝置的示例，利用所述氧化物半導體膜形成的電晶體和製造該電晶體的方法將參考圖4A至4D和圖5A至5C來描述。圖4A至4D是示出作 為半導體裝置的結構的一種實施例、具有頂閘結構的電晶體120的製造程序的橫截面視圖。
首先，如圖4A中所示出的，藉由在以上實施例中所描述的方法，氧化物半導體膜55形成於在基板51上所設置的絕緣膜53之上並與之接觸。然後，藉由使用掩模對氧化物半導體膜55進行選擇性的蝕刻，從而形成如圖4B中所示出的氧化物半導體膜59。在此之後，除去掩模。
在氧化物半導體膜55的蝕刻中所使用的掩模可以適當地藉由光刻法、噴墨法、印刷法等形成。對於氧化物半導體膜55的蝕刻，可以適當地採用濕蝕刻或者乾蝕刻。
接下來，如圖4C中所示出的，形成與氧化物半導體膜59接觸的源極電極61a和汲極電極61b。
源極電極61a和汲極電極61b可以利用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、錳和鋯的金屬元素；包含這些金屬元素中任意一種作為成分的合金；包含任意這些金屬元素的組合的合金等形成。作為選擇，也可以使用包含鋁和選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一種或多種金屬元素的合金膜或者氮化物膜。源極電極61a和汲極電極61b可以具有單層結構或者包括兩層或更多層的疊層結構。例如，可以使用含矽鋁膜的單層結構、其中銅膜疊在Cu-Mg-Al合金膜之上的兩層結構、其中鈦膜疊在鋁膜之上的兩層結構、其中鈦膜疊在氮化鈦膜之上的兩層結構、其中鎢膜疊在氮化鈦膜之上的兩層結構、其中鎢膜疊在氮化鉭膜之上的兩層結構或者其中鈦膜、鋁膜和鈦膜依次堆疊的三層結 構。
源極電極61a和汲極電極61b可以利用透光導電材料形成，例如氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或者添加了氧化矽的氧化銦錫。還可以採用利用以上透光導電材料與以上金屬元素形成的疊層結構。
在藉由濺射方法、CVD方法、蒸發方法等形成導電膜之後，在該導電膜之上形成掩模並對導電膜進行蝕刻，並由此形成源極電極61a和汲極電極61b。在導電膜之上形成的掩模可以適當地藉由印刷法、噴墨法或者光刻法形成。作為選擇，源極電極61a和汲極電極61b可以藉由印刷法或者噴墨法直接形成。
在這裏，導電膜是在氧化物半導體膜59和絕緣膜53之上形成的，然後被蝕刻成預先確定的形狀，從而形成與所述氧化物半導體膜的上表面和側表面接觸的源極電極61a和汲極電極61b。在這個時候，在一些情況下，在氧化物半導體膜59中而且既不與源極電極61a也不與汲極電極61b重疊的區域被蝕刻，並且在氧化物半導體膜59中形成凹部。
作為選擇，氧化物半導體膜59、源極電極61a和汲極電極61b可以以這樣一種方式形成，使得導電膜在氧化物半導體膜55之上形成，並且氧化物半導體膜55和導電膜利用多色調光掩模來蝕刻。形成凹凸形掩模，利用該凹凸形掩模蝕刻氧化物半導體膜55和導電膜，該凹凸形掩模 藉由灰化劃分，並且導電膜利用劃分的掩模選擇性地蝕刻，由此可以形成氧化物半導體膜59、源極電極61a和汲極電極61b。利用該處理，光掩模的數量及光刻處理中步驟的數量可以減少。
然後，在氧化物半導體膜59、源極電極61a和汲極電極61b之上形成閘極絕緣膜63。
藉由使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁和氧化鎵中的任何一些，閘極絕緣膜63可以形成為具有單層結構或者疊層結構。就像在絕緣膜53的情況中那樣，閘極絕緣膜63較佳地包含氧。另外，閘極絕緣膜63較佳地是利用部分氧藉由加熱從中釋放的氧化物絕緣膜形成的。部分氧藉由加熱從中釋放的氧化物絕緣膜較佳地是比其化學計量組成包含更多氧的氧化物絕緣膜。包含氧的氧化物絕緣膜可以利用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鎵等形成。藉由使用部分氧藉由加熱從中釋放的氧化物絕緣膜，氧可以在隨後的步驟中藉由熱處理擴散到氧化物半導體膜59中，並且電晶體120可以具有有利的特性。
當閘極絕緣膜63利用高-k材料形成時，閘極洩漏電流可以減少，其中的高-k材料例如矽酸鉿(HfSiOx)、添加了氮的矽酸鉿(HfSixOyNz)、添加了氮的鋁酸鉿(HfAlxOyNz)、氧化鉿或者氧化釔。另外，可以採用利用高-k材料和氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁和氧化鎵中的一種或多種形成的疊層結構。 閘極絕緣膜63的厚度較佳地大於等於1 nm並且小於等於300 nm，更較佳地大於等於5 nm並且小於等於50 nm。當閘極絕緣膜63的厚度大於等於5 nm時，閘極洩漏電流可以減少。
在形成閘極絕緣膜63之前，氧化物半導體膜59的表面可以暴露於例如氧、臭氧或氧化亞氮的氧化氣體的電漿，從而被氧化，由此減少氧空位。
接下來，在閘極絕緣膜63之上形成閘極電極65，以與氧化物半導體膜59重疊。
閘極電極65可以利用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、錳和鋯的金屬元素；包含這些金屬元素中任意一種作為成分的合金；包含任意這些金屬元素的組合的合金等形成。作為選擇，也可以使用包含鋁和選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一種或多種金屬元素的合金膜或者氮化物膜。閘極電極65可以具有單層結構或者包括兩層或更多層的疊層結構。例如，可以使用包含矽的鋁膜的單層結構、其中鈦膜疊在鋁膜之上的兩層結構、其中鈦膜疊在氮化鈦膜之上的兩層結構、其中鎢膜疊在氮化鈦膜之上的兩層結構、其中鎢膜疊在氮化鉭膜之上的兩層結構或者其中鈦膜、鋁膜和鈦膜依次堆疊的三層結構。
閘極電極65可以利用透光導電材料形成，例如氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或者添加了氧化矽的氧化銦錫。此外，可以使用藉由利用基 於In-Ga-Zn-O的金屬氧化物作為靶在含氮氣氛中濺射獲得的化合物導體。還可以採用利用以上透光導電材料與以上金屬元素形成的疊層結構。
另外，絕緣膜69可以在閘極電極65之上作為保護膜形成(見圖4D)。此外，接觸孔可以在閘極絕緣膜63和絕緣膜69中形成，然後，佈線可以形成為連接到源極電極61a和汲極電極61b。
絕緣膜69可以適當地利用類似於閘極絕緣膜63的絕緣膜形成。當氮化矽膜藉由濺射方法形成為絕緣膜69時，可以防止濕氣和鹼金屬從外部進入，因而在氧化物半導體膜59中所含雜質的量可以減少。
應當指出，在閘極絕緣膜63形成之後或者在絕緣膜69形成之後，可以執行熱處理。這種熱處理使得氫可以從氧化物半導體膜59釋放，並且絕緣膜53、閘極絕緣膜63或絕緣膜69中所包含的部分氧可以擴散到氧化物半導體膜59中，在絕緣膜53與氧化物半導體膜59之間的介面的附近及在閘極絕緣膜63與氧化物半導體膜59之間的介面的附近。在這個步驟中，氧化物半導體膜59中的氧空位可以減少，並且氧化物半導體膜59與絕緣膜53之間的介面或者氧化物半導體膜59與閘極絕緣膜63之間的介面處的缺陷可以減少。因此，可以形成具有較低氫濃度和較少氧空位的氧化物半導體膜59。藉由以這種方式藉由熱處理除去雜質，可以形成i類型(本質)或者基本上i類型的氧化物半導體膜59。因而，電晶體120的關斷狀態電流 特性會相當出色。
藉由以上處理，可以製造其中在結晶氧化物半導體膜中形成溝道區域的電晶體120。如圖4D中所示出的，電晶體120包括在基板51之上設置的絕緣膜53、在絕緣膜53之上設置並與之接觸的氧化物半導體膜59、與氧化物半導體膜59接觸地設置的源極電極61a和汲極電極61b、在氧化物半導體膜59之上設置的閘極絕緣膜63、在閘極絕緣膜63之上設置從而與氧化物半導體膜59重疊的閘極電極65、及在閘極電極65之上設置的絕緣膜69。
用於電晶體120的結晶氧化物半導體膜具有某種水平以上的結晶性，與完全非晶態的氧化物半導體膜相比，這是有好處的；因此，氧空位、懸鍵、結合到懸鍵等的例如氫雜質減少了。因此，其中減少了這些雜質的結晶氧化物半導體膜具有穩定的電氣特性並且相對於利用可見光、紫外線等的照射更加電穩定。藉由把這種結晶氧化物半導體膜用於電晶體，可以提供具有穩定電氣特性的高度可靠的半導體裝置。
在電晶體120中，結晶氧化物半導體膜55在其表面粗糙度減小了的絕緣膜53之上形成並與之接觸，由此氧化物半導體膜55的結晶性可以進一步提高。因而，利用氧化物半導體膜55形成的半導體裝置的遷移率可以提高。
根據該實施例的半導體裝置不限於圖4A至4D中所示出的電晶體120。例如，可以採用類似於圖5A中所示 出的電晶體130的結構的結構。電晶體130包括在基板51之上設置的絕緣膜53、在絕緣膜53之上設置的源極電極61a和汲極電極61b、與源極電極61a和汲極電極61b的上表面和側表面接觸地設置的氧化物半導體膜59、在氧化物半導體膜59之上設置的閘極絕緣膜63、在閘極絕緣膜63之上設置從而與氧化物半導體膜59重疊的閘極電極65、及在閘極電極65之上設置的絕緣膜69。即，電晶體130與電晶體120的區別在於氧化物半導體膜59是與源極電極61a和汲極電極61b的上表面和側表面接觸地設置的。
此外，可以採用類似於圖5B中所示出的電晶體140的結構的結構。電晶體140包括在基板51之上設置的閘極電極65、在閘極電極65之上設置的絕緣膜53、在絕緣膜53之上設置的氧化物半導體膜59、與氧化物半導體膜59的上表面和側表面接觸地設置的源極電極61a和汲極電極61b、及在氧化物半導體膜59之上設置的絕緣膜69。即，電晶體140與電晶體120的區別在於它具有底閘結構，其中閘極電極65和充當閘極絕緣膜的絕緣膜53在氧化物半導體膜59的下面設置。應當指出，基底絕緣膜(base insulating film)可以設置在基板51和閘極電極65之間。
此外，可以採用類似於圖5C中所示出的電晶體150的結構的結構。電晶體150包括在基板51之上設置的閘極電極65、在閘極電極65之上設置的絕緣膜53、在絕緣 膜53之上設置的源極電極61a和汲極電極61b、與源極電極61a和汲極電極61b的上表面和側表面接觸地設置的氧化物半導體膜59、及在氧化物半導體膜59之上設置的絕緣膜69。即，電晶體150與電晶體130的區別在於它具有底閘結構，其中閘極電極65和充當閘極絕緣膜的絕緣膜53在氧化物半導體膜59的下面設置。應當指出，基底絕緣膜可以設置在基板51和閘極電極65之間。
如上所述，結晶氧化物半導體膜形成在其表面粗糙度減小了的絕緣膜之上並與之接觸，由此氧化物半導體膜可以具有穩定的電氣特性。藉由把這種氧化物半導體膜用於半導體裝置，可以提供具有穩定電氣特性的高度可靠的半導體裝置。而且，可以形成具有高結晶性的氧化物半導體膜；因此，藉由使用所述氧化物半導體膜，可以提供具有較高遷移率的半導體裝置。
該實施例中所描述的方法、結構等可以適當地與其他實施例中所描述的任何方法、結構等組合。
(實施例3)
在該實施例中，作為藉由在以上實施例中所描述的製造半導體裝置的方法形成的半導體裝置的示例，將描述儲存煤體(記憶體元件)。在該實施例中，藉由在以上實施例中所描述的製造半導體裝置的方法利用氧化物半導體形成的電晶體及利用除氧化物半導體之外的材料形成的電晶體在一個基板之上形成。
圖6A至6C示出了半導體裝置結構的示例。圖6A示出了半導體裝置的橫截面，而圖6B示出了半導體裝置的平面圖。在這裏，圖6A示出了沿圖6B中的線C1-C2和線D1-D2所截取的橫截面。此外，圖6C是利用該半導體裝置作為記憶體元件的電路圖的示例。在圖6A和6B所示出的半導體裝置中，利用第一種半導體材料形成的電晶體500在下部提供，而在以上實施例中所述的電晶體120在上部提供。應當指出，電晶體120是利用氧化物半導體作為第二半導體材料形成的。在該實施例中，第一半導體材料是與氧化物半導體不同的半導體材料。作為與氧化物半導體不同的半導體材料，例如，可以使用矽、鍺、矽鍺、碳化矽或者砷化鎵，並且較佳地使用單晶半導體。作為選擇，可以使用有機半導體材料等。利用這種半導體材料形成的電晶體可以容易地以高速工作。另一方面，利用氧化物半導體形成的電晶體的一個特徵是關斷狀態電流極小，這使得電荷可以保持很長時間。
應當指出，在該實施例中，描述了其中利用電晶體120形成儲存煤體的示例；毋庸置疑，以上實施例中所述的電晶體130、電晶體140和電晶體150中的任何一個等都可以代替電晶體120使用。
圖6A至6C中的電晶體500包括在包括半導體材料(例如，矽)的基板400中設置的溝道形成區域416；雜質區域420，設置成使得溝道形成區域416插入其間；與雜質區域420接觸的金屬化合物區域424；在溝道形成區域 416之上設置的閘極絕緣層408；及在閘極絕緣層408之上設置的閘極電極410。
作為包括半導體材料的基板400，可以使用矽、碳化矽等的單晶半導體基板或者多晶半導體基板；矽鍺等的化合物半導體基板；SOI基板等。應當指出，儘管術語“SOI基板”通常指在絕緣表面之上設置矽半導體膜的基板，但是本說明書等中的術語“SOI基板”還包括在絕緣表面之上設置利用除矽之外的材料形成的半導體膜的基板。即，“SOI基板”中所包括的半導體膜不限於矽半導體膜。而且，SOI基板可以是半導體膜在例如玻璃基板的絕緣基板之上設置且有絕緣層位於它們之間的基板。
元件隔離絕緣層406在基板400之上設置，以圍繞電晶體500。應當指出，較佳地，電晶體500不具有如圖6A和6B中所示出的側壁絕緣層，以獲得更高程度的集成。另一方面，在電晶體500的特性優先的情況下，可以在閘極電極410的側表面上設置側壁絕緣層，並且可以設置包括具有不同雜質濃度的區域的雜質區域420。
電晶體500可以利用矽、鍺、矽鍺、碳化矽、砷化鎵等製造。電晶體500可以以高速工作。因而，當電晶體用作讀取電晶體時，資料可以以高速讀出。
絕緣膜53設置在電晶體500之上，使得閘極電極410的上表面暴露。就像在以上實施例中那樣，氧化物半導體膜59在絕緣膜53之上設置並與之接觸。對於絕緣膜53的細節及其形成方法，可以參考以上實施例中的描述。以 這種方式，藉由在其表面粗糙度減小了的絕緣膜53之上並與之接觸地形成結晶氧化物半導體膜59，氧化物半導體膜59的結晶性可以進一步提高。因而，利用氧化物半導體膜59形成的電晶體120可以具有穩定的電氣特性，並且電晶體120的遷移率可以提高。
同時，就像以上實施例中那樣，在藉由CMP處理等平坦化絕緣膜53時，閘極電極410的上表面可以暴露。
就像在以上的實施例中那樣，電晶體120包括氧化物半導體膜59、源極電極61a、汲極電極61b、閘極絕緣膜63和閘極電極65a。關於細節，可以參考以上實施例中的描述。上部中的電晶體(以電晶體120作為代表)可以藉由以上實施例中所描述的方法來製造。
在這裏，在電晶體120中使用的結晶氧化物半導體膜具有某種水平以上的結晶性，與完全非晶態的氧化物半導體膜相比，這是有好處的；因此，減少了以氧空位和結合到懸鍵等的例如氫的雜質為代表的缺陷。因此，減少了這些缺陷的結晶氧化物半導體膜具有穩定的電氣特性並且相對於利用可見光、紫外光等的照射更加電穩定。藉由把這種結晶氧化物半導體膜用於電晶體，可以提供具有穩定的電氣特性的高度可靠的半導體裝置。
在這裏，源極電極61a與閘極電極410接觸地設置；因而，電晶體500的閘極電極410和電晶體120的源極電極61a彼此連接。
另外，在與閘極電極65a同一層內的佈線65c在源極 電極61a之上提供，閘極絕緣膜63位於其間，從而可以形成電容器520。在不需要電容器的情況下，可以採用沒有電容器520的結構。
然後，絕緣膜69和絕緣層152在閘極絕緣膜63、閘極電極65a和佈線65c之上形成。對於絕緣膜69的細節，可以參考以上實施例中的描述。絕緣層152可以藉由濺射方法、CVD方法等形成。絕緣層152可以利用包括無機絕緣材料的材料形成，所述無機絕緣材料例如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁或者氧化鎵。
佈線156在絕緣層152之上形成。佈線156藉由在閘極絕緣膜63、絕緣膜69和絕緣層152中設置的開口中形成的電極154電連接到汲極電極61b。
電極154可以這樣一種方式形成，例如，使得導電膜藉由PVD方法、CVD方法等在包括所述開口的區域中形成，然後該導電膜的一部分藉由蝕刻處理、CMP等被除去。
佈線156可以這樣一種方式形成，使得導電層藉由例如濺射方法的PVD方法或者例如電漿CVD方法的CVD方法形成，然後對該導電層構圖。佈線156可以利用類似於源極電極61a和汲極電極61b材料的材料形成。
在該實施例中所描述的半導體裝置中，電晶體500和電晶體120彼此重疊；因而，半導體裝置的集成度可以足夠高。
圖6C是利用半導體裝置作為記憶體元件的電路圖的 示例。在圖6C中，電晶體120的源極電極和汲極電極中的一個、電容器520的一個電極及電晶體500的閘極電極彼此電連接。第一佈線(第一條線，也稱為源極線)電連接到電晶體500的源極電極。第二佈線(第二條線，也稱為位元線)電連接到電晶體500的汲極電極。第三佈線(第三條線，也稱為第一信號線)電連接到電晶體120的源極電極和汲極電極中的另一個。第四佈線(第四條線，也稱為第二信號線)電連接到電晶體120的閘極電極。第五佈線(第五條線，也稱為字線)電連接到電容器520的另一個電極。
利用氧化物半導體形成的電晶體120具有極小的關斷狀態電流；因此，當電晶體120處於關斷狀態時，電晶體120的源極電極和汲極電極中的一個、電容器520的一個電極及電晶體500的閘極電極彼此電連接處的節點(下文中稱為節點FG)的電位可以保持非常長的時間。電容器520的提供方便了施加到節點FG的電荷的保持和所儲存資料的讀取。
當資料儲存到半導體裝置(佈線)中時，第四佈線的電位設置成電晶體120接通的電位，由此電晶體120接通。因而，第三佈線的電位提供給節點FG並且在節點FG中累積預定量的電荷。在這裏，用於施加兩個不同電位位準中的任一個的電荷(下文中稱為低位準電荷和高位準電荷)施加到節點FG。在此之後，第四佈線的電位設置成電晶體120關斷的電位，由此電晶體120關斷。這使得節 點FG浮置並且預定量的電荷保持在節點FG中。因而，預定量的電荷在節點FG中累積並保持，由此，記憶體單元可以儲存資料。
由於電晶體120的關斷狀態電流極小，因此施加到節點FG的電荷保持很長時間。這可以去除刷新操作的需求或者大幅度地減小刷新操作的頻率，這導致功耗的充分減小。而且，即使在不供電時，所儲存的資料也可以保持很長時間。
當所儲存的資料被讀出(讀取)時，在預定電位(固定電位)提供給第一佈線時，適當的電位(讀出電位)提供給第五佈線，由此，依賴於節點FG中所保持的電荷量，電晶體500改變其狀態。這是因為，通常，當電晶體500是n溝道電晶體時，在節點FG中保持高位準電荷的情況下的電晶體500的視在臨界電壓Vth_H低於在節點FG中保持低位準電荷的情況下的電晶體500的視在臨界電壓Vth_L。在這裏，視在臨界電壓指第五佈線的電位，需要這個電位來接通電晶體500。因而，藉由把第五佈線的電位設置成在Vth_H和Vth_L之間的電位V0，可以確定節點F中所保持的電荷。例如，在寫入時施加高位準電荷的情況下，當第五佈線的電位設置成V0(>Vth_H)時，電晶體500被接通。在寫入時施加低位準電荷的情況下，即使當第五佈線的電位設置成V0(<Vth_L)時，電晶體500也保持在關斷狀態。以這種方式，藉由控制第五佈線的電位並確定電晶體500是處於接通狀態還是關斷狀態(讀取第二 佈線的電位)，所儲存的資料可以被讀出。
另外，為了重寫所儲存的資料，新的電位提供給節點FG，該節點FG保持在以上寫入時所施加的預定量的電荷，使得新資料的電荷保持在節點FG中。具體而言，第四佈線的電位設置成電晶體120接通的電位，由此電晶體120接通。因而，第三佈線的電位(新資料的電位)提供給節點FG，並且預定量的電荷在節點FG中累積。在此之後，第四佈線的電位設置成使電晶體120關斷的電位，由此電晶體120關斷。因而，新資料的電荷保持在節點FG中。換句話說，當在第一次寫入中所施加的預定量的電荷保持在節點FG中時，執行與第一次寫入中相同的操作(第二次寫入)，由此所儲存的資料可以被重寫。
藉由使用高度純化的本質氧化物半導體膜59，該實施例中所描述的電晶體120的關斷電流可以充分減小。另外，結晶氧化物半導體膜59在其表面粗糙度減小了的絕緣膜53之上形成並與之接觸，由此氧化物半導體膜59可以具有穩定的電氣特性。藉由把氧化物半導體膜59用於電晶體120，可以提供具有穩定的電氣特性的高度可靠的電晶體。另外，利用這種電晶體，可以獲得能夠保持所儲存資料極長時間的高度可靠的半導體裝置。
此外，可以形成具有高結晶性的氧化物半導體膜59；因此，藉由使用氧化物半導體膜59，電晶體120可以具有較高的遷移率。利用這種電晶體，可以實現半導體裝置的高速操作。
該實施例中所描述的方法、結構等可以適當地與其他實施例中所描述的任何方法、結構等組合。
(實施例4)
在該實施例中，根據在此所公開的本發明的一種實施例的半導體裝置的應用示例將參考圖7A和7B進行描述。
圖7A和7B是各自包括多個在圖6A至6C中所示出的半導體裝置(下文中也稱為記憶體單元550)的半導體裝置的電路圖。圖7A是所謂的NAND半導體裝置的電路圖，其中記憶體單元550串聯連接，圖7B是所謂的NOR半導體裝置的電路圖，其中記憶體單元550並聯連接。
圖7A中的半導體裝置包括源極線SL、位元線BL、第一信號線S1、多條第二信號線S2、多條字線WL及多個記憶體單元550。在圖7A中，在半導體裝置中設置一條源極線SL和一條位元線BL；但是，在此所公開的本發明的一種實施例不限於此。可以設置多條源極線SL和多條位元線BL。
在每個記憶體單元550中，電晶體500的閘極電極、電晶體120的源極電極和汲極電極中的一個及電容器520的一個電極彼此電連接。第一信號線S1與電晶體120的源極電極和汲極電極中的另一個彼此電連接，而第二信號線S2和電晶體120的閘極電極彼此電連接。字線WL和電容器520的另一個電極彼此電連接。
另外，記憶體單元550中所包括的電晶體500的源極 電極電連接到相鄰記憶體單元550中的電晶體500的汲極電極。記憶體單元550中所包括的電晶體500的汲極電極電連接到相鄰記憶體單元550中的電晶體500的源極電極。應當指出，多個串聯連接的記憶體單元中的記憶體單元550中所包括的電晶體500的設置在一端的汲極電極電連接到位元線。此外，多個串聯連接的記憶體單元中的記憶體單元550中所包括的電晶體500的設置在另一端的源極電極電連接到源極線。
在圖7A的半導體裝置中，對每一列執行寫操作和讀操作。寫操作如下執行。使電晶體120接通的電位提供給執行寫操作的行的第二信號線S2，由此執行寫操作的所述行的電晶體120接通。相應地，第一信號線S1的電位提供給指定行的電晶體500的閘極電極，使得預定的電荷施加到該閘極電極。由此，資料可以寫到指定行的記憶體單元中。
另外，讀操作如下執行。首先，無論施加到電晶體500的閘極電極的電荷如何，使電晶體500接通的電位都提供給除要執行讀取的行之外的其他行的字線WL，使得除要執行讀取的行之外的其他行的電晶體500都接通。然後，依賴於電晶體500的閘極電極中的電荷確定電晶體500的接通狀態或關斷狀態的電位(讀出電位)提供給要執行讀取的行的字線WL。在此之後，固定電位提供給源極線SL，使得連接到位元線BL的讀取電路(未示出)運行。在這裏，除要執行讀取的行的電晶體500之外，源極 線SL和位元線BL之間的多個電晶體500都接通；因此，源極線SL和位元線BL之間的導通由要執行讀取的行的電晶體500的狀態(接通狀態或者關斷狀態)確定。要執行讀取的行的電晶體500的導通依賴於其閘極電極中的電荷。因而，位元線BL的電位相應地變化。藉由利用讀取電路讀取位元線的電位，資料可以從指定行的記憶體單元讀出。
圖7B中的半導體裝置包括多條源極線SL、多條位元線BL、多條第一信號線S1、多條第二信號線S2、多條字線WL和多個記憶體單元550。電晶體500的閘極電極、電晶體120的源極電極和汲極電極中的一個及電容器520的一個電極彼此電連接。源極線SL和電晶體500的源極電極彼此電連接。位元線BL和電晶體500的汲極電極彼此電連接。第一信號線S1與電晶體120的源極電極和汲極電極中的另一個彼此電連接，並且第二信號線S2與電晶體120的閘極電極彼此電連接。字線WL和電容器520的另一個電極彼此電連接。
在圖7B的半導體裝置中，對每一列執行寫操作和讀操作。寫操作是以類似於圖7A中的半導體裝置的方式執行的。讀操作如下執行。首先，無論施加到電晶體500閘極電極的電荷如何，使電晶體500關斷的電位都提供給除要執行讀取的行之外的其他行的字線WL，使得除要執行讀取的行之外的其他行的電晶體500都關斷。然後，依賴於電晶體500的閘極電極中的電荷確定電晶體500的接通 狀態或關斷狀態的電位(讀出電位)提供給要執行讀取的行的字線WL。在此之後，固定電位提供給源極線SL，使得連接到位元線BL的讀取電路(未示出)運行。在這裏，源極線SL和位元線BL之間的導通由要執行讀取的行的電晶體500的狀態(接通狀態或者關斷狀態)確定。即，位元線BL的電位依賴要執行讀取的行的電晶體500的閘極電極中的電荷而變化。藉由利用讀取電路讀取位元線BL的電位，資料可以從指定行的記憶體單元讀出。
儘管在以上描述中在每個記憶體單元550中可以儲存的資料量是一位元，但是該實施例的記憶體裝置的結構不限於此。藉由準備要提供給電晶體500的閘極電極的三個或者更多個電位，每個記憶體單元550中可以儲存的資料量能夠增加。例如，在提供給電晶體500的閘極電極的電位數量為四的情況下，兩位元資料可以儲存在每個記憶體單元中。
該實施例中所描述的方法、結構等可以適當地與其他實施例中所描述的任何方法、結構等組合。
(實施例5)
在該實施例中，利用任意一種以上實施例中所述的電晶體形成的半導體裝置的示例將參考圖8A和8B進行描述。
圖8A示出了具有對應於所謂動態隨機存取記憶體(DRAM)的結構的結構的半導體裝置的示例。圖8A中所 示出的記憶體單元陣列1120具有其中多個記憶體單元1130以矩陣形式排列的結構。另外，記憶體單元陣列1120包括m條第一佈線和n條第二佈線。應當指出，在該實施例中，第一佈線和第二佈線分別稱為位元線BL和字線WL。
記憶體單元1130包括電晶體1131和電容器1132。電晶體1131的閘極電極連接到第一佈線(字線WL)。另外，電晶體1131的源極電極和汲極電極中的一個連接到第二佈線(位元線BL)。電晶體1131的源極電極和汲極電極中的另一個連接到電容器的一個電極。電容器的另一個電極連接到電容器線CL並為其提供預定的電位。以上實施例中描述過的電晶體120、電晶體130、電晶體140或者電晶體150適用於電晶體1131。
以上任何一種實施例中描述過的電晶體是利用高度純化的本質氧化物半導體膜形成的，因而可以具有足夠低的關斷狀態電流。另外，結晶氧化物半導體膜在其表面粗糙度降低了的絕緣膜之上形成並與之接觸，由此氧化物半導體膜可以具有穩定的電氣特性。藉由把這種氧化物半導體膜用於電晶體，可以提供具有穩定的電氣特性的高度可靠的電晶體。另外，利用這種電晶體，被看作是所謂DRAM的圖8A中的半導體裝置可以用作基本上非易失性的記憶體。
圖8B示出了具有對應於所謂靜態隨機存取記憶體(SRAM)結構的結構的半導體裝置的示例。圖8B中所示出 的記憶體單元陣列1140可以具有其中多個記憶體單元1150以矩陣方式排列的結構。另外，記憶體單元陣列1140包括多條第一佈線(字線WL)、多條第二佈線(位元線BL)及多條第三佈線(反轉位元線/BL)。
記憶體單元1150包括第一電晶體1151、第二電晶體1152、第三電晶體1153、第四電晶體1154、第五電晶體1155和第六電晶體1156。第一電晶體1151和第二電晶體1152充當選擇電晶體。第三電晶體1153和第四電晶體1154中的一個是n溝道電晶體(在這裏，第四電晶體1154是n溝道電晶體)，而第三電晶體1153和第四電晶體1154中的另一個是p溝道電晶體(在這裏，第三電晶體1153是p溝道電晶體)。換句話說，第三電晶體1153和第四電晶體1154形成CMOS電路。類似地，第五電晶體1155和第六電晶體1156形成CMOS電路。
第一電晶體1151、第二電晶體1152、第四電晶體1154和第六電晶體1156是n溝道電晶體，並且以上任何一種實施例中所述的電晶體都可以適用於這些電晶體。第三電晶體1153和第五電晶體1155中的每一個都是其中溝道形成區域利用除氧化物半導體之外的材料(例如，單晶矽)形成的p溝道電晶體。
該實施例中所描述的方法、結構等可以適當地與其他實施例中所描述的任何方法、結構等組合。
(實施例6)
中央處理單元(CPU)可以利用其中溝道形成區域利用氧化物半導體形成的電晶體形成該CPU的至少一部分。
圖9A是示出CPU的特定結構的方塊圖。圖9A中所示出的CPU包括基板1190之上的算術邏輯單元(ALU)1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排界面(匯流排I/F)1198、可重寫ROM 1199及ROM介面(ROM I/F)1189。半導體基板、SOI基板、玻璃基板等用作基板1190。ROM 1199和ROM I/F 1189可以設置在單獨的晶片上。毋庸置疑，圖9A中所示出的CPU僅僅是其中結構被簡化了的一個示例，並且，依賴於應用，實際的CPU可以具有各種結構。
藉由匯流排I/F 1198輸入到CPU的指令輸入到指令解碼器1193，並在那裏解碼，然後輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195根據解碼後的指令進行各種控制。具體而言，ALU控制器1192產生用於控制ALU 1191的操作的信號。在CPU執行程式時，中斷控制器1194根據來自外部輸入/輸出裝置或者週邊電路的中斷請求的優先順序或者遮罩狀態對中斷請求進行判斷並處理該請求。暫存器控制器1197產生暫存器1196的位址，並根據CPU 的狀態從暫存器1196讀取資料/把資料寫到暫存器1196中。
時序控制器1195產生用於控制ALU 1191、ALU控制器1192、指令解碼器1193、中斷控制器1194和暫存器控制器1197的操作時序的信號。例如，時序控制器1195包括用於根據參考時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生器，並把時鐘信號CLK2提供給以上電路。
在圖9A所示出的CPU中，記憶體元件設置在暫存器1196中。實施例3至5的任意一個中所描述的記憶體元件都可以用作在暫存器1196中設置的記憶體元件。
在圖9A所示出的CPU中，暫存器控制器1197根據來自ALU 1191的指令選擇在暫存器1196中保持資料的操作。即，暫存器控制器1197選擇資料是由暫存器1196中所包括的記憶體元件中的電容器還是由反相元件保持。當選擇由反相元件保持資料時，電源電壓提供給暫存器1196中的記憶體元件。當選擇由電容器保持資料時，資料在該電容器中重寫，並且可以停止向暫存器1196中的記憶體元件提供電源電壓。
如圖9B或者圖9C中所示出的，藉由在記憶體元件組與向其提供電源電位VDD或者電源電位VSS的節點之間提供開關元件，可以停止電源提供。以下將描述圖9B和9C中所示出的電路。
圖9R和9C中的每一個都示出了包括作為用於控制電 源電位向記憶體元件的提供的開關元件的電晶體的記憶體電路的結構的示例，在電晶體中溝道形成區域是利用氧化物半導體形成的。
圖9B中所示出的記憶體裝置包括開關元件1141和包括多個記憶體元件1142的記憶體元件組1143。具體而言，作為記憶體元件1142中的每一個，可以使用在實施例3至5中的任意一個所述的記憶體元件。經由開關元件1141為記憶體元件組1143中所包括的每個記憶體元件1142都提供了高位準電源電位VDD。另外，為記憶體元件組1143中所包括的每個記憶體元件都提供了信號IN的電位和低位準電源電位VSS。
在圖9B中，其中溝道形成區域利用氧化物半導體形成的電晶體用作開關元件1141，並且電晶體的開關是藉由提供給其閘極電極的信號SigA控制的。
應當指出，圖9B示出了其中開關元件1141只包括一個電晶體的結構；但是，並不限制於此，開關元件1141可以包括多個電晶體。在開關元件1141包括充當開關元件的多個電晶體的情況下，所述多個電晶體可以彼此並聯地連接、串聯地連接或者採用並聯連接與串聯連接的組合。
儘管開關元件1141控制高位準電源電位VDD向圖9B中的記憶體元件組1143中所包括的每個記憶體元件1142的提供，但是開關元件1141還可以控制低位準電源電位VSS的提供。
在圖9C中，示出了其中經由開關元件1141為記憶體元件組1143中所包括的每個記憶體元件1142提供低位準電源電位VSS的記憶體裝置的示例。低位準電源電位VSS向記憶體元件組1143中所包括的每個記憶體元件1142的提供可以由開關元件1141來控制。
當在記憶體元件組與向其提供電源電位VDD或者電源電位VSS的節點之間設置開關元件時，即使在CPU的操作暫時停止並且電源電壓的提供停止的情況下資料也可以保持；相應地，可以減少功耗。具體而言，例如，當個人電腦的用戶不把資料登錄到例如鍵盤的輸入裝置時，CPU的操作可以停止，從而可以減少功耗。
儘管CPU作為示例給出，但是電晶體還可以應用到例如數位信號處理器(DSP)、定製LSI或者場可編程閘陣列(FPGA)的LSI。
該實施例中所描述的方法、結構等可以適當地與其他實施例中所描述的任意方法、結構等組合。
(實施例7)
在該實施例中，以下將描述其中驅動器電路的至少一部分和要佈置在像素部分中的電晶體在一個基板之上形成的示例。
要佈置在像素部分中的電晶體是根據以上實施例中所描述的方法形成的。另外，電晶體可以容易地作為n溝道電晶體形成，因而驅動器電路中可以利用n溝道電晶體形 成的驅動器電路部分在與像素部分的電晶體相同的基板之上形成。如上所述，藉由將以上任何一種實施例中所描述的電晶體用於像素部分或者驅動器電路，可以提供高度可靠的顯示裝置。
圖10A是有源矩陣顯示裝置的方塊圖的示例。像素部分601、第一掃描線驅動器電路602、第二掃描線驅動器電路603和信號線驅動器電路604設置在顯示裝置中的基板600之上。在像素部分601中，佈置了多條從信號線驅動器電路604延伸的信號線並且佈置了多條從第一掃描線驅動器電路602和第二掃描線驅動器電路603延伸的掃描線。應當指出，包括顯示元件的像素以矩陣設置在掃描線與信號線彼此交叉的各個區域中。顯示裝置的基板600藉由例如軟性印製電路(FPC)的連接部分連接到時序控制電路(也稱為控制器或者控制IC)。
在圖10A中，第一掃描線驅動器電路602、第二掃描線驅動器電路603和信號線驅動器電路604在與像素部分601相同的基板600之上形成。相應地，在外部提供的驅動器電路等的部件的數量減少了，從而可以實現成本的降低。另外，如果驅動器電路設置在基板600外部，那麽佈線將需要延長而且佈線連接的數量將增加，但是藉由在基板600之上提供驅動器電路，佈線連接的數量可以減少。相應地，可以提高度可靠性或者產出率。
圖10B示出了像素部分的電路結構的示例。在這裏，示出了VA液晶顯示面板的像素結構。
在這種像素結構中，在一個像素中設置多個像素電極層，並且電晶體連接到各自的像素電極層。所述多個電晶體藉由不同的閘極信號驅動。換句話說，施加到多域像素中的單個像素電極層的信號是獨立控制的。
電晶體616的閘極佈線612和電晶體617的閘極佈線613彼此分離，使得可以向其提供不同的閘極信號。相反，充當資料線的源極或汲極電極層614對於電晶體616和電晶體617而言是公用的。作為電晶體616和電晶體617，以上任何一種實施例中所描述過的電晶體都可以適當地使用。以以上方式，可以提供高度可靠的液晶顯示面板。
電連接到電晶體616的第一像素電極層和電連接到電晶體617的第二像素電極層具有不同的形狀並且由狹縫隔開。第二像素電極層設置成圍繞以V形展開的第一像素電極層的外側。為了控制液晶的對準，藉由電晶體616和電晶體617使得在第一像素電極層和第二像素電極層之間電壓施加的時序變化。電晶體616連接到閘極佈線612，而電晶體617連接到閘極佈線613。當不同的閘極信號提供給閘極佈線612和閘極佈線613時，電晶體616和電晶體617的操作時序可以變化。
另外，儲存電容器是利用電容器佈線610、充當電介質的閘極絕緣膜和電連接到第一像素電極層或第二像素電極層的電容器電極形成的。
第一像素電極層、液晶層和對置電極層彼此重疊，以形成第一液晶元件618。另外，第二像素電極層、液晶層 和、對置電極層彼此重疊，以形成第二液晶元件619。像素結構是多域結構，其中第一液晶元件618和第二液晶元件619設置在一個像素中。
應當指出，像素結構不限於圖10B中所示出的結構。例如，開關、電阻器、電容器、電晶體、感測器、邏輯電路等都可以添加到圖10B所示出的像素。
圖10C示出了像素部分的電路結構的示例。在這裏，示出了利用有機EL元件形成的顯示面板的像素結構。
在有機EL元件中，藉由向發光元件施加電壓，電子和電洞分別從一對電極注入到包含發光有機化合物的層中，並且電流流動。載子(電子和電洞)重新組合，由此激勵發光有機化合物。發光有機化合物從激勵狀態返回基態，由此發光。由於這種機制，該發光元件被稱為電流激勵發光元件。
作為半導體裝置的一個示例，圖10C示出了可以向其應用數位時間灰度級驅動的像素結構的示例。
將描述可以向其應用數位時間灰度級驅動的像素的結構與操作。在這裏，一個像素包括兩個n溝道電晶體，每個電晶體都包括作為溝道形成區域的氧化物半導體層。
像素620包括開關電晶體621、驅動器電晶體622、發光元件624和電容器623。開關電晶體621的閘極電極層連接到掃描線626，開關電晶體621的第一電極(源極電極層和汲極電極層中的一個)連接到信號線625，而開關電晶體621的第二電極(源極電極層和汲極電極層中的 另一個)連接到驅動器電晶體622的閘極電極層。驅動器電晶體622的閘極電極層藉由電容器623連接到電源線627，驅動器電晶體622的第一電極連接到電源線627，而驅動器電晶體622的第二電極連接到發光元件624的第一電極(像素電極)。發光元件624的第二電極對應於公共電極628。公共電極628電連接到在與公共電極628相同的基板之上形成的公共電位線。
作為開關電晶體621和驅動器電晶體622，以上任何一種實施例中所描述過的電晶體都可以適當地使用。以這種方式，可以提供利用有機EL元件形成的高度可靠的顯示面板。
發光元件624的第二電極(公共電極628)設置成低電源電位。應當指出，該低電源電位是滿足關係“低電源電位<高電源電位”的電位，其中高電源電位設置到電源線627，作為參考。例如，GND、0V等都可以設置為低電源電位。高電源電位與低電源電位之間的電位差施加到發光元件624，並且電流提供給發光元件624，從而使得發光元件624發光。在這裏，為了使發光元件624發光，每個電位都設置成使得高電源電位與低電源電位之間的電位差大於等於發光元件624的正向臨界電壓。
應當指出，驅動器電晶體622的閘極電容可以用作電容器623的替代，從而電容器623可以省略。驅動器電晶體622的閘極電容可以在溝道形成區域與閘極電極層之間形成。
在電壓-輸入電壓驅動方法的情況下，視頻信號輸入到驅動器電晶體622的閘極電極層，從而驅動器電晶體622處於充分接通和關斷這兩種狀態中的任一種。即，驅動器電晶體622工作在線性區域中。因而，高於電源線627的電壓的電壓施加到驅動器電晶體622的閘極電極層。應當指出，高於或等於電源線的電壓與驅動器電晶體622的Vth之和的電壓施加到信號線625。
在執行類比灰度級驅動而不是數位時間灰度級驅動的情況下，藉由以不同的方式輸入信號，可以採用與圖10C相同的像素結構。
在執行類比灰度級驅動的情況下，高於或等於發光元件624的正向電壓與驅動器電晶體622的Vth之和的電壓施加到驅動器電晶體622的閘極電極層。發光元件624的正向電壓指示獲得期望亮度的電壓，並且至少包括正向臨界電壓。藉由輸入使驅動器電晶體622能夠工作在飽和區域的視頻信號，電流可以提供給發光元件624。為了讓驅動器電晶體622工作在飽和區域，電源線627的電位設置成高於驅動器電晶體622的閘極電位。當使用類比視頻信號時，可以根據該視頻信號向發光元件624提供電流，並執行類比灰度級驅動。
應當指出，像素結構不限於圖10C中所示出的結構。例如，開關、電阻器、電容器、電晶體、感測器、邏輯電路等都可以添加到圖10C所示出的像素。
該實施例中所描述的方法、結構等可以適當地與其他 實施例中所描述的任意方法、結構等組合。
(實施例8)
本說明書中所公開的半導體裝置可以應用到多種電子裝置(包括遊戲機)。電子裝置的示例是電視機(也稱為電視或者電視接收器)、電腦等的監視器、例如數位相機或數位攝像機的照相機、數位相框、移動電話(也稱為蜂窩電話或者蜂窩電話裝置)、攜帶型遊戲機、攜帶型資訊終端、音頻再現裝置和例如彈球機的大型遊戲機。將描述各自包括以上任意一種實施例中所述的半導體裝置的電子裝置的示例。
圖11示出了攜帶型資訊終端，該資訊終端包括主體1001、外殼1002、顯示部分1003a和1003b，等等。顯示部分1003b是觸摸面板。藉由觸摸顯示在顯示部分1003b上的鍵盤按鈕1004，可以操作螢幕並可以輸入文字。顯然，顯示部分1003a也可以是觸摸面板。液晶面板或者有機發光面板是藉由使用以上任意一種實施例中所述的電晶體作為開關元件而製造的，並且應用到顯示部分1003a或1003b，由此可以提高攜帶型資訊終端的顯示部分的可靠性。
圖11A中所示出的攜帶型資訊終端可以具有顯示各種的資訊(例如，靜止圖像、運動圖像和文字圖像)的功能、在顯示部分上顯示日曆、日期、時間等的功能、操作或編輯顯示在顯示部分上的資訊的功能、控制由各種軟體( 程式)所進行的處理的功能，等等。此外，外部連接端子(例如耳機端子或者USB端子)、記錄煤體插入部分等也可以設置在外殼的背面或者側面上。
圖11A中所示出的攜帶型資訊終端可以無線地發送和接收資料。藉由無線通信，期望的書籍資料等可以從電子書伺服器購買並下載。
圖11B示出了攜帶型音樂播放器，該攜帶型音樂播放器在主體1021中包括顯示部分1023、可以藉由其把攜帶型音樂播放器戴到耳朵上的固定部分1022、揚聲器、操作按鈕1024、外部記憶體槽1025、等等。液晶面板或者有機發光面板是藉由使用以上任意一種實施例中所述的電晶體作為開關元件製造的，並且應用到顯示部分1023，由此可以提高攜帶型音樂播放器的顯示部分的可靠性。
此外，當圖11B中所示出的攜帶型音樂播放器具有天線、麥克風功能和無線通信功能並且與移動電話一起使用時，用戶可以在開車等的同時無線免提地進行電話交談。
圖11C示出了移動電話，該移動電話包括兩個外殼，外殼1030和外殼1031。外殼1031包括顯示面板1032、揚聲器1033、麥克風1034、定點裝置1036、照相機鏡頭1037、外部連接端子1038、等等。另外，外殼1030包括用於給攜帶型資訊終端充電的太陽能電池1040、外部記憶體槽1041、等等。此外，天線結合到外殼1031中。在以上任意一種實施例中所述的電晶體都應用到顯示面板1032，由此可以提高移動電話的顯示部分的可靠性。
另外，顯示面板1032包括觸摸面板。顯示為圖像的多個操作鍵1035在圖11C中由虛線指示。應當指出，還包括升壓電路，來自太陽能電池1040的電壓輸出藉由該升壓電路為每個電路增加到足夠高。
在顯示面板1032中，顯示的方向依賴使用模式適當地改變。另外，移動電話在與顯示面板1032相同的表面上設置有照相機鏡頭1037，因而它可以用作視頻電話。揚聲器1033和麥克風1034可以用於視頻電話呼叫、記錄和播放聲音等及語音呼叫。此外，處於圖11C中所示出的展開狀態的外殼1030和1031可以藉由滑動來移動，使得一個重疊到另一個上面。因此，移動電話的尺寸可以減小，這使得移動電話適於攜帶。
外部連接端子1038可以連接到AC轉接器和各種類型的電纜，例如USB電纜，由此可以利用個人電腦等進行充電和資料通信。另外，藉由把記錄煤體插入到外部記憶體槽1041中，大量的資料可以儲存並移動。
另外，除了以上功能，紅外線通信功能、電視接收功能等也可以提供。
圖11D示出了電視機的示例。在電視機1050中，顯示部分1053結合到外殼1051中。圖像可以顯示在顯示部分1053上。在這裏，外殼1051是在設置有CPU的支架1055上支撐的。以上任意一種實施例中所述的電晶體都可以應用到顯示部分1053，由此可以提高電視機1050的顯示部分的可靠性。
電視機1050可以利用外殼1051的操作開關或者單獨的遙控器操作。另外，遙控器可以設置有用於顯示來自該遙控器的資料輸出的顯示部分。
應當指出，電視機1050設置有接收器、數據機、等等。利用所述接收器，可以接收一般的電視廣播。此外，當電視機經數據機利用或者不利用電線連接到通信網路時，可以執行單向(從發送方到接收方)或者雙向(在發送方與接收方之間或者在接收方之間)的資訊通信。
另外，電視機1050設置有外部連接端子1054、儲存煤體記錄與再現部分1052和外部記憶體槽。外部連接端子1054可以連接到各種類型的電纜，例如USB電纜，並且可以與個人電腦等進行資料通信。碟狀儲存煤體插入到儲存煤體記錄與再現部分1052，並且可以執行讀取儲存在儲存煤體中的資料和把資料寫到儲存煤體中。此外，作為資料儲存在插入到外部記憶體槽中的外部記憶體1056中的圖像、視頻等可以顯示在顯示部分1053上。
當以上任意一種實施例中所述的記憶體裝置應用到外部記憶體1056或者CPU時，電視機1050可以具有高度可靠性，並且其功耗可以充分減小。
該實施例中所描述的方法、結構等可以適當地與其他實施例中所描述的任意方法、結構等組合。
[示例]
在該示例中，將描述根據本發明的一種實施例、對氧 化物半導體膜執行的X-射線衍射(XRD)測量的結果。
在這個示例中，樣本A至樣本F中的每一個均為如下形成的：在單晶矽基板之上形成基底絕緣膜，具有300 nm的厚度，並且在基底絕緣膜之上形成氧化物半導體膜(IGZO膜)，具有100 nm的厚度。
對於樣本A和樣本B中的每一個，藉由濺射方法形成的氧化矽膜用作基底絕緣膜。氧化矽膜的形成條件如下：氧化矽(SiO2)用作靶；在沉積氣體中，Ar的流速是25 sccm並且O2的流速是25 sccm；壓力是0.4 Pa；基板溫度是100℃；並且使用2 kW的高頻(RF)功率。
對於樣本C和樣本D中的每一個，藉由CVD方法形成的氧氮化矽膜用作基底絕緣膜。氧氮化矽膜的形成條件如下：在沉積氣體中，SiH4的流速是4 sccm而N2O的流速是800 sccm；壓力是40 Pa；基板溫度是400℃；並且使用150 W的高頻(RF)功率。
對於樣本E和樣本F中的每一個，藉由其熱氧化在單晶矽基板的表面上形成的熱氧化物膜用作基底絕緣膜。熱氧化物膜的形成條件如下：熱處理溫度是950℃；熱處理時間是19小時40分鐘；並且用於熱氧化的氣氛是相對於氧包含3 vol.%比例的HCl的氣氛。
其中基底絕緣膜以以上方式形成的樣本A至樣本F中的每一個都藉由濺射方法進行基於In-Ga-Zn-O的半導體膜的形成。該氧化物半導體膜是在以下條件下形成的：使用具有成分比例In2O3：Ga2O3：ZnO=1：1：2[摩爾比率]的靶； 壓力是0.4 Pa；基板溫度是250℃；並且使用2 kW的高頻(RF)功率。應當指出，對於樣本A、樣本C和樣本E，使用其中O2的流速為45 sccm的沉積氣體；而對於樣本B、樣本D和樣本F，使用其中Ar和O2的流速分別為30 sccm和15 sccm的沉積氣體。
對樣本A至樣本F執行熱處理，其中氧化物半導體膜以以上方式在氧氣氛中以650℃的加熱溫度加熱1小時形成。
圖12示出了藉由平面外方法對樣本A至樣本F的XRD譜的測量結果。在圖12中，垂直軸代表X射線衍射強度(任意單位)，而水平軸代表旋轉角度2θ[度]。應當指出，XRD譜是使用由Bruker AXS製造的X射線衍射儀D8 ADVANCE測量的。
如圖12中所示，在樣本A至樣本F的所有XRD譜中，在2θ=31°附近觀察到峰值。這些峰值對InGaZnO4晶體的(009)平面上的衍射做出貢獻。應當指出，峰值強度在樣本A至樣本F之間有區別。
根據在其氧化物半導體膜只利用氧作為沉積氣體形成的樣本之間的比較，峰值強度按樣本A、樣本C和樣本E的次序增加。特別地，樣本E的峰值強度特別顯著。峰值強度越高，氧化物半導體膜的結晶性越高。因此，當熱氧化物膜用作基底絕緣膜時，氧化物半導體膜可以具有最高的結晶性；在使用氧氮化矽膜的情況下和使用氧化矽膜的情況下，結晶性依次減小。類似的趨勢可以在其氧化物半 導體膜利用氬和氧作為沉積氣體形成的樣本B、樣本D和樣本F中看到。與樣本A、樣本C和樣本E比較，使得包括同種類型的基底絕緣膜的樣本彼此進行比較，樣本B、樣本D和樣本F具有較低的氧化物半導體膜的結晶性。因此，可以說，在氧化物半導體膜在氧氣氛中形成的情況下，氧化物半導體膜可以具有較高的結晶性。
在這裏，熱氧化物膜、氧氮化矽膜和氧化矽膜的平均表面粗糙度(Ra)使用原子力顯微鏡(AFM)來測量。作為AFM，使用SII Nano Technology公司製造的SPA-500。測量的條件如下：掃描速率為1.0 Hz；測量面積為1 μm×1 μm。對於樣本的基底絕緣膜，熱氧化物膜的平均表面粗糙度是0.2 nm，氧氮化矽膜的平均表面粗糙度是0.5 nm，而氧化矽膜的平均表面粗糙度是0.9 nm。因而，當基底絕緣膜的平均表面粗糙度變小時，氧化物半導體膜的結晶性增加，這指示在氧化物半導體膜的結晶性與基底絕緣膜的平面性之間存在關聯。
為了確認氧化物半導體膜的結晶性與基底絕緣膜的平面性之間的關聯，對在樣本A中充當基底絕緣膜的氧化矽膜進行CMP處理，從而形成其中基底絕緣膜的表面粗糙度減小的樣本G。以類似於樣本A至樣本F的方式對樣本G執行XRD測量。在這裏，對樣本G執行CMP處理，使得基底絕緣膜減小到270 nm的厚度，其處理條件是處理溫度為室溫，抛光壓力為0.08 Mpa，主軸旋轉速度為50 rpm，而且桌面旋轉速度為50 rpm。應當指出，除CMP處 理之外，樣本G是在與樣本A相同的條件下形成的。
圖13示出了由平面外方法進行的樣本A、樣本E和樣本G的XRD譜的測量結果。在圖13中，如在圖12中那樣，垂直軸代表X-射線衍射強度(任意單位)，而水平軸代表旋轉角度2θ[度]。
根據圖13，樣本G在2θ=31°附近的峰值強度遠遠高於樣本A，並且基本上等於樣本E。即，發現樣本G的氧化物半導體膜的結晶性基本上處於與樣本E的氧化物半導體膜的結晶性相同的水平。相應地，在其中氧化矽膜用作基底絕緣膜的樣本中，藉由對氧化矽膜執行CMP處理以提高平面性，氧化物半導體膜的結晶性可以提高到基本上與其中熱氧化物膜用作基底絕緣膜的樣本相同的水平。
樣本G的氧化矽膜的表面粗糙度是以類似於以上的方式利用AFM測量的；就像在樣本E的熱氧化物膜的情況下，樣本G的氧化矽膜的平均表面粗糙度是0.2 nm。這意味著樣本G和樣本E的基底絕緣膜具有基本上相同水平的平均表面粗糙度。由於樣本G和樣本E具有基本上相同水平的XRD譜的峰值強度，因此其氧化物半導體膜也具有基本上相同水平的結晶性。相應地，發現當基底絕緣膜的平均表面粗糙度變小時氧化物半導體膜的結晶性增加。
在這裏，樣本E的橫截面TEM圖像在圖14A中示出，而樣本E的氧化物半導體膜的表面的放大的橫截面TEM圖像在圖14B中示出。樣本A的橫截面TEM圖像在圖15A中示出，而樣本A的氧化物半導體膜的表面的放大的 橫截面TEM圖像在圖15B中示出。
如圖14A和14B中所示，樣本E的氧化物半導體膜在足夠平面性的熱氧化物膜之上設置並與之接觸，並且其c軸在與該熱氧化物膜的表面基本垂直的方向對準的晶體排列在層中。如圖14B所示，樣本E的氧化物半導體膜的表面具有足夠的平面性。
相反，如圖15A和15B所示，樣本A的氧化物半導體膜在沒有足夠平面性的氧化矽膜之上設置並與之接觸，並且其c軸在與該氧化矽膜的表面基本垂直的方向對準的晶體排列在層中。但是，觀察到如被圖15B中的虛線所包圍區域的部分，其中在不同方向生長的晶體層彼此干擾，使得晶體層彼此分離並且形成晶粒邊界。如圖15B所示，由於氧化矽膜的表面突起的影響，樣本A的氧化物半導體膜的表面不具有足夠的平面性。
因而，橫截面TEM圖像還指示當基底絕緣膜的平均表面粗糙度變小時氧化物半導體膜的結晶性增加。
圖16示出了樣本A的基底絕緣膜和樣本G的基底絕緣膜的粗糙度曲線；粗糙度曲線是藉由設置成500 nm的測量長度L從樣本的AFM圖像獲得的。在圖16中，垂直軸代表表面粗糙度[nm]，而水平軸代表測量長度[nm]。
根據圖16，很顯然樣本G的基底絕緣膜的表面粗糙度小於樣本A的基底絕緣膜的表面粗糙度。對於在一個突起和與其相鄰突起之間從突起頂部到低谷底部的高度差值d，如圖2C中所示的，樣本A的基底絕緣膜具有大量差值 d大於等於1 nm的部分，而樣本G的基底絕緣膜具有很少差值d大於等於1 nm的部分而具有大量差值d小於等於0.3 nm的部分。此外，樣本A和樣本G的中心線平均粗糙度分別是1.0 nm和0.23 nm，這是藉由利用圖16中樣本A和樣本G的基底絕緣膜的粗糙度曲線計算獲得的。如上所述，樣本A的基底絕緣膜的平均表面粗糙度是0.9 nm，而樣本G的基底絕緣膜的平均表面粗糙度是0.2 nm。這些結果指示用於樣本G的氧化矽膜的表面粗糙度確實藉由CMP處理減小了。
以上結果指示當基底絕緣膜的平均表面粗糙度變小時氧化物半導體膜的結晶性增加。在這裏，比較圖12和圖13中的樣本A、樣本C、樣本E和樣本G，其中氧化物半導體膜是只利用氧氣形成的。其基底絕緣膜每個都具有0.2 nm的平均表面粗糙度的樣本E和樣本G在2θ=31°附近的峰值強度大約是其基底絕緣膜具有0.9 nm的平均表面粗糙度的樣本A和其基底絕緣膜具有0.5 nm的平均表面粗糙度的樣本C的兩倍或者更多，並且樣本E和樣本G的氧化物半導體膜的結晶性顯著地更高。因此，基底絕緣膜的平均表面粗糙度較佳地大於等於0.1 nm並且小於0.5 nm。
這指示基底絕緣膜表面粗糙度的這種減小導致在所述基底絕緣膜之上並與之接觸地設置的氧化物半導體膜的結晶性的增加。藉由把這種具有高結晶性的氧化物半導體膜用於半導體裝置，可以提供具有穩定的電氣特性的高度可 靠的半導體裝置。此外，藉由使用所述氧化物半導體膜，可以提供具有較高遷移率的半導體裝置。
本申請案基於2011年3月25日在日本專利局申請的日本專利申請案序列號2011-067866，在此以引用的方式將該申請案的全部內容併入。
51‧‧‧基板
53‧‧‧絕緣膜
54‧‧‧絕緣膜
55‧‧‧氧化物半導體膜
55a‧‧‧區域
55b‧‧‧區域
59‧‧‧氧化物半導體膜
61a‧‧‧源極電極
61b‧‧‧汲極電極
63‧‧‧閘極絕緣膜
65‧‧‧閘極電極
65a‧‧‧閘極電極
65c‧‧‧佈線
69‧‧‧絕緣膜
120‧‧‧電晶體
130‧‧‧電晶體
140‧‧‧電晶體
150‧‧‧電晶體
152‧‧‧絕緣層
154‧‧‧電極
156‧‧‧佈線
400‧‧‧基板
406‧‧‧元件隔離絕緣層
408‧‧‧閘極絕緣層
410‧‧‧閘極電極
416‧‧‧溝道形成區域
420‧‧‧雜質區域
424‧‧‧金屬化合物區域
500‧‧‧電晶體
520‧‧‧電容器
550‧‧‧記憶體單元
600‧‧‧基板
601‧‧‧像素部分
602‧‧‧第一掃描線驅動器電路
603‧‧‧第二掃描線驅動器電路
604‧‧‧信號線驅動器電路
610‧‧‧電容器佈線
612‧‧‧閘極佈線
613‧‧‧閘極佈線
614‧‧‧源極或汲極電極層
616‧‧‧電晶體
617‧‧‧電晶體
618‧‧‧第一液晶元件
619‧‧‧第二液晶元件
620‧‧‧像素
621‧‧‧開關電晶體
622‧‧‧驅動器電晶體
623‧‧‧電容器
624‧‧‧發光元件
625‧‧‧信號線
626‧‧‧掃描線
627‧‧‧電源線
628‧‧‧公共電極
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部分
1003b‧‧‧顯示部分
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部分
1023‧‧‧顯示部分
1024‧‧‧操作按鈕
1025‧‧‧外部記憶體槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧定點裝置
1037‧‧‧照相機鏡頭
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池
1041‧‧‧外部記憶體槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧儲存煤體記錄與再現部分
1053‧‧‧顯示部分
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
1120‧‧‧記憶體單元陣列
1130‧‧‧記憶體單元
1131‧‧‧電晶體
1132‧‧‧電容器
1140‧‧‧記憶體單元陣列
1141‧‧‧開關元件
1142‧‧‧記憶體元件
1143‧‧‧記憶體元件組
1150‧‧‧記憶體單元
1151‧‧‧第一電晶體
1152‧‧‧第二電晶體
1153‧‧‧第三電晶體
1154‧‧‧第四電晶體
1155‧‧‧第五電晶體
1156‧‧‧第六電晶體
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧算術邏輯單元
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排界面
1199‧‧‧可重寫ROM
在圖式中：圖1A至1C是示出根據本發明的一種實施例的半導體裝置的製造程序的橫截面視圖；圖2A至2C是示出根據本發明的一種實施例的半導體裝置的製造程序的橫截面視圖；圖3A和3B是示出根據本發明的一種實施例的半導體裝置的製造程序的橫截面視圖；圖4A至4D是示出根據本發明的一種實施例的半導體裝置的製造程序的橫截面視圖；圖5A至5C中的每一個均為根據本發明的一種實施例的半導體裝置的橫截面視圖；圖6A至6C是根據本發明的一種實施例的半導體裝置的橫截面視圖、平面圖和等效電路圖；圖7A和7B中的每一個均為根據本發明的一種實施例的半導體裝置的等效電路圖；圖8A和8B中的每一個均為根據本發明的一種實施例的半導體裝置的等效電路圖； 圖9A至9C是根據本發明的一種實施例的半導體裝置的方塊圖；圖10A至10C是示出本發明的一種實施例的方塊圖和等效電路圖；圖11A至11D中的每一個均為示出根據本發明的一種實施例的電子裝置的外部視圖；圖12示出了根據本發明一個示例的XRD譜；圖13示出了根據本發明一個示例的XRD譜；圖14A和14B是根據本發明一個示例的橫截面TEM圖像；圖15A和15B是根據本發明一個示例的橫截面TEM圖像；及圖16示出了根據本發明一個示例的AFM測量的資料。
53‧‧‧絕緣膜
55‧‧‧氧化物半導體膜

Claims (20)

  1. 一種半導體裝置，包括：絕緣膜；以及設置在該絕緣膜之上並與之接觸的氧化物半導體膜，其中該絕緣膜包括其平均表面粗糙度小於0.5 nm的表面，以及其中該氧化物半導體膜包括其c軸基本上與該絕緣膜的表面垂直的晶體。
  2. 如申請專利範圍第1項之半導體裝置，其中該絕緣膜包括氧。
  3. 如申請專利範圍第1項之半導體裝置，其中該絕緣膜是氧化矽膜或者氧氮化矽膜。
  4. 如申請專利範圍第1項之半導體裝置，其中該絕緣膜是藉由熱氧化矽基板的表面而形成的氧化矽膜。
  5. 如申請專利範圍第1項之半導體裝置，其中該絕緣膜的表面是藉由CMP處理形成的。
  6. 如申請專利範圍第1項之半導體裝置，其中該半導體裝置結合到選自電腦、攜帶型資訊終端、移動電話、照相機和電視裝置中的一種當中。
  7. 一種半導體裝置，包括：第一絕緣膜；設置在該第一絕緣膜之上並與之接觸的氧化物半導體膜；與該氧化物半導體膜接觸地設置的源極電極和汲極電 極；設置在該氧化物半導體膜之上的第二絕緣膜；以及設置在該第二絕緣膜之上的閘極電極，其中該第一絕緣膜包括其平均表面粗糙度小於0.5 nm的表面，以及其中該氧化物半導體膜包括其c軸基本上與該第一絕緣膜的表面垂直的晶體。
  8. 如申請專利範圍第7項之半導體裝置，其中該第一絕緣膜包括氧。
  9. 如申請專利範圍第7項之半導體裝置，其中該第一絕緣膜是氧化矽膜或者氧氮化矽膜。
  10. 如申請專利範圍第7項之半導體裝置，其中該第一絕緣膜是藉由熱氧化矽基板的表面而形成的氧化矽膜。
  11. 如申請專利範圍第7項之半導體裝置，其中該第一絕緣膜的表面是藉由CMP處理形成的。
  12. 如申請專利範圍第7項之半導體裝置，其中該半導體裝置結合到選自電腦、攜帶型資訊終端、移動電話、照相機和電視裝置中的一種當中。
  13. 一種製造半導體裝置的方法，包括以下步驟：形成絕緣膜，該絕緣膜包括平均表面粗糙度小於0.5 nm的表面；以及在加熱時在該絕緣膜之上形成氧化物半導體膜，使得在該氧化物半導體膜中形成其c軸基本上與該絕緣膜的表面垂直的晶體。
  14. 如申請專利範圍第13項之製造半導體裝置的方法，其中該絕緣膜包括氧。
  15. 如申請專利範圍第13項之製造半導體裝置的方法，其中該絕緣膜是氧化矽膜或者氧氮化矽膜。
  16. 如申請專利範圍第13項之製造半導體裝置的方法，其中該絕緣膜是藉由熱氧化矽基板的表面而形成的氧化矽膜。
  17. 如申請專利範圍第13項之製造半導體裝置的方法，其中該絕緣膜的表面是藉由CMP處理形成的。
  18. 如申請專利範圍第13項之製造半導體裝置的方法，其中該氧化物半導體膜是在氧氣氛中形成的。
  19. 如申請專利範圍第13項之製造半導體裝置的方法，還包括在形成該氧化物半導體膜之後對該氧化物半導體膜執行熱處理的步驟。
  20. 如申請專利範圍第13項之製造半導體裝置的方法，其中該半導體裝置結合到選自電腦、攜帶型資訊終端、移動電話、照相機和電視裝置中的一種當中。
TW101109133A 2011-03-25 2012-03-16 半導體裝置及製造半導體裝置的方法 TWI545776B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067866 2011-03-25

Publications (2)

Publication Number Publication Date
TW201301523A true TW201301523A (zh) 2013-01-01
TWI545776B TWI545776B (zh) 2016-08-11

Family

ID=45977190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109133A TWI545776B (zh) 2011-03-25 2012-03-16 半導體裝置及製造半導體裝置的方法

Country Status (6)

Country Link
US (2) US8987728B2 (zh)
EP (1) EP2503597B1 (zh)
JP (3) JP2012216797A (zh)
KR (3) KR102173923B1 (zh)
CN (2) CN102694006B (zh)
TW (1) TWI545776B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6368155B2 (ja) * 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
JP6101357B2 (ja) 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US10090388B2 (en) * 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
CN105161542A (zh) * 2015-08-06 2015-12-16 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017222873A1 (en) 2016-06-24 2017-12-28 Quora Technology, Inc. Polycrystalline ceramic substrate and method of manufacture
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
US10715099B2 (en) 2016-10-28 2020-07-14 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and method for manufacturing the same
KR102093415B1 (ko) * 2017-06-21 2020-04-23 울산과학기술원 금속산화물 박막을 포함하는 트랜지스터 제조 방법
JP2019193168A (ja) * 2018-04-26 2019-10-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． バルク音響共振器及びその製造方法
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
WO2020049690A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 アクティブマトリクス基板の製造方法及びアクティブマトリクス基板
CN109524401A (zh) * 2018-10-08 2019-03-26 山东大学 一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法
US11282966B2 (en) 2019-03-06 2022-03-22 Hewlett-Packard Development Company, L.P. Semiconductor materials
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP4602155B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11233789A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7575965B2 (en) 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101201316B1 (ko) * 2005-11-29 2012-11-14 엘지디스플레이 주식회사 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7875931B2 (en) * 2006-04-28 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with isolation using impurity
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100829616B1 (ko) 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
KR20080097056A (ko) * 2007-04-30 2008-11-04 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
WO2009035063A1 (en) 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009283819A (ja) * 2008-05-26 2009-12-03 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010267704A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
JP5528727B2 (ja) * 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW201103090A (en) * 2009-07-01 2011-01-16 Univ Nat Chiao Tung Method for manufacturing a self-aligned thin film transistor and a structure of the same
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP5459902B2 (ja) * 2009-08-04 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
JP4586123B1 (ja) 2009-08-24 2010-11-24 武内プレス工業株式会社 耐食性エアゾール容器の製造方法および二重エアゾール容器の製造方法
KR102180761B1 (ko) * 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102513073B1 (ko) * 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105405747B (zh) * 2010-02-05 2020-03-13 株式会社半导体能源研究所 半导体装置和制造半导体装置的方法
WO2011099335A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190018049A (ko) 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR102192753B1 (ko) 2010-03-08 2020-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101823853B1 (ko) 2010-03-12 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI565001B (zh) * 2010-07-28 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11784259B2 (en) 2017-12-07 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device

Also Published As

Publication number Publication date
KR20120109347A (ko) 2012-10-08
US9490351B2 (en) 2016-11-08
TWI545776B (zh) 2016-08-11
KR20200125562A (ko) 2020-11-04
CN102694006B (zh) 2017-08-15
JP2012216797A (ja) 2012-11-08
KR20220031872A (ko) 2022-03-14
EP2503597B1 (en) 2016-08-31
KR102575134B1 (ko) 2023-09-07
US20120241734A1 (en) 2012-09-27
JP2017126787A (ja) 2017-07-20
US8987728B2 (en) 2015-03-24
EP2503597A1 (en) 2012-09-26
KR102173923B1 (ko) 2020-11-05
JP6458075B2 (ja) 2019-01-23
CN107302018B (zh) 2021-01-15
US20150179777A1 (en) 2015-06-25
CN107302018A (zh) 2017-10-27
JP6272962B2 (ja) 2018-01-31
CN102694006A (zh) 2012-09-26
JP2016197758A (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
KR102575134B1 (ko) 반도체 장치 및 상기 반도체 장치의 제작 방법
KR102113065B1 (ko) 반도체 장치 및 그 제작 방법
JP2023158042A (ja) 記憶装置
JP5886676B2 (ja) 半導体装置
US9299852B2 (en) Semiconductor device and method for manufacturing the same
KR102022837B1 (ko) 레벨 시프트 회로 및 반도체 집적 회로