CN110310996A - 结晶性层叠结构体和半导体装置 - Google Patents

结晶性层叠结构体和半导体装置 Download PDF

Info

Publication number
CN110310996A
CN110310996A CN201910634597.8A CN201910634597A CN110310996A CN 110310996 A CN110310996 A CN 110310996A CN 201910634597 A CN201910634597 A CN 201910634597A CN 110310996 A CN110310996 A CN 110310996A
Authority
CN
China
Prior art keywords
film
crystallized oxide
laminate structure
thin film
semiconductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910634597.8A
Other languages
English (en)
Other versions
CN110310996B (zh
Inventor
人罗俊实
织田真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FLOSFIA KK
Flosfia Inc
Original Assignee
FLOSFIA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FLOSFIA KK filed Critical FLOSFIA KK
Publication of CN110310996A publication Critical patent/CN110310996A/zh
Application granted granted Critical
Publication of CN110310996B publication Critical patent/CN110310996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的目的是提供一种半导体特性出色的结晶性层叠结构体以及半导体装置。所述结晶性层叠结构体包括：底层基板；和刚玉结构的结晶性氧化物半导体薄膜，直接或介由其他层设置于所述底层基板上，其中所述结晶性氧化物半导体薄膜的表面粗糙度Ra为0.1μm以下，所述结晶性氧化物半导体薄膜的厚度为1μm以上。

Description

结晶性层叠结构体和半导体装置
本申请是针对申请日为2015年3月30日、申请号为201510145934.9、发明名称为“结晶性层叠结构体，半导体装置”的发明专利申请的分案申请。
技术领域
本发明涉及结晶性层叠结构体以及半导体装置。
背景技术
在被成膜样品上形成结晶性高的氧化镓系薄膜的方法有：使用雾CVD(Mist CVD)法等水微粒(water fine particles)的成膜方法。在该方法中，将乙酰丙酮镓(Galliumacetylacetonate)等镓化合物溶解于盐酸等酸中而制成原料溶液。将该原料溶液微粒化，由此形成原料微粒，将该原料微粒以载气向被成膜样品的成膜面供给，使原料雾(mist)反应而在成膜面上形成薄膜，由此在被成膜样品上形成结晶性高的氧化镓系薄膜。
为了使用氧化镓系薄膜而形成半导体设备，控制氧化镓系薄膜的导电性是必要的。专利文献1及非专利文献1[Electrical Conductive Corundum-Structured α-Ga2O3Thin Films on Sapphire with Tin-Doping Grown by Spray-Assisted Mist ChemicalVapor Deposition(Japanese Journal of Applied Physics 51(2012)070203)]中，公开了一种向α-氧化镓薄膜掺入杂质的技术(Technologies for doping)。
发明内容
但是，根据专利文献1及非专利文献1方法，虽然可以形成导电性出色的α-氧化镓薄膜，不过存在膜表面不平滑的特有问题，作为用于半导体装置来说还不能很好地满足使用。另外，为了使膜表面平滑，可以考虑进行蚀刻法等表面处理，然而出现的问题是：薄膜受损，半导体特性损坏。
本发明的目的是提供一种半导体特性出色的结晶性层叠结构体。
本发明的另一目的在于提供所述结晶性层叠结构体的制备方法。
本发明的再一目的在于提供一种半导体装置。
本发明人为了达成上述目进行了认真研究，发现通过使用异常粒抑制剂的掺杂(doping)处理，可以得到结晶性氧化物半导体薄膜表面平滑之结晶性层叠结构体，进一步进行反复研究从完成本发明。
本发明提供一种结晶性层叠结构体，具备底层基板(base substrate)，以及直接或介由其他层设置于该底层基板上的结晶性氧化物薄膜，且该结晶性氧化物薄膜具有刚玉结构，所述结晶性氧化物薄膜的表面粗糙度(Ra)是0.1μm以下。优选地，所述结晶性氧化物半导体薄膜含有：由Br以及I中的至少1种组成的异常粒抑制剂。优选地，所述结晶性氧化物半导体薄膜至少含有镓。
优选地，所述结晶性氧化物半导体薄膜的膜厚是1μm以上。
更优选地，所述膜厚为1～20μm。
优选地，所述底层基板为c面蓝宝石基板。
本发明还提供一种形成结晶性层叠结构体的制造方法，其中，将原料溶液微粒化而生成原料微粒，将该原料微粒以载气向成膜室供给，在配置于所述成膜室内的底层基板上形成具有刚玉结构的结晶性氧化物薄膜；并且，其中，所述结晶性氧化物薄膜的表面粗糙度Ra是0.1μm以下；于所述结晶性氧化物薄膜使用异常粒抑制剂而进行掺杂处理。
优选地，在所述原料溶液中含有异常粒抑制剂而进行掺杂处理。
本发明进一步提供一种半导体装置，是使用前述的结晶性层叠结构体而构成该半导体装置。
本发明取得的有益效果：就本发明的结晶性层叠结构体而言，结晶性氧化物半导体薄膜的表面平滑，半导体特性出色。
附图说明
【图1】表示本发明的一个实施方式的结晶性层叠结构体的构成图。
【图2】是本发明的实施例中使用的雾CVD装置的构成图。
具体实施方式
本发明的结晶性层叠结构体，具备底层基板，以及直接或介由其他层设置于该底层基板上的结晶性氧化物薄膜，且该结晶性氧化物薄膜具有刚玉结构，所述结晶性氧化物薄膜的表面粗糙度(Ra)是0.1μm以下。所述表面粗糙度(Ra)如果是0.1μm以下的话就没有特别限定，在本发明中优选为30nm以下，更加优选为10nm以下。另外表面粗糙度(Ra)是根据JIS B0601测得的算术平均粗糙度值。
所谓「结晶性层叠结构体」，是含有一层以上的结晶层的结构体，也可以含有结晶层之外的层(例如∶无定形层(Amorphous layer))。并且结晶层优选为单晶层，也可以是多结晶层。所述结晶性氧化物薄膜可以是成膜后进行退火处理的，通过退火处理，在结晶性薄膜和欧姆电极(Ohmic electrode)之间也可以形成欧姆电极氧化的金属氧化物薄膜。欧姆电极有例如铟或钛等。
<底层基板>
就底层基板而言，如果成为上述结晶性氧化物薄膜的支持体的话就没有特别限定，通常为绝缘体基板，本发明中优选为具有刚玉结构的基板。具有刚玉结构的基板有例如蓝宝石基板(例如∶c面蓝宝石基板(c-plane sapphire substrate))，或α型氧化镓基板等。另外，不具有刚玉结构的底层基板有例如具有六方晶结构(hexagonal structure)的基板(例如∶6H-SiC基板，ZnO基板，GaN基板)等。优选为在具有六方晶结构的基板上，直接或介由其他层(例如∶缓冲层)形成结晶性氧化物薄膜。底层基板的厚度在本发明中没有特别限定，优选为50～2000μm，更优选为200～800μm。
<结晶性氧化物半导体薄膜>
就结晶性氧化物薄膜而言，如果是具有刚玉结构的结晶性氧化物的膜的话就没有特别限定，就本发明中的所述结晶性氧化物薄膜而言，磁性金属(例如Fe，Co，Ni等)不作为含有的主要成分而非磁性金属(例如Ga，Ti，V，In等)作为主要成分含有，其半导体特性更加出色，是优选的。并且，所述结晶性氧化物薄膜，优选为单晶，也可以为多结晶。就所述结晶性氧化物薄膜的组成而言，优选为所述薄膜中含有的金属元素中的镓，铟，铝及铁共计的原子比(相对于所有金属元素)为0.5以上，更加优选为金属元素中镓的原子比为0.5以上。该优选的原子比具体而言是例如0.5，0.6，0.7，0.8，0.9，1中任意一个数值，也可以在上述例举的任意2个数值间的范围内。
原子比为所述优选的原子比的话，可以更适当地使上述原料溶液中的异常粒抑制剂的功能得以发挥，可以更加降低所述结晶性氧化物半导体薄膜的表面粗糙度。
另外，就结晶性氧化物薄膜的组成而言，例如优选为InXAlYGaZFeVO3(0≤X≤2.5，0≤Y≤2.5，0≤Z≤2.5，0≤V≤2.5，X+Y+Z+V＝1.5～2.5)，1≤Z。更加优选为X，Y，Z以及V，分别具体为例如0，0.01，0.05，0.1，0.2，0.3，0.4，0.5，0.6，0.7，0.8，0.9，1，1.1，1.2，1.3，1.4，1.5，1.6，1.7，1.8，1.9，2，2.1，2.2，2.3，2.4，2.5中任意一个数值。另外X+Y+Z+V优选为，具体而言例如是1.5，1.6，1.7，1.8，1.9，2，2.1，2.2，2.3，2.4，2.5中任意一个数值。另外所述X，Y，Z，V，以及X+Y+Z+V也可以分别在此例举的任意2个数值的范围内。另外上述一般式，表示具有刚玉结构的网格点上的原子组成，没有表示为「X+Y+Z+V＝2」，这也是明显的，也可以含有非化学计量氧化物，也可以含有金属不足氧化物(metal-deficient oxide)，氧不足氧化物(oxygen-deficient oxide)。
结晶性氧化物薄膜，可以直接形成于底层基板上，也可以介由其他层而形成。其他层有例如其他组成的刚玉结构结晶薄膜、刚玉结构以外的结晶薄膜或无定形(amorphous)薄膜等。
就结晶性氧化物薄膜而言，在其至少一部分(更具体而言是厚度方向的一部分)掺入杂质是优选的，结构可以是单层结构，也可以是多层结构。为多层结构时，结晶性氧化物薄膜由例如绝缘性薄膜和导电性薄膜层叠而构成，但本发明不受其限定。另外，由绝缘性薄膜和导电性薄膜层叠而构成多层结构时，绝缘性薄膜和导电性薄膜的组成，可以相同也可以相互不同。绝缘性薄膜和导电性薄膜的厚度比没有特别限定，优选为(导电性薄膜的厚)/(绝缘性薄膜的厚)的比为0.001～100，更加优选为0.1～5。进一步优选的厚度比具体而言例如是0.1，0.2，0.3，0.4，0.5，0.6，0.7，0.8，0.9，1，1.1，1.2，1.3，1.4，1.5，1.6，1.7，1.8，1.9，2，3，4，5中任意一个数值，也可以是在此例举的任意2个值间的范围内。
导电性薄膜掺入赋予导电性的杂质也是可以的。就杂质的掺入浓度而言，根据对于导电性膜所要求的特性而适当的决定，例如为1E15/cm3～1E20/cm3。另外，对于掺入的杂质种类没有特别限定，例如为由Ge，Sn，Si，Ti，Zr及Hf中的至少1种组成的掺杂剂等。就绝缘性薄膜而言，通常不需要掺入杂质，不过也可以在不呈现导电性的程度内掺入杂质。
结晶性氧化物半导体薄膜的厚度没有特别限定，可以是不到1μm，也可以是1μm以上，不过本发明中所述结晶性氧化物半导体薄膜的膜厚优选为1μm以上，更加优选为1～20μm。在这样优选的膜厚下，不仅不损害半导体特性，表面平滑性更加出色，而且退火处理时可以降低电阻，可以得到更好的半导体特性。
就本发明的结晶性层叠结构体而言，将原料溶液微粒化而生成原料微粒，将该原料微粒以载气向成膜室供给，在配置于所述成膜室内的底层基板上形成具有刚玉结构的结晶性氧化物薄膜时，于所述结晶性氧化物半导体薄膜使用异常粒抑制剂而进行掺杂处理，由此制造出所述结晶性氧化物半导体薄膜的表面粗糙度(Ra)为0.1μm以下。在本发明中优选为：在所述原料溶液中含有异常粒抑制剂而进行掺杂处理。通过在所述原料溶液中含有异常粒抑制剂而进行掺杂处理，可以高效率地制得结晶性层叠结构体，且结晶性层叠结构体具备工业上有益的表面粗糙度为0.1μm以下的结晶性氧化物半导体薄膜。
异常粒抑制剂是指，具有在成膜过程中抑制产生副产物粒子(grains asbyproducts)之效果，如果可以使结晶性氧化物半导体薄膜表面粗糙度为0.1μm以下的话就没有特别限定，在本发明中优选由Br以及I中的至少1种组成的异常粒抑制剂。为了稳定地形成膜，于薄膜中导入异常粒抑制剂Br或I的话，可以抑制由异常粒成长导致的表面粗糙度的恶化。另外本发明中，异常粒抑制剂最优选为Br，使用Br使得特别是含有的主要成分为α－Ga2O3的结晶性氧化物半导体薄膜表面可以非常平滑。异常粒抑制剂的添加量如果可以抑制异常粒的话就没有特别限定，优选为在原料溶液中体积比为50％以下，更加优选为30％以下，最优选为10～20％的范围内。在这样的优选的范围内使用异常粒抑制剂，可以使得异常粒抑制剂功能得以发挥，由此抑制结晶性氧化物半导体薄膜的异常粒的成长，使表面平滑。
对于结晶性氧化物薄膜的形成方法没有特别限定，可以是将例如镓化合物，铟化合物，铝化合物以及铁化合物，对应于结晶性氧化物薄膜的组成而进行组合，将得到的组合原料化合物进行酸化反应，从而可以形成。由此，在底层基板上可以从底层基板侧结晶生长出结晶性氧化物薄膜。镓化合物以及铟化合物也可以是：将镓金属或铟金属作为起始材料在刚要成膜之前变为镓化合物及铟化合物。镓化合物，铟化合物，铝化合物以及铁化合物有例如：各种金属的有机金属络合物(例如∶乙酰丙酮(Acetylacetonate)络合物)或卤化物(氟化，氯化，溴化或碘化物)。
更具体而言，就结晶性氧化物薄膜而言，从溶解有原料化合物的原料溶液生成原料微粒，将该原料微粒向成膜室供应，在所述成膜室内使所述原料化合物反应，由此可以得以形成。原料溶液的溶剂优选为水，过氧化氢水(hydrogen peroxide water)，有机溶剂。如果向薄膜掺杂杂质时，在掺杂剂原料的存在下，使上述原料化合物进行氧化反应即可。掺杂剂原料优选为包含于原料溶液中，且与原料化合物一起被微粒化。
掺杂剂原料有例如：掺入的杂质之金属单体或化合物(例如卤化物，氧化物)等。为了控制导电性有Ge，Sn，Si，Ti，Zr，Hf等n型掺杂剂，不过不受其限定。导入异常粒抑制剂Br或I的10倍以上的n型掺杂剂使得荷载密度(Carrier density)容易控制。在本发明中，需要使异常粒抑制剂的功能得以发挥，所以就掺杂剂原料而言，通常使用与异常粒抑制剂不同之物。
在本发明中，所述结晶性氧化物半导体薄膜中的所述异常粒抑制剂的含量优选为3E+15～7E+18(atoms/cc)，更加优选为3E+15～3E+18(atoms/cc)，最优选为1E+16～2E+18(atoms/cc)。
在本发明中，也可以在成膜后进行退火处理。退火处理的温度没有特别限定，不过优选为600℃以下，更加优选为550℃以下，最优选为500℃以下。在这样优选的温度下进行退火处理，可以更适当地降低上述结晶性氧化物半导体薄膜的电阻。就退火处理的处理时间而言，如果不阻碍本发明的目的就没有特别限定，优选为10秒～10小时，更加优选为10秒～1小时。
<结晶性层叠结构体的构成例子>
本实施方式的结晶性层叠结构体及使用它的半导体装置的合适的例子如图1所示。在图1的例子中，底层基板1上形成结晶性氧化物薄膜3。就结晶性氧化物薄膜3而言，从底层基板1侧开始按顺序层积绝缘性薄膜3a和导电性薄膜3b而被构成。在导电性薄膜3b上形成栅极绝缘膜(Gate insulator film)5。在栅极绝缘膜5上形成栅电极(Gateelectrode)7。并且在导电性薄膜3b上，夹住栅电极7，形成源极和漏极电极9(Source anddrain electrodes)。以这样的构成，通过施加于栅电极7的栅极电压可以控制形成于导电性薄膜3b的耗尽层(Depletion layer)，晶体管工作(FET设备)成为可能。
使用本实施方式的结晶性层叠结构体所形成的半导体装置有例如MIS或HEMT等晶体管、TFT、使用半导体-金属连接的肖特基势垒二极管(Schottky barrier diode)、与其他P层组合的PN或PIN二极管、或发受光元件(Light emitting and receiving element)。
【实施例】
以下说明本发明的实施例。以下的实施例中，根据雾CVD法形成掺入杂质的结晶性氧化物薄膜，不过本发明不受这些实施例的限定。
1.CVD装置
首先以图2说明本实施例中使用的CVD装置19。CVD装置19具备：安置有底层基板等被成膜样品20的样品台21、供给载气的载气源22、对于从载气源22送出的调节载气流量进行调节的流量调节阀23、收纳原料溶液24a的雾发生源24、容纳水25a的容器25、安装于容器25底面的超声振荡子26、由内径40mm的石英管组成的成膜室27、以及设置于膜室27周边的加热器28。样品台21由石英组成，安置被成膜样品20的面从水平面开始倾斜。成膜室27和样品台21均由石英制得，由此抑制了：形成于被成膜样品20上的薄膜内混入装置带来的杂质。
2.原料溶液的制造
调制溴化镓和氧化锗水溶液，使得锗相对于镓的原子比为1:0.05。这时为了促进溶解氧化锗，含有体积比为10％的48％溴化氢溶液。
另外，分别使用碘化镓以及碘化氢溶液以代替溴化镓以及溴化氢溶液，其他条件与上述相同，调整水溶液。
3.成膜准备
接着，作为被成膜样品20，边长为10mm的正方形且厚600μm的c面蓝宝石基板被设置于样品台21上，使加热器28工作，使成膜室27内的温度上升到500℃。接着，开启流量调节阀23，从载气源22向成膜室27内供给载气，成膜室27的气体环境被载气充分置换后，调节载气流量为5L/min。载气用的是氧气。
4.薄膜形成
接着，使超声振荡子26以2.4MHz的频率振荡，该振荡通过水25a传播到原料溶液24a，由此使原料溶液24a微粒化而生成原料微粒。该原料微粒由载气被导入成膜室27内，在成膜室27内反应，在被成膜样品20的成膜面中的CVD反应使得薄膜形成于被成膜样品20上。
5.评估
对于形成的薄膜的相进行鉴定。该鉴定使用薄膜用XRD衍射装置，以从15度到95度的角度进行2θ/ω扫描。使用CuKα线进行检测。该结果是：形成的薄膜是具有刚玉结构的α-氧化镓。
将直径0.5mm的铟电极按照1mm的端子间距离进行压接(pressure-bonded)后，在氮气环境下进行500℃下20分钟的退火处理。退火后进行XRD测量，确认结果如下：不发生相变，维持α-氧化镓的结晶结构。
另外本实施例的薄膜的膜厚以干涉式膜厚计进行测量。
6.表面粗糙度
得到厚度1.5μm的α-氧化镓薄膜样品，使用显微镜测量含有以及不含有异常粒抑制剂(Br、I)的样品之表面粗糙度。如表1所示，不含异常粒抑制剂的样品凹凸得厉害；然而含有异常粒抑制剂的情况为：显示为几nm到几十nm的Ra值，且没有观察到异常粒，表面平滑性出色的厚膜。
【表1】
另外作为比较例，以CMP法对没有异常粒抑制剂的α-氧化镓薄膜样品(厚1μm以下)进行表面处理的情况下，薄膜消失，蓝宝石基板呈现出全部露出的状态。
(试验例)
与上述同样，得到具有异常粒抑制剂的各种样品分别约10个。针对得的样品，使用SIMS分析膜中的异常粒抑制剂的含有量(原子比)之范围，结果如表2所示。
【表2】
本发明的结晶性层叠结构体可以用于MIS或HEMT等晶体管、TFT、使用半导体-金属连接的肖特基势垒二极管(Schottky barrier diode)、与其他P层组合的PN或PIN二极管、或发受光元件(Light emitting and receiving element)等半导体装置中。

Claims (6)

1.一种结晶性层叠结构体，包括：
底层基板；和
刚玉结构的结晶性氧化物半导体薄膜，直接或介由其他层设置于所述底层基板上，
其中所述结晶性氧化物半导体薄膜的表面粗糙度Ra为0.1μm以下，
所述结晶性氧化物半导体薄膜的厚度为1μm以上。
2.如权利要求1所述的结晶性层叠结构体，其中所述结晶性氧化物半导体薄膜含有由Br以及I中的至少一种组成的异常粒抑制剂。
3.如权利要求1所述的结晶性层叠结构体，其中所述结晶性氧化物半导体薄膜至少含有镓。
4.如权利要求1所述的结晶性层叠结构体，其中所述厚度为1至20μm。
5.如权利要求1所述的结晶性层叠结构体，其中所述底层基板为c面蓝宝石基板。
6.一种半导体装置，包括权利要求1所述的结晶性层叠结构体。
CN201910634597.8A 2014-03-31 2015-03-30 结晶性层叠结构体和半导体装置 Active CN110310996B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-072780 2014-03-31
JP2014072780 2014-03-31
CN201510145934.9A CN104952927B (zh) 2014-03-31 2015-03-30 结晶性层叠结构体，半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510145934.9A Division CN104952927B (zh) 2014-03-31 2015-03-30 结晶性层叠结构体，半导体装置

Publications (2)

Publication Number Publication Date
CN110310996A true CN110310996A (zh) 2019-10-08
CN110310996B CN110310996B (zh) 2020-09-08

Family

ID=52146229

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201910634324.3A Pending CN110299414A (zh) 2014-03-31 2015-03-30 结晶性氧化物半导体薄膜以及半导体装置
CN201510145934.9A Active CN104952927B (zh) 2014-03-31 2015-03-30 结晶性层叠结构体，半导体装置
CN201910634597.8A Active CN110310996B (zh) 2014-03-31 2015-03-30 结晶性层叠结构体和半导体装置
CN201910497081.3A Pending CN110176493A (zh) 2014-03-31 2015-03-30 结晶性层叠结构体，半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910634324.3A Pending CN110299414A (zh) 2014-03-31 2015-03-30 结晶性氧化物半导体薄膜以及半导体装置
CN201510145934.9A Active CN104952927B (zh) 2014-03-31 2015-03-30 结晶性层叠结构体，半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910497081.3A Pending CN110176493A (zh) 2014-03-31 2015-03-30 结晶性层叠结构体，半导体装置

Country Status (5)

Country Link
US (2) US10090388B2 (zh)
EP (1) EP2933825B1 (zh)
JP (2) JP6379369B2 (zh)
CN (4) CN110299414A (zh)
TW (3) TWI665327B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP7166522B2 (ja) * 2017-08-21 2022-11-08 株式会社Flosfia 結晶膜の製造方法
TWI831755B (zh) * 2017-11-15 2024-02-11 日商Ｆｌｏｓｆｉａ股份有限公司 ｐ型氧化物半導體膜及其形成方法
TWI777078B (zh) * 2018-08-01 2022-09-11 日本商出光興產股份有限公司 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
JP7115688B2 (ja) * 2019-01-25 2022-08-09 株式会社デンソー 成膜装置及び半導体装置の製造方法
JP7306640B2 (ja) * 2019-08-28 2023-07-11 信越化学工業株式会社 結晶性酸化物膜
JP7045014B2 (ja) * 2019-08-28 2022-03-31 信越化学工業株式会社 積層構造体の製造方法
TW202242209A (zh) 2021-04-28 2022-11-01 日商信越化學工業股份有限公司 積層結構體、半導體裝置以及積層結構體的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261203A (zh) * 1998-12-22 2000-07-26 夏普株式会社 结晶性硅系列半导体薄膜的制造方法
US6291365B1 (en) * 1999-02-10 2001-09-18 Nec Corporation Method for manufacturing thin gate silicon oxide layer
US20110156022A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102694006A (zh) * 2011-03-25 2012-09-26 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
WO2013035844A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083590A4 (en) * 1999-03-05 2002-09-18 Seiko Epson Corp METHOD FOR PRODUCING A THIN-LAYER SEMICONDUCTOR COMPONENT
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
US7476615B2 (en) * 2006-11-01 2009-01-13 Intel Corporation Deposition process for iodine-doped ruthenium barrier layers
JP2009091212A (ja) * 2007-10-10 2009-04-30 Nippon Light Metal Co Ltd 酸化ガリウム単結晶基板及びその製造方法
JP2010080719A (ja) * 2008-09-26 2010-04-08 Yamaguchi Univ 半導体発光素子及びその製造方法
US8410474B2 (en) * 2010-01-21 2013-04-02 Hitachi, Ltd. Graphene grown substrate and electronic/photonic integrated circuits using same
US10032239B2 (en) * 2010-06-10 2018-07-24 United Parcel Service Of America, Inc. Enhanced payments for shipping
WO2012173108A1 (ja) * 2011-06-15 2012-12-20 住友電気工業株式会社 導電性酸化物およびその製造方法ならびに酸化物半導体膜
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP5765117B2 (ja) * 2011-07-27 2015-08-19 アイシン精機株式会社 暖房椅子
US20140217470A1 (en) 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
JP2013201211A (ja) 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
JP5397794B1 (ja) * 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261203A (zh) * 1998-12-22 2000-07-26 夏普株式会社 结晶性硅系列半导体薄膜的制造方法
US6291365B1 (en) * 1999-02-10 2001-09-18 Nec Corporation Method for manufacturing thin gate silicon oxide layer
US20110156022A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102694006A (zh) * 2011-03-25 2012-09-26 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
WO2013035844A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子

Also Published As

Publication number Publication date
CN104952927A (zh) 2015-09-30
TW201713790A (zh) 2017-04-16
US11038026B2 (en) 2021-06-15
TWI625413B (zh) 2018-06-01
CN110176493A (zh) 2019-08-27
TWI665327B (zh) 2019-07-11
JP2015199649A (ja) 2015-11-12
TWI571525B (zh) 2017-02-21
CN110299414A (zh) 2019-10-01
US10090388B2 (en) 2018-10-02
US20190013384A1 (en) 2019-01-10
TW201536945A (zh) 2015-10-01
EP2933825A1 (en) 2015-10-21
CN104952927B (zh) 2019-08-13
JP2018203614A (ja) 2018-12-27
JP6539921B2 (ja) 2019-07-10
US20150279944A1 (en) 2015-10-01
CN110310996B (zh) 2020-09-08
TW201829824A (zh) 2018-08-16
EP2933825B1 (en) 2017-07-05
JP6379369B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
CN104952927B (zh) 结晶性层叠结构体，半导体装置
CN104952926B (zh) 结晶性层叠结构体，半导体装置
JP6893625B2 (ja) 結晶性積層構造体、半導体装置
JP2015070248A (ja) 酸化物薄膜及びその製造方法
JP2015196603A (ja) 結晶性積層構造体、半導体装置
JP2018082144A (ja) 結晶性酸化物半導体膜および半導体装置
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
JP2017128492A (ja) 結晶性酸化物膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant