TW202242209A - 積層結構體、半導體裝置以及積層結構體的製造方法 - Google Patents

積層結構體、半導體裝置以及積層結構體的製造方法 Download PDF

Info

Publication number
TW202242209A
TW202242209A TW111110480A TW111110480A TW202242209A TW 202242209 A TW202242209 A TW 202242209A TW 111110480 A TW111110480 A TW 111110480A TW 111110480 A TW111110480 A TW 111110480A TW 202242209 A TW202242209 A TW 202242209A
Authority
TW
Taiwan
Prior art keywords
film
base substrate
laminated structure
substrate
crystalline oxide
Prior art date
Application number
TW111110480A
Other languages
English (en)
Inventor
渡部武紀
橋上洋
坂爪崇寛
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW202242209A publication Critical patent/TW202242209A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Abstract

本發明是一種積層結構體，其特徵在於包括基底基板與以氧化鎵為主成分的結晶性氧化物膜，所述結晶性氧化物膜的表面的均方根粗糙度為0.2 μm以下，所述基底基板的直徑為50 mm以上，所述基底基板的TTV為30 μm以下。由此，提供包含表面平滑的結晶性氧化物膜的積層結構體、半導體裝置以及所述積層結構體的製造方法。

Description

積層結構體、半導體裝置以及積層結構體的製造方法
本發明是有關於一種積層結構體、半導體裝置以及積層結構體的製造方法。
作為在被成膜試料上形成結晶性高的氧化鎵系薄膜的方法，已知有液霧化學氣相沉積（Chemical Vapor Deposition，CVD）法等的使用水微粒子的成膜方法（專利文獻1）。此方法中，將乙醯丙酮鎵等的鎵化合物溶解於鹽酸等的酸中來製作原料溶液，使所述原料溶液微粒子化，由此來生成原料微粒子，並將所述原料微粒子通過載氣供給至被成膜試料的成膜面，使原料微粒子反應而在成膜面上形成薄膜，由此，在被成膜試料上形成結晶性高的氧化鎵系薄膜。
為了使用氧化鎵系薄膜來形成半導體元件，必須進行氧化鎵系薄膜的導電性的控制，專利文獻1以及非專利文獻1中，公開了對α-氧化鎵薄膜進行雜質摻雜的技術。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-028480號公報 [專利文獻2]日本專利特開2015-199649號公報 [非專利文獻]
[非專利文獻1]採用輔助噴霧化學氣相沉積法在摻錫藍寶石上生長導電剛玉結構的α-Ga 2O 3薄膜（日本應用物理雜誌51（2012）070203）（Electrical Conductive Corundum-Structured α-Ga 2O 3Thin Films on Sapphire with Tin-Doping Grown by Spray-Assisted Mist Chemical Vapor Deposition（Japanese Journal of Applied Physics 51（2012）070203））
[發明所要解決的問題] 根據專利文獻1以及非專利文獻1的方法，儘管能夠形成導電性優異的α-氧化鎵（以下也有時稱作“α-Ga 2O 3”）薄膜，但存在膜表面不平滑的特有問題，要用於半導體裝置，尚無法讓人滿意。而且，為了使膜表面變得平滑，也考慮進行蝕刻等的表面處理，但此時，存在薄膜被削薄或者半導體特性受損等的問題。
針對此問題，專利文獻2公開了一種降低平均粗糙度（Ra）的方法。但是，即便使用此方法，表面的平坦性也不能說是足夠的，使用所獲得的膜的半導體裝置特性也未能讓人滿意。
本發明是為了解決所述問題而完成，其目的在於提供一種包含表面平滑的結晶性氧化物膜的積層結構體、以及提供所述積層結構體的製造方法。 [解決問題的技術手段]
本發明是為了達成所述目的而完成，提供一種積層結構體，其具有基底基板與以氧化鎵為主成分的結晶性氧化物膜，所述結晶性氧化物膜的表面的均方根粗糙度為0.2 μm以下，所述基底基板的直徑為50 mm以上，所述基底基板的總厚度變化（Total Thickness Variation，TTV）為30 μm以下。
此種積層結構體具有表面平滑的結晶性氧化物膜，在適用於半導體裝置的情況下，半導體特性優異。
而且，本發明中，所述結晶性氧化物膜也可設為單晶或進行了單軸配向的膜。
由此，在適用於半導體裝置的情況下，半導體特性優異。
而且，本發明中，較佳為，所述基底基板的厚度為100 μm～5000 μm。
由此，表面變得更為平滑，在適用於半導體裝置的情況下，能夠製成半導體特性更為優異的積層結構體。
而且，本發明中，所述結晶性氧化物膜的膜厚也可為1 μm～100 μm。
由此，在適用於半導體裝置的情況下，半導體特性變得更為優異。
而且，本發明中，較佳為，所述基底基板為單晶的基板。
由此，能夠製成具有結晶性也更優異的氧化鎵膜的積層結構體。
而且，本發明中，較佳為，所述基底基板為藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種。
由此，能夠製成具有表面更為平滑且結晶性也更為優異的氧化鎵膜的積層結構體。
而且，本發明中，所述積層結構體的與具有結晶性氧化物膜的面為相反側的面的表面粗糙度Ra也可為0.5 μm以下。
此種積層結構體是高品質且適合於半導體膜裝置的製造的積層結構體。
而且，本發明中，所述積層結構體的與具有結晶性氧化物膜的面為相反側的面的波紋度Wa也可為50 μm以下。
此種積層結構體是更高品質且適合於半導體膜裝置的製造的積層結構體。
而且，本發明中，提供一種包含上文所述的積層結構體的半導體裝置。
由此，成為具有更優異的特性的半導體裝置。
而且，本發明中，提供一種積層結構體的製造方法，包括： 液霧產生步驟，在霧化部中，使包含鎵的原料溶液霧化而產生液霧； 載氣供給步驟，將用於搬送所述液霧的載氣供給至所述霧化部； 搬送步驟，經由連接所述霧化部與成膜室的供給管，將所述液霧通過所述載氣從所述霧化部搬送至設置有基底基板的所述成膜室；以及 成膜步驟，對所述經搬送的液霧進行熱處理而在所述基底基板上進行成膜， 作為所述基底基板，使用直徑為50 mm以上且TTV為30 μm以下的基板。
根據此種積層結構體的製造步驟，能夠製造包含具有平滑的表面的結晶性氧化物膜的積層結構體。
而且，本發明中，作為所述基底基板，可使用厚度為100 μm～5000 μm的基板。
由此，表面變得更為平滑，在適用於半導體裝置的情況下，能夠製造半導體特性更為優異的積層結構體。
而且，本發明中，作為所述基底基板，可使用單晶的基板。
由此，能夠製造具有結晶性也更為優異的氧化鎵膜的積層結構體。
而且，本發明中，作為所述基底基板，可使用藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種。
由此，能夠更廉價地製造具有表面更為平滑且結晶性也更為優異的氧化鎵膜的積層結構體。
而且，本發明中，也可將所述基底基板的與成膜面為相反側的面的表面粗糙度Ra設為0.5 μm以下。
若為此種方法，則能夠穩定地製造包含結晶配向性優異的、高品質的半導體膜的積層結構體。而且，基板背面對搬送系統或基板載體的損傷得到大幅減輕，因此裝置內的發塵得到抑制，除此以外，搬送系統或基板載體的材質的自由度變大，因此能夠更穩定且廉價地製造包含高品質的半導體膜的積層結構體。
而且，本發明中，也可將所述基底基板的與成膜面為相反側的面的波紋度Wa設為50 μm以下。
若如此，則與基板的接觸面積增加，由此，導熱提高，成膜用原料液霧所引起的成膜中的基板表面的溫度下降變得不顯著而半導體膜的結晶配向性不會下降，因此，能夠穩定地製造高品質的積層結構體。
而且，本發明中，在所述成膜步驟中，也可將所述基底基板載置於載台，將所述載台的與所述基底基板的接觸面的表面粗糙度Ra設為0.5 μm以下。
若為此種方法，則能夠穩定地製造包含結晶配向性優異的、高品質的半導體膜的積層體。而且，基板背面對搬送系統或基板載體的損傷得到大幅減輕，因此裝置內的發塵得到抑制，除此以外，搬送系統或基板載體的材質的自由度變大，因此能夠更穩定且廉價地製造包含具有高品質的剛玉型結晶結構的半導體膜的積層體。
而且，本發明中，在所述成膜步驟中，也可將所述基底基板載置於載台，將所述載台的與所述基底基板的接觸面的波紋度Wa設為50 μm以下。
若如此，則與基板的接觸面積增加，由此，導熱提高，成膜用原料液霧所引起的成膜中的基板表面的溫度下降變得不顯著而半導體膜的結晶配向性不會下降，因此能夠穩定地製造高品質的積層結構體。 [發明的效果]
如上所述，根據本發明的積層結構體，成為具有表面平滑的結晶性氧化物膜，且在適用於半導體裝置的情況下半導體特性優異的積層結構體。而且，根據本發明的積層結構體的製造方法，能夠製造具有表面平滑的結晶性氧化物膜，且在適用於半導體裝置的情況下半導體特性優異的積層結構體。
如上所述，正在尋求提供包含表面平滑的結晶性氧化物膜的積層結構體、以及所述積層結構體的製造方法。
本創作人等關於所述問題反復進行了專心研討，結果發現下述內容，從而完成了本發明，即，通過如下所述的積層結構體，成為具有表面平滑的結晶性氧化物膜，且在適用於半導體裝置的情況下半導體特性優異的積層結構體，所述積層結構體具有基底基板與以氧化鎵為主成分的結晶性氧化物膜，其特徵在於，所述結晶性氧化物膜的表面的均方根粗糙度為0.2 μm以下，所述基底基板的直徑為50 mm（2英寸）以上，所述基底基板的TTV為30 μm以下。
而且，本創作人等發現，通過如下所述的積層結構體的製造方法，能夠製造具有表面平滑的結晶性氧化物膜，且在適用於半導體裝置的情況下半導體特性優異的積層結構體，從而完成了本發明，所述積層結構體的製造方法的特徵在於包括： 液霧產生步驟，在霧化部中，使包含鎵的原料溶液霧化而產生液霧； 載氣供給步驟，將用於搬送所述液霧的載氣供給至所述霧化部； 搬送步驟，經由連接所述霧化部與成膜室的供給管，將所述液霧通過所述載氣從所述霧化部搬送至設置有基底基板的所述成膜室；以及 成膜步驟，對所述經搬送的液霧進行熱處理而在所述基底基板上進行成膜， 作為所述基底基板，使用直徑為50 mm以上且TTV為30 μm以下的基板。
此處，本發明中所說的液霧是指分散在氣體中的液體的微粒子的總稱，包含被稱作霧、液滴等者。以下，一邊參照附圖一邊進行說明。
以下，對本發明進行詳細說明，但本發明並不限定於這些說明。
（積層結構體） 圖1表示包括本發明的積層結構體110的半導體裝置100。如圖1所示，本發明的積層結構體110具有基底基板101與以氧化鎵為主成分的結晶性氧化物膜103，所述結晶性氧化物膜103的表面103c的均方根粗糙度為0.2 μm以下，所述基底基板101的直徑為50 mm（2英寸）以上，所述基底基板101的TTV為30 μm以下。由此，成為具有表面平滑的結晶性氧化物膜103，且在適用於半導體裝置的情況下半導體特性優異的積層結構體110。
（基底基板） 以往，當基底基板101的直徑變大時，結晶性氧化物膜103表面的均方根粗糙度的惡化顯著，尤其是直徑50 mm以上的基底基板，得不到粗糙度為0.2 μm以下的結晶性氧化物膜。因此本創作人等進行了專心調查得知：如圖3所示，結晶性氧化物膜表面的均方根（Root Mean Square，RMS）從基底基板的TTV超過30 μm的附近開始急劇增加。如後所述，考慮原因是與加熱器的熱接觸的惡化以及熱阻的增加。因此，在本發明中將TTV設為30 μm以下。如本發明這樣，即便使用基底基板101的直徑為50 mm（2英寸）以上的基板，通過將基底基板101的TTV設為30 μm以下，結晶性氧化物膜103的表面103c的均方根粗糙度也會成為0.2 μm以下。
本發明的積層結構體的基底基板的直徑為50 mm（2英寸）以上，TTV為30 μm以下。直徑的上限值並無特別限定，例如可設為300 mm以下。而且，TTV的下限值並無特別限定，例如可設為0.1 μm以上。
TTV為total thickness variation（總厚度變化）的縮寫，是將晶片背面作為基準面來沿厚度方向測定的高度在晶片整個面上的最大值與最小值之差。本發明中，基底基板的TTV為30 μm以下。此時獲得的積層結構體的TTV也為30 μm以下。TTV能夠利用測微計、靜電電容方式、光干涉方式、鐳射共焦方式等來測定。
所述積層結構體的、與具有結晶性氧化物膜的面103c為相反側的面的Ra也可為0.5 μm以下。表面粗糙度Ra越小越好，下限值並無特別限定，例如可設為0.1 nm以上。若表面粗糙度Ra為0.5 μm以下，則與基底基板101的接觸面積不會減少，因此導熱不會發生惡化，不用引起成膜用原料液霧所造成的成膜中的基體表面的溫度下降而半導體膜的結晶配向性不會下降。
所述積層結構體的、與具有結晶性氧化物膜的面103c為相反側的面的波紋度Wa也可為50 μm以下。波紋度Wa越小越好，下限值並無特別限定，例如可設為0.5 μm以上。若Wa為50 μm以下，則與基底基板101的接觸面積增加，由此，導熱提高，成膜用原料液霧所引起的成膜中的基體表面的溫度下降變得不顯著而半導體膜的結晶配向性不會下降。
波紋度Wa是以“從平面形狀的幾何準確的平面計起的翹曲的大小”來定義。波紋度Wa可在根據所述載置面的形狀而適當決定的所述載置面上的一個以上的任意直線上進行測定。例如，在所述載置面為圓形的情況下，可在所述圓的中心呈直角相交的兩直線上，將所述圓的直徑設為測定長度。波紋度Wa是指使用觸針法、原子力顯微鏡（Atomic Force Microscope，AFM）法或者光干涉法、共焦法、基於焦點移動的圖像合成法等借助使用鐳射顯微鏡或共焦顯微鏡的非接觸式的測定法得出的表面形狀測定結果，並基於JIS B 0601而算出所得的值。
基底基板的厚度較佳為100 μm～5000 μm。若處於此範圍內，則操作（handling）變得良好，並且在成膜時，熱阻變小，可獲得優質的膜。
基底基板只要成為所述結晶性氧化物膜的支撐體，則並無特別限定。材料並無特別限定，可使用公知的基板，既可為有機化合物，也可為無機化合物。例如可列舉聚碸、聚醚碸、聚苯硫醚、聚醚醚酮、聚醯亞胺、聚醚醯亞胺、氟樹脂、鐵或者鋁、不銹鋼、金等的金屬、石英、玻璃、碳酸鈣、氧化鎵、ZnO等。除了這些以外，可列舉矽、藍寶石或者α型氧化鎵、鉭酸鋰、鈮酸鋰、SiC、GaN、氧化鐵、氧化鉻等的單晶基板。本發明的積層結構體的基底基板理想的是如上所述的單晶基板。通過它們，能夠獲得更優質的結晶性氧化物膜。尤其，藍寶石基板、鉭酸鋰基板、鈮酸鋰基板相對較廉價，在工業上有利。
另外，基底基板表面的RMS較佳為0.1 μm以下。通過使用此種基板，容易獲得RMS為0.2 μm以下的結晶性氧化物膜。而且，基底基板上的0.5 μm以上的顆粒密度較佳為50/cm 2以下，金屬雜質密度較佳為1×10 11/cm 2以下。通過使用此種基底基板，容易獲得結晶性良好的結晶性氧化物膜。一旦製成積層結構體之後，便難以進行此種基底基板表面的RMS或基底基板上的顆粒密度、金屬雜質密度等的評估。
（結晶性氧化物膜） 本發明的積層結構體的結晶性氧化物膜是一種以氧化鎵為主成分的結晶性氧化物膜，其中，以所述氧化鎵為主成分的結晶性氧化物膜的表面的均方根粗糙度為0.2 μm以下。均方根粗糙度的下限值並無特別限定，例如可設為0.0001 μm以上。
結晶性氧化物膜一般包含金屬與氧，但在本發明的積層結構體的結晶性氧化物膜中，只要將作為金屬的鎵設為主成分即可。另外，本發明中，所謂“以鎵為主成分”，是指金屬成分中的50%～100%為鎵。作為鎵以外的金屬成分，例如也可包含從鐵、銦、鋁、釩、鈦、鉻、銠、銥、鎳以及鈷中選擇的一種或兩種以上的金屬。
在結晶性氧化物膜中，也可包含摻雜劑元素。例如可列舉錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜劑或者銅、銀、鎳、錫、銥、銠、鈷、鎂等的p型摻雜劑等，並無特別限定。摻雜劑的濃度例如也可為約1×10 16/cm 3～1×10 22/cm 3，既可設為約1×10 17/cm 3以下的低濃度，也可設為約1×10 20/cm 3以上的高濃度。
結晶性氧化物膜的結晶結構並無特別限定，既可為β鎵（β-Gallia）結構，也可為剛玉結構，還可為立方晶。也可多個結晶結構混合存在或者為多晶，但較佳為單晶或進行了單軸配向的膜。為單晶或進行了單軸配向的膜，可利用X射線繞射裝置或電子射線繞射裝置等來確認。當對膜照射X射線或電子射線時，可獲得與結晶結構相應的繞射像，但若進行了單軸配向，則僅會出現特定的波峰。由此可判定為進行了單軸配向。
所述均方根粗糙度（RMS）只要為0.2 μm以下，則並無特別限定。另外，均方根粗糙度（RMS）是指使用通過原子力顯微鏡（AFM）對10 μm見方的區域進行的表面形狀測定結果，基於JIS B 0601（相當於同規格內的Rq）而算出所得的值。 而且，算術平均粗糙度（Ra）是指使用通過原子力顯微鏡（AFM）對10 μm見方的區域進行的表面形狀測定結果，基於JIS B 0601而算出所得的值。
結晶性氧化物膜的膜厚並無特別限定，較佳為1 μm以上。上限值並無特別限定。例如可設為100 μm以下，較佳為50 μm以下，更較佳為可設為20 μm以下。通過設為此種膜厚，從而在適用於半導體裝置的情況下，半導體特性變得更為優異，例如耐壓提高等。
而且，在基底基板與結晶性氧化物膜之間也可介隔有其他層。所謂其他層，是指成分與基底基板及最表層的結晶性氧化物膜不同的層，也被稱作緩衝層。緩衝層為氧化物半導體膜、絕緣膜、金屬膜等皆可，作為材料，例如可較佳地使用Al 2O 3、Ga 2O 3、Cr 2O 3、Fe 2O 3、In 2O 3、Rh 2O 3、V 2O 3、Ti 2O 3、Ir 2O 3等。作為緩衝層的厚度，較佳為0.1 μm～2 μm。
（成膜裝置） 圖2表示基於本發明的積層結構體的製造方法的成膜裝置201的一例。成膜裝置201至少具有：霧化部220，使包含鎵的原料溶液204a霧化而產生液霧；載氣供給部230，供給搬送液霧的載氣；供給管209，連接霧化部220與成膜室207，通過載氣來搬送液霧；以及成膜室207，對從供給管209與載氣一同供給的液霧進行熱處理，以在基底基板210上進行成膜。
（霧化部） 霧化部220中，使包含鎵的原料溶液204a霧化而產生液霧。霧化部件只要能夠使包含鎵的原料溶液204a霧化，則並無特別限定，可為公知的霧化部件，但較佳為使用借助超音波振動的霧化部件。這是因為能夠更穩定地進行霧化。
此種霧化部220的一例示於圖4。霧化部220也可包括：液霧產生源204，收容包含鎵的原料溶液204a；容器205，盛入有可傳遞超音波振動的介質例如水205a；以及超音波振子206，被安裝在容器205的底面。詳細而言，包含收容著含有鎵的原料溶液204a的容器的液霧產生源204可使用支撐體（未圖示）而收納在收容有水205a的容器205內。超音波振子206也可被配設在容器205的底部，還可將超音波振子206與振盪器216予以連接。並且可構成為，當使振盪器216運轉時，超音波振子206振動，超音波在液霧產生源204內經由水205a來傳播，從而包含鎵的原料溶液204a發生霧化。
（包含鎵的原料溶液） 包含鎵的原料溶液204a只要可霧化且包含鎵，則溶液中所含的材料並無特別限定，既可為無機材料，也可為有機材料。可較佳地使用金屬或金屬化合物，例如也可使用包含從鎵、鐵、銦、鋁、釩、鈦、鉻、銠、鎳及鈷中選擇的一種或兩種以上的金屬者。作為此種原料溶液，可使用使金屬以錯合物或鹽的形態溶解或分散到有機溶劑或水中的溶液。作為鹽的形態，例如可列舉氯化金屬鹽、溴化金屬鹽、碘化金屬鹽之類的鹵化鹽等。而且，將所述金屬溶解到氫溴酸、鹽酸、氫碘酸之類的鹵化氫等中所得的溶液也能夠作為鹽溶液來使用。作為錯合物的形態，例如可列舉乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化錯合物等。通過將乙醯丙酮混合到前述的鹽溶液中，也能夠形成乙醯丙酮錯合物。包含鎵的原料溶液204a中的金屬濃度並無特別限定，可設為0.005 mol/L～1 mol/L等。
也可在包含鎵的原料溶液204a中混合氫鹵酸或氧化劑等的添加劑。作為氫鹵酸，例如可列舉氫溴酸、鹽酸、氫碘酸等，其中尤佳為氫溴酸或氫碘酸。作為氧化劑，例如可列舉過氧化氫（H 2O 2）、過氧化鈉（Na 2O 2）、過氧化鋇（BaO 2）、過氧化苯甲醯(C 6H 5CO) 2O 2等的過氧化物、次氯酸（HClO）、高氯酸、硝酸、臭氧水、過乙酸或硝基苯等的有機過氧化物等。
也可在包含鎵的原料溶液204a中包含摻雜劑。摻雜劑並無特別限定。例如可列舉錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜劑或者銅、銀、銥、銠、鎂等的p型摻雜劑等。
（載氣供給部） 如圖2所示，載氣供給部230具有供給載氣的載氣源202a。此時，也可包括用於對從載氣源202a送出的載氣的流量進行調節的流量調節閥203a。而且，也可根據需要而包括供給稀釋用載氣的稀釋用載氣源202b、或用於對從稀釋用載氣源202b送出的稀釋用載氣的流量進行調節的流量調節閥203b。
載氣的種類並無特別限定，可根據成膜物來適當選擇。例如可列舉氧、臭氧、氮或氬等的惰性氣體、或者氫氣或合成氣體等的還原氣體等。而且，載氣的種類既可為一種，也可為兩種以上。例如，作為第二載氣，也可進一步使用將與第一載氣相同的氣體以除此以外的氣體予以稀釋（例如稀釋為10倍）的稀釋氣體等，也能夠使用空氣。載氣的流量並無特別限定。例如在50 mm（2英寸）的基底基板上進行成膜的情況下，載氣的流量較佳為設為0.05 L/分鐘～50 L/分鐘，更佳為設為5 L/分鐘～20 L/分鐘。
（供給管） 成膜裝置201具有連接霧化部220與成膜室207的供給管209。此時，液霧從霧化部220的液霧產生源204經由供給管209而由載氣予以搬送，並供給至成膜室207內。供給管209例如可使用石英管或玻璃管、樹脂製的管等。
（成膜室） 在成膜室207內設置有基底基板210，可包括用於對所述基底基板210進行加熱的加熱器208。加熱器208既可如圖2所示那樣設在成膜室207的外部，也可設在成膜室207的內部。而且，在成膜室207，也可在不會對液霧向基底基板210的供給造成影響的位置設有廢氣的排氣口212。而且，既可將基底基板210設置在成膜室207的上表面等而設為面朝下（face down），也可將基底基板210設置於成膜室207的底面而設為面朝上（face up）。 另外，在成膜室207內，也可設置有用於載置基底基板210的載台。此時，所述載台的表面粗糙度Ra也可為0.5 μm以下。表面粗糙度Ra越小越好，下限值並無特別限定，例如可設為0.1 nm以上。若表面粗糙度Ra為0.5 μm以下，則與基底基板210的接觸面積不會減少，因此導熱不會惡化，不會引起成膜用原料液霧所造成的成膜中的基體表面的溫度下降而半導體膜的結晶配向性不會下降。 而且，波紋度Wa也可為50 μm以下。波紋度Wa越小越好，下限值並無特別限定，例如可設為0.5 μm以上。若Wa為50 μm以下，則與基底基板210的接觸面積增加，由此，導熱提高，成膜用原料液霧所引起的成膜中的基體表面的溫度下降變得不顯著而半導體膜的結晶配向性不會下降。
（積層結構體的製造方法） 接下來，以下，一邊參照圖2，一邊說明本發明的積層結構體的製造方法的一例。本發明的特徵點在於，在液霧CVD中，將基板的直徑設為50 mm以上，將TTV設為30 μm以下。
液霧CVD法不同於其他的CVD法，必須使原料以液體的狀態到達基板表面。因此，基板表面的溫度會大幅下降。此時，若基板的TTV大於30 μm，則基板與加熱器的熱接觸會發生惡化。同時，基板厚度厚的部位的熱阻相對較大。在它們的影響下，基板表面溫度的下降變得更大。直徑50 mm以上時尤為顯著。若在此狀態下進行成膜，則會在膜表面引起異常生長，所獲得的膜的表面粗糙度將變得非常大，超過0.2 μm。因而，在本發明的積層結構體的製造方法中，通過使用直徑為50 mm以上、TTV為30 μm以下的基底基板，能夠在原生（as-grown）狀態下獲得膜表面的均方根粗糙度為0.2 μm以下的積層結構體。
將利用前述的方法而混合的包含鎵的原料溶液204a收容到液霧產生源204內，將基底基板210載置於成膜室207內，使加熱器208運轉。接下來，打開流量調節閥203a、流量調節閥203b，從載氣源202a、載氣源202b將載氣供給至成膜室207內，將成膜室207的環境充分置換為載氣後，分別調節載氣的流量與稀釋用載氣的流量。
接下來，作為液霧產生步驟，使超音波振子206振動，使所述振動通過水205a而傳播至包含鎵的原料溶液204a，由此來使包含鎵的原料溶液204a霧化而產生液霧。
接下來，作為載氣供給步驟，將用於搬送液霧的載氣供給至霧化部220。
接下來，作為搬送步驟，經由連接霧化部220與成膜室207的供給管209，將液霧通過載氣從霧化部220搬送至成膜室207。
接下來，作為成膜步驟，對被搬送至成膜室207的液霧進行加熱而使其產生熱反應，在基底基板210的表面的一部分或全部進行成膜。
對於熱反應，只要通過加熱來使液霧產生反應即可，反應條件等也無特別限定。可根據原料或成膜物來適當設定。例如，加熱溫度為120℃～600℃的範圍，較佳為200℃～600℃的範圍，更較佳為設為300℃～550℃的範圍。
另外，關於熱反應，在真空下、非氧環境下、還原氣體環境下、空氣環境下以及氧環境下的哪種環境下進行皆可，只要根據成膜物來適當設定即可。而且，關於反應壓力，在大氣壓下、加壓下或減壓下的哪種條件下進行皆可，但若為大氣壓下的成膜，則能夠簡化裝置結構，因而較佳。
（緩衝層） 在所述成膜時，也可在基底基板與所述膜之間適當設置緩衝層。緩衝層的形成方法並無特別限定，可通過濺鍍法、蒸鍍法等公知的方法來成膜，但在使用如上所述的液霧CVD法的情況下，只要適當變更包含鎵的原料溶液便能形成，從而簡便。具體而言，可較佳地使用使從鋁、鎵、鉻、鐵、銦、銠、釩、鈦、銥中選擇的一種或兩種以上的金屬以錯合物或鹽的形態溶解或分散到水中的溶液來作為原料水溶液。作為錯合物的形態，例如可列舉乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化錯合物等。作為鹽的形態，例如可列舉氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等。而且，使所述金屬溶解到氫溴酸、鹽酸、氫碘酸等中的溶液也能夠作為鹽的水溶液來使用。此時，溶質濃度較佳為0.005 mol/L～1 mol/L，溶解溫度設為20℃以上。關於其他條件，也與所述設為同樣，由此可形成緩衝層。在使緩衝層以規定的厚度成膜後，進行結晶性氧化物膜的成膜。
（熱處理） 而且，也可將利用基於本發明的積層結構體的製造方法的成膜方法而獲得的膜以200℃～600℃進行熱處理。由此，膜中的未反應物種等被去除，從而可獲得更高品質的積層結構體。熱處理既可在空氣中、氧環境中進行，也可在氮或氬等的惰性氣體環境下進行。熱處理時間可適當決定，例如可設為5分鐘～240分鐘。
（剝離） 本發明的積層結構體中，也可將結晶性氧化物膜從基底基板予以剝離。剝離方式並無特別限定，也可為公知的方式。作為剝離方式的方法，例如可列舉：給予機械衝擊來予以剝離的方式、施加熱而利用熱應力來予以剝離的方式、施加超音波等的振動來予以剝離的方式、進行蝕刻而予以剝離的方式等。通過所述剝離，可作為自支撐膜而獲得所述結晶性氧化物膜。
（半導體裝置的結構例） 使用本發明的積層結構體的半導體裝置100的較佳例示於圖1。圖1的示例中，在基底基板101上形成有結晶性氧化物膜103。結晶性氧化物膜103是從基底基板101側依次積層絕緣性薄膜103a與導電性薄膜103b而構成。在導電性薄膜103b上形成有柵極絕緣膜105。在柵極絕緣膜105上形成有柵極電極107。而且，在導電性薄膜103b上，以夾著柵極電極107的方式而形成有源極/汲極電極109。根據此種結構，通過對柵極電極107施加的柵極電壓，形成於導電性薄膜103b的耗盡層的控制成為可能，從而電晶體動作（場效應電晶體（Field Effect Transistor，FET）元件）成為可能。
作為使用本發明的積層結構體而形成的半導體裝置，可列舉金屬絕緣層半導體（Metal-Insulator-Semiconductor，MIS）或高電子遷移率電晶體（High Electron Mobility Transition，HEMT）、絕緣柵雙極型電晶體（Insulated Gate Bipolar Transistor，IGBT）、薄膜電晶體（Thin Film Transistor，TFT）等的電晶體或者利用半導體-金屬結的肖特基勢壘二極體（Schottky barrier diode）、與其他P層組合而成的PN或PIN二極體、受光/發光元件。本發明的積層結構體對於這些元件的特性提高有用。
（積層結構體的製造系統） 接下來，以下一邊參照圖2，一邊說明本發明的積層結構體的製造系統的一例。本發明的特徵點在於，在液霧CVD中，將基板的直徑設為50 mm以上，將TTV設為30 μm以下。
液霧CVD法不同於其他的CVD法，必須使原料以液體的狀態到達基板表面。因此，基板表面的溫度會大幅下降。此時，若基板的TTV大於30 μm，則基板與加熱器的熱接觸會發生惡化。同時，基板厚度厚的部位的熱阻相對較大。在它們的影響下，基板表面溫度的下降變得更大。直徑50 mm以上時尤為顯著。若在此狀態下進行成膜，則會在膜表面引起異常生長，所獲得的膜的表面粗糙度將變得非常大，超過0.2 μm。因而，在本發明的積層結構體的製造系統中，通過使用直徑為50 mm以上、TTV為30 μm以下的基底基板，能夠在原生（as-grown）狀態下獲得膜表面的均方根粗糙度為0.2 μm以下的積層結構體。
將利用前述的方法而混合的包含鎵的原料溶液204a收容到液霧產生源204內，將基底基板210載置於成膜室207內，使加熱器208運轉。接下來，打開流量調節閥203a、流量調節閥203b，從載氣源202a、載氣源202b將載氣供給至成膜室207內，將成膜室207的環境充分置換為載氣後，分別調節載氣的流量與稀釋用載氣的流量。
接下來，作為液霧產生機構，使超音波振子206振動，使所述振動通過水205a而傳播至包含鎵的原料溶液204a，由此來使包含鎵的原料溶液204a霧化而產生液霧。
接下來，作為載氣供給機構，將用於搬送液霧的載氣供給至霧化部220。
接下來，作為搬送機構，經由連接霧化部220與成膜室207的供給管209，將液霧通過載氣從霧化部220搬送至成膜室207。
接下來，作為成膜機構，對被搬送至成膜室207的液霧進行加熱而使其產生熱反應，在基底基板210的表面的一部分或全部進行成膜。
對於熱反應，只要通過加熱來使液霧產生反應即可，反應條件等也無特別限定。可根據原料或成膜物來適當設定。例如，加熱溫度為120℃～600℃的範圍，較佳為200℃～600℃的範圍，更較佳為設為300℃～550℃的範圍。
另外，關於熱反應，在真空下、非氧環境下、還原氣體環境下、空氣環境下以及氧環境下的哪種環境下進行皆可，只要根據成膜物來適當設定即可。而且，關於反應壓力，在大氣壓下、加壓下或減壓下的哪種條件下進行皆可，但若為大氣壓下的成膜，則能夠簡化裝置結構，因而較佳。
（緩衝層） 在所述成膜時，也可在基底基板與所述膜之間適當設置緩衝層。緩衝層的形成方法並無特別限定，可通過濺鍍法、蒸鍍法等公知的方法來成膜，但在使用如上所述的液霧CVD法的情況下，只要適當變更包含鎵的原料溶液便能形成，從而簡便。具體而言，可較佳地使用使從鋁、鎵、鉻、鐵、銦、銠、釩、鈦、銥中選擇的一種或兩種以上的金屬以錯合物或鹽的形態溶解或分散到水中的溶液來作為原料水溶液。作為錯合物的形態，例如可列舉乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化錯合物等。作為鹽的形態，例如可列舉氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等。而且，使所述金屬溶解到氫溴酸、鹽酸、氫碘酸等中的溶液也能夠作為鹽的水溶液來使用。此時，溶質濃度較佳為0.005 mol/L～1 mol/L，溶解溫度設為20℃以上。關於其他條件，也與所述設為同樣，由此可形成緩衝層。在使緩衝層以規定的厚度成膜後，進行結晶性氧化物膜的成膜。
（熱處理） 而且，也可將利用基於本發明的積層結構體的製造系統的成膜系統而獲得的膜以200℃～600℃進行熱處理。由此，膜中的未反應物種等被去除，從而可獲得更高品質的積層結構體。熱處理既可在空氣中、氧環境中進行，也可在氮或氬等的惰性氣體環境下進行。熱處理時間可適當決定，例如可設為5分鐘～240分鐘。
（剝離） 本發明的積層結構體中，也可將結晶性氧化物膜從基底基板予以剝離。剝離方式並無特別限定，也可為公知的方式。作為剝離方式的方法，例如可列舉：給予機械衝擊來予以剝離的方式、施加熱而利用熱應力來予以剝離的方式、施加超音波等的振動來予以剝離的方式、進行蝕刻而予以剝離的方式等。通過所述剝離，可作為自支撐膜而獲得所述結晶性氧化物膜。
而且，本發明中，較佳為如下所述的積層結構體的製造系統，即，在將所述基底基板設置於所述成膜室中之前，在所述基底基板的直徑為50 mm以上的情況下，確認TTV為30 μm以下。 [實施例]
以下，使用實施例以及比較例來具體說明本發明，但本發明並不限定於這些例。
（實施例1） 一邊參照圖2，一邊說明本實施例中所用的成膜裝置201。成膜裝置201包括：載氣源202a，供給載氣；流量調節閥203a，用於調節從載氣源202a送出的載氣的流量；稀釋用載氣源202b，供給稀釋用載氣；流量調節閥203b，用於調節從稀釋用載氣源202b送出的稀釋用載氣的流量；液霧產生源204，收容包含鎵的原料溶液204a；容器205，收容有水205a；超音波振子206，被安裝在容器205的底面；成膜室207，包括加熱器208；以及石英製的供給管209，從液霧產生源204連接到成膜室207為止。
（基底基板） 作為基底基板210，準備直徑100 mm（4英寸）的c面藍寶石基板。通過光干涉式的平整度測試儀（flatness tester）來測定TTV，結果為16 μm。將所述基板載置於成膜室207內，使加熱器208運轉而使溫度升溫至500℃。
（包含鎵的原料溶液） 接下來，進行包含鎵的原料溶液的製作。溶劑設為超純水，溶質設為溴化鎵。將鎵濃度設為0.1 mol/L，將其作為包含鎵的原料溶液204a。
（成膜） 將如上述那樣獲得的包含鎵的原料溶液204a收容到液霧產生源204內。繼而，打開流量調節閥203a、流量調節閥203b，從載氣源202a、載氣源202b將載氣供給至成膜室207內，將成膜室207的環境充分置換為載氣後，分別將載氣的流量調節為2 L/分鐘、將稀釋用載氣的流量調節為6 L/分鐘。作為載氣，使用氮。
接下來，使超音波振子206以2.4 MHz振動，使所述振動通過水205a傳播至包含鎵的原料溶液204a，由此，使包含鎵的原料溶液204a霧化而生成液霧。將所述液霧通過載氣，經由供給管209而導入至成膜室207內。並且，在大氣壓下、500℃的條件下，在成膜室207內使液霧產生熱反應，在基底基板210上形成氧化鎵的薄膜。成膜時間設為30分鐘。
（評估） 對於形成在基底基板210上的薄膜，通過X射線繞射而確認形成有α-Ga 2O 3。接下來，通過AFM來測定膜表面的均方根粗糙度RMS。其結果RMS為8 nm。 而且，利用Filmetrics公司的反射分光式膜厚計F50來測定膜厚，結果為0.52 μm。
（實施例2、實施例3） 作為基底基板210，準備TTV不同的直徑100 mm（4英寸）的c面藍寶石基板。具體而言，準備TTV為3 μm、26 μm的基板，除此以外，以與實施例1相同的條件來進行成膜、評估。其結果RMS分別為2 nm、8 nm。而且，膜厚分別為0.49 μm、0.51 μm。
（比較例1、比較例2） 作為基底基板210，準備TTV為41 μm、61 μm的直徑100 mm（4英寸）的c面藍寶石基板。除此以外，以與實施例1相同的條件來進行成膜、評估。其結果RMS分別為245 nm、303 nm。而且，膜厚分別為0.47 μm、0.46 μm。
（實施例4） 將成膜時間設為60分鐘，除此以外，以與實施例1相同的條件進行成膜、評估。其結果，膜厚為1.1 μm，RMS為11 nm。
（實施例5） 將成膜時間設為480分鐘，除此以外，以與實施例1相同的條件進行成膜、評估。其結果，膜厚為8.5 μm，RMS為15 nm。
（實施例6） 實施例1中，將基板非成膜面的Ra設為0.41 μm，除此以外，以與實施例1相同的條件進行成膜、評估。其結果RMS為7 nm。而且，膜厚為0.51 μm。
（實施例7） 實施例1中，將基板非成膜面的Wa設為47.7 μm，除此以外，以與實施例1相同的條件進行成膜、評估。其結果RMS為10 nm。而且，膜厚為0.53 μm。
（實施例8） 實施例1中，在加熱器上鋪設銅板（載台），將所述銅板的Ra設為0.45 μm，除此以外，以與實施例1相同的條件進行成膜、評估。其結果RMS為5 nm。而且，膜厚為0.48 μm。
（實施例9） 實施例1中，在加熱器上鋪設銅板（載台），將所述銅板的Wa設為48.2 μm，除此以外，以與實施例1相同的條件進行成膜、評估。其結果RMS為6 nm。而且，膜厚為0.50 μm。
圖3表示對實施例1、實施例2、實施例3以及比較例1、比較例2進行匯總的圖表。可知的是，當基底基板的TTV超過30 μm時，結晶性氧化物膜表面的RMS急劇增加。如前所述，考慮原因是與加熱器的熱接觸的惡化以及熱阻的增加。
另外，本發明並不限定於所述實施方式。所述實施方式為例示，與本發明的申請專利範圍中記載的技術思想具有實質上相同的結構，起到同樣的作用效果的任何實施方式均包含在本發明的技術範圍內。
100:半導體裝置 101、210:基底基板 103:結晶性氧化物膜 103a:絕緣性薄膜 103b:導電性薄膜 103c:表面 105:柵極絕緣膜 107:柵極電極 109:源極/汲極電極 110:積層結構體 201:成膜裝置 202a:載氣源 202b:稀釋用載氣源 203a、203b:流量調節閥 204:液霧產生源 204a:原料溶液 205:容器 205a:水 206:超音波振子 207:成膜室 208:加熱器 209:供給管 212:排氣口 216:振盪器 220:霧化部 230:載氣供給部
圖1表示本發明的半導體裝置的一例的概略結構圖。 圖2是表示本發明的積層結構體的製造方法中所用的成膜裝置的一例的概略結構圖。 圖3是表示本發明的基底基板的TTV與結晶性氧化物膜表面的均方根粗糙度的關係的圖。 圖4是表示用於本發明的霧化部的一例的概略結構圖。
100:半導體裝置
101:基底基板
103:結晶性氧化物膜
103a:絕緣性薄膜
103b:導電性薄膜
103c:表面
105:柵極絕緣膜
107:柵極電極
109:源極/汲極電極
110:積層結構體

Claims (22)

  1. 一種積層結構體，包括基底基板與以氧化鎵為主成分的結晶性氧化物膜， 所述結晶性氧化物膜的表面的均方根粗糙度為0.2 μm以下， 所述基底基板的直徑為50 mm以上， 所述基底基板的總厚度變化為30 μm以下。
  2. 如請求項1所述的積層結構體，其中 所述結晶性氧化物膜為單晶或進行了單軸配向的膜。
  3. 如請求項1所述的積層結構體，其中 所述基底基板的厚度為100 μm～5000 μm。
  4. 如請求項2所述的積層結構體，其中 所述基底基板的厚度為100 μm～5000 μm。
  5. 如請求項1所述的積層結構體，其中 所述結晶性氧化物膜的膜厚為1 μm～100 μm。
  6. 如請求項2所述的積層結構體，其中 所述結晶性氧化物膜的膜厚為1 μm～100 μm。
  7. 如請求項3所述的積層結構體，其中 所述結晶性氧化物膜的膜厚為1 μm～100 μm。
  8. 如請求項4所述的積層結構體，其中 所述結晶性氧化物膜的膜厚為1 μm～100 μm。
  9. 如請求項1至8中任一項所述的積層結構體，其中 所述基底基板為單晶的基板。
  10. 如請求項1至8中任一項所述的積層結構體，其中 所述基底基板為藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種。
  11. 如請求項1至8中任一項所述的積層結構體，其中 所述積層結構體的與具有結晶性氧化物膜的面為相反側的面的表面粗糙度Ra為0.5 μm以下。
  12. 如請求項1至8中任一項所述的積層結構體，其中 所述積層結構體的與具有結晶性氧化物膜的面為相反側的面的波紋度Wa為50 μm以下。
  13. 一種半導體裝置，包括如請求項1至12中任一項所述的積層結構體。
  14. 一種積層結構體的製造方法，包括： 液霧產生步驟，在霧化部中，使包含鎵的原料溶液霧化而產生液霧； 載氣供給步驟，將用於搬送所述液霧的載氣供給至所述霧化部； 搬送步驟，經由連接所述霧化部與成膜室的供給管，將所述液霧通過所述載氣從所述霧化部搬送至設置有基底基板的所述成膜室；以及 成膜步驟，對所述經搬送的所述液霧進行熱處理而在所述基底基板上進行成膜， 作為所述基底為基板，使用直徑為50 mm以上且總厚度變化為30 μm以下的基板。
  15. 如請求項14所述的積層結構體的製造方法，其中 所述基底基板的厚度為100 μm～5000 μm。
  16. 如請求項14所述的積層結構體的製造方法，其中 所述基底基板為單晶的基板。
  17. 如請求項15所述的積層結構體的製造方法，其中 所述基底基板為單晶的基板。
  18. 如請求項14至17中任一項所述的積層結構體的製造方法，其中 所述基底基板為藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種。
  19. 如請求項14至17中任一項所述的積層結構體的製造方法，其中 所述基底基板的與成膜面為相反側的面的表面粗糙度Ra為0.5 μm以下。
  20. 如請求項14至17中任一項所述的積層結構體的製造方法，其中 所述基底基板的與成膜面為相反側的面的波紋度Wa為50 μm以下。
  21. 如請求項14至17中任一項所述的積層結構體的製造方法，其中 在所述成膜步驟中，將所述基底基板載置於載台，將所述載台的與所述基底基板的接觸面的表面粗糙度Ra設為0.5 μm以下。
  22. 如請求項14至17中任一項所述的積層結構體的製造方法，其中 在所述成膜步驟中，將所述基底基板載置於載台，將所述載台的與所述基底基板的接觸面的波紋度Wa設為50 μm以下。
TW111110480A 2021-04-28 2022-03-22 積層結構體、半導體裝置以及積層結構體的製造方法 TW202242209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-076657 2021-04-28
JP2021076657 2021-04-28

Publications (1)

Publication Number Publication Date
TW202242209A true TW202242209A (zh) 2022-11-01

Family

ID=83847408

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111110480A TW202242209A (zh) 2021-04-28 2022-03-22 積層結構體、半導體裝置以及積層結構體的製造方法
TW111202820U TWM633282U (zh) 2021-04-28 2022-03-22 積層結構體、半導體裝置以及積層結構體的製造系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111202820U TWM633282U (zh) 2021-04-28 2022-03-22 積層結構體、半導體裝置以及積層結構體的製造系統

Country Status (6)

Country Link
EP (1) EP4332279A1 (zh)
JP (1) JPWO2022230577A1 (zh)
KR (1) KR20240000497A (zh)
CN (1) CN117321256A (zh)
TW (2) TW202242209A (zh)
WO (1) WO2022230577A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UA97126C2 (ru) * 2006-12-28 2012-01-10 Сейнт-Гобейн Серамикс Энд Пластик, Инк. Процесс шлифования сапфирной основы
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
US10090388B2 (en) 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP7053539B2 (ja) * 2019-08-02 2022-04-12 信越化学工業株式会社 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法

Also Published As

Publication number Publication date
CN117321256A (zh) 2023-12-29
EP4332279A1 (en) 2024-03-06
TWM633282U (zh) 2022-10-21
JPWO2022230577A1 (zh) 2022-11-03
WO2022230577A1 (ja) 2022-11-03
KR20240000497A (ko) 2024-01-02

Similar Documents

Publication Publication Date Title
JP7374282B2 (ja) ガリウム含有膜の成膜方法
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP2024023981A (ja) 結晶性酸化物薄膜、積層体及び結晶性酸化物薄膜の製造方法
TW202242209A (zh) 積層結構體、半導體裝置以及積層結構體的製造方法
TW202332813A (zh) 積層體的製造方法、積層體的製造裝置、積層體以及半導體裝置
CN218951491U (zh) 成膜装置
WO2023149180A1 (ja) 結晶性酸化物膜、積層構造体、半導体装置、及び結晶性酸化物膜の製造方法
TW202316584A (zh) 層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法
JP7348777B2 (ja) 積層構造体の製造方法及び半導体装置の製造方法
JP7161457B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP7078581B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
WO2024043049A1 (ja) 成膜方法、成膜装置、及びα－Ｇａ２Ｏ３膜
TW202407138A (zh) 結晶性氧化物膜、積層結構體、半導體裝置、及結晶性氧化物膜的製造方法
JP7161456B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP6980183B2 (ja) 結晶性酸化物半導体膜、半導体装置
JP7016489B2 (ja) 結晶性酸化物半導体膜、半導体装置
JP7409790B2 (ja) 酸化物半導体膜及び半導体装置
JP2023156732A (ja) 結晶性積層構造体、半導体装置及び結晶性積層構造体の製造方法
JP7097861B2 (ja) 積層構造体、半導体装置及び半導体システム
JP7093329B2 (ja) 積層構造体、半導体装置及び半導体システム
JP7128970B2 (ja) 積層構造体及び積層構造体の製造方法
JP7078582B2 (ja) 積層構造体、半導体装置及び結晶性酸化膜の成膜方法
JP6774593B2 (ja) 結晶性酸化物膜