TW202316584A - 層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法 - Google Patents

層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法 Download PDF

Info

Publication number
TW202316584A
TW202316584A TW111136010A TW111136010A TW202316584A TW 202316584 A TW202316584 A TW 202316584A TW 111136010 A TW111136010 A TW 111136010A TW 111136010 A TW111136010 A TW 111136010A TW 202316584 A TW202316584 A TW 202316584A
Authority
TW
Taiwan
Prior art keywords
film
oxide film
crystalline oxide
laminated structure
base substrate
Prior art date
Application number
TW111136010A
Other languages
English (en)
Inventor
渡部武紀
橋上洋
坂爪崇寛
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW202316584A publication Critical patent/TW202316584A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Bipolar Transistors (AREA)
  • Pressure Sensors (AREA)

Abstract

本發明涉及一種層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法。一種層疊結構體，其為至少包括基底基板及以氧化鎵為主成分的結晶性氧化物膜的層疊結構體，且所述層疊結構體的所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上。由此，可提供一種具有以氧化鎵為主成分的結晶性氧化物膜的層疊結構體，所述結晶性氧化物膜的結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異。

Description

層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法
本發明涉及一種層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法，所述層疊結構體包括基底基板及以氧化鎵為主成分的結晶性氧化物膜。
近年來，氧化鎵（Ga 2O 3）作為半導體用材料而受到關注。已知有氧化鎵具有α、β、γ、δ及ε此五種結晶型，其中，為亞穩相的α-Ga 2O 3的帶隙為5.3 eV而非常大，作為功率半導體用材料而備受期待。
例如，在專利文獻1中公開了一種包括具有剛玉（corundum）型結晶結構的基底基板、具有剛玉型結晶結構的半導體層及具有剛玉型結晶結構的絕緣膜的半導體裝置，且記載有在藍寶石基板上形成α-Ga 2O 3膜作為半導體層的例子。另外，在專利文獻2中公開了一種半導體裝置，其包括：n型半導體層，以主成分的形式包含具有剛玉結構的結晶性氧化物半導體；p型半導體層，以具有六方晶的結晶結構的無機化合物為主成分；及電極。在專利文獻2的實施例中公開了：在c面藍寶石基板上形成為亞穩相的具有剛玉結構的α-Ga 2O 3膜作為n型半導體層並形成具有六方晶的結晶結構的α-Rh 2O 3膜作為p型半導體層，來製作二極體。
然而，α-Ga 2O 3為亞穩相，因此單晶基板尚未實用化，通常是通過在藍寶石基板等上進行異質外延生長而形成。在此種情況下，因與藍寶石的晶格常數差而在半導體膜中施加應力，有時形成大量的結晶缺陷或使半導體膜產生翹曲。
為了減少α-Ga 2O 3中的結晶缺陷，報告有在藍寶石與α-Ga 2O 3層間形成緩衝層的方法。例如，在非專利文獻1中示出了如下例子：通過在藍寶石與α-Ga 2O 3層間導入(Al x, Ga 1-x) 2O 3層（x=0.2～0.9）作為緩衝層，從而使刃型位錯與螺旋位錯分別為3×10 8/cm 2及6×10 8/cm 2。
[現有技術文獻] [專利文獻] [專利文獻1]日本專利特開2014-72533號公報 [專利文獻2]日本專利特開2016-25256號公報 [專利文獻3]日本專利特開2016-157878號公報 [非專利文獻]
[非專利文獻1]神乃裡衣奈等人（Riena Jinno et al.）,具有准梯度α-(Al, Ga) 2O 3緩衝層的藍寶石基板上的剛玉結構式α-Ga 2O 3層中的刃型位元錯密度降低（Reduction IN edge dislocation density IN corundum-structured α-Ga2O3 layers on sapphire substrates with quasi-graded α-(Al, Ga)2O3 buffer layers）,應用物理學快報（Applied Physics Express）,日本（Japan）,日本應用物理學會（tHE Japan Society of Applied Physics）,2016年6月1日（June 1, 2016）,第9期（vol.9）,第071101-1頁至第071101-4頁（pages 071101-1 to 071101-4）
[發明所要解決的問題] 然而，在將α-Ga 2O 3膜等以氧化鎵為主成分的結晶性氧化物膜用於要求高耐壓的功率半導體等的情況下，絕緣擊穿電場特性受到結晶缺陷的多少的影響，因此期望進一步減少結晶缺陷。另外，α-Ga 2O 3膜有時成為存在傾斜（生長方位的結晶軸的傾斜）或扭轉（表面面內的結晶軸的旋轉）稍有不同的區域（晶疇(domain)）的所謂鑲嵌結晶。認為其原因之一是因α-Ga 2O 3層為亞穩相而成膜溫度相對低。但是，在用於功率半導體等的情況下，有因晶疇間存在粒界而絕緣擊穿電場特性降低的擔憂，因此也期望抑制晶疇的形成。專利文獻3中公開了通過設置量子阱結構的緩衝層，可減少α-Ga 2O 3膜的旋轉晶疇，從而改善結晶性，但效果並不充分。
本發明是為了解決所述問題而成，其目的在於提供一種包括以氧化鎵為主成分的結晶性氧化物膜的層疊結構體及半導體裝置、以及所述結晶性氧化物膜的成膜方法，所述結晶性氧化物膜的結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異。 [解決問題的技術手段]
本發明是為了達成所述目的而成，且提供一種層疊結構體，其為至少包括基底基板及以氧化鎵為主成分的結晶性氧化物膜的層疊結構體，且所述層疊結構體的所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上。
構成此種層疊結構體的結晶性氧化物膜的結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異。
此時，可製成所述基底基板為單晶且所述結晶性氧化物膜為單晶或進行了單軸取向的膜的層疊結構體。
由此，成為具有結晶性更優異的結晶性氧化物膜的層疊結構體。
此時，可製成所述基底基板為藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種的層疊結構體。
由此，成為工業上廉價且具有結晶性優異的結晶性氧化物膜的層疊結構體。
此時，可製成所述結晶性氧化物膜具有剛玉結構的層疊結構體。
本發明的層疊結構體對於此種具有剛玉結構的結晶性氧化物膜而言適宜。
此時，可製成具有所述剛玉結構的所述結晶性氧化物膜的（006）面的X射線擺動曲線（rocking curve）半值寬度為5秒～20秒的層疊結構體。
如此，本發明的以氧化鎵為主成分的結晶性氧化物膜為具有結晶性更優異的結晶性氧化物膜。
此時，可製成所述基底基板的具有所述結晶性氧化物膜的面的面積為100 mm 2以上或直徑為2英寸（50 mm）以上的層疊結構體。
由此，成為具有面積大且結晶性優異的結晶性氧化物膜的層疊結構體。
另外，本發明提供一種結晶性氧化物膜的成膜方法，其中，從噴嘴向設置於成膜室內的基底基板供給包含液霧的載氣，並通過液霧化學氣相沉積（Chemical Vapor Deposition，CVD）法來形成以氧化鎵為主成分的結晶性氧化物膜，且所述方法中，在使噴嘴或成膜室的內壁溫度高於室溫的狀態下進行成膜。
由此，可獲得結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異的結晶性氧化物膜。
此時，可將噴嘴的溫度設為50℃～250℃。
由此，可獲得結晶性更優異的結晶性氧化物膜。
另外，本發明提供一種半導體裝置，其以絕緣性薄膜或導電性薄膜的形式包括以氧化鎵為主成分的結晶性氧化物膜，且所述半導體裝置中，所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上。
此種結晶性氧化物膜的結晶缺陷顯著少且結晶性優異，從而成為絕緣擊穿電壓高等半導體特性優異的半導體裝置。 [發明的效果]
如上所述，根據本發明的層疊結構體，成為具有如下結晶性氧化物膜的層疊結構體，所述結晶性氧化物膜的結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異。另外，根據本發明的結晶性氧化物膜的成膜方法，可獲得結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異的結晶性氧化物膜。進而，根據本發明的半導體裝置，成為絕緣擊穿電壓高等半導體特性優異的半導體裝置。
以下，對本發明進行詳細說明，但本發明並不限定於這些。
如上所述，謀求一種包括以氧化鎵為主成分的結晶性氧化物膜的層疊結構體及半導體裝置、以及所述結晶性氧化物膜的成膜方法，所述結晶性氧化物膜的結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異。
本發明人們對所述課題反復進行了努力研究，結果發現，通過如下層疊結構體，而成為具有結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異的結晶性氧化物膜的結構體，所述層疊結構體至少包括基底基板及以氧化鎵為主成分的結晶性氧化物膜，且所述層疊結構體的所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上，從而完成了本發明。
另外，本發明人們發現通過如下結晶性氧化物膜的成膜方法，而可獲得結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異的結晶性氧化物膜，所述方法中，從噴嘴向設置於成膜室內的基底基板供給包含液霧的載氣，並通過液霧CVD法來形成以氧化鎵為主成分的結晶性氧化物膜，且在使噴嘴或成膜室的內壁溫度高於室溫的狀態下進行成膜，從而完成了本發明
進而，本發明人們發現通過如下半導體裝置，而成為絕緣擊穿電壓高等半導體特性優異的半導體裝置，所述半導體裝置以絕緣性薄膜或導電性薄膜的形式包括以氧化鎵為主成分的結晶性氧化物膜且所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上，從而完成了本發明。
以下，參照附圖來進行說明。
（層疊結構體） 圖4示出使用本發明的層疊結構體110的半導體裝置100的適宜例。如圖4所示，本發明的層疊結構體110包括基底基板101及至少以氧化鎵為主成分的結晶性氧化物膜103。而且，結晶性氧化物膜側的面103c中波長400 nm～800 nm的光的反射率的平均值為16%以上。
由此，成為結晶缺陷顯著少、結晶性優異且在應用於半導體裝置時半導體特性優異的結晶性氧化物膜。認為反射率反映了所生成的結晶性氧化物膜的折射率。在反應不完全的情況下，羥基等殘留於膜中而折射率變低，結果反射率降低。相反，在發生了理想的反應的情況下，不想要的羥基不再存在於膜中，膜的折射率變高而層疊結構體的反射率變高。此情形是指：與去除膜而僅有基板時的反射率相比，層疊結構體的反射率高。
此處，對本發明的層疊結構體中由光的反射率規定的方面進行說明。反射光的波長400 nm～800 nm的範圍為光譜的變化相對緩慢的範圍，通過採用此種反射光的波長範圍的平均值，能夠穩定且精度良好地評價膜的結晶性。發生了理想的反應時的氧化鎵的折射率為2.0左右，因此推測反射率的上限為19%左右。相反，反應不完全時的氧化鎵的折射率低於2.0，反射率也相應地降低。反射率為16%以下的情況相當於折射率為1.9以下的情況，結晶性差，無法獲得所期待的氧化鎵的特性。如此，波長400 nm～800 nm的光的反射率的平均值高表示：可抑制膜中的羥基等殘留物，結晶缺陷顯著少且結晶性優異，並進行了理想的膜生成反應。
此外，反射率的上限也依賴於後述的基底基板。在基底基板為藍寶石的情況下，如上所述，反射率的上限為19%左右，但在基底基板為鉭酸鋰的情況下，反射率的上限為35%左右。
反射率例如可根據利用分光光度計對反射率光譜進行測定所得的結果來計算而獲得。反射率有鏡面反射率與擴散反射率，以及將它們組合測定的全反射率。可使用任一種，但理想的是利用全反射率進行評價。原因在於：不易受到表面凹凸等由成膜條件不同而導致的表面狀態的影響。
分光光度計至少具有用於對從試樣反射來的光進行檢測的積分球。全反射率是對試料以約10度以下的入射角照射光，不僅利用積分球測定擴散反射光，而且也利用積分球測定鏡面反射光。在測定時，最初進行基線測定。在將硫酸鋇等標準白板安裝於積分球上的狀態下測定反射率，將其設為基線。獲取基線後，取下標準白板，並安裝試樣，由此可測定反射率光譜。
在基板與結晶性氧化物膜之間也可介隔存在另一層。所謂另一層為組成與基板以及作為最表層的結晶性氧化物膜不同的層，也被稱為緩衝層。緩衝層可為半導體膜、絕緣膜、金屬膜等中的任一種，作為材料，例如可適宜地使用Al 2O 3、Ga 2O 3、Cr 2O 3、Fe 2O 3、In 2O 3、Rh 2O 3、V 2O 3、Ti 2O 3、Ir 2O 3等。作為緩衝層的厚度，優選為0.1 μm～2 μm。
（基底基板） 本發明的層疊結構體中的基底基板只要成為所述結晶性氧化物膜的支撐體，則並無特別限定。材料並無特別限定，可使用公知的基板，可為有機化合物，也可為無機化合物。例如可列舉：聚碸、聚醚碸、聚苯硫醚、聚醚醚酮、聚醯亞胺、聚醚醯亞胺、氟樹脂、鐵或鋁、不銹鋼、金等金屬、石英、玻璃、碳酸鈣、氧化鎵、ZnO等。除這些以外，還可列舉矽、藍寶石或鉭酸鋰、鈮酸鋰、SiC、GaN、氧化鐵、氧化鉻等的單晶基板。在本發明的層疊結構體中，理想的是如上所述的單晶基板。由此，可獲得更優質的結晶性氧化物膜。特別是，藍寶石基板、鉭酸鋰基板、鈮酸鋰基板相對廉價，在工業上有利。
基底基板的厚度優選為100 μm～5000 μm。若為此種範圍，則容易操作（handling），且在成膜時，可抑制熱阻，因此容易獲得優質的膜。
基底基板的大小並無特別限制，若基底基板中的供結晶性氧化物膜形成的表面的面積為100 mm 2以上或直徑為2英寸（50 mm）以上，則可獲得結晶性良好且面積大的膜而優選。基底基板的面積的上限並無特別限定，可設為100000 mm 2以下。
（結晶性氧化物膜） 本發明的層疊結構體中的結晶性氧化物膜為以氧化鎵為主成分的結晶性氧化物膜。通常而言，氧化物膜包含金屬與氧，在本發明的層疊結構體中的結晶性氧化物膜中，只要將作為金屬的鎵設為主成分即可。此外，在本發明中，所謂“以鎵為主成分”，是指金屬成分中的50%～100%為鎵。作為鎵以外的金屬成分，例如也可包含從鐵、銦、鋁、釩、鈦、鉻、銠、銥、鎳及鈷中選擇的一種或兩種以上的金屬。
在結晶性氧化物膜中也可包含摻雜劑元素。例如可列舉錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜劑或者銅、銀、銥、銠、鎂等p型摻雜劑等，並無特別限定。摻雜劑的濃度例如可為約1×10 16/cm 3～1×10 22/cm 3，可設為約1×10 17/cm 3以下的低濃度，也可設為約1×10 20/cm 3以上的高濃度。
結晶性氧化物膜的結晶結構並無特別限定，可為β鎵（β-Gallia）結構，也可為剛玉結構，還可為立方晶。可混合存在多個結晶結構，也可為多晶，優選為單晶或進行了單軸取向的膜。為單晶或進行了單軸取向的膜這一情況可利用X射線衍射裝置或電子束衍射裝置等來確認。當對膜照射X射線或電子束時，可獲得與結晶結構相應的衍射像，當進行了單軸取向時，僅出現特定的波峰。由此，可判斷為進行了單軸取向。另外，本發明的結晶性氧化物膜優選為具有剛玉結構，在所述情況下，可製成X射線衍射擺動曲線的（006）面的半值寬度為5秒～20秒的結晶性氧化物膜。
結晶性氧化物膜的膜厚並無特別限定，優選為1 μm以上。上限值並無特別限定。例如可為100 μm以下，優選為50 μm以下，更優選為可設為20 μm以下。
（半導體裝置） 本發明的半導體裝置以絕緣性薄膜或導電性薄膜的形式包括以氧化鎵為主成分的結晶性氧化物膜。而且，結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上。此種結晶性氧化物膜的結晶缺陷顯著少且結晶性優異，從而成為絕緣擊穿電壓高等半導體特性優異的半導體裝置。
（半導體裝置的結構例） 圖4所示的半導體裝置100的例子中，在基底基板101上形成有結晶性氧化物膜103。結晶性氧化物膜103是從基底基板101側依次層疊絕緣性薄膜103a與導電性薄膜103b而構成。在導電性薄膜103b上形成有閘極絕緣膜105。在閘極絕緣膜105上形成有閘極電極107。另外，在導電性薄膜103b上以夾著閘極電極107的方式形成有源極/汲極電極109。根據此種結構，通過對閘極電極107施加的閘極電壓，而能夠對形成於導電性薄膜103b上的耗盡層進行控制，從而能夠使電晶體（場效應電晶體（Field Effect Transistor，FET）器件）運行。
作為使用本發明的層疊結構體而形成的半導體裝置，可列舉：金屬絕緣層半導體（Metal-Insulator-Semiconductor，MIS）或高電子遷移率電晶體（High Electron Mobility Transition，HEMT）、絕緣柵雙極型電晶體（Insulated Gate Bipolar Transistor，IGBT）等電晶體或薄膜電晶體（Thin Film Transistor，TFT）、利用半導體-金屬接合的肖特基勢壘二極體（Schottky barrier diode）、與其他P層組合而成的PN或PIN二極體、光接收/發光元件。本發明的層疊結構體有效用於提高這些器件的特性。
如上所述的層疊結構體能夠利用蒸鍍法、分子束外延（Molecular Beam Epitaxy，MBE）法、濺射法、CVD法、液霧CVD法、液相外延等公知的方法來形成。
以下，以液霧CVD法為例，對本發明的層疊結構體的製造方法進行說明。此處，本發明中所述的液霧是指分散於氣體中的液體的微粒子的總稱，包含被稱作霧、液滴等的微粒子。
（成膜裝置） 首先，對適合於製造本發明的層疊結構體的液霧CVD法中使用的成膜裝置（液霧CVD裝置）進行說明。在圖5中示出液霧CVD法中使用的成膜裝置201的一例。成膜裝置201至少具有：霧化部220，使原料溶液204a霧化而產生液霧；載氣供給部230，供給用於搬送液霧的載氣；供給管209，將霧化部220與成膜室207連接，通超載氣來搬送液霧；以及成膜室207，對從供給管209與載氣一起供給的液霧進行熱處理，而在基底基板210上進行成膜。
（霧化部） 霧化部220中，使原料溶液204a霧化而產生液霧。霧化部件只要可使原料溶液204a霧化，則並無特別限定，可為公知的霧化部件，優選使用借助超聲波振動的霧化部件。原因在於：可更穩定地進行霧化。
將此種霧化部220的一例示於圖6中。霧化部220可包含：液霧產生源204，用於收容原料溶液204a；容器205，盛入有能夠傳遞超聲波振動的介質例如水205a；以及超聲波振子206，安裝於容器205的底面。詳細而言，包含收容有原料溶液204a的容器的液霧產生源204可使用支撐體（未圖示）而收納於收容有水205a的容器205內。超聲波振子206也可配設於容器205的底部，還可將超聲波振子206與振盪器216連接。而且，可構成為，當使振盪器216工作時，超聲波振子206振動，超聲波在液霧產生源204內經由水205a來傳播，從而使原料溶液204a霧化。
（原料溶液） 原料溶液204a只要包含鎵且能夠霧化，則溶液中所含的材料並無特別限定，可為無機材料，也可為有機材料。作為鎵以外的物質中所含的材料，可適宜地使用金屬或金屬化合物，例如也可使用包含從鐵、銦、鋁、釩、鈦、鉻、銠、鎳及鈷中選擇的一種或兩種以上的金屬的材料。作為如上所述的原料溶液，可適宜地使用使金屬以錯合物或鹽的形態溶解或分散於有機溶媒或水中所得的溶液。作為鹽的形態，例如可列舉氯化金屬鹽、溴化金屬鹽、碘化金屬鹽之類的鹵化鹽等。另外，將所述金屬溶解於氫溴酸、鹽酸、氫碘酸之類的鹵化氫等中所得的溶液也可用作鹽溶液。作為錯合物的形態，例如可列舉乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化錯合物等。通過將乙醯丙酮混合於前述的鹽溶液中，也可形成乙醯丙酮錯合物。原料溶液204a中的金屬濃度並無特別限定，可設為0.005 mol/L～1 mol/L等。混合、溶解時的溫度優選為20℃以上。
在原料溶液中也可混合氫鹵酸或氧化劑等添加劑。作為氫鹵酸，例如可列舉氫溴酸、鹽酸、氫碘酸等，其中，優選為氫溴酸或氫碘酸。作為氧化劑，例如可列舉過氧化氫（H 2O 2）、過氧化鈉（Na 2O 2）、過氧化鋇（BaO 2）、過氧化苯甲醯（(C 6H 5CO) 2O 2）等過氧化物、次氯酸（HClO）、高氯酸、硝酸、臭氧水、過乙酸或硝基苯等有機過氧化物等。
在原料溶液中也可包含摻雜劑。摻雜劑並無特別限定。例如可列舉錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜劑或者銅、銀、銥、銠、鎂等p型摻雜劑等。
（載氣供給部） 如圖5所示，載氣供給部230具有用於供給載氣的載氣源202a。此時，也可包括用於對從載氣源202a送出的載氣的流量進行調節的流量調節閥203a。另外，視需要也可包括用於供給稀釋用載氣的稀釋用載氣源202b、或用於對從稀釋用載氣源202b送出的稀釋用載氣的流量進行調節的流量調節閥203b。
載氣的種類並無特別限定，能夠根據成膜物來適當選擇。例如可列舉氧、臭氧、氮或氬等惰性氣體、或者氫氣或混合氣體等還原氣體等。另外，載氣的種類可為一種，也可為兩種以上。例如，作為第二載氣，也可進一步使用如下稀釋氣體等，即將與第一載氣相同的氣體用除此以外的氣體加以稀釋（例如稀釋為10倍）所得的稀釋氣體等，也可使用空氣。載氣的流量並無特別限定。例如當在直徑為2英寸（約50 mm）的基板上進行成膜時，載氣的流量優選為設為0.05 L/分鐘～50 L/分鐘，更優選為設為5 L/分鐘～20 L/分鐘。
（供給管） 成膜裝置201具有將霧化部220與成膜室207連接的供給管209。在所述情況下，液霧從霧化部220的液霧產生源204經由供給管209而由載氣搬送，並供給至成膜室207內。供給管209例如可使用石英管或玻璃管、樹脂制的管等。
（成膜室） 在成膜室207內設置有基底基板210，可包括用於對所述基底基板210進行加熱的加熱器208。加熱器208可如圖5所示那樣設置於成膜室207的外部，也可設置於成膜室207的內部。從供給管209供給的液霧在成膜室207內的配管中通過，從噴嘴與載氣一起朝向基底基板210噴出。另外，在成膜室207，也可在不會對液霧向基底基板210的供給造成影響的位置設置廢氣的排氣口212。另外，可將基底基板210設置於成膜室207的上表面等而設為面朝下（face down），也可將基底基板210設置於成膜室207的底面而設為面朝上（face up）。
（成膜方法） 其次，一邊參照圖5、圖6，一邊對本發明的層疊結構體的製造方法的一例進行說明。液霧CVD法概略包括：液霧產生工序，在霧化部中，使包含鎵的原料溶液霧化而產生液霧；載氣供給工序，將用於搬送所述液霧的載氣供給至所述霧化部；搬送工序，經由將所述霧化部與成膜室連接的供給管，並通過所述載氣而將所述液霧從所述霧化部搬送至所述成膜室；以及成膜工序，對所述搬送來的液霧進行熱處理而在基底基板上進行成膜。
將以所述方式混合所得的原料溶液204a收容於液霧產生源204內，將基底基板210載置於成膜室207內，使加熱器208工作。其次，打開流量調節閥203a、流量調節閥203b，從載氣源202a、載氣源202b向成膜室207內供給載氣，利用載氣將成膜室207的環境充分置換後，分別調節載氣的流量與稀釋用載氣的流量。
其次，作為液霧產生工序，使超聲波振子206振動，使所述振動經由水205a而傳播至原料溶液204a，由此使原料溶液204a霧化而產生液霧。
其次，作為載氣供給工序，將用於搬送液霧的載氣供給至霧化部220。
其次，作為搬送工序，經由將霧化部220與成膜室207連接的供給管209，並通超載氣而將液霧從霧化部220搬送至成膜室207。
其次，作為成膜工序，對被搬送至成膜室207的液霧進行加熱而使其產生熱反應，從而在基底基板210的表面的一部分或全部進行成膜。
熱反應需要通過加熱來進行液霧中所含的鎵等的反應。因此，需要將反應時的基板表面的溫度設為至少400℃以上。液霧CVD法不同於其他CVD法，需要使原料以液霧狀液體的狀態到達基板表面。因此，基板表面的溫度會大幅降低。因此，反應時的基板表面的溫度與裝置的設定溫度不同。優選為在反應時也對基板表面的溫度進行測定並加以控制，但在難以進行所述操作的情況下，可僅導入載氣或導入不含溶質的水霧等，模擬地形成反應的情形並測定溫度來代替使用。
進而，熱反應也依賴於基板周圍的環境溫度。因此，在從噴嘴向設置於成膜室內的基底基板供給包含液霧的載氣，並通過液霧CVD法來形成以氧化鎵為主成分的結晶性氧化物膜的情況下，在使噴嘴或成膜室的內壁溫度高於室溫的狀態下進行成膜。原因在於：所述熱反應穩定。例如，噴嘴溫度優選為設為50℃～250℃。由此，可獲得結晶性更優異的結晶性氧化物膜。
此外，熱反應可在真空下、非氧氣環境下、還原氣體環境下、空氣環境下及氧氣環境下的任一環境下進行，只要根據成膜物來適當設定即可。另外，關於反應壓力，可在大氣壓下、加壓下或減壓下的任一條件下進行，但若為在大氣壓下進行成膜，則可簡化裝置結構，因此優選。
（緩衝層的形成） 如上所述，也可在基板與結晶性氧化物膜之間適當設置緩衝層。緩衝層的形成方法並無特別限定，可通過濺射法、蒸鍍法等公知的方法來成膜，在使用如上所述的液霧CVD法的情況下，僅適當變更原料溶液便可形成，從而簡便。具體而言，可將使從鋁、鎵、鉻、鐵、銦、銠、釩、鈦、銥中選擇的一種或兩種以上的金屬以錯合物或鹽的形態溶解或分散於水中所得的溶液適宜地用作原料水溶液。作為錯合物的形態，例如可列舉乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化錯合物等。作為鹽的形態，例如可列舉氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等。另外，將所述金屬溶解於氫溴酸、鹽酸、氫碘酸等中所得的溶液也可用作鹽的水溶液。在所述情況下，溶質濃度優選為0.005 mol/L～1 mol/L，溶解溫度優選為設為20℃以上。關於其他條件，也設為與所述相同，由此能夠形成緩衝層。在使緩衝層以規定的厚度成膜後，通過所述方法來進行成膜。
作為緩衝層形成方法的特殊情況，有使用與結晶性氧化物膜相同的材料的情況。此時，可使緩衝層的成膜溫度高於結晶性氧化物膜的成膜溫度。例如，可將緩衝層的成膜溫度設為450℃，將結晶性氧化物膜的成膜溫度設為400℃，也可將緩衝層設為500℃，將結晶性氧化物膜設為450℃等。由此，結晶性氧化物膜的結晶性進一步提高。
（熱處理） 另外，也可對本發明的層疊結構體在200℃～600℃下進行熱處理。由此，可進一步去除膜中的未反應物種等，從而可獲得品質更高的層疊結構體。熱處理可在空氣中、氧氣環境中進行，也可在氮氣或氬氣等惰性氣體環境下進行。熱處理時間可適當決定，例如可設為5分鐘～240分鐘。
（剝離） 在本發明的層疊結構體中，可將結晶性氧化物膜從基底基板剝離。剝離方式並無特別限定，可為公知的方式。作為剝離方式的方法，例如可列舉：給予機械衝擊來剝離的方式、施加熱而利用熱應力來剝離的方式、施加超聲波等的振動來剝離的方式、進行蝕刻來剝離的方式等。通過此種剝離，可以自支撐膜的形式獲得結晶性氧化物膜。
（其他製造方法） 以上，以液霧CVD法為例，對本發明的層疊結構體的製造方法進行了說明，在液霧CVD法以外的方法的情況下，也可通過對結晶性氧化物膜的成膜時的溫度、特別是基板表面的溫度進行控制，來製造本發明的層疊結構體。在難以準確測定基板等的溫度等的情況下，製作放棄了溫度條件的多個層疊結構體的樣品，並測定反射率光譜來篩選具有所期望的特性的層疊結構體，由此也能夠獲得本發明的層疊結構體。
[實施例] 以下，列舉實施例來對本發明進行具體說明，但其並不限定本發明。
[實施例1] 一邊參照圖5，一邊對本實施例中使用的成膜裝置201進行說明。成膜裝置201包括：載氣源202a，用於供給載氣；流量調節閥203a，用於對從載氣源202a送出的載氣的流量進行調節；稀釋用載氣源202b，用於供給稀釋用載氣；流量調節閥203b，用於對從稀釋用載氣源202b送出的稀釋用載氣的流量進行調節；液霧產生源204，用於收容原料溶液204a；容器205，收容有水205a；超聲波振子206，安裝於容器205的底面；成膜室207，包含加熱器208；以及石英制的供給管209，從液霧產生源204連接至成膜室207為止。
（預先溫度測定） 首先，利用虛擬基板與水霧來模擬地再現成膜條件，並對基板表面的溫度進行測定。具體而言，原料溶液204a設為純水，虛擬基板設為直徑為4英寸（100 mm）的c面藍寶石基板。將所述基板載置於成膜室207內，將加熱器208設定為450℃，進行升溫，並放置30分鐘而使成膜室內的溫度穩定化。繼而，打開流量調節閥203a、流量調節閥203b，從載氣源202a、載氣源202b向成膜室207內供給載氣，利用載氣將成膜室207的環境充分置換後，將載氣的流量調節為2 L/分鐘，將稀釋用載氣的流量調節為6 L/分鐘。作為載氣，使用壓縮空氣。其次，使超聲波振子206以2.4 MHz進行振動，使所述振動經由水205a而傳播至原料溶液204a（純水），由此使純水霧化而生成液霧。通超載氣並經由供給管209而將所述液霧導入至成膜室207內。使用熱電偶對此時的成膜室內各處的溫度進行測定。其結果，基板表面的溫度為424℃，噴嘴前端部的溫度為146℃，成膜室壁面的溫度為43℃。
（氧化鎵膜的成膜） 繼而，進行氧化鎵膜的成膜。作為基底基板210，準備4英寸（100 mm）的c面藍寶石基板。將所述基板載置於成膜室207內，將加熱器208設定為450℃，進行升溫，並放置30分鐘而使包含噴嘴在內的成膜室內的溫度穩定化。
原料溶液204a中，使用超純水作為溶媒，並使用溴化鎵作為溶質。原料溶液中的鎵濃度設為0.1 mol/L。將所述原料溶液204a收容於液霧產生源204內。繼而，打開流量調節閥203a、流量調節閥203b，從載氣源202a、載氣源202b向成膜室207內供給載氣，利用載氣將成膜室207的環境充分置換後，將載氣的流量調節為2 L/分鐘，將稀釋用載氣的流量調節為6 L/分鐘。作為載氣，使用氮氣。
其次，使超聲波振子206以2.4 MHz進行振動，使所述振動經由水205a而傳播至原料溶液204a，由此使原料溶液204a霧化而生成液霧。通超載氣，並經由供給管209而將所述液霧導入至成膜室207內，在基底基板210上使液霧產生熱反應，從而在基底基板210上形成氧化鎵的薄膜。成膜時間設為30分鐘。推測此時的成膜室內各處的溫度為通過所述預先溫度測定而獲得的溫度。
（評價） 針對形成於基底基板210上的薄膜，通過X射線衍射而確認到形成有α-Ga 2O 3。對α-Ga 2O 3的（006）面的擺動曲線進行測定，結果半值寬度為6秒，結晶性極其良好。此外，在擺動曲線測定時，通過使用將兩個槽切式結晶組合而成的四結晶單色儀來提高X射線的單色性，從而以更高精度進行測定。繼而，使用日本分光公司製造的分光光度計V-770，對所獲得的層疊結構體的成膜面側的反射率光譜進行測定。在測定時，將試樣安裝於積分球上後，將測定光對於試樣的入射角設為約5度，並對全反射率進行測定。另外，為了獲取基線而使用硫酸鋇的標準白板。將結果示於圖1中。對400 nm～800 nm的反射率的平均值進行計算，結果為17.1%。另外，利用光干涉式膜厚計對膜厚進行測定，結果膜厚為179 nm。
[比較例1] 在與實施例1同樣地進行氧化鎵膜的成膜時，將加熱器208設定為500℃，不進行升溫後的溫度穩定化地實施成膜。除此以外，在與實施例1相同的條件下進行成膜、評價。其結果，α-Ga 2O 3的（006）面的擺動曲線半值寬度為102秒，結晶性惡化。反射率光譜與實施例1一起示於圖1中。確認到反射率降低，400 nm～800 nm的反射率的平均值為11.6%。
[實施例2] 形成AlGaO膜作為緩衝層，另外，將氧化鎵的膜厚設為3 μm，除此以外，與實施例1同樣地進行成膜、評價。擺動曲線半值寬度為15秒而良好。將反射率光譜示於圖2中。400 nm～800 nm的反射率的平均值為17.1%。
[實施例3] 將氧化鎵的膜厚設為6 μm，除此以外，與實施例2同樣地進行成膜、評價。擺動曲線半值寬度為18秒而良好。將反射率光譜示於圖3中。400 nm～800 nm的反射率的平均值為17.0%。
[實施例4] 在與實施例1同樣地進行氧化鎵膜的成膜時，將加熱器208設定為430℃，除此以外，在與實施例1相同的條件下進行成膜、評價。擺動曲線半值寬度為9秒而良好。將反射率光譜示於圖7中。400 nm～800 nm的反射率的平均值為16.4%。
[實施例5] 在與實施例1同樣地進行氧化鎵膜的成膜時，將加熱器208設定為550℃，除此以外，在與實施例1相同的條件下進行成膜、評價。擺動曲線半值寬度為6秒而良好。將反射率光譜示於圖8中。400 nm～800 nm的反射率的平均值為18.3%。
[比較例2] 在與實施例1同樣地進行氧化鎵膜的成膜時，將加熱器208設定為550℃，不進行升溫後的溫度穩定化地實施成膜。除此以外，在與實施例1相同的條件下進行成膜、評價。其結果，擺動曲線半值寬度為88秒，結晶性惡化。將反射率光譜示於圖9中。400 nm～800 nm的反射率的平均值為15.1%。
如以上所述，當所獲得的層疊結構體的400 nm～800 nm的平均反射率高時，所獲得的膜的結晶性良好。若使用本發明的層疊結構體來形成半導體裝置，則有效用於提高半導體裝置的特性。
此外，本發明並不限定於所述實施方式。所述實施方式為示例，且具有與本發明的權利要求書中所記載的技術思想實質上相同的結構，起到相同的作用效果的任何實施方式均包含在本發明的技術範圍內。
100:半導體裝置 101、210:基底基板 103:結晶性氧化物膜 103a:絕緣性薄膜 103b:導電性薄膜 103c:結晶性氧化物膜側的面 105:閘極絕緣膜 107:閘極電極 109:源極/汲極電極 110:層疊結構體 201:成膜裝置 202a:載氣源 202b:稀釋用載氣源 203a、203b:流量調節閥 204:液霧產生源 204a:原料溶液 205:容器 205a:水 206:超聲波振子 207:成膜室 208:加熱器 209:供給管 210:基底基板 212:排氣口 216:振盪器 220:霧化部 230:載氣供給部
圖1是表示實施例1及比較例1的層疊結構體的反射率光譜的一例的圖。 圖2是表示實施例2的層疊結構體的反射率光譜的一例的圖。 圖3是表示實施例3的層疊結構體的反射率光譜的一例的圖。 圖4是表示使用本發明的層疊結構體的半導體裝置的一例的概略結構圖。 圖5是表示本發明的層疊結構體的成膜中適宜使用的成膜裝置（液霧CVD裝置）的一例的概略結構圖。 圖6是對本發明中所使用的霧化部的一例進行說明的圖。 圖7是表示實施例4的層疊結構體的反射率光譜的一例的圖。 圖8是表示實施例5的層疊結構體的反射率光譜的一例的圖。 圖9是表示比較例2的層疊結構體的反射率光譜的一例的圖。

Claims (12)

  1. 一種層疊結構體，其為至少包括基底基板及以氧化鎵為主成分的結晶性氧化物膜的層疊結構體，且 所述層疊結構體的所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上。
  2. 如請求項1所述的層疊結構體，其中所述基底基板為單晶，所述結晶性氧化物膜為單晶或進行了單軸取向的膜。
  3. 如請求項1所述的層疊結構體，其中所述基底基板為藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種。
  4. 如請求項2所述的層疊結構體，其中所述基底基板為藍寶石基板、鉭酸鋰基板或鈮酸鋰基板中的任一種。
  5. 如請求項1至4中任一項所述的層疊結構體，其中所述結晶性氧化物膜具有剛玉結構。
  6. 如請求項5所述的層疊結構體，其中具有所述剛玉結構的所述結晶性氧化物膜的（006）面的X射線擺動曲線半值寬度為5秒～20秒。
  7. 如請求項1至4中任一項所述的層疊結構體，其中所述基底基板的具有所述結晶性氧化物膜的面的面積為100 mm 2以上或直徑為2英寸以上。
  8. 如請求項5所述的層疊結構體，其中所述基底基板的具有所述結晶性氧化物膜的面的面積為100 mm 2以上或直徑為2英寸以上。
  9. 如請求項6所述的層疊結構體，其中所述基底基板的具有所述結晶性氧化物膜的面的面積為100 mm 2以上或直徑為2英寸以上。
  10. 一種結晶性氧化物膜的成膜方法，從噴嘴向設置於成膜室內的基底基板供給包含液霧的載氣，並通過液霧化學氣相沉積法來形成以氧化鎵為主成分的結晶性氧化物膜，且 在使噴嘴或成膜室的內壁溫度高於室溫的狀態下進行成膜。
  11. 如請求項10所述的結晶性氧化物膜的成膜方法，其特徵在於，將所述噴嘴的溫度設為50℃～250℃。
  12. 一種半導體裝置，其以絕緣性薄膜或導電性薄膜的形式包括以氧化鎵為主成分的結晶性氧化物膜，且 所述結晶性氧化物膜側的面中波長400 nm～800 nm的光的反射率的平均值為16%以上。
TW111136010A 2021-09-30 2022-09-23 層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法 TW202316584A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021160824 2021-09-30
JP2021-160824 2021-09-30

Publications (1)

Publication Number Publication Date
TW202316584A true TW202316584A (zh) 2023-04-16

Family

ID=85750510

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111210347U TWM643175U (zh) 2021-09-30 2022-09-23 層疊結構體及半導體裝置
TW111136010A TW202316584A (zh) 2021-09-30 2022-09-23 層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111210347U TWM643175U (zh) 2021-09-30 2022-09-23 層疊結構體及半導體裝置

Country Status (3)

Country Link
CN (1) CN115911081A (zh)
TW (2) TWM643175U (zh)
WO (1) WO2023053817A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841338B2 (ja) * 2005-07-14 2011-12-21 株式会社野田スクリーン 成膜方法、および装置
JP6152548B2 (ja) * 2012-08-06 2017-06-28 並木精密宝石株式会社 酸化ガリウム基板及びその製造方法
JP6067532B2 (ja) 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
JP6876895B2 (ja) 2015-02-25 2021-05-26 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP7080115B2 (ja) * 2018-06-28 2022-06-03 信越化学工業株式会社 成膜装置及び成膜方法
JP7105703B2 (ja) * 2019-01-08 2022-07-25 信越化学工業株式会社 酸化物半導体膜、積層体及び酸化物半導体膜の製造方法
JP6941208B2 (ja) * 2020-02-06 2021-09-29 信越化学工業株式会社 酸化ガリウム膜の製造方法および縦型半導体装置の製造方法

Also Published As

Publication number Publication date
TWM643175U (zh) 2023-07-01
CN115911081A (zh) 2023-04-04
WO2023053817A1 (ja) 2023-04-06

Similar Documents

Publication Publication Date Title
JP7168827B2 (ja) 結晶性酸化物膜
JP7374282B2 (ja) ガリウム含有膜の成膜方法
JP2024040219A (ja) 酸化ガリウム半導体膜の製造方法及び酸化ガリウム半導体膜
JP2024023981A (ja) 結晶性酸化物薄膜、積層体及び結晶性酸化物薄膜の製造方法
JP7105703B2 (ja) 酸化物半導体膜、積層体及び酸化物半導体膜の製造方法
TW202316584A (zh) 層疊結構體、半導體裝置及結晶性氧化物膜的成膜方法
JP6941208B2 (ja) 酸化ガリウム膜の製造方法および縦型半導体装置の製造方法
TW202332813A (zh) 積層體的製造方法、積層體的製造裝置、積層體以及半導體裝置
WO2023149180A1 (ja) 結晶性酸化物膜、積層構造体、半導体装置、及び結晶性酸化物膜の製造方法
TW202242209A (zh) 積層結構體、半導體裝置以及積層結構體的製造方法
CN218951491U (zh) 成膜装置
JP2023156732A (ja) 結晶性積層構造体、半導体装置及び結晶性積層構造体の製造方法
WO2024043049A1 (ja) 成膜方法、成膜装置、及びα－Ｇａ２Ｏ３膜
WO2021157215A1 (ja) 結晶性酸化物半導体膜および酸化ガリウム膜の製造方法、ならびに縦型半導体装置の製造方法
JP7348777B2 (ja) 積層構造体の製造方法及び半導体装置の製造方法
JP7128970B2 (ja) 積層構造体及び積層構造体の製造方法
JP7016489B2 (ja) 結晶性酸化物半導体膜、半導体装置
WO2022039017A1 (ja) 成膜方法及び原料溶液
WO2023021814A1 (ja) 積層体
JP7161456B2 (ja) 積層構造体及び半導体装置並びに積層構造体の製造方法
JP6774593B2 (ja) 結晶性酸化物膜
JP6446681B2 (ja) 積層構造体の製造方法
JP2023052378A (ja) 酸化物半導体膜の電気抵抗率調整方法、酸化ガリウム半導体膜、酸化ガリウム半導体膜の製造方法、酸化ガリウム半導体膜の電気抵抗率の変動抑制方法及び半導体装置の製造方法
TW202309330A (zh) 原料溶液的製造方法、成膜方法及製品批次
JP2020047948A (ja) 結晶性酸化物半導体膜、半導体装置