JP6379369B2 - 結晶性積層構造体、半導体装置 - Google Patents

結晶性積層構造体、半導体装置 Download PDF

Info

Publication number
JP6379369B2
JP6379369B2 JP2015070469A JP2015070469A JP6379369B2 JP 6379369 B2 JP6379369 B2 JP 6379369B2 JP 2015070469 A JP2015070469 A JP 2015070469A JP 2015070469 A JP2015070469 A JP 2015070469A JP 6379369 B2 JP6379369 B2 JP 6379369B2
Authority
JP
Japan
Prior art keywords
thin film
crystalline
oxide semiconductor
crystalline oxide
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015070469A
Other languages
English (en)
Other versions
JP2015199649A5 (ja
JP2015199649A (ja
Inventor
俊実 人羅
俊実 人羅
真也 織田
真也 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2015070469A priority Critical patent/JP6379369B2/ja
Publication of JP2015199649A publication Critical patent/JP2015199649A/ja
Publication of JP2015199649A5 publication Critical patent/JP2015199649A5/ja
Application granted granted Critical
Publication of JP6379369B2 publication Critical patent/JP6379369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

本発明は、結晶性積層構造体及び半導体装置に関する。
被成膜試料上に結晶性の高い酸化ガリウム系薄膜を形成する方法として、ミストＣＶＤ法等の水微粒子を用いた成膜手法が知られている（特許文献１）。この方法では、ガリウムアセチルアセトナートなどのガリウム化合物を塩酸などの酸に溶解して原料溶液を作成し、この原料溶液を微粒子化することによって原料微粒子を生成し、この原料微粒子をキャリアガスによって被成膜試料の成膜面に供給し、原料ミストを反応させて成膜面上に薄膜を形成することによって、被成膜試料上に結晶性の高い酸化ガリウム系薄膜を形成している。
酸化ガリウム系薄膜を用いて半導体デバイスを形成するためには、酸化ガリウム系薄膜の導電性の制御が必須であり、特許文献１及び非特許文献１では、α−酸化ガリウム薄膜に不純物のドーピングを行う技術が開示されている。
しかしながら、特許文献１及び非特許文献１の方法によれば、導電性に優れたα−酸化ガリウム薄膜を形成することができるが、膜表面が平滑ではないといった特有の問題があり、半導体装置に用いるには、まだまだ満足のいくものではなかった。また、膜表面を平滑にするため、エッチング等の表面処理を行うことも考えられるが、この場合、薄膜が削られてしまったり、半導体特性が損なわれたりするなどの問題があった。
特開２０１３−２８４８０号公報
Electrical Conductive Corundum-Structured α-Ga2O3 Thin Films on Sapphire with Tin-Doping Grown by Spray-Assisted Mist Chemical Vapor Deposition（Japanese Journal of Applied Physics 51 (2012) 070203）
本発明は、半導体特性に優れた結晶性積層構造体を提供することを目的とする。
本発明者らは上記目的を達成すべく鋭意検討した結果、異常粒抑制剤を用いたドーピング処理により、結晶性酸化物半導体薄膜の表面が平滑な結晶性積層構造体が得られることを見出し、さらに検討を重ねて本発明を完成させるに至った。
本発明によれば、下地基板と、その上に直接又は別の層を介してコランダム構造を有する結晶性酸化物半導体薄膜とを備え、前記結晶性酸化物半導体薄膜の表面粗さ（Ｒａ）が０．１μｍ以下である結晶性積層構造体を提供できる。
本発明の結晶性積層構造体は、結晶性酸化物半導体薄膜の表面が平滑であり、半導体特性に優れている。
本発明の一実施形態の結晶性積層構造体の構成例を示す。 本発明の実施例で用いたミストＣＶＤ装置の構成図である。 実施例において測定したＡＦＭ像を示す。 比較例において測定したＡＦＭ像を示す。
本発明の結晶性積層構造体は、下地基板と、その上に直接又は別の層を介してコランダム構造を有する結晶性酸化物半導体薄膜とを備え、前記結晶性酸化物半導体薄膜の表面粗さ（Ｒａ）が０．１μｍ以下である。前記表面粗さ（Ｒａ）は、０．１μｍ以下であれば特に限定されないが、本発明においては、３０ｎｍ以下であるのが好ましく、１０ｎｍ以下であるのがより好ましい。なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）による１０μｍ角の領域についての表面形状測定結果を用い、ＪＩＳ Ｂ０６０１に基づき算出して得た値をいう。
「結晶性積層構造体」とは、一層以上の結晶層を含む構造体であり、結晶層以外の層（例：アモルファス層）を含んでいてもよい。また、結晶層は、単結晶層であることが好ましいが、多結晶層であってもよい。前記結晶性酸化物半導体薄膜はアニール処理後であってもよく、これにより、結晶性薄膜とオーミック電極との間にオーミック電極が酸化した金属酸化膜が形成されていてもよい。オーミック電極としてはインジウムやチタンなどが挙げられる。
＜下地基板＞
下地基板は、上記の結晶性酸化物半導体薄膜の支持体となるものであれば特に限定されないが、通常、絶縁体基板であり、本発明においては、コランダム構造を有する基板が好ましい。コランダム構造を有する基板としては、サファイア基板（例：ｃ面サファイア基板）や、α型酸化ガリウム基板などが挙げられる。また、下地基板は、コランダム構造を有さないものであってもよい。コランダム構造を有さない下地基板としては、例えば、六方晶構造を有する基板（例：６Ｈ−ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板）などが挙げられる。六方晶構造を有する基板上には、直接または別の層（例：緩衝層）を介して、結晶性酸化物半導体薄膜を形成するのが好ましい。下地基板の厚さは、本発明においては特に限定されないが、好ましくは、５０〜２０００μｍであり、より好ましくは２００〜８００μｍである。
＜結晶性酸化物半導体薄膜＞
結晶性酸化物半導体薄膜は、コランダム構造を有する酸化物半導体を主成分として含む薄膜であれば特に限定されない。本発明においては、前記結晶性酸化物薄膜が、磁性金属（例えばＦｅ、Ｃｏ、Ｎｉ等）を主成分として含まず、非磁性金属（例えばＧａ、Ｔｉ、Ｖ、Ｉｎ等）を主成分として含むことも、半導体特性がより優れたものになるので好ましい。また、前記結晶性酸化物半導体薄膜は、単結晶であることが好ましいが、多結晶であってもよい。前記結晶性酸化物半導体薄膜の組成は、この薄膜中に含まれる金属元素中の金属元素中のガリウム、インジウム、アルミニウムおよび鉄の合計の原子比が０．５以上であることが好ましく、金属元素中のガリウムの原子比が０．５以上であることがより好ましい。この好ましい原子比は、具体的には例えば、０．５、０．６、０．７、０．８、０．９、１であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。本発明においては、金属元素中のガリウムの原子比が０．５以上であることがより好ましいが、これは、より好適に前記原料溶液中の異常粒抑制剤の機能を発現させることができ、前記結晶性酸化物半導体薄膜の表面粗さをより低減することができるからである。
また、結晶性酸化物半導体薄膜の組成は、例えばＩｎＸＡｌＹＧａＺＦｅＶＯ３（０≦Ｘ≦２.５、０≦Ｙ≦２.５、０≦Ｚ≦２.５、０≦Ｖ≦２.５、Ｘ＋Ｙ＋Ｚ＋Ｖ＝１．５〜２．５）であることが好ましく、１≦Ｚであることがより好ましい。この一般式において、好ましいＸ、Ｙ、Ｚ及びＶは、それぞれ、具体的には例えば、０、０．０１、０．０５、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５である。また、好ましいＸ＋Ｙ＋Ｚ＋Ｖは、具体的には例えば、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５である。なお、前記Ｘ、Ｙ、Ｚ及びＶ並びにＸ＋Ｙ＋Ｚ＋Ｖは、それぞれ、ここで例示した数値の何れか２つの間の範囲内であってもよい。なお、上記一般式は、コランダム構造を形成する格子点上の原子の組成を表現しているのであって、「Ｘ＋Ｙ＋Ｚ＋Ｖ＝２」と表記していないことからも明らかなように、ノンストイキオメトリー酸化物も含んでいてもよく、これは、金属不足酸化物、酸素不足酸化物も含んでいてもよい。
結晶性酸化物半導体薄膜は、下地基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。
結晶性酸化物半導体薄膜は、その少なくとも一部（より具体的には厚さ方向の一部）に不純物がドーピングされているのが好ましいが、構造としては、単層構造であってもよく、複数層構造であってもよい。複数層構造の場合、結晶性酸化物半導体薄膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、（導電性薄膜の厚さ）／（絶縁性薄膜の厚さ）の比が０．００１〜１００であるのが好ましく、０．１〜５がさらに好ましい。このさらに好ましい比は、具体的には例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２，３、４、５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
導電性薄膜は、導電性を付与すべく不純物でドーピングされていてもよい。不純物のドーピング濃度は、導電性薄膜に対して要求される特性によって適宜決定されるが、好ましくは１Ｅ１５／ｃｍ３から１Ｅ２０／ｃｍ３である。また、ドーピングする不純物の種類は、特に限定されないが、例えば、Ｇｅ、Ｓｎ、Ｓｉ、Ｔｉ、Ｚｒ及びＨｆから選択される少なくとも１種からなるドーパントなどが挙げられる。絶縁性薄膜は、通常、不純物のドーピングが不要であるが、導電性が現れない程度にドーピングされていてもよい。
結晶性酸化物半導体薄膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、前記結晶性酸化物半導体薄膜の膜厚が１μｍ以上であるのが好ましく、１〜５０μｍであるのがより好ましい。このような好ましい膜厚とすることで、半導体特性を損なうことなく、表面平滑性がより優れたものとなるだけでなく、アニール処理時に電気抵抗を低減することもでき、より優れた半導体特性を得ることができる。
本発明の結晶性積層構造体は、原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された下地基板上にコランダム構造を有する結晶性酸化物半導体薄膜を形成する際に、前記結晶性酸化物半導体薄膜に異常粒抑制剤を用いてドーピング処理を行うことにより、前記結晶性酸化物半導体薄膜の表面粗さ（Ｒａ）を０．１μｍ以下にすることで製造される。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的有利に表面粗さが０．１μｍ以下の結晶性酸化物半導体薄膜を備える結晶性積層構造体を製造することができる。
異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物半導体薄膜の表面粗さを０．１μｍ以下とすることができれば特に限定されないが、本発明においては、ＢｒおよびＩから選択される少なくとも１種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、ＢｒやＩを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。また、本発明においては、異常粒抑制剤として、Ｂｒを用いることが最も好ましく、Ｂｒを使用することにより、特にα−Ｇａ２Ｏ３を主成分として含む結晶性酸化物半導体薄膜の表面を非常に平滑にすることができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で５０％以下であることが好ましく、３０％以下であることがより好ましく、１０〜２０％の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物半導体薄膜の異常粒の成長を抑制して表面を平滑にすることができる。
結晶性酸化物半導体薄膜の形成方法は、特に限定されないが、例えば、ガリウム化合物、インジウム化合物、アルミニウム化合物、及び鉄化合物を結晶性酸化物半導体薄膜の組成に合わせて組み合わせた原料化合物を酸化反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性酸化物半導体薄膜を結晶成長させることができる。ガリウム化合物及びインジウム化合物としては、ガリウム金属やインジウム金属を出発材料として成膜直前にガリウム化合物及びインジウム化合物に変化させたものであってもよい。ガリウム化合物、インジウム化合物、アルミニウム化合物、及び鉄化合物としては、それぞれの金属についての有機金属錯体（例：アセチルアセトナート錯体）やハロゲン化物（フッ化、塩化、臭化、又はヨウ化物）が挙げられる。
より具体的には、結晶性酸化物半導体薄膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、水、過酸化水素水、有機溶媒であることが好ましい。薄膜に不純物ドーピングをする場合は、ドーパント原料の存在下で、上記原料化合物を酸化反応させればよい。ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に微粒子化される。
ドーパント原料としては、ドーピングされる不純物の金属単体又は化合物（例：ハロゲン化物、酸化物）などが挙げられる。電子伝導性の制御にはＧｅ、Ｓｎ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆなどのｎ型ドーパントが考えられるがこれに限定されない。異常粒抑制剤であるＢｒやＩの１０倍以上のｎ型ドーパントを導入することで、キャリア密度の制御が容易になる。本発明においては、異常粒抑制剤として機能させる必要があるので、ドーパント原料は、通常、異常粒抑制剤とは異なるものを用いる。
本発明においては、前記結晶性酸化物半導体薄膜中の前記異常粒抑制剤の含有量が、１Ｅ＋１４〜７Ｅ＋１８（ａｔｏｍｓ／ｃｃ）であるのが好ましく、１Ｅ＋１４〜３Ｅ＋１８（ａｔｏｍｓ／ｃｃ）であるのがより好ましく、１Ｅ＋１６〜２Ｅ＋１８（ａｔｏｍｓ／ｃｃ）であるのが最も好ましい。
本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、６００℃以下が好ましく、５５０℃以下がより好ましく、５００℃以下が最も好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性酸化物半導体薄膜の電気抵抗を低減させることができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、１０秒〜１０時間であるのが好ましく、１０秒〜１時間であるのがより好ましい。
＜結晶性積層構造体の構成例＞
本実施形態の結晶性積層構造体及びこれを用いた半導体装置の好適な例を図１に示す。図１の例では、下地基板１上に結晶性酸化物半導体薄膜３が形成されている。結晶性酸化物半導体薄膜３は、下地基板１側から順に絶縁性薄膜３ａと導電性薄膜３ｂが積層されて構成されている。導電性薄膜３ｂ上にゲート絶縁膜５が形成されている。ゲート絶縁膜５上にはゲート電極７が形成されている。また、導電性薄膜３ｂ上には、ゲート電極７を挟むように、ソース・ドレイン電極９が形成されている。このような構成によれば、ゲート電極７に印加するゲート電圧によって導電性薄膜３ｂに形成される空乏層の制御が可能となり、トランジスタ動作（ＦＥＴデバイス）が可能となる。
本実施形態の結晶性積層構造体を用いて形成される半導体装置としては、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体-金属接合を利用したショットキーバリアダイオード、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、受発光素子が挙げられる。
以下、本発明の実施例を説明する。以下の実施例では、ミストＣＶＤ法によって不純物がドーピングされた結晶性酸化物半導体薄膜を形成しているが、本発明はこれら実施例に限定されるものではない。
（実施例１）
１．ＣＶＤ装置
まず、図２を用いて、本実施例で用いたＣＶＤ装置１９を説明する。ＣＶＤ装置１９は、下地基板等の被成膜試料２０を載置する試料台２１と、キャリアガスを供給するキャリアガス源２２と、キャリアガス源２２から送り出されるキャリアガスの流量を調節するための流量調節弁２３と、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる成膜室２７と、成膜室２７の周辺部に設置されたヒータ２８を備えている。試料台２１は、石英からなり、被成膜試料２０を載置する面が水平面から傾斜している。成膜室２７と試料台２１をどちらも石英で作製することにより、被成膜試料２０上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１：０．０５となるように水溶液を調整した。この際、酸化ゲルマニウムを溶解促進のために、４８％臭化水素酸溶液を体積比で１０％を含有させた。
また、臭化ガリウムおよび臭化水素酸溶液に代えて、ヨウ化ガリウムおよびヨウ化水素酸溶液をそれぞれ用いたこと以外は、上記と同様にして、水溶液を調整した。
３．成膜準備
次に、被成膜試料２０として、１辺が１０ｍｍの正方形で厚さ６００μｍのｃ面サファイア基板を試料台２１上に設置させ、ヒータ２８を作動させて成膜室２７内の温度を５００℃にまで昇温させた。次に、流量調節弁２３を開いてキャリアガス源２２からキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／ｍｉｎに調節した。キャリアガスとしては、酸素ガスを用いた。
４．薄膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を水２５ａを通じて原料溶液２４ａに伝播させることによって原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室２７内に導入され、成膜室２７内で反応して、被成膜試料２０の成膜面でのＣＶＤ反応によって被成膜試料２０上に薄膜を形成した。
５．評価
成膜した薄膜の相の同定をした。同定は、薄膜用ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって行った。測定は、ＣｕＫα線を用いて行った。その結果、形成した薄膜は、コランダム構造を有するα−酸化ガリウムであった。
直径０．５ｍｍのインジウム電極を１ｍｍの端子間距離を設けて圧着後、窒素雰囲気で５００℃２０分アニール処理を行った。アニール後にもＸＲＤ測定を行い、相転移が起こらず、α−酸化ガリウムの結晶構造を維持していることを確認した。なお、本実施例の薄膜は干渉式膜厚計を用いて膜厚を計測した。
６．表面粗さ
得られた厚さ１．５μｍのα−酸化ガリウム薄膜サンプルについて、異常粒抑制剤（Ｂｒ、Ｉ）を含むサンプルと含まないサンプルを顕微鏡を用いて表面粗さを計測した。表１のとおり、異常粒抑制剤を含まないサンプルは凹凸が大きいのに対して、異常粒抑制剤有の場合は数ｎｍから数十ｎｍのＲａの値を示し、異常粒も観察されず、表面平滑性に優れた厚膜であった。
なお、比較例として、異常粒抑制剤無しのα−酸化ガリウム薄膜サンプル（厚さ１μｍ以下）をＣＭＰ法による表面処理に付したところ、薄膜が消失してしまい、サファイア基板が全て露出した状態となった。
（試験例）
上記と同様にして、異常粒抑制剤有りの各サンプルを約１０個ずつ得た。得られたサンプルにつき、ＳＩＭＳを用いて、膜中の異常粒抑制剤の含有量（原子比）の範囲を調べた。結果を表２に示す。
（実施例２）
臭化ガリウム０．１ｍｏｌ／Ｌの水溶液を調整し、この際、臭化水素酸を体積比で１０％となるように含有させ、さらに、臭化ゲルマニウムを体積比で１％となるように含有させて水溶液を調整して、これを原料として用いたこと、成膜温度を６３０℃としたこと以外は、実施例１と同様にして結晶性積層構造体を得た。薄膜用ＸＲＤ回折装置を用いて、得られた結晶性積層構造体の結晶性酸化物薄膜の相を同定したところ、α−Ｇａ２Ｏ３であった。ついで、結晶性酸化物薄膜の膜厚を測定したところ、６．０μｍであった。なお、成膜時間は１８０分であった。そして、ＡＦＭを用いて、結晶性酸化物薄膜の表面粗さ（Ｒａ）を測定したところ、１１．０ｎｍであった。
（実施例３）
臭化ガリウム０．１ｍｏｌ／Ｌの水溶液を調整し、この際、臭化水素酸を体積比で１０％となるように含有させ、さらに、臭化ゲルマニウムを体積比で１％となるように含有させて水溶液を調整して、これを原料として用いたこと、成膜温度を５６０℃としたこと以外は実施例１と同様にして結晶性積層構造体を得た。薄膜用ＸＲＤ回折装置を用いて、得られた結晶性積層構造体の結晶性酸化物薄膜の相を同定したところ、α−Ｇａ２Ｏ３であった。ついで、結晶性酸化物薄膜の膜厚を測定したところ、２．５μｍであった。なお、成膜時間は９０分であった。また、ＡＦＭを用いて、この結晶性酸化物薄膜の表面粗さ（Ｒａ）を測定したところ、４．７９ｎｍであった。
（実施例４）
臭化ガリウム０．１ｍｏｌ／Ｌの水溶液を調整し、この際、臭化水素酸を体積比で１０％となるように含有させ、さらに、臭化ゲルマニウムを体積比で１％となるように含有させて水溶液を調整して、これを原料として用いたこと、成膜温度を５８０℃としたこと以外は、実施例１と同様にして、結晶性積層構造体を得た。薄膜用ＸＲＤ回折装置を用いて、得られた結晶性積層構造体の結晶性酸化物薄膜の相を同定したところ、α−Ｇａ２Ｏ３であった。ついで、結晶性酸化物薄膜の膜厚を測定したところ、５．５μｍであった。なお、成膜時間は、１４０分であった。また、ＡＦＭを用いて、この結晶性酸化物薄膜の表面粗さ（Ｒａ）を測定したところ、２．４ｎｍであった。なお、参考までに、ＡＦＭ像を図３に示す。
（実施例５）
臭化ガリウム０．１ｍｏｌ／Ｌおよび臭化インジウム０．１ｍｏｌ／Ｌの水溶液を調整し、この際、臭化スズ（ＩＩ）を体積比で１％となるように含有させて水溶液を調整して、これを原料として用いたこと、キャリアガスの流量を４Ｌ／ｍｉｎとしたこと以外は、実施例１と同様にして、結晶性積層構造体を得た。薄膜用ＸＲＤ回折装置を用いて、得られた結晶性積層構造体の結晶性酸化物薄膜の相を同定したところ、α−Ｇａ２Ｏ３であった。ついで、結晶性酸化物薄膜の膜厚を測定したところ、９．８μｍであった。なお、成膜時間は１０時間であった。また、ＡＦＭを用いて、この結晶性酸化物薄膜の表面粗さ（Ｒａ）を測定したところ、３１．０ｎｍであった。
（実施例６）
臭化ガリウム０．１ｍｏｌ／Ｌ水溶液を調整し、この際、臭化水素酸を体積比で１０％となるように含有させて水溶液を調整し、これを原料として用いたこと、キャリアガスの流量を１Ｌ／ｍｉｎとしたこと、成膜温度を４９０℃としたこと以外は、実施例１と同様にして結晶性積層構造体を得た。薄膜用ＸＲＤ回折装置を用いて、得られた結晶性積層構造体の結晶性酸化物薄膜の相を同定したところ、α−Ｇａ２Ｏ３であった。ついで、結晶性酸化物薄膜の膜厚を測定したところ、２６２ｎｍであった。なお、成膜時間は２０分であった。また、ＡＦＭを用いて、この結晶性酸化物薄膜の表面粗さ（Ｒａ）を測定したところ、６．６ｎｍであった。
（比較例１）
基板として、β−Ｇａ２Ｏ３基板を用いたこと、ヨウ化ガリウム０．０５ｍｏｌ／Ｌ水溶液を調整して、異常粒抑制剤を用いずに、これを原料として用いたこと、成膜温度を５８０℃としたこと以外は、実施例１と同様にして結晶性積層構造体を得た。薄膜用ＸＲＤ回折装置を用いて、得られた結晶性積層構造体の結晶性酸化物薄膜の相を同定したところ、β−Ｇａ２Ｏ３であった。ついで、結晶性酸化物薄膜の膜厚を測定したところ、１．２μｍであった。なお、成膜時間は１時間であった。また、ＡＦＭを用いて、この結晶性酸化物薄膜の表面粗さ（Ｒａ）を測定したところ、１２１ｎｍであった。なお、参考までに、ＡＦＭ像を図４に示す。
実施例および比較例の結果から、本発明の結晶性積層構造体は、結晶性酸化物薄膜の表面平滑性に優れていることが分かる。
本発明の結晶性積層構造体は、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体-金属接合を利用したショットキーバリアダイオード、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、受発光素子などの半導体装置に有用である。
１ 下地基板
３ 結晶性酸化物半導体薄膜
３ａ 絶縁性薄膜
３ｂ 導電性薄膜
５ ゲート絶縁膜
７ ゲート電極
９ ソース・ドレイン電極
１９ ＣＶＤ装置
２０ 被成膜試料
２１ 試料台
２２ キャリアガス源
２３ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ

Claims (7)

  1. 下地基板と、その上に直接又は別の層を介してコランダム構造を有する結晶性酸化物半導体薄膜とを備え、
    前記結晶性酸化物半導体薄膜の膜厚が１μｍ以上であり、
    前記結晶性酸化物半導体薄膜が、少なくともガリウムを含み、
    前記結晶性酸化物半導体薄膜の表面粗さ（Ｒａ）が０．１μｍ以下であることを特徴とする結晶性積層構造体。
  2. 前記結晶性酸化物半導体薄膜がＢｒおよびＩから選択される少なくとも１種からなる異常粒抑制剤を含む請求項１に記載の結晶性積層構造体。
  3. 前記膜厚が１〜５０μｍである請求項１に記載の結晶性積層構造体。
  4. 前記下地基板がｃ面サファイア基板である請求項１〜３のいずれかに記載の結晶性積層構造体。
  5. ガリウムを含む原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された下地基板上にコランダム構造を有する結晶性酸化物半導体薄膜を形成する結晶性積層構造体の製造方法であって、
    前記結晶性酸化物半導体薄膜に、ＢｒおよびＩから選択される少なくとも１種からなる異常粒抑制剤を含めてドーピング処理を行うことを特徴とする、前記結晶性酸化物半導体薄膜が、少なくともガリウムを含み、前記結晶性酸化物半導体薄膜の膜厚が１μｍ以上であり、前記結晶性酸化物半導体薄膜の表面粗さ（Ｒａ）が０．１μｍ以下である結晶性積層構造体の製造方法。
  6. ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行う請求項５記載の製造方法。
  7. 請求項１〜４のいずれかに記載の結晶性積層構造体を用いてなる半導体装置。
JP2015070469A 2014-03-31 2015-03-30 結晶性積層構造体、半導体装置 Active JP6379369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015070469A JP6379369B2 (ja) 2014-03-31 2015-03-30 結晶性積層構造体、半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014072780 2014-03-31
JP2014072780 2014-03-31
JP2015070469A JP6379369B2 (ja) 2014-03-31 2015-03-30 結晶性積層構造体、半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018126539A Division JP6539921B2 (ja) 2014-03-31 2018-07-03 結晶性酸化物半導体薄膜、半導体装置

Publications (3)

Publication Number Publication Date
JP2015199649A JP2015199649A (ja) 2015-11-12
JP2015199649A5 JP2015199649A5 (ja) 2017-06-01
JP6379369B2 true JP6379369B2 (ja) 2018-08-29

Family

ID=52146229

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015070469A Active JP6379369B2 (ja) 2014-03-31 2015-03-30 結晶性積層構造体、半導体装置
JP2018126539A Active JP6539921B2 (ja) 2014-03-31 2018-07-03 結晶性酸化物半導体薄膜、半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018126539A Active JP6539921B2 (ja) 2014-03-31 2018-07-03 結晶性酸化物半導体薄膜、半導体装置

Country Status (5)

Country Link
US (2) US10090388B2 (ja)
EP (1) EP2933825B1 (ja)
JP (2) JP6379369B2 (ja)
CN (4) CN110310996B (ja)
TW (3) TWI571525B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP7166522B2 (ja) * 2017-08-21 2022-11-08 株式会社Flosfia 結晶膜の製造方法
TWI831755B (zh) * 2017-11-15 2024-02-11 日商Ｆｌｏｓｆｉａ股份有限公司 ｐ型氧化物半導體膜及其形成方法
KR102415439B1 (ko) * 2018-08-01 2022-06-30 이데미쓰 고산 가부시키가이샤 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
JP7115688B2 (ja) * 2019-01-25 2022-08-09 株式会社デンソー 成膜装置及び半導体装置の製造方法
JP7306640B2 (ja) * 2019-08-28 2023-07-11 信越化学工業株式会社 結晶性酸化物膜
JP7045014B2 (ja) * 2019-08-28 2022-03-31 信越化学工業株式会社 積層構造体の製造方法
TW202242209A (zh) 2021-04-28 2022-11-01 日商信越化學工業股份有限公司 積層結構體、半導體裝置以及積層結構體的製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188257A (ja) * 1998-12-22 2000-07-04 Sharp Corp 結晶性シリコン系半導体薄膜の製造方法
JP2000232222A (ja) * 1999-02-10 2000-08-22 Nec Corp 半導体装置の製造方法
CN1156894C (zh) * 1999-03-05 2004-07-07 精工爱普生株式会社 薄膜半导体装置的制造方法
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
US7476615B2 (en) * 2006-11-01 2009-01-13 Intel Corporation Deposition process for iodine-doped ruthenium barrier layers
JP2009091212A (ja) * 2007-10-10 2009-04-30 Nippon Light Metal Co Ltd 酸化ガリウム単結晶基板及びその製造方法
JP2010080719A (ja) * 2008-09-26 2010-04-08 Yamaguchi Univ 半導体発光素子及びその製造方法
WO2011077966A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8410474B2 (en) * 2010-01-21 2013-04-02 Hitachi, Ltd. Graphene grown substrate and electronic/photonic integrated circuits using same
US10032239B2 (en) * 2010-06-10 2018-07-24 United Parcel Service Of America, Inc. Enhanced payments for shipping
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5929911B2 (ja) * 2011-06-15 2016-06-08 住友電気工業株式会社 導電性酸化物およびその製造方法ならびに酸化物半導体膜
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP5765117B2 (ja) * 2011-07-27 2015-08-19 アイシン精機株式会社 暖房椅子
WO2013035843A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP5975466B2 (ja) * 2011-09-08 2016-08-23 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2013191824A (ja) * 2012-02-15 2013-09-26 Sharp Corp 酸化物半導体及びこれを含む半導体接合素子
JP2013201211A (ja) 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法

Also Published As

Publication number Publication date
TWI665327B (zh) 2019-07-11
US20150279944A1 (en) 2015-10-01
US11038026B2 (en) 2021-06-15
TWI625413B (zh) 2018-06-01
CN110310996B (zh) 2020-09-08
TWI571525B (zh) 2017-02-21
CN104952927A (zh) 2015-09-30
CN104952927B (zh) 2019-08-13
US20190013384A1 (en) 2019-01-10
JP2018203614A (ja) 2018-12-27
EP2933825A1 (en) 2015-10-21
TW201713790A (zh) 2017-04-16
TW201829824A (zh) 2018-08-16
CN110310996A (zh) 2019-10-08
CN110299414A (zh) 2019-10-01
EP2933825B1 (en) 2017-07-05
JP6539921B2 (ja) 2019-07-10
JP2015199649A (ja) 2015-11-12
US10090388B2 (en) 2018-10-02
TW201536945A (zh) 2015-10-01
CN110176493A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
JP6539920B2 (ja) 結晶性酸化物薄膜、半導体装置
JP6379369B2 (ja) 結晶性積層構造体、半導体装置
JP7352226B2 (ja) 結晶性半導体膜および半導体装置
JP6916426B2 (ja) 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP2015196603A (ja) 結晶性積層構造体、半導体装置
JP2016064961A (ja) 結晶性積層構造体の製造方法および半導体装置
JP2016066756A (ja) 結晶性積層構造体の製造方法および半導体装置
JP2015164158A (ja) 半導体装置用積層構造体、半導体装置
JP2016156073A (ja) 量子井戸構造、積層構造体および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6379369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250