TWI603479B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI603479B
TWI603479B TW105138430A TW105138430A TWI603479B TW I603479 B TWI603479 B TW I603479B TW 105138430 A TW105138430 A TW 105138430A TW 105138430 A TW105138430 A TW 105138430A TW I603479 B TWI603479 B TW I603479B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide
electrode
transistor
Prior art date
Application number
TW105138430A
Other languages
English (en)
Other versions
TW201709532A (zh
Inventor
肥純一
佐佐木俊成
栃林克明
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201709532A publication Critical patent/TW201709532A/zh
Application granted granted Critical
Publication of TWI603479B publication Critical patent/TWI603479B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Description

半導體裝置及半導體裝置的製造方法
本說明書等所公開的發明係關於一種半導體裝置以及半導體裝置的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、影像顯示裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
此外，例如當利用使用氧化物半導體的電晶體製造半導體裝置(例如，液晶面板等)時，需要在使用氧化物半導體的電晶體上設置層間絕緣膜。
層間絕緣膜不僅在積體電路中使電晶體和佈線之間以及佈線之間絕緣，而且在實現電晶體的特性穩定化的方面上是重要的因素。
於是，本發明的課題之一是抑制在使用氧化物半導體的電晶體上具有層間絕緣膜的半導體裝置的電特性變動。
本發明的一個方式採用如下結構：因半導體膜上的源極電極及汲極電極產生的步階區域具有空隙部，並包括作為成分包含氧化矽的第一絕緣膜以及以堵住第一絕緣膜的空隙部的方式與第一絕緣膜接觸地設置且作為成分包含氮化矽的第二絕緣膜。藉由採用該結構，可以防止產生在第一絕緣膜的空隙部進一步擴大到外側。更明確而言，例如可以採用如下結構。
本發明的一個方式是一種半導體裝置，包括：其中至少一部分隔著閘極絕緣膜與閘極電極重疊的半導體膜；具有與半導體膜的頂面部的一部分接觸的區域的源極電極及汲極電極；覆蓋源極電極、汲極電極及半導體膜，在因半導體膜上的源極電極及汲極電極產生的步階區域具有空隙 部，且作為成分包含氧化矽的第一絕緣膜；以及以堵住第一絕緣膜的空隙部的方式與第一絕緣膜接觸地設置且作為成分包含氮化矽的第二絕緣膜。
本發明的另一個方式是一種半導體裝置，包括：半導體膜；具有與半導體膜的頂面部的一部分接觸的區域的源極電極及汲極電極；覆蓋源極電極、汲極電極及半導體膜，在因半導體膜上的源極電極及汲極電極產生的步階區域具有空隙部，且作為成分包含氧化矽的第一絕緣膜；以堵住第一絕緣膜的空隙部的方式與第一絕緣膜接觸地設置且作為成分包含氮化矽的第二絕緣膜；以及隔著第二絕緣膜與半導體膜重疊的閘極電極。
本發明的另一個方式是一種具有上述結構的半導體裝置，其中源極電極及汲極電極具有包括與半導體膜接觸的第一導電膜及第一導電膜上的第二導電膜的疊層結構，並且第二導電膜的側端面在於第一導電膜的頂面。
本發明的另一個方式是一種具有上述結構的半導體裝置，其中第一絕緣膜的膜密度較佳為2.26g/cm3以上且2.50g/cm3以下。
本發明的另一個方式是一種具有上述結構的半導體裝置，其中第一絕緣膜較佳為氧氮化矽膜，並且第二絕緣膜較佳為氮化矽膜。
本發明的另一個方式是一種具有上述結構的半導體裝置，其中第一絕緣膜的厚度大於第二絕緣膜的厚度。
本發明的另一個方式是一種具有上述結構的半導體裝 置，其中半導體膜較佳為氧化物半導體膜。
本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：形成其中至少一部分隔著閘極絕緣膜與閘極電極重疊的半導體膜；形成具有與半導體膜的頂面部的一部分接觸的區域的源極電極及汲極電極；形成第一絕緣膜，該第一絕緣膜覆蓋源極電極、汲極電極及半導體膜，在因半導體膜上的源極電極及汲極電極產生的步階區域具有空隙部，且作為成分包含氧化矽；以及形成第二絕緣膜，該第二絕緣膜以堵住第一絕緣膜的空隙部的方式與第一絕緣膜接觸地設置且作為成分包含氮化矽。
本發明的另一個方式是一種半導體裝置的製造方法，包括：形成半導體膜；形成具有與半導體膜的頂面部的一部分接觸的區域的源極電極及汲極電極；形成第一絕緣膜，該第一絕緣膜覆蓋源極電極、汲極電極及半導體膜，在因半導體膜上的源極電極及汲極電極產生的步階區域具有空隙部，且作為成分包含氧化矽；形成第二絕緣膜，該第二絕緣膜以堵住第一絕緣膜的空隙部的方式與第一絕緣膜接觸地設置且作為成分包含氮化矽；以及在第二絕緣膜上形成與半導體膜重疊的閘極電極。
本發明的另一個方式是一種半導體裝置的製造方法，其中源極電極及汲極電極具有包括與半導體膜接觸的第一導電膜及第一導電膜上的第二導電膜的疊層結構，進行第一導電膜及第二導電膜的蝕刻處理，並且藉由蝕刻處理，使第二導電膜的側端面在於第一導電膜的頂面。
本發明的另一個方式是一種具有上述結構的半導體裝置的製造方方法，其中第一絕緣膜的膜密度較佳為2.26g/cm3以上且2.50g/cm3以下。
本發明的另一個方式是一種具有上述結構的半導體裝置的製造方方法，其中第一絕緣膜較佳為氧氮化矽膜，並且第二絕緣膜較佳為氮化矽膜。
本發明的另一個方式是一種具有上述結構的半導體裝置的製造方方法，其中第一絕緣膜的厚度大於第二絕緣膜的厚度。
本發明的另一個方式是一種具有上述結構的半導體裝置的製造方方法，其中半導體膜較佳為氧化物半導體膜。
根據本發明的一個方式，可以提供一種電特性變動得到抑制且可靠性高的半導體裝置。
11‧‧‧矽晶片
12‧‧‧氮化矽膜
21‧‧‧玻璃基板
22‧‧‧閘極絕緣膜
23‧‧‧氧化物半導體膜
24‧‧‧電極
25‧‧‧氧化物絕緣膜
25a‧‧‧第一氧氮化矽膜
25b‧‧‧第二氧氮化矽膜
26‧‧‧氮化物絕緣膜
27‧‧‧絕緣膜
31‧‧‧氧化物半導體膜
32‧‧‧氧化物絕緣膜
32a‧‧‧氧化物絕緣膜
32b‧‧‧氧化物絕緣膜
400‧‧‧基板
401‧‧‧基底絕緣膜
402‧‧‧閘極電極
404‧‧‧閘極絕緣膜
404a‧‧‧閘極絕緣膜
404b‧‧‧閘極絕緣膜
406‧‧‧半導體膜
407a‧‧‧導電膜
407b‧‧‧導電膜
407c‧‧‧導電膜
408a‧‧‧源極電極
408b‧‧‧汲極電極
410‧‧‧氧化物絕緣膜
410a‧‧‧氧化物絕緣膜
410b‧‧‧氧化物絕緣膜
410c‧‧‧氧化物絕緣膜
410d‧‧‧氧化物絕緣膜
410e‧‧‧氧化物絕緣膜
411‧‧‧氮化物絕緣膜
412‧‧‧絕緣膜
413‧‧‧空隙部
414‧‧‧層間絕緣膜
416‧‧‧電極
450‧‧‧電晶體
510‧‧‧氧化物絕緣膜
510a‧‧‧氧化物絕緣膜
510b‧‧‧氧化物絕緣膜
511‧‧‧氮化物絕緣膜
512‧‧‧閘極絕緣膜
530‧‧‧絕緣膜
550‧‧‧電晶體
552‧‧‧閘極電極
560‧‧‧電晶體
570‧‧‧電晶體
580‧‧‧電晶體
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
632‧‧‧絕緣膜
633‧‧‧平坦化膜
634‧‧‧平坦化膜
640‧‧‧電晶體
641a‧‧‧電極
641b‧‧‧電極
642‧‧‧電極
643‧‧‧導電膜
645‧‧‧導電膜
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器基準信號線
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶層
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
915a‧‧‧連接端子電極
915b‧‧‧連接端子電極
916‧‧‧端子電極
917‧‧‧導電膜
918‧‧‧FPC
918a‧‧‧FPC
918b‧‧‧FPC
919‧‧‧各向異性導電劑
921‧‧‧層間絕緣膜
922‧‧‧閘極絕緣膜
923‧‧‧絕緣膜
924‧‧‧絕緣膜
925‧‧‧密封材料
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
935‧‧‧間隔物
936‧‧‧密封材料
941‧‧‧電極
943‧‧‧液晶元件
944‧‧‧絕緣膜
950‧‧‧氮化矽膜
951‧‧‧電極
955‧‧‧連接端子電極
960‧‧‧分隔壁
963‧‧‧發光元件
964‧‧‧填充材料
971‧‧‧源極電極
973‧‧‧汲極電極
975‧‧‧共用電位線
977‧‧‧共用電極
985‧‧‧共用電位線
987‧‧‧共用電極
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A和1B是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A至2C是示出半導體裝置的製造方法的一個例子的圖；圖3A至3C是示出半導體裝置的製造方法的一個例子的圖；圖4A和4B是示出半導體裝置的一個方式的平面圖及剖面圖； 圖5A至5C是示出半導體裝置的製造方法的一個例子的圖；圖6A至6D是示出半導體裝置的製造方法的一個例子的圖；圖7A至7C是示出半導體裝置的一個方式的剖面圖；圖8A至8C是示出空隙部的產生的過程的剖面圖；圖9A至9C是說明顯示裝置的一個方式的剖面圖；圖10A和10B是說明顯示裝置的一個方式的剖面圖；圖11是說明顯示裝置的一個方式的剖面圖；圖12A至12C是說明顯示裝置的一個方式的圖；圖13A和13B是說明半導體裝置的一個方式的圖；圖14A至14C是說明電子裝置的圖；圖15A至15C是說明電子裝置的圖；圖16A和16B是示出實施例中的實施例樣本的STEM影像的圖；圖17A和17B是示出實施例中的實施例樣本的STEM影像的圖；圖18A和18B是示出實施例中的實施例樣本的STEM影像的圖；圖19A和19B是示出實施例中的實施例樣本的電特性的圖；圖20A1至20A3以及20B1至20B3是示出實施例中 的實施例樣本的電特性的圖；圖21是說明實施例中的實施例樣本的圖；圖22A和22B是示出實施例中的實施例樣本的SIMS資料的圖；圖23A和23B是說明實施例中的實施例樣本的圖；圖24A和24B是示出實施例中的實施例樣本的SIMS資料的圖；圖25A至25D是說明加熱處理中的具有氮的氧化物絕緣膜的氮、氫、水的移動的模型圖；圖26A至26E是說明加熱處理中的氧化物半導體膜的氮、氫、水的移動的模型圖；圖27A至27C是說明加熱處理中的氧化物半導體膜的氧缺陷的變化的模型圖。
以下，參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明在不脫離其宗旨及其範圍的條件下，其方式及詳細內容可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
注意，“源極”和“汲極”的功能在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，有時互相調換。因此，在本說明書中，“源極”和“汲極” 可以互相調換。
“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。
為了便於說明，圖式等所示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
[實施方式1]
在本實施方式中，參照圖式說明本發明的一個方式的半導體裝置。圖1A和1B示出本發明的一個方式的半導體裝置的電晶體450的俯視圖及剖面圖。圖1A示出電晶體450的俯視圖，而圖1B示出沿著圖1A所示的點劃線A-B的剖面圖。
圖1A和1B所示的電晶體450包括設置在具有絕緣 表面的基板400上的閘極電極402、設置在閘極電極402上的閘極絕緣膜404、設置在閘極絕緣膜404上並與閘極電極402重疊的半導體膜406、設置在半導體膜406上的源極電極408a及汲極電極408b。此外，電晶體450也可以還包括覆蓋源極電極408a及汲極電極408b並與半導體膜406接觸的絕緣膜412。再者，還設置有覆蓋絕緣膜412的層間絕緣膜414以及層間絕緣膜414上的藉由設置在絕緣膜412及層間絕緣膜414中的開口部與汲極電極408b電連接的電極416。另外，雖然在本實施方式中電極416與汲極電極408b電連接，但是不侷限於此，而電極416也可以與源極電極408a電連接。
在本實施方式中，閘極絕緣膜404具有與閘極電極402接觸的閘極絕緣膜404a和與閘極絕緣膜404a及半導體膜406接觸的閘極絕緣膜404b的疊層結構。此外，絕緣膜412具有與半導體膜406、源極電極408a及汲極電極408b接觸的第一絕緣膜的氧化物絕緣膜410和氧化物絕緣膜410上的用作保護膜的第二絕緣膜的氮化物絕緣膜411的疊層結構。此外，氧化物絕緣膜410具有與半導體膜406、源極電極408a及汲極電極408b接觸並在低電力條件下形成的覆蓋性高的氧化物絕緣膜410a和氧化物絕緣膜410a上的氧化物絕緣膜410b的疊層結構。
此外，因源極電極408a及汲極電極408b的側端面的步階而在覆蓋步階的部分的氧化物絕緣膜410中產生空隙部413。由於空隙部413的介電常數比形成該空隙部413 的膜低，因此可以減少伴隨半導體裝置的微型化產生在佈線之間的電容，並在保持高積體度的同時實現高速工作。此外，水分從該空隙部413的部分侵入到半導體膜406中而給電晶體450的特性帶來壞影響，但是藉由將氮化物絕緣膜411設置在氧化物絕緣膜410上，可以覆蓋產生在氧化物絕緣膜410的空隙部。
再者，藉由由氮化物絕緣膜411遮斷空隙部413，可以防止空隙部413擴大到氧化物絕緣膜410的外側。此外，空隙部413有時被氮化物絕緣膜411埋入。另外，氮化物絕緣膜411用作抑制氫或含氫的化合物(水等)從外部或在後面形成的層間絕緣膜414侵入到半導體膜406中的障壁膜。
接著，參照圖2A至2C以及圖3A至3C說明電晶體450的製造方法。
首先，在具有絕緣表面的基板400上形成閘極電極402(包括由與其相同的層形成的佈線)。
雖然對於能夠用作具有絕緣表面的基板400的基板沒有大的限制，需要至少具有能夠耐受後面的加熱處理的程度的耐熱性。例如，作為基板400可以使用硼矽酸鋇玻璃或硼矽酸鋁玻璃等的玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板400也可以應用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板或者SOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料形成閘極電極402。此外，作為閘極電極402也可以使用以摻雜有磷等雜質元素的多晶矽膜為典型的半導體膜、鎳矽化物等的矽化物膜。
另外，作為閘極電極402的材料還可以使用氧化銦氧化錫、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、氧化銦氧化鋅、添加有氧化矽的銦錫氧化物等導電材料。
或者，作為閘極電極402的材料還可以使用含有氮的In-Ga-Zn類氧化物、含有氮的In-Sn類氧化物、含有氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧化物、含有氮的In類氧化物、金屬氮化物膜(氮化銦膜、氮化鋅膜、氮化鉭膜、氮化鎢膜等)。由於上述材料具有5電子伏特以上的功函數，所以藉由使用上述材料形成閘極電極402，可以使電晶體電特性中的臨界電壓成為正值，由此可以實現常截止(normally-off)的開關電晶體。此外，閘極電極402既可以採用單層結構，又可以採用例如在氮化鉭上形成有銅的疊層結構。也可以使閘極電極402具有錐形形狀，例如可以將錐角設定為15°以上且70°以下。在此，錐角是指由具有錐形形狀的層的側端面與該層的底面形成的角度。
接著，以覆蓋閘極電極402的方式在閘極電極402上形成閘極絕緣膜404(參照圖2A)。作為閘極絕緣膜 404，藉由電漿CVD法、濺射法等形成包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜以及氧化釹膜中的一種以上的絕緣膜的單層或疊層。此外，較佳的是，在形成閘極絕緣膜404之後進行用來維修氧缺陷的微波電漿處理，然後進行自由基氧化處理。
注意，在本說明書等中，氧氮化矽等的“氧氮化物”是指其組成中氧含量大於氮含量的物質。
另外，在本說明書等中，氮氧化矽等的“氮氧化物”是指在其組成中氮含量大於氧含量的物質。
此外，在閘極絕緣膜404中，與在後面形成的半導體膜406接觸的區域(本實施方式中的閘極絕緣膜404b)較佳是氧化物絕緣膜。
接著，在閘極絕緣膜404上形成半導體膜406(參照圖2B)。
作為半導體膜406，可以使用非晶半導體膜、多晶半導體膜或微晶半導體膜。此外，作為非晶半導體膜的材料，可以使用矽、矽鍺(SiGe)合金等。另外，還可以使用氧化物半導體膜。
接著，在半導體膜406上形成導電膜，且藉由蝕刻處理將該導電膜加工成源極電極408a及汲極電極408b(包括由與其相同的層形成的佈線)(參照圖2C)。
作為源極電極408a及汲極電極408b，例如可以使用 含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的導電膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的導電膜的下側和上側中的一者或兩者層疊Ti、Mo、W等的高熔點導電膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。另外，源極電極408a及汲極電極408b也可以使用導電金屬氧化物形成。導電金屬氧化物例如可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2)、氧化銦氧化鋅(In2O3-ZnO)或者使這些金屬氧化物材料含有氧化矽的材料。
另外，作為源極電極408a及汲極電極408b可以使用含有氮的In-Ga-Zn-O膜、含有氮的In-Sn-O膜、含有氮的In-Ga-O膜、含有氮的In-Zn-O膜、含有氮的Sn-O膜、含有氮的In-O膜等金屬氮化物膜。此外，源極電極408a及汲極電極408b的端部較佳為錐形形狀。藉由採用上述步驟，可以提高絕緣膜的覆蓋性並防止斷開。在此，將錐角設定為30°以上且70°以下，較佳為30°以上且60°以下。
此外，當由於膜的密接性及導電性等的介面特性的問題，如圖8A所示，作為源極電極408a及汲極電極408b形成導電膜407a、導電膜407b和導電膜407c的疊層結構時，在藉由蝕刻處理加工導電膜的疊層的情況下，根據導電膜的種類蝕刻速度不同。因此，如圖8B所示，導電膜407c的側端面與導電膜407b的頂面接觸，導電膜407b 的側端面與導電膜407a的頂面接觸，由此在源極電極408a及汲極電極408b的側端面產生步階。
因該步階而在後面形成的氧化物絕緣膜410中產生如圖8C所示那樣的空隙部。此外，雖然在本實施方式中參照源極電極408a及汲極電極408b的側端面具有明顯的步階的導電膜的疊層結構進行說明，但是不侷限於此，而在導電膜的單層結構中也因側端面的角部而在後面形成的氧化物絕緣膜410中產生空隙部。在後面說明氧化物絕緣膜410中的空隙部。
接著，以覆蓋閘極絕緣膜404、半導體膜406、源極電極408a及汲極電極408b的方式形成絕緣膜412的一部分的氧化物絕緣膜410(參照圖3A)。
氧化物絕緣膜410是氧化物絕緣膜410a和氧化物絕緣膜410b的疊層膜，可以藉由電漿CVD法、濺射法形成，並且由於與半導體膜406接觸，因此較佳的是，作為氧化物絕緣膜410使用能夠對半導體膜406供應氧的膜。此外，作為氧化物絕緣膜410，可以使用氧化矽膜、氧氮化矽膜等的單層或疊層。另外，作為氧化物絕緣膜410，還可以使用氧化鎵膜、氧化鋁膜或氧氮化鋁膜等。
可以在如下條件下作為氧化物絕緣膜410a形成氧化矽膜或氧氮化矽膜：將裝載於電漿CVD設備的進行了真空排氣的處理室中的基板保持為300℃以上且400℃以下，更佳為保持為320℃以上且370℃以下，將原料氣體引入到處理室中，將處理室中的壓力設定為100Pa以上且 250Pa以下，並且對設置在處理室中的電極供應高頻電力。
在該成膜條件下，藉由將基板溫度設定為上述溫度，矽及氧的結合力變強。其結果是，作為氧化物絕緣膜410a可以形成氧透過，緻密且硬的氧化物絕緣膜，典型的是，在25℃下對0.5weight%的氟酸的蝕刻速度為10nm/分鐘以下，較佳為8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
在此，作為氧化物絕緣膜410a，在如下條件下進行電漿CVD法形成厚度為50nm的氧氮化矽膜：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，處理室的壓力為200Pa，基板溫度為220℃，使用27.12MHz的高頻電源將150W的高頻電力供應到平行平板電極。可以在該條件下形成氧透過的氧氮化矽膜。
作為氧化物絕緣膜410b，在如下條件下形成氧化矽膜或氧氮化矽膜：將裝載於電漿CVD設備的進行了真空排氣的處理室中的基板保持為180℃以上且260℃以下，更佳為保持為200℃以上且240℃以下，將原料氣體引入到處理室中，將處理室中的壓力設定為100Pa以上且250Pa以下，更佳為設定為100Pa以上且200Pa以下，並且對設置在處理室中的電極供應高頻電力，即0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下。
作為氧化物絕緣膜410b的原料氣體，較佳為使用包 含矽的沉積氣體及氧化氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
由於作為氧化物絕緣膜410b的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻電力，因此電漿中的原料氣體的分解效率提高，氧自由基增加，且原料氣體的氧化進展，所以氧化物絕緣膜410b中的氧含量多於化學計量組成。然而，在基板溫度是上述溫度的情況下，由於矽和氧的結合力低，因此因加熱而氧的一部分脫嵌。其結果是，可以形成包含比滿足化學計量組成的氧多的氧且因加熱而氧的一部分脫嵌的氧化物絕緣膜。此外，在半導體膜406上設置有氧化物絕緣膜410a。因此，在氧化物絕緣膜410b的形成製程中，氧化物絕緣膜410a成為半導體膜406的保護膜。其結果是，可以在減少對半導體膜406的損傷的同時使用功率密度高的高頻電力形成氧化物絕緣膜410b。
像這樣，氧化物絕緣膜410較佳為採用與半導體膜406、源極電極408a及汲極電極408b接觸，在低電力條件下形成且覆蓋性高的氧化物絕緣膜410a和氧化物絕緣膜410a上的氧化物絕緣膜410b的疊層結構。
此外，當源極電極408a及汲極電極408b的側端面產生有步階時，在形成氧化物絕緣膜410時產生如圖8C所示那樣的空隙部413。藉由利用STEM(Scanning Transmission Electron Microscopy：掃描穿透式電子顯微 鏡)法觀察絕緣膜412的剖面形狀，可以確認到這種空隙部413。因為空隙部413的介電常數比形成該空隙部413的膜低，所以可以減少伴隨半導體裝置的微型化產生在佈線之間的電容，並一邊保持高積體度一邊進行高速工作。
另外，氧化物絕緣膜410是其膜中具有空隙部的低密度膜。氧化物絕緣膜410具有因空隙部(低密度區域)而膜整體的膜密度小的特徵。
藉由X線反射率法(XRR：X-ray Reflectometry)測量的絕緣膜412整體的膜密度較佳為2.26g/cm3以上且2.50g/cm3以下。
也可以在形成氧化物絕緣膜410之後進行加熱處理。該加熱處理的溫度典型地是150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。
接著，覆蓋氧化物絕緣膜410地形成氮化物絕緣膜411(參照圖3B)。
氮化物絕緣膜411可以藉由電漿CVD法、濺射法並使用氮化矽、氮氧化矽等的單層或疊層形成。此外，作為氮化物絕緣膜411，還可以使用氮化鋁、氮氧化鋁等。另外，由於當作為氮化物絕緣膜411採用覆蓋性高的膜時源極電極408a及汲極電極408b的側端面的步階更小(步階部分平坦化)，因此不容易產生起因於步階的空隙部，所以是較佳的。此外，也可以使用氧化鋁代替氮化物絕緣膜411。
氮化物絕緣膜411具有覆蓋因源極電極408a及汲極電極408b的側端面的步階而產生在氧化物絕緣膜410中的空隙部的功能。再者，藉由由氮化物絕緣膜411遮斷空隙部，可以防止空隙部擴大到氧化物絕緣膜410的外側。此外，空隙部有時被氮化物絕緣膜411埋入。另外，因為氮化物絕緣膜411用作抑制氫或含氫的化合物(水等)從外部或在後面形成的層間絕緣膜414侵入到半導體膜406中的障壁膜，所以可以提高電晶體的可靠性。
藉由上述步驟，可以形成本實施方式的電晶體450。
接著，在電晶體450上形成層間絕緣膜414。
層間絕緣膜414可以使用丙烯酸樹脂、環氧樹脂、苯並環丁烯類樹脂、聚醯亞胺、聚醯胺等的有機材料。此外，除了上述有機材料之外，還可以使用矽酮樹脂等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成層間絕緣膜414。
接著，在絕緣膜412及層間絕緣膜414設置開口部，在層間絕緣膜414上形成藉由該開口部與汲極電極408b電連接的電極416(參照圖3C)。
電極416可以適當地使用作為源極電極408a及汲極電極408b表示的材料。此外，電極416可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
由此，氧化物絕緣膜410的空隙部的介電常數比形成該空隙部的膜低，因此可以減少伴隨半導體裝置的微型化產生在佈線之間的電容，並在保持高積體度的同時實現高速工作。藉由由氮化物絕緣膜411遮斷空隙部，可以防止空隙部擴大到氧化物絕緣膜410的外側。此外，空隙部有時被氮化物絕緣膜411埋入。另外，因為氮化物絕緣膜411用作抑制氫或含氫的化合物(水等)從外部或在後面形成的層間絕緣膜414侵入到半導體膜406中的障壁膜，所以可以提高電晶體450的可靠性。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
[實施方式2]
在本實施方式中，參照圖式說明與實施方式1不同的半導體裝置。圖4A和4B示出本發明的一個方式的半導體裝置的電晶體550的俯視圖及剖面圖。圖4A示出電晶體550的俯視圖，圖4B是沿著圖4A所示的點劃線C-D的剖面圖。本實施方式所示的電晶體550與實施方式1所示的電晶體450不同之處在於電晶體550是頂閘極結構。
圖4A和4B所示的電晶體550包括：設置在具有絕緣表面的基板400上的基底絕緣膜401；設置在基底絕緣膜401上的半導體膜406；設置在基底絕緣膜401及半導體膜406上的源極電極408a及汲極電極408b；覆蓋源極電極408a及汲極電極408b並與半導體膜406接觸的閘極 絕緣膜512；以及設置在閘極絕緣膜512上並與半導體膜406重疊的閘極電極402。此外，還設置有覆蓋電晶體550的層間絕緣膜414以及層間絕緣膜414上的藉由設置在絕緣膜412及層間絕緣膜414中的開口部與汲極電極408b電連接的電極416。另外，雖然在本實施方式中，電極416與汲極電極408b電連接，但是不侷限於此而電極416也可以與源極電極408a電連接。
在本實施方式中，閘極絕緣膜512採用與半導體膜406、源極電極408a及汲極電極408b接觸的第一絕緣膜的氧化物絕緣膜510和氧化物絕緣膜510上的用作保護膜的第二絕緣膜的氮化物絕緣膜511的疊層結構。此外，氧化物絕緣膜510具有與半導體膜406、源極電極408a及汲極電極408b接觸，在低電力條件下形成且覆蓋性高的氧化物絕緣膜510a和氧化物絕緣膜510a上的氧化物絕緣膜510b的疊層結構。
此外，因源極電極408a及汲極電極408b的側端面的步階而在覆蓋步階的部分的氧化物絕緣膜510中產生空隙部413。由於空隙部413的介電常數比形成該空隙部413的膜低，因此可以減少伴隨半導體裝置的微型化產生在佈線之間的電容，並在保持高積體度的同時實現高速工作。此外，水分從該空隙部413的部分侵入到半導體膜406中而可能給電晶體550的特性帶來壞影響，但是藉由將氮化物絕緣膜511設置在氧化物絕緣膜510上，可以覆蓋產生在氧化物絕緣膜510的空隙部。
再者，藉由由氮化物絕緣膜511遮斷空隙部413，可以防止空隙部413擴大到氧化物絕緣膜510的外側。此外，空隙部413有時被氮化物絕緣膜511埋入。另外，氮化物絕緣膜511用作抑制氫或含氫的化合物(水等)從外部或在後面形成的層間絕緣膜414侵入到半導體膜406中的障壁膜。
接著，參照圖5A至5C以及圖6A至6D說明電晶體550的製造方法。
首先，在具有絕緣表面的基板400上形成基底絕緣膜401。關於基板400及基底絕緣膜401的材料及製造方法等，可以參照實施方式1中的基板400及閘極絕緣膜404的記載。
接著，在基底絕緣膜401上形成半導體膜406(參照圖5A)。關於半導體膜406的材料及製造方法等，可以參照實施方式1中的半導體膜406的記載。
接著，在半導體膜406上形成導電膜，且藉由蝕刻處理將該導電膜加工成源極電極408a及汲極電極408b(包括由與其相同的層形成的佈線)(參照圖5B)。關於源極電極408a及汲極電極408b的材料以及製造方法等，可以參照實施方式1中的源極電極408a及汲極電極408b的記載。
此外，如實施方式1所示，在源極電極408a及汲極電極408b的側端面產生步階，因該步階而在後面形成的閘極絕緣膜512中產生空隙部。在後面說明閘極絕緣膜 512中的空隙部。
接著，以覆蓋基底絕緣膜401、半導體膜406、源極電極408a及汲極電極408b的方式形成閘極絕緣膜512的一部分的氧化物絕緣膜510(參照圖5C)。
此外，氧化物絕緣膜510較佳為採用與基底絕緣膜401、半導體膜406、源極電極408a及汲極電極408b接觸，在低電力條件下形成且覆蓋性高的氧化物絕緣膜510a和氧化物絕緣膜510a上的氧化物絕緣膜510b的疊層結構。關於氧化物絕緣膜510的材料及製造方法等，可以參照實施方式1中的氧化物絕緣膜410的記載。
另外，在源極電極408a及汲極電極408b的側端面產生有步階時，當形成氧化物絕緣膜510時產生如實施方式1所示那樣的空隙部413。由於空隙部413的介電常數比形成該空隙部413的膜低，因此可以減少伴隨半導體裝置的微型化產生在佈線之間的電容，並在保持高積體度的同時實現高速工作。
另外，氧化物絕緣膜510b是其膜中具有空隙部413的低密度膜。氧化物絕緣膜510b具有因低密度區域而膜整體的膜密度小的特徵。
藉由X線反射率法(XRR：X-ray Reflectometry)測量的閘極絕緣膜512整體的膜密度較佳為2.26g/cm3以上且2.50g/cm3以下。
接著，覆蓋氧化物絕緣膜510地形成氮化物絕緣膜511(參照圖6A)。關於氮化物絕緣膜511的材料及製造 方法等，可以參照實施方式1中的氮化物絕緣膜411。
氮化物絕緣膜511具有覆蓋因源極電極408a及汲極電極408b的側端面的步階而產生在氧化物絕緣膜510中的空隙部的功能。再者，藉由由氮化物絕緣膜511遮斷空隙部，可以防止空隙部擴大到氧化物絕緣膜510的外側。此外，空隙部有時被氮化物絕緣膜511埋入。另外，因為氮化物絕緣膜511用作抑制氫或含氫的化合物(水等)從外部或在後面形成的層間絕緣膜414侵入到半導體膜406中的障壁膜，所以可以提高電晶體的可靠性。
接著，在與半導體膜406重疊的閘極絕緣膜512上形成閘極電極402(參照圖6B)。關於閘極電極402的材料及製造方法等，可以參照實施方式1中的閘極電極402的記載。
藉由上述步驟，可以形成本實施方式的電晶體550。
接著，在電晶體550上形成層間絕緣膜414，在絕緣膜412及層間絕緣膜414中設置開口部，並在層間絕緣膜414上形成藉由該開口部與汲極電極408b電連接的電極416(參照圖6C)。關於層間絕緣膜414及電極416的材料及製造方法等，可以參照實施方式1中的層間絕緣膜414及電極416。
此外，如圖6D所示，也可以在閘極電極402上設置由氧化物絕緣膜及氮化物絕緣膜構成的絕緣膜530。藉由形成覆蓋氧化物絕緣膜的氮化物絕緣膜，因閘極電極402的側端面的角部而在絕緣膜530中產生空隙部。但是，藉 由氮化物絕緣膜遮斷空隙部，可以防止空隙部擴大到氧化物絕緣膜的外側。另外，也可以使絕緣膜530具有氮化物絕緣膜覆蓋氧化物絕緣膜的結構而不使閘極絕緣膜512具有該結構。
由此，氧化物絕緣膜510的空隙部的介電常數比形成該空隙部的膜低，因此可以減少伴隨半導體裝置的微型化產生在佈線之間的電容，並在保持高積體度的同時實現高速工作。另外，藉由由氮化物絕緣膜511遮斷空隙部，可以防止空隙部擴大到氧化物絕緣膜510的外側。此外，空隙部有時被氮化物絕緣膜511埋入。另外，因為氮化物絕緣膜511用作抑制氫或含氫的化合物(水等)從外部或在後面形成的層間絕緣膜414侵入到半導體膜406中的障壁膜，所以可以提高電晶體550的可靠性。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
[實施方式3]
在本實施方式中，參照圖7A至7C說明與實施方式1及實施方式2不同的半導體裝置。
圖7A所示的電晶體560包括隔著半導體膜406相對的多個閘極電極。電晶體560包括：設置在具有絕緣表面的基板400上閘極電極552、設置在閘極電極552上的基底絕緣膜401；設置在基底絕緣膜401上的半導體膜406；設置在基底絕緣膜401及半導體膜406上的源極電 極408a及汲極電極408b；覆蓋源極電極408a及汲極電極408b並與半導體膜406接觸的閘極絕緣膜512；以及設置在閘極絕緣膜512上並與半導體膜406重疊的閘極電極402。此外，還設置有覆蓋電晶體560的層間絕緣膜414以及層間絕緣膜414上的藉由設置在絕緣膜412及層間絕緣膜414中的開口部與汲極電極408b電連接的電極416。
關於閘極電極552的材料及製造方法等，可以參照實施方式1中的閘極電極402的記載。
本實施方式所示的電晶體560包括隔著半導體膜406相對的閘極電極552以及閘極電極402。藉由對閘極電極552及閘極電極402施加不同的電位，可以控制電晶體560的臨界電壓。或者，藉由對閘極電極552及閘極電極402施加相同電位，可以增加電晶體560的通態電流(on-state current)。
此外，氧化物絕緣膜410不一定需要採用兩層結構。例如，圖7B所示的電晶體570具有在實施方式1的電晶體450的氧化物絕緣膜410的氧化物絕緣膜410b上還設置氧化物絕緣膜410c的結構。另外，圖7C所示的電晶體580具有在氧化物絕緣膜410c上還設置氧化物絕緣膜410d和氧化物絕緣膜410e的疊層的結構。此外，氧化物絕緣膜410c及氧化物絕緣膜410e可以與氧化物絕緣膜410a相同，並且氧化物絕緣膜410d可以與氧化物絕緣膜410b相同。
此外，以與氧化物絕緣膜410b相比低電力形成的氧化物絕緣膜410a是低密度膜，並且因為氧化物絕緣膜410a的對源極電極408a及汲極電極408b的側端面的步階的覆蓋性高，所以藉由以上述方法層疊，可以減少步階。
而且，藉由在氧化物絕緣膜410a上形成比氧化物絕緣膜410a緻密的氧化物絕緣膜410b，由於氧化物絕緣膜410a的效果(因對步階的覆蓋性高而步階部分平坦化)而在氧化物絕緣膜410b中不容易產生起因於步階的空隙部。
此外，在半導體膜406中，與氧化物絕緣膜410a接觸的區域的厚度比與源極電極408a及汲極電極408b接觸的區域的厚度小。在半導體膜406中，藉由當對成為源極電極408a及汲極電極408b的導電膜進行加工時其一部分被蝕刻或者藉由在形成源極電極408a及汲極電極408b之後對半導體膜406的露出區域進行蝕刻，來形成厚度小的區域。該區域是用作電晶體570及電晶體580的通道形成區域的區域。
在半導體膜406中，藉由減少通道形成區域的厚度，可以使與源極電極408a及汲極電極408b接觸的區域的電阻比通道形成區域低。因此，可以減少半導體膜406與源極電極408a及汲極電極408b之間的接觸電阻。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
[實施方式4]
在本實施方式中，說明在上述實施方式中將氧化物半導體膜用於半導體膜406的情況。
因為使用氧化物半導體膜的電晶體可以將截止狀態下的電流值(斷態電流(off-state current)值)抑制為低，且可以得到較高的場效應遷移率，所以可以進行高速驅動。此外，在上述實施方式中，藉由將氮化物絕緣膜之下的氧化物絕緣膜形成為能夠供應氧的膜，從在加熱時因氮化物絕緣膜成為封閉空間的空隙部釋放氧，並對氧化物半導體膜供應氧，從而上述效果更明顯。下面說明氧化物半導體膜的成膜方法。
氧化物半導體膜的成膜方法可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、脈衝雷射沉積(Pulsed Laser Deposition：PLD)法、ALD(Atomic Layer Deposition：原子層沉積)法等。
此外，當氧化物半導體膜包含多量的氫時，由於氫和氧化物半導體結合而氫的一部分成為施體，並產生作為載子的電子。因此，電晶體的臨界電壓漂移到負方向。由此，在氧化物半導體膜中，氫濃度低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步佳為1×1016atoms/cm3以下。另外，藉由二次離子質譜分析(SIMS：Secondary Ion Mass Spectrometry)測量上述氧化物半導體膜中的氫濃度。
根據上述理由，當形成氧化物半導體膜時使用的氣體較佳為不包含水、氫、羥基或氫化物等雜質。換言之，較佳為使用純度為6N以上，較佳為7N以上(即，氣體中的雜質濃度為1ppm以下，較佳為0.1ppm以下)的氣體。
此外，當形成氧化物半導體膜時，為了去除成膜時的水分(包括水、水蒸氣、氫、羥基或氫化物)，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元也可以使用具備冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的成膜室中，例如氫原子、水(H2O)等的包含氫原子的化合物等被排氣(更佳的是，包含碳原子的化合物也被排氣)，所以可以減少在該成膜室中形成的氧化物半導體膜所包含的氫、水分等雜質的濃度。
注意，在濺射裝置中使用的靶材的相對密度為90%以上且100%以下，較佳為95%以上且100%以下。藉由使用相對密度高的靶材，所形成的氧化物半導體膜成為緻密的膜。
作為氧化物半導體膜的材料，例如可以使用In-M-Zn-O類材料。在此，金屬元素M是與氧的結合能量比In及Zn高的元素，或者是具有抑制氧從In-M-Zn-O類材料脫嵌的功能的元素。因金屬元素M的作用而氧化物半導體膜的氧缺陷的生成得到抑制。由此，可以減少起因於氧缺陷的電晶體的電特性的變動，且可以得到可靠性高的電晶 體。
明確而言，作為金屬元素M可以使用Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Ga、Y、Zr、Nb、Mo、Sn、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Hf、Ta或W，較佳為使用Al、Ti、Ga、Y、Zr、Ce或Hf。作為金屬元素M，可以從上述元素選擇一種或兩種以上。或者，也可以使用Ge代替金屬元素M。
在此，在表示為In-M-Zn-O類材料的氧化物半導體中，In濃度越高，載子遷移率及載子密度越高。其結果是，在該氧化物半導體中，In濃度越高，導電率越高。
以下說明氧化物半導體膜的結構。
氧化物半導體膜大致分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物半導體膜及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體膜具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體膜。
微晶氧化物半導體膜例如包括1nm以上且小於10nm的尺寸的微晶(也稱為奈米晶)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜高。因此，微晶氧化物半導體膜的缺陷態密度低於非晶氧化物半 導體膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS 膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於 CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面近旁的結晶成長而形成時，有時頂面附近的晶化度高於被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且藉由濺射法形成。當離子碰撞到該濺射靶材時， 有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，藉由使該平板狀的濺射粒子在保持結晶狀態的情況下到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由減少成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下，更佳為-120℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，於是濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由提高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol%以上，較佳為設定為100vol%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn類氧化物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳 數混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn類氧化物靶材。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及混合粉末時的莫耳比可以根據所製造的濺射靶材適當地改變。
另外，在剛形成膜之後，氧化物半導體膜較佳為包含多於化學計量組成的氧的過飽和的狀態。例如，當利用濺射法形成氧化物半導體膜時，較佳為在成膜氣體中氧所占的比例高的條件下進行成膜，尤其是，較佳為在氧氛圍(氧氣體為100%)下進行成膜。當在成膜氣體中氧所占的比例高的條件，尤其是，氧氣體為100%的氛圍下進行成膜時，即使例如將成膜溫度設定為300℃以上，也可以抑制從膜中釋放Zn。
另外，氧化物半導體膜也可以採用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜採用第一氧化物半導體膜和第二氧化物半導體膜的疊層，並且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同的組成的金屬氧化物。例如，也可以作為第一氧化物半導體膜使用包含三個金屬元素的氧化物，作為第二氧化物半導體膜使用包含兩個金屬元素的氧化物。另外，例如也可以作為第一氧化物半導體膜和第二氧化物半導體膜都使用包含三個金屬元素的氧化物。
此外，也可以使第一氧化物半導體膜和第二氧化物半導體膜的構成元素相同，並使兩者的組成不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2。另外，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3。
此時，較佳為將第一氧化物半導體膜和第二氧化物半導體膜中的離閘極電極近的一側的氧化物半導體膜的In和Ga的含有率設定為In>Ga。另外，較佳為將離閘極電極遠的一側的氧化物半導體膜的In和Ga的含有率設定為InGa。
在氧化物半導體中，重金屬的s軌道主要有助於載子傳導，並且藉由增加In的含量率呈現s軌道的重疊率增加的傾向，由此具有In>Ga的組成的氧化物的遷移率比具有InGa的組成的氧化物高。另外，Ga的氧缺陷的形成能量比In大而Ga不容易產生氧缺陷，由此具有InGa的組成的氧化物與具有In>Ga的組成的氧化物相比具有穩定的特性。
藉由在通道一側使用具有In>Ga的組成的氧化物半導體並在背通道一側(與通道相反一側)使用具有InGa的組成的氧化物半導體，可以進一步提高電晶體的遷移率及可靠性。
另外，也可以作為第一氧化物半導體膜和第二氧化物 半導體膜使用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體膜、多晶氧化物半導體膜、非晶氧化物半導體膜、微晶氧化物半導體膜或CAAC-OS膜的結構。此外，在作為第一氧化物半導體膜和第二氧化物半導體膜中的至少一方使用非晶氧化物半導體時，可以緩和氧化物半導體膜的內部應力或外部應力，降低電晶體的特性不均勻，並進一步提高電晶體的可靠性。
另一方面，非晶氧化物半導體容易吸收氫等成為施體的雜質，並且，容易產生氧缺陷，而容易成為n型。由此，通道一側的氧化物半導體膜較佳為使用具有結晶性的氧化物半導體如CAAC-OS膜等。
另外，作為氧化物半導體膜也可以採用三層以上的疊層結構，在該疊層結構中非晶半導體膜夾在多個結晶半導體膜之間。另外，也可以採用交替層疊結晶性半導體膜與非晶半導體膜的結構。
此外，在作為氧化物半導體膜採用多個層的疊層結構時，上述結構可以適當地組合而使用。
另外，也可以作為氧化物半導體膜採用多個層的疊層結構，在形成各氧化物半導體膜之後每次添加氧。作為氧的添加方法，可以使用氧氛圍下的加熱處理、離子植入法、離子摻雜法、電漿浸沒離子植入法以及包含氧的氛圍下的電漿處理等。
藉由在形成各氧化物半導體膜時每次添加氧，可以提 高降低氧化物半導體內的氧缺陷的效果。
此外，作為與氧化物半導體膜接觸的絕緣膜，藉由X線反射率法(XRR：X-ray Reflectometry)測量的膜整體的膜密度較佳為2.26g/cm3以上且2.50g/cm3以下。具有該範圍中的膜密度的絕緣膜可以具有高氧釋放量。
在形成絕緣膜之前，在原料氣體的活性種被吸附到被形成面(在此，源極電極及汲極電極的頂面)之後，在該活性種在被形成面上泳動，此時如果該絕緣膜是能夠供應氧的膜，則原料氣體的活性種的懸空鍵用絕緣膜中的過剩的氧封端而穩定化，在被形成面上泳動的原料氣體的活性種的移動量減少。與此相應地，由於有因步階部等中而不容易進行成膜的部分，因此容易產生空隙部。再者，之後形成的膜的原料氣體的活性種不容易侵入到該空隙部中，而空隙部進一步擴大。
此外，因為藉由形成氮化物絕緣膜，可以將空隙部形成為封閉空間，成為封閉空間的空隙部可以提取多量的氧，所以當進行加熱時可以增大從氧化物絕緣膜釋放的氧量。因此，可以由來自氧化物絕緣膜的氧填補氧化物半導體膜中的氧缺陷，從而可以提高電晶體的可靠性。
此外，當如實施方式3的圖7B及7C那樣層疊氧化物絕緣膜時，由於氧化物絕緣膜410b對氧化物半導體膜供應氧，因此在以高施加電力與氧化物絕緣膜410b接觸地形成氮化物絕緣膜411時，氧化物絕緣膜410b所包含的過剩的氧脫嵌而可能導致氧供應能力的降低。
由此，藉由在氮化物絕緣膜411的正下方設置氧化物絕緣膜410c及氧化物絕緣膜410e，可以抑制氮化物絕緣膜411的形成所導致的氧化物絕緣膜410b或氧化物絕緣膜410d的氧供應能力的降低。
接著，參照圖25A至圖27C說明氧化物半導體膜31及能夠供應氧的氧化物絕緣膜32中的氮、氫、水藉由加熱處理移動的模型。另外，在圖25A至圖27C中，虛線剪頭表示各種原子藉由加熱移動的情況，而實線箭頭表示加熱處理中或加熱處理前後的變化。此外，作為氧化物絕緣膜32，使用包含比滿足化學計量組成的氧多的氧的氧化物絕緣膜來進行說明。
圖25A至25C示出在氧化物絕緣膜32中藉由加熱主要可能產生的模型。
圖25A示出藉由加熱處理的氮原子的舉動。圖25A是氧化物絕緣膜32所包含的氮原子N(在此，兩個氮原子)藉由加熱處理在氧化物絕緣膜32中或其表面結合，成為氮分子，而從氧化物絕緣膜32脫嵌的模型。
圖25B是示出藉由加熱處理的氧原子的舉動的模型。氧化物絕緣膜32所包含的比滿足化學計量組成的氧多的氧原子(exO，在此，兩個氧原子)藉由加熱處理在氧化物絕緣膜32中或其表面結合，成為氧分子，而從氧化物絕緣膜32脫嵌。
圖25C是示出藉由加熱處理的氫原子及氧原子的舉動的模型。氧化物絕緣膜32所包含的氫原子H(在此，兩 個氫原子)及比滿足化學計量組成的氧多的氧原子exO藉由加熱處理在氧化物絕緣膜32中或其表面結合，成為水分子，而從氧化物絕緣膜32脫嵌。
圖25D是示出藉由加熱處理的水分子的舉動的模型。氧化物絕緣膜32所包含的水分子藉由加熱處理從氧化物絕緣膜32脫嵌。
如上述模型所示，藉由加熱處理使氮、氫和水中的一個以上從氧化物絕緣膜32脫嵌，從而可以減少膜中的氮、氫及水的含量。
接著，參照圖26A至26E說明當氧化物半導體膜31的加熱處理時可能產生的模型。
圖26A是示出藉由加熱處理的氮原子的舉動的模型。氧化物半導體膜31所包含的氮原子N(在此，兩個氮原子)藉由加熱處理在氧化物半導體膜31中、氧化物半導體膜31和氧化物絕緣膜32之間的介面、氧化物絕緣膜32中或其表面結合，成為氮分子，而從氧化物半導體膜31脫嵌。
圖26B是示出藉由加熱處理的氫原子及氧原子的舉動的模型。在氧化物半導體膜31所包含的氫原子H(在此，兩個氫原子)藉由加熱處理移動到氧化物絕緣膜32之後，在氧化物絕緣膜32中或其表面該氫原子H與比滿足化學計量組成的氧多的氧原子exO結合，成為水分子，而從氧化物絕緣膜32脫嵌。
圖26C是示出藉由加熱處理的氫原子及氧原子的另一 種舉動的模型。氧化物半導體膜31所包含的氫原子H藉由加熱處理在氧化物半導體膜31中或氧化物半導體膜31和氧化物絕緣膜32之間的介面與比滿足化學計量組成的氧多的氧原子exO結合，成為水分子，而從氧化物絕緣膜32脫嵌。
圖26D及26E是示出藉由加熱處理的氫原子及氧原子的另一種舉動的模型。氧化物半導體膜31所包含的氫原子H和氧原子O藉由加熱處理在氧化物半導體膜31中、氧化物半導體膜31和氧化物絕緣膜32之間的介面、氧化物絕緣膜32中或其表面結合，成為水分子，而從氧化物絕緣膜32脫嵌。此時，雖然在氧化物半導體膜31中，如圖26E所示那樣氧原子脫嵌的位置成為氧缺陷Vo，但是氧化物絕緣膜32所包含的比滿足化學計量組成的氧多的氧原子exO移動到氧缺陷Vo的位置，填補氧缺陷Vo，而成為氧原子O。
由此，藉由加熱處理使氮、氫和水中的一個以上從氧化物半導體膜31脫嵌，從而可以減少膜中的氮、氫及水的含量。
接著，參照圖27A至27C說明藉由加熱處理的氧化物半導體膜31的氧缺陷的變化的模型。
當比滿足化學計量組成的氧多的氧移動到氧化物半導體膜31時，比滿足化學計量組成的氧多的氧將第一氧原子從第一氧原子的位置推出去。此外，被推出的第一氧原子移動到第二氧原子的位置，並將第二氧原子推出去。像 這樣，當比滿足化學計量組成的氧多的氧移動到氧化物半導體膜31時，在多個氧原子之間依次反復氧原子的推出。在圖27A至27C中，省略多個氧原子之間的氧原子的推出，使用包含在氧化物半導體膜31中的三個氧缺陷(Vo_1至Vo_3)及能夠供應氧的氧化物絕緣膜32所包含的氧，明確而言，比滿足化學計量組成的氧多的氧原子(exO_1至exO_3)，來說明氧缺陷的變化的模型。注意，氧化物絕緣膜32是以低電力條件形成且覆蓋性高的氧化物絕緣膜32a和能夠供應氧的氧化物絕緣膜32b的疊層膜。
在圖27A至27C中表示氧化物半導體膜31所包含的三個氧缺陷(Vo_1至Vo_3)及能夠供應氧的氧化物絕緣膜32b所包含的氧，明確而言，比滿足化學計量組成的氧多的氧原子(exO_1至exO_3)。
圖27A示出藉由加熱處理的氧缺陷Vo_1和氧原子exO_1的反應。比滿足化學計量組成的氧多的氧原子exO_1藉由加熱處理移動到氧化物半導體膜31所包含的氧缺陷Vo_1的位置，填補氧缺陷Vo_1，而成為氧原子O_1。
接著，如圖27B所示，當比滿足化學計量組成的氧多的氧原子exO_2靠近於氧化物半導體膜31所包含的氧原子O_1的位置時，氧原子O從氧原子O_1的位置脫嵌。脫嵌的氧原子O移動到氧缺陷Vo_2的位置，填補氧缺陷Vo_2，而成為氧原子O_2。另一方面，雖然氧原子脫嵌的 氧原子O_1的位置成為氧缺陷，但是氧原子exO_2移動到該氧缺陷的位置而成為氧原子O_1a。
接著，如圖27C所示，當比滿足化學計量組成的氧多的氧原子exO_3靠近於氧化物半導體膜31所包含的氧原子O_1a的位置時，氧原子O從氧原子O_1a的位置脫嵌。脫嵌的氧原子O移動到氧原子O_2的位置。氧原子O從氧原子O_2脫嵌。脫嵌的氧原子O填補氧缺陷Vo_3而成為氧原子O_3。另一方面，雖然氧原子脫嵌的氧原子O_1a的位置成為氧缺陷，但是氧原子exO_3移動到該氧缺陷的位置而成為氧原子O_1b。此外，雖然氧原子脫嵌的氧原子O_2的位置也同樣地成為氧缺陷，但是從氧原子O_1a脫嵌的氧移動到該氧缺陷的位置而成為氧原子O_2a。
藉由上述製程，能夠供應氧的氧化物絕緣膜32b所包含的氧可以填補氧化物半導體膜31所包含的氧缺陷。此外，藉由加熱處理，不僅填補氧化物半導體膜31的表面上的氧缺陷，而且還填補膜中的氧缺陷。由此，藉由形成能夠一邊進行加熱一邊供應氧的氧化物絕緣膜32b或者在設置能夠供應氧的氧化物絕緣膜32b之後進行加熱處理，來可以減少氧化物半導體膜31所包含的氧缺陷量。
此外，藉由隔著作為氧化物絕緣膜32a設置在氧化物半導體膜31的背通道的透過氧的氧化物絕緣膜設置包含比滿足化學計量組成的氧多的氧的氧化物絕緣膜32b，可以將氧移動到氧化物半導體膜31的背通道一側並減少該 背通道一側的氧缺陷。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
[實施方式5]
可以藉由使用在上述實施方式中示出了一個例子的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分與像素部一體地形成在同一個基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖9A至圖12C說明使用在上述實施方式中示出了一個例子的電晶體的顯示裝置的例子。注意，圖10A、10B以及圖11是示出沿著圖9B中的M-N點劃線的剖面結構的剖面圖。
在圖9A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且，使用第二基板906進行密封。在圖9A中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903、掃描線驅動電路904。此外，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)918a、FPC918b供應。
在圖9B及9C中，以圍繞設置在第一基板901上的 像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902、掃描線驅動電路904與顯示元件一起由第一基板901、密封材料905以及第二基板906密封。在圖9B及9C中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖9B及9C中，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位從FPC918供應。
此外，圖9B及9C示出另行形成信號線驅動電路903並且將該信號線驅動電路903安裝到第一基板901的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)法、打線接合法或者TAB(Tape Automated Bonding：捲帶式自動接合)法等。圖9A是藉由COG法安裝信號線驅動電路903、掃描線驅動電路904的例子，圖9B是藉由COG法安裝信號線驅動電路903的例子，而圖9C是藉由TAB法安裝信號線驅動電路903的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
圖10A所示的顯示裝置包括連接端子電極915及端子電極916，連接端子電極915及端子電極916藉由各向異性導電劑919電連接到FPC918所包括的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的源極電極及汲極電極(下面，也稱為一對電極)相同的導電膜形成。
圖10B所示的顯示裝置包括連接端子電極915a、連接端子電極915b及端子電極916，並且連接端子電極 915a、連接端子電極915b及端子電極916藉由各向異性導電劑919與FPC918所包括的端子電連接。
連接端子電極915a由與第一電極930相同的導電膜形成，連接端子電極915b由與第三電極941相同的導電膜形成，並且端子電極916由與電晶體910、電晶體911的一對電極相同的導電膜形成。
此外，如圖11所示，半導體裝置包括連接端子電極955以及端子電極916，並且連接端子電極955以及端子電極916藉由各向異性到電劑919與FPC918所包括的端子電連接。
連接端子電極955由與第二電極931相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的一對電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902及掃描線驅動電路904包括多個電晶體。圖10A和10B以及圖11例示像素部902所包括的電晶體910及掃描線驅動電路904所包括的電晶體911。在圖10A和10B中，電晶體910及電晶體911設置有相當於實施方式1所示的絕緣膜412的絕緣膜924，且在絕緣膜924上還設置有用作平坦化膜的層間絕緣膜921。另外，絕緣膜923是用作基底膜的絕緣膜。
在實施方式中，作為電晶體910、電晶體911可以使用上述實施方式所示的電晶體。
此外，圖11示出在絕緣膜924上的與驅動電路用電 晶體911的半導體膜的通道形成區域重疊的位置設置有導電膜917的例子。另外，作為半導體膜使用氧化物半導體膜。藉由將導電膜917設置在與氧化物半導體膜的通道形成區域重疊的位置，可以進一步降低BT壓力測試前後的電晶體911的臨界電壓的變動量。此外，導電膜917的電位既可以與電晶體911的閘極電極的電位相同，又可以不同，並且，還可以將導電膜用作第二閘極電極。此外，導電膜917的電位也可以為GND、0V或浮動狀態。
另外，導電膜917也具有遮蔽外部的電場的功能。換言之，導電膜917還具有防止外部的電場作用於內部(包括電晶體的電路部)的功能(特別是，對靜電的靜電遮蔽功能)。可以利用導電膜917的遮蔽功能來防止由於靜電等外部的電場的影響而使電晶體的電特性變動。導電膜917可以用於上述實施方式所示的任何電晶體。
設置在像素部902中的電晶體910電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、反電極等)，可以根據取出光的方向、設置電極的地方以及電極的圖案結構選擇透光性或反射性。
作為第一電極930、第二電極931以及第三電極941，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧 化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，第一電極930、第二電極931以及第三電極941可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、上述金屬的合金和上述金屬的金屬氮化物中的一種或多種形成。
另外，作為第一電極930、第二電極931和第三電極941可以使用包含導電高分子(也稱為導電聚合物)的導電合成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物或者其衍生物等。
圖10A及10B示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。圖10A是採用垂直電場方式的例子。
在圖10A中，顯示元件的液晶元件913包括第一電極930、第二電極931及液晶層908。注意，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。此外，第二電極931設置在第二基板906一側，並且，第一電極930和第二電極931隔著液晶層908重疊。
在圖10B中，顯示元件的液晶元件943包括形成在層間絕緣膜921上的第一電極930、第三電極941及液晶層 908。第三電極941用作共用電極。在第一電極930和第三電極941之間設置有絕緣膜944。使用氮化矽膜形成絕緣膜944。另外，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極930和第二電極931之間的間隔(單元間隙)而設置的。注意，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手向列相、各向同性相等。
另外，也可以採用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成各向同性相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有手性試劑的液晶組成物用於液晶層。由於包括呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且因為它具有光學各向同性，所以不需要配向處理且視角依賴性低。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。
第一基板901及第二基板906由密封材料925固定。 作為密封材料925可以使用熱固性樹脂、光固化樹脂等有機樹脂。
另外，在圖10A所示的液晶顯示裝置中，密封材料925與閘極絕緣膜922接觸，且層間絕緣膜921設置在密封材料925的內側。另外，層疊氮化矽膜和氧氮化矽膜來形成閘極絕緣膜922。此外，較佳的是，當對絕緣膜924選擇性地進行蝕刻時，對閘極絕緣膜922的上層的氧氮化矽膜進行蝕刻來使氮化矽膜露出。其結果是，密封材料925和形成在閘極絕緣膜922的氮化矽膜接觸，從而可以抑制來自外部的水侵入到密封材料925的內部。
此外，在圖10B所示的液晶顯示裝置中，密封材料925與絕緣膜924接觸。由於層間絕緣膜921設置在密封材料925的內側，並且密封材料925和絕緣膜924的表面上的氮化矽膜接觸，因此可以抑制來自外部的水侵入到密封材料925的內部。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在所定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。由於藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的儲存電容器，就足夠了，因此可以提高像素中的孔徑比。
此外，在顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相 位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。注意，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
圖12A至12C示出在圖10A所示的顯示裝置中將與設置在基板906的第二電極931電連接的公共連接部(焊盤部)形成在基板901上的例子。
公共連接部配置於與用來黏合基板901和基板906的密封材料重疊的位置，並藉由密封材料所含有的導電粒子與第二電極931電連接。或者，也可以在不與密封材料重疊的位置(注意，像素部除外)設置公共連接部，以與公共連接部重疊的方式將含有導電粒子的膏劑與密封材料另行設置，而與第二電極931電連接。
圖12A是公共連接部的剖面圖，並對應於圖12B所示的俯視圖的I-J線。
共用電位線975設置在閘極絕緣膜922上，並採用與圖10A及10B所示的電晶體910的源極電極971或汲極 電極973相同的材料及製程製造。
此外，共用電位線975被絕緣膜924及層間絕緣膜921覆蓋，絕緣膜924及層間絕緣膜921在與共用電位線975重疊的位置包括多個開口部。該開口部藉由與連接電晶體910的源極電極971和汲極電極973中的一方與第一電極930的接觸孔相同的製程製造。
另外，共用電位線975及共用電極977在開口部連接。共用電極977設置在層間絕緣膜921上，並採用與連接端子電極915及像素部的第一電極930相同的材料及製程製造。
像這樣，可以與像素部902的切換元件的製程共同地製造公共連接部。
共用電極977是與包含在密封材料的導電粒子接觸的電極，並與基板906的第二電極931電連接。
此外，如圖12C所示，也可以採用與電晶體910的閘極電極相同的材料及製程製造共用電位線985。
在圖12C所示的公共連接部中，共用電位線985設置在閘極絕緣膜922、絕緣膜924及層間絕緣膜921的下層，並且閘極絕緣膜922、絕緣膜924及層間絕緣膜921在與共用電位線985重疊的位置包括多個開口部。該開口部在藉由與連接電晶體910的源極電極971和汲極電極973中的一方和第一電極930的接觸孔相同的製程對絕緣膜924及層間絕緣膜921進行蝕刻之後還對閘極絕緣膜922選擇性地進行蝕刻來形成。
此外，共用電位線985及共用電極987在開口部連接。共用電極987設置在層間絕緣膜921上，並採用與連接端子電極915及像素部的第一電極930相同的材料及製程製造。
另外，在圖10B所示的FFS模式的液晶顯示裝置中，共用電極977、987分別與第三電極941連接。
接著，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括發光性有機化合物的層，於是電流流過。並且，藉由這些載子(電子及電洞)的重新結合，發光性有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子分散在黏合劑中的發光層，其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有發光層夾在介電層之間且該介電層由電極夾住的結構，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。在此，作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個是透明的即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射結構的發光元件；從基板一側的表面取出發光的底部發射結構的發光元件；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖11示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件963電連接到設置在像素部902中的電晶體910。另外，雖然發光元件963的結構是第一電極930、發光層951和第二電極931的疊層結構，但是不侷限於所示出的結構。可以根據從發光元件963取出的光的方向等適當地改變發光元件963的結構。
在層間絕緣膜921和第一電極930之間包括氮化矽膜950。氮化矽膜950與層間絕緣膜921及絕緣膜924的側面接觸。氮化矽膜950及第一電極930的端部上包括分隔壁960。分隔壁960使用有機絕緣材料或者無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極930上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
發光層951既可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件963中，而也可以在第二電極931及分隔壁960上形成保護 層。作為保護層，可以形成氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、DLC膜等。此外，在由第一基板901、第二基板906以及密封材料936密封的空間中設置有填充材料964並被密封。如此，為了不暴露於外氣，而較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為密封材料936，可以使用熱固性樹脂或光固化樹脂等有機樹脂或者包括低熔點玻璃的玻璃粉等。玻璃粉的對水、氧等雜質的阻擋性高，所以是較佳的。此外，當作為密封材料936使用玻璃粉時，如圖11所示，藉由在氮化矽膜950上設置玻璃粉，可以提高氮化矽膜950和玻璃粉的密接性且防止從外部侵入到密封材料936中的水。
作為填充材料964，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、有機矽樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以減少眩光的處理。
此外，由於電晶體容易因靜電等而破壞，所以較佳為設置驅動電路保護用的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有顯示功能的可靠性高的半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
[實施方式6]
可以使用上述實施方式的電晶體製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖13A示出具有影像感測器功能的半導體裝置的一個例子。圖13A是光電感測器的等效電路，而圖13B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器基準信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶 體的符號表示為“OS”。在圖13A中，電晶體640、電晶體656可以應用上述實施方式所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體450相同的結構的電晶體的例子。
圖13B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(元件基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜632、平坦化膜633以及平坦化膜634。光電二極體602具有：形成在平坦化膜633上的電極641b；在電極641b上依次層疊的第一半導體膜606a、第二半導體膜606b、第三半導體膜606c；設置在平坦化膜634上的藉由第一半導體膜至第三半導體膜與電極641b電連接的電極642；以及設置在與電極641b同樣的層中的與電極642電連接的電極641a。
電極641b與形成在平坦化膜634中的導電膜643電連接，並且電極642藉由電極641a與導電膜645電連接。導電膜645與電晶體640的閘極電極電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導 體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜中。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的 第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素導入到該非晶矽膜中。較佳為在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相沉積法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成，而不使用非晶半導體形成。
此外，由於藉由光電效應生成的電洞的遷移率低於電子的遷移率，因此當將p型半導體膜一側的表面用作光接收面時，pin型光電二極體具有較好的特性。在此示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由使用絕緣材料且根據其材料使用濺射法、電漿 CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷等，來可以形成絕緣膜632、平坦化膜633、平坦化膜634。另外，作為絕緣膜632可以使用與實施方式1的絕緣膜412同樣的絕緣膜。
作為平坦化膜633、平坦化膜634，例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機絕緣材料。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
[實施方式7]
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機或投幣機(slot machine)等)、外殼遊戲機。圖14A至14C示出上述電子裝置的具體例子。
圖14A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用來供應電力的電源供應線9005。
上述實施方式中的任一個所示的電晶體可以用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸摸輸入功能，而藉由用手指等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用實施方式6所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸摸輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以與地板垂直的方式立起來，從而也可以將桌子9000用作電視機。雖然在小房間裏設置大屏面的電視機會使自由使用的空間變小，但是若桌子安裝有顯示部則可以有效地利用房間的空間。
圖14B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，利用顯示部9103可以顯示影像。注意，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以調節頻道及音量，並可以對在顯示部9103上顯示的影像進行操作。另外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖14B所示的電視機9100具備接收機及數據機等。電視機9100可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
上述實施方式中的任一個所示的電晶體可以用於顯示部9103、顯示部9107，由此可以對電視機及遙控器賦予高可靠性。
圖14C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
上述實施方式中的任一個所示的電晶體可以用於顯示部9203，由此可以對電腦賦予高可靠性。
圖15A及15B是能夠進行折疊的平板終端。圖15A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
上述實施方式中任一個所示的電晶體可以用於顯示部9631a、顯示部9631b，由此可以製造可靠性高的平板終端。
在顯示部9631a中，能夠將其一部分用作觸控螢幕的區域9632a，並且能夠藉由觸摸所顯示的操作鍵9638來輸入資料。此外，在顯示部9631a中，作為一個例子示出一半的區域只有顯示功能且另一半的區域具有觸控螢幕的功能的結構，但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸控螢幕的功能的結構。例如，能夠使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸控螢幕，並且將顯示部9631b用作顯示幕面。
此外，在顯示部9631b中與顯示部9631a同樣也可以將其一部分用作觸控螢幕的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控螢幕上的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b上顯示鍵盤按鈕。
此外，也可以對觸控螢幕的區域9632a和觸控螢幕的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠切換豎屏顯示和橫屏顯示等顯示的方向並選擇黑白顯示或彩色顯示的切換等。根據藉由平板終端所內置的光感測器檢測到的使用時的外光的光量，省電模式切換開關9036可以使顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖15A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，既可以使一方的尺寸和另一方的尺寸不同又可以使它們的顯示品質有差異。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方高精細的顯示。
圖15B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633以及充放電控制電路9634。此外，在圖15B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖15A及15B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控螢幕、顯示部或影像信號處理部等。另外，可以將太陽能電池9633設置在外殼9630的單面或雙面，而可以採用高效地進行電池9635的充電的結構。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖15C所示的方塊圖對圖15B所示的充放電控制電路9634的結構和工作進行說明。圖15C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至開關SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至開關SW3對應圖15B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將該電力升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使SW1截止且使SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
[實施例1]
在本實施例中說明根據所公開的發明的半導體裝置中的電晶體的源極電極及汲極電極的步階部分的剖面觀察結果。
首先，說明實施例樣本的電晶體的製造方法。
首先，在玻璃基板上形成閘極電極。藉由濺射法形成100nm厚的鎢膜，藉由光微影製程在該鎢膜上形成遮罩，並使用該遮罩對該鎢膜的一部分進行蝕刻，來形成閘極電極。
接著，在閘極電極上形成閘極絕緣膜。作為閘極絕緣膜，層疊形成50nm厚的氮化矽膜和200nm厚的氧氮化矽膜。將50sccm的矽烷及5000sccm的氮供應到電漿CVD設備的處理室中，將處理室中的壓力控制為60Pa並使用27.12MHz的高頻電源供應150W的電力，來形成氮化矽膜。將20sccm的矽烷及3000sccm的一氧化二氮供應到電漿CVD設備的處理室中，將處理室中的壓力控制為40Pa並使用27.12MHz的高頻電源供應100W的電力，來形成氧氮化矽膜。另外，在將基板溫度設定為350℃的條件下形成該氮化矽膜及該氧氮化矽膜。
接著，隔著閘極絕緣膜形成與閘極電極重疊的氧化物半導體膜。在此，在閘極絕緣膜上藉由濺射法形成CAAC-OS膜的IGZO膜，藉由光微影製程在該IGZO膜上形成遮罩，並使用該遮罩對該IGZO膜的一部分進行蝕 刻。然後，對被蝕刻的IGZO膜進行加熱處理來形成氧化物半導體膜。注意，在本實施例中形成35nm厚的IGZO膜。
作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，用作濺射氣體的50sccm的氬和50sccm的氧供應到濺射裝置的處理室中，將處理室中的壓力控制為0.6Pa，並供應5kW的直流電力，來形成IGZO膜。注意，形成IGZO膜時的基板溫度為170℃。
接著，藉由進行加熱處理，使氧化物半導體膜所包含的水、氫等脫嵌。在此，當在氮氛圍下以450℃進行加熱處理1小時之後，在氮和氧氛圍下以450℃進行加熱處理1小時。
接著，在閘極絕緣膜及氧化物半導體膜上形成導電膜，藉由光微影製程在該導電膜上形成遮罩，並使用該遮罩對該導電膜的一部分進行蝕刻，來形成源極電極及汲極電極。注意，作為成為該源極電極及汲極電極的導電膜，在50nm厚的鎢膜上形成400nm厚的鋁膜並在該鋁膜上形成100nm厚的鈦膜。
接著，在將基板移動到被減壓的處理室中並以220℃進行加熱之後，將基板移動到填充有一氧化二氮的處理室中。接著，將氧化物半導體膜暴露於氧電漿，該氧電漿是使用27.12MHz的高頻電源對設置在處理室中的上部電極供應150W的高頻電力來產生的。
接著，在上述電漿處理之後，以不暴露於大氣的方式 在氧化物半導體膜、源極電極及汲極電極上連續形成絕緣膜。以四種條件，即條件A1至條件A4形成絕緣膜，並且在各種條件下形成的樣本為樣本A1至樣本A4。注意，在樣本A1至樣本A4中，絕緣膜的厚度均為400nm。
在條件1中，作為絕緣膜使用氧氮化矽膜。在如下條件下進行電漿CVD法形成氧氮化矽膜：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，將處理室的壓力設定為40Pa，將基板溫度設定為220℃，將150W的高頻電力供應到平行平板電極。注意，採用XRR測量的膜整體的膜密度為2.26g/cm3。
在條件2中，作為絕緣膜使用氧氮化矽膜。在如下條件下進行電漿CVD法形成氧氮化矽膜：將流量為160sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，將1500W的高頻電力供應到平行平板電極。注意，採用XRR測量的膜整體的膜密度為2.31g/cm3。
在條件3中，作為絕緣膜使用氧氮化矽膜。在如下條件下進行電漿CVD法形成氮化矽膜：將流量為50sccm的矽烷、流量為5000sccm的氮及流量為100sccm的氨用作原料氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，將1000W的高頻電力供應到平行平板電極。注意，採用XRR測量的膜整體的膜密度為2.50g/cm3。
在條件4中，作為絕緣膜使用氧氮化矽膜。在如下條 件下進行電漿CVD法形成氮化矽膜：將流量為200sccm的矽烷、流量為2000sccm的氮及流量為100sccm的氨用作原料氣體，處理室的壓力為200Pa，將基板溫度設定為350℃，將2000W的高頻電力供應到平行平板電極。注意，採用XRR測量的膜整體的膜密度為2.72g/cm3。
使用剖面掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscopy)對樣本A1至樣本A4的剖面分別進行觀察。圖16A示出樣本A1的STEM影像，圖16B示出樣本A2的STEM影像，圖17A示出樣本A3的STEM影像，而圖17B示出樣本A4的STEM影像。
如圖16A、16B以及圖17A所示，確認到覆蓋源極電極及汲極電極的絕緣膜中的由虛線圍繞的部分產生有空隙部。另一方面，在圖17B中，確認不到產生在覆蓋源極電極及汲極電極的絕緣膜中的空隙部。
由此可知，在樣本A1至樣本A4中，當覆蓋源極電極及汲極電極的絕緣膜的膜密度為2.26g/cm3以上且2.50g/cm3以下時，在絕緣膜中產生空隙部。
[實施例2]
在本實施例中說明在氧化物絕緣膜上形成有氮化物絕緣膜的電晶體的特性的測量結果。
首先，說明實施例樣本的電晶體的製造方法。
與實施例1同樣，在玻璃基板上形成閘極電極、閘極 絕緣膜及氧化物半導體膜，進行加熱處理，來使氧化物半導體膜所包含的水、氫等脫嵌。在此，當在氮氛圍下以450℃進行加熱處理1小時之後，在氮和氧氛圍下以450℃進行加熱處理1小時。
接著，在閘極絕緣膜及氧化物半導體膜上形成導電膜，藉由光微影製程在該導電膜上形成遮罩，並使用該遮罩對該導電膜的一部分進行蝕刻，來形成源極電極及汲極電極。
接著，在將基板移動到被減壓的處理室中並以220℃進行加熱之後，將基板移動到填充有一氧化二氮的處理室中。接著，將氧化物半導體膜暴露於氧電漿，該氧電漿是使用27.12MHz的高頻電源對設置在處理室中的上部電極供應150W的高頻電力來產生的。
至此的步驟可以參照實施例1。
接著，在上述電漿處理之後，以不暴露於大氣的方式在氧化物半導體膜、源極電極及汲極電極上連續形成絕緣膜。絕緣膜具有在氧化物絕緣膜上形成有氮化物絕緣膜的疊層結構。層疊50nm厚的第一氧氮化矽膜及400nm厚的第二氧氮化矽膜來形成氧化物絕緣膜。
在如下條件下進行電漿CVD法形成第一氧氮化矽膜：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，將處理室的壓力設定為40Pa，將基板溫度設定為220℃，並將150W的高頻電力供應到平行平板電極。
在如下條件下進行電漿CVD法形成第二氧氮化矽膜：將流量為160sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並將1500W的高頻電力供應到平行平板電極。可以在該條件下形成包含比滿足化學計量組成的氧多的氧且氧的一部分藉由加熱脫嵌的氧氮化矽膜。
接著，藉由加熱處理，使水、氫等從氧化物絕緣膜脫嵌。在此，氮和氧氛圍下以350℃進行加熱處理1小時。
接著，在氧化物絕緣膜上形成氮化物絕緣膜。作為氮化物絕緣膜形成50nm厚的氮化矽膜。在如下條件下進行電漿CVD法形成氮化矽膜：將流量為200sccm的矽烷、流量為2000sccm的氮及流量為100sccm的氨用作原料氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，並將2000W的高頻電力供應到平行平板電極。
接著，對絕緣膜(氧化物絕緣膜及氮化物絕緣膜)的一部分進行蝕刻來形成使源極電極及汲極電極的一部分露出的開口部。
接著，在絕緣膜(氮化物絕緣膜)上形成層間絕緣膜。在此，在氮化物絕緣膜上塗敷組成物，然後進行曝光及顯影，來形成具有使源極電極或汲極電極的一部分露出的開口部的層間絕緣膜。另外，作為層間絕緣膜形成1.5μm厚的丙烯酸樹脂。然後，進行加熱處理。在包含氮的氛圍下以250℃進行該加熱處理1小時。
接著，形成與源極電極或汲極電極的一部分連接的導 電膜。在此，藉由濺射法形成100nm厚的包含氧化矽的ITO。
藉由上述製程製造實施例樣本的電晶體。
此外，作為比較例製造一種比較例樣本的電晶體，其中作為實施例樣本的絕緣膜只形成氧化物絕緣膜，而不形成氮化物絕緣膜。
使用剖面掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscopy)對上述實施例樣本及比較例樣本的剖面進行觀察。圖18A示出實施例樣本的STEM影像，圖18B示出比較例樣本的STEM影像。
如圖18A及18B所示，確認到覆蓋源極電極及汲極電極的第一氧氮化矽膜及第二氧氮化矽膜中的由虛線圍繞的部分產生有空隙部。此外，如圖18A所示，在第二氧氮化矽膜上的氮化矽膜中沒有產生空隙部。可以確認到空隙部被氮化矽膜遮斷。
接著，測量上述實施例樣本及比較例樣本的電晶體的Vg-Id特性。
作為用來評價耐濕性的加速壽命測試，進行壓力鍋測試(PCT：Pressure Cooker Test)。在本實施例的PCT中，以溫度為130℃，濕度為85%，壓力為0.23MPa的條件保持實施例樣本及比較例樣本1小時。
對實施例樣本及比較例樣本進行GBT(gate bias temperature：閘壓-溫度)壓力測試。在本實施例中以如下條件進行GBT壓力測試：在黑暗環境下，Vg=-30V， Vd=0V，Vs=0V，壓力溫度為60℃，不進行光照射，壓力施加時間為1小時。另外，各實際測量值為如下：通道長度(L)為6μm，通道寬度(W)為50μm，氧化膜(閘極絕緣膜)厚度(Tox)為280nm。
圖19A示出實施例樣本的GBT壓力測試的結果，圖19B示出比較例樣本的GBT壓力測試的結果。此外，圖式中的虛線示出進行PCT之前的測量結果，而圖式中的實線示出進行PCT之後的測量結果。另外，圖19A及19B示出汲極電壓(Vd：[V])為1V及10V時的測量結果，並且橫軸示出閘極電壓(Vg：[V])，縱軸示出汲極電流(Id：[A])。注意，“汲極電壓(Vd：[V])”是指以源極為基準的汲極與源極之間的電位差，“閘極電壓(Vg：[V])”是指以源極為基準的閘極與源極之間的電位差。
如圖19A所示，確認到實施例樣本的電晶體在PCT前後不產生變化。另一方面，如圖19B所示，確認到比較例樣本的電晶體在PCT前後大幅度地變化，且臨界值在PCT之後漂移到負值一側。
實施例樣本和比較例樣本之間的差異是在第二氧氮化矽膜上是否有氮化矽膜。因此，在PCT之後也利用氮化矽膜的效果來抑制特性的變動量。
由此，藉由由氮化矽膜遮斷氧氮化矽膜中的空隙部，可以對使用氧化物半導體的半導體裝置賦予穩定的電特性且實現高可靠性。
[實施例3]
在本實施例中說明氧化物絕緣膜上的氮化物絕緣膜的成膜溫度不同的電晶體特性的測量結果。
首先，說明實施例樣本的電晶體的製造方法。
關於實施例樣本，將實施例2的實施例樣本的氮化矽膜的成膜溫度設定為220℃的樣本為樣本B1，而將與實施例2的實施例樣本同樣的樣本(氮化矽膜的成膜溫度為350℃)為樣本B2。
在如下條件下進行電漿CVD法形成樣本B1的氮化矽膜：將流量為50sccm的矽烷、流量為5000sccm的氮及流量為100sccm的氨用作原料氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並將1000W的高頻電力供應到平行平板電極。除了將樣本B1的氮化矽膜的基板溫度設定為350℃之外，樣本B2的氮化矽膜的形成方法與樣本B1同樣。
接著，對上述樣本B1及樣本B2的電晶體的Vg-Id特性進行測量。
作為用來評價耐濕性的加速壽命測試，進行壓力鍋測試(PCT)。在本實施例的PCT中，以溫度為130℃，濕度為85%，壓力為0.20MPa的條件保持樣本B1及樣本B21小時。
對樣本B1及樣本B2進行GBT壓力測試。在本實施例中以如下條件進行GBT壓力測試：在黑暗環境下， Vg=-30V至30V，Vd=0V，Vs=0V，壓力溫度為60℃，不進行光照射，壓力施加時間為1小時。另外，各實際測量值為如下：通道長度(L)為6μm，通道寬度(W)為50μm，氧化膜(閘極絕緣膜)的厚度(Tox)為280nm。
圖20A1示出樣本B1的PCT之前的GBT壓力測試的結果，而圖20A2示出樣本B1的PCT之後的GBT壓力測試的結果。圖20B1示出樣本B2的PCT之前的GBT壓力測試的結果，而圖20B2示出樣本B2的PCT之後的GBT壓力測試的結果。另外，圖20A1、20A2、20B1、20B2示出汲極電壓(Vd：[V])為1V及10V時的測量結果，並且橫軸示出閘極電壓(Vg：[V])，而縱軸示出汲極電流(Id：[A])及場效應遷移率(μFE：[cm2/Vs])。此外，圖20A3及20B3示出樣本B1及樣本B2的PCT前後的臨界值的變化量(△Vth)及漂移值的變化量(△Shift)。
此外，在本說明書中，臨界電壓(Vth)的定義是如下：在其橫軸表示閘極電壓(Vg：[V])且其縱軸表示汲極電流的平方根(Id(1/2)：[A])的曲線中，當外推最大傾斜度的Id(1/2)的接線時接線與Vg軸(即，Id(1/2)是0A)交叉的點的閘極電壓。注意，在本說明書中，在汲極電壓Vd是10V的狀態下算出臨界電壓。
另外，在本說明書中，漂移值(Shift)的定義是如下：在其橫軸表示閘極電壓(Vg：[V])且其縱軸表示汲極電流(Id：[A])的對數的曲線中，當外推最大傾斜度的Id的接線時接線與直線Id=1.0×10-12[A]交叉的點的閘極 電壓。注意，在本說明書中，在汲極電壓Vd是10V的狀態下算出漂移值。
如圖20A3及20B3所示，可以觀察到樣本B1及樣本B2的電晶體在PCT前後產生有臨界電壓及漂移值的微小變化，且樣本B1及樣本B2的電晶體發生劣化。此外，與樣本B1(氮化矽膜的成膜溫度為220℃)的電晶體相比，樣本B2(氮化矽膜的成膜溫度為350℃)的電晶體的臨界電壓及漂移值的變化量較少。
[實施例4]
在本實施例中說明絕緣膜的一部分的氮化矽膜的利用RBS(Rutherford Backscattering Spectrometry：拉塞福背散射光譜學法)的分析結果及利用二次離子質譜分析(SIMS：Secondary Ion Mass Spectrometry)的評價結果。
首先，說明進行分析的樣本。
在矽晶片11上藉由電漿CVD法形成氮化矽膜12來製造該樣本(參照圖21)。在兩種條件，即條件C1及條件C2下形成氮化矽膜12，並且在各條件下形成的樣本為樣本C1及樣本C2。
在條件C1中，在如下條件下進行電漿CVD法形成100nm厚的氮化矽膜12：保持矽晶片11的溫度為220℃，將流量為50sccm的矽烷、流量為5000sccm的氮及流量為100sccm的氨用作原料氣體，將處理室的壓力設定為200Pa，並將1000W的高頻電力供應到平行平板電 極。
在條件C2中，在如下條件下進行電漿CVD法形成300nm厚的氮化矽膜12：保持矽晶片11的溫度為350℃，將流量為200sccm的矽烷、流量為2000sccm的氮及流量為100sccm的氨用作原料氣體，將處理室的壓力設定為200Pa，並將2000W的高頻電力供應到平行平板電極。
接著，對樣本C1及樣本C2進行評價。表1示出RBS結果。
由表1確認到樣本C1包含26.5atomic%的矽、45.5atomic%的氮及28.1atomic%的氫。由表1確認到樣本C2包含40.0atomic%的矽、49.2atomic%的氮及10.8atomic%的氫。因此，與樣本C1相比，樣本C2的組成中的氫比例減少。
接著，圖22A及22B示出SIMS分析結果。
圖22A示出利用SIMS得到的樣本C1的氫、氧、氟及碳的濃度輪廓，而圖22B示出利用SIMS得到的樣本 C2的氫、氧、氟及碳的濃度輪廓。
此外，表2示出圖22A及22B的SIMS分析結果的詳細內容。
由表2確認到樣本C1包含2.8×1022atoms/cm3的氫、1.0×1019atoms/cm3的氧、2.3×1019atoms/cm3的氟及5.5×1018atoms/cm3的碳。由表2還確認到樣本C2包含1.6×1022atoms/cm3的氫、6.8×1017atoms/cm3的氧、7.4×1018atoms/cm3的氟及7.4×1017atoms/cm3的碳。因此，與RBS的結果同樣地確認到與樣本C1相比樣本C2的組成中的氫比例減少。此外，與樣本C1相比樣本C2中的氫、氧、氟及碳等雜質的濃度較少。
[實施例5]
在本實施例中，對於產生在絕緣膜中的空隙部是否成為水或氫等的侵入路徑進行檢證。作為檢證的評價方法使用SIMS。
首先，參照圖23A及23B說明樣本。作為樣本，準 備了兩種樣本，即圖23A所示的藉由在氧化物半導體膜上設置電極而產生空隙部的樣本D1以及圖23B所示的在氧化物半導體膜上不設置電極而不產生空隙部的樣本D2。
在玻璃基板21上形成閘極絕緣膜22及氧化物半導體膜23，藉由加熱處理使氧化物半導體膜23所包含的水、氫等脫嵌。在此，在氮氛圍下以450℃進行加熱處理1小時，然後在氮及氧氛圍下以450℃進行加熱處理1小時。
接著，在閘極絕緣膜22及氧化物半導體膜23上形成導電膜，藉由光微影製程在該導電膜上形成遮罩，並使用該遮罩對該導電膜的一部分進行蝕刻，來形成電極24。
接著，在將基板移動到被減壓的處理室中並以220℃進行加熱之後，將基板移動到填充有一氧化二氮的處理室中。接著，將氧化物半導體膜暴露於氧電漿，該氧電漿是使用27.12MHz的高頻電源對設置在處理室中的上部電極供應150W的高頻電力來產生的。
至此的步驟可以參照實施例1。
接著，在上述電漿處理之後，以不暴露於大氣的方式在氧化物半導體膜23及電極24上連續形成絕緣膜27。絕緣膜27具有在氧化物絕緣膜25上形成有氮化物絕緣膜26的疊層結構。層疊50nm厚的第一氧氮化矽膜25a和400nm厚的第二氧氮化矽膜25b來形成氧化物絕緣膜25。
在如下條件下進行電漿CVD法形成第一氧氮化矽膜25a：將流量為30sccm的矽烷及流量為4000sccm的一氧 化二氮用作原料氣體，將處理室的壓力設定為40Pa，將基板溫度設定為220℃，並將150W的高頻電力供應到平行平板電極。
在如下條件下進行電漿CVD法形成第二氧氮化矽膜25b：將流量為160sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並將1500W的高頻電力供應到平行平板電極。根據上述條件可以形成包含比滿足化學計量組成的氧多的氧且氧的一部分藉由加熱處理脫嵌的氧氮化矽膜。
接著，藉由進行加熱處理，使水、氫等從氧化物絕緣膜脫嵌。在此，在氮及氧氛圍下以350℃進行加熱處理1小時。
接著，在氧化物絕緣膜25上形成氮化物絕緣膜26。作為氮化物絕緣膜26形成50nm厚的氮化矽膜。在如下條件下進行電漿CVD法形成氮化矽膜：將流量為50sccm的矽烷及流量為5000sccm的氮及流量為100sccm的氨用作原料氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，並將2000W的高頻電力供應到平行平板電極。
藉由上述步驟製造樣本D1。此外，作為樣本D2製造不形成電極的樣本(參照圖23A及23B)。
對樣本D1及樣本D2進行壓力鍋測試(PCT)。在本實施例的PCT中，以溫度為130℃，濕度為85%(包含在 氣體中的水蒸氣的體積比為H2O(水)：D2O(重水)=4：1)，2.0個大氣壓(0.20MPa)的條件保持樣本D1及樣本D2 15小時。
在本實施例中，由重水等表示的“D原子”表示質量數為2的氫原子(2H)。
作為SIMS分析使用SSDP(Substrate Side Depth Profile)-SIMS(從背面的SIMS測量)對PCT測試後的樣本D1及樣本D2的H原子及D原子的濃度進行測量。
圖24A示出利用SIMS得到的樣本D1的PCT測試後的H原子及D原子的濃度輪廓，圖24B示出利用SIMS得到的樣本D2的PCT測試後的H原子及D原子的濃度輪廓。在圖24A及24B中，D原子(自然密度(natural density))的濃度輪廓是指將D原子的存在比假設為0.015%從H原子的濃度輪廓算出的存在於自然界的D原子的濃度輪廓。因此，藉由PCT測試混入到樣本中的D原子量是實際測量的D原子濃度和自然密度的D原子濃度之間的差異。
當對樣本D1和樣本D2進行比較時，由圖24A可知，由於在氧化物半導體膜上設置電極並產生空隙部，因此氧化物半導體膜的實際測量的D原子的濃度輪廓明顯增加，且多量的D原子混入到氧化物半導體膜中。由此，可以確認到樣本D1對來自外部的水(H2O、D2O)的阻擋性低。
450‧‧‧電晶體
410、410a、410b‧‧‧氧化物絕緣膜
411‧‧‧氮化物絕緣膜
412‧‧‧絕緣膜

Claims (10)

  1. 一種顯示裝置，包括：基板；像素部；該像素部內及該基板上的電晶體，該電晶體包括：該基板上的閘極電極；包括在該閘極電極上的第一氧化物絕緣膜的閘極絕緣膜；在該閘極絕緣膜上且與該第一氧化物絕緣膜接觸的氧化物半導體膜；該氧化物半導體膜上的源極電極及汲極電極；在該源極電極、該汲極電極及該氧化物半導體膜上且與其接觸的第二氧化物絕緣膜；以及該第二氧化物絕緣膜上的氮化物絕緣膜；在該氮化物絕緣膜上且由有機材料形成的層間絕緣膜；以及在該層間絕緣膜上且藉由形成在該層間絕緣膜內的開口部電連接至該汲極電極的電極，其中，該源極電極及該汲極電極的側端面形成步階，其中，覆蓋該步階的該第二氧化物絕緣膜的部分包括空隙部，以及其中，該氮化物絕緣膜覆蓋該第二氧化物絕緣膜的該空隙部。
  2. 如申請專利範圍第1項之顯示裝置， 其中，該第二氧化物絕緣膜的厚度大於該氮化物絕緣膜的厚度。
  3. 一種顯示裝置，包括：基板；像素部；該像素部內及該基板上的電晶體，該電晶體包括：該基板上的閘極電極；包括在該閘極電極上的第一氧化物絕緣膜的閘極絕緣膜，該第一氧化物絕緣膜為第一氧化矽膜；在該閘極絕緣膜上且與該第一氧化物絕緣膜接觸的氧化物半導體膜；該氧化物半導體膜上的源極電極及汲極電極；在該源極電極、該汲極電極及該氧化物半導體膜上且與其接觸的第二氧化物絕緣膜，該第二氧化物絕緣膜為第二氧化矽膜；以及該第二氧化物絕緣膜上的氮化矽膜；在該氮化矽膜上且由有機材料形成的層間絕緣膜；以及在該層間絕緣膜上且藉由形成在該層間絕緣膜內的開口部電連接至該汲極電極的電極，其中，該源極電極及該汲極電極的側端面形成步階，其中，覆蓋該步階的該第二氧化物絕緣膜的部分包括空隙部，以及其中，該氮化矽膜覆蓋該第二氧化物絕緣膜的該空隙 部。
  4. 如申請專利範圍第3項之顯示裝置，其中，該第二氧化物絕緣膜的厚度大於該氮化矽膜的厚度。
  5. 一種顯示裝置，包括：基板；像素部；該像素部內及該基板上的電晶體，該電晶體包括：該基板上的閘極電極；包括在該閘極電極上的第一氧化物絕緣膜的閘極絕緣膜，該第一氧化物絕緣膜為第一氧化矽膜；在該閘極絕緣膜上且與該第一氧化物絕緣膜接觸的氧化物半導體膜；該氧化物半導體膜上的源極電極及汲極電極；在該源極電極、該汲極電極及該氧化物半導體膜上且與其接觸的第二氧化物絕緣膜，該第二氧化物絕緣膜為第二氧化矽膜；以及該第二氧化物絕緣膜上的第一氮化矽膜；在該第一氮化矽膜上且由有機材料形成的層間絕緣膜；以及在該層間絕緣膜上的液晶元件，該液晶元件包括：藉由形成在該層間絕緣膜內的開口部電連接至該汲極電極的第一電極；第二電極； 介於該第一電極與該第二電極間的第二氮化矽膜；以及該第一電極、該第二電極及該第二氮化矽膜上的液晶層，其中，該源極電極及該汲極電極的側端面形成步階，其中，覆蓋該步階的該第二氧化物絕緣膜的部分包括空隙部，以及其中，該第一氮化矽膜覆蓋該第二氧化物絕緣膜的該空隙部。
  6. 如申請專利範圍第5項之顯示裝置，其中，該第二氧化物絕緣膜的厚度大於該第一氮化矽膜的厚度。
  7. 如申請專利範圍第1、3、5項中任一項的顯示裝置，其中，該第二氧化物絕緣膜包括疊層。
  8. 如申請專利範圍第1、3、5項中任一項的顯示裝置，其中，該第二氧化物絕緣膜具有2.26g/cm3以上且2.50g/cm3以下的密度。
  9. 如申請專利範圍第1、3、5項中任一項的顯示裝置，其中，該空隙部起因於該源極電極及該汲極電極的該側端面的該步階。
  10. 如申請專利範圍第1、3、5項中任一項的顯示裝置，更包括電連接至該像素部的撓性印刷電路。
TW105138430A 2012-07-20 2013-07-18 半導體裝置及半導體裝置的製造方法 TWI603479B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161688 2012-07-20

Publications (2)

Publication Number Publication Date
TW201709532A TW201709532A (zh) 2017-03-01
TWI603479B true TWI603479B (zh) 2017-10-21

Family

ID=49945799

Family Applications (7)

Application Number Title Priority Date Filing Date
TW106125761A TWI695510B (zh) 2012-07-20 2013-07-18 半導體裝置
TW109124556A TWI746074B (zh) 2012-07-20 2013-07-18 半導體裝置
TW102125753A TWI570927B (zh) 2012-07-20 2013-07-18 半導體裝置及半導體裝置的製造方法
TW110126383A TWI821712B (zh) 2012-07-20 2013-07-18 半導體裝置
TW105138430A TWI603479B (zh) 2012-07-20 2013-07-18 半導體裝置及半導體裝置的製造方法
TW108122347A TWI717774B (zh) 2012-07-20 2013-07-18 半導體裝置及顯示裝置
TW107122525A TWI695511B (zh) 2012-07-20 2013-07-18 半導體裝置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW106125761A TWI695510B (zh) 2012-07-20 2013-07-18 半導體裝置
TW109124556A TWI746074B (zh) 2012-07-20 2013-07-18 半導體裝置
TW102125753A TWI570927B (zh) 2012-07-20 2013-07-18 半導體裝置及半導體裝置的製造方法
TW110126383A TWI821712B (zh) 2012-07-20 2013-07-18 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW108122347A TWI717774B (zh) 2012-07-20 2013-07-18 半導體裝置及顯示裝置
TW107122525A TWI695511B (zh) 2012-07-20 2013-07-18 半導體裝置

Country Status (5)

Country Link
US (8) US9184297B2 (zh)
JP (7) JP6066850B2 (zh)
KR (6) KR102343715B1 (zh)
TW (7) TWI695510B (zh)
WO (1) WO2014013959A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20140026844A (ko) * 2012-08-23 2014-03-06 삼성전자주식회사 디바이스로부터의 결제 요청을 인증하는 방법 및 시스템
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2016531347A (ja) * 2013-07-12 2016-10-06 アクト コーポレイションＡｑｕｔｏ Ｃｏｒｐｏｒａｔｉｏｎ モバイル広告
KR102183315B1 (ko) * 2014-08-01 2020-11-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
JP2016103395A (ja) * 2014-11-28 2016-06-02 株式会社ジャパンディスプレイ 表示装置
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
WO2016168151A1 (en) * 2015-04-13 2016-10-20 Carestream Health, Inc. Reduction of tft instabiltity in digital x-ray detectors
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN108738377B (zh) * 2015-07-30 2020-11-10 株式会社半导体能源研究所 发光装置的制造方法、发光装置、模块及电子设备
JP6367167B2 (ja) 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
WO2017064587A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN108701701A (zh) * 2016-02-29 2018-10-23 夏普株式会社 光电转换装置
US10741696B2 (en) 2016-09-27 2020-08-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP7343391B2 (ja) * 2017-05-26 2023-09-12 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 成膜装置及び成膜方法
CN107482039B (zh) * 2017-08-03 2020-07-24 京东方科技集团股份有限公司 一种柔性触控母板及制备方法、柔性触控基板、触控面板
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
KR102565148B1 (ko) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20200057142A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2022147359A (ja) * 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US20090065759A1 (en) * 2007-09-07 2009-03-12 Soo-Hong Kim Semiconductor device and method for fabricating the same
US20100025675A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5336626A (en) * 1992-03-18 1994-08-09 Samsung Electronics Co., Ltd. Method of manufacturing a MESFET with an epitaxial void
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2950408B2 (ja) * 1996-07-11 1999-09-20 日本電気株式会社 半導体装置およびその製造方法
US6495900B1 (en) * 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure
JPH11233510A (ja) * 1998-02-16 1999-08-27 Tonen Corp 裾引き形状を有するＳｉＯ２系被膜の形成方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3362675B2 (ja) * 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3926083B2 (ja) * 2000-03-07 2007-06-06 三菱電機株式会社 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
JP2002075987A (ja) * 2000-08-25 2002-03-15 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110791A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100623328B1 (ko) * 2002-07-05 2006-09-11 매그나칩 반도체 유한회사 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6849546B1 (en) * 2003-11-04 2005-02-01 Taiwan Semiconductor Manufacturing Co. Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4115441B2 (ja) 2004-10-29 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100669804B1 (ko) * 2004-12-06 2007-01-16 삼성에스디아이 주식회사 에어갭을 구비한 박막 트랜지스터 및 그의 제조방법
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060128166A1 (en) 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
JP2007027664A (ja) * 2005-07-21 2007-02-01 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5057981B2 (ja) * 2005-09-05 2012-10-24 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI325077B (en) 2005-12-29 2010-05-21 Au Optronics Corp A liquid crystal display device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5515281B2 (ja) 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2010191283A (ja) * 2009-02-19 2010-09-02 Sharp Corp アクティブ素子基板の製造方法、アクティブ素子基板、アクティブ型表示装置
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5478963B2 (ja) 2009-07-09 2014-04-23 富士フイルム株式会社 電子素子及び電子素子の製造方法
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101943293B1 (ko) 2009-10-16 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011058867A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
KR101802406B1 (ko) * 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5471564B2 (ja) * 2010-02-17 2014-04-16 カシオ計算機株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20110101771A (ko) * 2010-03-09 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시장치
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8854583B2 (en) 2010-04-12 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
TWI508294B (zh) * 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
WO2012032749A1 (ja) 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8792260B2 (en) 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
KR20120063809A (ko) 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5081324B2 (ja) 2012-01-25 2012-11-28 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
JP6128906B2 (ja) * 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9312220B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US20090065759A1 (en) * 2007-09-07 2009-03-12 Soo-Hong Kim Semiconductor device and method for fabricating the same
US20100025675A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20230044086A1 (en) 2023-02-09
US20180158956A1 (en) 2018-06-07
TWI695511B (zh) 2020-06-01
KR20230003262A (ko) 2023-01-05
TWI695510B (zh) 2020-06-01
KR102078213B1 (ko) 2020-02-17
JP6006892B2 (ja) 2016-10-12
US9184297B2 (en) 2015-11-10
US20160013324A1 (en) 2016-01-14
US10693010B2 (en) 2020-06-23
US9780219B2 (en) 2017-10-03
US9905696B2 (en) 2018-02-27
US20210057582A1 (en) 2021-02-25
KR102343715B1 (ko) 2021-12-27
US20190273163A1 (en) 2019-09-05
TWI746074B (zh) 2021-11-11
TW202005096A (zh) 2020-01-16
JP2021077912A (ja) 2021-05-20
TW202107714A (zh) 2021-02-16
KR102475812B1 (ko) 2022-12-09
TW201409708A (zh) 2014-03-01
JP2016106409A (ja) 2016-06-16
TWI717774B (zh) 2021-02-01
US20140021467A1 (en) 2014-01-23
KR20210158869A (ko) 2021-12-31
JP2017098558A (ja) 2017-06-01
US20170062623A1 (en) 2017-03-02
US10347768B2 (en) 2019-07-09
TW202211482A (zh) 2022-03-16
TWI821712B (zh) 2023-11-11
JP6066850B2 (ja) 2017-01-25
US11515426B2 (en) 2022-11-29
KR20150034251A (ko) 2015-04-02
JP2018050078A (ja) 2018-03-29
TWI570927B (zh) 2017-02-11
US9548393B2 (en) 2017-01-17
JP2019140408A (ja) 2019-08-22
TW201804621A (zh) 2018-02-01
JP6262838B2 (ja) 2018-01-17
WO2014013959A1 (en) 2014-01-23
JP2022189928A (ja) 2022-12-22
US11935959B2 (en) 2024-03-19
JP6525423B2 (ja) 2019-06-05
TW201907569A (zh) 2019-02-16
KR102262323B1 (ko) 2021-06-08
US20170179298A1 (en) 2017-06-22
KR20210068625A (ko) 2021-06-09
KR20200018725A (ko) 2020-02-19
KR20200096318A (ko) 2020-08-11
KR102141977B1 (ko) 2020-08-06
JP2014039019A (ja) 2014-02-27
TW201709532A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
TWI603479B (zh) 半導體裝置及半導體裝置的製造方法
JP6078104B2 (ja) 半導体装置
TWI590455B (zh) 半導體裝置
TW201407782A (zh) 半導體裝置