JP2022189928A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022189928A
JP2022189928A JP2022170413A JP2022170413A JP2022189928A JP 2022189928 A JP2022189928 A JP 2022189928A JP 2022170413 A JP2022170413 A JP 2022170413A JP 2022170413 A JP2022170413 A JP 2022170413A JP 2022189928 A JP2022189928 A JP 2022189928A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide
electrode
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022170413A
Other languages
English (en)
Inventor
純一 肥塚
Junichi Hizuka
俊成 佐々木
Toshinari Sasaki
克明 栃林
Katsuaki Tochibayashi
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022189928A publication Critical patent/JP2022189928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

【課題】半導体膜として酸化物半導体を用いたトランジスタ上に層間絶縁膜を有する半導体装置の電気特性の変動を抑制する。【解決手段】半導体膜上におけるソース電極およびドレイン電極によって形成される段差領域に空隙部を有し、酸化シリコンを成分として含む第１の絶縁膜と、第１の絶縁膜の空隙部を塞ぐように第１の絶縁膜に接して設けられた窒化シリコンを成分として含む第２の絶縁膜とを含む構成とする。当該構成とすることで、第１の絶縁膜に生じた空隙部がさらに外側に空隙部が広がることを防ぐことができる。【選択図】図１

Description

本明細書等で開示する発明は、半導体装置および半導体装置の作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、画像表示装置、半導体回路および電子機器は全て半導体装
置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物
半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、または、Ｉｎ－Ｇａ－Ｚｎ系酸化物半導体を
用いてトランジスタを作製する技術が開示されている（特許文献１参照）。
特開２００６－１６５５２８号公報
また、例えば、酸化物半導体を用いたトランジスタで半導体装置（例えば液晶パネルな
ど）を作る場合、酸化物半導体を用いたトランジスタ上に層間絶縁膜を設ける必要がある
。
層間絶縁膜は集積回路において、トランジスタと配線、配線間の絶縁をとるのみでなく
、トランジスタの特性安定化を図る上で重要な要素となる。
そこで、本発明は、酸化物半導体を用いたトランジスタ上に層間絶縁膜を有する半導体
装置の電気特性の変動を抑制することを課題の一とする。
本発明の一態様は、半導体膜上におけるソース電極およびドレイン電極によって形成さ
れる段差領域に空隙部を有し、酸化シリコンを成分として含む第１の絶縁膜と、第１の絶
縁膜の空隙部を塞ぐように第１の絶縁膜に接して設けられた窒化シリコンを成分として含
む第２の絶縁膜とを含む構成とする。当該構成とすることで、第１の絶縁膜に生じた空隙
部がさらに外側に空隙部が広がることを防ぐことができる。より具体的には、例えば以下
の構成とすることができる。
本発明の一態様は、ゲート絶縁膜を介してゲート電極と少なくとも一部が重なる半導体
膜と、半導体膜の上面部の一部と接触する領域を有するソース電極およびドレイン電極と
、ソース電極、ドレイン電極および半導体膜を覆い、半導体膜上におけるソース電極およ
びドレイン電極によって形成される段差領域に空隙部を有し、酸化シリコンを成分として
含む第１の絶縁膜と、第１の絶縁膜の空隙部を塞ぐように第１の絶縁膜に接して設けられ
た窒化シリコンを成分として含む第２の絶縁膜と、を有する半導体装置である。
本発明の他の一態様は、半導体膜と、半導体膜の上面部の一部と接触する領域を有する
ソース電極およびドレイン電極と、ソース電極、ドレイン電極および半導体膜を覆い、半
導体膜上におけるソース電極およびドレイン電極によって形成される段差領域に空隙部を
有し、酸化シリコンを成分として含む第１の絶縁膜と、第１の絶縁膜の空隙部を塞ぐよう
に第１の絶縁膜に接して設けられた窒化シリコンを成分として含む第２の絶縁膜と、第２
の絶縁膜を介して半導体膜と重畳するゲート電極と、を有する半導体装置である。
また、本発明の他の一態様は、上記構成の半導体装置において、ソース電極およびドレ
イン電極は、半導体膜に接する第１の導電膜と、第１の導電膜上の第２の導電膜を含む積
層構造を有し、第２の導電膜の側端面が第１の導電膜の上面にある。
また、本発明の他の一態様は、上記構成の半導体装置において、第１の絶縁膜の膜密度
が２．２６ｇ／ｃｍ３以上２．５０ｇ／ｃｍ３以下であると好ましい。
また、本発明の他の一態様は、上記構成の半導体装置において、第１の絶縁膜は、酸化
窒化シリコン膜であり、第２の絶縁膜は、窒化シリコン膜であると好ましい。
また、本発明の他の一態様は、上記構成の半導体装置において、第１の絶縁膜の膜厚は
、前記第２の絶縁膜の膜厚より大きい。
また、本発明の他の一態様は、上記構成の半導体装置において、半導体膜は、酸化物半
導体膜であると好ましい。
また、本発明の他の一態様は、ゲート絶縁膜を介してゲート電極と少なくとも一部が重
なる半導体膜を形成し、半導体膜の上面部の一部と接触する領域を有するソース電極およ
びドレイン電極を形成し、ソース電極、ドレイン電極および半導体膜を覆い、半導体膜上
におけるソース電極およびドレイン電極によって形成される段差領域に空隙部を有し、酸
化シリコンを成分として含む第１の絶縁膜を形成し、第１の絶縁膜の空隙部を塞ぐように
第１の絶縁膜に接して設けられた窒化シリコンを成分として含む第２の絶縁膜を形成する
半導体装置の作製方法である。
また、本発明の他の一態様は、半導体膜を形成し、半導体膜の上面部の一部と接触する
領域を有するソース電極およびドレイン電極を形成し、ソース電極、ドレイン電極および
半導体膜を覆い、半導体膜上におけるソース電極およびドレイン電極によって形成される
段差領域に空隙部を有し、酸化シリコンを成分として含む第１の絶縁膜を形成し、第１の
絶縁膜の空隙部を塞ぐように第１の絶縁膜に接して設けられた窒化シリコンを成分として
含む第２の絶縁膜を形成し、第２の絶縁膜上に半導体膜と重畳するゲート電極を形成する
半導体装置の作製方法である。
また、本発明の他の一態様は、上記構成の半導体装置の作製方法において、ソース電極
およびドレイン電極は、半導体膜に接する第１の導電膜と、第１の導電膜上の第２の導電
膜を含む積層構造を有し、第１の導電膜および第２の導電膜のエッチング処理を行い、エ
ッチング処理により、第２の導電膜の側端面が第１の導電膜の上面にある。
また、本発明の他の一態様は、上記構成の半導体装置の作製方法において、第１の絶縁
膜の膜密度が２．２６ｇ／ｃｍ３以上２．５０ｇ／ｃｍ３以下であると好ましい。
また、本発明の他の一態様は、上記構成の半導体装置の作製方法において、第１の絶縁
膜は、酸化窒化シリコン膜であり、第２の絶縁膜は、窒化シリコン膜であると好ましい。
また、本発明の他の一態様は、上記構成の半導体装置の作製方法において、第１の絶縁
膜の膜厚は、第２の絶縁膜の膜厚より大きい。
また、本発明の他の一態様は、上記構成の半導体装置の作製方法において、半導体膜は
、酸化物半導体膜であると好ましい。
本発明の一態様により、電気特性の変動を抑制し、信頼性の高い半導体装置を提供する
ことができる。
半導体装置の一態様を示す平面図および断面図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を示す平面図および断面図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を示す断面図。 空隙部の発生のプロセスを示す断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する断面図。 表示装置の一形態を説明する図。 半導体装置の一態様を説明する図。 電子機器を説明する図。 電子機器を説明する図。 実施例における実施例試料のＳＴＥＭ像を示す図。 実施例における実施例試料のＳＴＥＭ像を示す図。 実施例における実施例試料のＳＴＥＭ像を示す図。 実施例における実施例試料の電気特性を示す図。 実施例における実施例試料の電気特性を示す図。 実施例における実施例試料を説明する図。 実施例における実施例試料のＳＩＭＳデータを示す図。 実施例における実施例試料を説明する図。 実施例における実施例試料のＳＩＭＳデータを示す図。 加熱処理における窒素を有する酸化物絶縁膜の窒素、水素、水の移動を説明するモデル図。 加熱処理における酸化物半導体膜の窒素、水素、水の移動を説明するモデル図。 加熱処理における酸化物半導体膜の酸素欠損の変化を説明するモデル図。
以下では、実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の
説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳
細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は
、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れかわることがある。このた
め、本明細書においては、「ソース」や「ドレイン」という用語は、入れかえて用いるこ
とができるものとする。
「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている
場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気
信号の授受を可能とするものであれば、特に制限はない。
図面等において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すも
のである。
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置
されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直」
とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って
、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。図１
に本発明の一態様の半導体装置である、トランジスタ４５０の上面図および断面図を示す
。図１（Ａ）はトランジスタ４５０の上面図を示し、図１（Ｂ）は図１（Ａ）に示す一点
鎖線Ａ－Ｂにおける断面図を示したものである。
図１に示すトランジスタ４５０は、絶縁表面を有する基板４００上に設けられたゲート
電極４０２と、ゲート電極４０２上に設けられたゲート絶縁膜４０４と、ゲート絶縁膜４
０４上に設けられ、ゲート電極４０２と重畳する半導体膜４０６と、半導体膜４０６上に
設けられたソース電極４０８ａおよびドレイン電極４０８ｂと、を有する。また、ソース
電極４０８ａおよびドレイン電極４０８ｂを覆い、半導体膜４０６と接する絶縁膜４１２
をトランジスタ４５０の構成要素としてもよい。さらに絶縁膜４１２を覆う層間絶縁膜４
１４と、層間絶縁膜４１４上に、絶縁膜４１２および層間絶縁膜４１４に設けられた開口
部を介してドレイン電極４０８ｂと電気的に接続する電極４１６が設けられている。なお
、本実施の形態では、電極４１６がドレイン電極４０８ｂと電気的に接続しているがこれ
に限られず、電極４１６がソース電極４０８ａと電気的に接続していてもよい。
本実施の形態において、ゲート絶縁膜４０４は、ゲート電極４０２と接するゲート絶縁
膜４０４ａと、ゲート絶縁膜４０４ａおよび半導体膜４０６と接するゲート絶縁膜４０４
ｂの積層構造とする。また、絶縁膜４１２は、半導体膜４０６、ソース電極４０８ａおよ
びドレイン電極４０８ｂと接する第１の絶縁膜である酸化物絶縁膜４１０と、酸化物絶縁
膜４１０上の保護膜として機能する第２の絶縁膜である窒化物絶縁膜４１１の積層構造と
する。また、酸化物絶縁膜４１０は、半導体膜４０６、ソース電極４０８ａおよびドレイ
ン電極４０８ｂと接し、低電力条件で形成され、被覆性が高い酸化物絶縁膜４１０ａと、
酸化物絶縁膜４１０ａ上の酸化物絶縁膜４１０ｂの積層構造とする。
また、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面の段差により、段差を
覆う部分の酸化物絶縁膜４１０中に、空隙部４１３が生じる。この空隙部４１３は該空隙
部４１３を形成する膜より低誘電率であるため、半導体装置の微細化に伴う配線間に生じ
る容量を低減することができ、高い集積度を保持しつつ、高速動作を可能とする。また、
この空隙部４１３の部分から半導体膜４０６に水分が浸入し、トランジスタ４５０の特性
に悪影響が及ぶ恐れがあるが窒化物絶縁膜４１１を酸化物絶縁膜４１０上に設けることで
酸化物絶縁膜４１０に生じた空隙部を覆うことができる。
さらに、窒化物絶縁膜４１１によって空隙部４１３を遮断することで酸化物絶縁膜４１
０の外側に空隙部４１３が広がることを防ぐことができる。また、窒化物絶縁膜４１１に
よって空隙部４１３は、埋められることもある。また、窒化物絶縁膜４１１は、外部や後
に形成される層間絶縁膜４１４から水素または水素を含む化合物（水など）が半導体膜４
０６へと浸入することを抑制するバリア膜として機能する。
次に、トランジスタ４５０の作製方法について図２および図３を用いて説明する。
まず、絶縁表面を有する基板４００上に、ゲート電極４０２（これと同じ層で形成され
る配線を含む）を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制約はないが、少な
くとも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英
基板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単
結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯ
Ｉ基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板４０
０として用いてもよい。
ゲート電極４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極４０２としてリン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシ
リサイド膜を用いてもよい。
また、ゲート電極４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸
化シリコンを添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
または、ゲート電極４０２の材料として、窒素を含むＩｎ－Ｇａ－Ｚｎ系酸化物、窒素
を含むＩｎ－Ｓｎ系酸化物、窒素を含むＩｎ－Ｇａ系酸化物、窒素を含むＩｎ－Ｚｎ系酸
化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウ
ム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これら
の材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極
４０２を形成することでトランジスタの電気特性において、しきい値電圧をプラスにする
ことができ、ノーマリオフのスイッチングトランジスタを実現できる。また、ゲート電極
４０２は単層構造としてもよいし、例えば、窒化タンタルの上に銅が形成されている積層
構造としてもよい。ゲート電極４０２はテーパー形状としてもよく、例えばテーパー角を
１５°以上７０°以下とすればよい。ここで、テーパー角とは、テーパー形状を有する層
の側端面と、当該層の底面との間の角度を指す。
次に、ゲート電極４０２を覆うようにゲート電極４０２上にゲート絶縁膜４０４を形成
する（図２（Ａ）参照）。ゲート絶縁膜４０４としては、プラズマＣＶＤ法、スパッタリ
ング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウ
ム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セ
リウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用いる。
また、ゲート絶縁膜４０４の成膜後に酸素欠損を修復するためのマイクロ波プラズマ処理
を行ってラジカル酸化処理を行うことが好ましい。
なお、本明細書等において、酸化窒化シリコンなどの「酸化窒化物」とは、その組成と
して、窒素よりも酸素の含有量が多いものをいう。
なお、本明細書等において、窒化酸化シリコンなどの「窒化酸化物」とは、その組成と
して、酸素よりも窒素の含有量が多いものをいう。
なお、ゲート絶縁膜４０４において、後に形成される半導体膜４０６と接する領域（本
実施の形態においては、ゲート絶縁膜４０４ｂ）は、酸化物絶縁膜であることが好ましい
。
次に、ゲート絶縁膜４０４上に半導体膜４０６を成膜する（図２（Ｂ）参照）。
半導体膜４０６は、非晶質半導体膜、多結晶半導体膜、微結晶半導体膜のいずれを用い
てもよい。また、非晶質半導体膜の材料としては、シリコンやシリコンゲルマニウム（Ｓ
ｉＧｅ）合金などを用いることができる。また、酸化物半導体膜を用いることができる。
次に、半導体膜４０６上に導電膜を形成し、これをエッチング処理によって加工してソ
ース電極４０８ａおよびドレイン電極４０８ｂ（これと同じ層で形成される配線を含む）
を形成する（図２（Ｃ）参照）。
ソース電極４０８ａおよびドレイン電極４０８ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ
、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む導電膜、または上述した元素を成分とす
る金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いるこ
とができる。また、Ａｌ、Ｃｕなどの導電膜の下側または上側の一方、または双方にＴｉ
、Ｍｏ、Ｗなどの高融点導電膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブ
デン膜、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極４０８
ａおよびドレイン電極４０８ｂを、導電性の金属酸化物で形成してもよい。導電性の金属
酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（Ｚｎ
Ｏ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３－ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉ
ｎ２Ｏ３－ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用い
ることができる。
また、ソース電極４０８ａおよびドレイン電極４０８ｂとして窒素を含むＩｎ－Ｇａ－
Ｚｎ－Ｏ膜、窒素を含むＩｎ－Ｓｎ－Ｏ膜、窒素を含むＩｎ－Ｇａ－Ｏ膜、窒素を含むＩ
ｎ－Ｚｎ－Ｏ膜、窒素を含むＳｎ－Ｏ膜、窒素を含むＩｎ－Ｏ膜等の金属窒化物膜を用い
ることができる。また、ソース電極４０８ａおよびドレイン電極４０８ｂの端部は、テー
パー形状であることが好ましい。このようにすることで、絶縁膜の被覆性を向上させ、段
切れを防止することができる。ここで、テーパー角は、例えば、３０°以上７０°以下、
好ましくは３０°以上６０°以下とする。
また、ソース電極４０８ａおよびドレイン電極４０８ｂを膜の密着性や導電性などの界
面特性の問題から、例えば、図８（Ａ）のように導電膜４０７ａ、導電膜４０７ｂおよび
導電膜４０７ｃの積層構造として形成する場合において、導電膜の積層をエッチング処理
によって加工すると、導電膜の種類によってエッチングされる速度が異なるため、図８（
Ｂ）に示すように導電膜４０７ｃの側端面が導電膜４０７ｂの上面に接し、導電膜４０７
ｂの側端面が導電膜４０７ａの上面に接することでソース電極４０８ａおよびドレイン電
極４０８ｂの側端面に段差が生じる。
この段差により、図８（Ｃ）のように、後に形成される酸化物絶縁膜４１０中に空隙部
が生じる。また、本実施の形態では、ソース電極４０８ａおよびドレイン電極４０８ｂの
側端面の段差が顕著である導電膜の積層構造を用いて説明しているが、これに限られず、
導電膜単層でも側端面の角部により後に形成される酸化物絶縁膜４１０中に空隙部が生じ
る。酸化物絶縁膜４１０中の空隙部については、後で説明する。
次に、ゲート絶縁膜４０４、半導体膜４０６、ソース電極４０８ａおよびドレイン電極
４０８ｂを覆うように、絶縁膜４１２の一部である酸化物絶縁膜４１０を形成する（図３
（Ａ）参照）。
酸化物絶縁膜４１０は、酸化物絶縁膜４１０ａおよび酸化物絶縁膜４１０ｂの積層膜で
あり、プラズマＣＶＤ法、スパッタリング法により形成することができ、半導体膜４０６
と接するため、半導体膜４０６へ酸素を供給することが可能な膜を用いることが好ましい
。また、酸化物絶縁膜４１０として、酸化シリコン膜、酸化窒化シリコン膜等を単層で、
または積層して用いることができる。また、酸化物絶縁膜４１０として、酸化ガリウム膜
、酸化アルミニウム膜、または酸化窒化アルミニウム膜等を用いることもできる。
酸化物絶縁膜４１０ａは、プラズマＣＶＤ装置の真空排気された処理室内に載置された
基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下に保持し
、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下と
し、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜４１０
ａとして、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコンおよび酸素の結合
力が強くなる。この結果、酸化物絶縁膜４１０ａとして、酸素が透過し、緻密であり、且
つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチ
ング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸
化窒化シリコン膜を形成することができる。
ここでは、酸化物絶縁膜４１０ａとして、流量３０ｓｃｃｍのシランおよび流量４００
０ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２
０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極
に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当
該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜４１０ｂは、プラズマＣＶＤ装置の真空排気された処理室内に載置された
基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し
、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、
さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．
１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０
．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒
化シリコン膜を形成する。
酸化物絶縁膜４１０ｂの原料ガスとしては、シリコンを含む堆積性気体および酸化性気
体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシ
ラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化
二窒素、二酸化窒素等がある。
酸化物絶縁膜４１０ｂの成膜条件として、上記圧力の処理室において上記パワー密度の
高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカル
が増加し、原料ガスの酸化が進むため、酸化物絶縁膜４１０ｂ中における酸素含有量が化
学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸
素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を
満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形
成することができる。また、半導体膜４０６上に酸化物絶縁膜４１０ａが設けられている
。このため、酸化物絶縁膜４１０ｂの形成工程において、酸化物絶縁膜４１０ａが半導体
膜４０６の保護膜となる。これらの結果、半導体膜４０６へのダメージを低減しつつ、パ
ワー密度の高い高周波電力を用いて酸化物絶縁膜４１０ｂを形成することができる。
このように酸化物絶縁膜４１０は、半導体膜４０６、ソース電極４０８ａおよびドレイ
ン電極４０８ｂと接し、低電力条件で形成され、被覆性が高い酸化物絶縁膜４１０ａと、
酸化物絶縁膜４１０ａ上の酸化物絶縁膜４１０ｂの積層構造にすると好ましい。
また、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面に段差が生じていると
酸化物絶縁膜４１０を形成する際に図８（Ｃ）のような空隙部４１３が生じる。このよう
な空隙部４１３は、絶縁膜４１２の断面形状をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓ
ｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）法によって観測することで
、確認することができる。この空隙部４１３は該空隙部４１３を形成する膜より低誘電率
であるため、半導体装置の微細化に伴う配線間に生じる容量を低減することができ、高い
集積度を保持しつつ、高速動作を可能とする。
また、酸化物絶縁膜４１０は、膜中に空隙部を含む、低密度な膜である。酸化物絶縁膜
４１０は、空隙部（低密度領域）を有することにより、膜全体としてより膜密度が小さい
特徴を有する。
絶縁膜４１２として、Ｘ線反射率法（ＸＲＲ：Ｘ－ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒ
ｙ）によって測定される好ましい膜全体の膜密度は、２．２６ｇ／ｃｍ３以上２．５０ｇ
／ｃｍ３以下である。
酸化物絶縁膜４１０を形成後、熱処理を行ってもよい。該熱処理の温度は、代表的には
、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましく
は３００℃以上４５０℃以下とする。
次に、酸化物絶縁膜４１０を覆うように窒化物絶縁膜４１１を形成する（図３（Ｂ）参
照）。
窒化物絶縁膜４１１は、プラズマＣＶＤ法、スパッタリング法により形成することがで
き、窒化シリコン、窒化酸化シリコン等を単層で、または積層して用いることができる。
また、窒化物絶縁膜４１１として、窒化アルミニウム、窒化酸化アルミニウム等を用いる
こともできる。また、窒化物絶縁膜４１１を被覆性の高い膜とすると、ソース電極４０８
ａおよびドレイン電極４０８ｂの側端面の段差がより緩やかになるため（段差部分が平坦
化されるため）、段差に起因した空隙部が入りにくくなるので好ましい。また、窒化物絶
縁膜４１１の替わりに酸化アルミニウムを用いることもできる。
窒化物絶縁膜４１１は、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面の段
差により酸化物絶縁膜４１０に生じた空隙部を覆う機能を有する。さらに、窒化物絶縁膜
４１１によって空隙部を遮断することで酸化物絶縁膜４１０の外側に空隙部が広がること
を防ぐことができる。また、窒化物絶縁膜４１１によって空隙部は、埋められることもあ
る。また、窒化物絶縁膜４１１は、外部や後に形成される層間絶縁膜４１４から水素また
は水素を含む化合物（水など）が半導体膜４０６へと浸入することを抑制するバリア膜と
して機能するため、トランジスタの信頼性を向上させることができる。
以上によって、本実施の形態のトランジスタ４５０を形成することができる。
次に、トランジスタ４５０上に層間絶縁膜４１４を形成する。
層間絶縁膜４１４は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン系樹脂、ポリ
イミド、ポリアミド等の有機材料を用いることができる。また、上記有機材料の他に、シ
リコーン樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させて、層間絶縁膜４１４を形成してもよい。
次に、絶縁膜４１２および層間絶縁膜４１４に開口部を設け、層間絶縁膜４１４上に該
開口部を介してドレイン電極４０８ｂと電気的に接続する電極４１６を形成する（図３（
Ｃ）参照）。
電極４１６は、ソース電極４０８ａまたはドレイン電極４０８ｂに示す材料を適宜用い
ることができる。また、電極４１６は、酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、インジウ
ム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性
材料を用いることができる。
以上により、酸化物絶縁膜４１０の空隙部は、該空隙部を形成する膜より低誘電率であ
るため、半導体装置の微細化に伴う配線間に生じる容量を低減することができ、高い集積
度を保持しつつ、高速動作を可能とする。窒化物絶縁膜４１１によって空隙部を遮断する
ことで酸化物絶縁膜４１０の外側に空隙部が広がることを防ぐことができる。また、窒化
物絶縁膜４１１によって空隙部は、埋められることもある。また、窒化物絶縁膜４１１は
、外部や後に形成される層間絶縁膜４１４から水素または水素を含む化合物（水など）が
半導体膜４０６へと浸入することを抑制するバリア膜として機能するため、トランジスタ
４５０の信頼性を向上させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置について図面を用いて説明する。
図４に本発明の一態様の半導体装置である、トランジスタ５５０の上面図および断面図を
示す。図４（Ａ）はトランジスタ５５０の上面図を示し、図４（Ｂ）は図４（Ａ）に示す
一点鎖線Ｃ－Ｄにおける断面図を示したものである。本実施の形態に示すトランジスタ５
５０は、実施の形態１に示すトランジスタ４５０と比較して、トップゲート構造のトラン
ジスタである点が異なる。
図４に示すトランジスタ５５０は、絶縁表面を有する基板４００上に設けられた下地絶
縁膜４０１と、下地絶縁膜４０１上に設けられた半導体膜４０６と、下地絶縁膜４０１お
よび半導体膜４０６上に設けられたソース電極４０８ａおよびドレイン電極４０８ｂと、
ソース電極４０８ａおよびドレイン電極４０８ｂを覆い、半導体膜４０６と接するゲート
絶縁膜５１２と、ゲート絶縁膜５１２上に設けられ、半導体膜４０６と重畳するゲート電
極４０２と、を有する。また、トランジスタ５５０を覆う層間絶縁膜４１４と、層間絶縁
膜４１４上に、絶縁膜４１２および層間絶縁膜４１４に設けられた開口部を介してドレイ
ン電極４０８ｂと電気的に接続する電極４１６が設けられている。なお、本実施の形態で
は、電極４１６がドレイン電極４０８ｂと電気的に接続しているがこれに限られず、電極
４１６がソース電極４０８ａと電気的に接続していてもよい。
本実施の形態において、ゲート絶縁膜５１２は、半導体膜４０６、ソース電極４０８ａ
およびドレイン電極４０８ｂと接する第１の絶縁膜である酸化物絶縁膜５１０と、酸化物
絶縁膜５１０上の保護膜として機能する第２の絶縁膜である窒化物絶縁膜５１１の積層構
造とする。また、酸化物絶縁膜５１０は、半導体膜４０６、ソース電極４０８ａおよびド
レイン電極４０８ｂと接し、低電力条件で形成され、被覆性が高い酸化物絶縁膜５１０ａ
と、酸化物絶縁膜５１０ａ上の酸化物絶縁膜５１０ｂの積層構造とする。
また、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面の段差により、段差を
覆う部分の酸化物絶縁膜５１０中に、空隙部４１３が生じる。この空隙部４１３は、該空
隙部４１３を形成する膜より低誘電率であるため、半導体装置の微細化に伴う配線間に生
じる容量を低減することができ、高い集積度を保持しつつ、高速動作を可能とする。また
、この空隙部４１３の部分から半導体膜４０６に水分が浸入し、トランジスタ５５０の特
性に悪影響が及ぶ恐れがあるが窒化物絶縁膜５１１を酸化物絶縁膜５１０上に設けること
で酸化物絶縁膜５１０に生じた空隙部を覆うことができる。
さらに、窒化物絶縁膜５１１によって空隙部４１３を遮断することで酸化物絶縁膜５１
０の外側に空隙部４１３が広がることを防ぐことができる。また、窒化物絶縁膜５１１に
よって空隙部４１３は、埋められることもある。また、窒化物絶縁膜５１１は、外部や後
に形成される層間絶縁膜４１４から水素または水素を含む化合物（水など）が半導体膜４
０６へと浸入することを抑制するバリア膜として機能する。
次に、トランジスタ５５０の作製方法について図５および図６を用いて説明する。
まず、絶縁表面を有する基板４００上に、下地絶縁膜４０１を形成する。基板４００お
よび下地絶縁膜４０１の材料ならびに作製方法等は、実施の形態１の基板４００およびゲ
ート絶縁膜４０４を参酌することができる。
次に、下地絶縁膜４０１上に半導体膜４０６を成膜する（図５（Ａ）参照）。半導体膜
４０６の材料ならびに作製方法等は、実施の形態１の半導体膜４０６を参酌することがで
きる。
次に、半導体膜４０６上に導電膜を形成し、これをエッチング処理によって加工してソ
ース電極４０８ａおよびドレイン電極４０８ｂ（これと同じ層で形成される配線を含む）
を形成する（図５（Ｂ）参照）。ソース電極４０８ａおよびドレイン電極４０８ｂの材料
ならびに作製方法等は、実施の形態１のソース電極４０８ａおよびドレイン電極４０８ｂ
を参酌することができる。
また、実施の形態１で示したようにソース電極４０８ａおよびドレイン電極４０８ｂの
側端面に段差が生じ、この段差により後に形成されるゲート絶縁膜５１２中に空隙部が生
じる。ゲート絶縁膜５１２中に空隙部については、後で説明する。
次に、下地絶縁膜４０１、半導体膜４０６、ソース電極４０８ａおよびドレイン電極４
０８ｂを覆うように、ゲート絶縁膜５１２の一部である酸化物絶縁膜５１０を形成する（
図５（Ｃ）参照）。
また、酸化物絶縁膜５１０は、下地絶縁膜４０１、半導体膜４０６、ソース電極４０８
ａおよびドレイン電極４０８ｂと接し低電力条件で形成され、被覆性が高い酸化物絶縁膜
５１０ａと、酸化物絶縁膜５１０ａ上の酸化物絶縁膜５１０ｂの積層構造にすると好まし
い。酸化物絶縁膜５１０の材料ならびに作製方法等は、実施の形態１の酸化物絶縁膜４１
０を参酌することができる。
また、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面に段差が生じていると
酸化物絶縁膜５１０を形成する際に実施の形態１で示したような空隙部４１３が生じる。
この空隙部４１３は、該空隙部４１３を形成する膜より低誘電率であるため、半導体装置
の微細化に伴う配線間に生じる容量を低減することができ、高い集積度を保持しつつ、高
速動作を可能とする。
また、酸化物絶縁膜５１０ｂは、膜中に空隙部４１３を含む、低密度な膜である。酸化
物絶縁膜５１０ｂは、低密度領域を有することにより、全体としての膜密度が小さい特徴
を有する。
ゲート絶縁膜５１２として、Ｘ線反射率法（ＸＲＲ：Ｘ－ｒａｙ Ｒｅｆｌｅｃｔｏｍ
ｅｔｒｙ）によって測定される好ましい膜全体の膜密度は、２．２６ｇ／ｃｍ３以上２．
５０ｇ／ｃｍ３以下である。
次に、酸化物絶縁膜５１０を覆うように窒化物絶縁膜５１１を形成する（図６（Ａ）参
照）。窒化物絶縁膜５１１の材料ならびに作製方法等は、実施の形態１の窒化物絶縁膜４
１１を参酌することができる。
窒化物絶縁膜５１１は、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面の段
差により酸化物絶縁膜５１０に生じた空隙部を覆う機能を有する。さらに、窒化物絶縁膜
５１１によって空隙部を遮断することで酸化物絶縁膜５１０の外側に空隙部が広がること
を防ぐことができる。また、窒化物絶縁膜５１１によって空隙部は、埋められることもあ
る。また、窒化物絶縁膜５１１は、外部や後に形成される層間絶縁膜４１４から水素また
は水素を含む化合物（水など）が半導体膜４０６へと浸入することを抑制するバリア膜と
して機能するため、トランジスタの信頼性を向上させることができる。
次に、半導体膜４０６と重畳するゲート絶縁膜５１２上にゲート電極４０２を形成する
（図６（Ｂ）参照）。ゲート電極４０２の材料ならびに作製方法等は、実施の形態１のゲ
ート電極４０２を参酌することができる。
以上によって、本実施の形態のトランジスタ５５０を形成することができる。
次に、トランジスタ５５０上に層間絶縁膜４１４を形成し、絶縁膜４１２および層間絶
縁膜４１４に開口部を設け、層間絶縁膜４１４上に該開口部を介してドレイン電極４０８
ｂと電気的に接続する電極４１６を形成する（図６（Ｃ）参照）。層間絶縁膜４１４およ
び電極４１６の材料ならびに作製方法等は、実施の形態１の層間絶縁膜４１４および電極
４１６を参酌することができる。
また、図６（Ｄ）に示すように、ゲート電極４０２上に酸化物絶縁膜および窒化物絶縁
膜からなる絶縁膜５３０を設けてもよい。酸化物絶縁膜を覆う窒化物絶縁膜を形成するこ
とで、ゲート電極４０２の側端面の角部により絶縁膜５３０中に空隙部が生じるが上記構
成にすることで窒化物絶縁膜によって空隙部を遮断することで酸化物絶縁膜の外側に空隙
部が広がることを防ぐことができる。また、ゲート絶縁膜５１２を、酸化物絶縁膜を覆う
窒化物絶縁膜の積層構造にしなく、絶縁膜５３０を、酸化物絶縁膜を覆う窒化物絶縁膜の
積層構造にする構成としてもよい。
以上により、酸化物絶縁膜５１０の空隙部は、該空隙部を形成する膜より低誘電率であ
るため、半導体装置の微細化に伴う配線間に生じる容量を低減することができ、高い集積
度を保持しつつ、高速動作を可能とする。また、窒化物絶縁膜５１１によって空隙部を遮
断することで酸化物絶縁膜５１０の外側に空隙部が広がることを防ぐことができる。また
、窒化物絶縁膜５１１によって空隙部は、埋められることもある。また、窒化物絶縁膜５
１１は、外部や後に形成される層間絶縁膜４１４から水素または水素を含む化合物（水な
ど）が半導体膜４０６へと浸入することを抑制するバリア膜として機能するため、トラン
ジスタ５５０の信頼性を向上させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２と異なる半導体装置について図７
を用いて説明する。
図７（Ａ）に示すトランジスタ５６０は、半導体膜４０６を介して対向する複数のゲー
ト電極を有することを特徴とする。トランジスタ５６０は、絶縁表面を有する基板４００
上に設けられたゲート電極５５２と、ゲート電極５５２上に設けられた下地絶縁膜４０１
と、下地絶縁膜４０１上に設けられた半導体膜４０６と、下地絶縁膜４０１および半導体
膜４０６上に設けられたソース電極４０８ａおよびドレイン電極４０８ｂと、ソース電極
４０８ａおよびドレイン電極４０８ｂを覆い、半導体膜４０６と接するゲート絶縁膜５１
２と、ゲート絶縁膜５１２上に設けられ、半導体膜４０６と重畳するゲート電極４０２と
、を有する。また、トランジスタ５６０を覆う層間絶縁膜４１４と、層間絶縁膜４１４上
に、絶縁膜４１２および層間絶縁膜４１４に設けられた開口部を介してドレイン電極４０
８ｂと電気的に接続する電極４１６が設けられている。
ゲート電極５５２の材料ならびに作製方法等は、実施の形態１のゲート電極４０２を参
酌することができる。
本実施の形態に示すトランジスタ５６０は、半導体膜４０６を介して対向するゲート電
極５５２およびゲート電極４０２を有する。ゲート電極５５２およびゲート電極４０２に
異なる電位を印加することで、トランジスタ５６０のしきい値電圧を制御することができ
る。または、ゲート電極５５２およびゲート電極４０２に同電位を印加することで、トラ
ンジスタ５６０のオン電流を増加させることができる。
また、酸化物絶縁膜４１０は、必ずしも２層構造である必要はない。例えば、図７（Ｂ
）に示すトランジスタ５７０は、実施の形態１のトランジスタ４５０の酸化物絶縁膜４１
０の酸化物絶縁膜４１０ｂ上にさらに酸化物絶縁膜４１０ｃを設けた構造となっている。
また、図７（Ｃ）に示すトランジスタ５８０は、さらに酸化物絶縁膜４１０ｃ上に酸化物
絶縁膜４１０ｄおよび酸化物絶縁膜４１０ｅの積層を設けた構造となっている。なお、酸
化物絶縁膜４１０ｃおよび酸化物絶縁膜４１０ｅは、酸化物絶縁膜４１０ａと同様のもの
を用いることができ、酸化物絶縁膜４１０ｄは、酸化物絶縁膜４１０ｂと同様のものを用
いることができる。
また、酸化物絶縁膜４１０ｂと比較して低電力で形成された酸化物絶縁膜４１０ａは低
密度な膜となっており、ソース電極４０８ａおよびドレイン電極４０８ｂの側端面の段差
に対する被覆性が高いため上記のように積層することで、段差を緩やかにすることができ
る。
そして、酸化物絶縁膜４１０ａ上に、酸化物絶縁膜４１０ａより緻密な膜である酸化物
絶縁膜４１０ｂを形成することにより、酸化物絶縁膜４１０ｂは酸化物絶縁膜４１０ａの
効果（段差への被覆性が高いことによる、段差部分の平坦化）により、段差に起因した空
隙部が入りにくくなる。
また、半導体膜４０６において、酸化物絶縁膜４１０ａと接する領域の膜厚は、ソース
電極４０８ａおよびドレイン電極４０８ｂと接する領域の膜厚よりも小さい。半導体膜４
０６において、膜厚の小さい領域は、ソース電極４０８ａおよびドレイン電極４０８ｂと
なる導電膜の加工の際に一部がエッチングされることによって、またはソース電極４０８
ａおよびドレイン電極４０８ｂを形成後に半導体膜４０６の露出した領域にエッチング処
理を行うことによって、形成される。当該領域は、トランジスタ５７０およびトランジス
タ５８０のチャネル形成領域として機能する領域である。
半導体膜４０６において、チャネル形成領域の膜厚を小さくすることで、ソース電極４
０８ａおよびドレイン電極４０８ｂと接する領域の抵抗をチャネル形成領域と比較して低
減することができる。よって、半導体膜４０６と、ソース電極４０８ａおよびドレイン電
極４０８ｂとのコンタクト抵抗を低減することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、先の実施の形態において、半導体膜４０６に酸化物半導体膜を用い
た場合について説明する。
酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低
く制御することができ、また、比較的高い電界効果移動度が得られるため、高速駆動が可
能である。また、先の実施の形態において、窒化物絶縁膜の下の酸化物絶縁膜を、酸素を
供給することができる膜にすることで、加熱時に窒化物絶縁膜によって閉空間になった空
隙部から酸素を放出させ、酸化物半導体膜に酸素を供給することで、上述の効果がより顕
著になる。以下で、酸化物半導体膜の成膜方法を説明する。
酸化物半導体膜の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法、パルスレーザ堆積法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：Ｐ
ＬＤ法）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用い
ることができる。
また、酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによっ
て、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トラ
ンジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜
において、水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８
ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中
の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
上述の理由により、酸化物半導体膜を成膜する際に用いるガスとしては、水、水素、水
酸基または水素化物などの不純物が含まれないことが好ましい。換言すると、純度が６Ｎ
以上好ましくは７Ｎ以上（すなわち、ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０
．１ｐｐｍ以下）のガスを用いることが好ましい。
また、酸化物半導体膜を成膜するにあたり、成膜室内の水分（水、水蒸気、水素、水酸
基または水酸化物を含む）を除去するために、吸着型の真空ポンプ、例えば、クライオポ
ンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排
気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオ
ポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む
化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成
膜した酸化物半導体膜に含まれる水素、水分などの不純物の濃度を低減できる。
なお、スパッタリング装置にて用いるターゲットは、相対密度が９０％以上１００％以
下、好ましくは９５％以上１００％以下であることが望ましい。相対密度の高いターゲッ
トを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜の材料として、例えば、Ｉｎ－Ｍ－Ｚｎ－Ｏ系材料を用いればよい。こ
こで、金属元素Ｍは酸素との結合エネルギーがＩｎおよびＺｎよりも高い元素である。ま
たは、Ｉｎ－Ｍ－Ｚｎ－Ｏ系材料から酸素が脱離することを抑制する機能を有する元素で
ある。金属元素Ｍの作用によって、酸化物半導体膜の酸素欠損の生成が抑制される。その
ため、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性
の高いトランジスタを得ることができる。
金属元素Ｍは、具体的にはＡｌ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇ
ａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｓｎ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、
Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、ＴａまたはＷとすればよく、好ましくはＡ
ｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、ＣｅまたはＨｆとする。金属元素Ｍは、前述の元素から一種
または二種以上選択すればよい。また、金属元素Ｍに変えてＧｅを用いることもできる。
ここで、Ｉｎ－Ｍ－Ｚｎ－Ｏ系材料で表される酸化物半導体は、Ｉｎの濃度が高いほど
キャリア移動度およびキャリア密度が高まる。結果、Ｉｎの濃度が高いほど導電率の高い
酸化物半導体となる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸
化物半導体膜、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない
酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造
の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結
晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも
原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よ
りも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ－ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ－
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体
内に収まる大きさの場合も含まれる。ＣＡＡＣ－ＯＳ膜は、微結晶酸化物半導体膜よりも
欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ－ＯＳ膜について詳細な説明を行
う。
ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ
膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳ
膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、Ｃ
ＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲット
を用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオン
が衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａｂ面から劈開し、ａ
ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離するこ
とがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板
に到達することで、ＣＡＡＣ－ＯＳ膜を成膜することができる。
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が－８０℃以下、好ましくは－１００℃以下、さらに好ましくは－１２０℃以下である成
膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好まし
くは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ系酸化物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇ
ａ－Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：
２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。な
お、粉末の種類、およびその混合するｍｏｌ比は、作製するスパッタリング用ターゲット
によって適宜変更すればよい。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状
態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する
場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲
気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多
い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば、成膜温度を３００℃以上
としても、膜中からのＺｎの放出が抑えられる。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、
酸化物半導体膜を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の
酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例
えば、第１の酸化物半導体膜に三つ金属元素を含む酸化物を用い、第２の酸化物半導体膜
に二つ金属元素を含む酸化物を用いてもよい。また、例えば、第１の酸化物半導体膜と第
２の酸化物半導体膜を、どちらも三つ金属元素を含む酸化物としてもよい。
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組
成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝
１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし
てもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし
、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極の近い側の
酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。また、ゲート電極から
遠い側の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有
率を高くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａ
の組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。ま
た、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため
、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特
性を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側（チャ
ネルの反対側）にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタ
の移動度および信頼性をさらに高めることが可能となる。
また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体
を適用してもよい。すなわち、単結晶酸化物半導体膜、多結晶酸化物半導体膜、非晶質酸
化物半導体膜、微結晶酸化物半導体膜、またはＣＡＡＣ－ＯＳ膜を適宜組み合わせた構成
としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちら
か一方に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力
を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさら
に高めることが可能となる。
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、
酸素欠損を生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体膜は
、ＣＡＡＣ－ＯＳ膜などの結晶性を有する酸化物半導体を適用することが好ましい。
また、酸化物半導体膜を３層以上の積層構造とし、複数層の結晶性半導体膜で非晶質半
導体膜を挟む構造としてもよい。また、結晶性半導体膜と非晶質半導体膜を交互に積層す
る構造としてもよい。
また、酸化物半導体膜を複数層の積層構造とする場合の上記構成は、それぞれを適宜組
み合わせて用いることができる。
また、酸化物半導体膜を複数層の積層構造とし、各酸化物半導体膜の形成後に酸素を添
加してもよい。酸素の添加は、酸素雰囲気下による熱処理や、イオン注入法、イオンドー
ピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で
行うプラズマ処理などを用いることができる。
各酸化物半導体膜の形成毎に酸素を添加することで、酸化物半導体内の酸素欠損を低減
する効果を高めることができる。
また、酸化物半導体膜と接する絶縁膜として、Ｘ線反射率法（ＸＲＲ：Ｘ－ｒａｙ Ｒ
ｅｆｌｅｃｔｏｍｅｔｒｙ）によって測定される好ましい膜全体の膜密度は、２．２６ｇ
／ｃｍ３以上２．５０ｇ／ｃｍ３以下であり、この範囲の膜密度を有する絶縁膜は、高い
酸素放出量を兼ね備えることができる。
絶縁膜を成膜する際に、原料ガスの活性種が被形成面（ここでは、ソース電極およびド
レイン電極の上面）に吸着された後、被形成面上を表面泳動するが、該絶縁膜が酸素を供
給することができる膜であると、原料ガスの活性種のダングリングボンドが絶縁膜中の過
剰な酸素で終端されて安定化し、原料ガスの活性種が被形成面上を表面泳動する移動量が
少なくなる。これに伴い、段差部等で成膜されにくい箇所があるため、空隙部が生じやす
い。さらに、その後に成膜される膜の原料ガスの活性種が該空隙部にまで入りにくく、空
隙部がさらに広がる。
また、窒化物絶縁膜の形成により、空隙部を閉空間とすることができ、閉空間になった
空隙部部分は酸素を多量に取り込むことができるため、加熱時に酸化物絶縁膜からの酸素
放出量を増大させることができる。よって、酸化物半導体膜中の酸素欠陥を酸化物絶縁膜
からの酸素で補填することができるため、トランジスタの信頼性を向上させることができ
る。
また、実施の形態３の図７（Ｂ）および図７（Ｃ）のように酸化物絶縁膜を積層する場
合、酸化物絶縁膜４１０ｂは、酸化物半導体膜に酸素を供給する膜となるため、酸化物絶
縁膜４１０ｂに接して高い印加電力で窒化物絶縁膜４１１を形成すると、酸化物絶縁膜４
１０ｂ中に含まれる過剰な酸素が脱離し、酸素供給能力が低下する恐れがある。
そのため、窒化物絶縁膜４１１の直下に、酸化物絶縁膜４１０ｃや酸化物絶縁膜４１０
ｅを設けることにより、窒化物絶縁膜４１１を形成することによる酸化物絶縁膜４１０ｂ
や酸化物絶縁膜４１０ｄの酸素供給能力の低下を抑制できる。
次に、加熱処理によって、酸化物半導体膜３１および酸素を供給することができる酸化
物絶縁膜３２における窒素、水素、水の移動のモデルについて、図２５乃至図２７を用い
て説明する。なお、図２５乃至図２７において、破線矢印は加熱により各原子が移動して
いる様子を表し、実線矢印は加熱処理中または加熱処理前後の変化を表す。また、酸化物
絶縁膜３２として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて説明する。
図２５は、酸化物絶縁膜３２において、加熱処理により主に生じうるモデルを示す。
図２５（Ａ）は、加熱処理による窒素原子の挙動を示す。酸化物絶縁膜３２に含まれる
窒素原子Ｎ（ここでは２つの窒素原子）が加熱処理により、酸化物絶縁膜３２または表面
において結合し、窒素分子となり、酸化物絶縁膜３２から脱離するモデルである。
図２５（Ｂ）は、加熱処理による酸素原子の挙動を示すモデルである。酸化物絶縁膜３
２に含まれる、化学量論的組成を満たす酸素よりも多くの酸素原子（ｅｘＯ、ここでは２
つの酸素原子）が加熱処理により、酸化物絶縁膜３２または表面において結合し、酸素分
子となり、酸化物絶縁膜３２から脱離する。
図２５（Ｃ）は、加熱処理による水素原子および酸素原子の挙動を示すモデルである。
酸化物絶縁膜３２に含まれる、水素原子Ｈ（ここでは２つの水素原子）および化学量論的
組成を満たす酸素よりも多くの酸素原子ｅｘＯが加熱処理により、酸化物絶縁膜３２また
は表面において結合し、水分子となり、酸化物絶縁膜３２から脱離する。
図２５（Ｄ）は、加熱処理による水分子の挙動を示すモデルである。酸化物絶縁膜３２
に含まれる水分子が加熱処理により、酸化物絶縁膜３２から脱離する。
以上のモデルのように、加熱処理によって、酸化物絶縁膜３２から、窒素、水素、およ
び水の一以上が脱離することで、膜中の窒素、水素、および水の含有量を低減することが
できる。
次に、酸化物半導体膜３１において、加熱処理に生じうるモデルを、図２６を用いて説
明する。
図２６（Ａ）は、加熱処理による窒素原子の挙動を示すモデルである。酸化物半導体膜
３１に含まれる窒素原子Ｎ（ここでは２つの窒素原子）が加熱処理により、酸化物半導体
膜３１、酸化物半導体膜３１および酸化物絶縁膜３２の界面、または酸化物絶縁膜３２若
しくは表面において結合し、窒素分子となり、酸化物半導体膜３１から脱離する。
図２６（Ｂ）は、加熱処理による水素原子および酸素原子の挙動を示すモデルである。
酸化物半導体膜３１に含まれる水素原子Ｈ（ここでは２つの水素原子）が加熱処理により
酸化物絶縁膜３２に移動した後、酸化物絶縁膜３２またはその表面において、化学量論的
組成を満たす酸素よりも多くの酸素原子ｅｘＯと結合し、水分子となり、酸化物絶縁膜３
２から脱離する。
図２６（Ｃ）は、加熱処理による水素原子および酸素原子の別の挙動を示すモデルであ
る。酸化物半導体膜３１に含まれる水素原子Ｈが、化学量論的組成を満たす酸素よりも多
くの酸素原子ｅｘＯと、加熱処理により、酸化物半導体膜３１、または酸化物半導体膜３
１および酸化物絶縁膜３２の界面において結合し、水分子となり、酸化物絶縁膜３２から
脱離する。
図２６（Ｄ）および図２６（Ｅ）は、加熱処理による水素原子および酸素原子の別の挙
動を示すモデルである。酸化物半導体膜３１に含まれる水素原子Ｈおよび酸素原子Ｏが、
加熱処理により、酸化物半導体膜３１、酸化物半導体膜３１および酸化物絶縁膜３２の界
面、または酸化物絶縁膜３２若しくはその表面において結合し、水分子となり、酸化物絶
縁膜３２から脱離する。このとき、酸化物半導体膜３１において、酸素原子が脱離した位
置は図２６（Ｅ）に示すように、酸素欠損Ｖｏとなるが、酸化物絶縁膜３２に含まれる化
学量論的組成を満たす酸素よりも多くの酸素原子ｅｘＯが酸素欠損Ｖｏの位置へ移動し、
酸素欠損Ｖｏを補填し、酸素原子Ｏとなる。
以上のことから、加熱処理によって、酸化物半導体膜３１から、窒素、水素、水の一以
上が脱離することで、膜中の窒素、水素、および水の含有量を低減することができる。
次に、加熱処理による、酸化物半導体膜３１の酸素欠損の変化のモデルについて、図２
７を用いて説明する。
化学量論的組成を満たす酸素よりも多くの酸素が酸化物半導体膜３１に移動すると、化
学量論的組成を満たす酸素よりも多くの酸素は、第１の酸素原子の位置から第１の酸素原
子を押し出す。また、追い出された第１の酸素原子は第２の酸素原子の位置へ移動し、第
２の酸素原子を押し出す。このように、化学量論的組成を満たす酸素よりも多くの酸素が
酸化物半導体膜３１に移動すると、複数の酸素原子の間において、酸素原子の押し出しが
順に繰り返される。図２７においては、複数の酸素原子の間における酸素原子の押し出し
を省略し、酸化物半導体膜３１に含まれる３つの酸素欠損（Ｖｏ＿１～Ｖｏ＿３）と、酸
素を供給することができる酸化物絶縁膜３２に含まれる酸素、具体的には化学量論的組成
を満たす酸素よりも多くの酸素原子（ｅｘＯ＿１～ｅｘＯ＿３）を用いて、酸素欠損の変
化のモデルについて説明する。なお、酸化物絶縁膜３２は、低電力条件で形成され、被覆
性が高い酸化物絶縁膜３２ａと、酸素を供給することができる酸化物絶縁膜３２ｂの積層
膜である。
図２７においては、酸化物半導体膜３１に含まれる３つの酸素欠損（Ｖｏ＿１～Ｖｏ＿
３）と、酸素を供給することができる酸化物絶縁膜３２ｂに含まれる酸素、具体的には化
学量論的組成を満たす酸素よりも多くの酸素原子（ｅｘＯ＿１～ｅｘＯ＿３）を示す。
図２７（Ａ）は、加熱処理による、酸素欠損Ｖｏ＿１と、酸素原子ｅｘＯ＿１との反応
を示す。化学量論的組成を満たす酸素よりも多くの酸素原子ｅｘＯ＿１が、加熱処理によ
り、酸化物半導体膜３１に含まれる酸素欠損Ｖｏ＿１の位置に移動し、酸素欠損Ｖｏ＿１
を補填し、酸素原子Ｏ＿１となる。
次に、図２７（Ｂ）に示すように、化学量論的組成を満たす酸素よりも多くの酸素原子
ｅｘＯ＿２が、酸化物半導体膜３１に含まれる酸素原子Ｏ＿１の位置に近づくと、酸素原
子Ｏ＿１の位置から、酸素原子Ｏが脱離する。脱離した酸素原子Ｏは、酸素欠損Ｖｏ＿２
の位置へ移動し、酸素欠損Ｖｏ＿２を補填し、酸素原子Ｏ＿２となる。一方、酸素原子が
脱離した酸素原子Ｏ＿１の位置は酸素欠損となるが、当該酸素欠損の位置に酸素原子ｅｘ
Ｏ＿２が移動し、酸素原子Ｏ＿１ａとなる。
次に、図２７（Ｃ）に示すように、化学量論的組成を満たす酸素よりも多くの酸素原子
ｅｘＯ＿３が、酸化物半導体膜３１に含まれる酸素原子Ｏ＿１ａの位置に近づくと、酸素
原子Ｏ＿１ａの位置から、酸素原子Ｏが脱離する。脱離した酸素原子Ｏは、酸素原子Ｏ＿
２の位置へ移動する。酸素原子Ｏ＿２から酸素原子Ｏが脱離する。脱離した酸素原子Ｏは
、酸素欠損Ｖｏ＿３を補填し、酸素原子Ｏ＿３となる。一方、酸素原子が脱離した酸素原
子Ｏ＿１ａの位置は酸素欠損となるが、当該酸素欠損を酸素原子ｅｘＯ＿３が移動し、酸
素原子Ｏ＿１ｂとなる。また、酸素原子が脱離した酸素原子Ｏ＿２の位置においても同様
に、酸素欠損となるが、当該酸素欠損を酸素原子Ｏ＿１ａから脱離した酸素が移動し、酸
素原子Ｏ＿２ａとなる。
以上の工程により、酸素を供給することができる酸化物絶縁膜３２ｂに含まれる酸素が
酸化物半導体膜３１に含まれる酸素欠損を補填することが可能である。また、酸化物半導
体膜３１の表面にある酸素欠損だけでなく、膜中の酸素欠損も加熱処理により補填される
。以上のことから、加熱しながら酸素を供給することができる酸化物絶縁膜３２ｂを形成
することで、または酸素を供給することができる酸化物絶縁膜３２ｂを設けた後、加熱処
理をすることで、酸化物半導体膜３１に含まれる酸素欠損量を低減することが可能である
。
また、酸化物半導体膜３１のバックチャネルに酸化物絶縁膜３２ａとして設けた酸素を
透過する酸化絶縁膜を介して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜３２ｂを設けることで、酸化物半導体膜３１のバックチャネル側に酸素を移動さ
せることが可能であり、当該領域の酸素欠損を低減することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態５）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表
示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部
または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することが
できる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装
置の例について、図９乃至図１２を用いて説明する。なお、図１０（Ａ）、図１０（Ｂ）
および図１１は、図９（Ｂ）中でＭ－Ｎの一点鎖線で示した部位の断面構成を示す断面図
である。
図９（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして
、シール材９０５が設けられ、第２の基板９０６によって封止されている。図９（Ａ）に
おいては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動
回路９０３、および走査線駆動回路９０４が実装されている。また、信号線駆動回路９０
３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂ
から供給されている。
図９（Ｂ）および図９（Ｃ）において、第１の基板９０１上に設けられた画素部９０２
と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また
画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よっ
て画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第
２の基板９０６とによって、表示素子と共に封止されている。図９（Ｂ）および図９（Ｃ
）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異な
る領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線
駆動回路９０３が実装されている。図９（Ｂ）および図９（Ｃ）においては、信号線駆動
回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電
位は、ＦＰＣ９１８から供給されている。
また、図９（Ｂ）および図９（Ｃ）においては、信号線駆動回路９０３を別途形成し、
第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図９（Ａ）は、
ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図
９（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図９（Ｃ）は
、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープ
もしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられた
モジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジ
ュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数
有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう。）、を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
図１０（Ａ）に示す表示装置は、接続端子電極９１５および端子電極９１６を有してお
り、接続端子電極９１５および端子電極９１６はＦＰＣ９１８が有する端子と異方性導電
剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６
は、トランジスタ９１０、トランジスタ９１１のソース電極およびドレイン電極（以降、
一対の電極ともいう）と同じ導電膜で形成されている。
図１０（Ｂ）に示す表示装置は、接続端子電極９１５ａ、接続端子電極９１５ｂおよび
端子電極９１６を有しており、接続端子電極９１５ａ、接続端子電極９１５ｂおよび端子
電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続さ
れている。
接続端子電極９１５ａは、第１の電極９３０と同じ導電膜から形成され、接続端子電極
９１５ｂは、第３の電極９４１と同じ導電膜から形成され、端子電極９１６は、トランジ
スタ９１０、トランジスタ９１１の一対の電極と同じ導電膜で形成されている。
また、図１１で示すように、半導体装置は接続端子電極９５５および端子電極９１６を
有しており、接続端子電極９５５および端子電極９１６はＦＰＣ９１８が有する端子と異
方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９５５は、第２の電極９３１と同じ導電膜から形成され、端子電極９１６
は、トランジスタ９１０、トランジスタ９１１の一対の電極と同じ導電膜で形成されてい
る。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、ト
ランジスタを複数有しており、図１０および図１１では、画素部９０２に含まれるトラン
ジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している
。図１０（Ａ）および図１０（Ｂ）では、トランジスタ９１０およびトランジスタ９１１
には実施の形態１に示す絶縁膜４１２に相当する絶縁膜９２４が設けられ、絶縁膜９２４
の上にさらに平坦化膜として機能する層間絶縁膜９２１が設けられている。なお、絶縁膜
９２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態
で示したトランジスタを適用することができる。
また、図１１では、絶縁膜９２４上において、駆動回路用のトランジスタ９１１の半導
体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている例を示している。
なお、半導体膜には酸化物半導体膜を用いている。導電膜９１７を酸化物半導体膜のチャ
ネル形成領域と重なる位置に設けることによって、ＢＴストレス試験前後におけるトラン
ジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１
７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていても良く、
導電膜を第２のゲート電極として機能させることもできる。また、導電膜９１７の電位は
、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮
蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によ
りトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は
、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
表示素子に電圧を印加する第１の電極および第２の電極（画素電極、共通電極、対向電
極などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極の
パターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１、第３の電極９４１は、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、Ｉ
ＴＯと示す）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物など
の透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１、第３の電極９４１は、タングステン（Ｗ
）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ
）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル
（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａ
ｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用い
て形成することができる。
また、第１の電極９３０、第２の電極９３１、第３の電極９４１として、導電性高分子
（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性
高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポ
リアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはそ
の誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若
しくはその誘導体などがあげられる。
図１０に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１０（Ａ）は、
縦電界方式を採用する例である。
図１０（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の
電極９３１、および液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜と
して機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は
第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８
を介して重なる構成となっている。
図１０（Ｂ）において、表示素子である液晶素子９４３は、層間絶縁膜９２１上に形成
される第１の電極９３０、第３の電極９４１、および液晶層９０８を含む。第３の電極９
４１は共通電極として機能する。第１の電極９３０および第３の電極９４１の間には絶縁
膜９４４が設けられている。絶縁膜９４４は窒化シリコン膜を用いて形成する。なお、液
晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けら
れている。
また、スペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するた
めに設けられている。なお、球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示
す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等
方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。よって液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１および第２の基板９０６はシール材９２５によって固定されている。
シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
なお、図１０（Ａ）に示す液晶表示装置においては、シール材９２５は、ゲート絶縁膜
９２２と接し、層間絶縁膜９２１がシール材９２５の内側に設けられている。なお、ゲー
ト絶縁膜９２２は、窒化シリコン膜および酸化窒化シリコン膜を積層して形成する。また
、絶縁膜９２４を選択的にエッチングする際に、ゲート絶縁膜９２２の上層の酸化窒化シ
リコン膜をエッチングして、窒化シリコン膜を露出させることが好ましい。この結果、シ
ール材９２５とゲート絶縁膜９２２に形成される窒化シリコン膜が接する構造となり、外
部からの水がシール材９２５の内部に浸入することを抑制することが可能である。
また、図１０（Ｂ）に示す液晶表示装置において、シール材９２５は絶縁膜９２４と接
している。層間絶縁膜９２１がシール材９２５の内側に設けられていると共に、シール材
９２５と絶縁膜９２４の表面の窒化シリコン膜が接するため、外部からの水がシール材９
２５の内部に浸入することを抑制することが可能である。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸
化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分で
あるため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表
す。）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
図１２に、図１０（Ａ）に示す表示装置において、基板９０６に設けられた第２の電極
９３１と電気的に接続するための共通接続部（パッド部）を、基板９０１上に形成する例
を示す。
共通接続部は、基板９０１と基板９０６とを接着するためのシール材と重なる位置に配
置され、シール材に含まれる導電性粒子を介して第２の電極９３１と電気的に接続される
。または、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通
接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極９
３１と電気的に接続してもよい。
図１２（Ａ）は、共通接続部の断面図であり、図１２（Ｂ）に示す上面図のＩ－Ｊに相
当する。
共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、図１０に示すトランジスタ９
１０のソース電極９７１またはドレイン電極９７３と同じ材料および同じ工程で作製され
る。
また、共通電位線９７５は、絶縁膜９２４および層間絶縁膜９２１で覆われ、絶縁膜９
２４および層間絶縁膜９２１は、共通電位線９７５と重なる位置に複数の開口部を有して
いる。この開口部は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３
の一方と、第１の電極９３０とを接続するコンタクトホールと同じ工程で作製される。
また、共通電位線９７５および共通電極９７７が開口部において接続する。共通電極９
７７は、層間絶縁膜９２１上に設けられ、接続端子電極９１５や、画素部の第１の電極９
３０と同じ材料および同じ工程で作製される。
このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作
製することができる。
共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、基板９０６
の第２の電極９３１と電気的に接続が行われる。
また、図１２（Ｃ）に示すように、共通電位線９８５を、トランジスタ９１０のゲート
電極と同じ材料、同じ工程で作製してもよい。
図１２（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２、
絶縁膜９２４、および層間絶縁膜９２１の下層に設けられ、ゲート絶縁膜９２２、絶縁膜
９２４、および層間絶縁膜９２１は、共通電位線９８５と重なる位置に複数の開口部を有
する。該開口部は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の
一方と第１の電極９３０とを接続するコンタクトホールと同じ工程で絶縁膜９２４および
層間絶縁膜９２１をエッチングした後、さらにゲート絶縁膜９２２を選択的にエッチング
することで形成される。
また、共通電位線９８５および共通電極９８７が開口部において接続する。共通電極９
８７は、層間絶縁膜９２１上に設けられ、接続端子電極９１５や、画素部の第１の電極９
３０と同じ材料および同じ工程で作製される。
なお、図１０（Ｂ）に示すＦＦＳモードの液晶表示装置においては、共通電極９７７、
９８７はそれぞれ、第３の電極９４１と接続する。
次に、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適
用することができる。
図１１に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素
子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。な
お、発光素子９６３の構成は、第１の電極９３０、発光層９５１、第２の電極９３１の積
層構造であるが、示した構成に限定されない。発光素子９６３から取り出す光の方向など
に合わせて、発光素子９６３の構成は適宜変えることができる。
層間絶縁膜９２１と第１の電極９３０の間に、窒化シリコン膜９５０を有する。窒化シ
リコン膜９５０は、層間絶縁膜９２１および絶縁膜９２４の側面と接する。窒化シリコン
膜９５０および第１の電極９３０の端部上に隔壁９６０を有する。隔壁９６０は、有機絶
縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電
極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜
面となるように形成することが好ましい。
発光層９５１は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が浸入しないように、第２の電極９
３１および隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸
化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の
基板９０６、およびシール材９３６によって封止された空間には充填材９６４が設けられ
密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護
フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージン
グ（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリ
ットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対し
てバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場
合、図１１に示すように、窒化シリコン膜９５０上にフリットガラスを設けることで、窒
化シリコン膜９５０およびフリットガラスの密着性を高めると共に、外部からシール材９
３６内部への水の浸入を妨げることができる。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有す
る信頼性のよい半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態６）
上述した先の実施の形態のトランジスタを用いて、対象物の情報を読み取るイメージセ
ンサ機能を有する半導体装置を作製することができる。
図１３（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１３（Ａ）
はフォトセンサの等価回路であり、図１３（Ｂ）はフォトセンサの一部を示す断面図であ
る。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、
他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４
０は、ソースまたはドレインの一方がフォトセンサ基準信号線６７２に、ソースまたはド
レインの他方がトランジスタ６５６のソースまたはドレインの一方に電気的に接続されて
いる。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソースまたはドレインの
他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確
に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載し
ている。図１３（Ａ）において、トランジスタ６４０、トランジスタ６５６は先の実施の
形態に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本
実施の形態では、実施の形態１で示したトランジスタ４５０と同様な構造を有するトラン
ジスタを適用する例を示す。
図１３（Ｂ）は、フォトセンサにおけるフォトダイオード６０２およびトランジスタ６
４０に示す断面図であり、絶縁表面を有する基板６０１（素子基板）上に、センサとして
機能するフォトダイオード６０２およびトランジスタ６４０が設けられている。フォトダ
イオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けら
れている。
トランジスタ６４０上には絶縁膜６３２、平坦化膜６３３、平坦化膜６３４が設けられ
ている。フォトダイオード６０２は、平坦化膜６３３上に形成された電極６４１ｂと、電
極６４１ｂ上に順に積層された第１の半導体膜６０６ａ、第２の半導体膜６０６ｂ、およ
び第３の半導体膜６０６ｃと、平坦化膜６３４上に設けられ、第１乃至第３の半導体膜を
介して電極６４１ｂと電気的に接続する電極６４２と、電極６４１ｂと同じ層に設けられ
、電極６４２と電気的に接続する電極６４１ａと、を有している。
電極６４１ｂは、平坦化膜６３４に形成された導電膜６４３と電気的に接続し、電極６
４２は電極６４１ａを介して導電膜６４５と電気的に接続している。導電膜６４５は、ト
ランジスタ６４０のゲート電極と電気的に接続しており、フォトダイオード６０２はトラ
ンジスタ６４０と電気的に接続している。
ここでは、第１の半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２の半
導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３の半導体膜６０６ｃとし
てｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している
。
第１の半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成することができる。第１の半導体膜６０６ａの形成には１
３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶ
Ｄ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。また
は、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよ
い。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオ
ン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入
法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよ
い。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成
長法、またはスパッタリング法等を用いればよい。第１の半導体膜６０６ａの膜厚は１０
ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２の半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリ
コン膜により形成する。第２の半導体膜６０６ｂの形成には、半導体材料ガスを用いて、
アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、
シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ
３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２の半導体膜６０６ｂの形成は、ＬＰＣ
ＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２の半導体膜６０６ｂ
の膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３の半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むア
モルファスシリコン膜により形成する。第３の半導体膜６０６ｃの形成には、１５族の不
純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により
形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２
Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、
不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を
用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により
不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場
合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、また
はスパッタリング法等を用いればよい。第３の半導体膜６０６ｃの膜厚は２０ｎｍ以上２
００ｎｍ以下となるよう形成することが好ましい。
また、第１の半導体膜６０６ａ、第２の半導体膜６０６ｂ、および第３の半導体膜６０
６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、セミア
モルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））
半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型
のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、
ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０
２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導
電型を有する半導体膜側からの光は外乱光となるため、電極は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３２、平坦化膜６３３、平坦化膜６３４としては、絶縁性材料を用いて、その
材料に応じて、スパッタリング法、プラズマＣＶＤ法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いて
形成することができる。なお、絶縁膜６３２は、実施の形態１の絶縁膜４１２と同様のも
のを用いる。
平坦化膜６３３、平坦化膜６３４としては、例えばポリイミド、アクリル樹脂、ベンゾ
シクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用
いることができる。また、上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、
シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、ま
たは積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用い
ることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機
ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デ
ジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊
技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の
具体例を図１４に示す。
図１４（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は
、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示
することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を
示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示すトランジスタは、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３
に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、
画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の
形態６に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタ
ッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１４（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００
は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表
示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持し
た構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリ
モコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キ
ー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示さ
れる映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作
機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１４（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。
テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、
さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一
方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など
）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示すトランジスタは、表示部９１０３、表示部９１０７に
用いることが可能であり、テレビジョン装置、およびリモコン操作機に高い信頼性を付与
することができる。
図１４（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、
キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含
む。
上記実施の形態のいずれかに示すトランジスタは、表示部９２０３に用いることが可能
であり、コンピュータに高い信頼性を付与することができる。
図１５（Ａ）および図１５（Ｂ）は２つ折り可能なタブレット型端末である。図１５（
Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表
示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力
モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示すトランジスタは、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示さ
れた操作キー９６３８に触れることでデータ入力をすることができる。なお、表示部９６
３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６
３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９
６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表
示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一
部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれること
で表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向き
を切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替え
スイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外
光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セ
ンサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置
を内蔵させてもよい。
また、図１５（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示
しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表
示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネ
ルとしてもよい。
図１５（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９
６３３、充放電制御回路９６３４を有する。なお、図１５（Ｂ）では充放電制御回路９６
３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成につい
て示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態
にすることができる。したがって、表示部９６３１ａ、表示部９６３１ｂを保護できるた
め、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる
。
また、この他にも図１５（Ａ）および図１５（Ｂ）に示したタブレット型端末は、様々
な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時
刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集する
タッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を
有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル
、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は
、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的
に行う構成である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、
小型化を図れる等の利点がある。
また、図１５（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図１５
（Ｃ）にブロック図を示し説明する。図１５（Ｃ）には、太陽電池９６３３、バッテリー
９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ
３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６
３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１５（Ｂ）に示す充放電制
御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明す
る。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤ
ＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作
に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバー
タ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表
示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテ
リー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず
、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段による
バッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を
送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う
構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
本実施例では、開示する発明に係る半導体装置において、トランジスタのソース電極お
よびドレイン電極の段差部分の断面観察結果について説明する。
まずは、実施例試料のトランジスタの作製方法について説明する。
まず、ガラス基板上にゲート電極を形成した。スパッタリング法で厚さ１００ｎｍのタ
ングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形
成し、該マスクを用いて該タングステン膜の一部をエッチングし、ゲート電極を形成した
。
次に、ゲート電極上にゲート絶縁膜を形成した。ゲート絶縁膜として、厚さ５０ｎｍの
窒化シリコン膜および厚さ２００ｎｍの酸化窒化シリコン膜を積層して形成した。窒化シ
リコン膜は、シラン５０ｓｃｃｍ、窒素５０００ｓｃｃｍをプラズマＣＶＤ装置の処理室
に供給し、処理室内の圧力を６０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて
１５０Ｗの電力を供給して形成した。酸化窒化シリコン膜は、シラン２０ｓｃｃｍ、一酸
化二窒素３０００ｓｃｃｍをプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４
０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して形成
した。なお、該窒化シリコン膜および該酸化窒化シリコン膜は、基板温度を３５０℃とし
て形成した。
次に、ゲート絶縁膜を介してゲート電極に重畳する酸化物半導体膜を形成した。ここで
は、ゲート絶縁膜上にＣＡＡＣ－ＯＳ膜であるＩＧＺＯ膜をスパッタリング法で形成し、
フォトリソグラフィ工程により該ＩＧＺＯ膜上にマスクを形成し、該マスクを用いて該Ｉ
ＧＺＯ膜の一部をエッチングした。その後、エッチングされたＩＧＺＯ膜に加熱処理を行
い、酸化物半導体膜を形成した。なお、本実施例では厚さ３５ｎｍのＩＧＺＯ膜を形成し
た。
ＩＧＺＯ膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比
）のターゲットとし、スパッタリングガスとして５０ｓｃｃｍのアルゴンと５０ｓｃｃｍ
の酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し
、５ｋＷの直流電力を供給して形成した。なお、ＩＧＺＯ膜を形成する際の基板温度は１
７０℃とした。
次に、加熱処理を行い、酸化物半導体膜に含まれる水、水素等を脱離させた。ここでは
、窒素雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素および酸素雰囲気で、４
５０℃、１時間の加熱処理を行った。
次に、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成し、フォトリソグラフィ工
程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし
、ソース電極およびドレイン電極を形成した。なお、該ソース電極およびドレイン電極と
なる導電膜は、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形
成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。
次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、一酸化二窒素が充填
された処理室に基板を移動させた。次に、処理室に設けられる上部電極に２７．１２ＭＨ
ｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに酸化
物半導体膜を曝した。
次に、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物半導体膜、ソース
電極およびドレイン電極上に絶縁膜を形成した。絶縁膜は、条件Ａ１乃至条件Ａ４の４条
件を用いて形成し、それぞれの条件で形成した試料を試料Ａ１乃至試料Ａ４とした。なお
、試料Ａ１乃至試料Ａ４ともに絶縁膜の厚さを４００ｎｍとした。
条件１は、絶縁膜として酸化窒化シリコン膜を用い、流量３０ｓｃｃｍのシランおよび
流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温
度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法に
より形成した。なお、膜密度は、ＸＲＲによって膜全体を測定し、２．２６ｇ／ｃｍ３で
あった。
条件２は、絶縁膜として酸化窒化シリコン膜を用い、流量１６０ｓｃｃｍのシランおよ
び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基
板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶ
Ｄ法により形成した。なお、膜密度は、ＸＲＲによって膜全体を測定し、２．３１ｇ／ｃ
ｍ３であった。
条件３は、絶縁膜として窒化シリコン膜を用い、流量５０ｓｃｃｍのシラン、流量５０
００ｓｃｃｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧
力を２００Ｐａ、基板温度を２２０℃とし、１０００Ｗの高周波電力を平行平板電極に供
給したプラズマＣＶＤ法により形成した。なお、膜密度は、ＸＲＲによって膜全体を測定
し、２．５０ｇ／ｃｍ３であった。
条件４は、絶縁膜として窒化シリコン膜を用い、流量２００ｓｃｃｍのシラン、流量２
０００ｓｃｃｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の
圧力を２００Ｐａ、基板温度を３５０℃とし、２０００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により形成した。なお、膜密度は、ＸＲＲによって膜全体を測
定し、２．７２ｇ／ｃｍ３であった。
試料Ａ１乃至試料Ａ４において、各試料の断面を断面走査透過型電子顕微鏡（ＳＴＥＭ
：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏ
ｐｙ）で断面観察を行った。図１６（Ａ）に試料Ａ１のＳＴＥＭ像を、図１６（Ｂ）に試
料Ａ２のＳＴＥＭ像を、図１７（Ａ）に試料Ａ３のＳＴＥＭ像を、図１７（Ｂ）に試料Ａ
４のＳＴＥＭ像をそれぞれ示す。
図１６（Ａ）、図１６（Ｂ）および図１７（Ａ）に示すように、ソース電極およびドレ
イン電極を覆う絶縁膜中に図中の点線で囲んでいる部分に空隙部が生じていることが確認
できた。一方、図１７（Ｂ）においては、ソース電極およびドレイン電極を覆う絶縁膜中
に空隙部の発生は確認されなかった。
このことから、試料Ａ１乃至試料Ａ４において、ソース電極およびドレイン電極を覆う
絶縁膜は、膜密度が２．２６ｇ／ｃｍ３以上２．５０ｇ／ｃｍ３以下であると絶縁膜中に
空隙部が生じることが示された。
本実施例では、酸化物絶縁膜上に窒化物絶縁膜が形成されているトランジスタの特性の
測定結果について説明する。
まずは、実施例試料のトランジスタの作製方法について説明する。
実施例１と同様に、ガラス基板上にゲート電極、ゲート絶縁膜および酸化物半導体膜を
形成し、加熱処理を行い、酸化物半導体膜に含まれる水、水素等を脱離させた。ここでは
、窒素雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素および酸素雰囲気で、４
５０℃、１時間の加熱処理を行った。
次に、ゲート絶縁膜および酸化物半導体膜上に導電膜を形成し、フォトリソグラフィ工
程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし
、ソース電極およびドレイン電極を形成した。
次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、一酸化二窒素が充填
された処理室に基板を移動させた。次に、処理室に設けられる上部電極に２７．１２ＭＨ
ｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに酸化
物半導体膜を曝した。
ここまでは、実施例１を参酌することができる。
次に、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物半導体膜、ソース
電極およびドレイン電極上に絶縁膜を形成した。絶縁膜は、酸化物絶縁膜上に窒化物絶縁
膜が形成されている積層構造である。酸化物絶縁膜は、厚さ５０ｎｍの第１の酸化窒化シ
リコン膜および厚さ４００ｎｍの第２の酸化窒化シリコン膜を積層して形成した。
第１の酸化窒化シリコン膜としては、流量３０ｓｃｃｍのシランおよび流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃と
し、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化窒化シリコン膜としては、流量１６０ｓｃｃｍのシランおよび流量４０００
ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０
℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成
した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱によ
り酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、酸化物絶縁膜から水、水素等を脱離させた。ここでは、窒素お
よび酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、酸化物絶縁膜上に窒化物絶縁膜を形成した。窒化物絶縁膜は、厚さ５０ｎｍの窒
化シリコン膜を形成した。窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量
２０００ｓｃｃｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室
の圧力を１００Ｐａ、基板温度を３５０℃とし、２０００Ｗの高周波電力を平行平板電極
に供給したプラズマＣＶＤ法により形成した。
次に、絶縁膜（酸化物絶縁膜および窒化物絶縁膜）の一部をエッチングして、ソース電
極およびドレイン電極の一部を露出する開口部を形成した。
次に、絶縁膜（窒化物絶縁膜）上に層間絶縁膜を形成した。ここでは、組成物を窒化物
絶縁膜上に塗布した後、露光および現像を行って、ソース電極またはドレイン電極の一部
を露出する開口部を有する層間絶縁膜を形成した。なお、層間絶縁膜として厚さ１．５μ
ｍのアクリル樹脂を形成した。この後、加熱処理を行った。当該加熱処理は、温度を２５
０℃とし、窒素を含む雰囲気で１時間行った。
次に、ソース電極またはドレイン電極の一部に接続する導電膜を形成した。ここでは、
スパッタリング法により厚さ１００ｎｍの酸化シリコンを含むＩＴＯを形成した。
以上の工程により、実施例試料のトランジスタを作製した。
また、比較例として、実施例試料の絶縁膜が酸化物絶縁膜のみで窒化物絶縁膜が形成さ
れていない比較例試料のトランジスタを作製した。
上記の実施例試料および比較例試料において、試料の断面を断面走査透過型電子顕微鏡
（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃ
ｒｏｓｃｏｐｙ）で断面観察を行った。図１８（Ａ）に実施例試料のＳＴＥＭ像を、図１
８（Ｂ）に比較例試料のＳＴＥＭ像を示す。
図１８（Ａ）および図１８（Ｂ）に示すように、ソース電極およびドレイン電極を覆う
第１の酸化窒化シリコン膜および第２の酸化窒化シリコン膜中に図中の点線で囲んでいる
部分に空隙部が生じていることが確認できた。また、図１８（Ａ）に示すように、第２の
酸化窒化シリコン膜上の窒化シリコン膜には空隙部が生じていない。窒化シリコン膜によ
って、空隙部が遮断されていることが確認できた。
次に、上記の実施例試料および比較例試料のトランジスタのＶｇ－Ｉｄ特性を測定した
。
耐湿評価の加速寿命試験として、プレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒ
ｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例では、ＰＣＴとして温度１３０℃、湿
度８５％、圧力０．２３ＭＰａの条件で、実施例試料および比較例試料を１時間保持した
。
実施例試料および比較例試料において、ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａ
ｔｕｒｅ）ストレス試験を行った。本実施例では、ＧＢＴストレス試験として、ダーク環
境下で、Ｖｇ＝－３０Ｖ、Ｖｄ＝０Ｖ、Ｖｓ＝０Ｖ、ストレス温度６０℃、光照射なし、
ストレス印加時間１時間で行った。なお、実測値はチャネル長（Ｌ）が６μｍ、チャネル
幅（Ｗ）が５０μｍ、酸化膜（ゲート絶縁膜）の膜厚（Ｔｏｘ）が２８０ｎｍであった。
図１９（Ａ）は、実施例試料のＧＢＴストレス試験の結果を、図１９（Ｂ）は、比較例
試料のＧＢＴストレス試験の結果を示す。また、図中の点線は、ＰＣＴをする前の測定結
果、図中の実線は、ＰＣＴをした後の測定結果を示している。また、図１９において、ド
レイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときと１０Ｖのときの測定結果を示しており、横軸
は、ゲート電圧（Ｖｇ：［Ｖ］）、縦軸はドレイン電流（Ｉｄ：［Ａ］）を示す。なお、
「ドレイン電圧（Ｖｄ：［Ｖ］）」とは、ソースを基準としたドレインとソースの電位差
であり、「ゲート電圧（Ｖｇ：［Ｖ］）」とは、ソースを基準としたゲートとソースの電
位差である。
図１９（Ａ）に示すように、実施例試料のトランジスタは、ＰＣＴ前後で大きな変化は
見られなかった。一方、図１９（Ｂ）に示すように、比較例試料のトランジスタは、ＰＣ
Ｔ前後で大きく変化しており、ＰＣＴ後にしきい値がマイナス側にシフトしているのが確
認された。
実施例試料と比較例試料との差異は、第２の酸化窒化シリコン膜上に窒化シリコン膜が
あるか否かである。よって、ＰＣＴ後においても窒化シリコン膜の効果により、特性の変
動量を抑制することが可能であることが分かった。
よって、酸化窒化シリコン膜中の空隙部を窒化シリコン膜で遮断されていることにより
、酸化物半導体を用いた半導体装置においても安定した電気特性を付与し、高信頼性を実
現することができる。
本実施例では、酸化物絶縁膜上に窒化物絶縁膜の成膜温度の違いによるトランジスタの
特性の測定結果について説明する。
まずは、実施例試料のトランジスタの作製方法について説明する。
実施例試料は、実施例２の実施例試料の窒化シリコン膜の成膜温度を２２０℃にしたも
のを試料Ｂ１、実施例２の実施例試料と同様のもの（窒化シリコン膜の成膜温度が３５０
℃）を試料Ｂ２とする。
試料Ｂ１の窒化シリコン膜としては、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃ
ｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を２００
Ｐａ、基板温度を２２０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラ
ズマＣＶＤ法により形成した。試料Ｂ２の窒化シリコン膜の形成方法は、試料Ｂ１の窒化
シリコン膜の基板温度を３５０℃とした以外は試料Ｂ１と同様である。
次に、上記の試料Ｂ１および試料Ｂ２のトランジスタのＶｇ－Ｉｄ特性を測定した。
耐湿評価の加速寿命試験として、プレッシャークッカー試験（ＰＣＴ）を行った。本実
施例では、ＰＣＴとして温度１３０℃、湿度８５％、圧力０．２０ＭＰａの条件で、試料
Ｂ１および試料Ｂ２を１時間保持した。
試料Ｂ１および試料Ｂ２において、ＧＢＴストレス試験を行った。本実施例では、ＧＢ
Ｔストレス試験として、ダーク環境下で、Ｖｇ＝－３０Ｖ～３０Ｖ、Ｖｄ＝０Ｖ、Ｖｓ＝
０Ｖ、ストレス温度６０℃、光照射なし、ストレス印加時間１時間で行った。なお、実測
値はチャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍ、酸化膜（ゲート絶縁膜）
の膜厚（Ｔｏｘ）が２８０ｎｍであった。
図２０（Ａ１）は、試料Ｂ１のＰＣＴ前のＧＢＴストレス試験の結果を、図２０（Ａ２
）は、試料Ｂ１のＰＣＴ後のＧＢＴストレス試験の結果を示す。また、図２０（Ｂ１）は
、試料Ｂ２のＰＣＴ前のＧＢＴストレス試験の結果を、図２０（Ｂ２）は、試料Ｂ２のＰ
ＣＴ後のＧＢＴストレス試験の結果を示す。また、図２０（Ａ１）、図２０（Ａ２）、図
２０（Ｂ１）および図２０（Ｂ２）において、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのと
きと１０Ｖのときの測定結果を示しており、横軸は、ゲート電圧（Ｖｇ：［Ｖ］）、縦軸
はドレイン電流（Ｉｄ：［Ａ］）および電界効果移動度（μＦＥ：［ｃｍ２／Ｖｓ］）を
示す。また、図２０（Ａ３）および図２０（Ｂ３）に、試料Ｂ１および試料Ｂ２のＰＣＴ
前後のしきい値の変動量（ΔＶｔｈ）とシフト値の変化量（ΔＳｈｉｆｔ）を示す。
また、本明細書中において、しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ：［Ｖ］）
を横軸、ドレイン電流の平方根（Ｉｄ（１／２）：［Ａ］）を縦軸としてプロットした曲
線において、最大傾きであるＩｄ（１／２）の接線を外挿したときの、接線とＶｇ軸（す
なわち、Ｉｄ（１／２）が０Ａ）との交点のゲート電圧で定義する。なお、本明細書中に
おいては、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出する。
また、本明細書中において、シフト値（Ｓｈｉｆｔ）は、ゲート電圧（Ｖｇ：［Ｖ］）
を横軸、ドレイン電流（Ｉｄ：［Ａ］）の対数を縦軸にプロットした曲線において、最大
傾きであるＩｄの接線を外挿したときの直線Ｉｄ＝１．０×１０－１２［Ａ］との交点の
ゲート電圧で定義する。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとして
、シフト値を算出する。
図２０（Ａ３）および図２０（Ｂ３）に示すように、試料Ｂ１および試料Ｂ２のトラン
ジスタは、ＰＣＴ前後で若干ではあるがしきい値電圧とシフト値に変化が見られ、劣化し
ているのが確認できた。また、試料Ｂ２（窒化シリコン膜の成膜温度が３５０℃）のトラ
ンジスタの方が試料Ｂ１（窒化シリコン膜の成膜温度が２２０℃）のトランジスタよりし
きい値電圧とシフト値の変化量が小さいことが確認できた。
本実施例では、絶縁膜の一部である窒化シリコン膜のＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析結果および二次イオン
質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔ
ｒｙ）による評価結果について説明する。
まず、分析した試料について説明する。
試料は、シリコンウェハ１１上に、プラズマＣＶＤ法により窒化シリコン膜１２を形成
して、作製した（図２１参照）。窒化シリコン膜１２は、条件Ｃ１および条件Ｃ２の２条
件を用いて形成し、それぞれの条件で形成した試料を試料Ｃ１および試料Ｃ２とした。
条件Ｃ１は、シリコンウェハ１１を保持する温度を２２０℃とし、流量５０ｓｃｃｍの
シラン、流量５０００ｓｃｃｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガス
とし、処理室の圧力を２００Ｐａ、１０００Ｗの高周波電力を平行平板電極に供給したプ
ラズマＣＶＤ法により厚さ１００ｎｍの窒化シリコン膜１２を形成した。
条件Ｃ２は、シリコンウェハ１１を保持する温度を３５０℃とし、流量２００ｓｃｃｍ
のシラン、流量２０００ｓｃｃｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガ
スとし、処理室の圧力を２００Ｐａ、２０００Ｗの高周波電力を平行平板電極に供給した
プラズマＣＶＤ法により厚さ３００ｎｍの窒化シリコン膜１２を形成した。
次に、試料Ｃ１および試料Ｃ２を評価した。ＲＢＳ結果を表１に示す。
Figure 2022189928000002
試料Ｃ１には、シリコンが２６．５ａｔｏｍｉｃ％、窒素が４５．５ａｔｏｍｉｃ％、
水素が２８．１ａｔｏｍｉｃ％含有されていることが確認された。試料Ｃ２には、シリコ
ンが４０．０ａｔｏｍｉｃ％、窒素が４９．２ａｔｏｍｉｃ％、水素が１０．８ａｔｏｍ
ｉｃ％含有されていることが確認された。したがって、試料Ｃ２は試料Ｃ１に比べて、そ
の組成における水素の割合が低減されていることが確認された。
次に、ＳＩＭＳ分析結果を図２２に示す。
図２２（Ａ）に試料Ｃ１のＳＩＭＳによる水素、酸素、フッ素および炭素の濃度プロフ
ァイルを、図２２（Ｂ）に試料Ｃ２のＳＩＭＳによる水素、酸素、フッ素および炭素の濃
度プロファイルを示す。
また、図２２のＳＩＭＳ分析結果の詳細を表２に示す。
Figure 2022189928000003
試料Ｃ１には、水素が２．８×１０２２ａｔｏｍｓ／ｃｍ３、酸素が１．０×１０１９
ａｔｏｍｓ／ｃｍ３、フッ素が２．３×１０１９ａｔｏｍｓ／ｃｍ３、炭素が５．５×１
０１８ａｔｏｍｓ／ｃｍ３含有されていることが確認された。試料Ｃ２には、水素が１．
６×１０２２ａｔｏｍｓ／ｃｍ３、酸素が６．８×１０１７ａｔｏｍｓ／ｃｍ３、フッ素
が７．４×１０１８ａｔｏｍｓ／ｃｍ３、炭素が７．４×１０１７ａｔｏｍｓ／ｃｍ３含
有されていることが確認された。したがって、ＲＢＳ結果と同様に、試料Ｃ２は試料Ｃ１
に比べて、その組成における水素の割合が低減されていることが確認された。また、試料
Ｃ２は試料Ｃ１に比べて、水素、酸素、フッ素および炭素等の不純物の濃度が少ないこと
が確認された。
本実施例では、絶縁膜中に生じた空隙部が水や水素等の浸入経路となっているか検証を
行った。検証の評価方法としては、ＳＩＭＳを用いた。
まず、試料について図２３を用いて説明する。試料は、図２３（Ａ）に示す酸化物半導
体膜上に電極があって空隙部が発生する試料Ｄ１と図２３（Ｂ）に示す酸化物半導体膜上
に電極がなく、空隙部が発生しない試料Ｄ２の２種類用意した。
ガラス基板２１上にゲート絶縁膜２２および酸化物半導体膜２３を形成し、加熱処理を
行い、酸化物半導体膜２３に含まれる水、水素等を脱離させた。ここでは、窒素雰囲気で
、４５０℃、１時間の加熱処理を行った後、窒素および酸素雰囲気で、４５０℃、１時間
の加熱処理を行った。
次に、ゲート絶縁膜２２および酸化物半導体膜２３上に導電膜を形成し、フォトリソグ
ラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッ
チングし、電極２４を形成した。
次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、一酸化二窒素が充填
された処理室に基板を移動させた。次に、処理室に設けられる上部電極に２７．１２ＭＨ
ｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに酸化
物半導体膜を曝した。
ここまでは、実施例１を参酌することができる。
次に、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物半導体膜２３およ
び電極２４上に絶縁膜２７を形成した。絶縁膜２７は、酸化物絶縁膜２５上に窒化物絶縁
膜２６が形成されている積層構造である。酸化物絶縁膜２５は、厚さ５０ｎｍの第１の酸
化窒化シリコン膜２５ａおよび厚さ４００ｎｍの第２の酸化窒化シリコン膜２５ｂを積層
して形成した。
第１の酸化窒化シリコン膜２５ａとしては、流量３０ｓｃｃｍのシランおよび流量４０
００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２
０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成
した。
第２の酸化窒化シリコン膜２５ｂとしては、流量１６０ｓｃｃｍのシランおよび流量４
０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を
２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法によ
り形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加
熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、酸化物絶縁膜から水、水素等を脱離させた。ここでは、窒素お
よび酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、酸化物絶縁膜２５上に窒化物絶縁膜２６を形成した。窒化物絶縁膜２６は、厚さ
５０ｎｍの窒化シリコン膜を形成した。窒化シリコン膜としては、流量５０ｓｃｃｍのシ
ラン、流量５０００ｓｃｃｍの窒素および流量１００ｓｃｃｍのアンモニアを原料ガスと
し、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２０００Ｗの高周波電力を平
行平板電極に供給したプラズマＣＶＤ法により形成した。
以上により、試料Ｄ１を作製した。また、電極の形成を行わないものを試料Ｄ２として
作製した（図２３参照）。
試料Ｄ１および試料Ｄ２にプレッシャークッカー試験（ＰＣＴ）を行った。本実施例で
はＰＣＴとして、温度１３０℃、湿度８５％（気体中に含まれる水蒸気の体積比がＨ２Ｏ
（水）：Ｄ２Ｏ（重水）＝４：１）、２．０気圧（０．２０ＭＰａ）の条件で試料Ｄ１お
よび試料Ｄ２を１５時間保持した。
本実施例において、重水などで表現している「Ｄ原子」とは、質量数が２である水素原
子（２Ｈ）を表している。
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆ
ｉｌｅ）－ＳＩＭＳ（裏面からのＳＩＭＳ測定）を用いて、ＰＣＴ試験後の試料Ｄ１およ
び試料Ｄ２に対して、各試料のＨ原子およびＤ原子の濃度を測定した。
図２４（Ａ）に試料Ｄ１のＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ原子の濃度プ
ロファイルを、図２４（Ｂ）に試料Ｄ２のＰＣＴ試験後のＳＩＭＳによるＨ原子およびＤ
原子の濃度プロファイルを示す。図２４（Ａ）および図２４（Ｂ）において、Ｄ原子（自
然存在値：自然存在比から導いた値）プロファイルは、Ｄ原子の存在比が０．０１５％と
してＨ原子のプロファイルから算出した自然界に存在するＤ原子の濃度プロファイルであ
る。よって、ＰＣＴ試験によって試料中に混入したＤ原子量は、実測のＤ原子濃度と自然
存在値のＤ原子濃度との差分となる。
試料Ｄ１と試料Ｄ２を比較すると、図２４（Ａ）に示すように、酸化物半導体膜上に電
極があって空隙部が発生することにより、酸化物半導体膜中の実測のＤ原子の濃度プロフ
ァイルが高濃度に増大しており、酸化物半導体膜中にＤ原子が多量に混入したことがわか
る。したがって、試料Ｄ１は、外部からの水（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が低い
ことが確認できた。
１１ シリコンウェハ
１２ 窒化シリコン膜
２１ ガラス基板
２２ ゲート絶縁膜
２３ 酸化物半導体膜
２４ 電極
２５ 酸化物絶縁膜
２５ａ 第１の酸化窒化シリコン膜
２５ｂ 第２の酸化窒化シリコン膜
２６ 窒化物絶縁膜
２７ 絶縁膜
３１ 酸化物半導体膜
３２ 酸化物絶縁膜
３２ａ 酸化物絶縁膜
３２ｂ 酸化物絶縁膜
４００ 基板
４０１ 下地絶縁膜
４０２ ゲート電極
４０４ ゲート絶縁膜
４０４ａ ゲート絶縁膜
４０４ｂ ゲート絶縁膜
４０６ 半導体膜
４０７ａ 導電膜
４０７ｂ 導電膜
４０７ｃ 導電膜
４０８ａ ソース電極
４０８ｂ ドレイン電極
４１０ 酸化物絶縁膜
４１０ａ 酸化物絶縁膜
４１０ｂ 酸化物絶縁膜
４１０ｃ 酸化物絶縁膜
４１０ｄ 酸化物絶縁膜
４１０ｅ 酸化物絶縁膜
４１１ 窒化物絶縁膜
４１２ 絶縁膜
４１３ 空隙部
４１４ 層間絶縁膜
４１６ 電極
４５０ トランジスタ
５１０ 酸化物絶縁膜
５１０ａ 酸化物絶縁膜
５１０ｂ 酸化物絶縁膜
５１１ 窒化物絶縁膜
５１２ ゲート絶縁膜
５３０ 絶縁膜
５５０ トランジスタ
５５２ ゲート電極
５６０ トランジスタ
５７０ トランジスタ
５８０ トランジスタ
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３２ 絶縁膜
６３３ 平坦化膜
６３４ 平坦化膜
６４０ トランジスタ
６４１ａ 電極
６４１ｂ 電極
６４２ 電極
６４３ 導電膜
６４５ 導電膜
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶層
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１５ａ 接続端子電極
９１５ｂ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１８ａ ＦＰＣ
９１８ｂ ＦＰＣ
９１９ 異方性導電剤
９２１ 層間絶縁膜
９２２ ゲート絶縁膜
９２３ 絶縁膜
９２４ 絶縁膜
９２５ シール材
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９３６ シール材
９４１ 電極
９４３ 液晶素子
９４４ 絶縁膜
９５０ 窒化シリコン膜
９５１ 発光層
９５５ 接続端子電極
９６０ 隔壁
９６３ 発光素子
９６４ 充填材
９７１ ソース電極
９７３ ドレイン電極
９７５ 共通電位線
９７７ 共通電極
９８５ 共通電位線
９８７ 共通電極
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (2)

  1. ゲート電極と、
    酸化物半導体膜と、
    前記ゲート電極と前記酸化物半導体膜との間のゲート絶縁膜と、
    前記酸化物半導体膜の上方のソース電極及びドレイン電極と、
    前記酸化物半導体膜の上方、並びに、ソース電極及びドレイン電極の上方の酸化物絶縁膜と、
    前記酸化物絶縁膜の上方の窒化物絶縁膜と、
    前記窒化物絶縁膜の上方の第１の電極と、
    前記第１の電極の上方の絶縁膜と、
    前記絶縁膜の上方の第２の電極と、を有し、
    前記酸化物絶縁膜は、前記酸化物半導体膜と接し、
    前記酸化物絶縁膜は、前記ソース電極の側端面に接する領域において第１の低密度領域を有し、
    前記酸化物絶縁膜は、前記ドレイン電極の側端面に接する領域において第２の低密度領域を有し、
    前記窒化物絶縁膜は、前記酸化物絶縁膜に接し、且つ、前記第１の低密度領域及び前記第２の低密度領域を覆うように設けられ、
    前記酸化物絶縁膜は第１の開口部を有し、
    前記窒化物絶縁膜は第２の開口部を有し、
    前記第２の電極は、前記第１の開口部及び前記第２の開口部を介して前記ソース電極及び前記ドレイン電極の一方と電気的に接続される、半導体装置。
  2. 請求項１において、
    前記酸化物半導体膜は、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法を用いて作製された、半導体装置。
JP2022170413A 2012-07-20 2022-10-25 半導体装置 Pending JP2022189928A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012161688 2012-07-20
JP2012161688 2012-07-20
JP2021018417A JP2021077912A (ja) 2012-07-20 2021-02-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021018417A Division JP2021077912A (ja) 2012-07-20 2021-02-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2022189928A true JP2022189928A (ja) 2022-12-22

Family

ID=49945799

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2013147331A Active JP6066850B2 (ja) 2012-07-20 2013-07-16 半導体装置
JP2016003469A Active JP6006892B2 (ja) 2012-07-20 2016-01-12 半導体装置
JP2016246767A Active JP6262838B2 (ja) 2012-07-20 2016-12-20 半導体装置の作製方法
JP2017239229A Active JP6525423B2 (ja) 2012-07-20 2017-12-14 半導体装置
JP2019087014A Withdrawn JP2019140408A (ja) 2012-07-20 2019-04-29 半導体装置
JP2021018417A Withdrawn JP2021077912A (ja) 2012-07-20 2021-02-08 半導体装置
JP2022170413A Pending JP2022189928A (ja) 2012-07-20 2022-10-25 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2013147331A Active JP6066850B2 (ja) 2012-07-20 2013-07-16 半導体装置
JP2016003469A Active JP6006892B2 (ja) 2012-07-20 2016-01-12 半導体装置
JP2016246767A Active JP6262838B2 (ja) 2012-07-20 2016-12-20 半導体装置の作製方法
JP2017239229A Active JP6525423B2 (ja) 2012-07-20 2017-12-14 半導体装置
JP2019087014A Withdrawn JP2019140408A (ja) 2012-07-20 2019-04-29 半導体装置
JP2021018417A Withdrawn JP2021077912A (ja) 2012-07-20 2021-02-08 半導体装置

Country Status (5)

Country Link
US (8) US9184297B2 (ja)
JP (7) JP6066850B2 (ja)
KR (6) KR102343715B1 (ja)
TW (7) TWI695510B (ja)
WO (1) WO2014013959A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20140026844A (ko) * 2012-08-23 2014-03-06 삼성전자주식회사 디바이스로부터의 결제 요청을 인증하는 방법 및 시스템
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2016531347A (ja) * 2013-07-12 2016-10-06 アクト コーポレイションＡｑｕｔｏ Ｃｏｒｐｏｒａｔｉｏｎ モバイル広告
KR102183315B1 (ko) * 2014-08-01 2020-11-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
JP2016103395A (ja) * 2014-11-28 2016-06-02 株式会社ジャパンディスプレイ 表示装置
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
WO2016168151A1 (en) * 2015-04-13 2016-10-20 Carestream Health, Inc. Reduction of tft instabiltity in digital x-ray detectors
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN108738377B (zh) * 2015-07-30 2020-11-10 株式会社半导体能源研究所 发光装置的制造方法、发光装置、模块及电子设备
JP6367167B2 (ja) 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
WO2017064587A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN108701701A (zh) * 2016-02-29 2018-10-23 夏普株式会社 光电转换装置
US10741696B2 (en) 2016-09-27 2020-08-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP7343391B2 (ja) * 2017-05-26 2023-09-12 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 成膜装置及び成膜方法
CN107482039B (zh) * 2017-08-03 2020-07-24 京东方科技集团股份有限公司 一种柔性触控母板及制备方法、柔性触控基板、触控面板
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
KR102565148B1 (ko) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR20200057142A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2022147359A (ja) * 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法

Family Cites Families (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5336626A (en) * 1992-03-18 1994-08-09 Samsung Electronics Co., Ltd. Method of manufacturing a MESFET with an epitaxial void
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2950408B2 (ja) * 1996-07-11 1999-09-20 日本電気株式会社 半導体装置およびその製造方法
US6495900B1 (en) * 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure
JPH11233510A (ja) * 1998-02-16 1999-08-27 Tonen Corp 裾引き形状を有するＳｉＯ２系被膜の形成方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3362675B2 (ja) * 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3926083B2 (ja) * 2000-03-07 2007-06-06 三菱電機株式会社 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
JP2002075987A (ja) * 2000-08-25 2002-03-15 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110791A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100623328B1 (ko) * 2002-07-05 2006-09-11 매그나칩 반도체 유한회사 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6849546B1 (en) * 2003-11-04 2005-02-01 Taiwan Semiconductor Manufacturing Co. Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4115441B2 (ja) 2004-10-29 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100669804B1 (ko) * 2004-12-06 2007-01-16 삼성에스디아이 주식회사 에어갭을 구비한 박막 트랜지스터 및 그의 제조방법
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060128166A1 (en) 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
JP2007027664A (ja) * 2005-07-21 2007-02-01 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5057981B2 (ja) * 2005-09-05 2012-10-24 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI325077B (en) 2005-12-29 2010-05-21 Au Optronics Corp A liquid crystal display device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
KR100909537B1 (ko) * 2007-09-07 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5515281B2 (ja) 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2010191283A (ja) * 2009-02-19 2010-09-02 Sharp Corp アクティブ素子基板の製造方法、アクティブ素子基板、アクティブ型表示装置
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5478963B2 (ja) 2009-07-09 2014-04-23 富士フイルム株式会社 電子素子及び電子素子の製造方法
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI626731B (zh) 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101943293B1 (ko) 2009-10-16 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011058867A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
KR101802406B1 (ko) * 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5471564B2 (ja) * 2010-02-17 2014-04-16 カシオ計算機株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20110101771A (ko) * 2010-03-09 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시장치
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8854583B2 (en) 2010-04-12 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
TWI508294B (zh) * 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
WO2012032749A1 (ja) 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8792260B2 (en) 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
KR20120063809A (ko) 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5081324B2 (ja) 2012-01-25 2012-11-28 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
JP6128906B2 (ja) * 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9312220B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20230044086A1 (en) 2023-02-09
US20180158956A1 (en) 2018-06-07
TWI695511B (zh) 2020-06-01
KR20230003262A (ko) 2023-01-05
TWI695510B (zh) 2020-06-01
KR102078213B1 (ko) 2020-02-17
JP6006892B2 (ja) 2016-10-12
US9184297B2 (en) 2015-11-10
US20160013324A1 (en) 2016-01-14
US10693010B2 (en) 2020-06-23
US9780219B2 (en) 2017-10-03
US9905696B2 (en) 2018-02-27
US20210057582A1 (en) 2021-02-25
KR102343715B1 (ko) 2021-12-27
US20190273163A1 (en) 2019-09-05
TWI746074B (zh) 2021-11-11
TW202005096A (zh) 2020-01-16
JP2021077912A (ja) 2021-05-20
TW202107714A (zh) 2021-02-16
KR102475812B1 (ko) 2022-12-09
TW201409708A (zh) 2014-03-01
JP2016106409A (ja) 2016-06-16
TWI717774B (zh) 2021-02-01
US20140021467A1 (en) 2014-01-23
KR20210158869A (ko) 2021-12-31
JP2017098558A (ja) 2017-06-01
US20170062623A1 (en) 2017-03-02
US10347768B2 (en) 2019-07-09
TW202211482A (zh) 2022-03-16
TWI821712B (zh) 2023-11-11
JP6066850B2 (ja) 2017-01-25
US11515426B2 (en) 2022-11-29
KR20150034251A (ko) 2015-04-02
JP2018050078A (ja) 2018-03-29
TWI570927B (zh) 2017-02-11
US9548393B2 (en) 2017-01-17
JP2019140408A (ja) 2019-08-22
TW201804621A (zh) 2018-02-01
JP6262838B2 (ja) 2018-01-17
WO2014013959A1 (en) 2014-01-23
US11935959B2 (en) 2024-03-19
JP6525423B2 (ja) 2019-06-05
TW201907569A (zh) 2019-02-16
KR102262323B1 (ko) 2021-06-08
US20170179298A1 (en) 2017-06-22
KR20210068625A (ko) 2021-06-09
KR20200018725A (ko) 2020-02-19
KR20200096318A (ko) 2020-08-11
KR102141977B1 (ko) 2020-08-06
JP2014039019A (ja) 2014-02-27
TWI603479B (zh) 2017-10-21
TW201709532A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
JP6525423B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240314