JPH11233510A - 裾引き形状を有するＳｉＯ２系被膜の形成方法 - Google Patents
裾引き形状を有するＳｉＯ２系被膜の形成方法Info
- Publication number
- JPH11233510A JPH11233510A JP10033191A JP3319198A JPH11233510A JP H11233510 A JPH11233510 A JP H11233510A JP 10033191 A JP10033191 A JP 10033191A JP 3319198 A JP3319198 A JP 3319198A JP H11233510 A JPH11233510 A JP H11233510A
- Authority
- JP
- Japan
- Prior art keywords
- polysilazane
- film
- coating
- side wall
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P40/00—Technologies relating to the processing of minerals
- Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
- Y02P40/57—Improving the yield, e-g- reduction of reject rates
Abstract
(57)【要約】
【課題】 電子デバイスにおける絶縁膜の絶縁耐圧の劣
化や配線の断線などを防止すると共にデバイス製造コス
ト削減に寄与する簡便な方法を提供すること。 【解決手段】 段差を有する基板にポリシラザン濃度
０．１〜３０重量％のポリシラザン溶液を塗布すること
により前記段差をその上下にわたり被覆する塗膜を形成
し、次いで前記塗膜を焼成することを特徴とする、前記
段差に対応する部分が傾斜のなだらかな裾引き形状を有
するＳｉＯ2 系被膜の形成方法。
化や配線の断線などを防止すると共にデバイス製造コス
ト削減に寄与する簡便な方法を提供すること。 【解決手段】 段差を有する基板にポリシラザン濃度
０．１〜３０重量％のポリシラザン溶液を塗布すること
により前記段差をその上下にわたり被覆する塗膜を形成
し、次いで前記塗膜を焼成することを特徴とする、前記
段差に対応する部分が傾斜のなだらかな裾引き形状を有
するＳｉＯ2 系被膜の形成方法。
Description
【０００１】
【発明の属する技術分野】本発明はＳｉＯ2 系被膜の形
成方法に関する。より詳細には、本発明は、薄膜トラン
ジスタなどの電子デバイスにおける各種電極配線パター
ンによる段差に対応する部分が傾斜のなだらかな裾引き
形状を有するＳｉＯ2 系被膜を形成する方法に関する。
成方法に関する。より詳細には、本発明は、薄膜トラン
ジスタなどの電子デバイスにおける各種電極配線パター
ンによる段差に対応する部分が傾斜のなだらかな裾引き
形状を有するＳｉＯ2 系被膜を形成する方法に関する。
【０００２】
【従来の技術】一般的な薄膜トランジスタ（ＴＦＴ）な
どの電子デバイスとして図１に示した構造を有するもの
がある。すなわち、ガラス基板１の上のデバイス形成領
域の一部にゲート電極２が形成されており、該ゲート電
極２の上にはデバイス形成領域全体を被覆するゲート絶
縁膜３が形成されており、該ゲート電極２に対応するデ
バイス形成領域内におけるゲート絶縁膜３の上にはアモ
ルファスシリコンなどからなる半導体層（ｉ＋ａ−Ｓ
ｉ）４が形成されており、該半導体層４の上面の両側に
は不純物がドープされたシリコン膜（ｎ＋ａ−Ｓｉ）５
を介してソース・ドレイン電極６が形成されており、そ
して該ソース・ドレイン電極６及び半導体層４を包含す
るシリコン膜５の全上面には保護膜７が形成されてい
る。
どの電子デバイスとして図１に示した構造を有するもの
がある。すなわち、ガラス基板１の上のデバイス形成領
域の一部にゲート電極２が形成されており、該ゲート電
極２の上にはデバイス形成領域全体を被覆するゲート絶
縁膜３が形成されており、該ゲート電極２に対応するデ
バイス形成領域内におけるゲート絶縁膜３の上にはアモ
ルファスシリコンなどからなる半導体層（ｉ＋ａ−Ｓ
ｉ）４が形成されており、該半導体層４の上面の両側に
は不純物がドープされたシリコン膜（ｎ＋ａ−Ｓｉ）５
を介してソース・ドレイン電極６が形成されており、そ
して該ソース・ドレイン電極６及び半導体層４を包含す
るシリコン膜５の全上面には保護膜７が形成されてい
る。
【０００３】上記デバイスにおけるゲート絶縁膜３や保
護膜７の形成に際しては、ゾル−ゲル法などの高温を必
要とする塗布方式による形成方法が耐熱性の問題から適
用できないため、化学気相成長法（ＣＶＤ法）を採用す
ることが一般的となっている。すなわち、ゲート絶縁膜
３の形成は、ガラス基板１の上のデバイス形成領域の一
部に形成されたゲート電極２の上に該デバイス形成領域
全体を被覆するように、また保護膜７の形成は、ソース
・ドレイン電極６及び半導体層４を包含するシリコン膜
５の全上面を被覆するように、それぞれＣＶＤ法により
行われる。
護膜７の形成に際しては、ゾル−ゲル法などの高温を必
要とする塗布方式による形成方法が耐熱性の問題から適
用できないため、化学気相成長法（ＣＶＤ法）を採用す
ることが一般的となっている。すなわち、ゲート絶縁膜
３の形成は、ガラス基板１の上のデバイス形成領域の一
部に形成されたゲート電極２の上に該デバイス形成領域
全体を被覆するように、また保護膜７の形成は、ソース
・ドレイン電極６及び半導体層４を包含するシリコン膜
５の全上面を被覆するように、それぞれＣＶＤ法により
行われる。
【０００４】このようにＣＶＤ法で形成されたゲート絶
縁膜３や保護膜７は、それぞれ下部のゲート電極２やソ
ース・ドレイン電極６に対応する部分が上方に突出又は
下方に陥没し、段差を形成する。ゲート絶縁膜３のこの
ような段差は、該段差の側壁部３ａにおける被覆性（ス
テップカバレージ）を悪化させるため、ゲート絶縁膜３
の上層となる半導体層４、ソース・ドレイン電極６の側
壁部３ａに対応する部分の膜厚が薄くなり、該部分にお
いてクラックやボイドが生じやすく、これら上層配線の
断線や絶縁膜の絶縁耐圧の劣化、メタルのマイグレーシ
ョン、等を引き起こす原因となる。
縁膜３や保護膜７は、それぞれ下部のゲート電極２やソ
ース・ドレイン電極６に対応する部分が上方に突出又は
下方に陥没し、段差を形成する。ゲート絶縁膜３のこの
ような段差は、該段差の側壁部３ａにおける被覆性（ス
テップカバレージ）を悪化させるため、ゲート絶縁膜３
の上層となる半導体層４、ソース・ドレイン電極６の側
壁部３ａに対応する部分の膜厚が薄くなり、該部分にお
いてクラックやボイドが生じやすく、これら上層配線の
断線や絶縁膜の絶縁耐圧の劣化、メタルのマイグレーシ
ョン、等を引き起こす原因となる。
【０００５】このような配線段差による絶縁膜の絶縁耐
圧の劣化や上層配線の断線という問題は、より深刻化し
ている。すなわち、昨今、このような電子デバイスに対
する短チャネル化、配線抵抗の低抵抗化、等の要求から
ゲート電極やゲート線が細く、厚くなる傾向にあり、そ
れに伴い電極、配線の段差が大きくなって段差側壁に対
応する絶縁膜等の突出端部が一層急峻となるため、上記
問題がさらに起こりやすくなるからである。
圧の劣化や上層配線の断線という問題は、より深刻化し
ている。すなわち、昨今、このような電子デバイスに対
する短チャネル化、配線抵抗の低抵抗化、等の要求から
ゲート電極やゲート線が細く、厚くなる傾向にあり、そ
れに伴い電極、配線の段差が大きくなって段差側壁に対
応する絶縁膜等の突出端部が一層急峻となるため、上記
問題がさらに起こりやすくなるからである。
【０００６】かかる問題を解決する方法として、配線段
差による絶縁膜の突出部を排除して段差を平坦化する方
法があり、例えば、特開平７−１０６５８４号公報に、
ゲート絶縁体層を形成する前に、ゲート電極パターンを
施した際のレジストを残したまま珪フッ化水素酸をＳｉ
Ｏ2 で過飽和状態にした溶液に浸漬させることによりゲ
ート電極の厚み分の絶縁体層を形成させる方法が記載さ
れている。また、段差を平坦化する別法として、A. Sai
toh ら、Proc. Electrochem. Soc. (1997), 96-23 (Thi
n Film Transfer Technologies), pp. 123-128に、ＣＶ
Ｄ膜の成膜後、等方性プラズマエッチング法を利用する
方法が記載されている。
差による絶縁膜の突出部を排除して段差を平坦化する方
法があり、例えば、特開平７−１０６５８４号公報に、
ゲート絶縁体層を形成する前に、ゲート電極パターンを
施した際のレジストを残したまま珪フッ化水素酸をＳｉ
Ｏ2 で過飽和状態にした溶液に浸漬させることによりゲ
ート電極の厚み分の絶縁体層を形成させる方法が記載さ
れている。また、段差を平坦化する別法として、A. Sai
toh ら、Proc. Electrochem. Soc. (1997), 96-23 (Thi
n Film Transfer Technologies), pp. 123-128に、ＣＶ
Ｄ膜の成膜後、等方性プラズマエッチング法を利用する
方法が記載されている。
【０００７】さらに、上記問題を解決する別の方法とし
て、配線段差による絶縁膜の突出部の端部をなだらかに
傾斜させることによりステップカバレッジを向上させる
方法があり、例えば、特開平８−２２７８９１号公報
に、ゲート絶縁膜のエッチレートを変化させ、さらにフ
ォトレジストを使用してエッチングすることによりゲー
ト絶縁膜の突出端部を低テーパ化する方法が記載されて
いる。
て、配線段差による絶縁膜の突出部の端部をなだらかに
傾斜させることによりステップカバレッジを向上させる
方法があり、例えば、特開平８−２２７８９１号公報
に、ゲート絶縁膜のエッチレートを変化させ、さらにフ
ォトレジストを使用してエッチングすることによりゲー
ト絶縁膜の突出端部を低テーパ化する方法が記載されて
いる。
【０００８】
【発明が解決しようとする課題】上記文献に記載されて
いる方法は、絶縁膜の平坦化や低テーパ化のために特殊
な装置や複雑な制御、工程の追加を必要とするので、電
子デバイスの製造コストを相当に増大させるものと考え
られる。
いる方法は、絶縁膜の平坦化や低テーパ化のために特殊
な装置や複雑な制御、工程の追加を必要とするので、電
子デバイスの製造コストを相当に増大させるものと考え
られる。
【０００９】従って、本発明の目的は、配線段差側壁に
絶縁膜を設けることによって低テーパ化し、段差端部に
おけるステップカバレージを向上させ、よって電子デバ
イスにおける絶縁膜の絶縁耐圧の劣化や配線の断線など
を防止すると共にデバイスの製造コスト削減に寄与する
簡便な方法を提供することにある。
絶縁膜を設けることによって低テーパ化し、段差端部に
おけるステップカバレージを向上させ、よって電子デバ
イスにおける絶縁膜の絶縁耐圧の劣化や配線の断線など
を防止すると共にデバイスの製造コスト削減に寄与する
簡便な方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく鋭意検討を重ねた結果、配線段差の側壁部
に、ポリシラザン溶液の表面張力を利用して該側壁部の
傾斜よりもなだらかな傾斜を有する絶縁膜を付与するこ
とにより、段差端部におけるステップカバレージが向上
することを見い出した。すなわち、本発明によると、上
記の目的は、 （１）段差を有する基板にポリシラザン濃度０．１〜３
０重量％のポリシラザン溶液を塗布することにより前記
段差をその上下にわたり被覆する塗膜を形成し、次いで
前記塗膜を焼成することを特徴とする、前記段差に対応
する部分が傾斜のなだらかな裾引き形状を有するＳｉＯ
2 系被膜の形成方法によって達成される。
を達成すべく鋭意検討を重ねた結果、配線段差の側壁部
に、ポリシラザン溶液の表面張力を利用して該側壁部の
傾斜よりもなだらかな傾斜を有する絶縁膜を付与するこ
とにより、段差端部におけるステップカバレージが向上
することを見い出した。すなわち、本発明によると、上
記の目的は、 （１）段差を有する基板にポリシラザン濃度０．１〜３
０重量％のポリシラザン溶液を塗布することにより前記
段差をその上下にわたり被覆する塗膜を形成し、次いで
前記塗膜を焼成することを特徴とする、前記段差に対応
する部分が傾斜のなだらかな裾引き形状を有するＳｉＯ
2 系被膜の形成方法によって達成される。
【００１１】以下、本発明の好ましい実施態様を列挙す
る。 （２）前記段差が前記基板上に設けられた導電体パター
ンの厚みによるものであることを特徴とする、（１）項
に記載の方法。 （３）前記導電体パターンの厚みが０．０５〜１０μｍ
の範囲にあることを特徴とする、（２）項に記載の方
法。 （４）前記導電体パターンの厚みが０．１〜１．０μｍ
の範囲にあることを特徴とする、（２）項に記載の方
法。 （５）前記段差の前記基板に対する傾斜角が１０°以上
であることを特徴とする、（１）項に記載の方法。 （６）前記乾燥塗膜の厚みが０．０１〜４μｍの範囲に
あることを特徴とする、（１）項に記載の方法。
る。 （２）前記段差が前記基板上に設けられた導電体パター
ンの厚みによるものであることを特徴とする、（１）項
に記載の方法。 （３）前記導電体パターンの厚みが０．０５〜１０μｍ
の範囲にあることを特徴とする、（２）項に記載の方
法。 （４）前記導電体パターンの厚みが０．１〜１．０μｍ
の範囲にあることを特徴とする、（２）項に記載の方
法。 （５）前記段差の前記基板に対する傾斜角が１０°以上
であることを特徴とする、（１）項に記載の方法。 （６）前記乾燥塗膜の厚みが０．０１〜４μｍの範囲に
あることを特徴とする、（１）項に記載の方法。
【００１２】（７）前記ポリシラザン溶液のポリシラザ
ン濃度が０．１〜２０重量％の範囲にあることを特徴と
する、（１）項に記載の方法。 （８）前記ポリシラザン溶液のポリシラザン濃度が５〜
３０重量％の範囲にあることを特徴とする、（１）項に
記載の方法。 （９）前記焼成を室温〜５００℃の温度で行うことを特
徴とする、（１）項に記載の方法。 （１０）前記ポリシラザンがポリシラザン変性物であ
る、（１）〜（９）項のいずれか一項に記載の方法。 （１１）前記ポリシラザンが、下記一般式（Ｉ）:
ン濃度が０．１〜２０重量％の範囲にあることを特徴と
する、（１）項に記載の方法。 （８）前記ポリシラザン溶液のポリシラザン濃度が５〜
３０重量％の範囲にあることを特徴とする、（１）項に
記載の方法。 （９）前記焼成を室温〜５００℃の温度で行うことを特
徴とする、（１）項に記載の方法。 （１０）前記ポリシラザンがポリシラザン変性物であ
る、（１）〜（９）項のいずれか一項に記載の方法。 （１１）前記ポリシラザンが、下記一般式（Ｉ）:
【００１３】
【化１】
【００１４】（上式中、Ｒ1 、Ｒ2 及びＲ3 は、それぞ
れ独立に水素原子、アルキル基、アルケニル基、シクロ
アルキル基、アリール基、またはこれらの基以外でケイ
素に直結する基が炭素である基、アルキルシリル基、ア
ルキルアミノ基、アルコキシ基を表わすが、但し、
Ｒ1 、Ｒ2 及びＲ3 の少なくとも１つは水素原子であ
る）で表わされる構造単位からなる主骨格を有する数平
均分子量１００〜５万のポリシラザン又はその変性物で
あることを特徴とする、（１）〜（９）項のいずれか一
項に記載の方法。 （１２）前記変性物が、前記一般式（Ｉ）で表されるポ
リシラザンと、ニッケル、チタン、白金、ロジウム、コ
バルト、鉄、ルテニウム、オスミウム、パラジウム、イ
リジウム、アルミニウムの群から選択される少なくとも
１種の金属を含む金属カルボン酸塩を反応させて得られ
る、金属カルボン酸塩／ポリシラザン重量比が０．００
０００１〜２の範囲内かつ数平均分子量が約２００〜５
０万の金属カルボン酸塩付加ポリシラザンであることを
特徴とする、（１０）又は（１１）項に記載の方法。
れ独立に水素原子、アルキル基、アルケニル基、シクロ
アルキル基、アリール基、またはこれらの基以外でケイ
素に直結する基が炭素である基、アルキルシリル基、ア
ルキルアミノ基、アルコキシ基を表わすが、但し、
Ｒ1 、Ｒ2 及びＲ3 の少なくとも１つは水素原子であ
る）で表わされる構造単位からなる主骨格を有する数平
均分子量１００〜５万のポリシラザン又はその変性物で
あることを特徴とする、（１）〜（９）項のいずれか一
項に記載の方法。 （１２）前記変性物が、前記一般式（Ｉ）で表されるポ
リシラザンと、ニッケル、チタン、白金、ロジウム、コ
バルト、鉄、ルテニウム、オスミウム、パラジウム、イ
リジウム、アルミニウムの群から選択される少なくとも
１種の金属を含む金属カルボン酸塩を反応させて得られ
る、金属カルボン酸塩／ポリシラザン重量比が０．００
０００１〜２の範囲内かつ数平均分子量が約２００〜５
０万の金属カルボン酸塩付加ポリシラザンであることを
特徴とする、（１０）又は（１１）項に記載の方法。
【００１５】（１３）前記変性物が、前記一般式（Ｉ）
で表されるポリシラザンと、金属としてニッケル、白
金、パラジウム又はアルミニウムを含むアセチルアセト
ナト錯体を反応させて得られる、アセチルアセトナト錯
体／ポリシラザン重量比が０．０００００１〜２の範囲
内かつ数平均分子量が約２００〜５０万のアセチルアセ
トナト錯体付加ポリシラザンであることを特徴とする、
（１０）又は（１１）項に記載の方法。 （１４）前記金属が白金である、（１２）又は（１３）
項に記載の方法。 （１５）前記変性物がアミン化合物付加物である、（１
０）又は（１１）項に記載の方法。 （１６）前記変性物が酸化合物付加物である、（１０）
又は（１１）項に記載の方法。
で表されるポリシラザンと、金属としてニッケル、白
金、パラジウム又はアルミニウムを含むアセチルアセト
ナト錯体を反応させて得られる、アセチルアセトナト錯
体／ポリシラザン重量比が０．０００００１〜２の範囲
内かつ数平均分子量が約２００〜５０万のアセチルアセ
トナト錯体付加ポリシラザンであることを特徴とする、
（１０）又は（１１）項に記載の方法。 （１４）前記金属が白金である、（１２）又は（１３）
項に記載の方法。 （１５）前記変性物がアミン化合物付加物である、（１
０）又は（１１）項に記載の方法。 （１６）前記変性物が酸化合物付加物である、（１０）
又は（１１）項に記載の方法。
【００１６】（１７）ガラス基板と、前記ガラス基板の
上のデバイス形成領域の一部に形成されたゲート電極
と、前記ゲート電極の上にデバイス形成領域全体を被覆
するように形成されたゲート絶縁膜と、前記ゲート電極
に対応するデバイス形成領域内における前記ゲート絶縁
膜の上に形成された半導体層と、前記半導体層の上面の
両側に、不純物がドープされたシリコン膜を介して形成
されたソース・ドレイン電極と、前記ソース・ドレイン
電極及び前記半導体層を包含するシリコン膜の全上面に
形成された保護膜とを含んで成る液晶表示装置用ＴＦＴ
基板において、前記ゲート電極と前記ゲート絶縁膜との
間に、前記ゲート電極の側壁部に対応する部分が前記側
壁部の傾斜よりもなだらかな裾引き形状を有するＳｉＯ
2 系被膜を含むことを特徴とする液晶表示装置用ＴＦＴ
基板。 （１８）前記ゲート電極の厚みが０．０５〜１０μｍの
範囲にあることを特徴とする、（１７）項に記載の液晶
表示装置用ＴＦＴ基板。 （１９）前記ゲート電極の前記ガラス基板に対する傾斜
角が１０°以上であることを特徴とする、（１７）項に
記載の液晶表示装置用ＴＦＴ基板。 （２０）前記ＳｉＯ2 系被膜の厚みが０．０１〜４μｍ
の範囲にあることを特徴とする、（１７）項に記載の液
晶表示装置用ＴＦＴ基板。
上のデバイス形成領域の一部に形成されたゲート電極
と、前記ゲート電極の上にデバイス形成領域全体を被覆
するように形成されたゲート絶縁膜と、前記ゲート電極
に対応するデバイス形成領域内における前記ゲート絶縁
膜の上に形成された半導体層と、前記半導体層の上面の
両側に、不純物がドープされたシリコン膜を介して形成
されたソース・ドレイン電極と、前記ソース・ドレイン
電極及び前記半導体層を包含するシリコン膜の全上面に
形成された保護膜とを含んで成る液晶表示装置用ＴＦＴ
基板において、前記ゲート電極と前記ゲート絶縁膜との
間に、前記ゲート電極の側壁部に対応する部分が前記側
壁部の傾斜よりもなだらかな裾引き形状を有するＳｉＯ
2 系被膜を含むことを特徴とする液晶表示装置用ＴＦＴ
基板。 （１８）前記ゲート電極の厚みが０．０５〜１０μｍの
範囲にあることを特徴とする、（１７）項に記載の液晶
表示装置用ＴＦＴ基板。 （１９）前記ゲート電極の前記ガラス基板に対する傾斜
角が１０°以上であることを特徴とする、（１７）項に
記載の液晶表示装置用ＴＦＴ基板。 （２０）前記ＳｉＯ2 系被膜の厚みが０．０１〜４μｍ
の範囲にあることを特徴とする、（１７）項に記載の液
晶表示装置用ＴＦＴ基板。
【００１７】本発明によれば、適当な濃度のポリシラザ
ン溶液を単に塗布するだけで、配線段差に対応する部分
にポリシラザン溶液の表面張力によって該側壁部の傾斜
よりもなだらかな傾斜を有する裾引き形状を有するポリ
シラザン塗膜が形成され、その後該塗膜を焼成すること
により同様に裾引き形状を有するＳｉＯ2 系被膜が得ら
れる。この段差に対応する部分における裾引き形状によ
ってＳｉＯ2 系被膜の上層部のステップカバレージが向
上するため、電子デバイスにおける絶縁膜の絶縁耐圧の
劣化や配線の断線、上層に形成されたメタルの段差部分
におけるマイグレーションなどが防止される。また、メ
タル配線の側壁部だけでなく配線上部にもシリカ系被膜
が形成されることによって、後工程の熱処理によるヒロ
ック（突起）の生成が抑えられるという効果もある。さ
らに、本発明による作用効果は、単に適当な濃度のポリ
シラザン溶液をスピンコート法等の常用の塗布法で塗布
し、焼成するだけで得られるので、従来技術のように絶
縁膜の平坦化や低テーパ化のための特殊な装置や複雑な
制御、工程の追加を必要とせず、デバイスの歩留り向上
が期待でき、よって電子デバイスの製造コストが相当に
削減されると共に、基板の大型化への対応も容易であ
る。
ン溶液を単に塗布するだけで、配線段差に対応する部分
にポリシラザン溶液の表面張力によって該側壁部の傾斜
よりもなだらかな傾斜を有する裾引き形状を有するポリ
シラザン塗膜が形成され、その後該塗膜を焼成すること
により同様に裾引き形状を有するＳｉＯ2 系被膜が得ら
れる。この段差に対応する部分における裾引き形状によ
ってＳｉＯ2 系被膜の上層部のステップカバレージが向
上するため、電子デバイスにおける絶縁膜の絶縁耐圧の
劣化や配線の断線、上層に形成されたメタルの段差部分
におけるマイグレーションなどが防止される。また、メ
タル配線の側壁部だけでなく配線上部にもシリカ系被膜
が形成されることによって、後工程の熱処理によるヒロ
ック（突起）の生成が抑えられるという効果もある。さ
らに、本発明による作用効果は、単に適当な濃度のポリ
シラザン溶液をスピンコート法等の常用の塗布法で塗布
し、焼成するだけで得られるので、従来技術のように絶
縁膜の平坦化や低テーパ化のための特殊な装置や複雑な
制御、工程の追加を必要とせず、デバイスの歩留り向上
が期待でき、よって電子デバイスの製造コストが相当に
削減されると共に、基板の大型化への対応も容易であ
る。
【００１８】以下、本発明の方法を電子デバイスの一例
として具体的にＴＦＴ液晶基板の製造に適用した場合に
ついて図２及び図３を参照しながら説明する。図２に、
本発明の方法を用いて製造することができるＴＦＴ液晶
基板１０の模式断面図を示す。ＴＦＴ液晶基板１０は、
このような用途に一般に用いられるガラス基板１１を含
む。ガラス基板１１の上のデバイス形成領域に対応する
部分には、ゲート電極１２が形成されている。このゲー
ト電極１２のガラス基板１１に対する傾斜角は一般に１
０°以上である。ゲート電極１２を含むガラス基板１１
の全上面に、本発明の方法により、厚みがゲート電極１
２よりも薄く且つゲート電極１２の側壁部に対応する部
分が前記側壁部の傾斜よりもなだらかな裾引き形状を有
するＳｉＯ2 系被膜２０が形成されている。ＳｉＯ2 系
被膜２０の上に、窒化珪素（ＳｉＮ）などのゲート絶縁
膜１３が形成されている。ゲート絶縁膜１３の形成は、
プラズマＣＶＤにより行うことが一般的である。ゲート
電極１２に対応するデバイス形成領域内におけるゲート
絶縁膜１３の上には、アモルファスシリコンなどからな
る半導体層１４が形成されている。半導体層１４の上面
の両側には、不純物がドープされたシリコン膜１５を介
してソース・ドレイン電極１６が形成されている。半導
体層１４及びシリコン膜１５の形成についても、プラズ
マＣＶＤにより行うことが一般的である。ソース・ドレ
イン電極１６及び半導体層１４の上には、窒化珪素（Ｓ
ｉＮ）などの保護層１７が形成されている。該保護層１
７の形成は、ソース・ドレイン電極１６をマスクとして
シリコン膜１５及び半導体層１４の一部をエッチングし
た後、プラズマＣＶＤにより行われる。
として具体的にＴＦＴ液晶基板の製造に適用した場合に
ついて図２及び図３を参照しながら説明する。図２に、
本発明の方法を用いて製造することができるＴＦＴ液晶
基板１０の模式断面図を示す。ＴＦＴ液晶基板１０は、
このような用途に一般に用いられるガラス基板１１を含
む。ガラス基板１１の上のデバイス形成領域に対応する
部分には、ゲート電極１２が形成されている。このゲー
ト電極１２のガラス基板１１に対する傾斜角は一般に１
０°以上である。ゲート電極１２を含むガラス基板１１
の全上面に、本発明の方法により、厚みがゲート電極１
２よりも薄く且つゲート電極１２の側壁部に対応する部
分が前記側壁部の傾斜よりもなだらかな裾引き形状を有
するＳｉＯ2 系被膜２０が形成されている。ＳｉＯ2 系
被膜２０の上に、窒化珪素（ＳｉＮ）などのゲート絶縁
膜１３が形成されている。ゲート絶縁膜１３の形成は、
プラズマＣＶＤにより行うことが一般的である。ゲート
電極１２に対応するデバイス形成領域内におけるゲート
絶縁膜１３の上には、アモルファスシリコンなどからな
る半導体層１４が形成されている。半導体層１４の上面
の両側には、不純物がドープされたシリコン膜１５を介
してソース・ドレイン電極１６が形成されている。半導
体層１４及びシリコン膜１５の形成についても、プラズ
マＣＶＤにより行うことが一般的である。ソース・ドレ
イン電極１６及び半導体層１４の上には、窒化珪素（Ｓ
ｉＮ）などの保護層１７が形成されている。該保護層１
７の形成は、ソース・ドレイン電極１６をマスクとして
シリコン膜１５及び半導体層１４の一部をエッチングし
た後、プラズマＣＶＤにより行われる。
【００１９】図２に示したように、本発明の方法を適用
してゲート電極１２とゲート絶縁膜１３との間に、厚み
がゲート電極１２よりも薄く且つゲート電極１２の側壁
部に対応する部分が該側壁部の傾斜よりもなだらかな裾
引き形状を有するＳｉＯ2 系被膜２０を設けたことによ
り、その上層のゲート絶縁膜１３、半導体層１４、１
５、ソース・ドレイン電極１６のステップカバレージが
向上し、これら上層におけるゲート電極１２の段差部分
に対応する部分での絶縁耐圧の劣化又は配線の断線が防
止される。
してゲート電極１２とゲート絶縁膜１３との間に、厚み
がゲート電極１２よりも薄く且つゲート電極１２の側壁
部に対応する部分が該側壁部の傾斜よりもなだらかな裾
引き形状を有するＳｉＯ2 系被膜２０を設けたことによ
り、その上層のゲート絶縁膜１３、半導体層１４、１
５、ソース・ドレイン電極１６のステップカバレージが
向上し、これら上層におけるゲート電極１２の段差部分
に対応する部分での絶縁耐圧の劣化又は配線の断線が防
止される。
【００２０】図３に、本発明の方法を用いて製造するこ
とができる別のＴＦＴ液晶基板３０の模式断面図を示
す。ＴＦＴ液晶基板３０は、このような用途に一般に用
いられるガラス基板３１を含む。ガラス基板３１の上の
デバイス形成領域に対応する部分には、ゲート電極３２
が形成されている。ゲート電極３２を含むガラス基板３
１の全上面に、窒化珪素（ＳｉＮ）などのゲート絶縁膜
３３が形成されている。ゲート絶縁膜３３の形成は、プ
ラズマＣＶＤにより行うことが一般的である。ゲート電
極３２に対応するデバイス形成領域内におけるゲート絶
縁膜３３の上には、アモルファスシリコンなどからなる
半導体層３４が形成されている。半導体層３４の上面の
両側には、不純物がドープされたシリコン膜３５を介し
てソース・ドレイン電極３６が形成されている。半導体
層３４及びシリコン膜３５の形成についても、プラズマ
ＣＶＤにより行うことが一般的である。ソース・ドレイ
ン電極３６及び半導体層３４の上には、本発明の方法に
より、厚みがソース・ドレイン電極３６よりも薄く且つ
ソース・ドレイン電極３６の側壁部に対応する部分が前
記側壁部の傾斜よりもなだらかな裾引き形状を有するＳ
ｉＯ2 系被膜４０が形成されている。この側壁部の半導
体層３４に対する傾斜角は一般に１０°以上である。Ｓ
ｉＯ2 系被膜４０の上には、窒化珪素（ＳｉＮ）などの
保護層３７が形成されている。ＳｉＯ2 系被膜４０の形
成は、ソース・ドレイン電極３６をマスクとしてシリコ
ン膜３５及び半導体層３４の一部をエッチングした後に
行われる。
とができる別のＴＦＴ液晶基板３０の模式断面図を示
す。ＴＦＴ液晶基板３０は、このような用途に一般に用
いられるガラス基板３１を含む。ガラス基板３１の上の
デバイス形成領域に対応する部分には、ゲート電極３２
が形成されている。ゲート電極３２を含むガラス基板３
１の全上面に、窒化珪素（ＳｉＮ）などのゲート絶縁膜
３３が形成されている。ゲート絶縁膜３３の形成は、プ
ラズマＣＶＤにより行うことが一般的である。ゲート電
極３２に対応するデバイス形成領域内におけるゲート絶
縁膜３３の上には、アモルファスシリコンなどからなる
半導体層３４が形成されている。半導体層３４の上面の
両側には、不純物がドープされたシリコン膜３５を介し
てソース・ドレイン電極３６が形成されている。半導体
層３４及びシリコン膜３５の形成についても、プラズマ
ＣＶＤにより行うことが一般的である。ソース・ドレイ
ン電極３６及び半導体層３４の上には、本発明の方法に
より、厚みがソース・ドレイン電極３６よりも薄く且つ
ソース・ドレイン電極３６の側壁部に対応する部分が前
記側壁部の傾斜よりもなだらかな裾引き形状を有するＳ
ｉＯ2 系被膜４０が形成されている。この側壁部の半導
体層３４に対する傾斜角は一般に１０°以上である。Ｓ
ｉＯ2 系被膜４０の上には、窒化珪素（ＳｉＮ）などの
保護層３７が形成されている。ＳｉＯ2 系被膜４０の形
成は、ソース・ドレイン電極３６をマスクとしてシリコ
ン膜３５及び半導体層３４の一部をエッチングした後に
行われる。
【００２１】図３に示したように、本発明の方法を適用
してソース・ドレイン電極３６及び半導体層３４と保護
層３７との間に、厚みがソース・ドレイン電極３６より
も薄く且つソース・ドレイン電極３６の側壁部に対応す
る部分が該側壁部の傾斜よりもなだらかな裾引き形状を
有するＳｉＯ2 系被膜４０を設けたことにより、その上
層の保護層３７のステップカバレージが向上し、該保護
層３７の段差部分に対応する部分での絶縁耐圧の劣化が
防止される。
してソース・ドレイン電極３６及び半導体層３４と保護
層３７との間に、厚みがソース・ドレイン電極３６より
も薄く且つソース・ドレイン電極３６の側壁部に対応す
る部分が該側壁部の傾斜よりもなだらかな裾引き形状を
有するＳｉＯ2 系被膜４０を設けたことにより、その上
層の保護層３７のステップカバレージが向上し、該保護
層３７の段差部分に対応する部分での絶縁耐圧の劣化が
防止される。
【００２２】図２及び図３に示した本発明による特徴を
組み合わせて、ＴＦＴ液晶基板におけるゲート電極とゲ
ート絶縁膜との間並びにソース・ドレイン電極及び半導
体層と保護層との間の両方に、本発明による裾引き形状
を有するＳｉＯ2 系被膜を設けることも可能であり、こ
のような電子デバイスの信頼性の向上という観点からも
好ましい。
組み合わせて、ＴＦＴ液晶基板におけるゲート電極とゲ
ート絶縁膜との間並びにソース・ドレイン電極及び半導
体層と保護層との間の両方に、本発明による裾引き形状
を有するＳｉＯ2 系被膜を設けることも可能であり、こ
のような電子デバイスの信頼性の向上という観点からも
好ましい。
【００２３】また、本発明による裾引き形状を有するＳ
ｉＯ2 系被膜を、ゲート電極の上にゲート絶縁膜を設け
た後に該ゲート絶縁膜上に設けることも考えられる。す
なわち、ゲート絶縁膜の段差側壁部（図１、３ａ）に本
発明による裾引き形状を有するＳｉＯ2 系被膜を設ける
ことにより、ＳｉＯ2 系被膜の上層部のステップカバレ
ージが向上する。
ｉＯ2 系被膜を、ゲート電極の上にゲート絶縁膜を設け
た後に該ゲート絶縁膜上に設けることも考えられる。す
なわち、ゲート絶縁膜の段差側壁部（図１、３ａ）に本
発明による裾引き形状を有するＳｉＯ2 系被膜を設ける
ことにより、ＳｉＯ2 系被膜の上層部のステップカバレ
ージが向上する。
【００２４】図２及び図３に例示した態様では、ＳｉＯ
2 系被膜が段差、すなわちそれぞれゲート電極１２（図
２）及びソース・ドレイン電極３６（図３）よりも薄く
設けられているが、本発明によると、ＳｉＯ2 系被膜を
段差よりも厚く設けることもできる。すなわち、ゲート
電極１２を含むガラス基板１１の全上面に、厚みがゲー
ト電極１２よりも厚く且つゲート電極１２の段差に対応
する部分が段差側壁部の傾斜よりもなだらかな裾引き形
状を有するＳｉＯ2 系被膜を形成させること、及び／又
はソース・ドレイン電極３６及び半導体層３４の上に、
厚みがソース・ドレイン電極３６よりも厚く且つソース
・ドレイン電極３６の段差に対応する部分が段差側壁部
の傾斜よりもなだらかな裾引き形状を有するＳｉＯ2 系
被膜４０を形成させることも可能である（図示なし）。
これらの場合、図２におけるゲート絶縁膜１３を省略
し、代わりに裾引き形状を有するＳｉＯ2 系被膜がゲー
ト絶縁膜の機能を担うこと、或いは図３における保護層
３７を省略し、代わりに裾引き形状を有するＳｉＯ2 系
被膜が保護層の機能を担うことができる。
2 系被膜が段差、すなわちそれぞれゲート電極１２（図
２）及びソース・ドレイン電極３６（図３）よりも薄く
設けられているが、本発明によると、ＳｉＯ2 系被膜を
段差よりも厚く設けることもできる。すなわち、ゲート
電極１２を含むガラス基板１１の全上面に、厚みがゲー
ト電極１２よりも厚く且つゲート電極１２の段差に対応
する部分が段差側壁部の傾斜よりもなだらかな裾引き形
状を有するＳｉＯ2 系被膜を形成させること、及び／又
はソース・ドレイン電極３６及び半導体層３４の上に、
厚みがソース・ドレイン電極３６よりも厚く且つソース
・ドレイン電極３６の段差に対応する部分が段差側壁部
の傾斜よりもなだらかな裾引き形状を有するＳｉＯ2 系
被膜４０を形成させることも可能である（図示なし）。
これらの場合、図２におけるゲート絶縁膜１３を省略
し、代わりに裾引き形状を有するＳｉＯ2 系被膜がゲー
ト絶縁膜の機能を担うこと、或いは図３における保護層
３７を省略し、代わりに裾引き形状を有するＳｉＯ2 系
被膜が保護層の機能を担うことができる。
【００２５】本発明による方法では、段差を有する基板
にポリシラザン溶液を塗布するに際し、段差の側壁部に
対応する乾燥塗膜の部分の傾斜が該側壁部の傾斜よりも
なだらかになるように段差を被覆しなければならない。
例えば、ＴＦＴ液晶基板上の段差の高さは一般に０．１
〜１．０μｍの範囲にある。このような高さの段差部分
を含む基板全体に溶液を塗布する場合、塗布直後の溶液
は段差を平坦化している、或いは埋没させていることが
一般的である。この溶剤が除去される乾燥過程におい
て、ポリシラザン塗布溶液の表面張力により段差の側壁
部付近に塗布溶液が比較的多量にとどまることによっ
て、該側壁部の傾斜よりもなだらかな傾斜を有する裾引
き形状の乾燥ポリシラザン塗膜が得られる。この裾引き
形状が収束した部分での乾燥塗膜の厚みは、一般に０．
０１〜４μｍ、好ましくは０．０１〜０．５μｍの範囲
にある。
にポリシラザン溶液を塗布するに際し、段差の側壁部に
対応する乾燥塗膜の部分の傾斜が該側壁部の傾斜よりも
なだらかになるように段差を被覆しなければならない。
例えば、ＴＦＴ液晶基板上の段差の高さは一般に０．１
〜１．０μｍの範囲にある。このような高さの段差部分
を含む基板全体に溶液を塗布する場合、塗布直後の溶液
は段差を平坦化している、或いは埋没させていることが
一般的である。この溶剤が除去される乾燥過程におい
て、ポリシラザン塗布溶液の表面張力により段差の側壁
部付近に塗布溶液が比較的多量にとどまることによっ
て、該側壁部の傾斜よりもなだらかな傾斜を有する裾引
き形状の乾燥ポリシラザン塗膜が得られる。この裾引き
形状が収束した部分での乾燥塗膜の厚みは、一般に０．
０１〜４μｍ、好ましくは０．０１〜０．５μｍの範囲
にある。
【００２６】もちろん、本発明による方法は、ポリシラ
ザン溶液を塗布直後の厚さが段差の高さよりも薄くなる
ように塗布することを除外するものではなく、そのよう
に塗布した場合でも、その後ポリシラザン溶液の溶剤が
除去されることにより得られる焼成塗膜が、段差側壁部
に対応する部分において裾引き形状を示すものであれば
よい。
ザン溶液を塗布直後の厚さが段差の高さよりも薄くなる
ように塗布することを除外するものではなく、そのよう
に塗布した場合でも、その後ポリシラザン溶液の溶剤が
除去されることにより得られる焼成塗膜が、段差側壁部
に対応する部分において裾引き形状を示すものであれば
よい。
【００２７】本発明の方法では、上記の作用効果が得ら
れるように、すなわち、段差側壁部に対応する部分にお
いて乾燥塗膜が裾引き形状を示すように、ポリシラザン
溶液中のポリシラザン濃度を調整する。このポリシラザ
ン濃度の個別具体的に最適な濃度は、裾引き形状を付与
すべき段差の高さによって異なるが、一般には、段差が
高くなるほどポリシラザン濃度を高くするとよい。具体
的には、例えばＴＦＴ液晶基板上の段差の高さが０．１
〜１．０μｍの範囲にある場合、ＳｉＯ2 系被膜を段差
よりも薄く設ける場合のポリシラザン濃度は０．１〜２
０重量％、好ましくは０．５〜１０重量％、より好まし
くは１〜５重量％の範囲とすることができ、またＳｉＯ
2 系被膜を段差よりも厚く設ける場合のポリシラザン濃
度は５〜３０重量％、好ましくは７〜２５重量％、より
好ましくは１０〜２０重量％の範囲とすることができ
る。なお、ポリシラザン濃度が０．１重量％よりも低い
と、所望の裾引き形状を付与することができない。
れるように、すなわち、段差側壁部に対応する部分にお
いて乾燥塗膜が裾引き形状を示すように、ポリシラザン
溶液中のポリシラザン濃度を調整する。このポリシラザ
ン濃度の個別具体的に最適な濃度は、裾引き形状を付与
すべき段差の高さによって異なるが、一般には、段差が
高くなるほどポリシラザン濃度を高くするとよい。具体
的には、例えばＴＦＴ液晶基板上の段差の高さが０．１
〜１．０μｍの範囲にある場合、ＳｉＯ2 系被膜を段差
よりも薄く設ける場合のポリシラザン濃度は０．１〜２
０重量％、好ましくは０．５〜１０重量％、より好まし
くは１〜５重量％の範囲とすることができ、またＳｉＯ
2 系被膜を段差よりも厚く設ける場合のポリシラザン濃
度は５〜３０重量％、好ましくは７〜２５重量％、より
好ましくは１０〜２０重量％の範囲とすることができ
る。なお、ポリシラザン濃度が０．１重量％よりも低い
と、所望の裾引き形状を付与することができない。
【００２８】また、本発明の方法によるポリシラザン溶
液の塗布方法に特に制限はなく、例えば、スピンコーテ
ィング、ディップコーティング、ロール塗布、バー塗
布、ウェブ塗布（グラビア、キス、キスメイヤバー、ダ
イ、フレキソ、等）、刷毛塗り、スプレー塗布、流し塗
り等が挙げられるが、上記濃度のポリシラザン溶液の塗
布に適した塗布法を選択すればよい。好ましい塗布方法
はスピンコーティングである。
液の塗布方法に特に制限はなく、例えば、スピンコーテ
ィング、ディップコーティング、ロール塗布、バー塗
布、ウェブ塗布（グラビア、キス、キスメイヤバー、ダ
イ、フレキソ、等）、刷毛塗り、スプレー塗布、流し塗
り等が挙げられるが、上記濃度のポリシラザン溶液の塗
布に適した塗布法を選択すればよい。好ましい塗布方法
はスピンコーティングである。
【００２９】本発明の方法においては、塗布されたポリ
シラザン溶液の乾燥過程において、ポリシラザン塗布溶
液の表面張力により段差の側壁部付近に塗布溶液が比較
的多量にとどまることによって、該側壁部付近に裾引き
形状の乾燥ポリシラザン塗膜が得られる。従って、かか
る塗膜乾燥過程は、裾引き形状の乾燥塗膜が得られるよ
うなものでなければならない。
シラザン溶液の乾燥過程において、ポリシラザン塗布溶
液の表面張力により段差の側壁部付近に塗布溶液が比較
的多量にとどまることによって、該側壁部付近に裾引き
形状の乾燥ポリシラザン塗膜が得られる。従って、かか
る塗膜乾燥過程は、裾引き形状の乾燥塗膜が得られるよ
うなものでなければならない。
【００３０】しかしながら、本発明の方法は、塗膜乾燥
のために特別な工程を必要とするものではなく、一般に
はコーティング後に単に空気中に放置しておくだけで、
溶液の表面張力により自発的に裾引き形状の乾燥塗膜が
得られる。このように、本発明の方法は、溶液のもつ表
面張力を利用して裾引き形状を形成させるものであるた
め、この自然に形成される裾引き形状を過度に破壊する
ような乾燥方式、例えば、空気を吹き付ける方法、等が
適当ではないことは容易に理解されよう。なお、ポリシ
ラザン溶液の塗布方法としてスピンコーティングを採用
する場合には、溶液の展開と同時に溶剤が揮発し、本発
明による裾引き形状を有する乾燥塗膜が得られる。
のために特別な工程を必要とするものではなく、一般に
はコーティング後に単に空気中に放置しておくだけで、
溶液の表面張力により自発的に裾引き形状の乾燥塗膜が
得られる。このように、本発明の方法は、溶液のもつ表
面張力を利用して裾引き形状を形成させるものであるた
め、この自然に形成される裾引き形状を過度に破壊する
ような乾燥方式、例えば、空気を吹き付ける方法、等が
適当ではないことは容易に理解されよう。なお、ポリシ
ラザン溶液の塗布方法としてスピンコーティングを採用
する場合には、溶液の展開と同時に溶剤が揮発し、本発
明による裾引き形状を有する乾燥塗膜が得られる。
【００３１】本発明によると、上記のように塗布して得
られた裾引き形状を有する乾燥塗膜を焼成することによ
って、同様に裾引き形状を有するＳｉＯ2 系被膜に転化
させる。焼成温度は下層（例えば、ゲート電極、半導体
層）の耐熱温度以下で行われ、一般に室温〜５００℃、
好ましくは２５０℃〜３５０℃の範囲である。大気中又
は水蒸気雰囲気中での焼成により、ポリシラザン塗膜が
酸化されてＳｉ−Ｏ結合を主体とするＳｉＯ2 被膜へ転
化する。焼成時間は長い程良いが、一般には０．５〜
２．０時間、好ましくは１時間程度の焼成で十分であ
る。
られた裾引き形状を有する乾燥塗膜を焼成することによ
って、同様に裾引き形状を有するＳｉＯ2 系被膜に転化
させる。焼成温度は下層（例えば、ゲート電極、半導体
層）の耐熱温度以下で行われ、一般に室温〜５００℃、
好ましくは２５０℃〜３５０℃の範囲である。大気中又
は水蒸気雰囲気中での焼成により、ポリシラザン塗膜が
酸化されてＳｉ−Ｏ結合を主体とするＳｉＯ2 被膜へ転
化する。焼成時間は長い程良いが、一般には０．５〜
２．０時間、好ましくは１時間程度の焼成で十分であ
る。
【００３２】ポリオルガノシロキサザンの焼成に用いら
れる焼成装置としては、上記の製造条件を制御すること
ができるものであればいずれの装置でも使用することが
できる。例えば、マッフル炉、管状炉、等を使用すると
便利である。また、本発明をＴＦＴ基板に適用する場合
には焼成装置としてクリーンオーブンを使用することが
好ましい。なお、後述のポリシラザンの説明にもあるよ
うに、ポリシラザンの種類によっては、焼成の代わりに
又は焼成との併用で、各種の低温セラミックス化法によ
り、ポリシラザン塗膜をＳｉＯ2 被膜へ転化させること
ができる。このような低温セラミックス化法は、下層の
耐熱性が低い場合に特に有効である。
れる焼成装置としては、上記の製造条件を制御すること
ができるものであればいずれの装置でも使用することが
できる。例えば、マッフル炉、管状炉、等を使用すると
便利である。また、本発明をＴＦＴ基板に適用する場合
には焼成装置としてクリーンオーブンを使用することが
好ましい。なお、後述のポリシラザンの説明にもあるよ
うに、ポリシラザンの種類によっては、焼成の代わりに
又は焼成との併用で、各種の低温セラミックス化法によ
り、ポリシラザン塗膜をＳｉＯ2 被膜へ転化させること
ができる。このような低温セラミックス化法は、下層の
耐熱性が低い場合に特に有効である。
【００３３】本発明で用いるポリシラザンは、分子内に
少なくともＳｉ−Ｈ結合又はＮ−Ｈ結合を有するポリシ
ラザンであればよく、ポリシラザン単独は勿論のこと、
ポリシラザンと他のポリマーとの共重合体やポリシラザ
ンと他の化合物との混合物でも利用できる。用いるポリ
シラザンには、鎖状、環状又は架橋構造を有するもの、
あるいは分子内にこれら複数の構造を同時に有するもの
があり、これら単独でもあるいは混合物でも利用でき
る。
少なくともＳｉ−Ｈ結合又はＮ−Ｈ結合を有するポリシ
ラザンであればよく、ポリシラザン単独は勿論のこと、
ポリシラザンと他のポリマーとの共重合体やポリシラザ
ンと他の化合物との混合物でも利用できる。用いるポリ
シラザンには、鎖状、環状又は架橋構造を有するもの、
あるいは分子内にこれら複数の構造を同時に有するもの
があり、これら単独でもあるいは混合物でも利用でき
る。
【００３４】用いるポリシラザンの代表例としては下記
のようなものがあるが、これらに限定されるものではな
い。得られる膜の硬度や緻密性の点からはペルヒドロポ
リシラザンが好ましく、可撓性の点ではオルガノポリシ
ラザンが好ましい。これらポリシラザンの選択は、当業
者であれば用途に合わせて適宜行うことができる。上記
一般式（Ｉ）でＲ1 、Ｒ2 及びＲ3 に水素原子を有する
ものは、ペルヒドロポリシラザンであり、その製造法
は、例えば特公昭６３−１６３２５号公報、D. Seyfert
h らCommunication of Am. Cer. Soc., C-13, January
1983. に報告されている。これらの方法で得られるもの
は、種々の構造を有するポリマーの混合物であるが、基
本的には分子内に鎖状部分と環状部分を含み、
のようなものがあるが、これらに限定されるものではな
い。得られる膜の硬度や緻密性の点からはペルヒドロポ
リシラザンが好ましく、可撓性の点ではオルガノポリシ
ラザンが好ましい。これらポリシラザンの選択は、当業
者であれば用途に合わせて適宜行うことができる。上記
一般式（Ｉ）でＲ1 、Ｒ2 及びＲ3 に水素原子を有する
ものは、ペルヒドロポリシラザンであり、その製造法
は、例えば特公昭６３−１６３２５号公報、D. Seyfert
h らCommunication of Am. Cer. Soc., C-13, January
1983. に報告されている。これらの方法で得られるもの
は、種々の構造を有するポリマーの混合物であるが、基
本的には分子内に鎖状部分と環状部分を含み、
【００３５】
【化２】
【００３６】の化学式で表わすことができる。ペルヒド
ロポリシラザンの構造の一例を以下に示す。
ロポリシラザンの構造の一例を以下に示す。
【００３７】
【化３】
【００３８】一般式（Ｉ）でＲ1 及びＲ2 に水素原子、
Ｒ3 にメチル基を有するポリシラザンの製造方法は、D.
Seyferth らPolym. Prepr., Am. Chem. Soc., Div. Po
lym.Chem., 25, 10（1984）に報告されている。この方
法により得られるポリシラザンは、繰り返し単位が−
（ＳｉＨ2 ＮＣＨ3 ）−の鎖状ポリマーと環状ポリマー
であり、いずれも架橋構造をもたない。一般式（Ｉ）で
Ｒ1 及びＲ3 に水素原子、Ｒ2 に有機基を有するポリオ
ルガノ（ヒドロ）シラザンの製造法は、D. Seyferth ら
Polym. Prepr., Am. Chem. Soc., Div. Polym. Chem.,
25, 10（1984）、特開昭６１−８９２３０号公報、同６
２−１５６１３５号公報に報告されている。これらの方
法により得られるポリシラザンには、−（Ｒ2 ＳｉＨＮ
Ｈ）−を繰り返し単位として、主として重合度が３〜５
の環状構造を有するものや（Ｒ3 ＳｉＨＮＨ）X 〔（Ｒ
2 ＳｉＨ）1.5 Ｎ〕1-X （０．４＜ｘ＜１）の化学式で
示される分子内に鎖状構造と環状構造を同時に有するも
のがある。
Ｒ3 にメチル基を有するポリシラザンの製造方法は、D.
Seyferth らPolym. Prepr., Am. Chem. Soc., Div. Po
lym.Chem., 25, 10（1984）に報告されている。この方
法により得られるポリシラザンは、繰り返し単位が−
（ＳｉＨ2 ＮＣＨ3 ）−の鎖状ポリマーと環状ポリマー
であり、いずれも架橋構造をもたない。一般式（Ｉ）で
Ｒ1 及びＲ3 に水素原子、Ｒ2 に有機基を有するポリオ
ルガノ（ヒドロ）シラザンの製造法は、D. Seyferth ら
Polym. Prepr., Am. Chem. Soc., Div. Polym. Chem.,
25, 10（1984）、特開昭６１−８９２３０号公報、同６
２−１５６１３５号公報に報告されている。これらの方
法により得られるポリシラザンには、−（Ｒ2 ＳｉＨＮ
Ｈ）−を繰り返し単位として、主として重合度が３〜５
の環状構造を有するものや（Ｒ3 ＳｉＨＮＨ）X 〔（Ｒ
2 ＳｉＨ）1.5 Ｎ〕1-X （０．４＜ｘ＜１）の化学式で
示される分子内に鎖状構造と環状構造を同時に有するも
のがある。
【００３９】一般式（Ｉ）でＲ1 に水素原子、Ｒ2 及び
Ｒ3 に有機基を有するポリシラザン、またＲ1 及びＲ2
に有機基、Ｒ3 に水素原子を有するものは、−（Ｒ1 Ｒ
2 ＳｉＮＲ3 ）−を繰り返し単位として、主に重合度が
３〜５の環状構造を有している。用いるポリシラザン
は、上記一般式（Ｉ）で表わされる単位からなる主骨格
を有するが、一般式（Ｉ）で表わされる単位は、上記に
も明らかなように環状化することがあり、その場合には
その環状部分が末端基となり、このような環状化がされ
ない場合には、主骨格の末端はＲ1 、Ｒ2 、Ｒ3 と同様
の基又は水素であることができる。
Ｒ3 に有機基を有するポリシラザン、またＲ1 及びＲ2
に有機基、Ｒ3 に水素原子を有するものは、−（Ｒ1 Ｒ
2 ＳｉＮＲ3 ）−を繰り返し単位として、主に重合度が
３〜５の環状構造を有している。用いるポリシラザン
は、上記一般式（Ｉ）で表わされる単位からなる主骨格
を有するが、一般式（Ｉ）で表わされる単位は、上記に
も明らかなように環状化することがあり、その場合には
その環状部分が末端基となり、このような環状化がされ
ない場合には、主骨格の末端はＲ1 、Ｒ2 、Ｒ3 と同様
の基又は水素であることができる。
【００４０】ポリオルガノ（ヒドロ）シラザンの中に
は、D. Seyferth らCommunication ofAm. Cer. Soc., C
-132, July 1984. が報告されている様な分子内に架橋
構造を有するものもある。一例を下記に示す。
は、D. Seyferth らCommunication ofAm. Cer. Soc., C
-132, July 1984. が報告されている様な分子内に架橋
構造を有するものもある。一例を下記に示す。
【００４１】
【化４】
【００４２】また、特開昭４９−６９７１７号公報に報
告されている様なＲ1 ＳｉＸ3 （Ｘ：ハロゲン）のアン
モニア分解によって得られる架橋構造を有するポリシラ
ザン（Ｒ1 Ｓｉ（ＮＨ）X ）、あるいはＲ1 ＳｉＸ3 及
びＲ2 2ＳｉＸ2 の共アンモニア分解によって得られる下
記の構造を有するポリシラザンも出発材料として用いる
ことができる。
告されている様なＲ1 ＳｉＸ3 （Ｘ：ハロゲン）のアン
モニア分解によって得られる架橋構造を有するポリシラ
ザン（Ｒ1 Ｓｉ（ＮＨ）X ）、あるいはＲ1 ＳｉＸ3 及
びＲ2 2ＳｉＸ2 の共アンモニア分解によって得られる下
記の構造を有するポリシラザンも出発材料として用いる
ことができる。
【００４３】
【化５】
【００４４】また、ポリシラザン変性物として、例えば
下記の構造（式中、側鎖の金属原子であるＭは架橋をな
していてもよい）のように金属原子を含むポリメタロシ
ラザンも出発材料として用いることができる。
下記の構造（式中、側鎖の金属原子であるＭは架橋をな
していてもよい）のように金属原子を含むポリメタロシ
ラザンも出発材料として用いることができる。
【００４５】
【化６】
【００４６】その他、特開昭６２−１９５０２４号公報
に報告されているような繰り返し単位が〔（ＳｉＨ2 ）
n （ＮＨ）m 〕及び〔（ＳｉＨ2 ）r Ｏ〕（これら式
中、ｎ、ｍ、ｒはそれぞれ１、２又は３である）で表さ
れるポリシロキサザン、特開平２−８４４３７号公報に
報告されているようなポリシラザンにボロン化合物を反
応させて製造する耐熱性に優れたポリボロシラザン、特
開昭６３−８１１２２号、同６３−１９１８３２号、特
開平２−７７４２７号公報に報告されているようなポリ
シラザンとメタルアルコキシドとを反応させて製造する
ポリメタロシラザン、特開平１−１３８１０８号、同１
−１３８１０７号、同１−２０３４２９号、同１−２０
３４３０号、同４−６３８３３号、同３−３２０１６７
号公報に報告されているような分子量を増加させたり
（上記公報の前４者）、耐加水分解性を向上させた（後
２者）、無機シラザン高重合体や改質ポリシラザン、特
開平２−１７５７２６号、同５−８６２００号、同５−
３３１２９３号、同３−３１３２６号公報に報告されて
いるようなポリシラザンに有機成分を導入した厚膜化に
有利な共重合ポリシラザンなども同様に使用できる。
に報告されているような繰り返し単位が〔（ＳｉＨ2 ）
n （ＮＨ）m 〕及び〔（ＳｉＨ2 ）r Ｏ〕（これら式
中、ｎ、ｍ、ｒはそれぞれ１、２又は３である）で表さ
れるポリシロキサザン、特開平２−８４４３７号公報に
報告されているようなポリシラザンにボロン化合物を反
応させて製造する耐熱性に優れたポリボロシラザン、特
開昭６３−８１１２２号、同６３−１９１８３２号、特
開平２−７７４２７号公報に報告されているようなポリ
シラザンとメタルアルコキシドとを反応させて製造する
ポリメタロシラザン、特開平１−１３８１０８号、同１
−１３８１０７号、同１−２０３４２９号、同１−２０
３４３０号、同４−６３８３３号、同３−３２０１６７
号公報に報告されているような分子量を増加させたり
（上記公報の前４者）、耐加水分解性を向上させた（後
２者）、無機シラザン高重合体や改質ポリシラザン、特
開平２−１７５７２６号、同５−８６２００号、同５−
３３１２９３号、同３−３１３２６号公報に報告されて
いるようなポリシラザンに有機成分を導入した厚膜化に
有利な共重合ポリシラザンなども同様に使用できる。
【００４７】本発明では、さらに以下のような低温セラ
ミックス化ポリシラザンを使用することができる。例え
ば、本願出願人による特開平５−２３８８２７号公報に
記載されているケイ素アルコキシド付加ポリシラザンが
挙げられる。この変性ポリシラザンは、前記一般式
（Ｉ）で表されるポリシラザンと、下記一般式（II）： Ｓｉ（ＯＲ4 ）4 （II）（式中、Ｒ4 は、同一
でも異なっていてもよく、水素原子、炭素原子数１〜２
０個を有するアルキル基またはアリール基を表し、少な
くとも１個のＲ4 は上記アルキル基またはアリール基で
ある）で表されるケイ素アルコキシドを加熱反応させて
得られる、アルコキシド由来ケイ素／ポリシラザン由来
ケイ素原子比が０．００１〜３の範囲内かつ数平均分子
量が約２００〜５０万のケイ素アルコキシド付加ポリシ
ラザンである。上記Ｒ4 は、炭素原子数１〜１０個を有
するアルキル基がより好ましく、また炭素原子数１〜４
個を有するアルキル基が最も好ましい。また、アルコキ
シド由来ケイ素／ポリシラザン由来ケイ素原子比は０．
０５〜２．５の範囲内にあることが好ましい。ケイ素ア
ルコキシド付加ポリシラザンの調製及びその低温セラミ
ックス化法については、上記特開平５−２３８８２７号
公報を参照されたい。
ミックス化ポリシラザンを使用することができる。例え
ば、本願出願人による特開平５−２３８８２７号公報に
記載されているケイ素アルコキシド付加ポリシラザンが
挙げられる。この変性ポリシラザンは、前記一般式
（Ｉ）で表されるポリシラザンと、下記一般式（II）： Ｓｉ（ＯＲ4 ）4 （II）（式中、Ｒ4 は、同一
でも異なっていてもよく、水素原子、炭素原子数１〜２
０個を有するアルキル基またはアリール基を表し、少な
くとも１個のＲ4 は上記アルキル基またはアリール基で
ある）で表されるケイ素アルコキシドを加熱反応させて
得られる、アルコキシド由来ケイ素／ポリシラザン由来
ケイ素原子比が０．００１〜３の範囲内かつ数平均分子
量が約２００〜５０万のケイ素アルコキシド付加ポリシ
ラザンである。上記Ｒ4 は、炭素原子数１〜１０個を有
するアルキル基がより好ましく、また炭素原子数１〜４
個を有するアルキル基が最も好ましい。また、アルコキ
シド由来ケイ素／ポリシラザン由来ケイ素原子比は０．
０５〜２．５の範囲内にあることが好ましい。ケイ素ア
ルコキシド付加ポリシラザンの調製及びその低温セラミ
ックス化法については、上記特開平５−２３８８２７号
公報を参照されたい。
【００４８】低温セラミックス化ポリシラザンの別の例
として、本出願人による特開平６−１２２８５２号公報
に記載されているグリシドール付加ポリシラザンが挙げ
られる。この変性ポリシラザンは、前記一般式（Ｉ）で
表されるポリシラザンとグリシドールを反応させて得ら
れる、グリシドール／ポリシラザン重量比が０．００１
〜２の範囲内かつ数平均分子量が約２００〜５０万のグ
リシドール付加ポリシラザンである。グリシドール／ポ
リシラザン重量比は０．０１〜１であることが好まし
く、さらには０．０５〜０．５であることがより好まし
い。グリシドール付加ポリシラザンの調製及びその低温
セラミックス化法については、上記特開平６−１２２８
５２号公報を参照されたい。
として、本出願人による特開平６−１２２８５２号公報
に記載されているグリシドール付加ポリシラザンが挙げ
られる。この変性ポリシラザンは、前記一般式（Ｉ）で
表されるポリシラザンとグリシドールを反応させて得ら
れる、グリシドール／ポリシラザン重量比が０．００１
〜２の範囲内かつ数平均分子量が約２００〜５０万のグ
リシドール付加ポリシラザンである。グリシドール／ポ
リシラザン重量比は０．０１〜１であることが好まし
く、さらには０．０５〜０．５であることがより好まし
い。グリシドール付加ポリシラザンの調製及びその低温
セラミックス化法については、上記特開平６−１２２８
５２号公報を参照されたい。
【００４９】低温セラミックス化ポリシラザンの別の例
として、本願出願人による特開平６−２４０２０８号公
報に記載されているアルコール付加ポリシラザンが挙げ
られる。この変性ポリシラザンは、前記一般式（Ｉ）で
表されるポリシラザンとアルコールを反応させて得られ
る、アルコール／ポリシラザン重量比が０．００１〜２
の範囲内かつ数平均分子量が約１００〜５０万のアルコ
ール付加ポリシラザンである。上記アルコールは、沸点
１１０℃以上のアルコール、例えばブタノール、ヘキサ
ノール、オクタノール、ノナノール、メトキシエタノー
ル、エトキシエタノール、フルフリルアルコールである
ことが好ましい。また、アルコール／ポリシラザン重量
比は０．０１〜１であることが好ましく、さらには０．
０５〜０．５であることがより好ましい。アルコール付
加ポリシラザンの調製及びその低温セラミックス化法に
ついては、上記特開平６−２４０２０８号公報を参照さ
れたい。
として、本願出願人による特開平６−２４０２０８号公
報に記載されているアルコール付加ポリシラザンが挙げ
られる。この変性ポリシラザンは、前記一般式（Ｉ）で
表されるポリシラザンとアルコールを反応させて得られ
る、アルコール／ポリシラザン重量比が０．００１〜２
の範囲内かつ数平均分子量が約１００〜５０万のアルコ
ール付加ポリシラザンである。上記アルコールは、沸点
１１０℃以上のアルコール、例えばブタノール、ヘキサ
ノール、オクタノール、ノナノール、メトキシエタノー
ル、エトキシエタノール、フルフリルアルコールである
ことが好ましい。また、アルコール／ポリシラザン重量
比は０．０１〜１であることが好ましく、さらには０．
０５〜０．５であることがより好ましい。アルコール付
加ポリシラザンの調製及びその低温セラミックス化法に
ついては、上記特開平６−２４０２０８号公報を参照さ
れたい。
【００５０】低温セラミックス化ポリシラザンのまた別
の特に好適な例として、本願出願人による特開平６−２
９９１１８号公報に記載されている金属カルボン酸塩付
加ポリシラザンが挙げられる。この変性ポリシラザン
は、前記一般式（Ｉ）で表されるポリシラザンと、ニッ
ケル、チタン、白金、ロジウム、コバルト、鉄、ルテニ
ウム、オスミウム、パラジウム、イリジウム、アルミニ
ウムの群から選択される少なくとも１種の金属を含む金
属カルボン酸塩を反応させて得られる、金属カルボン酸
塩／ポリシラザン重量比が０．０００００１〜２の範囲
内かつ数平均分子量が約２００〜５０万の金属カルボン
酸塩付加ポリシラザンである。上記金属カルボン酸塩
は、式（ＲＣＯＯ）n Ｍ〔式中、Ｒは炭素原子数１〜２
２個の脂肪族基又は脂環式基であり、Ｍは上記金属群か
ら選択される少なくとも１種の金属を表し、そしてｎは
金属Ｍの原子価である〕で表される化合物である。この
Ｍがパラジウム（Ｐｄ）であることが特に好ましい。上
記金属カルボン酸塩は無水物であっても水和物であって
もよい。また、金属カルボン酸塩／ポリシラザン重量比
は好ましくは０．００１〜１、より好ましくは０．０１
〜０．５である。金属カルボン酸塩付加ポリシラザンの
調製及びその低温セラミックス化法については、上記特
開平６−２９９１１８号公報を参照されたい。
の特に好適な例として、本願出願人による特開平６−２
９９１１８号公報に記載されている金属カルボン酸塩付
加ポリシラザンが挙げられる。この変性ポリシラザン
は、前記一般式（Ｉ）で表されるポリシラザンと、ニッ
ケル、チタン、白金、ロジウム、コバルト、鉄、ルテニ
ウム、オスミウム、パラジウム、イリジウム、アルミニ
ウムの群から選択される少なくとも１種の金属を含む金
属カルボン酸塩を反応させて得られる、金属カルボン酸
塩／ポリシラザン重量比が０．０００００１〜２の範囲
内かつ数平均分子量が約２００〜５０万の金属カルボン
酸塩付加ポリシラザンである。上記金属カルボン酸塩
は、式（ＲＣＯＯ）n Ｍ〔式中、Ｒは炭素原子数１〜２
２個の脂肪族基又は脂環式基であり、Ｍは上記金属群か
ら選択される少なくとも１種の金属を表し、そしてｎは
金属Ｍの原子価である〕で表される化合物である。この
Ｍがパラジウム（Ｐｄ）であることが特に好ましい。上
記金属カルボン酸塩は無水物であっても水和物であって
もよい。また、金属カルボン酸塩／ポリシラザン重量比
は好ましくは０．００１〜１、より好ましくは０．０１
〜０．５である。金属カルボン酸塩付加ポリシラザンの
調製及びその低温セラミックス化法については、上記特
開平６−２９９１１８号公報を参照されたい。
【００５１】低温セラミックス化ポリシラザンのさらに
別の例として、本願出願人による特開平６−３０６３２
９号公報に記載されているアセチルアセトナト錯体付加
ポリシラザンが挙げられる。この変性ポリシラザンは、
前記一般式（Ｉ）で表されるポリシラザンと、金属とし
てニッケル、白金、パラジウム又はアルミニウムを含む
アセチルアセトナト錯体を反応させて得られる、アセチ
ルアセトナト錯体／ポリシラザン重量比が０．００００
０１〜２の範囲内かつ数平均分子量が約２００〜５０万
のアセチルアセトナト錯体付加ポリシラザンである。上
記の金属を含むアセチルアセトナト錯体は、アセチルア
セトン（２，４−ペンタジオン）から酸解離により生じ
た陰イオンａｃａｃ- が金属原子に配位した錯体であ
り、一般に式（ＣＨ3 ＣＯＣＨＣＯＣＨ3 ）n Ｍ〔式
中、Ｍはｎ価の金属を表す〕で表される。アセチルアセ
トナト錯体／ポリシラザン重量比は、好ましくは０．０
０１〜１、より好ましくは０．０１〜０．５である。ア
セチルアセトナト錯体付加ポリシラザンの調製及びその
低温セラミックス化法については、上記特開平６−３０
６３２９号公報を参照されたい。
別の例として、本願出願人による特開平６−３０６３２
９号公報に記載されているアセチルアセトナト錯体付加
ポリシラザンが挙げられる。この変性ポリシラザンは、
前記一般式（Ｉ）で表されるポリシラザンと、金属とし
てニッケル、白金、パラジウム又はアルミニウムを含む
アセチルアセトナト錯体を反応させて得られる、アセチ
ルアセトナト錯体／ポリシラザン重量比が０．００００
０１〜２の範囲内かつ数平均分子量が約２００〜５０万
のアセチルアセトナト錯体付加ポリシラザンである。上
記の金属を含むアセチルアセトナト錯体は、アセチルア
セトン（２，４−ペンタジオン）から酸解離により生じ
た陰イオンａｃａｃ- が金属原子に配位した錯体であ
り、一般に式（ＣＨ3 ＣＯＣＨＣＯＣＨ3 ）n Ｍ〔式
中、Ｍはｎ価の金属を表す〕で表される。アセチルアセ
トナト錯体／ポリシラザン重量比は、好ましくは０．０
０１〜１、より好ましくは０．０１〜０．５である。ア
セチルアセトナト錯体付加ポリシラザンの調製及びその
低温セラミックス化法については、上記特開平６−３０
６３２９号公報を参照されたい。
【００５２】その他の低温セラミックス化ポリシラザン
の例として、本願出願人による特開平７−１９６９８６
号公報に記載されている金属微粒子添加ポリシラザンが
挙げられる。この変性ポリシラザンは、前記一般式
（Ｉ）で表されるポリシラザンを主成分とするコーティ
ング溶液に、Ａｕ、Ａｇ、Ｐｄ、Ｎｉをはじめとする金
属の微粒子を添加して得られる変性ポリシラザンであ
る。好ましい金属はＡｇである。金属微粒子の粒径は
０．５μｍより小さいことが好ましく、０．１μｍ以下
がより好ましく、さらには０．０５μｍより小さいこと
が好ましい。特に、粒径０．００５〜０．０１μｍの独
立分散超微粒子を高沸点アルコールに分散させたものが
好ましい。金属微粒子の添加量は、ポリシラザン１００
重量部に対して０．０１〜１０重量部、好ましくは０．
０５〜５重量部である。金属微粒子添加ポリシラザンの
調製及びその低温セラミックス化法については、上記特
開平７−１９６９８６号公報を参照されたい。
の例として、本願出願人による特開平７−１９６９８６
号公報に記載されている金属微粒子添加ポリシラザンが
挙げられる。この変性ポリシラザンは、前記一般式
（Ｉ）で表されるポリシラザンを主成分とするコーティ
ング溶液に、Ａｕ、Ａｇ、Ｐｄ、Ｎｉをはじめとする金
属の微粒子を添加して得られる変性ポリシラザンであ
る。好ましい金属はＡｇである。金属微粒子の粒径は
０．５μｍより小さいことが好ましく、０．１μｍ以下
がより好ましく、さらには０．０５μｍより小さいこと
が好ましい。特に、粒径０．００５〜０．０１μｍの独
立分散超微粒子を高沸点アルコールに分散させたものが
好ましい。金属微粒子の添加量は、ポリシラザン１００
重量部に対して０．０１〜１０重量部、好ましくは０．
０５〜５重量部である。金属微粒子添加ポリシラザンの
調製及びその低温セラミックス化法については、上記特
開平７−１９６９８６号公報を参照されたい。
【００５３】その他の低温セラミックス化ポリシラザン
の例として、本願出願人による特願平７−２００５８４
号明細書に記載されているアミン類及び／又は酸類添加
ポリシラザンが挙げられる。この変性ポリシラザンは、
前記一般式（Ｉ）で表されるポリシラザン又はその変性
物に、一般式Ｒ4 Ｒ5 Ｒ6 Ｎで表されるアミン類や、ピ
リジン類、ＤＢＵ、ＤＢＮ、等、及び／又は有機酸や無
機酸などの酸類を添加したものである。これらのアミン
類及び／又は酸類添加ポリシラザンの調製及びその低温
セラミックス化法については、上記特願平７−２００５
８４号明細書を参照されたい。
の例として、本願出願人による特願平７−２００５８４
号明細書に記載されているアミン類及び／又は酸類添加
ポリシラザンが挙げられる。この変性ポリシラザンは、
前記一般式（Ｉ）で表されるポリシラザン又はその変性
物に、一般式Ｒ4 Ｒ5 Ｒ6 Ｎで表されるアミン類や、ピ
リジン類、ＤＢＵ、ＤＢＮ、等、及び／又は有機酸や無
機酸などの酸類を添加したものである。これらのアミン
類及び／又は酸類添加ポリシラザンの調製及びその低温
セラミックス化法については、上記特願平７−２００５
８４号明細書を参照されたい。
【００５４】その他の低温セラミックス化ポリシラザン
の例として、本願出願人による特願平９−２２７４２０
号明細書に記載されているアミン残基含有ポリシラザン
が挙げられる。この変性ポリシラザンは、前記一般式
（Ｉ）で表されるポリシラザン又はその変性物に、一般
式ＨＯ−（Ａ）p −Ｂ又はＨＯ−（Ａ）p −Ｂ2 −（Ａ
2 ）q −ＯＨで表されるアミン残基含有ヒドロキシル化
合物を反応させて得られるものである。これらのアミン
残基含有ポリシラザンの調製及びその低温セラミックス
化法については、上記特願平９−２２７４２０号明細書
を参照されたい。
の例として、本願出願人による特願平９−２２７４２０
号明細書に記載されているアミン残基含有ポリシラザン
が挙げられる。この変性ポリシラザンは、前記一般式
（Ｉ）で表されるポリシラザン又はその変性物に、一般
式ＨＯ−（Ａ）p −Ｂ又はＨＯ−（Ａ）p −Ｂ2 −（Ａ
2 ）q −ＯＨで表されるアミン残基含有ヒドロキシル化
合物を反応させて得られるものである。これらのアミン
残基含有ポリシラザンの調製及びその低温セラミックス
化法については、上記特願平９−２２７４２０号明細書
を参照されたい。
【００５５】本発明による方法は、上記のようなポリシ
ラザン又はその変性物を上記濃度範囲で含むポリシラザ
ン溶液を調製するが、この調製には一般にポリシラザン
のための溶剤が用いられる。かかる溶剤の選択に際して
は、段差側壁部に対応する部分において乾燥塗膜が所望
の裾引き形状を示すために必要な表面張力を発揮するも
のを、その揮発性との兼ね合いで個別具体的に考慮す
る。例えば、裾引き形状の形成にとっては溶剤の表面張
力が高いほど好ましいが、塗布後の揮発性に悪影響を及
ぼすほど高い表面張力は好ましくなく、要するに、本発
明による所望の裾引き形状を有する乾燥塗膜の形成工程
の全体として最適な表面張力を示す溶剤を選択すべきで
ある。
ラザン又はその変性物を上記濃度範囲で含むポリシラザ
ン溶液を調製するが、この調製には一般にポリシラザン
のための溶剤が用いられる。かかる溶剤の選択に際して
は、段差側壁部に対応する部分において乾燥塗膜が所望
の裾引き形状を示すために必要な表面張力を発揮するも
のを、その揮発性との兼ね合いで個別具体的に考慮す
る。例えば、裾引き形状の形成にとっては溶剤の表面張
力が高いほど好ましいが、塗布後の揮発性に悪影響を及
ぼすほど高い表面張力は好ましくなく、要するに、本発
明による所望の裾引き形状を有する乾燥塗膜の形成工程
の全体として最適な表面張力を示す溶剤を選択すべきで
ある。
【００５６】溶剤としては、脂肪族炭化水素、脂環式炭
化水素、芳香族炭化水素の炭化水素溶剤、ハロゲン化メ
タン、ハロゲン化エタン、ハロゲン化ベンゼン等のハロ
ゲン化炭化水素、脂肪族エーテル、脂環式エーテル等の
エーテル類を使用することができる。好ましい溶剤は、
塩化メチレン、クロロホルム、四塩化炭素、ブロモホル
ム、塩化エチレン、塩化エチリデン、トリクロロエタ
ン、テトラクロロエタン等のハロゲン化炭化水素、エチ
ルエーテル、イソプロピルエーテル、エチルブチルエー
テル、ブチルエーテル、１，２−ジオキシエタン、ジオ
キサン、ジメチルジオキサン、テトラヒドロフラン、テ
トラヒドロピラン等のエーテル類、ペンタンヘキサン、
イソヘキサン、メチルペンタン、ヘプタン、イソヘプタ
ン、オクタン、イソオクタン、シクロペンタン、メチル
シクロペンタン、シクロヘキサン、メチルシクロヘキサ
ン、ベンゼン、トルエン、キシレン、エチルベンゼン、
エチルシクロヘキサン、シクロヘキセン、ｐ−メンタ
ン、リモネン、デカリン、テトラリン、フェニルシクロ
ヘキサン、シクロヘキサン、ノナン、デカン、ｎ−ヘキ
サン、ペンタン、ジメチルジエトキシシラン、メチルト
リエトキシシラン、等の炭化水素等である。これらの溶
剤を使用する場合、表面張力や溶剤の蒸発速度を調節す
るために、二種以上の溶剤を混合してもよい。
化水素、芳香族炭化水素の炭化水素溶剤、ハロゲン化メ
タン、ハロゲン化エタン、ハロゲン化ベンゼン等のハロ
ゲン化炭化水素、脂肪族エーテル、脂環式エーテル等の
エーテル類を使用することができる。好ましい溶剤は、
塩化メチレン、クロロホルム、四塩化炭素、ブロモホル
ム、塩化エチレン、塩化エチリデン、トリクロロエタ
ン、テトラクロロエタン等のハロゲン化炭化水素、エチ
ルエーテル、イソプロピルエーテル、エチルブチルエー
テル、ブチルエーテル、１，２−ジオキシエタン、ジオ
キサン、ジメチルジオキサン、テトラヒドロフラン、テ
トラヒドロピラン等のエーテル類、ペンタンヘキサン、
イソヘキサン、メチルペンタン、ヘプタン、イソヘプタ
ン、オクタン、イソオクタン、シクロペンタン、メチル
シクロペンタン、シクロヘキサン、メチルシクロヘキサ
ン、ベンゼン、トルエン、キシレン、エチルベンゼン、
エチルシクロヘキサン、シクロヘキセン、ｐ−メンタ
ン、リモネン、デカリン、テトラリン、フェニルシクロ
ヘキサン、シクロヘキサン、ノナン、デカン、ｎ−ヘキ
サン、ペンタン、ジメチルジエトキシシラン、メチルト
リエトキシシラン、等の炭化水素等である。これらの溶
剤を使用する場合、表面張力や溶剤の蒸発速度を調節す
るために、二種以上の溶剤を混合してもよい。
【００５７】また、本発明のポリシラザン溶液におい
て、必要に応じて適当な充填剤及び／又は増量剤を加え
ることができる。充填剤の例としてはシリカ、アルミ
ナ、ジルコニア、マイカを始めとする酸化物系無機物あ
るいは炭化珪素、窒化珪素等の非酸化物系無機物の微粉
等が挙げられる。また用途によってはアルミニウム、亜
鉛、銅等の金属粉末の添加も可能である。これら充填剤
は、針状（ウィスカーを含む。）、粒状、鱗片状等種々
の形状のものを単独又は２種以上混合して用いることが
できる。又、これら充填剤の粒子の大きさは１回に適用
可能な膜厚よりも小さいことが望ましい。また充填剤の
添加量は低温セラミックス化ポリシラザン１重量部に対
し、０．０５重量部〜１０重量部の範囲であり、特に好
ましい添加量は０．２重量部〜３重量部の範囲てある。
て、必要に応じて適当な充填剤及び／又は増量剤を加え
ることができる。充填剤の例としてはシリカ、アルミ
ナ、ジルコニア、マイカを始めとする酸化物系無機物あ
るいは炭化珪素、窒化珪素等の非酸化物系無機物の微粉
等が挙げられる。また用途によってはアルミニウム、亜
鉛、銅等の金属粉末の添加も可能である。これら充填剤
は、針状（ウィスカーを含む。）、粒状、鱗片状等種々
の形状のものを単独又は２種以上混合して用いることが
できる。又、これら充填剤の粒子の大きさは１回に適用
可能な膜厚よりも小さいことが望ましい。また充填剤の
添加量は低温セラミックス化ポリシラザン１重量部に対
し、０．０５重量部〜１０重量部の範囲であり、特に好
ましい添加量は０．２重量部〜３重量部の範囲てある。
【００５８】ポリシラザン溶液には、必要に応じて各種
顔料、レベリング剤、消泡剤、帯電防止剤、紫外線吸収
剤、pH調整剤、分散剤、表面改質剤、可塑剤、乾燥促進
剤、流れ止め剤を加えてもよい。
顔料、レベリング剤、消泡剤、帯電防止剤、紫外線吸収
剤、pH調整剤、分散剤、表面改質剤、可塑剤、乾燥促進
剤、流れ止め剤を加えてもよい。
【００５９】
【実施例】以下、本発明の方法をＴＦＴ液晶パネル基板
に適用した実施例を説明する。実施例１ ：ゲート電極の段差に対する裾引き ガラス基板の上にゲート電極（材料：アルミニウム、厚
み：０．５μｍ、基板に対する傾斜角：９０°）をマグ
ネトロンスパッタリング法で形成した。次いで、ゲート
電極を含むガラス基板の全上面に、低温タイプポリシラ
ザンの１重量％キシレン溶液（ポリシラザン分子量：Ｍ
ｎ＝６００、白金触媒の形態及び量；アセチルアセトナ
ト白金２重量％）を１０００ｒｐｍで２０秒間、スピン
コートした。得られたポリシラザン塗膜は、ゲート電極
の側壁部に裾引き形状をなしており、その裾引き形状が
収束した部分における塗膜の厚みは０．０３μｍであっ
た。
に適用した実施例を説明する。実施例１ ：ゲート電極の段差に対する裾引き ガラス基板の上にゲート電極（材料：アルミニウム、厚
み：０．５μｍ、基板に対する傾斜角：９０°）をマグ
ネトロンスパッタリング法で形成した。次いで、ゲート
電極を含むガラス基板の全上面に、低温タイプポリシラ
ザンの１重量％キシレン溶液（ポリシラザン分子量：Ｍ
ｎ＝６００、白金触媒の形態及び量；アセチルアセトナ
ト白金２重量％）を１０００ｒｐｍで２０秒間、スピン
コートした。得られたポリシラザン塗膜は、ゲート電極
の側壁部に裾引き形状をなしており、その裾引き形状が
収束した部分における塗膜の厚みは０．０３μｍであっ
た。
【００６０】次いで、ポリシラザン塗膜を含む基板全体
を焼成炉に入れ、大気中、１０℃／分で３５０℃まで昇
温し、その温度で１時間保持することにより塗膜を焼成
してＳｉＯ2 被膜に転化させた。得られたＳｉＯ2 被膜
は、焼成前と同様に、ゲート電極の側壁部に裾引き形状
をなしており、その裾引き形状が収束した部分における
被膜の厚みは０．０２μｍであった。このＳｉＯ2 被膜
の上に、順に、ＳｉＮ系ゲート絶縁膜、アモルファスシ
リコン系半導体層、不純物をドープした半導体層をプラ
ズマＣＶＤにより連続形成した。次いで、半導体層の上
に、マスクを介して、ソース・ドレイン電極をマグネト
ロンスパッタリング法により形成した。その後、ソース
・ドレイン電極をマスクとして半導体層の一部をエッチ
ングした。最後に、ソース・ドレイン電極及び半導体層
の上面全体に保護膜としてＳｉＮをプラズマＣＶＤによ
り被覆した。
を焼成炉に入れ、大気中、１０℃／分で３５０℃まで昇
温し、その温度で１時間保持することにより塗膜を焼成
してＳｉＯ2 被膜に転化させた。得られたＳｉＯ2 被膜
は、焼成前と同様に、ゲート電極の側壁部に裾引き形状
をなしており、その裾引き形状が収束した部分における
被膜の厚みは０．０２μｍであった。このＳｉＯ2 被膜
の上に、順に、ＳｉＮ系ゲート絶縁膜、アモルファスシ
リコン系半導体層、不純物をドープした半導体層をプラ
ズマＣＶＤにより連続形成した。次いで、半導体層の上
に、マスクを介して、ソース・ドレイン電極をマグネト
ロンスパッタリング法により形成した。その後、ソース
・ドレイン電極をマスクとして半導体層の一部をエッチ
ングした。最後に、ソース・ドレイン電極及び半導体層
の上面全体に保護膜としてＳｉＮをプラズマＣＶＤによ
り被覆した。
【００６１】ＳｉＯ2 被膜の裾引き形状を定量化するた
め、以下のようにテーパ角を定義した。すなわち、図４
において、ＳｉＯ2 被膜の平坦部分のラインと裾引き部
分の接点をＡとする。段差の端部からＡまでの長さを裾
引き長さｄとする。段差の端部から１／２ｄの距離での
ＳｉＯ2 被膜表面との交点をＢとする。そしてＡからＢ
へ直線を引いたときの平坦部分に対する傾斜角θをテー
パ角とした。このようにして実施例１で得られたＳｉＯ
2 被膜の裾引き形状のテーパ角を測定したところ約１０
°であった。
め、以下のようにテーパ角を定義した。すなわち、図４
において、ＳｉＯ2 被膜の平坦部分のラインと裾引き部
分の接点をＡとする。段差の端部からＡまでの長さを裾
引き長さｄとする。段差の端部から１／２ｄの距離での
ＳｉＯ2 被膜表面との交点をＢとする。そしてＡからＢ
へ直線を引いたときの平坦部分に対する傾斜角θをテー
パ角とした。このようにして実施例１で得られたＳｉＯ
2 被膜の裾引き形状のテーパ角を測定したところ約１０
°であった。
【００６２】実施例２：ソース・ドレイン電極の段差に
対する裾引き ガラス基板の上にゲート電極（材料：アルミニウム、厚
み：０．５μｍ、基板に対する傾斜角：９０°）をマグ
ネトロンスパッタリング法で形成した。このゲート電極
の上に、順に、ＳｉＮ系ゲート絶縁膜、アモルファスシ
リコン系半導体層、不純物をドープした半導体層をプラ
ズマＣＶＤにより連続形成した。次いで、半導体層の上
に、マスクを介して、ソース・ドレイン電極をマグネト
ロンスパッタリング法により形成した。その後、ソース
・ドレイン電極をマスクとして半導体層の一部をエッチ
ングした。次いで、ソース・ドレイン電極及び半導体層
の上面全体に、低温タイプポリシラザンの１重量％キシ
レン溶液（ポリシラザン分子量：Ｍｎ＝６００、白金触
媒の形態及び量；アセチルアセトナト白金２重量％）を
１０００ｒｐｍで２０秒間、スピンコートした。得られ
たポリシラザン塗膜は、ソース・ドレイン電極の側壁部
に裾引き形状をなしており、ソース・ドレイン電極上の
塗膜の厚みは０．０３μｍであった。
対する裾引き ガラス基板の上にゲート電極（材料：アルミニウム、厚
み：０．５μｍ、基板に対する傾斜角：９０°）をマグ
ネトロンスパッタリング法で形成した。このゲート電極
の上に、順に、ＳｉＮ系ゲート絶縁膜、アモルファスシ
リコン系半導体層、不純物をドープした半導体層をプラ
ズマＣＶＤにより連続形成した。次いで、半導体層の上
に、マスクを介して、ソース・ドレイン電極をマグネト
ロンスパッタリング法により形成した。その後、ソース
・ドレイン電極をマスクとして半導体層の一部をエッチ
ングした。次いで、ソース・ドレイン電極及び半導体層
の上面全体に、低温タイプポリシラザンの１重量％キシ
レン溶液（ポリシラザン分子量：Ｍｎ＝６００、白金触
媒の形態及び量；アセチルアセトナト白金２重量％）を
１０００ｒｐｍで２０秒間、スピンコートした。得られ
たポリシラザン塗膜は、ソース・ドレイン電極の側壁部
に裾引き形状をなしており、ソース・ドレイン電極上の
塗膜の厚みは０．０３μｍであった。
【００６３】次いで、ポリシラザン塗膜を含む基板全体
を焼成炉に入れ、大気中、１０℃／分で３００℃まで昇
温し、その温度で１時間保持することにより塗膜を焼成
してＳｉＯ2 被膜に転化させた。得られたＳｉＯ2 被膜
は、焼成前と同様に、ソース・ドレイン電極の側壁部に
裾引き形状をなしており、ソース・ドレイン電極上の被
膜の厚みは０．０２μｍであった。最後に、ＳｉＯ2 被
膜の上面全体に保護膜としてＳｉＮをプラズマＣＶＤに
より被覆した。実施例２で得られたＳｉＯ2 被膜の裾引
き形状のテーパ角を実施例１に記載したように測定した
ところ約１０°であった。
を焼成炉に入れ、大気中、１０℃／分で３００℃まで昇
温し、その温度で１時間保持することにより塗膜を焼成
してＳｉＯ2 被膜に転化させた。得られたＳｉＯ2 被膜
は、焼成前と同様に、ソース・ドレイン電極の側壁部に
裾引き形状をなしており、ソース・ドレイン電極上の被
膜の厚みは０．０２μｍであった。最後に、ＳｉＯ2 被
膜の上面全体に保護膜としてＳｉＮをプラズマＣＶＤに
より被覆した。実施例２で得られたＳｉＯ2 被膜の裾引
き形状のテーパ角を実施例１に記載したように測定した
ところ約１０°であった。
【００６４】
【発明の効果】本発明によれば、適当な濃度のポリシラ
ザン溶液を単に塗布、焼成するだけで、配線段差に対応
する部分に裾引き形状を有するＳｉＯ2 系被膜が得られ
る。この段差に対応する部分における裾引き形状によっ
てＳｉＯ2 系被膜の上層部のステップカバレージが向上
するため、電子デバイスにおける絶縁膜の絶縁耐圧の劣
化や配線の断線、メタルのマイグレーションなどが防止
される。また、本発明によるＳｉＯ2 系被膜をゲート電
極やゲート配線に適用した場合、上層配線のパターンを
形成する際に段差部でのエッチング残りが減少し、歩留
りが向上する。（従来、段差が急峻であると段差上に形
成した配線をエッチングする際に段差部がエッチングさ
れにくく、配線間のショートが発生することがあっ
た。）本発明の方法によると、メタル配線の側壁部だけ
でなく配線上部にもシリカ系被膜が形成されることによ
って、後工程の熱処理によるヒロック（突起）の生成が
抑えられるという効果も得られる。また、本発明による
ＳｉＯ2 系被膜はゲート絶縁膜や保護層を兼ねることも
でき、工程の省略、製造コストの低下につながる。本発
明による作用効果は、単に適当な濃度のポリシラザン溶
液をスピンコート法等の常用の塗布法で塗布し、焼成す
るだけで得られるので、従来技術のように絶縁膜の平坦
化や低テーパ化のための特殊な装置や複雑な制御、工程
の追加を必要とせず、デバイスの歩留り向上が期待で
き、よって電子デバイスの製造コストが相当に削減され
ると共に、基板の大型化への対応も容易である。
ザン溶液を単に塗布、焼成するだけで、配線段差に対応
する部分に裾引き形状を有するＳｉＯ2 系被膜が得られ
る。この段差に対応する部分における裾引き形状によっ
てＳｉＯ2 系被膜の上層部のステップカバレージが向上
するため、電子デバイスにおける絶縁膜の絶縁耐圧の劣
化や配線の断線、メタルのマイグレーションなどが防止
される。また、本発明によるＳｉＯ2 系被膜をゲート電
極やゲート配線に適用した場合、上層配線のパターンを
形成する際に段差部でのエッチング残りが減少し、歩留
りが向上する。（従来、段差が急峻であると段差上に形
成した配線をエッチングする際に段差部がエッチングさ
れにくく、配線間のショートが発生することがあっ
た。）本発明の方法によると、メタル配線の側壁部だけ
でなく配線上部にもシリカ系被膜が形成されることによ
って、後工程の熱処理によるヒロック（突起）の生成が
抑えられるという効果も得られる。また、本発明による
ＳｉＯ2 系被膜はゲート絶縁膜や保護層を兼ねることも
でき、工程の省略、製造コストの低下につながる。本発
明による作用効果は、単に適当な濃度のポリシラザン溶
液をスピンコート法等の常用の塗布法で塗布し、焼成す
るだけで得られるので、従来技術のように絶縁膜の平坦
化や低テーパ化のための特殊な装置や複雑な制御、工程
の追加を必要とせず、デバイスの歩留り向上が期待で
き、よって電子デバイスの製造コストが相当に削減され
ると共に、基板の大型化への対応も容易である。
【図１】従来の薄膜トランジスタの断面図である。
【図２】本発明の方法を適用して得られた薄膜トランジ
スタの断面図である。
スタの断面図である。
【図３】本発明の方法を適用して得られた別の薄膜トラ
ンジスタの断面図である。
ンジスタの断面図である。
【図４】本明細書におけるテーパ角の定義を説明するた
めの断面図である。
めの断面図である。
１、１１、３１…ガラス基板 ２、１２、３２…ゲート電極 ３、１３、３３…ゲート絶縁膜 ４、１４、３４…半導体層（ｉ＋ａ−Ｓｉ） ５、１５、３５…不純物がドープされたシリコン膜（ｎ
＋ａ−Ｓｉ） ６、１６、３６…ソース・ドレイン電極 ７、１７、３７…保護膜 １０、３０…薄膜トランジスタ ２０、４０…ＳｉＯ2 被膜
＋ａ−Ｓｉ） ６、１６、３６…ソース・ドレイン電極 ７、１７、３７…保護膜 １０、３０…薄膜トランジスタ ２０、４０…ＳｉＯ2 被膜
Claims (1)
- 【請求項１】 段差を有する基板にポリシラザン濃度
０．１〜３０重量％のポリシラザン溶液を塗布すること
により前記段差をその上下にわたり被覆する塗膜を形成
し、次いで前記塗膜を焼成することを特徴とする、前記
段差に対応する部分が傾斜のなだらかな裾引き形状を有
するＳｉＯ2 系被膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033191A JPH11233510A (ja) | 1998-02-16 | 1998-02-16 | 裾引き形状を有するＳｉＯ２系被膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033191A JPH11233510A (ja) | 1998-02-16 | 1998-02-16 | 裾引き形状を有するＳｉＯ２系被膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233510A true JPH11233510A (ja) | 1999-08-27 |
Family
ID=12379606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10033191A Pending JPH11233510A (ja) | 1998-02-16 | 1998-02-16 | 裾引き形状を有するＳｉＯ２系被膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203121A (ja) * | 2005-01-24 | 2006-08-03 | Seiko Epson Corp | 半導体装置、アクティブマトリクス型電気光学装置、電子機器、および半導体装置の製造方法 |
| WO2006082848A1 (ja) * | 2005-02-02 | 2006-08-10 | Az Electronic Materials (Japan) K.K. | ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法 |
| US7344603B2 (en) | 2001-12-27 | 2008-03-18 | Az Electronic Materials Usa Corp. | Solvent for treating polysilazane and method of treating polysilazane with the solvent |
| JP2019140408A (ja) * | 2012-07-20 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1998
- 1998-02-16 JP JP10033191A patent/JPH11233510A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7344603B2 (en) | 2001-12-27 | 2008-03-18 | Az Electronic Materials Usa Corp. | Solvent for treating polysilazane and method of treating polysilazane with the solvent |
| JP2006203121A (ja) * | 2005-01-24 | 2006-08-03 | Seiko Epson Corp | 半導体装置、アクティブマトリクス型電気光学装置、電子機器、および半導体装置の製造方法 |
| WO2006082848A1 (ja) * | 2005-02-02 | 2006-08-10 | Az Electronic Materials (Japan) K.K. | ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法 |
| JP2006216704A (ja) * | 2005-02-02 | 2006-08-17 | Az Electronic Materials Kk | ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法 |
| KR101152694B1 (ko) | 2005-02-02 | 2012-06-15 | 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 | 폴리실라잔 처리용 용매 및 당해 용매를 사용하는폴리실라잔의 처리방법 |
| JP2019140408A (ja) * | 2012-07-20 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10693010B2 (en) | 2012-07-20 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2021077912A (ja) * | 2012-07-20 | 2021-05-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11515426B2 (en) | 2012-07-20 | 2022-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a void region insulating film |
| US11935959B2 (en) | 2012-07-20 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film comprising nanocrystal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100498834B1 (ko) | 절연 박막 제조용 코팅 조성물 | |
| US6583071B1 (en) | Ultrasonic spray coating of liquid precursor for low K dielectric coatings | |
| US6448331B1 (en) | Alkoxysilane/organic polymer composition for thin insulating film production and use thereof | |
| EP0615000B1 (en) | Coatings using filled hydrogen silsequioxane | |
| EP0997497B1 (en) | Alkoxysilane/organic polymer composition for thin insulating film production and use thereof | |
| EP1463099B1 (en) | The use of a solvent for treating polysilazane | |
| TWI600614B (zh) | 矽石質膜之形成方法及以相同方法形成之矽石質膜 | |
| US6395649B1 (en) | Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes | |
| US7504470B2 (en) | Polyorganosiloxane dielectric materials | |
| TW200408535A (en) | Low dielectric materials and methods for making same | |
| US6746714B2 (en) | Porous silica coating with low dielectric constant, semiconductor device and coating composition | |
| EP2475001A1 (en) | Method for producing siliceous film and polysilazane coating treatment liquid used therefor | |
| CN1646605A (zh) | 有机硅酸盐聚合物和包含该有机硅酸盐聚合物的绝缘薄膜 | |
| JP3919862B2 (ja) | 低誘電率シリカ質膜の形成方法及び同シリカ質膜 | |
| JP3015104B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11233510A (ja) | 裾引き形状を有するＳｉＯ２系被膜の形成方法 | |
| EP1122768A2 (en) | Electrically insulating resin composition and method for forming thin film therefrom | |
| CN1759135B (zh) | 有机硅氧烷树脂以及使用该有机硅氧烷树脂的绝缘膜 | |
| US20030181750A1 (en) | Organosilicate polymer and insulating film therefrom | |
| US6191183B1 (en) | Method for the formation of silica thin films | |
| KR950000101B1 (ko) | 오가노 실리카졸(organo-silica sol)로 형성된 절연물층 형성공정을 행하는 반도체장치의 제조방법 및 그의 반도체 장치 | |
| JPH11105185A (ja) | 低誘電率シリカ質膜 | |
| JP2004307693A (ja) | 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置 | |
| KR100683557B1 (ko) | 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터 | |
| JP4053105B2 (ja) | シリカ質セラミックス被膜の形成方法及び同方法で形成されたセラミックス被膜 |