KR100683557B1 - 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터 - Google Patents

유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터 Download PDF

Info

Publication number
KR100683557B1
KR100683557B1 KR1020050037838A KR20050037838A KR100683557B1 KR 100683557 B1 KR100683557 B1 KR 100683557B1 KR 1020050037838 A KR1020050037838 A KR 1020050037838A KR 20050037838 A KR20050037838 A KR 20050037838A KR 100683557 B1 KR100683557 B1 KR 100683557B1
Authority
KR
South Korea
Prior art keywords
organic
inorganic hybrid
hybrid silica
dielectric
based dielectric
Prior art date
Application number
KR1020050037838A
Other languages
English (en)
Other versions
KR20060115447A (ko
Inventor
문주호
정선호
Original Assignee
학교법인연세대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인연세대학교 filed Critical 학교법인연세대학교
Priority to KR1020050037838A priority Critical patent/KR100683557B1/ko
Publication of KR20060115447A publication Critical patent/KR20060115447A/ko
Application granted granted Critical
Publication of KR100683557B1 publication Critical patent/KR100683557B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

본 발명에 의한 유-무기 하이브리드 실리카계 솔-젤 용액은 중심원소가 실리콘인 유기관능기를 갖는 전구체를 이용하여 솔-젤 공정(sol-gel process)에 의해 합성한 것을 특징으로 한다.
또한 본 발명에 의한 유-무기 하이브리드 실리카계 유전체 제조방법은 유-무기 하이브리드 실리카계 솔-젤 용액을 용액공정에 의해 유전체 박막을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 첫째 우수한 물성의 유전체를 손쉬운 공정 방법인 용액 공정을 통하여 제조 할 수 있기 때문에 유기박막트랜지스터의 제조 비용을 줄일 수 있다. 둘째 저온 열처리가 가능하므로 유연성이 있는 플라스틱 기판위에서의 성막이 가능하게 되어 산업적으로 OLED, 플라스틱 TFT-LCD, 전자종이와 같은 플렉시블 디스플레이, 스마트카드와 같은 플렉시블 전자소자의 구현할 수 있다.

Description

유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된 유전체 및 이를 구비한 유기박막 트랜지스터{Organic-inorganic hybrid sol-gel solution, the dielectric film manufactured using the solution, and the organic thin-film transistor comprising the dielectric film}
본 발명은 유기박막트랜지스터용 유전체에 관한 것으로서, 특히 유기박막트랜지스터용 유-무기 하이브리드 유전체에 관한 것이다.
유기물 반도체를 트랜지스터의 활성층으로 사용하는 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)에 관한 연구는 1980년 이후부터 시작되었으며, 근래에는 전 세계에서 많은 연구가 진행 중에 있다. 이러한 유기박막 트랜지스터 는 Si-TFT 와 구조적으로 거의 같은 형태로서 반도체 영역에 Si 대신에 유기물을 사용한다는 차이점이 있다.
현재 평판 디스플레이와 대면적 센서 어레이 등에서 산업적으로 활용되고 있는 소자는 비정질 실리콘 박막 트랜지스터이다. 향후 유기박막 트랜지스터가 산업적으로 활용되기 위해서는 성능 및 신뢰성 향상과 아울러 저온, 저가격으로 제조할 수 있는 코팅방법 등이 개발되어야 한다.
현재 유기박막 트랜지스터용 유전체에 있어서 우수한 물성을 보이는 유전체는 무기물 기반으로서 SiO2, Si3N4, ZrO2, Al2O3, TiO2 등의 여러 물질들이 연구, 보고되고 있다. 이들은 낮은 누설전류, 우수한 표면 평활도를 가지며 특히, ZrO2, Al2O3, TiO2의 경우 높은 유전 상수를 나타내며 SiO2의 경우 표면 개질을 통한 소자 물성 향상에 있어서 장점을 지니고 있다. 하지만 이와 같은 무기물 기반의 유전체를 형성하기 위해서는 고진공의 증착 장비가 요구되며 경우에 따라서는 고온의 공정이 요구된다. 유기박막 트랜지스터는 향후 OLED(Organic Light Emmitting Display), 플라스틱 TFT-LCD, 전자종이(Electronic paper)와 같은 플렉시블 디스플레이, 스마트카드(smart card)와 같은 플렉시블 전자소자의 구현을 위한 기반 기술로서 유연성이 있는 플라스틱 기판위에서의 성막이 필수적으로 요구된다. 따라서 200℃ 이상의 고온 공정은 한계점을 지니고 있으며, 유기박막 트랜지스터를 산업적으로 활용하기 위하여는 공정 비용의 절감이 핵심 요소이기 때문에 고가의 장비가 요구되는 고진공 증착 공정 역시 한계점을 가지고 있다.
이러한 공정상 한계를 가진 무기물 기반의 유전체를 대체하기 위한 대안 소재로서 유기물 기반의 유전체가 최근 많이 연구되고 있다. 유기물 기반의 유전체는 스핀코팅(spin coating), 딥코팅(dip coating), 잉크젯 프린팅(ink-jet printing)과 같은 용액공정에 의한 성막공정의 용이성과 저비용적인 측면에서 유기박막 트랜지스터 제조에 있어서 큰 장점을 지니고 있다.
유기물의 경우 단분자 소재가 아닌 폴리머 소재의 경우 다양한 용매에 용해되기 때문에 균일한 용액상을 형성하기 용이하며 200℃ 이하의 저온에서도 가교 결합(Cross-Linking)을 통해 치밀한 막이 형성될 수 있는 공정상의 장점을 지니고 있다. 하지만 높은 누설전류로 인해 안정적인 유기박막 트랜지스터의 구동을 위해 비교적 두꺼운 성막이 요구되며 이는 유기 반도체층에서의 전하의 누적을 저해하는 요인으로서 높은 문턱 전압, 적은 전하의 이동도 등의 측면에 있어서 제한적인 요소를 지니고 있다. 또한 유기박막 트랜지스터의 제조에 있어서 공정 비용적인 측면에서의 장점을 확보하기 위해 반도체층 역시 용액 공정을 통해 성막이 이루어질 경우, 유기물 기반 유전체는 화학적 안정성이라는 측면에 있어서 문제점을 가지고 있으며 무기물에 비해 열악한 물리적, 열적 안정성 역시 실제적인 적용에 있어서 한계점을 지니고 있다. 또한 소자 물성의 향상을 위해서는 유전체층을 소수성으로의 표면개질이 필수적으로 요구되지만 표면 개질을 위한 관능기인 수산화기가 기존 고분자계 유전체 표면에 형성되기 힘들다는 단점을 지니고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 유기물 유전체의 공정의 용이성과 무기물 유전체의 낮은 누설전류, 표면 개질의 용이성 및 화학적, 물리적, 열적 안정성을 모두 포함하는 대안 소재에 대한 연구로서 유기박막 트랜지스터에의 적용을 위한 유-무기 하이브리드 실리카계 솔-젤 용액을 제공하는 데 있다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 솔-젤 용액을 사용하여 유-무기 하이브리드 실리카계 유전체를 제조하는 방법을 제공하는데 있다.
또한 본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 제조방법에 의해 제조된 유무기 하이브리드 실리카계 유전체를 구비한 유기박막 트랜지스터를 제공하는데 있다.
상기한 기술적 과제를 이루기 위한 본 발명에 의한 유-무기 하이브리드 실리카계 솔-젤 용액은 중심원소가 실리콘인 유기관능기를 갖는 전구체를 이용하여 솔-젤 공정(sol-gel process)에 의해 합성한 것을 특징으로 한다.
상기 전구체는 메틸트리메톡시실란(methyltrimethoxysilane),
메틸트리에톡시실란(methyltriethoxysilane),
테트라에틸오쏘실리케이트(tetraethylorthosilicate),
페닐트리에톡시실란(phenyltriethoxysilane),
페닐트리메톡시실란(phenyltrimethoxysilane) 및
다이페닐다이에틸헥실록시다이에톡시실란(diphenyldiethylhexyloxydiethoxysilane) 중에서 선택된 적어도 하나의 물질로 이루어진 것을 특징으로 한다.
상기 전구체로서 테트라에틸오쏘실리케이트과 메틸트리에톡시실란을 40:60의 몰비율로 혼합하여 이루어진 것이 바람직하다.
상기 솔-젤 공정에서 가수분해와 축합반응의 촉매로서 염산을 사용하는 것이 바람직하다. 여기서 상기 촉매로서 0.1N 염산과 2차 증류수를 1:1.5의 몰비율로 혼합하여 사용하는 것이 더욱 바람직하다.
상기한 다른 기술적 과제를 이루기 위한 본 발명에 의한 유-무기 하이브리드 실리카계 유전체 제조방법은 유-무기 하이브리드 실리카계 솔-젤 용액을 용액공정에 의해 막을 형성하는 것을 특징으로 한다.
상기 용액공정은 스핀코팅 또는 딥코팅 공정인 것을 특징으로 한다.
상기 상기 용액공정에 의해 형성된 유전체를 200℃ 이하에서 저온 열처리하는 것이 바람직하다.
또한 상기 유-무기 하이브리드 실리카계 유전체 제조방법은 실리콘을 중심원소로 하여 표면 개질용 유기관능기를 갖는 전구체를 이용하여 상기 유전체의 표면을 개질하는 것이 바람직하다. 여기서 상기 전구체는 페닐트리에톡시실란, 페닐트리메톡시실란, 다이페닐다이에틸헥실록시다이에톡시실란, 옥타데킬트리클로로실란(octadecyltrichlorosilane),옥타데킬트리메톡시실란(octadecyltrimethoxysilane), 옥테닐트리클로로실란(7-octenyltrichlorosilane), 트리데카플로로-테트라하이드로옥틸트리클로로실란((tridecafluoro-1,1,2,2,-tetrahydrooctyl)trichlorosilane), 벤질트리클로실란(benzyltrichlorosilane) 중에서 선택된 어느 하나의 물질인 것이 바람직하다.
상기한 또 다른 기술적 과제를 이루기 위한 본 발명에 의한 유기박막 트랜지스터는 상기 유무기 하이브리드 실리카계 유전체 제조방법에 의하여 제조된 유전체를 게이트 절연막으로 구비한 것을 특징으로 한다.
본 발명의 기본적인 목표는 기존의 유기물 기반의 유전체가 가지는 단점을 보완하면서 무기물 기반의 유전체가 가지는 장점을 확보할 수 있는 신개념의 유기 박막 트랜지스터용 유전체를 제공하는 것이다. 또한 이러한 유전체는 유기박막 트랜지스터, 플랙시블 전자소자, 플랙시블 디스플레이 등 다양한 차세대 전지/전자 부품 산업분야에 응용될 수 있다.
이러한 목표를 달성하기 위한 본 발명의 특징들은 다음과 같다.
첫째, 본 발명은 유무기 하이브리드 실리카계 유전체를 제조하기 위하여 중심원소가 실리콘인 유기 관능기를 갖는 전구체를 이용하여 솔-젤 공정(sol-gel process)에 의해 합성한 유-무기 하이브리드 실리카계 솔-젤 용액을 제공한다.
둘째, 본 발명은 유-무기 하이브리드 실리카계 솔-젤 용액을 이용하여 용액공정에 의해 막을 형성하는 유전체 제조방법 및 이에 의해 제조된 유전체를 제공한다.
셋째, 본 발명은 상기 유무기 하이브리드 실리카계 유전체로 형성된 게이트 절연막을 구비한 유기박막 트랜지스터를 제공한다.
이하, 본 발명에 의한 유-무기 하이브리드 실리카계 솔-젤 용액에 대하여 상세히 설명한다.
먼저 유-무기 하이브리드 실리카계 솔-젤 용액을 합성하는데 있어서 전구체는 실리콘을 중심원소로 가지면서 유기 관능기를 가지는 모든 전구체를 포함한다.
특히 이러한 실리콘을 중심원소로 갖는 전구체들 중에서 메틸트리메톡시실란(methyltrimethoxysilane), 메틸트리에톡시실란(methyltriethoxysilane, 이하에서 MTES라 한다), 테트라에틸오쏘실리케이트(tetraethylorthosilicate, 이하에서 TEOS라 한다), 페닐트리에톡시실란(phenyltriethoxysilane, 이하에서 PhTEOS라 한다), 페닐트리메톡시실란(phenyltrimethoxysilane) 및 다이페닐다이에틸헥실록시다이에톡시실란(diphenyldiethylhexyloxydiethoxysilane) 중에서 선택된 하나 또는 둘 이상의 혼합된 전구체를 사용하는 것이 바람직하다.
가수분해와 축합반응은 솔-젤 공정에서의 기본적인 반응으로서 다음 화학식 1과 같다
여기서 가수분해는 실리콘을 중심원소로 갖는 전구체에 존재하는 알콕시기(OR)들을 실라놀기(OH)로 바꾸어준다. 또한 축합반응은 각각의 전구체들을 Si-O-Si의 결합으로 연결하면서 최종적으로 실리카 망목구조를 형성시킨다.
이러한 전구체를 이용한 유-무기 하이브리드 실리카계 용액은 솔-젤 반응에 의해 합성되는데, 이 때 가수분해와 축합반응을 촉진시키기 위한 촉매로서 염산을 사용하는 것이 바람직하다.
본 발명은 솔-젤 공정에 의해 합성된 유무기 하이브리드 실리카계 솔-젤 용액을 사용하여 간단한 용액 공정을 통해 막을 형성하는 것이 가능한 것을 특징으로 한다. 막을 형성하기 위한 용액공정에는 스핀코팅(spin coating), 딥코팅(dip coating), 잉크젯 프린팅(ink-jet printing) 등이 있다.
특히 본 발명의 큰 장점 중의 하나는 간단한 스핀코팅, 딥코팅 용액공정에 의해 성막이 가능하므로 유기박막 트랜지스터 제조 비용을 획기적으로 절감할 수 있다.
또한 본 발명의 솔-젤 용액이 잉크젯 프린터의 노즐로부터 분사되기 위하여 만족되어야 하는 유체의 물성 즉 적절한 점도, 적절한 표면장력을 만족하도록 제조된다면 직접묘화(direct-write) 방식에 의해 다양한 형상의 막을 자유롭게 형성하는 것이 가능하다.
또한 본 발명의 큰 장점 중의 다른 하나는 200℃ 이하의 저온 열처리에 의해서 균열없는 치밀한 막이 형성될 수 있다는 것이다. 일반적인 솔-젤 공정의 경우 유기물이 포함되어 있지 않은 금속 알콕사이드가 전구체로 사용되지만, 본 발명의 유-무기 하이브리드 실리카계 솔-젤 공정의 경우에는 일부 관능기가 유기물로 치환된 금속 알콕사이드가 첨가되어 적층막에 유기물의 유연성을 인가하기 때문에 모세관 응력에 의한 균열 발생을 억제하는 효과가 있어 저온 열처리에 의해 균열 없는 막이 형성될 수 있는 장점을 지니고 있다.
이와 같이 유기박막 트랜지스터 제조 공정상에서 저온 열처리가 가능하게 되면 OLED, 플라스틱 TFT-LCD, 전자종이와 같은 플렉시블 디스플레이, 스마트카드와 같은 플렉시블 전자소자의 구현을 위하여 필수적으로 요구되는 유연성이 있는 플라스틱 기판위에서의 성막이 가능하게 되어 산업적으로 다양하게 활용될 수 있다.
또한 본 발명의 용액공정 및 저온 열처리를 통해 얻어진 치밀막은 막을 구성하고 있는 실리카 망목 구조의 표면에 실라놀기를 포함하고 있다. 따라서 본 발명은 실리콘을 중심원소로 하여 표면 개질용 유기 관능기를 가지는 전구체를 포함하는 모든 전구체를 이용하여 손쉽게 유전체 표면 개질을 할 수 있다는 것을 특징으로 한다.
본 발명의 유무기 하이브리드 유전체 제조방법에 있어서 표면 개질을 위한 전구체로는 특히 페닐트리에톡시실란, 페닐트리메톡시실란, 다이페닐다이에틸헥실록시다이에톡시실란, 옥타데킬트리클로로실란(octadecyltrichlorosilane), 옥타데킬트리메톡시실란(octadecyltrimethoxysilane), 옥테닐트리클로로실란(7-octenyl- trichlorosilane), 트리데카플로로-테트라하이드로옥틸트리클로로실란((trideca- fluoro-1,1,2,2,-tetrahydrooctyl)trichlorosilane), 벤질트리클로실란(benzyltri- chlorosilane) 중에서 선택된 어느 하나의 물질을 사용하는 것이 바람직하다.
이하, 제조예를 통하여 본 발명을 구체적으로 설명하고자 하나, 이러한 제조예들은 단지 본 발명을 설명하기 위한 것이므로 본 발명의 범위를 제한하는 것으로 해석되어서는 아니될 것이다.
제조예 1 : 스핀코팅 및 저온 열처리에 의한 절연막 제조
TEOS : MTES = 40 : 60의 몰 비율로 전구체들을 혼합한 후, 혼합된 전구체에 대하여 0.1N 염산과 2차 증류수를 1 : 1.5의 몰 비율로 첨가하여, 유기박막 트랜지스터용 유전체를 위한 유-무기 하이브리드 실리카계 솔-젤 용액을 마련하였다.
마련된 솔-젤 용액을 균질하게 혼합하기 위하여 상온, 질소 분위기에서 5시간 동안 교반하였다.
그리고 275nm의 두께를 가지는 막을 형성하기 위해 스핀코팅 공정을 이용하였다. 스핀코팅 공정에서는 500rpm의 회전수에서 10초동안 1차 코팅한 후 3000rpm의 회전수에서 20초동안 2차 코팅하였다.
솔-젤 반응의 완료 및 치밀한 막을 형성하기 위해 110℃에서 1시간 열처리한 후 다시 150℃에서 2시간 열처리하였다.
이와같은 저온 열처리 후에 최종적으로 얻어진 절연막은 3.9 내외의 유전율을 나타낸다.
도 1a는 본 발명의 제조예 1에 따라 제조된 유-무기 하이브리드 실리카계 유전체의 전류-전압 특성이다. 도 1a를 참조하면, 제조예 1에 의해 형성된 유-무기 하이브리드 실리카계 유전체가 0V에서 57V의 전압 범위내에서 낮은 누설전류를 나타내는 것을 알 수 있다.
도 1b는 본 발명의 제조예 1에 따라 준비된 유-무기 하이브리드 실리카계 유전체의 전류밀도-전기장 특성이다. 도 1b를 참조하면, 제조예 1에 의해 형성된 유-무기 하이브리드 실리카계 유전체가 2.0MV/cm의 우수한 절연파괴강도를 가지는 것을 확인할 수 있다.
도 2는 본 발명의 제조예 1에 따라 준비된 유-무기 하이브리드 실리카계 유전체의 표면 평활도이다. 도 2를 참조하면, 제조예 1에 의해 형성된 유-무기 하이브리드 실리카계 유전체가 0.40nm의 우수한 평활도를 가짐을 알 수 있다.
제조예 2 : 유무기 하이브리드 실리카계 유전체의 표면 개질
제조예 1에 의해 제조된 무-유기 하이브리드 실리카계 유전체의 표면 개질을 위하여 톨루엔(toluene)을 용매로 하여 10mM의 PhTEOS를 포함하는 용액을 준비한 후 20시간동안 무-유기 하이브리드 실리카계 유전체를 침적시켰으며, 반응이 완료된 후 톨루엔(toluene)과 이소프로필 알콜(Isopropyl alcohol)을 이용하여 세척을 하였다.
도 3a, 3b을 참조하면 상술한 과정을 거쳐 표면 개질을 한 유-무기 하이브리드 실리카계 유전체가 0V에서 96V의 범위에서 낮은 누설전류를 나타내는 것을 알 수 있으며 3.56MV/cm의 우수한 절연파괴강도를 가지는 것을 확인할 수 있으며 이는 표면 개질에 의해 유전체 물성이 향상된 것을 보여준다.
도 4를 참조하면, 표면 개질을 위한 용매로 사용된 유기 용매에 의해 표면이 공격당하지 않고 0.53 nm의 우수한 평활도를 유지하는 것을 알 수 있다.
본 발명과 관련된 기술문헌(F. Chen, C. Chu, J. He, Y. Yang, Applied Physics Letters, Vol. 85, No. 15, pp. 3295-3297, 2004)에는 범용적으로 사용되어지는 유기물 유전체 기반의 물질에 타이태늄 옥사이드(Titanium Oxide) 입자를 함유시켜 무-유기 하이브리드 물질 기반의 유전체를 합성한 연구결과가 개시되어 있다. 상기 기술문헌의 연구는 무-유기 하이브리드 물질을 분자 단위에서 혼합한 경우가 아니며, 특히 본 발명의 솔-젤 용액 공정에 의해 제조된 유무기 하이브리드 실리카계 유전체에 비하여 매우 높은 누설전류 특성과 높은 표면 평활도 특성을 나타낸다.
도 5a 및 도 5b는 전술한 제조방법에 의해 제조된 유무기 하이브리드 실리카계 유전체로 된 게이트 절연막을 구비한 유기박막 트랜지스터의 예시적인 구조를 나타낸다.
도 5a는 유기 반도체 층 위에 소스(source) 전극과 드레인(drain) 전극이 적층된 탑-콘택트(top-contact) 방식의 유기박막 트랜지스터를 나타내며, 기판, 게이트 전극, 본 발명의 유무기 하이브리드 실리카계 유전체로 형성된 게이트 절연막, 유기물 반도체, 소스/드레인 전극이 차례로 적층되어 있다.
도 5b는 소스 전극과 드레인 전극 위에 유기 반도체 층이 증착된 바텀-콘택트(bottom-contact) 방식의 유기박막 트랜지스터를 나타내며, 기판, 게이트 전극, 본 발명의 유무기 하이브리드 실리카계 유전체로 형성된 게이트 절연막, 소스/드레인 전극, 유기물 반도체 층이 차례로 적층되어 있다.
본 발명에 의한 유무기 하이브리드 실리카계 유전체는 유기박막 트랜지스터, 플랙시블 전자소자, 플랙시블 디스플레이 등 다양한 차세대 전지/전자 부품 산업분야에 응용될 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 사용된 특정한 용어나 수치들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명의 유-무기 하이브리드 실리카계 솔-젤 용액을 이용하여 유기박막 트랜지스터용 유전체를 제조하면, 스핀 코팅 및 딥코팅과 같은 용액 공정을 통하여 용이하게 막을 형성할 수 있으며 저온 열처리를 통해 치밀한 막을 얻을 수 있다는 공정적인 측면에서의 장점을 취할 수 있으며, 낮은 누설전류 특성과 우수한 평활를 가지는 우수한 유전체를 용이하게 얻을 수 있다. 또한 손쉬운 표면 개질 방법을 통해 유전체 물성을 향상 시킬 수 있다.
따라서, 비용적인 측면이 강조되는 유기박막 트랜지스터의 제조에 있어서 유기물 기반의 유전체 제조시에 비해 우수한 유전체 물성을 가지면서도 제조 공정이 용이하기 때문에 유기박막 트랜지스터의 제조 비용을 획기적으로 절감할 수 있다.
도 1a는 본 발명의 제조예 1에 따라 준비된 유-무기 하이브리드 실리카계 유전체의 전류-전압 특성이다.
도 1b는 본 발명의 제조예 1에 따라 준비된 유-무기 하이브리드 실리카계 유전체의 전류밀도-전기장 특성이다.
도 2는 본 발명의 제조예 1에 따라 준비된 유-무기 하이브리드 실리카계 유전체의 표면 평활도이다.
도 3a는 본 발명의 제조예 2에 따라 표면 개질된 유-무기 하이브리드 실리카계 유전체의 전류-전압 특성이다.
도 3b는 본 발명의 제조예 2에 따라 표면 개질된 유-무기 하이브리드 실리카계 유전체의 전류밀도-전기장 특성이다.
도 4는 본 발명의 제조예 2에 따라 표면 개질된 유-무기 하이브리드 실리카계 유전체의 표면 평활도이다.
도 5a 및 도 5b는 전술한 제조방법에 의해 제조된 유무기 하이브리드 실리카계 유전체로 된 게이트 절연막을 구비한 유기박막 트랜지스터의 예시적인 구조를 나타낸다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 중심원소가 실리콘인 유기관능기를 갖는 모든 전구체를 이용하여 솔-젤 공정(sol-gel process)에 의해 합성한 유-무기 하이브리드 실리카계 솔-젤 용액을 사용하여 용액공정에 의해 박막을 형성하고, 상기 용액공정에 의해 형성된 박막을 200℃ 이하에서 저온 열처리하는 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체의 제조방법.
  7. 제6항에 있어서,
    상기 용액공정은 스핀코팅 또는 딥코팅 공정인 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체의 제조방법.
  8. 삭제
  9. 제6항에 있어서,
    실리콘을 중심원소로 한 유기관능기를 갖는 전구체를 이용하여 상기 저온 열처리 한 유전체 박막을 표면 개질하는 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체의 제조방법.
  10. 제9항에 있어서, 상기 실리콘을 중심원소로 한 유기관능기를 갖는 전구체는
    페닐트리에톡시실란, 페닐트리메톡시실란, 다이페닐다이에틸헥실록시다이에톡시실란, 옥타데킬트리클로로실란(octadecyltrichlorosilane), 옥타데킬트리메톡시실란(octadecyltrimethoxysilane),
    옥테닐트리클로로실란(7-octenyltrichlorosilane),
    트리데카플로로-테트라하이드로옥틸트리클로로실란((tridecafluoro-1,1,2,2,-tetrahydrooctyl)trichlorosilane),
    벤질트리클로실란(benzyltrichlorosilane) 중에서 선택된 어느 하나의 물질인 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체 제조방법.
  11. 삭제
  12. 삭제
  13. 제6항에 있어서, 상기 전구체는
    메틸트리메톡시실란(methyltrimethoxysilane),
    메틸트리에톡시실란(methyltriethoxysilane),
    테트라에틸오쏘실리케이트(tetraethylorthosilicate),
    페닐트리에톡시실란(phenyltriethoxysilane),
    페닐트리메톡시실란(phenyltrimethoxysilane) 및
    다이페닐다이에틸헥실록시다이에톡시실란(diphenyldiethylhexyloxydiethoxysilane) 중에서 선택된 적어도 하나의 물질로 이루어진 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체 제조방법.
  14. 제13항에 있어서, 상기 전구체로서
    테트라에틸오쏘실리케이트과 메틸트리에톡시실란을 40:60의 몰비율로 혼합하여 사용하는 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체 제조방법.
  15. 제13항에 있어서,
    상기 솔-젤 공정에서 가수분해와 축합반응의 촉매로서 염산을 사용하는 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체 제조방법.
  16. 제15항에 있어서, 상기 촉매로서
    0.1N 염산과 2차 증류수를 1:1.5의 몰비율로 혼합하여 사용하는 것을 특징으로 하는 유-무기 하이브리드 실리카계 유전체 제조방법.
  17. 제6항, 제7항, 제9항, 제10항, 제13항 내지 제16항 중 어느 한 항의 제조방법에 의해 제조된 유-무기 하이브리드 실리카계 유전체.
  18. 제17항의 유무기 하이브리드 실리카계 유전체로 형성된 게이트 절연막을 구비한 유기박막 트랜지스터.
KR1020050037838A 2005-05-06 2005-05-06 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터 KR100683557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050037838A KR100683557B1 (ko) 2005-05-06 2005-05-06 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037838A KR100683557B1 (ko) 2005-05-06 2005-05-06 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20060115447A KR20060115447A (ko) 2006-11-09
KR100683557B1 true KR100683557B1 (ko) 2007-02-15

Family

ID=37652846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037838A KR100683557B1 (ko) 2005-05-06 2005-05-06 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR100683557B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305054B1 (ko) * 2011-11-02 2013-09-11 한양대학교 산학협력단 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법
KR102347532B1 (ko) 2014-01-23 2022-01-05 삼성디스플레이 주식회사 접을 수 있는 플렉서블 표시 장치 및 이의 제조 방법
KR20170068823A (ko) 2015-12-10 2017-06-20 삼성전자주식회사 디스플레이 패널을 보호하는 커버 윈도우, 이를 사용한 디스플레이 장치 및 커버 윈도우 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476174B1 (en) * 2001-06-15 2002-11-05 Industrial Technology Research Institute Process for preparing a silica-based organic-inorganic hybrid resin and the organic-inorganic hybrid resin prepared therefrom
KR20050053223A (ko) * 2003-12-02 2005-06-08 주식회사 오랜텍 무-유기 하이브리드 실리카계 솔-젤 용액 및 그를 이용한평면 광도파로와 평면 광도파로의 제조방법
KR20050093299A (ko) * 2004-03-18 2005-09-23 엘지전자 주식회사 졸-겔 코팅용 조성물, 이의 제조방법 및 이를 이용하는표면 처리방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476174B1 (en) * 2001-06-15 2002-11-05 Industrial Technology Research Institute Process for preparing a silica-based organic-inorganic hybrid resin and the organic-inorganic hybrid resin prepared therefrom
KR20050053223A (ko) * 2003-12-02 2005-06-08 주식회사 오랜텍 무-유기 하이브리드 실리카계 솔-젤 용액 및 그를 이용한평면 광도파로와 평면 광도파로의 제조방법
KR20050093299A (ko) * 2004-03-18 2005-09-23 엘지전자 주식회사 졸-겔 코팅용 조성물, 이의 제조방법 및 이를 이용하는표면 처리방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Vac. Sci. Tech., B: Microelectronics & Nanomete*

Also Published As

Publication number Publication date
KR20060115447A (ko) 2006-11-09

Similar Documents

Publication Publication Date Title
EP1442487B1 (en) Organic thin film transistor with siloxane polymer interface
EP1524299B1 (en) Composition for preparing organic insulator
US7553706B2 (en) TFT fabrication process
EP2975649A1 (en) Field effect transistor
KR20040030276A (ko) 다공성 실리카 필름의 형성 방법
US20080157065A1 (en) Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR20060091887A (ko) 고차가지형 고분자에 분산된 고유전율 절연체를 포함하는유기 절연체 조성물 및 이를 이용한 유기박막 트랜지스터
CN101624698A (zh) 用于浅沟道隔离薄膜的氨基硅烷
JP4049775B2 (ja) 有機シリケート重合体およびこれを含む絶縁膜
KR100683557B1 (ko) 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터
US7744946B2 (en) Organic siloxane resins and insulating film using the same
Rao et al. ZrHfO2-PMMA hybrid dielectric layers for high-performance all solution-processed In2O3-based TFTs
JPH1150007A (ja) 低誘電率シリカ系被膜形成用塗布液および被膜付基材
KR102407114B1 (ko) 절연액, 절연체, 박막 트랜지스터 및 전자 소자
JP5728908B2 (ja) ゲート絶縁材料、ゲート絶縁膜、および電界効果型トランジスタ。
JP2004307693A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JPH11105185A (ja) 低誘電率シリカ質膜
JP4343572B2 (ja) 有機半導体素子の製造方法
KR100779560B1 (ko) 유기 박막 트랜지스터용 자가 패턴성 유전체 박막, 그 제조 방법, 및 이를 구비한 유기 박막 트랜지스터
JP2005294809A (ja) 電界効果型トランジスタおよびその製造方法、積層体の製造方法
JPWO2008090828A1 (ja) 有機薄膜トランジスタ、その製造方法及び有機半導体デバイス
KR101410839B1 (ko) 저온 공정을 이용한 실리콘 옥사이드 게이트 절연막 제조방법
Choe et al. High-k and high-temperature-resistant polysilsesquioxane: Potential for solution-processed metal oxide semiconductor transistors operating at low voltage
KR20190033185A (ko) 양친성 고분자 사슬을 가지는 다리걸친 유기실리카 전구체를 이용한 게이트 유전체 조성물 및 이를 이용한 고성능 유기 박막 트랜지스터
TWI785070B (zh) 聚矽氧樹脂、相關方法、以及由其形成的膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee