KR101305054B1 - 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법 - Google Patents

유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법 Download PDF

Info

Publication number
KR101305054B1
KR101305054B1 KR1020110113496A KR20110113496A KR101305054B1 KR 101305054 B1 KR101305054 B1 KR 101305054B1 KR 1020110113496 A KR1020110113496 A KR 1020110113496A KR 20110113496 A KR20110113496 A KR 20110113496A KR 101305054 B1 KR101305054 B1 KR 101305054B1
Authority
KR
South Korea
Prior art keywords
organic
layer
inorganic nanohybrid
nonvolatile memory
inorganic
Prior art date
Application number
KR1020110113496A
Other languages
English (en)
Other versions
KR20130048575A (ko
Inventor
성명모
한규석
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020110113496A priority Critical patent/KR101305054B1/ko
Publication of KR20130048575A publication Critical patent/KR20130048575A/ko
Application granted granted Critical
Publication of KR101305054B1 publication Critical patent/KR101305054B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

기재 상에 유기-무기 나노하이브리드 터널링층(tunneling layer)을 형성하는 단계; 상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층(charge trap layer)을 형성하는 단계; 및 상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계를 포함하고, 상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법(Atomic Layer Deposition = ALD), 분자층 증착법(Molecular Layer Deposition = MLD), 또는 분자층 증착-원자층 증착법(MLD-ALD)에 의해 형성되는 것인, 비휘발성 메모리 캐패시터 또는 트랜지스터의 제조 방법, 및 그에 의한 캐패시터와 트랜지스터를 제공한다.

Description

유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법{ORGANIC-INORGANIC NANOHYBRID NON-VOLATILE MEMORY CAPACITOR, ORGANIC-INORGANIC NANOHYBRID NON-VOLATILE MEMORY TRANSISTOR, AND PREPARING METHOD OF THE SAME}
본원은, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터 제조 방법 및 그에 의한 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 그리고, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법 및 그에 의한 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터에 관한 것이다.
차세대 전자 디바이스를 위한 신생 기술로서 제공되는 플렉서블 전자공학은 우리 삶 중에 다양한 분야에서 상업적으로 중요한 영향력을 미칠 것으로 예상되어 최근 다수의 연구가 진행되고 있다. 강성 기재를 플렉서블(flexible)한 기재로 대체함으로써 전파식별(radio frequency identification = RFID) 태그, 센서, 종이 디스플레이, 착용 가능한 디바이스, 구부러진 물체 상에 회로를 형성하는 것 등에 다양한 응용이 가능하다. 고성능 응용을 위한 플렉서블 전자공학에 대한 추가 과제는 공정이 더 낮은 온도에서 수행될 수 있는 신 물질을 개발하는 것이다. 상기 과제는 값이 저렴하고, 저온 공정이 가능한 대체 물질, 예를 들어, 유기 물질에 대한 관심을 상승시켰다. 이에, 다수의 유기 재료 물질이 유기 태양 전지, 발광 다이오드(LED), 박막 트랜지스터(TFTs), 및 메모리와 같은 다양한 플렉서블 전자공학에 활용되었다.
정보 기술 (IT) 시대에 있어, 데이터 저장 매체가 점점 중요한 쟁점으로 부각 되고 있으며, 이에 고성능, 저비용, 및 우수한 신뢰성을 가진 저전력 플렉서블 메모리 기술에 대한 요구가 증가하고 있다. 특히, 유기 비휘발성 메모리 트랜지스터(organic nonvolatile memory transistors = ONMTs)는 스위칭 및 데이터 저장의 이원적인 기능성으로 인해 큰 주목을 받고 있다. 상기 ONMTs는 플로팅 게이트, 폴리머 일렉트릿(electret), 및 강유전성 유기 전계효과 트랜지스터로서 응용되고 있다. 일반적으로, 폴리머-기반 일렉트릿 및 강유전성 ONMTs가 낮은 이동도(<0.1 cm2/Vs)를 가지는 비교적 고전압 범위 (>15 V)에서 작동하는 반면, 플로팅-게이트 메모리 트랜지스터는 저 전압 범위에서 터널링과 전하 트랩층을 개질(modify)함으로써 조절된 고성능으로 인해 가장 폭넓게 연구되고 있는 메모리 장치이다. 플렉서블 전자공학을 위한 유기 물질이 제한된 열적/기계적 안정성을 가지고 있기 때문에 상기 ONMTs의 신뢰성 및 열 안정성을 추가로 개선할 필요가 있다.
유기 전자 디바이스 중에서도 저전력 플렉서블 메모리 기술에 대한 연구가 지속되고 있으나, 현재 시점에서는 신뢰성 및 열 안정성이 개선될 필요가 있다. 또한, 플렉서블 전자공학에서 언급되는 플렉서블 기재는 대부분 고분자로 구성되어 있기 때문에, 일반적인 반도체 공정에서의 고온 프로세스를 견디기 어려운 문제가 있다. 따라서, 플렉서블 기재 상에 형성되는 플렉서블 메모리 소자를 제조하기 위한 공정은 플렉서블 기재의 변형이 시작되는 온도 미만의 저온에서 수행될 필요가 있다. 상기 플렉서블 기재 상에 형성되는 상기 유기-무기 박막층의 열적 및 기계적 안정성 또한 원자 및 분자층의 정확한 제어를 통해 담보될 필요가 있다.
대한민국 등록특허 제 10-066760 호에서는, 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법에 대해서 개시하고 있다. 보다 구체적으로, 상기 특허 문헌에는 유기-무기 절연층/금속/유기-무기 절연층의 메모리 삼중층을 포함하는 메모리 소자가 개시되어 있다. 상기 절연층은, 유기물의 경우 스핀 코팅 및 열 증착법에 의해, 무기물의 경우 스퍼터링법에 의해 형성된다. 그러나, 상기 방법들은 플렉서블 기재에 적합하지 않은 고온 공정을 포함하고 있으며, 무기층과 유기층의 계면 접합이 불안정하게 형성되어 전자의 이동도를 저하시키는 등의 단점이 있을 뿐만 아니라, 박막층을 원자 또는 분자 단위로 정밀하게 제어하기 어렵다. 따라서 상기 특허 문헌에 기재된 제조방법은 보다 균일하고 치밀하게 박막층을 형성하기 어렵다. 또한, 상기 제조방법에 의하여 형성된 유기 박막 트랜지스터가 집적회로를 구성하는 경우, 개별적으로 형성된 트랜지스터들의 성능의 편차가 발생하는 문제가 있다.
본원은, 저온에서 원자층 증착법(Atomic Layer Deposition = ALD), 분자층 증착법(Molecular Layer Deposition = MLD), 또는 분자층 증착-원자층 증착법(MLD-ALD)을 이용한, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법 및 그에 의한 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 그리고, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법 및 그에 의한 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터를 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 기술한 과제로 제한되지 않으며, 기술되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 기재 상에 유기-무기 나노하이브리드 터널링층(tunneling layer)을 형성하는 단계; 상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층(charge trap layer)을 형성하는 단계; 및 상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계를 포함하고, 상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법(Atomic Layer Deposition = ALD), 분자층 증착법(Molecular Layer Deposition = MLD), 또는 분자층 증착-원자층 증착법(MLD-ALD)에 의해 형성되는 것인, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법을 제공한다.
본원의 제 2 측면은, 기재 상에 형성되는 유기-무기 나노하이브리드 터널링층; 상기 유기-무기 나노하이브리드 터널링층 상에 형성된 전하트랩층; 및 상기 전하트랩층 상에 형성된 유기-무기 나노하이브리드 절연층을 포함하며, 상기 본원의 제 1 측면의 방법에 의해 제조되는, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터를 제공한다.
본원의 제 3 측면은, 기재 상에 서로 이격된 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 소오스 전극 및 상기 드레인 전극 사이 및 상기 기재 상에 반도체 채널층을 형성하는 단계; 상기 반도체 채널층 상에 유기-무기 나노하이브리드 터널링층을 형성하는 단계; 상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층을 형성하는 단계; 상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계; 상기 유기-무기 나노하이브리드 절연층 상에 정공 주입층을 형성하는 단계; 및 상기 정공 주입층 상에 게이트 전극을 형성하는 단계를 포함하고, 상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법, 분자층 증착법, 또는 분자층 증착-원자층 증착법에 의해 형성되는 것인, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법을 제공한다.
본원의 제 4 측면은, 상기 본원의 제 3 측면의 방법에 의해 제조되는, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터를 제공한다.
본원에 의하여, 원자 또는 분자 단위로 정밀하게 제어된 유기-무기 나노하이브리드 박막층을 포함하는 비휘발성 메모리 캐패시터 또는 비휘발성 메모리 트랜지스터를 포함하는 소자를 제조할 수 있다. 상기 소자를 하나의 셀로 하고, 전극 및 제어부 등을 플렉서블 기재 상에 추가로 형성하여 비휘발성 메모리 집적 회로 등을 제조할 수 있다. 또한, 플렉서블 디스플레이에 응용 가능하다.
상기 박막을 정밀하게 제어하기 위한 방법인 분자층 증착(molecular layer deposition = MLD) 법은 고품질의 자기조립 유기층(self-assebled organic layers = SAOL)을 형성하기 위한 기상 상(phase) 증착 방법이다. 상기 분자층 증착법은 진공 조건 하에서 자기조립다층박막(layer-by-layer = LBL) 성장 공정이고, 원자층 증착(atomic layer deposition = ALD) 법과 상호 호환적일 수 있다. 상기 ALD 방법에 결합된 MLD (MLD-ALD) 법 은 플렉서블 기재에 적용 가능한 약 150℃ 이하의 저온에서 수행될 수 있으며, 상기 MLD-ALD법에 의해 적절한 막 두께, 높은 균일성, 뛰어난 정형성, 우수한 재현성, 다수층 공정 안정성, 뚜렷한 계면, 및 우수한 품질을 가지는 유기-무기 나노하이브리드 박막의 제조가 가능하다. 상기 유기-무기 나노하이브리드 박막은 무기 복합체의 우수한 광학적, 전기적, 자기적 특성, 안정성과 유기 복합체의 구조적 유연성 모두를 제공하기 때문에 플렉서블 반도체 재료로서 유망하다.
도 1은 본원의 일 구현예에 따른 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 개략도이다.
도 2는 본원의 일 실시예에 따른 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 (a) 개략도, (b) HRTEM 이미지, 및 (c) 에너지 밴드 다이어그램을 나타낸 것이다.
도 3은 본원의 일 실시예에 따른 140℃ 에서 성장된 ZnO:Cu 막의 (a) XP 스펙트럼 조사(Cu 5.44 % , O 46.60 % , Zn 47.96 %), (b) Cu (2p) 영역의 고해상도 XP 스펙트럼, 및 (c) Cu(LMM) 영역의 오제이(Auger) 스펙트럼을 나타낸 것이다.
도 4는 본원의 일 실시예에 따른 (a) ZnO:Cu 전하 트랩층을 가지는 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터 및 ZnO:Cu 전하 트랩층을 가지지 않는 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 고주파수 (1 MHz) C-V 특성, (b) C-V 관계로부터 측정된 스윕 게이트 전압의 함수로서 플랫밴드 전압 변위, 및 (c) 메모리 캐패시턴스 유지 특성을 나타낸 것이다.
도 5는 본원의 일 실시예에 따른 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 (a) 메모리 TFT 의 개략적 구조, (b) 제조된 플렉서블 기재 상에 형성된 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 사진, (c) 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 전달 특성, 및 (d) 기준 조건에서의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 ID-VD 출력 특성을 나타낸 것이다.
도 6은 본원의 일 실시예에 따른 (a) 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 안정한 ID 유지 특성, 및 (b) 주기적 펄스로 획득된 동적 ID 유지 거동을 나타낸 것이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원의 제 1 측면은,
기재 상에 유기-무기 나노하이브리드 터널링층(tunneling layer)을 형성하는 단계;
상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층(charge trap layer)을 형성하는 단계; 및
상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계.
또한, 상기 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조방법에 있어서, 상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법(Atomic Layer Deposition = ALD), 분자층 증착법(Molecular Layer Deposition = MLD), 또는 분자층 증착-원자층 증착법(MLD-ALD)에 의해 형성되는 것인, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조방법을 제공한다.
본원의 일 구현예에 따르면, 상기 유기-무기 나노하이브리드 터널링층은, 상기 기재 상에 말단 C=C 기를 함유하는 자기조립유기층(self-assembled organic layer = SAOL)을 형성하고, 오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고, 상기 자기조립유기층의 -COOH 말단기와 제 1 금속-함유 전구체 및 물을 반응시켜 제 1 금속산화물층을 형성하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전하 트랩층은, 제 2 금속-함유 전구체 및 물을 반응시켜 제 2 금속산화물층을 형성하고, 상기 제 2 금속산화물층을 금속에 의하여 도핑하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 유기-무기 나노하이브리드 절연층은, 상기 전하 트랩층 상에 말단 C=C 기를 함유하는 자기조립유기층을 형성하고, 오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고, 상기 자기조립유기층의 -COOH 말단기와 제 3 금속-함유 전구체 및 물을 반응시켜 제 3 금속산화물층을 형성하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 단계들은 각각 약 150℃ 이하, 예를 들어, 각각 약 0℃ 내지 약 150℃, 약 10℃ 내지 약 150℃, 약 20℃ 내지 약 150℃, 약 30℃ 내지 약 150℃, 약 40℃ 내지 약 150℃, 약 50℃ 내지 약 150℃, 약 0℃ 내지 약 140℃, 약 10℃ 내지 약 140℃, 약 20℃ 내지 약 140℃, 약 30℃ 내지 약 140℃, 약 40℃ 내지 약 140℃, 또는 약 50℃ 내지 약 140℃에서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 기재는 플렉서블 기재, 웨이퍼(wafer), 또는 유리 기판(glass substrate)을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 플렉서블 기재는, 예를 들어, 폴리에테르설폰(polyethersulfone = PES), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate = PET), 폴리에틸렌나프탈레이트(polyethylenenaphthalate = PEN), 폴리이미드(polyimide = PI), 폴리에테르에테르케톤(polyetheretherketone = PEEK), 폴리노보넨(polynorbonene), 폴리카보네이트(polycarbonate = PC), 폴리아릴레이트(polyarylate = PAR), 폴리에테르이미드(polyetherimide), 폴리아미드이미드(polyamideimide), 폴리아미드(polyamide), 폴리페닐렌설파이드(polyphenylene sulfide) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 내지 제 3 금속-함유 전구체는 각각 독립적으로 알루미늄, 지르코늄, 티타늄, 아연 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 함유하는 전구체를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 제 2 측면은, 기재 상에 형성되는 유기-무기 나노하이브리드 터널링층; 상기 유기-무기 나노하이브리드 터널링층 상에 형성된 전하 트랩층; 및 상기 전하 트랩층 상에 형성된 유기-무기 나노하이브리드 절연층을 포함하며, 상기 본원의 제 1측면의 방법에 의해 제조되는, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터를 제공한다.
본원의 일 구현예에 따르면, 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터는 상기 유기-무기 나노하이브리드 절연층 상에 형성된 전극층을 추가 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 전극층은, 예를 들어, Al, Cu, Au, Ag, Pt, Pd, Ti, W, Si, Ge, Ga, As, In, P, N, V, Fe, Co, Ni, Zn, Mn, Mo, Zr, Ta, Hf, Ir, Rh, Ru, Fe, Y, Nb, Mg, Ga, Pb, C 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 제 3 측면은,
기재 상에 서로 이격된 소오스 전극 및 드레인 전극을 형성하는 단계;
상기 소오스 전극 및 상기 드레인 전극 사이 및 상기 기재 상에 반도체 채널층을 형성하는 단계;
상기 반도체 채널층 상에 유기-무기 나노하이브리드 터널링층을 형성하는 단계;
상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층을 형성하는 단계;
상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계;
상기 유기-무기 나노하이브리드 절연층 상에 정공 주입층을 형성하는 단계; 및
상기 정공 주입층 상에 게이트 전극을 형성하는 단계를 포함하고,
상기 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법에 있어서, 상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법, 분자층 증착법, 또는 분자층 증착-원자층 증착법에 의해 형성되는 것인, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법을 제공한다.
본원의 일 구현예에 따르면, 상기 유기-무기 나노하이브리드 터널링층은, 상기 기재 상에 말단 C=C 기를 함유하는 자기조립유기층을 형성하고, 오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고, 상기 자기조립유기층의 -COOH 말단기와 제 1 금속-함유 전구체 및 물을 반응시켜 제 1 금속산화물층을 형성하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전하 트랩층은, 제 2 금속-함유 전구체 및 물을 반응시켜 제 2 금속산화물층을 형성하고, 상기 제 2 금속산화물층을 금속에 의하여 도핑하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 유기-무기 나노하이브리드 절연층은, 상기 전하 트랩층 상에 말단 C=C 기를 함유하는 자기조립유기층을 형성하고, 오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고, 상기 자기조립유기층의 -COOH 말단기와 제 3 금속-함유 전구체 및 물을 반응시켜 제 3 금속산화물층을 형성하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 단계들은, 약 150℃ 이하, 예를 들어, 각각 약 0℃ 내지 약 150℃, 약 10℃ 내지 약 150℃, 약 20℃ 내지 약 150℃, 약 30℃ 내지 약 150℃, 약 40℃ 내지 약 150℃, 약 50℃ 내지 약 150℃, 약 0℃ 내지 약 140℃, 약 10℃ 내지 약 140℃, 약 20℃ 내지 약 140℃, 약 30℃ 내지 약 140℃, 약 40℃ 내지 약 140℃, 또는 약 50℃ 내지 약 140℃에서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 기재는 플렉서블 기재, 웨이퍼, 또는 유리 기판을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 플렉서블 기재는 폴리에테르설폰, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리에테르에테르케톤, 폴리노보넨, 폴리카보네이트, 폴리아릴레이트, 폴리에테르이미드, 폴리아미드이미드, 폴리아미드, 폴리페닐렌설파이드 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 정공 주입층은 유기 반도체를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 유기 반도체는 펜타센, 테트라센, 나프타센, 안트라센, 올리고 페닐렌, 올리고 티오펜, 올리고 플루오렌, 프탈로시아닌, 루브렌, 풀러렌, 폴리아세틸렌 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 반도체 채널층은 산화아연-가교결합된 폴리디아세틸렌(zinc oxide cross-linked polydiacetylene)을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 제 4 측면은, 상기 본원의 제 3 측면의 방법에 의해 제조되는, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터를 제공한다.
이하, 본원의 일 구현예를 도 1을 참조하여 설명하나, 본원의 기술개념에 해당하는 것이면 어떤 형태이든지 응용 가능하므로, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따른 상기 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터는, 도 1에 나타낸 바와 같이, 기재(100), 소오스 전극(110), 드레인 전극(120), 반도체 채널층(130), 유기-무기 나노하이브리드 터널링층(140), 전하 트랩층(150), 유기-무기 나노하이브리드 절연층(160), 정공 주입층(170), 게이트 전극(180)을 포함할 수 있다.
상기 기재(100)는 플렉서블 기재, 웨이퍼, 유리 기판일 수 있으나, 이에 제한되는 것은 아니다. 상기 플렉서블 기재로서 폴리에테르설폰, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리에테르에테르케톤, 폴리노보넨, 폴리카보네이트, 폴리아릴레이트, 폴리에테르이미드, 폴리아미드이미드, 폴리아미드, 폴리페닐렌설파이드 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 필름 또는 시트를 사용할 수 있으나, 이에 제한되는 것은 아니다.
상기 소오스 전극(110) 및 상기 드레인 전극(120)은 각각 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 또는 팔라듐(Pd)을 포함하는 금속일 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 소오스 전극(110) 및 드레인 전극(120)은, 예를 들어, 스퍼터링법(sputtering), 열 증착법(thermal evaporation), 또는 화학기상증착법(chemical vapor deposition)에 의해 상기 기재(100) 상에 마스크를 사용하여 패터닝하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 소오스 전극(110) 및 상기 드레인 전극(120)의 두께는, 예를 들어, 약 100 nm 이하, 약 90 nm 이하, 약 80 nm 이하, 약 70 nm 이하, 약 60 nm 이하, 약 50 nm 이하, 약 40 nm 이하, 약 30 nm 이하, 또는 약 20 nm 이하일 수 있으나, 이에 제한되는 것은 아니다.
상기 반도체 채널층(130)은, 예를 들어, 산화아연-가교결합된 폴리디아세틸렌(zinc oxide cross-linked polydiacetylene, ZnOPDA)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에 있어서, 상기 ZnOPDA는 약 140℃ 에서 분자층증착법 (MLD)을 이용하여 하기의 3 단계를 반복함으로써 형성할 수 있다:
1 단계: 기재의 표면 상에 디에틸아연 (DEZ)을 흡착시킴;
2 단계: DEZ 상에 헥사다이인 디올 (hexadiyne diol, HDD)을 적층하여 리간드-교환 반응을 수행함;
3 단계: UV를 조사하여 디아세틸렌 분자의 중합반응을 일으켜 산화 아연-가교결합된 폴리디아세틸렌 (ZnOPDA) 단일층을 형성
상기 ZnOPDA 박막은 DEZ와 HDD를 적층하고, UV 중합반응을 거쳐 단일층을 형성하는 과정을 반복하여 제조 가능하다. 상기 반도체 채널층(130)의 두께는, 예를 들어, 약 100 nm 이하, 약 90 nm 이하, 약 80 nm 이하, 약 70 nm 이하, 약 60 nm 이하, 약 50 nm 이하, 약 40 nm 이하, 약 30 nm 이하, 또는 약 20 nm 이하일 수 있으나, 이에 제한되는 것은 아니다.
상기 유기-무기 나노하이브리드 터널링층(140) 및 상기 유기-무기 나노하이브리드 절연층(160) 각각은 분자층 증착법, 원자층 증착법, 또는 분자층 증착-원자층 증착법을 이용하여 형성될 수 있다. 예를 들어, 상기 유기-무기 나노하이브리드 터널링층(140) 및 상기 유기-무기 나노하이브리드 절연층(160) 각각은, 말단 C=C 기를 함유하는 자기조립유기층을 형성하고, 오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고, 상기 자기조립유기층의 -COOH 말단기와 각각 제 1 금속-함유 전구체 및 제 3 금속-함유 전구체와 물을 반응시켜 제 1 금속산화물층 및 제 3 금속산화물층 각각 형성하는 것을 포함하는 공정에 의하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 제 1 금속-함유 전구체, 상기 제 2 금속-함유 전구체, 및 상기 제 3 금속-함유 전구체 각각은, 예를 들어, 알루미늄 하이드록사이드(aluminium hydroxide), 지르코늄 하이드록사이드(zirconium hydroxide), 티타늄 하이드록사이드(titanium hydroxide), 아연 하이드록사이드(zinc hydroxide), 또는 디에틸아연(diethylzinc)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 자기 조립 유기층은 약 140℃에서 p-형 Si (100) 기재 상에 알루미늄 하이드록사이드(AlOx) 및 7-옥테닐트리클로로실란(7-OTS)을 사용하는 분자층 증착법에 의해 증착하는 것에 의해 형성될 수 있다. 상기 분자층 증착법은, 7-옥테닐트리클로로실란을 사용한 알켄-말단 자기 조립 유기 층(SAOL)을 형성하고, 상기 SAOL의 말단 C=C 기를 오존을 사용하여 카르복실기로 변환시키고, 이어서 트리메틸알루미늄(TMA) 및 물을 사용하여 상기 SAOL의 COOH-말단과 알루미늄 하이드록실기를 활성화함으로써 수행될 수 있다. 또한, 상기 유기-무기 나노하이브리드 터널링층(140) 또는 유기-무기 나노하이브리드 절연층(160)의 두께는, 예를 들어, 약 100 nm 이하, 약 90 nm 이하, 약 80 nm 이하, 약 70 nm 이하, 약 60 nm 이하, 약 50 nm 이하, 약 40 nm 이하, 약 30 nm 이하, 또는 약 20 nm 이하일 수 있다.
상기 전하 트랩층(150)은 제 2 금속-함유 전구체 및 물을 반응시켜 제 2 금속산화물층을 형성하고, 상기 제 2 금속산화물층을 금속에 의하여 도핑하는 것을 포함하는 공정에 의하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 전하 트랩층(150)은 구리 금속이 도핑된 산화아연층(ZnO:Cu)을 포함하는 것일 수 있으나, 이에 제한된 것은 아니다. 상기 전하 트랩층(150)은 상기 유기-무기 나노하이브리드 절연층(140) 상에 원자층 증착법에 의해 형성할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 구리 금속이 도핑된 산화아연층(ZnO:Cu)의 산화아연(ZnO)층은 상기 제 2 금속-함유 전구체로서 디에틸아연(diethylzinc = DEZ)와 H2O의 혼합물을 증착함으로써 형성될 수 있으나, 이에 제한되는 것은 아니다. 이어서, 상기 산화아연(ZnO)층을 금속을 사용하여 도핑할 수 있으며, 예를 들어, 구리 디메틸아미노-2-프로폭사이드(copper dimethylamino-2-propoxide)를 이용하여 Cu를 도핑할 수 있으나, 이에 제한되는 것은 아니다. 증착 온도는 약 140℃ 이고, ZnO 및 Cu 층을 교대로 증착할 수 있으나, 이에 제한되는 것은 아니다. 즉, 상기 DEZ 와 H2O를 주입하여 상기 ZnO 층을 형성하고, 구리 디메틸아미노-2-프로폭사이드 전구체를 주입하여, DEZ와의 리간드 교환 반응에 의해 상기 ZnO 층 내에 Cu를 도핑할 수 있으나, 이에 제한되는 것은 아니다. 상기 전하 트랩층(150)의 두께는, 예를 들어, 약 100 nm 이하, 약 90 nm 이하, 약 80 nm 이하, 약 70 nm 이하, 약 60 nm 이하, 약 50 nm 이하, 약 40 nm 이하, 약 30 nm 이하, 또는 약 20 nm 이하일 수 있다.
상기 정공 주입층(170)은 유기 반도체를 포함하여 형성될 수 있으며, 상기 유기 반도체는, 예를 들어, 펜타센, 테트라센, 나프타센, 안트라센, 올리고 페닐렌, 올리고 티오펜, 올리고 플루오렌, 프탈로시아닌, 루브렌, 풀러렌, 또는 폴리아세틸렌을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 정공 주입층(170)은 분자층 증착법, 화학기상증착법, 또는 유기물을 코팅하는 일반적인 방법을 사용하여 형성할 수 있다. 상기 정공 주입층(170)의 두께는, 예를 들어, 약 100 nm 이하, 약 90 nm 이하, 약 80 nm 이하, 약 70 nm 이하, 약 60 nm 이하, 약 50 nm 이하, 약 40 nm 이하, 약 30 nm 이하, 또는 약 20 nm 이하일 수 있다.
상기 게이트 전극(180)은 금(Au), 알루미늄(Al), 구리(Cu), 백금(Pt), 팔라듐(Pd), 은(Ag), 니켈(Ni), 로듐(Rh)을 포함하는 금속을 사용하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 상기 게이트 전극(180)은, 예를 들어, 상기 정공 주입층(170) 상에 쉐도우 마스크를 이용하여 열 증발법 (thermal evaporation), 스퍼터링법, CVD법, PVD법, 또는 레이저 증발법에 의해 증착 및 패터닝하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 상기 게이트 전극(180)의 두께는, 예를 들어, 약 100 nm 이하, 약 90 nm 이하, 약 80 nm 이하, 약 70 nm 이하, 약 60 nm 이하, 약 50 nm 이하, 약 40 nm 이하, 약 30 nm 이하, 또는 약 20 nm 이하일 수 있다.
상기 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 소오스 전극(110), 드레인 전극(120), 및 게이트 전극(180)은 각각 독립적으로 Al, Cu, Au, Ag, Pt, Pd, Ti, W, Si, Ge, Ga, As, In, P, N, V, Fe, Co, Ni, Zn, Mn, Mo, Zr, Ta, Hf, Ir, Rh, Ru, Fe, Y, Nb, Mg, Ga, Pb, 또는 C를 포함하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
이하에서는 실시예를 이용하여 본원에 대하여 좀더 자세히 설명한다. 그러나, 본원이 이들 실시예에 제한되는 것은 아니다.
[ 실시예 ]
< 실시예 1> 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터
본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터를 도 2a에 도시하였다. ZnO:Cu 전하 트랩층을 가지는 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터를 p-형 Si (100) 기재 상에서 제조하였다. 먼저, 알루미늄 하이드록사이드(AlOx)를 포함하는 약 6 nm 두께의 자기 조립 유기층(SAOL)을 약 140℃에서 p-형 Si (100) 기재 상에 분자층 증착법에 의해 증착하였다. AlOx-SAOL은 상기 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 유기-무기 나노하이브리드 터널링 층에 해당한다. 상기 분자층 증착법은, 7-옥테닐트리클로로실란(7-OTS)을 사용한 알켄(C=C)-말단 자기 조립 유기 층(SAOL)을 형성하고, 상기 SAOL 의 말단 C=C 기를 오존을 사용하여 카르복실기(COOH)로 변환시키고, 이어서 트리메틸 알루미늄(TMA) 및 물을 사용하여 상기 SAOL 의 COOH-말단과 알루미늄 하이드록실기(OH)를 활성화함으로써 수행되었다.
이어서, 약 3 nm 두께의 ZnO:Cu 전하 트랩층을 상기 AlOx-SAOL 유기-무기 나노하이브리드 터널링 층 상에 원자층 증착법에 의해 증착시켰다. 전구체로서 디에틸아연, H2O 및 구리 디메틸아미노-2-프로폭사이드[Cu(dmap)2] 를 이용하였고, 약 140℃ 에서 원자층 증착법에 의해 ZnO 및 Cu 층을 교대로 증착시켰다. 구체적으로, 상기 DEZ 및 H2O와 구리 디메틸아미노-2-프로폭사이드를 교대로 주입하여 상기 ZnO 층을 형성하였고, Cu는 DEZ 를 가지는 [Cu(dmap)2] 의 리간드 교환 반응에 의해 상기 ZnO 층 내에 도핑되었다. 상기 ZnO:Cu 전하 트랩층에서 Cu 함유량은 ZnO 및 Cu 의 원자층 증착 사이클(cycle)의 횟수를 조절함으로써 제어하였으며, 상기 ZnO 및 Cu 의 성장률은 각각 약 1.8 Å/cycle 및 약 0.2 Å/cycle 이었다. 본 실시예에서, 상기 ZnO 및 Cu 의 원자층 증착 사이클은 1:1 비율을 적용하여 수행하였다.
이어서, 유기-무기 나노하이브리드 절연층으로서 약 20 nm 두께의 AlOx-SAOL 를 분자층 증착법에 의해 증착하였다. 마지막으로, 상기 약 20 nm 두께의 AlOx-SAOL 상에 쉐도우 마스크를 통한 열 증착에 의해 약 100 ㎛ 직경의 알루미늄 상부 전극을 증착하였다. 이러한 모든 공정은 플렉서블 기재에 적용가능한 약 150℃ 미만의 온도에서 수행되었다.
도 2b는 p-형 Si 기재 상에 ZnO:Cu 전하 트랩층, AlOx-SAOL 유기-무기 나노하이브리드 터널링층 및 유기-무기 나노하이브리드 절연층으로서 형성된 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 횡단면 HRTEM 이미지를 나타낸 것이다. 도 2a에서 알루미늄 상부 전극을 제외하고, 에폭시로 고정된 샘플의 단면은 각각 약 20 nm의 AlOx-SAOL 유기-무기 나노하이브리드 절연층, 약 3 nm의 ZnO:Cu 전하 트랩층, 약 6 nm의 AlOx-SAOL 유기-무기 나노하이브리드 터널링층을 나타내었다.
도 2c는 상기 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 에너지 밴드 다이어그램이다. 전하가 p-형 Si 기재로부터 유기-무기 나노하이브리드 터널링 층을 통하여 주입된 후, 이어서 전하가 ZnO:Cu 전하 트랩층의 깊은 불순물 에너지 준위에 트랩된 것을 나타낸다. 즉, 상기 비휘발성 메모리 캐패시터 구조에서, 전하가 AlOx-SAOL 유기-무기 나노하이브리드 터널링층과 유기-무기 나노하이브리드 절연층 사이에 존재하는 ZnO:Cu 전하 트랩층의 내부에 갇힘으로써 비휘발성 메모리 효과가 나타남을 알 수 있다.
도 3a 및 도 3b는 XPS (X-ray photoelectron spectroscopy)를 사용하여, 약 140℃ 에서 성장한 ZnO:Cu 막을 분석한 것이다. 도 3a는 Ar+ 이온 스퍼터링에 의해 그 표면이 세척된 약 50 nm 두께의 ZnO:Cu 막에 대한 스펙트럼을 나타낸 것이다. 상기 스펙트럼에는 아연, 산소 및 구리에 해당하는 광전자 및 오제이 전자(Auger electron) 피크가 분명하게 나타나고 있다. 상기 ZnO:Cu 막의 Zn 2p 및 O 1s 피크의 면적 비율은 ZnO 단결정의 비율과 같았다. 또한, 상기 ZnO:Cu 막 중에 Cu 의 원자 농도는 약 5.4 at.% 이었다. 도 3b 및 도 3c에 나타난 바와 같이, Cu 2p 및 Cu LMM (LMM : 원자의 전자 껍질 중 L 껍질과 M 껍질 사이의 전이)의 피크 위치는 구리가 금속 상태로 존재한다는 것을 증명한다.
도 4a는 ZnO:Cu 전하 트랩층을 가지는 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터 및 ZnO:Cu 전하 트랩층을 가지지 않는 것의 고주파수 (1 MHz) C-V 특성이다. 지속 시간 (holding time)은 C-V 측정 동안 1 초였다. 상기 실험에서 측정된 전압 (V)과 캐패시턴스 (C)를 x-y축을 가지는 그래프로 표시하게 되면, + 전압 인가 (positive bias)시와 - 전압 인가(negative bias)시에 그려진 c-v곡선의 모양 (전압 시프트 (voltage shift))이 사각형으로 나타나는 데, 이를 메모리 윈도우라고 한다. 상기 메모리 윈도우는 측정 주파수 (미도시)와 관계가 없으며, 이것은 메모리 효과가 인터페이스에 트랩된 전하에 의한 것이 아님을 의미한다. ±1 V 스윕 게이트 전압 (sweep gate voltage)에 의해서는 메모리 윈도우가 나타나지 않았다. ±5 V의 스윕 게이트 전압에 의해, 1.8 V의 메모리 윈도우를 관찰하였다. ZnO:Cu 전하 트랩 층이 없는 AlOx-SAOL 필름에서는 메모리 윈도우가 ±15 V의 스윕 게이트 전압까지도 관찰되지 않은 반면, 상기 비휘발성 메모리 캐패시터의 메모리 윈도우는 ±15 V의 스윕 게이트 전압에서, 14.1 V로 나타났다. 상기 14.1 V의 메모리 윈도우는 ZnO:Cu 전하 트랩층에서 일어나는 전하의 저장에 의한 것이다. 상기 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터는 넓은 범위의 메모리 윈도우를 가지며, 이러한 특성에 의해 상기 비휘발성 메모리 캐패시터는 저전력 소비를 가지는 메모리 소자로서 응용될 수 있다.
유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 특성 분석
본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 스윕 게이트 전압(sweep gate voltage, x축)과 플랫밴드 전압 변위(flatband voltage shift, ΔVFB, y축)의 상관관계를 도 4b에 도시하였다. 상기 ΔVFB 가 ±1 에서 ±15 V로 증가함에 따라, 스윕 게이트 전압의 차이도 동시에 증가했다. 상기 비휘발성 메모리 캐패시터의 ΔVFB는 게이트 전압 스윕이 네거티브 변위 (-0.6 V 에서 -4.8 V)보다 포지티브 변위 (-0.5 V 에서 9.3 V)에서 더 크게 변화하였다. 상기 포지티브 및 네거티브 ΔVFB는 각각 전자 트래핑 (electron trapping) 및 정공 트래핑 (hole trapping) 효과의 관점에서 이해될 수 있다. 네거티브 바이어스가 인가될 때, 축적된 정공은 p-형 Si 기재로부터 ZnO:Cu 전하 트랩층으로 주입된다. 포지티브 바이어스가 인가될 때, 전자는 Si 기재의 반대층에서 ZnO:Cu 전하 트랩층 (정공 디트랩핑에 해당됨)으로 주입된다. 상기 포지티브 ΔVFB 가 크게 나타난 것은 전자 하전이 정공보다 본 실시예 샘플에서 우세한 것을 나타낸다.
도 4c는 +15 V의 스윕 게이트 전압을 1 ms 동안 가하는 것인, 기록 / 삭제 프로그램을 행한 이후의 ΔVFB를 보여준다. 초기 ΔVFB는 약 14.1 V 였고, 105 초 후에는 약 11.9 V를 기록하였다. 이 결과는, 상기 프로그래밍 조건 하에서 장기적이며 안정적인 전하 유지 효과가 ZnO:Cu 층에 깊게 트랩된 전하로 인해 일어난 것임을 시사한다. 외삽법(extrapolation)을 이용하여 10년 후의 ΔVFB 값이 10.2 V가 될 것임을 추정할 수 있다.
< 실시예 2> 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터
도 5a는 본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 개략도를 보여준다. 플라스틱 기재(plastic substrate) 상에 쉐도우 마스크를 사용하여 알루미늄(Al) 소오스 전극 / 드레인 전극을 패터닝하였다. 이어서, 산화 아연 가교 결합 폴리디아세틸렌(ZnOPDA)을 분자층 증착법을 이용하여 약 140℃ 에서 형성하였다. ZnOPDA 층의 형성은 하기 3 단계를 반복하여 형성하였다. 첫 번째로, 기재의 표면 상에 디에틸아연(DEZ)을 흡착시켰다. 두 번째로, DEZ 상에 헥사다이인 디올(hexadiyne diol, HDD)을 올려 리간드-교환 반응을 시켰다. 세 번째로, UV를 조사하여 디아세틸렌 분자의 중합반응을 일으켜 산화 아연 가교 결합 폴리디아세틸렌(ZnOPDA) 단일층을 형성하였다. 상기 산화 아연 가교 결합 폴리디아세틸렌 박막은 DEZ와 HDD를 적층하고, UV 중합반응을 거쳐 단일층을 형성하는 과정을 반복하여 제조하였다. AlOx-SAOL 유기-무기 나노하이브리드 절연층 및 ZnO:Cu 전하 트랩층은 상기 비휘발성 메모리 캐패시터의 제조와 같은 방법을 사용하여 증착하였다. 기록/삭제 과정의 효율을 높이기 위해, 정공 주입층의 역할을 하는 약 20 nm 두께의 펜타센을 AlOx-SAOL층 상에 증착하였다. 마지막으로, 금(Au) 게이트 전극을 펜타센 정공 주입층 상에 열 증발법(thermal evaporation)에 의해 쉐도우 마스크를 이용하여 패터닝하였다. 도 5b는 플라스틱 기재 상에 실제로 제조한 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 사진이다. 즉, 유기 물질과 무기 물질 그리고 금속 전극을 플렉서블 기재 상에 형성하여 제조한 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 어레이이다.
유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 메모리 성능 분석
도 5c는 상기 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 기록(write), 삭제(erase) 특성을 게이트 전압(gate voltage)과 드레인 전류(drain current) 그래프로 나타낸 것이다. 기록은 8 V에서 이루어졌고, 삭제는 -12 V에서 이루어졌으며, 그 후의 게이트 스윕 전압은 -1 V 내지 3 V였다. 전하 주입 메모리 효과가 도 5c의 전달 곡선(transfer curve)에서 분명하게 나타났다. 기록/삭제 펄스가 나타나지 않는 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 전달 곡선이 전형적인 전류-게이트 전압 거동을 보여주는 동안, 드레인 전압(VD)을 3 V로 고정하고, -1 내지 3 V의 스윕 게이트 전압(VG)을 가하여 메모리 윈도우를 관찰하였다. 기록 및 삭제를 위해, +8 V 및 -12 V를 사용하였다. 상기 전압 펄스는 1 초 동안 게이트 전극에 +8 V 또는 -12 V 의 VG를 가하고, 소오스 전극 / 드레인 전극에는 0 V를 인가(ground와 연결)한 것이다. 상기 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 기록 과정 중, 축적된 정공의 일부가 펜타센 정공 주입층 터널로부터 ZnO:Cu 전하 트랩층으로 방출되었다. 이어서, ZnO:Cu 층 중에 형성된 정공이 삭제 과정 중에 펜타센 층으로 다시 방출되었다. ZnO:Cu 전하 트랩층이 정공 주입에 의해 양성적으로 하전되면, n-형 반도체 특성을 지니는 ZnOPDA 층은 ZnO:Cu 전하 트랩층과 같이 정공을 용이하게 트랩할 수 있다. 드레인 전류(ID)는 기록 과정 동안 트랩된 양전하에 의해 상승한 전계에 의해 증가하였다. 이에 따라, 상기 펜타센 정공 주입층에서 ZnO:Cu 전하 트랩층으로의 상기 전하 주입 및 방출은 메모리 효과를 달성할 수 있었다.
삭제 펄스가 -12 V 인 이유는 -8 V가 +8 V와 동일한 전계를 만들지 않았기 때문이다. 이는, 네거티브 게이트 바이어스가 가해진 상황에서 ZnOPDA 및 펜타센층이 전압 분할에 참여하기 때문이다. -12 V 삭제 전압의 전달 곡선은, 트랩된 정공이 효과적으로 같은 전계에 의해 펜타센 층 안으로 방출 수도 있기 때문에 순수한 상태의 전달곡선과 매우 유사하다. 약 10-6 A 레벨의 ID 는 게이트 전압 스윕 동안 1 초의 하전 시간을 가지는 +8 V 게이트 펄스에 의해 획득되었다. 이것은 1 초의 하전 시간을 가지는 -12 V의 삭제 전압에서의 약 1 × 10-9 A 의 ID보다 3배 더 큰 규모이다. 본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터는, 비휘발성 메모리 소자에서 가장 중요한 속성 중 하나인, 약 103 에 달하는 높은 기록/삭제(WR/ER) 전류비를 가진다.
도 5d에 나타난 바와 같이, 본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터에 0 V 내지 3 V의 낮은 동작 바이어스를 가하여, 전형적인 n-형 출력(드레인 전류-드레인 전압 : ID-VD) 곡선을 수득하였다. 상기 출력 곡선은 낮은 VD 레이짐(regime)에서 우수한 선형 및 포화 거동을 보였다. 최대 ID 레벨은 3 V의 일정한 게이트 바이어스 하에서 약 1.6 ㎂ 였다. 전달 및 출력 곡선은 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터가 높은 WR/ER 전류비를 가진 저전압 범위에서 작동할 수 있음을 제시하였다.
도 6a에는 기록 및 삭제 상태 동안의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 정적, 및 동적 전하 유지 거동, 즉, 트랩된 전하 캐리어의 완화 거동을 나타냈다. 상기 정적 유지 측정을 위해, +8 V 또는 -12 V 펄스를 각각 기록 또는 삭제 상태를 만들기 위해 1 초 동안 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터에 인가하였다. 약 103 값을 가지는 WR/ER 전류비의 유지 시간이 103 초 이상을 기록하였다. 기록 및 삭제 상태에서의 두 드레인 전류는 약 103 초에서 감소되기 시작하였다. 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 유지 감소율(decay rate)은 터널링/블로킹 층의 두께를 최적화하거나 상이한 트랩 에너지 레벨로 이어지는 ZnO:Cu 전하 트랩층에서 Cu 함량을 변경하는 것에 의해 달성될 수 있다. 유지 특성의 또 다른 부분으로서, 본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 짧은 펄스 동적 응답이 측정되었다.
도 6b에 나타난 바와 같이, +8 V(기록) 및 -12 V(삭제)의 게이트 펄스(폭 = 100 ms, 5 초 주기) 전압을 가지는 동적 입력 신호가 인가되었고, 동적 WR/ER 전류 응답은 VD = 0.5 V 에서 기록되었다. 반복적인 펄스 작동이 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 유지 성능을 악화시키지 않아, 지속적인 유지 거동을 나타내었다. 상기 WR/ER 전류비는 반복적인 기록 및 삭제 펄스에도 끊임없이 유지되었다. 따라서, 본 실시예의 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터는 플렉서블 전자공학 분야에 용이하게 적용될 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
100: 기재
110: 소오스 전극
120: 드레인 전극
130: 반도체 채널층
140: 유기-무기 나노하이브리드 터널링층
150: 전하 트랩층
160: 유기-무기 나노하이브리드 절연층
170: 정공 주입층
180: 게이트 전극

Claims (20)

  1. 기재 상에 유기-무기 나노하이브리드 터널링층(tunneling layer)을 형성하는 단계;
    상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층(charge trap layer)을 형성하는 단계; 및
    상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계
    를 포함하고,
    상기 유기-무기 나노하이브리드 터널링층은,
    상기 기재 상에 말단 C=C 기를 함유하는 자기조립유기층(self-assembled organic layer = SAOL)을 형성하고,
    오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고,
    상기 자기조립유기층의 -COOH 말단기와 제 1 금속-함유 전구체 및 물을 반응시켜 제 1 금속산화물층을 형성하는 것을 포함하는 공정에 의하여 형성되며,
    상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법(Atomic Layer Deposition = ALD), 분자층 증착법(Molecular Layer Deposition = MLD), 또는 분자층 증착-원자층 증착법(MLD-ALD)에 의해 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 전하 트랩층은,
    제 2 금속-함유 전구체 및 물을 반응시켜 제 2 금속산화물층을 형성하고,
    상기 제 2 금속산화물층을 금속에 의하여 도핑하는 것
    을 포함하는 공정에 의하여 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법.
  4. 제 1 항에 있어서,
    상기 유기-무기 나노하이브리드 절연층은,
    상기 전하 트랩층 상에 말단 C=C 기를 함유하는 자기조립유기층을 형성하고,
    오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고,
    상기 자기조립유기층의 -COOH 말단기와 제 3 금속-함유 전구체 및 물을 반응시켜 제 3 금속산화물층을 형성하는 것
    을 포함하는 공정에 의하여 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법.
  5. 제 1 항에 있어서,
    상기 단계들은 각각 150℃ 이하에서 수행되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법.
  6. 제 1 항에 있어서,
    상기 기재는 플렉서블 기재, 웨이퍼(wafer), 또는 유리 기판(glass substrate)을 포함하는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법.
  7. 제 1 항, 제 3 항, 및 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 내지 제 3 금속-함유 전구체는 각각 독립적으로 알루미늄, 지르코늄, 티타늄, 아연 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 함유하는 전구체를 포함하는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 캐패시터의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기재 상에 서로 이격된 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 소오스 전극 및 상기 드레인 전극 사이 및 상기 기재 상에 반도체 채널층을 형성하는 단계;
    상기 반도체 채널층 상에 유기-무기 나노하이브리드 터널링층을 형성하는 단계;
    상기 유기-무기 나노하이브리드 터널링층 상에 전하 트랩층을 형성하는 단계;
    상기 전하 트랩층 상에 유기-무기 나노하이브리드 절연층을 형성하는 단계;
    상기 유기-무기 나노하이브리드 절연층 상에 정공 주입층을 형성하는 단계; 및
    상기 정공 주입층 상에 게이트 전극을 형성하는 단계
    를 포함하고,
    상기 유기-무기 나노하이브리드 터널링층, 상기 전하 트랩층 및 상기 유기-무기 나노하이브리드 절연층은 각각 독립적으로 원자층 증착법, 분자층 증착법, 또는 분자층 증착-원자층 증착법에 의해 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  12. 제 11 항에 있어서,
    상기 유기-무기 나노하이브리드 터널링층은,
    상기 기재 상에 말단 C=C 기를 함유하는 자기조립유기층을 형성하고,
    오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고,
    상기 자기조립유기층의 -COOH 말단기와 제 1 금속-함유 전구체 및 물을 반응시켜 제 1 금속산화물층을 형성하는 것
    을 포함하는 공정에 의하여 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  13. 제 11 항에 있어서,
    상기 전하 트랩층은,
    제 2 금속-함유 전구체 및 물을 반응시켜 제 2 금속산화물층을 형성하고,
    상기 제 2 금속산화물층을 금속에 의하여 도핑하는 것
    을 포함하는 공정에 의하여 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  14. 제 11 항에 있어서,
    상기 유기-무기 나노하이브리드 절연층은,
    상기 전하 트랩층 상에 말단 C=C 기를 함유하는 자기조립유기층을 형성하고,
    오존을 이용하여 상기 자기조립유기층의 말단 C=C 기를 -COOH로 전환하고,
    상기 자기조립유기층의 -COOH 말단기와 제 3 금속-함유 전구체 및 물을 반응시켜 제 3 금속산화물층을 형성하는 것
    을 포함하는 공정에 의하여 형성되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  15. 제 11 항에 있어서,
    상기 단계들은 각각 150℃ 이하에서 수행되는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  16. 제 11 항에 있어서,
    상기 기재는 플렉서블 기재, 웨이퍼, 또는 유리 기판을 포함하는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  17. 제 11 항에 있어서,
    상기 정공 주입층은 유기 반도체를 포함하는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  18. 제 17 항에 있어서,
    상기 유기 반도체는 펜타센, 테트라센, 나프타센, 안트라센, 올리고 페닐렌, 올리고 티오펜, 올리고 플루오렌, 프탈로시아닌, 루브렌, 풀러렌, 폴리아세틸렌 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  19. 제 11 항에 있어서,
    상기 반도체 채널층은 산화아연-가교결합된 폴리디아세틸렌(zinc oxide cross-linked polydiacetylene)을 포함하는 것인,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터의 제조 방법.
  20. 제 11 항 내지 제 19 항 중 어느 한 항의 방법에 의하여 제조되는,
    유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터.
KR1020110113496A 2011-11-02 2011-11-02 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법 KR101305054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110113496A KR101305054B1 (ko) 2011-11-02 2011-11-02 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110113496A KR101305054B1 (ko) 2011-11-02 2011-11-02 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130048575A KR20130048575A (ko) 2013-05-10
KR101305054B1 true KR101305054B1 (ko) 2013-09-11

Family

ID=48659598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113496A KR101305054B1 (ko) 2011-11-02 2011-11-02 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법

Country Status (1)

Country Link
KR (1) KR101305054B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106835078B (zh) * 2017-01-20 2019-02-01 陕西科技大学 一种陷阱结构Ag/TiO2/Au涂层的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10175267A (ja) * 1996-12-19 1998-06-30 Matsushita Electric Ind Co Ltd 有機超薄膜及びその製造方法
KR20050072182A (ko) * 2004-01-06 2005-07-11 한학수 고기능성 유기-무기 하이브리드 제조방법
KR20060115447A (ko) * 2005-05-06 2006-11-09 학교법인연세대학교 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터
KR20080031594A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 전하 트랩형 메모리 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10175267A (ja) * 1996-12-19 1998-06-30 Matsushita Electric Ind Co Ltd 有機超薄膜及びその製造方法
KR20050072182A (ko) * 2004-01-06 2005-07-11 한학수 고기능성 유기-무기 하이브리드 제조방법
KR20060115447A (ko) * 2005-05-06 2006-11-09 학교법인연세대학교 유무기 하이브리드 솔-젤 용액, 이를 이용하여 제조된유전체 및 이를 구비한 유기박막 트랜지스터
KR20080031594A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 전하 트랩형 메모리 소자

Also Published As

Publication number Publication date
KR20130048575A (ko) 2013-05-10

Similar Documents

Publication Publication Date Title
Halik et al. The potential of molecular self‐assembled monolayers in organic electronic devices
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
Halik et al. Relationship between molecular structure and electrical performance of oligothiophene organic thin film transistors
Park et al. Control of thin ferroelectric polymer films for non-volatile memory applications
Tseng et al. Organic transistor memory with a charge storage molecular double-floating-gate monolayer
JP2007258282A (ja) 半導体装置、半導体装置の製造方法および記憶装置
Chen et al. Recent advances in metal nanoparticle‐based floating gate memory
EP3813132A1 (en) Electronic switching device
Duan et al. Low-power-consumption organic field-effect transistors
KR20130053097A (ko) 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법
Zhang et al. Ambipolar quantum-dot-based low-voltage nonvolatile memory with double floating gates
Tang et al. Strategy for selective printing of gate insulators customized for practical application in organic integrated devices
Kim et al. High‐Performance Flexible Organic Nonvolatile Memories with Outstanding Stability Using Nickel Oxide Nanofloating Gate and Polymer Electret
Liu et al. Advancements in organic nonvolatile memory devices
Han et al. Organic–inorganic nanohybrid nonvolatile memory transistors for flexible electronics
KR101305054B1 (ko) 유기-무기 나노하이브리드 비휘발성 메모리 캐패시터, 유기-무기 나노하이브리드 비휘발성 메모리 트랜지스터 및 이들의 제조 방법
KR101188976B1 (ko) 비휘발성 메모리 소자 및 이를 제조하는 방법
CN117412609A (zh) 基于pm系列宽带隙聚合物和y6受体共混材料体系的有机场效应晶体管存储器及制备方法
CN109494228B (zh) 一种具有多位存储功能的非易失性存储器及其制备方法
US20080248330A1 (en) Dendrimer with triphenylamine core, organic memory device having the same, and manufacturing method thereof
Roy et al. Interfacial Interaction of Absorbate Copper Phthalocyanine with PVDF Based Ferroelectric Polymer Substrates: A Spectroscopic Study
Lee et al. Molecular-scale charge trap medium for organic non-volatile memory transistors
US7772589B1 (en) High performance flexible substrate thin film transistor and method
Salaoru et al. Creating Electrical Bistability Using Nano-bits—Application in 2-Terminal Memory Devices
Wang et al. Nonvolatile memory devices based on organic field-effect transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee