TWI389199B - 用於形成具有自行對準特徵之溝槽金屬氧化物半導體場效電晶體之結構及方法 - Google Patents

用於形成具有自行對準特徵之溝槽金屬氧化物半導體場效電晶體之結構及方法 Download PDF

Info

Publication number
TWI389199B
TWI389199B TW093114091A TW93114091A TWI389199B TW I389199 B TWI389199 B TW I389199B TW 093114091 A TW093114091 A TW 093114091A TW 93114091 A TW93114091 A TW 93114091A TW I389199 B TWI389199 B TW I389199B
Authority
TW
Taiwan
Prior art keywords
layer
trench
region
forming
trenches
Prior art date
Application number
TW093114091A
Other languages
English (en)
Other versions
TW200428523A (en
Inventor
Robert Herrick
Becky Losee
Dean Probst
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33450258&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI389199(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200428523A publication Critical patent/TW200428523A/zh
Application granted granted Critical
Publication of TWI389199B publication Critical patent/TWI389199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

用於形成具有自行對準特徵之溝槽金屬氧化物半導體場效電晶體之結構及方法 發明領域
本發明係有關於半導體MOSFET技術，尤係關於具有自行對準細構的溝槽式MOSFET。
功率金屬氧化物半導體場效應電晶體(MOSFET)在半導體產業中早已泛所公知。有一種功率MOSFET是為垂直傳導式溝槽MOSFET。一該等MOSFET的截面圖係如第1圖所示。該MOSFET 100具有溝槽111等各包含一多晶矽閘極112被一閘極介電質110來與本體區114隔絕。源極區116等係設在溝槽111的兩側。介電層120會隔絕閘極112與覆蓋的金屬層126。基材區102會形成該MOSFET 100的汲極。
當該MOSFET 100被偏壓在on狀態時，電流會垂向地流通於源極區116和基材102之間。該MOSFET 100在on狀態的電流容量係為其汲極對源極電阻(RdSon)的函數。為改善該MOSFET的電流容量，乃必需減少該RdSon。一種減少該溝槽MOSFET之RdSon的方法為增加該溝槽的密度(即增加每單位面積的溝槽數目)。此可藉減少胞元間距而來達成。但是，減少MOSFET的胞元間距會受該MOSFET胞元的特定結構與用來製造該MOSFET的特定製法所限制。欲減少該胞元間隙亦會由於製造技術的限制，例如用來解析之光微影工具的最小關鍵尺寸，及設計規則所指定之不同胞元區間的最小所需間隔，及對準失誤容差等，而會有更多的困難 存在。
會決定該溝槽MOSFET 100的最小胞元間距之各種尺寸乃被示於第1圖中。尺寸A係用來解析之光微影工具的最小溝槽寬度；尺寸B係用來解析之光微影工具的最小接觸開孔；尺寸C係設計規則所指定之溝槽與觸點的小間隔；而尺寸D係為該觸點定位失誤容差或觸點對準失誤容差。故該MOSFET 100的最小胞元間距會等於A+B+2C+2D。欲減少任何該等尺寸而不使該製程技術複雜化實難以達成。
故，最好能有一種可減少溝槽MOSFET之胞元間距而不會增加其製程複雜度的新方法。
 發明概要
依據本發明之一實施例，一種半導體裝置係如下來製成。一矽層上之矽能被除去的曝露表面區域會被界定。該矽層的一部份會被除掉來形成一溝槽的中間部段，其會由該矽層的曝露表面區域伸入該矽層內。該矽層上之矽能被除去的添加曝露表面區域亦會被界定。該矽層之此等添加曝露部份亦會被除掉來形成該溝槽的外側部段，而使該溝槽的外側部段由該矽層的添加曝露表面區域伸入該矽層內。該溝槽的中間部段會比該外側部段更深地伸入該矽層內。
在另一實施例中，一閘極電極會被製成而部份地充填該溝槽至該外側部段下方。
在另一實施例中，該矽層包含一本體區。雜質會被植 入而在該本體區內形成一第一區。該第一區會沿該本體區的表面延伸，而直接位於該溝槽的外側部段底下。
在另一實施例中，有一介電層會被製成而僅延伸佈設在該溝槽的頂面上。曝露的矽將會被除去，直到(i)在該第一區中，只有直接位於溝槽外側部段底下的部份會被保留，該第一區的保留部份會形成該半導體裝置的源極區；且(ii)該本體區的表面區域會被曝露出來為止。
在另一實施例中，該介電層的側壁會被曝露。該介電層之曝露的側壁以及各源極區的曝露側壁將會一起形成一可接觸該本體區和源極區之接觸開孔的側壁。
依據本發明的另一實施例，一種半導體裝置係如下來製成。一阻罩層會覆設在一矽層上。該阻罩層具有一開孔，可由此曝露該矽層之一表面區域。該矽層會被經由該阻罩層開孔來等向性蝕刻而除去該矽層之一碗狀部份。該碗狀部份具有一中間部份會沿循該矽層的曝露區域，以及外側部份等會直接在該阻罩層底下延伸。被除去之矽層的外側部份會在該阻罩層的正下方延伸，而形成一溝槽的外側部段。該矽層的添加部份亦會經由該阻罩層開孔來被除去而形成該溝槽的中間部段，其會比該溝槽的外側部段更深地伸入該矽層內。
依據本發明的又另一實施例，一種半導體裝置係如下地製成。多數的溝槽會被設在一矽層中。一第一種導電性的第一區會被設在該矽層中。一絕緣層會被製成而充填各溝槽的上部。曝露的矽會被除去，直到至少：(i)在各溝槽 內的絕緣層之一邊緣曝現；及(ii)在該第一區中，僅有鄰接於各溝槽側壁的部份被保留。該第一區鄰接於各溝槽側壁的保留部份會形成該半導體裝置的源極區。
依據本發明之另一實施例。該半導體裝置係在一矽層中含有一溝槽。一源級區設在該矽層中而鄰接於該溝槽之各側壁。該等溝槽側壁會被沿著該矽層來成型，而使該等側壁在靠近溝槽頂部處擴展張開，並直接延伸在各源極區的至少一部份上方。
在另一實施例中，一閘極電極會部份充填該溝槽，並沿該溝槽的側壁來疊覆各源極區。一絕緣層會設在該閘極電極上而完全填滿該溝槽的剩餘部份。在該溝槽內之絕緣層的側壁會與一對應源極區的側壁一起來形成一接觸孔的側壁，經由此接觸孔至少可與該源極區接觸。
在另一實施例中，有一本體區會鄰接各溝槽側壁，且該本體區係與源極區為相反的導電性。一金屬層會經由該接觸孔來接觸該本體區和源極區。
依據本發明的另一實施例，該半導體裝置在一矽層中含有多數的溝槽。一絕緣層會充填各溝槽的頂部。一源極區設在該矽層中而鄰接各溝槽側壁，因此各絕緣層側壁會與一對應源極區的側壁一起形成一接觸孔介於每二相鄰溝槽之間。
以下詳細說明及所附圖式能為本發明的特徴和優點提供更佳的瞭解。
圖式簡單說明
第1圖為一習知溝槽MOSFET的截面圖；第2A~2K圖示出依本發明之一實施例來製造一溝槽MOSFET在不同階段的截面圖；第3圖為一圖表示出胞元間距減少對RdSon的影響；第4A與4B圖示出依本發明之另一實施例來製成溝槽的另一種方法；及第5圖為一對應於第2K圖的截面圖，乃被提供來更精確地示出本發明之一實施例的溝槽廓形。
 較佳實施例之詳細說明
依據本發明，一種能縮小胞元間距而不會增加製程複雜度的結構以及用來製造一具有自行對準細構之溝槽MOSFET的方法乃被揭露。在一實施例中，溝槽會被製設在一磊晶層中，而使該溝槽的側壁擴張開放於靠近該溝槽頂部處之源極區上方。一絕緣層會沿各溝槽的頂部製設，而與該等源極區一起來形成各相鄰溝槽之間的接觸開孔，其可供接觸源極區和本體區。此結構及製成該等溝槽的方法會形成一MOSFET，其具有源極區和接觸孔等會自行對準於該等溝槽。此又會令習知的MOSFET 100之胞元間距的2D部份能被消除，且尺寸B亦能減少，故可獲得一縮小的胞元間距而不會造成任何製程的複雜性。
第2A~2K圖為依本發明之一實施例來製成一溝槽MOSFET之不同階段的截面圖。在第2A圖中，一輕微摻雜的N型磊晶層204會延伸在一重摻雜的N型基材202上。一材 料層係可阻抗矽蝕刻而具有2000~10000Å的厚度，會被製設在該磊晶層204上。在一實施例中，一厚度大約5000Å的氧化物層將會被使用。利用一罩蔽步驟，該能阻抗矽蝕刻之材料層的預定部份會被除去，而僅留下各區域206。在該使用氧化物層的實施例中，傳統的乾或濕蝕刻可被用來除去該氧化物層的預定部份。
在第2B圖中，一第一矽蝕刻會被進行來製成各溝槽的中間部段208。在上述各區域206之間的間隔會限定該中間部段208的寬度，其範圍約在0.2~2.0 μm之間。該中間部段208會由該磊晶層204的曝露表面伸入大約0.5~3.0 μm的深度。在一實施例中，該中間部段208的寬度和深度分別為0.35 μm和1.0 μm。用來蝕刻矽的傳統方法，例如反應離子蝕刻(REI)，乃可用來製成該等溝槽的中間部段208。
在第2C圖中，該各區域206的一部份會被除去而曝露出該磊晶層204之另外添加的表面區域207。較小的區域206a會被保留而具有大約1000~9000Å的厚度。在以氧化物來製成該等區域206的實施例中，各區域206會被等向性地蝕刻而使厚度僅約2500Å的較小氧化物區域206a保留下來。
在第2D圖中，一第二矽蝕刻會被進行，而除去該磊晶層204沿循其曝露表面207的部份，來製成該等溝槽的外側部段208b。如圖所示，中間部段208a會延伸比外側部段208b更深。該等外側部段208b會由磊晶層204的表面區域208b延伸至一大約0.1~1.0 μm的深度。在一實施例，該等外側部段208b的深度係約為0.4 μm。請注意該第二矽蝕刻亦會由 該中間部段208a的底部蝕掉矽，雖然並不需如此。如同第一矽蝕刻，傳統用來蝕刻矽的方法，例如反應離子蝕刻(REI)亦可用來進行第二矽蝕刻。
雖第2A~2D圖所示用來製成溝槽的方法中，該等溝槽具有較深的中間部段及較淺的外側部段，但本發明並不受限於此特定的方法。例如，其它可用來製成具有類似物理特性之溝槽的方法係示於第4A與4B圖中。在製成諸如氧化物或光阻之隔離區域206後，亦如第2A圖所示，矽蝕刻會被進行而使開孔203等形成於各相鄰區域206之間的磊晶層204中，如第4A圖所示。該等向性蝕刻會由各區域206底下除去部份的矽，如圖中所示。嗣，保持各區域206如原狀，一傳統的矽蝕刻將會被進行而來製成該等溝槽較深的中間部段203a，如第4B圖所示。因此可以看出，各溝槽會具有一較深的中間部段203a及較淺的外側部段203b等延伸在各區域206下方。
請回參第2A~2K圖，在第2E圖中，殘留的各區域206a會在此製程階段被選擇性地除去。一絕緣層210嗣會被用習知方法沿該磊晶層204的表面來製成。故該等溝槽的側壁將會被該絕緣層210所覆蓋。該絕緣層210的厚度約為50~1000Å。在一實施例中，該絕緣層210係為一閘極氧化物而具有大約400Å的厚度。
然後，利用習知的多晶矽沈積技術，一厚度約為1000~15000Å的多晶矽層212會被沈積在該絕緣層210上來填滿該等溝槽。在一實施例，該多晶矽層212具有一約5500Å的 厚度，並會以雜質摻雜。在另一實施例中，於製成多晶矽層212之前，有一厚絕緣層會沿該等溝槽之中間部段208a的底部來製成。此將可有利地減少該MOSFET的閘極電容。
在第2F圖中，該多晶矽層212會被回蝕而在溝槽的中間部208a內形成閘極212a。該多晶矽層212會被回蝕直到其頂面凹陷低於該等溝槽的外側部段208b。此可確保沒有多晶矽殘留在溝槽的外側部段208b上，否則其可能會令閘極與源極短路，且亦會妨礙稍後製程所要進行之源極與本體的植入操作。但是，該多晶矽212被回蝕的程度必須小心地控制，以確保至少有一部份的閘極能與在後續步驟所製成的源極區重疊。習知的多晶矽蝕刻技術可被用來回蝕該多晶矽層212。
P型本體區214嗣會藉植入P型雜質例如硼，而被製成於相鄰溝槽之間的磊晶層204中。該P型植入係以箭號218來表示，圖中示出並不需要覆罩。該等本體區214會伸入磊晶層204至一深度，該深度主要係取決於標靶通道長度。然後，高度摻雜的N型區216會藉植入N型雜質例如砷或磷而形成於本體區214中。各N型區216會沿本體區214的頂面延伸並有部份正位於溝槽的外側部段208b底下。該N型植入係以箭號219來表示，此植入亦不需要覆罩。傳統的離子植入技術可用來進行該二植入步驟。
在第2G圖中，一介電層220例如BPSG會被使用習知技術來製設在整個結構上。該介電層220的厚度約為2000~15000Å。在一實施例中，該介電層220的厚度約為8000Å。 嗣，一傳統的介電質重流步驟會被進行來製成一平坦的表面，如第2H所示。介電層220a嗣會被蝕刻直至達到矽層為止，如第2I圖所示。在該介電層蝕刻之後，介電區220b會完全被容納於溝槽的剩餘部份內，而N型區216的表面區域將會曝露出來。
在第2J圖中，一傳統的矽蝕刻會被進行來製成接觸孔222等。足夠量的矽會被除去，因此隨著N型區216a的上部一起，本體區214的頂層亦會被除去。此乃可確保：(i)各本體區214a的頂面將會曝露以供確實接觸本體區214a;(ii)在N型區216中，源極區216a會被剩餘的本體區214a所分開；及(iii)源極區216a的側壁區域將會曝露，因此能供接觸源極區216a。在第2K圖中，金屬層216會被沈積來接觸本體區214a和源極區216a。在該金屬226沈積之前，一層重摻雜的P型區224可使用習知的離子植入技術而選擇性地沿各本體區214a的頂面來製成。此重摻雜區224有助於該金屬226與本體區214a之間達到電阻接觸。如圖所示，該金屬層224會被沿各溝槽頂面延伸的介電層220b來與閘極212a隔離。
請回參第2J圖，用來製成接觸孔222的矽蝕刻會使沿著溝槽之外側部段208b側壁延伸的部份絕緣層210曝露出來。由圖中可見，該絕緣層210的曝露部份會與源極區216a的曝露側壁區域一起來界定各相鄰溝槽之間的接觸孔222等。故，並沒有覆罩步驟被使用於該等源極區216a或接觸孔222的製程中，但能自動對準於溝槽的源極區216a和接觸孔222將可被製成。
因為源極區216a和接觸孔222等會自動對準於溝槽，故如習知技術中之接觸失準的考量(即第1圖中的尺寸D)將可免除。又，該等接觸孔(如第1圖中的尺寸B)亦可被製得比典型用來解析的光微影工具更小。故，不僅該2D項次可由第1圖的傳統溝槽MOSFET之最小胞元間距A+B+2C+2D中略除，而且該項次B亦可被製得更小許多。因此，利用相同的製程技術，將可獲得更小甚多的胞元間距而不會增加製程複雜度。
此較小的胞元間距將能增加每單位面積的溝槽數目，故能具有降低RdSon的功效。此乃更清楚示於第3圖中。第3圖為一圖表示出胞元間距減少對RdSon的影響。其垂直軸代表RdSon而水平軸代表胞元間距。沿該垂直軸所示的數目僅供例示而並非反應實際的RdSon值。有二曲線被示出，其中上方曲線對應於4.5V的閘極對源極偏壓，而下方曲線對應於10V偏壓。若以相同的製程技術，本發明之自行對準結構將能使胞元間距減少1.8 μm至1.0 μm。此胞元間距的縮小10V偏壓時能減少大約30%及RdSon，而在4.5V偏壓則能減少約25%的RdSon。
在第2A~2K圖中的截面圖僅為舉例說明，而非用來限制該胞元陣列的佈局或其它結構態樣。又，各圖式並未精確地反應各種區域在一實際裝置中將會顯現的實際形狀。第5圖係為一相當於第2K圖的截面圖，其係用來更精確地示出本發明之實施例中各溝槽的實際廓形。因為有些區域的尺寸較小，以及製程步驟例如溫度循環的影響，故在製程 中有許多邊角處會產生圓曲化。因此，該等溝槽會呈顯似Y形，如第5圖所示，而非如第2K圖中所示的T形。但是，應可瞭解本發明並不受該等溝槽的特定形狀所限制。
雖上述係為本發明之實施例的完整說明，但其亦可能使用各種不同的變化、修正及等效結構。例如，第2A~2K圖所示的製程步驟係用來製造一N通道MOSFET。惟修正該等製程步驟來製成一同等的P通道MOSFET亦可為專業人士依據以上說明而容易得知。同樣地，修正該等製程步驟來製成其它類型的半導體裝置，例如絕緣閘極雙極電晶體(IGBT)，亦為專業人士參考上述內容所可容易得知。
又，本體區214(見第2F圖)亦可在該製程順序中較早地來製成。例如，在第2A圖中，於製成各區域206之前，P型雜質可先被植入磊晶層204中，或一P型磊晶層亦可生成於磊晶層204上。同樣地，N型區216(見第2F圖)亦可在製程順序中較早地製成。例如，一N型雜質的覆面植入能先在製成該等溝槽之前來進行，而於本體區中形成一高度摻雜的N型區。但該高度摻雜的N型區必須比第2F圖所示更深地伸入該本體區內，俾在該等溝槽製成之後，至少有一部份的N型區會延伸於溝槽的外側部段底下。又，一較深的矽蝕刻亦可能需用於第2J圖中，俾能達到該本體區的表面。
在另一變化例中，該磊晶層204可具有一分級的摻雜濃度，而非固定的摻雜濃度；或可由多數各具不同摻雜濃度的磊晶層來製成；或亦可整體被略除，耑視設計目標而定。又，該等溝槽亦可延伸穿過磊晶層204，而終結於基材202中。
因此，本發明的範圍不應按照上述說明來限定，而是應由所附申請專利範圍，以及所有等效的範圍來決定。
100‧‧‧MOSFET
102‧‧‧基材區
111‧‧‧溝槽
110‧‧‧閘極介電質
112‧‧‧閘極
114‧‧‧本體區
116‧‧‧源極區
120‧‧‧介電層
126‧‧‧金屬層
202‧‧‧基材
203‧‧‧開孔
203a,208a‧‧‧中間部段
203b,208b‧‧‧外側部段
204‧‧‧磊晶層
206‧‧‧氧化物區域
207‧‧‧添加表面區域
210‧‧‧絕緣層
210a‧‧‧絕緣層
212‧‧‧多晶矽層
212a‧‧‧閘極
214‧‧‧本體區
214a‧‧‧本體區
216‧‧‧N型區
216a‧‧‧N型區
218‧‧‧P型植入
219‧‧‧N型植入
220‧‧‧介電層
220b‧‧‧介電區
222‧‧‧接觸孔
224‧‧‧P型區
226‧‧‧金屬層
第1圖為一習知溝槽MOSFET的截面圖；第2A~2K圖示出依本發明之一實施例來製造一溝槽MOSFET在不同階段的截面圖；第3圖為一圖表示出胞元間距減少對RdSon的影響；第4A與4B圖示出依本發明之另一實施例來製成溝槽的另一種方法；及第5圖為一對應於第2K圖的截面圖，乃被提供來更精確地示出本發明之一實施例的溝槽廓形。
202‧‧‧基材
204‧‧‧磊晶層
210a‧‧‧絕緣層
212a‧‧‧閘極
214a‧‧‧本體區
216a‧‧‧N型區
220b‧‧‧介電區
224‧‧‧P型區
226‧‧‧金屬層

Claims (95)

  1. 一種用於形成半導體裝置的方法，包含：界定一矽層的一曝露表面區域，其中的矽可被除去；除去該矽層的一部份來形成自該矽層的該曝露表面區域伸入該矽層的一溝槽的一中間部段；曝露該矽層的添加表面區域，其中的矽可被除去；除去該矽層的添加部份來形成該溝槽的外側部段，該溝槽的該等外側部段會由該矽層的該等添加曝露表面區域伸入該矽層，且該溝槽的該中間部段會比該溝槽的該等外側部段更深地伸入該矽層；以及形成部份充填該溝槽的一閘極電極。
  2. 如申請專利範圍第1項之方法，其中除去該矽層的添加部份之步驟將會成型該溝槽的該等側壁，而令溝槽側壁的一上部在靠近該溝槽頂部處擴張開放，以直接延伸於鄰接每一溝槽側壁的該矽層的一部份上方。
  3. 如申請專利範圍第1項之方法，其中：界定一矽層的一曝露表面區域之步驟乃包含形成並除去一絕緣層之一部份，而來界定該矽層的該曝露表面區域；及界定該矽層的添加曝露表面區域之步驟乃包含等向性地蝕刻該絕緣的剩餘部份，而來曝露該矽層的該等添加表面區域。
  4. 如申請專利範圍第1項之方法，其中該矽層包含一本體 區，而該方法更包括：在形成該溝槽之前，沿該本體區的一表面來植入雜質，以形成一導電性相反於該本體區的第一區，俾使於該溝槽形成之後：(i)該溝槽會延伸穿過該第一區和該本體區，而將該第一區和該本體區中之每一者分成二部份；且(ii)該第一區的該等二部份會沿著該本體區之對應二部份的表面區域延伸，並直接位於該溝槽的該等外側部段下方。
  5. 如申請專利範圍第4項之方法，其中該本體區係為一磊晶層。
  6. 如申請專利範圍第4項之方法，其中該矽層包含一磊晶層，而該方法更包含：在該磊晶層中植入雜質，來形成該本體區，該本體區具有與該磊晶層相反的一導電性。
  7. 如申請專利範圍第1項之方法，其中該閘極電極將該溝槽充填為低於該溝槽的該等外側區段。
  8. 如申請專利範圍第1項之方法，其中形成一閘極電極的步驟乃包含：形成一至少沿該等溝槽側壁延伸的閘極絕緣體；沈積多晶矽；及回蝕該多晶矽，而使該多晶矽將該溝槽部份充填為低於該溝槽的該等外側部段。
  9. 如申請專利範圍第1項之方法，其中該矽層包含一本體區，而該方法更包含： 在該本體區中植入雜質，來形成一第一區，該第一區會沿該本體區的一表面延伸並直接位於該溝槽的該等外側部段底下。
  10. 如申請專利範圍第9項之方法，更包含：在形成該等溝槽之前，先形成該本體區。
  11. 如申請專利範圍第9項之方法，其中該本體區係為一磊晶層，且該溝槽會延伸穿過該本體區。
  12. 如申請專利範圍第9項之方法，其中：該矽層包含一延伸覆蓋在一基材上之磊晶層，而該本體區係在該磊晶層中；且該磊晶層、該基材、及該第一區具有一與該本體區相反的導電性。
  13. 如申請專利範圍第9項之方法，更包含：形成僅會跨該溝槽的一頂面延伸的一介電層；及除去曝露的矽，直到：(i)在該第一區中，僅剩餘實質地直接位於該溝槽的該等外側部段底下的部份，該第一區的該等剩餘部份會形成該半導體裝置的源極區，及(ii)該本體區的一表面區域曝露出來為止。
  14. 如申請專利範圍第13項之方法，其中該曝露的矽之除去步驟會曝露該介電層之一側壁，而該介電層的該側壁會與每一源極區之一曝露側壁一起來形成一可供接觸該本體區和源極區的接觸孔的一側壁。
  15. 如申請專利範圍第13項之方法，其中形成一介電層的步驟包含： 形成延伸覆蓋在該溝槽和該本體區上的一介電層，該介電層會實質地充填該閘極電極上之該溝槽的一剩餘部份；進行介電質重流操作來平坦化該介電層的該頂面；及均勻地蝕刻該介電層直至達到矽為止，其中當達到矽時：(i)僅會剩餘跨該溝槽之該頂面延伸的該介電層的一部份；且(ii)該第一區的一表面區域將會曝露。
  16. 如申請專利範圍第13項之方法，更包含：沿該本體區的該曝露表面區域形成一高度摻雜區，其導電性係與該本體區相同；及形成一金屬層來接觸該高度摻雜區和該等源極區。
  17. 一種用以形成溝槽MOSFET的方法，包含：在一矽層上形成一第一絕緣層；除去該第一絕緣層的預定部份，而來界定該矽層之隔離曝露表面區域；進行一第一矽蝕刻，來形成由該矽層的該等隔離曝露表面區域伸入該矽層的數個溝槽中之每一者的一中間部段；等向性地蝕刻第一絕緣層的剩餘區，而來曝露該矽層的添加表面區域；進行一第二矽蝕刻，來形成每一溝槽的外側部段，該等溝槽之該等外側部段會由該矽層的該等添加曝露表面區域伸入該矽層，每一溝槽的該中間部段會比其外 側部段更深地伸入該矽層；及形成部份充填每一溝槽之一閘極電極。
  18. 如申請專利範圍第17項之方法，其中該等向性蝕刻步驟會成型每一溝槽的該等側壁，而使該等溝槽側壁的一上部在靠近該溝槽頂部處擴張開放，並直接延伸在鄰接每一溝槽的該矽層的一部份上方。
  19. 如申請專利範圍第17項之方法，其中該閘極電極將該溝槽充填為低於每一溝槽之該等外側部段，該方法更包含：形成一至少沿每一溝槽的該等側壁延伸的閘極絕緣體。
  20. 如申請專利範圍第17項之方法，其中該矽層包含一形成有該溝槽之磊晶層，該方法更包含：在鄰接溝槽間之該磊晶層中植入雜質，來形成本體區，其具有與該磊晶層相反的導電性；及在每一本體區中植入雜質，來形成一第一區，其導電性相反於該等本體區，每一第一區會沿一對應的本體區之一表面延伸，並直接位於鄰接溝槽之該等外側部段底下。
  21. 如申請專利範圍第20項之方法，更包含：使用一第二絕緣層來形成一實質平坦表面，而使每一第一區的一表面區域曝露，且該第二絕緣層會實質充填該對應閘極電極上之每一溝槽的一剩餘部份；及除去曝露的矽，直到(i)在每一第一區中，僅剩餘實 質地直接位於鄰接溝槽之該等外側部段底下的部份，該第一區的該等剩餘部份會形成該MOSFET的源極區，且(ii)每一本體區的一表面區域曝露出來為止。
  22. 如申請專利範圍第21項之方法，其中該曝露的矽之除去步驟會曝露在每一溝槽內之該第二絕緣層的一側壁，而使每一溝槽之該第二絕緣層之該側壁與源極區的曝露側壁一起形成每二鄰接溝槽之間的接觸孔；該方法更包含：形成一金屬層，以經由該等接觸孔來接觸每一本體區之該曝露表面區域和該等源極區的該等曝露側壁。
  23. 如申請專利範圍第21項之方法，其中形成一實質平坦表面的步驟包含：形成延伸覆蓋在該等溝槽和該等本體區上的一第二絕緣層，該第二絕緣層會實質充填該對應閘極電極上的每一溝槽的一剩餘部份；進行一介電質重流操作來平坦化該第二絕緣層的該頂面；及均勻地蝕刻該介電層，直至達到矽為止，其中當達到矽時：(i)僅剩餘該第二絕緣層之跨每一溝槽的該頂面延伸的部份，且(ii)每一第一區的一表面區域將會曝露出來。
  24. 一種用於形成半導體裝置的方法，包含：在一矽層中形成數個溝槽；於該矽層之一上部形成具有一第一導電性的一第 一摻雜區；於每一溝槽內形成一絕緣層，使得該絕緣層的一頂面係實質地與該第一摻雜區的一頂面共平面，每一溝槽內之該絕緣層係直接延伸於鄰接於每一溝槽側壁的該第一摻雜區的一部份上；以及自鄰接之每一溝槽除去曝露的矽，直到於該第一摻雜區中，僅剩餘鄰接該等溝槽側壁之該等部份為止，鄰接於該等溝槽側壁之該第一摻雜區的該等剩餘部份形成自行對準於該等溝槽之源極區。
  25. 如申請專利範圍第24項之方法，其中該除去曝露的矽的步驟形成一介於每二鄰接溝槽間之接觸孔。
  26. 如申請專利範圍第25項之方法，更包含：於形成該第一摻雜區之前，於該矽層的該上部形成具有一第二導電性的一第二摻雜區。
  27. 如申請專利範圍第26項之方法，更包含：經由該等接觸孔植入摻雜劑，以於該第二摻雜區形成具有一第二導電性的一重本體區。
  28. 如申請專利範圍第27項之方法，更包含：形成一金屬層，以經由該接觸孔電氣接觸該等源極區及該重本體區。
  29. 如申請專利範圍第24項之方法，更包含：於形成該絕緣層前，形成部份充填每一溝槽之一閘極電極。
  30. 一種用於製造半導體裝置的方法，包含： 於一矽層中形成數個溝槽；形成部份充填每一溝槽之一閘極電極；於該矽層之一上部形成具有一第一導電性的一第一摻雜區；於每一溝槽內形成一絕緣層，使得該絕緣層之一頂面係實質地與該第一摻雜區之一頂面共平面，每一溝槽具有一輪廓，可使每一溝槽內之該絕緣層直接延伸於鄰接於每一溝槽側壁之該第一摻雜區之一部份上；以及自鄰接溝槽間除去曝露的矽，使得：(1)一接觸孔係形成於每二鄰接溝槽間；以及(2)於該第一摻雜區中，僅剩餘鄰接於每一溝槽側壁之該部份，鄰接於每一溝槽側壁剩餘之該第一摻雜區的該部份可形成一源極區。
  31. 如申請專利範圍第30項之方法，其中除去該曝露的矽的步驟係無需使用一阻罩即可實施，使得介於每二鄰接溝槽間之該接觸孔及鄰接於每一溝槽側壁剩餘之該第一摻雜區之該部份係自行對準。
  32. 如申請專利範圍第30項之方法，更包含：於形成該第一摻雜區之前，於該矽層之該上部形成具有一第二導電性的一第二摻雜區。
  33. 如申請專利範圍第32項之方法，更包含：經由該等接觸孔植入摻雜劑，以於介於鄰接溝槽間之該第二摻雜區形成具有一第二導電性的一重本體區。
  34. 如申請專利範圍第33項之方法，更包含： 形成一金屬層，以經由該接觸孔電氣接觸該等源極區及該重本體區。
  35. 一種場效電晶體(FET)，包含：數個延伸入一矽層之溝槽，每一溝槽具有以實質垂直延伸頂部擴張開放的上側壁；延伸入介於鄰接溝槽間之該矽層內之接觸孔，使得每一溝槽與一鄰接接觸孔形成對應於該實質垂直延伸頂部之一共用上側壁部份；延伸於鄰接溝槽間之本體區；以及延伸於鄰接每一溝槽之相對側壁之該等本體區內之源極區，該等源極區具有與該等本體區所具有之導電性相反之一導電性。
  36. 如申請專利範圍第35項的FET，更包含：延伸於每一接觸孔之用於沿該等源極區之側壁接觸該等區的一金屬層。
  37. 如申請專利範圍第35項的FET，其中每一源極區之整體係設置為低於該等共用上側壁中之對應一者。
  38. 如申請專利範圍第35項的FET，其中該等共用上側壁中之每一者與一對應源極區之一側壁一起形成一接觸孔之一側壁。
  39. 如申請專利範圍第35項的FET，更包含：凹陷於每一溝槽之一閘極電極；將該閘極電極與鄰接本體區絕緣之一閘極介電質；以及 延伸於該閘極電極上之每一溝槽之一介電區。
  40. 如申請專利範圍第39項的FET，其中該介電區具有完全包含於每一溝槽內之至少一部份，且該介電區之該至少一部份之側壁與鄰接源極區之側壁一起形成該等接觸孔之側壁。
  41. 如申請專利範圍第39項的FET，其中該介電區具有至少一部份，使得：(a)該至少一部份係完全包含於每一溝槽；以及(b)該至少一部份界定該等接觸孔之相對側壁之上部。
  42. 如申請專利範圍第39項的FET，其中該介電區具有至少一部份，使得：(a)該至少一部份係完全包含於每一溝槽；以及(b)該至少一部份係直接延伸於一鄰接源極區之至少一部份上。
  43. 如申請專利範圍第35項之FET，其中該等源極區係自行對準於該等數個溝槽。
  44. 如申請專利範圍第35項之FET，其中該等接觸孔係自行對準於該等數個溝槽。
  45. 一種場效電晶體(FET)，包含：具有一第一導電性的一磊晶層，該磊晶層係延伸於具有該第一導電性之一基材上，該磊晶層具有較該基材低的一較低摻雜濃度；具有一第二導電性的一本體區，該本體區係延伸於 該磊晶層之一上部上，該第二導電性係與該第一導電性相反；數個經由該本體區延伸且終止於該本體區下之該磊晶層的溝槽，每一溝槽具有以實質垂直延伸頂部擴張開放的上側壁；延伸入介於鄰接溝槽間之該本體區的接觸孔，使得每一溝槽與一鄰接接觸孔形成一對應於該實質垂直延伸頂部之共用上側壁；以及延伸於鄰接於每一溝槽之相對側壁之該本體區內的具有該第一導電性的源極區。
  46. 如申請專利範圍第45項之FET，更包含：延伸於每一接觸孔之用於沿該等源極區之側壁接觸該等源極區的一金屬層。
  47. 如申請專利範圍第45項的FET，其中每一源極區之整體係設置為低於該等共用上側壁中之對應一者。
  48. 如申請專利範圍第45項的FET，其中該等共用上側壁中之每一者與一對應源極區之一側壁一起形成一接觸孔之一側壁。
  49. 如申請專利範圍第45項的FET，其中擴張開放之該等上溝槽側壁亦直接延伸於對應源極區之至少一部份上。
  50. 如申請專利範圍第45項的FET，更包含：凹陷於每一溝槽之一閘極電極；將每一閘極電極與鄰接本體區絕緣之一閘極介電質；以及 延伸於該閘極電極上之一介電區。
  51. 如申請專利範圍第49項的FET，其中該介電區具有完全包含於每一溝槽內之至少一部份，且該介電區之該至少一部份之側壁與鄰接源極區之側壁一起形成該等接觸孔之側壁。
  52. 如申請專利範圍第49項的FET，其中該介電區具有一部份，使得：(a)該部份係完全包含於每一溝槽；以及(b)該部份係直接延伸於一鄰接源極區之至少一部份上。
  53. 如申請專利範圍第50項的FET，其中該閘極電極係凹陷於每一溝槽內且低於擴張開放之該等上溝槽側壁。
  54. 如申請專利範圍第45項之FET，其中該等源極區係自行對準於該等數個溝槽。
  55. 如申請專利範圍第45項之FET，其中該等接觸孔係自行對準於該等數個溝槽。
  56. 一種場效電晶體(FET)，包含：具有一第一導電性的一磊晶層，該磊晶層係延伸於具有該第一導電性之一基材上，該磊晶層具有較該基材低的一較低摻雜濃度；具有一第二導電性的一本體區，該本體區係延伸於該磊晶層之一上部，該第二導電性係與該第一導電性相反；數個經由該本體區延伸且終止於該本體區下之該 磊晶層的溝槽，每一溝槽具有以實質垂直延伸頂部擴張開放的上側壁；延伸入介於鄰接溝槽間之該本體區的接觸孔，使得每一溝槽與一鄰接接觸孔形成一對應於該實質垂直延伸頂部之共用上側壁；凹陷於每一溝槽內之一閘極電極；將每一閘極電極與鄰接本體區絕緣之一閘極介電質；延伸於該閘極電極上之一介電區；延伸於鄰接於每一溝槽之相對側壁之該本體區內的具有該第一導電性的源極區；具有該第二導電性的延伸於該本體區且低於每一接觸孔之一高度摻雜區；以及延伸於該介電區上之一金屬層，該金屬層更延伸入每一接觸孔，以沿每一接觸孔之一底部接觸該高度摻雜區及沿該等源極區之側壁接觸該等源極區。
  57. 如申請專利範圍第56項的FET，其中每一源極區之整體係設置為低於該等共用上側壁部份中之對應一者。
  58. 如申請專利範圍第56項的FET，其中該等共用上側壁部份中之每一者與一對應源極區之一側壁一起形成一接觸孔之一側壁。
  59. 如申請專利範圍第56項的FET，其中該介電區具有完全包含於每一溝槽內之至少一部份，且該介電區之該至少一部份之側壁與鄰接源極區之側壁一起形成該等接觸 孔之側壁。
  60. 如申請專利範圍第56項的FET，其中該介電區具有至少一部份，使得：(a)該至少一部份係完全包含於每一溝槽；以及(b)該至少一部份界定該等接觸孔之相對側壁之上部。
  61. 如申請專利範圍第56項的FET，其中擴張開放之該等上溝槽側壁亦直接延伸於對應源極區之至少一部份上。
  62. 如申請專利範圍第56項的FET，其中該介電區具有一部份，使得：(a)該部份係完全包含於每一溝槽；以及(b)該部份係直接延伸於一鄰接源極區之至少一部份上。
  63. 如申請專利範圍第56項的FET，其中該閘極電極係凹陷於每一溝槽內且低於擴張開放之該等上溝槽側壁。
  64. 如申請專利範圍第56項之FET，其中該等源極區係自行對準於該等數個溝槽。
  65. 如申請專利範圍第56項之FET，其中該等接觸孔係自行對準於該等數個溝槽。
  66. 一種用於形成半導體裝置之方法，包含：於一矽層上形成一阻罩層，該阻罩層具有開孔，經由該等開孔可曝露該矽層之表面區域；等向性地經由該等阻罩層開孔蝕刻該矽層，以除去該矽層之碗狀部份，每一碗狀部份具有直接延伸於該阻 罩層底下之一中間部份及外側部份，該等外側部份形成對應溝槽之外側部段；經由該等阻罩層開孔除去該矽層之添加部份，以形成該等溝槽之較該等溝槽之該等外側部段更深入延伸入該矽層的一中間部段；於該矽層之一上部形成具有一第一導電性之一第一摻雜區；於每一溝槽內形成一絕緣層，每一溝槽內之該絕緣層係直接延伸於鄰接於每一溝槽側壁之該第一摻雜區的一部份上；以及除去來自鄰接之每一溝槽之矽，直到於該第一摻雜區中僅剩餘鄰接於該等溝槽側壁之該等部份為止，鄰接於該等溝槽側壁之該第一摻雜區之該等剩餘部份形成與該等溝槽自行對準之源極區。
  67. 如申請專利範圍第66項之方法，其中該絕緣層的一頂面係實質地與該第一摻雜區的一頂面共平面。
  68. 如申請專利範圍第66項之方法，其中該除去曝露的矽之步驟形成介於每二鄰接溝槽間之一接觸孔。
  69. 如申請專利範圍第68項之方法，更包含：於形成該第一摻雜區之前，於該矽層的該上部形成具有一第二導電性的一第二摻雜區。
  70. 如申請專利範圍第69項之方法，更包含：經由該等接觸孔植入摻雜劑，以於該第二摻雜區形成具有一第二導電性的一重本體區。
  71. 如申請專利範圍第70項之方法，更包含：形成一金屬層，以經由該接觸孔電氣接觸該等源極區及該重本體區。
  72. 如申請專利範圍第66項之方法，更包含：於形成該絕緣層之前，形成部份充填每一溝槽之一閘極電極。
  73. 一種用於形成半導體裝置之方法，包含：於一矽層上形成一阻罩層，該阻罩層具有開孔，經由該等開孔可曝露該矽層之表面區域；等向性地經由該等阻罩層開孔蝕刻該矽層，以除去該矽層之碗狀部份，每一碗狀部份具有直接延伸於該阻罩層底下之一中間部份及外側部份，該等外側部份形成對應溝槽之外側部段；經由該等阻罩層開孔除去該矽層之添加部份，以形成該等溝槽之較該等溝槽之該等外側部段更深入延伸入該矽層的一中間部段；形成部份充填每一溝槽之一閘極電極；於該矽層之一上部形成具有一第一導電性之一第一摻雜區；於每一溝槽內形成一絕緣層，使得該絕緣層的一頂面係實質地與該第一摻雜區之一頂面共平面，每一溝槽具有一輪廓，使得每一溝槽之該絕緣層直接延伸於鄰接每一溝槽側壁之該第一摻雜區的一部份上；以及除去來自介於鄰接溝槽間之曝露的矽，使得： (1)一接觸孔係形成於每二鄰接溝槽間，以及(2)於該第一摻雜區中僅剩餘鄰接於每一溝槽側壁之該部份為止，鄰接於每一溝槽側壁剩餘之該第一摻雜區之該部份形成一源極區。
  74. 如申請專利範圍第73項之方法，其中除去該曝露的矽的步驟係無需使用一阻罩即可實施，使得介於每二鄰接溝槽間之該接觸孔及鄰接於每一溝槽側壁剩餘之該第一摻雜區之該部份係自行對準。
  75. 如申請專利範圍第73項之方法，更包含：於形成該第一摻雜區之前，於該矽層之該上部形成具有一第二導電性的一第二摻雜區。
  76. 如申請專利範圍第75項之方法，更包含：經由該等接觸孔植入摻雜劑，以於介於鄰接溝槽間之該第二摻雜區形成具有一第二導電性的一重本體區。
  77. 如申請專利範圍第76項之方法，更包含：形成一金屬層，以經由該接觸孔電氣接觸該等源極區及該重本體區。
  78. 一種用於形成半導體裝置之方法，包含：除去一矽層之部份，使得數個溝槽係形成為各自具有靠近該溝槽之該頂部擴張開放之側壁，以直接延伸於鄰接於每一溝槽側壁之該矽層之一部份上；形成覆蓋該等溝槽側壁之一第一絕緣層；形成部份充填每一溝槽之一閘極電極；於每一溝槽內形成一第二絕緣層，該第二絕緣層係 延伸於每一閘極電極及該矽層之直接延伸於該等溝槽側壁下方的該等部份之上；以及除去曝露的矽，以曝露每一溝槽之該第一絕緣層之一邊緣，每一溝槽之該第一絕緣層之該曝露的邊緣界定形成於每二鄰接溝槽間之每一接觸孔之一部份。
  79. 如申請專利範圍第78項之方法，更包含：於該矽層形成具有一第一導電性之一第一區，其中該除去曝露之矽的步驟除去該第一區之部份，使得於該第一區中，僅剩餘鄰接於每一溝槽側壁之部份，鄰接於每一溝槽側壁之該第一區之該等剩餘部份形成該半導體裝置之一源極區。
  80. 如申請專利範圍第78項之方法，其中除去一矽層之部份包含：於該矽層上形成一第三絕緣層；除去該第三絕緣層之預定部份，以界定該矽層之隔離曝露表面區域；進行一第一矽蝕刻，以形成自該矽層之該等隔離曝露表面區域延伸入該矽層之數個溝槽中之每一者的一中間部段；等向性地蝕刻該第三絕緣層之剩餘部份，以曝露該矽層之添加表面區域；以及進行一第二矽蝕刻，以形成每一溝槽之外側部段，該等溝槽之該等外側部段係自該矽層之該等添加曝露表面區域延伸入該矽層，每一溝槽之該中間部段係較其 外側部段更深地延伸入該矽層。
  81. 如申請專利範圍第78項之方法，其中除去一矽層之部份包含：於該矽層上形成一阻罩層，該阻罩層具有開孔，經由該等開孔可曝露該矽層之表面區域；等向性地經由該等阻罩層開孔蝕刻該矽層，以除去該矽層之碗狀部份，每一碗狀部份具有直接延伸於該阻罩層底下之一中間部份及外側部份，該等外側部份形成對應溝槽之外側部段；以及經由該等阻罩層開孔除去該矽層之添加部份，以形成該等溝槽之較該等溝槽之該等外側部段更深入延伸入該矽層的一中間部段。
  82. 如申請專利範圍第78項之方法，其中該形成一閘極電極之步驟包含：沉積多晶矽，該多晶矽充填該等數個溝槽；以及回蝕該多晶矽。
  83. 如申請專利範圍第82項之方法，其中該多晶矽係經回蝕以位於低於該等側壁之位置，且該等側壁開始擴散開放。
  84. 如申請專利範圍第78項之方法，其中該矽層包含一本體區，而該方法更包含：在該本體區中植入雜質，來形成一第一區，該第一區會沿該本體區的一表面延伸並直接位於該等側壁的擴張開放部份底下。
  85. 如申請專利範圍第84項之方法，更包含：在形成該等數個溝槽之前，先形成該本體區。
  86. 如申請專利範圍第84項之方法，其中該本體區係為一磊晶層，且該等數個溝槽會延伸穿過該本體區。
  87. 一種用於形成半導體裝置之方法，包含：除去一矽層之部份，使得數個溝槽係形成為各自具有靠近該溝槽之該頂部擴張開放之側壁，以直接延伸於鄰接於每一溝槽側壁之該矽層之一部份上；形成覆蓋該等溝槽側壁之一第一絕緣層；形成部份充填每一溝槽之一閘極電極；於每一溝槽內形成一第二絕緣層，該第二絕緣層係延伸於每一閘極電極及該矽層之直接延伸於該等溝槽側壁下方的該等部份之上；除去該矽層之曝露部份，以曝露每一溝槽之該第一絕緣層之一邊緣，每一溝槽之該第一絕緣層之該曝露的邊緣界定形成於每二鄰接溝槽間之每一接觸孔之一部份；以及沉積一延伸入該等接觸孔之金屬層。
  88. 如申請專利範圍第87項之方法，更包含：於該矽層形成具有一第一導電性之一第一區，其中該除去該矽層之該等曝露部份的步驟除去該第一區之部份，使得於該第一區中，僅剩餘鄰接於每一溝槽側壁之部份，鄰接於每一溝槽側壁之該第一區之該等剩餘部份形成該半導體裝置之一源極區。
  89. 如申請專利範圍第87項之方法，其中除去一矽層之部份包含：於該矽層上形成一第三絕緣層；除去該第三絕緣層之預定部份，以界定該矽層之隔離曝露表面區域；進行一第一矽蝕刻，以形成自該矽層之該等隔離曝露表面區域延伸入該矽層之數個溝槽中之每一者的一中間部段；等向性地蝕刻該第三絕緣層之剩餘部份，以曝露該矽層之添加表面區域；以及進行一第二矽蝕刻，以形成每一溝槽之外側部段，該等溝槽之該等外側部段係自該矽層之該等添加曝露表面區域延伸入該矽層，每一溝槽之該中間部段係較其外側部段更深地延伸入該矽層。
  90. 如申請專利範圍第87項之方法，其中除去一矽層之部份包含：於該矽層上形成一阻罩層，該阻罩層具有開孔，經由該等開孔可曝露該矽層之表面區域；等向性地經由該等阻罩層開孔蝕刻該矽層，以除去該矽層之碗狀部份，每一碗狀部份具有直接延伸於該阻罩層底下之一中間部份及外側部份，該等外側部份形成對應溝槽之外側部段；以及經由該等阻罩層開孔除去該矽層之添加部份，以形成該等溝槽之較該等溝槽之該等外側部段更深入延伸 入該矽層的一中間部段。
  91. 如申請專利範圍第87項之方法，其中該形成一閘極電極之步驟包含：沉積多晶矽，該多晶矽充填該等數個溝槽；以及回蝕該多晶矽。
  92. 如申請專利範圍第91項之方法，其中該多晶矽係經回蝕以位於低於該等側壁之位置，且該等側壁開始擴散開放。
  93. 如申請專利範圍第87項之方法，其中該矽層包含一本體區，而該方法更包含：在該本體區中植入雜質，來形成一第一區，該第一區會沿該本體區的一表面延伸並直接位於該等側壁的擴張開放部份底下。
  94. 如申請專利範圍第93項之方法，更包含：在形成該等數個溝槽之前，先形成該本體區。
  95. 如申請專利範圍第93項之方法，其中該本體區係為一磊晶層，且該等數個溝槽會延伸穿過該本體區。
TW093114091A 2003-05-20 2004-05-19 用於形成具有自行對準特徵之溝槽金屬氧化物半導體場效電晶體之結構及方法 TWI389199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/442,670 US6916745B2 (en) 2003-05-20 2003-05-20 Structure and method for forming a trench MOSFET having self-aligned features

Publications (2)

Publication Number Publication Date
TW200428523A TW200428523A (en) 2004-12-16
TWI389199B true TWI389199B (zh) 2013-03-11

Family

ID=33450258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114091A TWI389199B (zh) 2003-05-20 2004-05-19 用於形成具有自行對準特徵之溝槽金屬氧化物半導體場效電晶體之結構及方法

Country Status (6)

Country Link
US (6) US6916745B2 (zh)
JP (2) JP4981450B2 (zh)
KR (2) KR100804864B1 (zh)
DE (2) DE112004000872B4 (zh)
TW (1) TWI389199B (zh)
WO (1) WO2004105090A2 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7608888B1 (en) * 2004-06-10 2009-10-27 Qspeed Semiconductor Inc. Field effect transistor
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
DE102004057237B4 (de) * 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
GT200600031A (es) * 2005-01-28 2006-08-29 Formulacion anticuerpo anti a beta
AT504998A2 (de) * 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
KR100660339B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US7544571B2 (en) * 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
JP5096739B2 (ja) * 2006-12-28 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100866682B1 (ko) * 2007-06-25 2008-11-04 주식회사 동부하이텍 반도체 제조공정에서의 마스크 제작 방법
US8097916B2 (en) 2007-07-23 2012-01-17 Infineon Technologies Austria Ag Method for insulating a semiconducting material in a trench from a substrate
US8067797B2 (en) * 2007-10-17 2011-11-29 International Rectifier Corporation Variable threshold trench IGBT with offset emitter contacts
TW200921912A (en) * 2007-11-05 2009-05-16 Anpec Electronics Corp Power transistor capable of decreasing capacitance between gate and drain
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
KR100920046B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100988776B1 (ko) * 2007-12-27 2010-10-20 주식회사 동부하이텍 리세스드 게이트 트랜지스터의 제조 방법
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
JP2010062477A (ja) * 2008-09-05 2010-03-18 Rohm Co Ltd トレンチ型半導体装置及びその製造方法
JP5476689B2 (ja) * 2008-08-01 2014-04-23 富士電機株式会社 半導体装置の製造方法
KR101052737B1 (ko) * 2008-09-03 2011-07-29 주식회사 동부하이텍 반도체 소자 및 이를 위한 제조 방법
US8129818B2 (en) 2008-10-14 2012-03-06 Mitsubishi Electric Corporation Power device
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5520497B2 (ja) 2009-02-20 2014-06-11 日立コンシューマエレクトロニクス株式会社 バックライトユニット、および、それを用いた液晶表示装置
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8545244B2 (en) * 2009-12-30 2013-10-01 Schlumberger Technology Corporation Connection system and method for subsea cables in severe environments
CN101924110B (zh) * 2010-04-22 2015-04-29 复旦大学 一种体区接触的soi晶体管结构及其制备方法
TWI418015B (zh) * 2010-05-13 2013-12-01 Great Power Semiconductor Corp 具有場效整流元件之功率半導體結構及其製造方法
JP5662865B2 (ja) 2010-05-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2011148427A1 (en) 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
US8497551B2 (en) 2010-06-02 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for trench MOSFET
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
DE102010046213B3 (de) 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
JP5627494B2 (ja) 2011-02-09 2014-11-19 株式会社東芝 半導体装置およびその製造方法
JP6031681B2 (ja) 2011-04-20 2016-11-24 パナソニックＩｐマネジメント株式会社 縦型ゲート半導体装置およびその製造方法
US9401436B2 (en) 2011-05-05 2016-07-26 Qualcomm Incorporated Multiple control transcap variable capacitor
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
WO2013035842A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP5562917B2 (ja) 2011-09-16 2014-07-30 株式会社東芝 半導体装置及びその製造方法
KR101275458B1 (ko) * 2011-12-26 2013-06-17 삼성전기주식회사 반도체 소자 및 그 제조 방법
US9082746B2 (en) 2012-01-16 2015-07-14 Infineon Technologies Austria Ag Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
US8803230B2 (en) 2012-01-16 2014-08-12 Infineon Technologies Austria Ag Semiconductor transistor having trench contacts and method for forming therefor
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US8778764B2 (en) 2012-07-16 2014-07-15 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法
KR101832334B1 (ko) * 2013-03-05 2018-02-27 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
JP6170812B2 (ja) 2013-03-19 2017-07-26 株式会社東芝 半導体装置の製造方法
KR101934893B1 (ko) 2013-03-27 2019-01-03 삼성전자 주식회사 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법
KR101828495B1 (ko) 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
US9029220B2 (en) 2013-06-18 2015-05-12 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device with self-aligned contact plugs and semiconductor device
US11163572B2 (en) * 2014-02-04 2021-11-02 Micron Technology, Inc. Memory systems and memory control methods
US9230802B2 (en) * 2014-05-20 2016-01-05 Globalfoundries Inc. Transistor(s) with different source/drain channel junction characteristics, and methods of fabrication
US9269779B2 (en) 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US9691863B2 (en) * 2015-04-08 2017-06-27 Alpha And Omega Semiconductor Incorporated Self-aligned contact for trench power MOSFET
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
JP6472776B2 (ja) 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN107689328A (zh) * 2016-08-03 2018-02-13 世界先进积体电路股份有限公司 半导体装置结构的形成方法
US9905675B1 (en) 2016-12-22 2018-02-27 Infineon Technologies Americas Corp. Gate and field electrode trench formation process
CN109148585B (zh) * 2018-08-14 2021-08-24 上海华虹宏力半导体制造有限公司 沟槽mosfet及其制造方法
CN111987158B (zh) * 2019-05-24 2024-05-17 长鑫存储技术有限公司 沟槽阵列晶体管结构及其制备方法
US11049956B2 (en) 2019-06-17 2021-06-29 Semiconductor Components Industries, Llc Method of forming a semiconductor device
CN112750897A (zh) * 2019-10-29 2021-05-04 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
US11282946B2 (en) 2020-05-29 2022-03-22 Fuji Electric Co., Ltd. Semiconductor device
CN115084247A (zh) * 2022-08-22 2022-09-20 泰科天润半导体科技（北京）有限公司 一种双沟槽型碳化硅mosfet的制造方法
CN116565010A (zh) * 2023-04-10 2023-08-08 浙江广芯微电子有限公司 一种屏蔽栅沟槽型mos器件的制作方法

Family Cites Families (279)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) * 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4638344A (en) * 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPS6016420A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4746630A (en) * 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
JPS63181330A (ja) * 1987-01-23 1988-07-26 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4801986A (en) * 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
US4833516A (en) 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
EP0450082B1 (en) * 1989-08-31 2004-04-28 Denso Corporation Insulated gate bipolar transistor
US5248894A (en) 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JP2893835B2 (ja) * 1990-04-06 1999-05-24 日産自動車株式会社 半導体装置の製造方法
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5298761A (en) * 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
EP0550770B1 (en) * 1991-07-26 1997-11-12 Denso Corporation Method of producing vertical mosfets
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JP3103655B2 (ja) 1992-02-07 2000-10-30 新電元工業株式会社 半導体装置
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5300447A (en) * 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) * 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
DE4300806C1 (de) 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5418376A (en) * 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5434435A (en) 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
DE4417150C2 (de) * 1994-05-17 1996-03-14 Siemens Ag Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
EP0698919B1 (en) 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
DE69602114T2 (de) 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5595927A (en) * 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US5705409A (en) * 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5879971A (en) * 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
KR0159075B1 (ko) 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US5780343A (en) 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
DE59711481D1 (de) * 1996-02-05 2004-05-06 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6084268A (en) 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JP3366808B2 (ja) * 1996-07-18 2003-01-14 株式会社日立製作所 電子財布
EP2043158B1 (en) 1996-07-19 2013-05-15 SILICONIX Incorporated Trench DMOS transistor with trench bottom implant
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100233832B1 (ko) 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6434435B1 (en) 1997-02-21 2002-08-13 Baker Hughes Incorporated Application of adaptive object-oriented optimization software to an automatic optimization oilfield hydrocarbon production management system
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
US5879994A (en) * 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6037628A (en) 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US6110799A (en) 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
DE19731495C2 (de) 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
JP3342412B2 (ja) 1997-08-08 2002-11-11 三洋電機株式会社 半導体装置およびその製造方法
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
US6376348B1 (en) * 1997-09-30 2002-04-23 Siemens Aktiengesellschaft Reliable polycide gate stack with reduced sheet resistance and thickness
DE19743342C2 (de) * 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
US5776813A (en) 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
KR100249505B1 (ko) 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US6005271A (en) 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
US5943581A (en) 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
GB9723468D0 (en) * 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JPH11204782A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
EP1050908B1 (en) * 1998-01-22 2016-01-20 Mitsubishi Denki Kabushiki Kaisha Insulating gate type bipolar semiconductor device
US5949104A (en) 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
US5900663A (en) * 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
GB9826291D0 (en) 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
US6223233B1 (en) * 1998-02-24 2001-04-24 Xircom Wallet for personal information device
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5897343A (en) * 1998-03-30 1999-04-27 Motorola, Inc. Method of making a power switching trench MOSFET having aligned source regions
JP2002503401A (ja) * 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6303969B1 (en) 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6063678A (en) * 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
US6048772A (en) * 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
DE19820223C1 (de) * 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US6015727A (en) * 1998-06-08 2000-01-18 Wanlass; Frank M. Damascene formation of borderless contact MOS transistors
US6064088A (en) * 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
DE19828191C1 (de) 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
US6307246B1 (en) 1998-07-23 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor resurf devices formed by oblique trench implantation
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP4253374B2 (ja) 1998-07-24 2009-04-08 千住金属工業株式会社 プリント基板のはんだ付け方法および噴流はんだ槽
DE19841754A1 (de) 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
JP3382163B2 (ja) 1998-10-07 2003-03-04 株式会社東芝 電力用半導体装置
US7462910B1 (en) 1998-10-14 2008-12-09 International Rectifier Corporation P-channel trench MOSFET structure
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
JP3951522B2 (ja) 1998-11-11 2007-08-01 富士電機デバイステクノロジー株式会社 超接合半導体素子
JP3799888B2 (ja) 1998-11-12 2006-07-19 富士電機デバイステクノロジー株式会社 超接合半導体素子およびその製造方法
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
JP2000156978A (ja) 1998-11-17 2000-06-06 Fuji Electric Co Ltd ソフトスイッチング回路
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6452230B1 (en) 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
JP3743189B2 (ja) * 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
JP3417336B2 (ja) 1999-03-25 2003-06-16 関西日本電気株式会社 絶縁ゲート型半導体装置およびその製造方法
US6188105B1 (en) * 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
TW425701B (en) * 1999-04-27 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method of stack-type capacitor
US6229465B1 (en) 1999-04-30 2001-05-08 International Business Machines Corporation Built in self test method and structure for analog to digital converter
WO2000068998A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation High voltage mosfet structures
WO2000068997A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation Mosfet with field reducing trenches in body region
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
EP1058318B1 (en) * 1999-06-03 2008-04-16 STMicroelectronics S.r.l. Power semiconductor device having an edge termination structure comprising a voltage divider
AU5458400A (en) 1999-06-03 2000-12-28 General Semiconductor, Inc. High voltage power mosfet having low on-resistance
JP3851744B2 (ja) 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
GB9916370D0 (en) 1999-07-14 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9916520D0 (en) 1999-07-15 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
TW411553B (en) 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6077733A (en) * 1999-09-03 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned T-shaped gate through dual damascene
US6239348B1 (en) 1999-09-10 2001-05-29 Randall B. Metcalf Sound system and method for creating a sound event based on a modeled sound field
US20030060013A1 (en) * 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
US6228727B1 (en) * 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
GB9922764D0 (en) * 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3507732B2 (ja) 1999-09-30 2004-03-15 株式会社東芝 半導体装置
US6271552B1 (en) 1999-10-04 2001-08-07 Xemod, Inc Lateral RF MOS device with improved breakdown voltage
US6222233B1 (en) * 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
US6103619A (en) * 1999-10-08 2000-08-15 United Microelectronics Corp. Method of forming a dual damascene structure on a semiconductor wafer
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6346469B1 (en) * 2000-01-03 2002-02-12 Motorola, Inc. Semiconductor device and a process for forming the semiconductor device
GB0002235D0 (en) 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003184D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device and a method of fabricating material for a semiconductor device
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US6271100B1 (en) 2000-02-24 2001-08-07 International Business Machines Corporation Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
TW439176B (en) * 2000-03-17 2001-06-07 United Microelectronics Corp Manufacturing method of capacitors
JP5081358B2 (ja) 2000-03-17 2012-11-28 ゼネラル セミコンダクター，インク． トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
JP4240752B2 (ja) 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
US6385462B1 (en) * 2000-05-26 2002-05-07 Motorola, Inc. Method and system for criterion based adaptive power allocation in a communication system with selective determination of modulation and coding
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6627949B2 (en) * 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6479352B2 (en) 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6635534B2 (en) 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP4984345B2 (ja) 2000-06-21 2012-07-25 富士電機株式会社 半導体装置
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
US6921939B2 (en) 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
US6445035B1 (en) * 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
EP1205980A1 (en) 2000-11-07 2002-05-15 Infineon Technologies AG A method for forming a field effect transistor in a semiconductor substrate
US6362112B1 (en) * 2000-11-08 2002-03-26 Fabtech, Inc. Single step etched moat
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6583047B2 (en) 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
KR100393201B1 (ko) 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US6892098B2 (en) 2001-04-26 2005-05-10 Biocontrol Medical Ltd. Nerve stimulation for treating spasticity, tremor, muscle weakness, and other motor disorders
WO2002089195A2 (en) * 2001-04-28 2002-11-07 Koninklijke Philips Electronics N.V. Method of manufacturing a trench-gate semiconductor device
JP4608133B2 (ja) * 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6762127B2 (en) * 2001-08-23 2004-07-13 Yves Pierre Boiteux Etch process for dielectric materials comprising oxidized organo silane materials
US6444574B1 (en) * 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
US6465304B1 (en) 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US6822288B2 (en) * 2001-11-20 2004-11-23 General Semiconductor, Inc. Trench MOSFET device with polycrystalline silicon source contact structure
ITVA20020005A1 (it) * 2002-01-25 2003-07-25 St Microelectronics Srl Flusso di processo per la realizzazione di un transitore mos di potenza a trench di gate con canale di dimensioni scalate
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
TW573344B (en) * 2002-05-24 2004-01-21 Nanya Technology Corp Separated gate flash memory and its manufacturing method
US7557395B2 (en) * 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
US6809005B2 (en) 2003-03-12 2004-10-26 Infineon Technologies Ag Method to fill deep trench structures with void-free polysilicon or silicon
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben

Also Published As

Publication number Publication date
US7799636B2 (en) 2010-09-21
WO2004105090A3 (en) 2005-11-17
TW200428523A (en) 2004-12-16
US20040232481A1 (en) 2004-11-25
US20100015769A1 (en) 2010-01-21
US8034682B2 (en) 2011-10-11
KR100804864B1 (ko) 2008-02-20
US7595524B2 (en) 2009-09-29
US6916745B2 (en) 2005-07-12
KR100804865B1 (ko) 2008-02-20
JP2011223028A (ja) 2011-11-04
JP4981450B2 (ja) 2012-07-18
WO2004105090A2 (en) 2004-12-02
DE112004000872B4 (de) 2016-07-07
DE112004000872T5 (de) 2007-09-06
JP2007500454A (ja) 2007-01-11
US8716783B2 (en) 2014-05-06
US20110003449A1 (en) 2011-01-06
US20080164519A1 (en) 2008-07-10
KR20070034643A (ko) 2007-03-28
US7344943B2 (en) 2008-03-18
KR20060036385A (ko) 2006-04-28
US20050191794A1 (en) 2005-09-01
US20120119291A1 (en) 2012-05-17
DE202004021554U1 (de) 2008-12-18

Similar Documents

Publication Publication Date Title
TWI389199B (zh) 用於形成具有自行對準特徵之溝槽金屬氧化物半導體場效電晶體之結構及方法
JP5118270B2 (ja) 埋め込みゲートを有するｍｏｓゲート装置
TWI411046B (zh) 自我校準之溝槽式金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）結構及其製造方法
US9978860B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5363978B2 (ja) 互いに接続されたシールド電極及びゲート電極を有するシールドゲートトレンチｆｅｔの構造及びこれを形成する方法
KR100400079B1 (ko) 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
JP4005019B2 (ja) パワー半導体デバイス
TWI470676B (zh) 在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸
US7344945B1 (en) Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor
US20060113588A1 (en) Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US20170213906A1 (en) Trench power transistor
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
US20050280077A1 (en) Triple-diffused trench MOSFET
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN115719759A (zh) Ldmos器件及工艺方法
KR20050045715A (ko) 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법
KR100578745B1 (ko) 다중 게이트 모스 트랜지스터 및 그 제조 방법
US20040232482A1 (en) Trenched DMOS devices and methods and processes for making same
CN113964038B (zh) 沟槽栅mosfet器件的制造方法
JPH0493084A (ja) 半導体装置およびその製造方法
JP2001085675A (ja) 半導体装置およびその製造方法
JPH08236760A (ja) 半導体装置及びその製造方法