TWI307165B

TWI307165B - Semiconductor device, and display device and electronic device utilizing the same

Info

Publication number: TWI307165B
Application number: TW092136746A
Authority: TW
Inventors: Hajime Kimura; Yutaka Shionoiri
Original assignee: Semiconductor Energy Lab
Priority date: 2002-12-25
Filing date: 2003-12-24
Publication date: 2009-03-01
Also published as: US7786985B2; US10867576B2; US10373581B2; KR20110028487A; JP2019216464A; US10121448B2; KR20040057952A; JP2015181244A; US20120032943A1; JP2017200217A; US20040253781A1; KR20100119739A; JP2017143523A; US9190425B2; US20130264574A1; US20150048376A1; US11217200B2; US9640135B2; KR101123096B1; US20160217761A1

Description

1307165 (1) 玖、發明說明【發明所屬之技術領域】本發明關於一種數位電路的構成。更具體地說，關於一種利用靴帶式電路來放大輸出信號振幅的技術。而且，關於使用其顯示裝置、半導體裝置及電子機器。【先前技術】近年來，在絕緣體上、特別是在玻璃基板上形成了半導體薄膜的顯示裝置、特別是使用了薄膜電晶體（以下，以TFT表示）的主動矩陣型顯示裝置的普及變得日益顯著。使用了 TFT的主動矩陣型顯示裝置具有被配置成矩陣狀的數十萬個畫素至數百萬個畫素，通過利用各畫素中配置的TFT來控制各畫素的電荷，由此進行影像顯示。作爲一種最近的技術，在構成畫素的TFT以外，在畫素部分的周邊區域中使用TFT同時形成驅動電路的多晶矽TFT的技術不斷發展，在裝置的小型化、低功耗化方面做出了巨大貢獻，與此同時，近年來，在其應用領域顯著增大的移動資訊終端的顯示部分等，顯示裝置已成爲不可或缺的裝置。作爲顯示裝置的驅動電路，一般使用組合了 N通道型TFT和P通道型TFT的CMOS電路。作爲CMOS電路的特徵，由於僅在邏輯變化的瞬間流過電流，在某一邏輯的保持過程中，沒有電流流過（實際存在微小的漏電流），因此，例如可以壓低整個電路中的消耗電流並有利於高 -5- 1307165 (2) 速驅動。伴隨移動電子機器的小型化、輕型化’對使用了有機 EL元件、FED (場發射顯示器）和液晶顯示器中所用的元件等自發光元件和液晶元件等的顯示裝置的需要急劇增加，由於需要製造數量非常多的TFT，從良品率等方面看，難以充分壓低其製造成本。容易預測出今後的需要還會急劇增加，因此，希望能夠更廉價地提供顯示裝置。作爲在絕緣體上製造驅動電路的方法’ 一般是使用多個光罩，對活化層、配線等的圖形進行曝光、蝕刻而製作的方法，但這時由於製程數多、直接影響製造成本，因此希望用盡可能少的製造製程數。因此，嘗試只使用N通道型或P通道型中的某一導電類型TFT來構成由習知 CMOS電路構成的驅動電路。採用這種方法，可省略離子摻雜製程的一部分，還可削減光罩的個數。其結果是是，可實現成本降低。圖9(A)表示只使用一種極性的TFT構成的TFT負載型反相電路的例子。下面，將描述其動作。圖9(B)表示輸入到反相電路的信號波形。這裏，輸入信號振幅處於高電位側電源 VDD和低電位側電源 GND之間。此外，爲了簡單起見，設爲GND = 0V。以下說明電路的動作。又，爲明確而簡單地進行說明，假定構成電路的N通道型TFT的臨限値電壓沒有誤差，一律爲（VthN )。並且，同樣地，對於P型TFT，其臨限値電壓一律爲（VthP)。 (3) 1307165 考慮輸入圖9(B)所示信號之情況。首先，當輸入信號爲L信號（低電位側電源GND )時，N通道型TFT 9 04截止。一方面，由於負載TFT 903通常動作在飽和區，因此輸出端子的電位就向高電位側電源VDD的方向上升。另一方面，當輸入信號爲Η信號（高電位側電源 VDD)時，Ν通道型TFT 904導通。在此，與負載TFT 903的電流能力相比，由於充分地增高N通道型TFT 904 的電流能力，輸出節點的電位就向低電位側電源GND的方向下降。但是，這種情況存在以下問題。圖9 ( C )表示TFT 負載型反相電路的輸出波形。如圖9(C)所示，當輸入信號爲L信號時，輸出端子的電位，比VDD的電位低一個以907表示的部分，即爲負載TFT 903的臨限値電壓部分。這是因爲當負載TFT 9 03的閘極·源極間的電壓比臨限値電壓小時，負載TFT 903中幾乎沒有電流流動而變成了截止狀態的緣故。這裏，負載TFT 903的源極端子爲輸出端子，閘極端子連接到VDD。因此，輸出端子的電位與閘極端子的電位相比變爲低一個臨限値電壓部分的電位。即，輸出端子的電位最大只能上升到（VDD-VthN ) 。而且，利用負載TFT 903和N通道型TFT 904的電流能力之比，當輸入信號爲Η信號時，輸出端子的電位就變得比GND的電位高一個以908表示的部分。這樣，爲了使之充分接近於GND，相對於負載TFT 903而言，要求N通道型TFT 904充分地增大電流能力。 (4) 1307165 如果使用僅由一種極性的TFT構成的反相電路使輸出信號的振幅相對於輸入信號的振幅産生衰減。以下，針對採用幾種避免輸出信號的振幅變小的的方法進行硏討（例如，參照專利文獻1、專利文獻專利文獻3、專利文獻4 )。圖3 3表示專利文獻1、專利文獻2中揭示的反路的電路圖。圖33的電路利用了電晶體3 3 02的閘極處於浮置狀態、電容元件3304兩端的電壓（兩端的差）沒有發生變化的情況。以下，說明圖33的動作。向輸入端子3 305和輸子33 06輸入彼此反相的信號。首先，將Η信號（高側電源VDD )輸入到輸入端子3306，將L信號（低側電源GND )輸入到輸入端子3 3 05。於是，電晶體導通。其結果是，端子3308的電位變爲L信號（低側電源GND )的電位。此外，由於輸入端子3 3 05的爲L信號（低電位側電源GND )的電位，因此電 3301導通。其結果是，端子3307變爲L信號（低電電源GND )的電位。即，電容元件3304兩端的電壓端的電位差）變爲0V。將Η信號（高電位側電源VDD )輸入到輸入 3 3 05，將L信號（低電位側電源GND )輸入到輸入 3306。於是，電晶體3303截止。由於輸入端子3305 位爲Η信號（高電位側電源V D D )的電位，因此電 3301導通，端子3307的電位上升。而且，如電晶體問題相電端子電位入端電位電位 3 3 03 電位電位晶體位側 (兩端子端子的電晶體 3 3 02 1307165 (5) 的閘極·源極間的電壓大於臨限値電壓，電晶體3 3 02就導通，端子3308的電位開始上升。這時，如端子3307的電位上升，則最終電晶體3 30 1截止。這是因爲端子3307 是電晶體3301的源極端子，因端子3307的電位上升而使電晶體3 3 0 1的閘極·源極間的電壓減小直至等於臨限値電壓的緣故。一旦電晶體3 3 0 1的閘極·源極間的電壓等於臨限値電壓，電晶體3 3 0 1就處於截止狀態。因此，從端子 3 305向端子3 3 07的電流流動就停止。即，端子 3 3 07處於浮置狀態。其結果是，電容元件3 3 04兩端的電壓（兩端的電位差）不變。當電晶體3 3 0 1處於截止的時刻，端子3 3 08的電位還會持續上升。在此情況下，電晶體3302處於導通狀態。即，電晶體3 3 02的閘極·源極間的電壓，即電容元件 33 04兩端的電壓（兩端的電位差）大於電晶體3302的臨限値電壓。因此，端子3 308的電位進一步上升。此時，端子3307的電位也同時上升。這是因爲電容元件3304兩端的電壓（兩端的電位差）不發生變化，所以電容元件 33 04的一端（端子3308)的電位一旦上升，另一端（端子3307 )的電位也就上升。然後，端子3 308的電位就這樣持續上升，最終達到高電位側電源VDD。在端子3 3 0 8 的電位達到高電位側電源VDD以前的期間，電晶體3 302 •-直處於導通狀態。並且，在電容元件3304上保持電晶體3301處於截止的時刻的電壓不變。因此，端子3307的電位比高電位側電源VDD增高一個保存在電容元件3 3 04 1307165 (6) 上的電壓部分。亦即，端子3 3 0 7和端子3 3 0 8的電位等於高電位側電源VDD，或成爲更高的電位。因此，與輸入信號的振幅相比，可防止輸出信號的振幅變小。一般稱這種電路爲靴帶式電路。專利文獻1 : 特開平8_50790號公告專利文獻2 : 特許第3 3 3 0746號說明書專利文獻3 : 特許第3092506號說明書專利文獻4 : 特開2002-328643號公告但是，圖3 3所示反相電路存在兩大問題。第1個問題是當Η信號（高電位側電源VDD )輸入到輸入端子3 3 05 、L信號（低電位側電源GND )輸入到輸入端子3 3 06時，電晶體3 3 0 1的截止一旦延遲，端子 3 3 07和端子3 3 08的電位就處於未充分上升的狀態。假定電晶體3 3 02首先截止。這種情況下，由於在電晶體3 3 02 的閘極·源極間設置有電容元件3 3 04，所以在電容元件 3304上就蓄積了電晶體33 02的臨限値電壓。此時，由於電晶體3 3 0 1還處於導通狀態，端子3 3 07的電位繼續上升。然後，直至電晶體3301截止。此時，電容元件保存著電晶體33 02的臨限値電壓，電晶體3 3 02截止。從而，端 -10- 1307165 (7) 子3308和3307的電位就不再上升。

第2個問題是當輸入到輸入端子3 3 0 5中的Η信號的電位低於高電位側電源VDD的情況下，端子3 3 07和 3 3 08的電位未充分上升。將信號輸出給輸入端子3 3 05的電路例如爲圖9(A)那樣的電路時，Η信號的電位可變得低於高電位側電源VDD。因此，假定考慮輸入到輸入端子3 3 05的Η信號的電位與高電位側電源VDD之差大於電晶體3301的臨限値電壓的情況。在此情況下，將Η信號輸入到輸入端子3 305、將L信號（低電位側電源GND )輸入到輸入端子3 3 06時，即使端子3307的電位停止上升，電晶體33 0 1也不會處於截止狀態。即，端子3307不處於浮置狀態，而從端子3305向端子33 07持續提供電荷。因此，端子3 3 05與端子3 3 07的電位維持相等狀態。因此，電容元件3 3 04兩端的電壓（兩端的電位差）不變化之動作不會發生。其結果是，端子3307和端子3308的電位就不會充分上升。在這種反相電路的輸出端子上連接相同結構的反相電路時，其輸出端子的信號振幅就進一步降低。即，每逢連接該電路，輸出信號的振幅就迅速變小，因而不能正常地動作。與此相對照，專利文獻4中所示的反相電路解決了上述第2個問題。圖34示出了專利文獻4中揭示的反相電路。將低於高電位側電源VDD的Η信號輸入到輸入端子 3 4 0 5、將L信號（低電位側電源GN D )輸入到輸入端子 -11 - 1307165 (8) 3406時，端子3407的電位上升，電晶體3401的閘極.源極間電壓一旦等於臨限値電壓，電晶體3 40 1就截止。也就是說，端子3407處於浮置狀態。因此’在該時刻，保持電容元件3 404兩端的電壓（兩端的電位差）。因此，在電晶體3 40 1截止的時刻，若電晶體3 402處於導通狀態，端子340 8的電位就持續上升，其結果是，端子3407的電位也上升。

但是，即使是圖34的電路，也不能解決上述第1個問題。【發明內容】 (發明欲解決之問題）鑒於上述問題，本發明的一個課題是提供一種輸出信號的振幅不易變小的半導體裝置。此外，另一課題是提供一種可僅用一種極性的電晶體構成電路的半導體裝置。

又，所謂半導體裝置是指構成包含使用了半導體的元件（電晶體、二極體）、電容器、電阻器等的電路的裝置。當然，並不只限於這些元件。 (解決問題的手段）爲了解決上述問題，本發明採用以下揭示的裝置。本發明提供之半導體裝置，係具有第1電晶體、第2 電晶體、第3電晶體、第1輸入端子及第2輸入端子的半導體裝置，其特徵在於： -12- 1307165 (9) 上述第1電晶體的源極端子與上述第2電晶體的汲極端子連接，上述第3電晶體的汲極端子與上述第1電晶體的閘極端子連接，上述第1輸入端子與上述第3電晶體的閘極端子和上述第2電晶體的閘極端子連接，

上述第2輸入端子經整流元件與上述第1電晶體的閘極端子連接。此外，本發明提供一種半導體裝置，其特徵在於：在上述構成中，上述整流元件係被連接成二極體的電晶體。也就是說，在本發明中，在信號輸入部分配置例如被連接成二極體的電晶體等之整流元件。

因此，藉由連接成二極體的電晶體之設爲〇 F F狀態 (截止狀態），第1電晶體的閘極端子成爲浮置狀態。此時，第1電晶體成爲導通狀態，其閘極/源極間的電壓被電容元件（電晶體的閘極電容）保持。其後’當第1電晶體的源極端子的電位上升時，藉由靴帶式效應’第1電晶體的閘極端子的電位也隨之上升。結果’能夠防止輸出信號的振幅變小。此外，本發明提供一種半導體裝置’其特徵在於：在上述構成中，第2整流元件被與上述第3電晶體串聯連接。此外，本發明提供一種半導體裝置’其特徵在於： -13- 1307165 (10) 在上述構成中’上述第2整流元件爲被連接成二極體的電晶體。也就是說’在本發明中，在第1電晶體的閘極端子部分設置例如被連接成二極體的電晶體等的整流元件。並且，藉由第2整流元件之二極體連接的電晶體之設爲截止狀態（〇 F F狀態），可防止第1電晶體的閘極端子的電位過度下降。結果，可防止輸出信號的振幅變小。此外，本發明提供一種半導體裝置，其特徵在於：在上述構成中，上述二極體連接之電晶體係與上述第 1電晶體具有相同的導電型。也就是說，藉由第1電晶體與上述被連接成二極體的電晶體之具有相同導電型，能夠使構成電路的所有電晶體的導電型設爲相同。結果，可實現成本的降低。此外，本發明提供一種半導體裝置，其特徵在於：在上述構成中，上述第2整流元件之連接成二極體的電晶體係與上述第1電晶體具有相同導電型。亦即，藉由第1電晶體與作爲上述第2整流元件之二極體連接的電晶體之具有相同導電型，可使兩個電晶體的臨限値電壓的大小大致相同。由於第1電晶體的臨限値電壓與作爲上述第2整流元件的被連接成二極體的電晶體的臨限値電壓大致相同’因此當第1電晶體應截止時’可防止漏電流之發生。此外，本發明提供一種半導體裝置’其特徵在於：在上述構成中，具有電容元件’上述電容元件的一個 -14- 1307165 (11) 端子與上述第1電晶體的閘極端子連接，另—端子與上述第1電晶體的源極端子連接。

又，本發明之電晶體可以是利用任何材料、裝置、製造方法製造而成之電晶體，也可以是任意類型的電晶體，例如，可以是薄膜電晶體（TFT )。在TFT中，半導體層可以爲非晶質者、也可以爲多晶（多晶體）或單晶者。作爲其他電晶體，可以是在單晶基板中製作的電晶體，也可以是在SOI基板中製作的電晶體，還可以是在塑膠基板上形成的電晶體，或者在玻璃基板上形成的電晶體。此外，也可以是使用有機物和碳奈米管形成的電晶體。此外，既可以是MOS型電晶體，也可以是雙極性電晶體。又，本發明中，“連接”係和“電連接”具有相同意義。因此，其間也可以配置其他元件或電路等。

根據本發明上述構成，可容易地使構成靴帶式電路的電容元件的一個端子處於浮置狀態。結果，可防止輸出信號的振幅變小。另外，即使輸入信號的振幅變小，也可使構成靴帶式電路的電容元件的一個端子處於浮置狀態。因此’可防止輸出信號的振幅變小。另外，可僅使用一種極性的電晶體構成電路。因此，可抑制製造成本。【實施方式】以下說明具有本發明半導體裝置之電路構成。 (實施形態1 ) -15- 1307165 (12) 本實施形態中，首先，說明本發明要解決的課題中所說明之用於解決第2個問題的反相電路。亦即，說明解決輸入到輸入端子的Η信號的電位低於高電位側電源VDD 的情況下某一端子的電位無法充分上升等問題之反相電路

圖2所不反相器電路爲，即使輸入到輸入端子105的 Η信號的電位低於高電位側電源V D D時，端子1 〇 7及端子108之電位亦能充分上升者。輸入端子105介由二極體連接之電晶體1 〇 1而連接於電晶體1 02之閘極端子。由於電晶體101以二極體方式連接，其閘極端子被與輸入端子 105連接。因此，能使電流從端子105向端子107方向流動，卻不會使電流從端子107向端子105方向流動。此外，在電晶體102的閘極端子與源極端子之間連接有電容元件1 04。電晶體1 03的汲極端子，係與電晶體1 02的源極端子連接，電晶體103的閘極端子，係與輸入端子106連接。而且，電晶體109的閘極端子，係與輸入端子106連接、汲極端子則與電晶體1 02的閘極端子連接。另外，電晶體109的源極端子和電晶體103的源極端子，係連接於低電位側電源GND，但並不限於此。各個源極端子也可以與不同電位的配線連接，也可以輸入脈衝信號。另外，雖然輸入端子106連接於電晶體109的閘極端子和電晶體1 03的閘極端子，但並不限於此。各個閘極端子也可以與各自的輸入端子連接。 -16- 1307165 (13) 另外’雖然電晶體1 0 2的汲極端子連接於高電位側電源VDD’但並不限於此。可以連接不同電位的配線，也可以輸入脈衝信號。以下’說明圖2的動作。一般係將彼此反相的信號輸入到輸入端子105和輸入端子106。但是，即使不輸入反相的信號，也能使其動作。首先’假定將Η信號（高電位側電源VDD)輸入到輸入端子106,將L信號（低電位側電源GND)輸入到輸入端子105。於是，電晶體1〇3及電晶體109成爲Ο Ν狀態（導通狀態）。結果，端子1〇8 的電位成爲GND。並且，由於端子1〇7的電位變爲GND ’電晶體102截止。還有’由於端子107與端子1〇5的電位相同’電晶體101截止。而且，電容元件1〇4兩端的電壓（兩端的電壓差）變爲0V。將Η信號（高電位側電源VDD )輸入到輸入端子105 ，將L信號（低電位側電源GND )輸入到輸入端子1 06。於是’電晶體1 09及電晶體1 03設爲〇 F F狀態。由於輸入端子105的電位爲Η信號（高電位側電源VDD)的電位，電晶體101導通、端子107的電位上升。並且，一旦電晶體1 02的閘極.源極間的電壓大於臨限値電壓，電晶體1 02就導通，端子1 〇8的電位就開始上升。此時，如果端子107的電位一直上升，最終，電晶體ι〇1就成爲截止狀態（非導通狀態）。這是因爲端子107爲電晶體101的源極端子，由於端子107的電位上升，使得電晶體101的閘極·源極間的電壓（汲極·源極間的電壓）變小，最終 -17- (14) 1307165 等於臨限値電壓的緣故。一旦電晶體1 〇 1的閘極·源極間的電壓等於臨限値電壓，電晶體101就變爲截止狀態。因此’從端子105向端子107的電流停止流動。也就是說，端子107處於浮置狀態。其結果是，電容元件104兩端的電壓（兩端的電位差）不變。

在電晶體101處於截止狀態的時刻，假定端子108的電位還會持續上升。在這種情況下，電晶體102處於導通狀態。也就是說，電晶體1 02的閘極·源極間的電壓，即電容元件104兩端的電壓（兩端的電位差）大於電晶體 102的臨限値電壓。因此，端子108的電位進一步上升。此時，端子107的電位也同時上升。這是因爲電容元件 104兩端的電壓（雨端的電位差）不變，從而電容元件 104的一個端子（端子108)的電位上升時，另一端子（端子107)的電位也上升的緣故。並且，就這樣，端子 1 08的電位會繼續上升，最終達到高電位側電源VDD。在端子1 08的電位達到高電位側電源VDD以前的期間，電晶體1 02 —直處於導通狀態。電容元件1 04 —直保持在電晶體101處於截止狀態的時刻的電壓。因此’端子1〇7的電位比高電位側電源VDD增高一個保持在電容元件1 〇4 上的電壓部分。亦即，端子107和端子108的電位等於高電位側電源 VDD，或成爲其以上的電位。因此，可防止輸出信號振幅比輸入信號的振幅小。如此則輸入到端子106的信號在端子107' 108上變 -18- 1307165 (15) 成反相的信號。因此’在圖2所示的反相電路中’輸入端子可以是端子1〇6、輸出端子可以是端子1〇7或108。並且，將與端子106反相的信號輸入到端子105也是可以的。由此，也可以認爲端子105爲輸入端子中的一個。

另外，可根據在其前面連接的電路的輸入阻抗的大小來決定將端子107或端子108作爲輸出端子。也就是說，端子1 07必須根據動作狀態而處於浮置狀態。因此，端子 107不能與輸入阻抗低的電路連接。但是，在端子107中，Η信號時的電位可高於VDD。另一方面，由於端子108 不必處於浮置狀態，所以即使連接到輸入阻抗不低的電路也沒有問題。但是，Η信號時的電位不得高於VDD。這樣，由於存在各自的不同點，可以適當地判斷將端子107或端子108中的哪一個作爲輸出端子。

圖3表示圖2所示之反相電路（符號標記爲301)。輸入端子303相當於端子106，輸入端子3 04相當於端子 105。輸出端子3 02相當於端子108或端子107。將彼此反相的信號輸入到端子303和端子304。一旦考慮作爲反相電路的動作，就使輸入到端子303的信號反相，並輸出到輸出端子302。因此，可將端子303作爲反相電路的輸入端子。考慮輸入到輸入端子105的Η信號的電位比高電位側電源VDD低的情況。假定還要考慮輸入到輸入端子 1 〇5的Η信號的電位與高電位側電源VDD之差大於電晶體1 〇 1的臨限値電壓的情況。即使是這種情況，當Η信 -19- 1307165 (16) 號輸入到輸入端子1 05、L信號（低電位側電源GND )輸入到輸入端子106時，如果端子107的電位上升’電晶體 1 0 1的閘極·源極間的電壓等於臨限値電壓，電晶體1 0 1 就截止，端子107就處於浮置狀態。因此’在電晶體101 處於截止狀態的階段，如果電晶體1 〇 2導通，此時的電晶體102的閘極·源極間的電壓就會保持在電容元件104上。因此，端子108和端子107的電位可以充分地上升。

於一般CMOS電路中，對於使用P通道型電晶體的電晶體，即使將其極性逆轉，藉由使用電晶體1 0 1、1 09、電容元件104等，也能使其正常地動作。這不只可應用於反相電路，也可應用於所有電路。

另外，在圖2中，雖然電晶體102的汲極端子與電位 VDD的配線連接，但並不限於此。可以根據情況來改變電晶體1 02的汲極端子的電位。例如，也可以輸入脈衝信號。同樣地，雖然電晶體103和電晶體109的源極端子與電位GND的配線連接，但並不限於此。可以根據情況來改變電晶體1 03和電晶體1 09的源極端子的電位，也可以各自輸入不同的電位和信號。例如，如圖4所示，電晶體1 02的汲極端子也可以與輸入端子1 05連接。在此情況下，Η信號（高電位側電源VDD )輸入到輸入端子1 06、L信號（低電位側電源 GND)輸入到輸入端子105時，輸出端子108的電位變爲 GND， L信號（低電位側電源GND )輸入到輸入端子 1〇6 、Η信號（高電位側電源VDD)輸入到輸入端子1〇5 -20- 1307165 (17) 時，輸出端子108的電位變爲VDD。因此，動作無問題或者，藉由將脈衝信號輸入到電晶體102的汲極端子，可以構成移位暫存器及閂鎖電路等，或構成其中的一部分。

另外，在圖2中，雖然電晶體採用了 N通道型，但並不限於此。也可以採用P通道型電晶體來構成電路，也可以採用CMOS型來構成電路。當圖2的電路中的電晶體全部爲P通道型時，更換VDD和GND的電位就可以了。另外，雖然圖2中的電晶體101是與電晶體1〇2等同極性的電晶體，但並不限於此。也可以是任何有整流特性的元件。例如，也可以使用PN接面、PIN接面的二極體或肖特基型的二極體等來代替電晶體101。另外，如圖5 所示，可以使用將與電晶體1 〇2等相反極性的電晶體 101P等連接成的二極體等。

另外，也可以省略電容元件1 〇4。即，能夠用電晶體 102的閘極電容來替代。對於電晶體102的閘極電容，可以在將源極區或汲極區或LDD區等與閘極電極重疊後的區域形成電容，也可以在通道區與閘極電極之間形成電容 (實施形態2 ) 實施形態1中說明了針對本發明要解決的課題中說明過的第2個問題的反相電路。在本實施形態中，說明針對 -21 - 1307165 (18) 本發明要解決的課題中說明過的第1個問題的反相電路。回到圖33的電路，分析産生第1個問題的主要原因。首先，將 Η信號（高電位側電源VDD )輸入到輸入端子3 3 06、將L信號（低電位側電源GND )輸入到輸入端子3 305時，端子3 307爲L信號（低電位側電源GND ) 的電位。即，電容元件3304兩端的電壓（兩端的電位差 )爲 0V。

將Η信號（高電位側電源VDD )輸入到輸入端子 3 305、將L信號（低電位側電源GND )輸入到輸入端子 3306時，端子3307的電位從GND(OV)開始上升《並且，在成爲比VDD低一個臨限値電壓的電位（VDD-VthN ) 後，成爲浮置狀態。即，有必要使相應的電位差上升。所以，必須有相應的充電時間。因此，端子3 3 07處於浮置狀態也相應地延遲。

因此，在本發明中，使端子33 07 (或與其相當的端子）的電位不下降到GND ( 0V )而動作。但是，電晶體截止時，由於使其截止是必要的’因此端子的電位就下降至大致在臨限値電壓附近的電位。其結果是，電容元件上的電壓不爲0V、保持爲臨限値電壓。這樣，由於從最初保存的電荷，減少了電位的上升部分。因此，充電時間變短，端子成爲浮置狀態以前的時間也變短。基於上述原理，構成一種電路以處理第1個問題。又，本實施形態中，藉由對實施形態1中說明過的電路進行改良，以處理第1個問題。因此’能夠在兩方面同 -22- 1307165 (19) 時解決第1個問題和第2個問題。因此，由於基本結構和動作與實施形態1的情況相同，其詳細的說明從略。

圖1表示對圖2進行改良、解決了第1個問題和第2 個問題的電路圖。在圖1中，說明了本發明要解決的課題，爲了解決第2個問題，將被連接成二極體（汲極端子與閘極端子連接）的電晶體110與電晶體109串聯設置。另外，在圖1中，雖然將電晶體110連接在電晶體109的汲極端子側，但並不限於此。例如，可以如圖6所示連接在電晶體109的源極端子側。如圖1所示，藉由設置連接成二極體的電晶體110, 可使端子1 07的電位不低於臨限値電壓。即，電容元件 104雨端的電壓（兩端的電位差）不爲0V，可獲得高於臨限値電壓的電壓。

以下簡單說明其動作。首先，將Η信號（高電位側電源VDD )輸入到輸入端子1 06、L信號（低電位側電源 GND)輸入到輸入端子105。於是，電晶體109和電晶體 103導通。其結果是，端子108的電位爲GND。但是，端子107的電位變爲電晶體110的臨限値電壓。這是因爲電晶體1 〇 1處於截止狀態，並且由於電晶體1 1 0的閘極端子與汲極端子連接，所以在電晶體1 1 0的源極·汲極間的電壓等於臨限値電壓時，電晶體110截止的緣故。由於端子 1 07的電位爲臨限値電壓，所以電容元件1 04兩端的電壓 (兩端的電位差）也爲臨限値電壓。從而，一旦電晶體 1 1 〇的臨限値電壓與電晶體1 02的臨限値電壓相等，電晶 -23- 1307165 (20) 體102就變爲截止。

之後，將Η信號（高電位側電源VDD )輸入到輸入端子105、將L信號（低電位側電源GND )輸入到輸入端子106。於是，電晶體109和電晶體103截止。由於輸入端子105的電位爲Η信號（高電位側電源VDD)的電位，電晶體101導通，端子107的電位上升。但是，在圖2 的情況下，電位是從GND (0V)起開始上升，而在圖1 的情況下，端子1 07的電位從臨限値電壓起開始上升。因此，端子107的電位迅速上升。其結果是，電晶體101迅速處於截止狀態，端子107也處於浮置狀態。在該時刻，由於端子108的電位還處於上升過程，電晶體102也就處於導通狀態。因此，可解決端子108和107的電位上升不充分這樣的問題。又，藉由電晶體101可使端子107的電位的變化量變少，電位的變化加快。結果，電路的動作變快。

藉由採用這種構成，可在兩方面同時解決在本發明要解決的課題中說明過的第1個問題和第2個問題。又，在圖1、圖6中，雖然電晶體使用了 Ν通道型’ 但並不限於此。在圖1和圖6的電路中的電晶體全部爲Ρ 通道型的情況下，交換VDD和GND的電位就可以。圖7 示出在圖1的電路中的電晶體全部爲Ρ通道型的情況下的電路圖。另外，雖然在圖1、圖6的電晶體110是與電晶體 1 02等具有相同極性的電晶體，但並不限於此。可以採用 -24- 1307165 (21) 任何具有整流特性的元件。例如，也可以採用PN接面和 PIN接面的二極體、肖特基型二極體、將與電晶體1〇2等相反極性的電晶體連接連接成二極體等來代替電晶體110 。即，只要端子107的電位不過度下降就可以。

但是，較好是電晶體110和電晶體102爲相同極性的電晶體 '其臨限値電壓也基本相等。因爲假如電晶體1 1 〇與電晶體102的臨限値電壓不同，當Η信號（高電位側電源VDD )輸入到輸入端子1 05、L信號（低電位側電源 GND)輸入到輸入端子106時，電晶體102有可能已經導通了的緣故。因此，希望通過使電晶體110和102靠近設置，其特性容易取得一致。例如，在應用雷射使半導體層結晶的情況下，較好是對電晶體1 1 〇和1 02進行相同的照射。但是，如果其程度對動作沒有妨礙，即使電晶體1 1 0 與電晶體1 02的臨限値電壓存在少量差異也不會有問題。

另外，在本實施形態中，描述改進了實施形態1中說明過的電路的情形。因此，實施形態1中說明過的內容也能應用於本實施形態。 (實施形態3 ) 在本實施形態中，藉由改良實施形態1中說明過的電路，說明了針對本發明要解決的課題中說明過的第1個問題和第2個問題的反相電路。在本實施形態中，通過改進圖3 4的電路，說明針對第1個問題的反相電路。圖8表示改良圖34所示電路之反相電路。與電晶體 -25- 1307165 (22) 34 09串聯地設置被連接成二極體的電晶體801。另外，在圖8中，雖然在電晶體3409的汲極端子與端子3 407之間設置電晶體80 1，但並不限於此。例如，也可以連接到電晶體3409的源極端子一側。

依此，藉由設置電晶體801，端子3407的電位不會過度下降，端子3407的電位可以迅速上升。結果，電晶體3 40 1迅速成爲截止狀態，端子3407也成爲浮置狀態。在該時刻，因端子3408的電位還在上升中，所以電晶體 3402也處於導通狀態。因此，可解決端子340 8和3 407 的電位上升不充分這樣的問題。另外，利用電晶體801使端子3407的電位的變化量變少，電位的變化加快。結果，電路的動作變快。藉由採用這種構成，可在兩方面同時解決在本發明要解決的課題中說明過的第1個問題和第2個問題。

另外，在圖8中，雖然電晶體採用N通道型，但並不限於此。也可以用P通道型電晶體來構成電路，還可以製作成CMOS型來構成電路。在圖8的電路中的電晶體都是P通道型的情況下，交換VDD和GND的電位就可以了另外，雖然圖8之電晶體801係與電晶體3402等爲相同極性的電晶體，但並不限於此。只要是任何具有整流性的元件就可以。例如，也可以採用PN接面、P IN接面的二極體、肖特基型二極體、將與電晶體34〇2等相反極性的電晶體連接成的二極體等來代替電晶體80 1。亦即， -26- 1307165 (23) 只要端子3407的電位不過度下降就可以。

但是’較好是電晶體801與電晶體3402爲具有相同極性的電晶體，其臨限値電壓也大致相等。因爲如果電晶體801與電晶體3402的臨限値電壓不同，當Η信號（高電位側電源VDD )輸入到輸入端子3 405、L信號（低電位側電源GND)輸入到輸入端子3 406時，電晶體3 402 有可能已經導通了的緣故。因此，希望通過使電晶體8〇1 和3 402靠近設置，其特性容易取得一致。例如，在應用鐳射使半導體層結晶的情況下，希望對電晶體801和 3 4 02進行相同的照射。但是，如果其程度對動作沒有妨礙，即使電晶體801與3 402的臨限値電壓存在少量差異也不會有問題。 (實施形態4 )

在實施形態1 ~3中，描述了應用於反相電路的情況。接下來，在本實施形態中，揭示應用於除此之外的電路情況的實例。首先，圖10表示適用於時脈反相電路之構成。圖1〇的電路係由圖2所示反相電路擴大而構成者，亦可藉由擴大實施形態1〜3所示其他電路來構成時脈反相電路。在圖10中，電晶體1002Β、1003Β,用於控制時脈反相電路之輸出端子信號是否被輸出。通常’藉由時脈信號與取樣脈衝信號之同步來控制導通、截止。因此’可與輸入到輸入端子1 005Β的信號同步地使電晶體1 002Β、 -27- 1307165 (24) 1003B同時導通、截止。另一方面，電晶體1002、1003 是使輸入到輸入端子1 005的輸入信號反相，並在輸出端子1〇1〇輸出該動作的一部分。

如圖10所示，當以CMOS型構成鍾控反相器時，P 通道型電晶體的部分、可以藉由電晶體1001、1 009、 1001B、1 009B、電容元件 1 004、1 004B等之使用來防止輸出信號振幅之減少。又，於圖10，雖然電晶體1 003 B 的閘極端子與輸入端子1 005B連接，但並不限於此。電晶體1003B的閘極端子也可以與端子100 7B連接。又，如圖1所示可以將被連接成二極體的電晶體配置成與電晶體1009、1 009B等串聯。此外，也可以藉由改變電晶體1001、1001B的連接、使之成爲圖 8中的電晶體 3 40 1，擴大圖8的反相電路而構成鍾控反相器。圖1 0之電路之動作係與實施形態1〜3中的說明過的動作相同，所以省略其說明。

圖1 1表示本實施形態揭示之鍾控反相器（符號標記爲1101)。端子1105相當於端子1005B，端子1006相當於端子1 006B。將彼此反相的信號輸入到端子1 005和端子1 006。當Η信號輸入到端子1 005時，信號就輸出到輸出端子1102。並且，輸入端子1103相當於端子1006，輸入端子1104相當於端子1 005。在考慮到時脈反相電路的情況下，使輸入到輸入端子1103的信號反相，並在輸出端子11 02輸出。從而，端子1 1 03可以說是作爲時脈反相電路的輸入端子。另外，在端子1103和端子1104上輸入 -28- 1307165 (25) 彼此反相的信號。圖12表示適用NAND電路之構成。圖12之電路，係擴大圖2所示之反相電路而構成者。但是，亦可以擴大實施形態1〜3中所示其他電路來構成NAND電路。

在圖12中，NAND電路藉由CMOS型構成的情況下，P通道型電晶體的部分、亦即電晶體1 202、1 20 2B ’藉由電晶體 1201、 1209、 1201B、 1209B、電容元件 1204、 1204B等之使用，可以防止輸出信號的振幅之變小。因此，以CMOS型構成時，使用N通道型電晶體的部分、亦即電晶體1 203、1 203B，係視爲和CMOS型構成時相同。如圖1所示亦可將連接成二極體的電晶體配置成與電晶體1209、120 9B等串聯。此外，亦可藉由改變電晶體 1201、1201B的連接而如圖8之電晶體3401所示，擴大圖8的反相電路而構成NAN D電路。

另外，由於圖12的電路的動作與實施形態1〜3中的說明過的動作相同，所以省略其說明。圖13表示本實施形態中揭示的NAND電路（符號標記爲1301)。輸入端子1303相當於端子1206，輸入端子 1305相當於端子1206B。還有，輸入端子13 04相當於端子1205’輸入端子1306相當於端子1205B。將彼此反相的信號輸入到端子1 3 03和端子1 304，將彼此反相的信號輸入到端子1 305和端子1 306。輸出端子1 302相當於端子1201。考慮到作爲NAND電路的邏輯動作，端子1303 和端子1305可以說是作爲NAND電路的輸入端子。 -29- 1307165 (26) 圖14表示適用NOR電路之構成。圖14的電路由擴大圖2所示之反相電路而構成者。但是，也能藉由擴大實施形態1〜3中所示的其他電路來構成NOR電路和圖14相同地，以CMOS型構成NOR電路時，在採用P通道型電晶體的部分、亦即電晶體1 402、1 402B之中，可以採用電晶體1401、 1409、 1401B、 1409B、電容元件14〇4 ' 1 404B等，以防止輸出信號的振幅減少。並且，在以CMOS型構成的情況下，採用N通道型電晶體的部分、亦即電晶體1 403、1 403B同樣可以藉由CMOS型構成。另外，如圖1所示，也可以將連接成二極體的電晶體配置成與電晶體1409、1409B等串聯。此外，也可以通過改變電晶體1401、1401B的連接、使之成爲圖8中的電晶體3401那樣，擴展圖8的反相電路，構成NOR電路。另外，由於圖14的電路的動作與實施形態1〜3中的說明過的動作相同，所以省略其說明。圖1 5表示適用於傳送閘極電路（類比開關電路）情況的構成。圖15的電路，係藉由擴大圖2所示反相電路而構成。但是，也能藉由擴大實施形態1〜3中所示的其他電路而構成傳送閘極電路。於圖15，作爲輸出入端子的端子1510、1511的電位可以情況來改變使任一方變高。因此，不能明確哪一側端子將作爲源極端子。因此，在圖15中，取代電容元件 1 504與1 504B之連接設置，改爲將電晶體1 5 02與電晶體 -30- 1307165 (27) 1 502B並聯設置。依此則，無論端子1510、1511中哪個端子的電位低，都能使電晶體1 502和電晶體1 502B的閘極端子的電位充分地上升。

因此，藉由CMOS型構成傳送閘極電路時，並非僅以使用P通道型電晶體之部分作爲對象，而是針對雙方電晶體，均藉由電晶體1501、 1509、 1501B、 1509B、電容元件1 504、15(MB等之使用來防止輸出信號振幅之減少。這樣，對於輸出信號的振幅變小部分的電晶體，藉由連接成二極體之電晶體及電容元件等之設置，可以使其正常動作另外，如圖1所示，也可以將被連接成二極體的電晶體與電晶體1509、1509B等串聯設置。此外，也可以通過改變電晶體1 5 〇 1、1 5 0 1 B的連接、使成爲圖8之電晶體 3 40 1，擴大圖8的反相電路而構成傳送閘極電路。

另外，由於圖15的電路的動作與實施形態1〜3中說明過的動作相同，所以省略其說明。另外，在圖10、12、14、15中，雖然電晶體採用N 通道型，但並不限於此。在圖 10、12、14、15的電路中的電晶體全部爲p通道型的情況下，交換VDD和GND的電位就可以。另外，在本實施形態中，說明了應用於NAND電路等各種各樣的電路的情況’但可應用的電路並不限於本實施形態中所述的電路。可以應用於各種各樣的電路。另外，在本實施形態中’描述了擴展實施形態1〜3中 -31 - 1307165 (28) 說明過的電路。因此，實施形態1〜3中說明過的內容也能夠應用於本實施形態。 (實施形態5 )

在實施形態1中，說明了在圖2的反相電路中，輸出端子不僅可以使用端子108，也可以使用端子107。這裏，在本實施形態中，說明利用輸出端子1〇7的輸出，構成各種各樣電路的實例。亦即，表示使由端子108輸出信號的反相電路作爲位準校正電路而動作、使各種各樣電路動作的情況的實例。首先，圖16表示適用於反相電路之構成。在圖16中，通過採用圖1的反相電路作爲位準校正電路，以端子 107爲輸出端子，與其他電路（這裏爲反相電路）的輸入端子連接。並且，使用從電平校正電路1601輸出的信號使電路（這裏爲反相電路）正常地動作。

位準校正電路1601的輸入端子1 603和輸入端子 1 604分別與端子105和端子1 206連接。位準校正電路 1601的輸出端子1 605與端子107連接，輸出端子1606 與端子106連接。將彼此反相的信號輸入到輸入端子1603和輸入端子 16 04。於是，輸入端子16 04的信號在輸出端子1606上原樣輸出，另一方面，調節輸入端子1 603的信號的電位’ 並輸出到輸出端子1605。具體地說，在Η信號情況下’ 輸出更高的電位。 -32- 1307165 (29) 因此，用CMOS型構成的情況下，可以將採用P通道型電晶體的部分的電晶體連接到輸出端子1 605。於是，可防止輸出信號的振幅減少。在圖16中，電平校正電路1601的輸出端子1605與電晶體1 608的閘極端子連接，輸出端子1 606與電晶體 1 609的閘極端子連接。其結果是，信號在輸出端子1607 上輸出而其振幅値不至變小。這樣，在用 CMOS型構成的情況下，從輸出端子 1 605將信號輸入到使用P通道型電晶體的部分的電晶體的閘極端子上。其結果是，可使電路正常地動作。另外，電平校正電路並不限於圖16的結構。可以任意地採用實施形態1〜3中說明過的電路。這裏，若用表示圖3中所示的反相電路的附圖標記 301表示圖16的電路，則端子16 04相當於端子3 03，端子1603相當於端子3 04，端子1607相當於端子3 02。同樣地，圖17示出了應用于時脈反相電路的情況下的結構。利用電平校正電路1601C，使電晶體1702、1705 同時導通、截止，利用電平校正電路1601A，控制電晶體 1703、 1704° 由於可賦予電晶體1 702、1 703的閘極端子以高電位，所以可防止輸出信號的振幅減少。這裏，若用表示圖U中所示的時脈反相電路的附圖標記1101表示圖17的電路，則端子1 604A相當於端子 1103，端子1603A相當於端子1104，端子1604C相當於 -33- (30) 1307165 端子1106,端子16 03 C相當於端子1105，端子1706相當於端子1102。同樣’圖18示出了應用於N AND電路的情況下的結構。利用電平校正電路1601B控制電晶體1 802、1 805 , 利用電平校正電路1 60 1 A控制電晶體1 803、1 804。由於可賦予電晶體1 802、1 803的閘極端子以高電位，所以可防止輸出信號的振幅減少。

這裏，若用表示圖13中所示的N AND電路的附圖標記1301表示圖18的電路，則端子1 604A相當於端子 1303，端子1603A相當於端子1304，端子160 4B相當於端子1305，端子1603B相當於端子1306，端子1806相當於端子1 3 02。同樣，圖19示出了應用於NOR電路的情況下的結構。利用電平校正電路1601B控制電晶體1 902、1 905，利用電平校正電路1601A控制電晶體1 903、1 904。

由於可賦予電晶體1 902、1 903的閘極端子以高電位，所以可防止輸出端子1906的輸出信號的振幅減少。同樣，圖20示出了應用於傳送閘極電路的情況下的結構。採用電平校正電路1601 A控制電晶體2003。由於可賦予電晶體2 0 0 2的閘極端子以高電位’所以可防止輸入輸出端子2003、2004的信號的振幅減少。至此，如圖1 6〜20所示，描述了輸出端子爲1個的情況。但是，在此電路之前還連接其他電路的情況下’需要反相信號的情況居多。此後，將描述輸出端子有兩個’也 -34- 1307165 (31) 輸出反相信號的情況。圖21示出了應用於反相器情況下的結構。用電晶體 2103、2104構成1個反相電路，用電晶體2103 B、21 04B 構成另一反相電路。假如將反相的信號輸入到各自的反相電路，就能輸出彼此反相的2個信號。

但是，必須能將比VDD高的電位輸入到電晶體2 1 03 和電晶體21 03B的閘極端子。並且，必須將彼此反相的信號輸入到電晶體2103和電晶體21 03B的閘極端子。因此，需要2個電平校正電路1601A、1601B。

這裏，圖22示出了用附圖標記2201表示圖21的電路的情況。使輸入端子2203的信號反相，輸出到輸出端子2202。將與輸入端子2203反相的信號輸入到輸入端子 2204，將與輸出端子2202反相的信號在輸出端子2207輸出。於是，端子1 604A相當於端子2203，端子1 603A相當於端子2 204，端子2106相當於端子2202，端子210 6B 相當於端子2207。同樣，圖23示出了應用于時脈反相電路情況下的結構。用電晶體2302' 2303、23 04、2305構成一個時脈反相電路，用電晶體2302B、2303B、2304B、2305B構成另一時脈反相電路。如果將彼此反相的信號輸入到各自的時脈反相電路，就能輸出彼此反相的兩個信號。但是，必須能向電晶體2303和電晶體2303B的閘極端子輸入高於VDD的電位。並且，必須將彼此反相的信號輸入到電晶體2 3 03和電晶體2303B的閘極端子。因此 -35- 1307165 (32) ，需要2個電平校正電路1601A、1601B。另外，必須能向電晶體2302和電晶體2302B的閘極端子輸入高於VDD的電位。但也可以將相同的信號輸入到電晶體2 3 0 2和電晶體2 3 0 2 B的閘極端子。因此，需要 1個電平校正電路160 1C。

這裏，圖24示出用附圖標記240 1表示了圖23的電路的情形。當Η信號輸入到端子2405時，使輸入端子 2403的信號反相，在輸出端子2 40 2輸出。將與輸入端子 2403反相的信號輸入到輸入端子2404，將與輸入端子 2405反相的信號輸入到輸入端子2406，將與輸出端子 2402反相的信號在輸出端子 2407輸出。於是，端子 1603C相當於端子2405，端子160 4C相當於端子24〇6, 端子1 604Α相當於端子2403，端子1 603 Α相當於端子 24〇4，端子23〇6相當於端子24〇2，端子2306Β相當於端子 2407 〇

同樣，圖25示出了應用於N AND電路的情況下的結構。用電晶體 2502、2503、2504、2505 構成 1 個 NAND 電路，用電晶體2502B、2503B、2504B、2505B構成另一 NAND電路。如果將反相的信號輸入到各自的NAND電路，就能輸出彼此反相的2個信號。但是，必須能向電晶體 2502、2503、2502B、2503B的閘極端子輸入高於VDD的電位。而且，電晶體2 502和電晶體2502B的閘極端子，或者電晶體25 03和電晶體2503 B的閘極端子必須輸入彼此反相的號。因此，需要4個電平校正電路1601A、 -36- 1307165 (33) 160 IB、1601D、1601E。

這裏，圖26示出了用附圖標記2601表示圖25的電路的情況。輸入端子2603、2605的信號在輸出端子2602 上輸出。將與輸入端子2603反相的信號輸入到輸入端子 2604，將與輸入端子2605反相的信號輸入到輸入端子 2606，在輸出端子2607上輸出與輸出端子2602反相的信號。於是，端子1 604B相當於端子2603，端子1 604A相當於端子 2605，端子1 603 B相當於端子 2604，端子 1603A相當於端子2606，端子2506相當於端子2602，端子2506B相當於端子2607。同樣也可應用於NOR電路。

另外，在本實施形態中，採用電平校正電路來調節電位電平，但並不限於此。例如，也可以直接輸入振幅大的信號來使其動作。例如，圖17和圖23中的端子1 605C的信號不採用電平校正電路1601C，也可以直接輸入振幅大的信號，具體地說，輸入Η信號的電位大於VDD的信號。同樣，圖17和圖23中的端子1605Α、1606Α、1605Β 、1606Β的信號不採用電平校正電路1601Α、1601Β，也可以直接輸入振幅大的信號。另外，在本實施形態中，首先，在採用電平校正電路調節電位電平之後將信號輸入到要動作的電路，但並不限於此。相反，首先在要動作的電路中使之動作，然後調節其電位的電平即可。圖27示出了應用於反相電路的情況下的結構。利用電晶體27〇8、2709、2710、2711構成2 -37- 1307165 (34) 組反相電路。之所以設置2組電路，是因爲在後級的電平校正電路270 1中也需要反相信號的緣故。並且，從輸入與輸入端子2703反相的信號的輸入端子2704輸入信號，用電平校正電路2701調節電平，從輸出端子2707輸出信號。另外，不僅可應用於反相電路，也可應用於其他電路

這樣’在本實施形態中，說明了應用于時脈反相電路、NAN D電路等各種各樣的電路的情況，能夠應用的電路並不限於本實施形態中所述的電路。能應用於各種各樣的電路。另外，在本實施形態中，描述了在實施形態1〜4中說明過的電路。因此，在實施形態1〜4中說明過的內容也能夠應用於本實施形態，利用具有這些電路結構的半導體裝置’就能夠以低成本製造出進行正確動作的半導體裝置^ 實施例1 在本實施例中’說明有關顯示裝置和信號線驅動電路等的結構及其動作。實施形態1〜5中所示的電路結構能夠被應用於信號線驅動電路的一部分和閘極線驅動電路的一部分。如圖28所示’顯示裝置具有畫素28〇1、閘極線驅動電路2802、信號線驅動電路2810 »閘極線驅動電路2802 對畫素2801依次輸出選擇信號。信號線驅動電路281〇對畫素280 1依次輸出視頻信號。依據視頻信號，通過控制 -38- 1307165 (35)

光的狀態，用畫素280 1顯示圖像。從信號線驅動電路 2810向畫素2801輸入的視頻信號多爲電壓信號。即，在畫素上配置的顯示元件和控制顯示元件的元件多利用從信號線驅動電路2810輸入的視頻信號（電壓）使狀態改變。在很少情況下，向畫素280 1輸入的視頻信號有時也是電流。以畫素上設置的顯示元件爲例，可以列舉出用液晶 (LCD )、有機EL* FED (場發射顯示器）的元件， DMD (數位鏡裝置）等等。另外，也可以設置多個閘極線驅動電路2 8 02和信號線驅動電路2810。將信號線驅動電路2810的結構分爲多個部分。粗略地說，作爲一個實例，可以分爲移位暫存器2803、第1 閂鎖電路（LAT1 ) 2804、第2閂鎖電路（LAT2 ) 2805、數/模轉換電路2806等。

這裏，簡單地說明信號線驅動電路2810的動作。移位暫存器2803用多列觸發電路（FF)和閂鎖電路等構成，輸入時鐘信號（S-CLK) 2812、啓動脈衝（SP) 2813' 時鐘反相信號（S-CLKb ) 281 1，根據這些信號的時序，依次輸出取樣脈衝。由移位暫存器2803輸出的取樣脈衝輸入到第1閂鎖電路2804。從視頻信號線3808將視頻信號輸入到第1閂鎖電路2804，按照輸入取樣脈衝的時序，在各列上保持視頻信號。另外，在設置有數/模轉換電路2 8 06的情況下，視頻信號爲數位値。 -39- 1307165 (36) 在第1閂鎖電路2 804中，到最後一列爲止，視頻信號的保持一旦結束’在水平回掃線期間’從閂鎖控制線 2 809輸入閂鎖脈衝（Latch Pulse )，保持在第1閂鎖電路2804中的視頻信號一起被傳輸到第2閂鎖電路2805中。此後，保持在第2閂鎖電路2 8 0 5中的視頻信號逐行地同時向數/模轉換電路2806輸入。並且，從數/模轉換電路2806輸出的信號被輸入到畫素2801。

在保持在第2閂鎖電路2 8 05中的視頻信號經由各種各樣的電路被輸入到畫素2801的期間，在移位暫存器 2 8 03中就再次輸出取樣脈衝。即，同時進行兩個動作。因此，能夠按照線順序進行驅動。此後，重復該動作。

另外，在第1閂鎖電路2804和第2閂鎖電路2805是能保存類比値的電路的情況下，多數情況下可以省略數/ 模轉換電路2806。另外，輸出到畫素2801上的資料爲2 値，即數位値時，多數情況下可以省略數/模轉換電路 2806。另外，在信號線驅動電路2810中也往往內置電平移位元電路、灰度係數校正電路和電壓電流轉換電路、放大電路等。另外，也存在沒有第1閂鎖電路2 8 04和第2閂鎖電路2805等，通過傳送閘極電路（類比開關電路）連接視頻信號線2 808和畫素280 1的情況。在這種情況下，從移位暫存器2803輸出的取樣脈衝控制傳送閘極電路。這樣，信號線驅動電路2 8 1 0的結構並不限於圖2 8，也可以爲各種各樣的結構。 -40- 1307165 (37) 另一方面，由於多數情況下閘極線驅動電路2802對畫素2801僅依次輸出選擇信號，往往也是由具有與信號線驅動電路28 10的移位暫存器2 803相同結構的移位暫存器、電平移位元電路、放大電路等構成。但是，閘極線驅動電路2802的結構不限於此，可以有各種各樣的結構。

實施形態1〜5的電路結構可應用於構成信號線驅動電路2810、鬧極線驅動電路2802等中的移位暫存器、信號線驅動電路2810的第1閂鎖電路（LAT1 ) 2804和第2閂鎖電路2805等電路的各個部分。因此，圖29、30中示出了使用移位暫存器、第1閂鎖電路28 04 (L ATI)和第2閂鎖電路2805等的DFF電路（延遲觸發電路）。

在圖29的DFF電路290 1中，將信號輸入到輸入端子2904，通過輸入到端子2906、2907的同步信號來控制動作。並且，在輸出端子2 9 02上輸出信號。將彼此相反的信號輸入到端子2904和端子2905，還將彼此相反的信號輸入到端子2906和端子290 7。並且，作爲輸出，在端子2902和端子2903上輸出彼此相反的信號。同樣地，在圖30的DFF電路3001中，在端子3002〜3007中進行信號的交換。在圖29中使用輸出反相信號的電路。另一方面，在圖30中使用不輸出反相信號的電路。爲此，因爲要生成反相的信號，所以並聯設置各個部分的電路。然後，在圖31中示出了使用DFF電路等構成的移位 -41 - 1307165 (38) 暫存器的一部分。DFF電路由290 1 A~290 1 D構成。作爲 DFF電路》可以是圖29所不的電路，也可以是圖30所不的電路。將時鐘信號（S-CLK) 28 12、時鐘反相信號（S-CLKb )輸入到相當於端子2906、2907 (或端子3006、 3 007 )的部分，與該信號同步，使移位暫存器動作。

在使用DFF電路等構成第1閂鎖電路（LAT1 ) 2804 的情況下，將由移位暫存器輸出的取樣脈衝輸入到相當於端子2906、2907(或端子30 06、3007)的部分。另外，在使用DFF電路等構成第2閂鎖電路（LAT2 ) 2805的情況下，從閂鎖控制線2809將閂鎖脈衝（Latch Pulse)輸入到相當於端子29 06、2907 (或端子3 006、3007)的部分。

另外，在移位暫存器的DFF電路中，作爲時脈反相電路，在使用圖17和圖23等的電路的情況下，時鐘信號 (S-CLK) 2812和時鐘反相信號（S-CLKb )的信號振幅大於電源電壓振幅時，可以省略圖17和圖23等的電路中的電平校正電路1601C。同樣，在第1閂鎖電路（LAT1 )2804和第2閂鎖電路（LAT2 ) 2805的DFF電路中，作爲時脈反相電路，在使用圖17和圖23等的電路的情況下，從視頻信號線2 808輸入的視頻信號和從閂鎖控制線 2809輸入的閂鎖脈衝（Latch Pulse)的信號振幅大於電源電壓的振幅時，可以省略圖17和圖23等的電路中的電平校正電路。另外，如上所述，本發明的電晶體可以是任何類型的 -42- 1307165 (39)

電晶體、也可以在任何基板上形成。因此，如圖2 8所示的電路，可以在整個玻璃基板上形成、也可以在塑膠基板上形成、也可以在單晶基板上形成、也可以在SOI基板上形成’總之，可以在任何基板上形成。或者，圖28中的電路的一部分在某種基板上形成，圖28的電路的另一部分可以在另一種基板上形成。即，圖28中的整個電路也可以不在相同的基板上形成。例如，在圖28中，使用 TFT在玻璃基板上形成畫素2801和閘極線驅動電路2802 ，在單晶基板上形成信號線驅動電路28 10(或其另一部分），也可以用COG (晶片在玻璃上）方式連接該1C晶片，設置在玻璃基板上。或者，還可以將1C晶片用TAB (捲帶式自動接合）和印刷基板與玻璃基板連接。這樣，能夠將具有實施形態1〜5中說明過的電路結構的半導體裝置用於顯示裝置。實施例2 作爲在顯示部分配備使用了本發明的半導體裝置的顯示裝置的電子機器，可列舉出攝錄放影機、數位相機、護目鏡型顯示器（頭戴顯示器）、導航系統、聲音重放裝置 (汽車音響、音響部件等）、筆記本型個人電腦、遊戲機、攜帶型資訊終端（攜帶型電腦、行動電話、攜帶型遊戲機或電子書籍等）、配備了記錄媒體的圖像再生裝置（具體地說，包括再生數位通用光碟（DVD )等的記錄媒體、可顯示其圖像的顯示器的裝置）。圖32示出了這類電子 -43- 1307165 .(40) 機器的具體實例。圖32 ( A)是一種發光裝置，包含框體1 300 1、支撐台1 3002、顯示部1 3003、揚聲器部1 3004、視頻輸入端

子13 005等。這裏，採用了本發明的半導體裝置的顯示裝置可以使用在顯示部13003。還根據本發明，完成圖32( A)所示的發光裝置。發光裝置由於是自發光型，所以不需要背光源，可以作爲比液晶顯示器薄的顯示部。另外，發光裝置包括個人電腦、TV廣播接收用、廣告顯示用等全部資訊顯示用顯示裝置。圖32(B)是一種數位相機，包括本體13101，顯示部13102'圖像接收部13103、操作鍵13104、外部連接埠13105、快門13106等。這裏，採用了本發明的半導體裝置的顯示裝置能夠用於顯示部13102。另外，根據本發明，完成圖32 ( B )所示的數位相機。

圖32(C)是筆記本型個人電腦，包括本體1 320 1，框體13202、顯示部13203、鍵盤13204、外部連接埠 13205、指示滑鼠13206等。這裏，採用了本發明的半導體裝置的顯示裝置能夠用於顯示部13203。另外，根據本發明，完成圖32(C)所示的發光裝置。圖32(D)是攜帶型電腦，包括本體13301'顯示部 13302、開關13303、操作鍵13304、紅外線埠13305等。這裏，採用了本發明半導體裝置的顯示裝置能夠用於顯示部133 02。另外，根據本發明，完成圖32(D)所示的攜帶型電腦。 -44- 1307165 (41)

圖32(E)是配備有記錄介質的便攜型圖像再生裝置 (具體地說，是DVD再生裝置），包括本體13401、框體1 3402、顯示部A1 3403、顯示部B 1 3404、記錄介質（ DVD等）讀入部13405、操作鍵13406、揚聲器部13407 等。顯示部 A13403主要用於顯示圖像資訊，顯示部 B134 04主要用於顯示文字資訊，採用了本發明的半導體裝置的顯示裝置能夠用於顯示部A、B134 03、134 04。另外，配備有記錄介質的圖像再生裝置中也包含家庭用遊戲機。另外，根據本發明，完成圖32 (E)所示的DVD再生裝置。圖32(F)是護目鏡型顯示器（頭戴顯示器），包括本體1 3 5 0 1、顯示部1 3 5 02、臂部1 3 503。這裏，採用了本發明的半導體裝置的顯示裝置能夠用於顯示部1 3 502。另外，根據本發明，完成圖32(F)所示的護目儀型顯示器。

圖32(G)是一種攝錄放影機，包括本體1 360 1，顯示部1 3602、框體1 3 603 '外部連接埠1 3604、遙控接收部13605、圖像接收部13606、電池13607、聲音輸入部 13608、操作鍵13609等。這裏，採用了本發明的半導體裝置的顯示裝置能夠用於顯示部1 3 602。另外，根據本發明，完成圖32(G)所示的攝錄放影機。圖32(H)是行動電話，包括本體13 70 1、框體 1 3 702、顯示部1 3 703、聲音輸入部1 3 704、聲音輸出部 13705、操作鍵13706'外部連接埠13707、天線13708等 -45- 1307165 (42) 。這裏，採用了本發明的半導體裝置的顯示裝置能夠用於顯示部1 3 703。另外，顯示部1 3 703通過在黑色的背景上顯示白色的文字，能夠抑制行動電話的消耗電流。另外，根據本發明，完成圖3 2 ( Η)所示的行動電話。另外，如果在將來增高發光材料的發光亮度，則也能用透鏡等將含有輸出了的圖像資訊的光放大投影用於正面型或背投式投影機。

另外，上述電子機器多半是用於顯示介由網際網路和 CATV (有線電視）等電子通信線路所傳輸之資訊，特別能夠增加顯示動態圖像資訊的機會。由於發光材料的回應速度非常高，因此發光裝置作爲動態圖像顯示非常好。

另外，由於發光裝置的發光部分會消耗電力，因此較好是盡量減少發光部分地執行資訊之顯示。因此，將發光裝置使用於攜帶型資訊終端機、特別是行動電話及聲音重放裝置等以文字資訊爲主的顯示部時，較好是以非發光部爲背景、以發光部分形成文字資訊予以驅動。如上述說明，本發明的應用範圍非常廣，能夠應用於所有領域的電子機器的顯示部。此外，本實施例的電子機器也可以配備使用了具有實施形態1〜5中示出的任一電路結構的半導體裝置的顯示裝置。【圖式簡單說明】圖1:本發明適用於反相電路時之電路構成圖。圖2:本發明適用於反相電路時之電路構成圖。 -46- 1307165 (43) 圖3:適用本發明之反相電路之符號圖。圖4:本發明適用於反相電路時之電路構成圖。圖5:本發明適用於反相電路時之電路構成圖。圖6:本發明適用於反相電路時之電路構成圖。圖7:本發明適用於反相電路時之電路構成圖。圖8:本發明適用於反相電路時之電路構成圖。圖9 ( A ) -9 ( C )習知反相電路之構成及動作圖。

圖1〇:本發明適用於時脈反相電路時之電路構成圖圖11:本發明適用之時脈反相電路之符號圖。圖12:本發明適用於NAND電路時之電路構成圖圖13:本發明適用之NAND電路之符號圖。圖14:本發明適用於NOR電路時之電路構成圖。圖15:本發明適用於傳送閘極電路時之電路構成圖

圖16:本發明適用於反相電路時之電路構成圖。圖17:本發明適用於時脈反相電路時之電路構成圖圖18:本發明適用於NAND電路時之電路構成圖圖19:本發明適用於NOR電路時之電路構成圖。圖20:本發明適用於傳送閘極電路時之電路構成圖 -47- (44) 1307165 Η 21 :本發明適用於反相電路時之電路構成圖。圖22:適用本發明之反相電路之符號圖。 Η 23:本發明適用於時脈反相電路時之電路構成圖圖24:本發明適用之時脈反相電路之符號圖。圖 25:本發明適用於NAND電路時之電路構成圖

圖26:適用本發明之NAND電路之符號圖。圖27:本發明適用於反相電路時之電路構成圖。圖28:本發明之顯示裝置之構成圖。圖29:本發明適用於D F F電路時之電路構成圖。圖30:本發明適用於d F F電路時之電路構成圖。圖31:本發明適用於移位暫存器時之電路構成圖。圖32(A) -32(H):本發明適用之電子機器圖。圖33:習知反相電路之構成圖。

圖3 4 :習知反相電路之構成圖。主要元件對照表 105、 106 輸入端子 107、 108 輸出端子 101、 102、 103、 109 電晶體 104 電容元件 3 03、 304 輸入端子 302 輸出端子 -48 - (45) 1307165 3305 ' 3306 輸入端子 3 3 04 電容元件 3 3 07 端子 110 電晶體 801 、 3402 、 3409 電晶體 3407 ' 3408 端子 3405 ' 3406 輸入端子 1002B 、 1003B 電晶體 1005B ' 1005 輸入端子 1002 ' 1003 電晶體 10 10 輸出端子 1001 、 1001B 、1009 、 1009B 電晶體 1004、 1004B 電容元件 1202 、 1202B 電晶體 1201 、 1201B 、1209 、 1209B 電晶體 1204、 1204B 電容元件 1209 、 1209B 電晶體 1303 ' 1304、 1305 、 1306 輸入端子 1402 、 1402B 電晶體 1401 、 1401B 、1409 、、 1409B 電晶體 1404 、 1404B 電容元件 1403 、 1403B 電晶體 1510、 1511 輸出入端子 1502' 1502B 電晶體 49- 1307165 (46) 1504、 1504B 電容元件 1501 、 1501B ' 1509 、1 509B 電晶體 1601 位準補正電路 1603 、 1604 輸入端子 1605 、 1606 輸出端子 1601A、1601B、1601C 位準補正電路 1702 、 1703 、 1 704 > 1705 電晶體 1802 ' 1803 > 1 804 ' 1805 電晶體 1902 、 1903 ' 1 904 ' 1905 電晶體 2103 ' 2103B 、2104 、2104B 電晶體 2202 ' 2207 輸出端子 2203 ' 2204 輸入端子 2302 、 2303 、 2304 ' 23 05 電晶體 2302B ' 2303B 、 2304B 、 2305B 電晶體 2403 、 2404 、 2405、 2406 輸入端子 2502 ' 2503 、 25 04、 25 05 電晶體 2502B 、 2503B 、 2504B 、 2505B 電晶體 2603 、 2605 ' 2606 輸入端子 2602 ' 2607 輸出端子 2708 、 2709 、 2710、 271 1 電晶體 2701 位準補正電路 2703 輸入端子 2801 畫素 2802 閘極線驅動電路 50- 1307165 (47) 28 10 信號線驅動電路 2803 移位暫存器 2804 第 1 閂 A/t> 鎖電路 2 805 第 2 閂鎖電路 2 806 數位類比轉換電路 28 12 脈衝信號 28 13 起動脈衝 28 11 時脈反轉信號 280 8 視頻信號線 2809 閂鎖控制線 290 1 ' 3 00 1 DFF 電路 2902 輸出端子 2904 輸入贿子 2905、 2906 ' 2907 端子 2901A〜 290 1 D DFF 電路 1 3 00 1 框體 1 3 002 支持台 1 3 003 顯示部 1 3 004 揚聲器部 1 3 005 視頻輸入端子 13 101 本體 13 102 顯示部 13 103 圖像接收部 13104、 1 3 3 04 操作鍵 1307165 (48) 13 105 外部連接埠 13 104 快門 13201 、 1 3 3 0 1 本體 1 3 202 框體 13302 > 1 3 203 顯示部 1 3 204 鍵盤 1 3 205 外部連接埠 1 3 206 指示滑鼠 1 3 3 03 開關 1 3 3 05 紅外線埠 1 340 1 本體 1 3 402 框體 1 3 403 顯示部A 1 3 404 顯示部B 1 3405 記錄媒體讀入部 1 3 406 操作鍵 1 3407 揚聲器部 1 3 50 1 -X- Hrt*> 本體 1 3 5 02 顯示部 1 3 5 03 臂部 13601、 1 3 70 1 BMs 本體 13602 、 1 3 703 顯示部 13603 、 1 3 702 框體 13604、 1 3 707 外部連接埠 -52- 1307165(49) 1 3 605 遙控接收部 1 3 606 圖像接收部 1 3 607 電池 13608 、 13704 聲音輸入部 13609 ' 13706 操作鍵 1 3 705 聲音輸出部 1 3 708 天線

-53-

Claims

(1) 1307165 拾、申請專利範圍 1 . 一種半導體裝置，係具有第1電晶體、第2電晶體、第3電晶體、第1輸入端子和第2輸入端子的半導體裝置，其特徵在於：上述第1電晶體的源極端子與上述第2電晶體的汲極端子連接，

上述第3電晶體的汲極端子與上述第1電晶體的閘極端子連接，上述第1輸入端子，係與上述第3電晶體的閘極端子及上述第2電晶體的閘極端子連接，上述第2輸入端子介由整流元件與上述第1電晶體的閘極端子連接。 2. 如申請專利範圍第1項之半導體裝置，其中上述整流元件爲被連接成二極體的電晶體。 3. 如申請專利範圍第1項之半導體裝置，其中

第2整流元件係與上述第3電晶體串聯連接。 4. 如申請專利範圍第2項之半導體裝置，其中第2整流元件係與上述第3電晶體串聯連接。 5. 如申請專利範圍第3項之半導體裝置，其中上述第2整流元件爲被連接成二極體的電晶體。 6. 如申請專利範圍第4項之半導體裝置，其中上述第2整流元件爲被連接成二極體的電晶體。 7. 如申請專利範圍第2項之半導體裝置，其中作爲上述整流元件的被連接成二極體的電晶體，與上 -54- 1307165 (2) 述第1電晶體係具有相同導電型。 8. 如申請專利範圍第5項之半導體裝置’其中作爲上述第2整流元件的被連接成二極體的電晶體，與上述第1電晶體係具有相同導電型。 9. 如申請專利範圍第6項之半導體裝置，其中作爲上述第2整流元件的被連接成二極體的電晶體，與上述第1電晶體係具有相同導電型。 10. —種顯示裝置，其特徵在於具有：申請專利範圍第1項之半導體裝置者。 11· —種電子機器，其特徵在於具有：申請專利範圍第10項之顯示裝置者。 12.—種半導體裝置，係具有第1電晶體、第2電晶體、第3電晶體、第1輸入端子、第2輸入端子和電容元件的半導體裝置，其特徵在於：上述第1電晶體的源極端子與上述第2電晶體的汲極端子連接，上述第3電晶體的汲極端子與上述第1電晶體的閘極端子連接，上述第1輸入端子，係與上述第3電晶體的閘極端子及上述第2電晶體的閘極端子連接，上述第2輸入端子，係介由整流元件連接於上述第1 電晶體的閘極端子，上述電容元件的一個端子與上述第1電晶體的閘極端子連接，另一端子與上述第1電晶體的源極端子連接。 -55- 1307165 (3) 13. 如申請專利範圍第12項之半導體裝置，其中上述整流元件爲被連接成二極體的電晶體。 14. 如申請專利範圍第12項之半導體裝置’其中第2整流元件與上述第3電晶體串聯連接。 1 5 .如申請專利範圍第1 3項之半導體裝置’其中第2整流元件與上述第3電晶體串聯連接。 16. 如申請專利範圍第14項之半導體裝置，其中上述第2整流元件爲被連接成二極體的電晶體。 17. 如申請專利範圍第15項之半導體裝置’其中上述第2整流元件爲被連接成二極體的電晶體。 18. 如申請專利範圍第13項之半導體裝置’其中作爲上述整流元件的被連接成二極體的電晶體，與上述第1電晶體係具有相同導電型。 19. 如申請專利範圍第16項之半導體裝置，其中作爲上述第2整流元件的被連接成二極體的電晶體，係與上述第1電晶體具有相同的導電型。 2 0.如申請專利範圍第17項之半導體裝置’其中作爲上述第2整流元件的被連接成二極體的電晶體，係與上述第1電晶體具有相同的導電型。 21. —種顯示裝置，其特徵在於具有：申請專利範圍第12項之半導體裝置。 22. —種電子機器，其特徵在於具有：申請專利範圍第2 1項之顯示裝置。 23. —種具有電路的電子機器’其特徵在於該電路包 -56- 1307165 (4) 括： - 第1電晶體； ‘. 第2電晶體，其之汲極端子被連接於上述第丨電晶體之源極端子；第3電晶體，其之汲極端子連接到上述第丨電晶體之閘極端子；第1輸入端子，其被連接於上述第2電晶體之閘極端子及上述第3電晶體之閘極端子；及 __ 第2輸入端子，其介由整流元件在與上述第1電晶體的上述閘極端子之間被連接。 24. 如申請專利範圍第23項之電子機器，其中上述整流元件爲被連接成二極體的電晶體。 25. 如申請專利範圍第23項之電子機器，其中上述電子機器爲發光裝置。 26. 如申請專利範圍第23項之電子機器，其中上述電子機器爲數位相機。 φ 27. 如申請專利範圍第23項之電子機器，其中上述電子機器爲電腦。 28. 如申請專利範圍第23項之電子機器，其中上述電子機器爲攝錄放影機（Video Camera ) ° 29. 如申請專利範圍第23項之電子機器，其中 - 上述電子機器爲行動電話。 30. 如申請專利範圍第23項之電子機器，其中 · 另包含有第2整流元件，其被插入於上述第1電晶體 -57- 1307165 (5) 之上述閘極端子與上述第3電晶體之上述汲極端子之間。 31.—種具有電路的電子機器，其特徵在於該電路包括：第1電晶體；第2電晶體，其之汲極端子被連接於上述第1電晶體之源極端子；

第3電晶體，其之汲極端子連接到上述第1電晶體之閘極端子；第1輸入端子，其被連接於上述第2電晶體之閘極端子及上述第3電晶體之閘極端子；第2輸入端子，其介由整流元件在與上述第1電晶體的上述閘極端子之間被連接；及電容元件，其連接於上述第1電晶體之上述閘極端子與上述源極端子之間。

3 2.如申請專利範圍第31項之電子機器，其中上述整流元件爲被連接成二極體的電晶體。 3 3.如申請專利範圍第31項之電子機器，其中上述電子機器爲發光裝置。 34.如申請專利範圍第31項之電子機器，其中上述電子機器爲數位相機。 3 5.如申請專利範圍第31項之電子機器，其中上述電子機器爲電腦。 3 6.如申請專利範圍第31項之電子機器，其中上述電子機器爲攝錄放影機（Video Camera)。 -58- 1307165 (6) 37.如申請專利範圍第31項之電子機器，其中上述電子機器爲行動電話。 3 8.如申請專利範圍第31項之電子機器，其中另包含有第2整流元件，其插入於上述第1電晶體之上述閘極端子與上述第3電晶體之上述汲極端子之間。

-59-