TWI305957B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI305957B
TWI305957B TW091132226A TW91132226A TWI305957B TW I305957 B TWI305957 B TW I305957B TW 091132226 A TW091132226 A TW 091132226A TW 91132226 A TW91132226 A TW 91132226A TW I305957 B TWI305957 B TW I305957B
Authority
TW
Taiwan
Prior art keywords
hole portion
wiring
dielectric film
film
hole
Prior art date
Application number
TW091132226A
Other languages
English (en)
Other versions
TW200300296A (en
Inventor
Akira Ishikawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200300296A publication Critical patent/TW200300296A/zh
Application granted granted Critical
Publication of TWI305957B publication Critical patent/TWI305957B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

1305957 A7 _^_B7_ 五、發明説明（彳） 1、發明的領域 (讀先閲讀背面之注意事項再填寫本頁 本發明相關於一種用於半導體裝置的形成方法中的平 滑並且不用特殊裝置的平滑技術，其中半導體裝置具有包 括不同層的多層結構。 本說明書中，半導體裝置具有包括不同層的多層結構 ，並含有電晶體、特別是場效應型電晶體、典型爲MOS ( 金屬氧化物半導體）電晶體和薄膜電晶體（TFT)，採用電 容的裝置，包含提供有上述裝置的電路的設備，以及在系 統中包含該設備的電子裝置。 2 '相關技術的說明 泉 經濟部智慧財產局8工消費合作社印製 近年來，對於包含半導體裝置的電子裝置如視頻視頻 照相機、數位視頻照相機、投影儀、個人電腦、可攜式電 腦、和電子筆記本減小尺寸、減輕重量和降低成本的需求 曰益增長。對於用戶來說，即使電子裝置減小尺寸和減輕 重量，通常也需要具有較好的性能，並且在電子裝置中也 正需要較好的性能。電子裝置的功能和性能取決於構成電 子裝置的系統的LSI的特性和電子裝置的顯示部分中的顯 示裝置的特性。相應地，正在積極地進行關於半導體裝置 和明亮顯示器以及微型顯示器的微型化和集成度的硏究和 發展。藉由提高微型化和集成的程度，更多的功能可以安 裝在一個晶片上，這就容許實現滿意的電子裝置的減小尺 寸、減輕重量和降低成本的需求，並且在顯示裝置中，藉 由增加像素數量可實現更精細的影像顯示。 本紙張尺度適用中國國家標準（CNS ) Ad規格（210X297公釐） -5- 1305957 A7 B7 經濟部智悲財產局員工消費合作社印紫 五、發明説明（2) 正在進行關於集成方面的技術發展，以便實現晶片上 系統或面板上系統，在該晶片上系統中，構成系統的裝置 如MPU '記憶體和I/O介面整體地安裝在一個晶片上，並 且高速度、高可靠性和低電功率消耗滿意；在面板上系統 中，系統（功能電路）形成（安裝）在與面板相同的基底 上。 無需太多說明，利用還原投影曝光的處理技術和蝕刻 技術決定進行集成的微型化和半導體裝置的微型化的程度 。儘管有還原投影對準器本身性能的問題，也需要考慮被 投影曝光處理的基底表面。 例如，在由包括有各種材料和成形圖形的多個層的多 層形成的半導體裝置中，在不進行平滑處理的情況下，如 圖1A所示，當第二層2形成在第一層1上和第三層3形成 在第二層2上時，形成在第一層1和第二層2之間具有隆 起的階梯反射差的結構。利用相同方式，在第三層3上形 成第四層4和在第四層4上形成第五層5 ,增加了最終的階 梯6。 特別是，儘管包括導電膜的佈線趨於減小線寬，這用 於增加集成度，由於線寬的減小增加了佈線的電阻，因此 藉由增加佈線的膜厚來控制佈線電阻的增加。因而，步驟 (半導體裝置中的凸部和凹部之間的評估）增加了。 當採用微型化處理技術處理在其表面上具有不平坦形 狀的半導體裝置時，由於投影的聚焦作用被半導體裝置的 粗糙表面彎曲，因此不能進行根據設計的處理。當激積具 (請先閲讀背面之注意事項再填寫本頁) 、τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公t ) -6- 1305957 經濟部智慈財產局8工消費合作社印製 A7 _B7_______五、發明説明（3) 有粗糙表面的膜時，存在的問題是産生不連接，這是因爲 某些澱積材料具有不良的覆蓋性。由於隨著待處理尺寸的 最小化而使曝光處理情況下的聚焦餘量減少了，因此可想 而知需要形成在聚焦餘量記憶體在凸凹階梯的表面。 爲了平滑半導體裝置的表面，已經想到了以下技術： 第五層5a形成有剩餘膜厚，並利用如圖1 B中所示的CMP (化學機械抛光）法或如圖1C中所示的藉由澱積SOG膜8 的平滑方法抛光受第四層影響的成形凸部7。 在液晶顯示裝置中，也存在由佈線形成的層間介電層 的粗糙表面導致定向膜的不規則硏磨的問題，由不規則硏 磨破壞液晶的排列，這導致顯示質量降低。在液晶顯示裝 置中，藉由採用在液態下施加和加熱的有機介電膜，有機 介電膜激積得較厚以形成平坦表面。 在爲了增加集成度而使佈線爲多層的半導體裝置中， 根據形成在不同層中的佈線和閘極藉由層間介電材料互相 靠近的方式産生寄生電容，這導致工作速度降低的問題。 因而，趨於形成較厚的層間介電材料。 然而，存在形成凹坑的問題，即抛光速度被形成在要 抛光層下面的層中的圖形密度局部改變，還存在由於在抛 光處理中産生的抛光廢料和廢物（抛光）溶液引起的基底 污染問題。在CMP方法中還有佈線表面被過量抛光損壞以 致降低可靠性的問題。而且在CMP方法中有能被抛光的材 料和不能被抛光的材料，CMP方法不能總是適用於製造所 有半導體裝置。 (請先聞讀背面之注意事項再填寫本頁}
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1305957 經濟部智慈財產局員工消費合作社印製 A7 B7五、發明説明（4) 儘管可以想到作爲與上述圖形密度有關的問題的解決 方案，爲了消除圖形密度的差値而提供虛擬圖形，藉由形 成虛擬圖形而減少了設計靈活性，並且還存在減小了顯示 裝置中的開口面積比的問題。 CMP方法的抛光技術可以適用於形成在具有平坦度的 矽晶片和石英基底上的半導體裝置上，但是存在的問題是 CMP方法難以適用於形成在其表面上具有波紋的大玻璃基 底上和撓性塑膠基底上的半導體裝置。 採用SOG膜的平面化技術存在下述問題。SOG膜是藉 由以下步驟形成的：藉由旋塗器在晶片表面上塗敷分散在 溶劑中的用於介電膜的材料，之後熱處理。雖然由於塗敷 膜因表面張力而在凹部中形成得很薄和在凸部中形成得很 厚而使SOG膜用作平面化，但是由於高吸水性而使塗敷膜 引起金屬佈線腐鈾，這導致可靠性降低。爲此，爲了形成 用於保護金屬佈線的膜或用於防止吸收潮氣的保護膜，需 要附加的製程，結果導致製程增加的問題。在SOG膜的特 性中，存在如高滲水性、容易退化和容易破裂等問題❶ 還有一個問題是，平滑處理需要很多處理步驟，因此 在膜材料塗敷成等於氧化矽膜之後加熱S〇G膜，而且，蝕 刻不需要區域中的膜以去掉它們並形成保護層，在該製程 期間該膜吸收潮氣》 還有一個問題是，很難在相同狀態下平滑每單位面積 元件數量很多的區域（例如電路靠的很近的區域，如驅動 電路和功能電路）和每單位面積元件數量很少的區域（例 本；張尺度適财gg]家料（CNS ) A4規格（21GX297公釐)! ~ ' -8- (請先閱讀背面之注意事項再填寫本頁)
--SJ -#1丨 1305957 A7 B7 五、發明説明（7) 觸孔。 (請先聞讀背面之注意事項再填寫本頁) 本發明包括具有第一孔部分的第一介電膜、從第一孑L 部分的底表面到第一介電膜的孔部分外面的表面連續形成 的佈線、以及塗敷在第一介電層和佈線上並具有第二孔部 分的第二介電膜，其中至少一部分第二孔部分形成在表面 上的形成佈線的位置的上部，在對應第二孔部分的底表面 的位置的位置上形成到達導電佈線的接觸孔。 本發明包括具有第一孔部分和與第一孔部分相鄰的第 二孔部分的介電膜以及從第一孔部分的底表面經過第一孔 部分和第二孔部分之間的介電膜的表面到第二孔部分底表 面連續形成的佈線。 經濟部智慈財產局員工消費合作社印製 本發明包括具有第一孔部分和與第一孔部分相鄰的第 二孔部分的第一介電膜、從第一孔部分的底表面經過第一 孔部分和第二孔部分之間的第一介電膜的表面到第二孔部 分底表面連續形成的佈線、和塗敷在第一介電層和佈線上 的第二介電膜，其中在第二介電膜中，在第一孔部分和第 二孔部分之間的第二介電膜的表面上形成佈線的位置上形 成達到佈線的接觸孔。 本發明包括具有第一孔部分和與第一孔部分相鄰的第 二孔部分的第一介電膜、從第一孔部分的底表面經過第一 孔部分和第二孔部分之間的介電膜的表面到第二孔部分底 表面連續形成的佈線、和塗敷在第一介電層和佈線上並具 有第三孔部分的第二介電膜，其中至少一部分第三孔部分 形成在第一孔部分和第二孔部分之間的第一介電膜的表面 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 1305957 經濟部智慧財產局肩工消費合作社印製 A7 ____B7_五、發明説明（8) 上的形成佈線的位置的上部，並且在對應第二孔部分的底 表面的位置的位置上形成達到導電佈線的接觸孔。 本發明包括具有孔部分的介電膜以及在孔部分內部和 留下島形的介電膜的上部上連續形成的佈線，其中介電膜 形成有在孔部分內的留下島形的介電膜。 本發明包括具有孔部分並形成有在孔部分內留下島形 的介電膜的介電膜、在孔部分內部和留下島形的介電膜的 上部上連續形成的佈線、以及塗敷在第一介電膜和導電層 上的第二介電膜，其中在第二介電膜中，在形成留下爲島 形的介電膜的位置上形成到達佈線的接觸孔。 本發明包括具有孔部分並形成有在孔部分內留下爲島 形的介電膜的介電膜、在第一孔部分內部和留下島形的介 電膜的上部上連續形成的佈線、以及塗敷在第一介電膜和 佈線上並具有第二孔部分的第二介電膜，其中至少一部分 第二孔部分形成在第一孔部分和第二孔部分之間的第一介 電膜的表面上的形成佈線的位置的上部，並且在對應第二 孔部分的底表面的位置的位置上形成到達佈線的接觸孔。 在本發明，孔部分的深度値等於導電佈線的厚度値。 本發明包括具有孔部分的介電膜、主動層、形成得覆 蓋主動層的閘絕緣膜、形成在主動層和閘絕緣膜上部的閘 極，其中主動層、閘絕緣膜和一部分閘極或全部閘極形成 在介電膜的孔部分中。孔部分的深度値不低於主動層的厚 度値並且不大於主動層的厚度、閘絕緣膜層的厚度和閘極 厚度的和。爲形成主動層源極區和汲極區，藉由閘絕緣膜 (請先聞讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0 X W7公釐） -12- 1305957 A 7 B7 經濟部智產局員工消费合作社印製 五、發明説明（9) 和提供在形成在閘絕緣膜上部的介電膜中的接觸孔連接中 間導電佈線。中間導電佈線的厚度等於閘極厚度。 圖式的簡要敘述 圖1A-1C表示習知例子； 圖2A-2E表示本發明的實施例； 圖3A-3E表示本發明的實施例； 圖4A-4C表示實施本發明的例子； 圖5A和5B表示實施本發明的例子； 圖6表示實施本發明的例子； 圖7A-7G表示實施本發明的例子； 圖8A-8E表示實施本發明的例子； 圖9A-9C表示本發明的例子； 圖1 0表示實施本發明的例子： 圖11A-11D表示實施本發明的例子； 圖12A-12D表示實施本發明的例子； 圖13A-13G表示實施本發明的例子； 圖14A-14F表示電裝置的例子； 圖15A-15D表示電裝置的例子； 圖16A-16C表示電裝置的例子； 圖17A和17B表示實施本發明的例子； 圖18A-18C表示實施本發明的例子。 元件對照表 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨OX297公釐） •13- 1305957 經濟部智慈財產局員工消費合作社印製 A7 B7_______五、發明説明（ 11下介電膜 10基底 12孔部份 13半導體膜 11a氮化矽膜 lib氧化矽膜 13非晶矽膜 14遮罩 15, 31，33半導體層 16閘絕緣膜 17, 32閘極 18第一層間介電膜 19第二層間介電膜 20孔部份 21a to 21b 遮罩 22a to 22d導電佈線 23第二層間介電膜 發明的詳細描述 本發明適用於自半導體裝置中所形成之單一階梯的所 有層或一部分層* 在本說明書中，爲形成孔部分而應該介紹藉由蝕刻在 (介電）膜的選擇區域中形成凹陷，並且還介紹了在（介 電）膜的深度方向蝕刻膜厚的深度時，在膜厚（在比該膜 本紙朵尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） ' -14- (請先Μ讀背面之注意事項存填寫本頁) 1305957 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（y 厚淺的位置）中間停止蝕刻。 在本說明書中，爲形成接觸孔，應說明去掉層間介電 層以形成到達半導體層的孔和形成用於連接形成在不同層 中的佈線的孔，以便形成電連接每個TFT的導電佈線。 在本說明書中，導電佈線、電極或半導體層的膜厚對 應孔部分的深度，表明孔部分的膜厚和深度之間的誤差範 圍處於形成膜的膜厚的面內分佈的可比範圍內。 較佳實施例的說明 〔實施方式〕 下面參照圖2A-2E和3A-3E介紹利用本發明形成半導 體裝置（TFT)的方法。 在基底1 0上形成下介電膜11。介電基底如玻璃基底、 石英基底和晶體玻璃、陶瓷基底、不銹鋼基底、金屬基底 如钽、鎢和鉬、半導體基底和塑膠基底如聚酰亞胺、丙烯 酸類塑膠（acryl)、聚對苯二甲酸乙二醇酯 '聚碳酸酯、 聚烯丙基類物質（poly ally late )、和聚醚楓可用作基底。 考慮到需要的透明度和最大處理溫度，較佳的基底可以選 自上述基底。 下介電膜11可以由介電膜如氧化矽膜、氮化矽膜、和 氮氧化矽膜形成，並且厚度爲10 - 650nm (較佳爲50-600nm)(圖 2A) 孔部分1 2形成在下介電膜11中，然後形成半導體膜 13。當利用由不同材料製成的層 '特別是由具有對某種蝕 (請先閲讀背f之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） -15- 1305957 經濟部智慧財£局8工消費合作社印製 A7 ___B7_五、發明説明（〇 刻劑的高蝕刻選擇率的膜形成的層形成下介電膜時，在形 成作爲第一層的氮化矽膜11 a和作爲第二層的氧化矽膜11 b 時，第一層的下介電膜用作蝕刻停、止層，並且孔部分可形 成有高可控性。 還可以藉由蝕刻劑的濃度和蝕刻的處理時間而不是藉 由提供作爲鈾刻停止層的下介電膜來進行孔部分的成形控 制。矽和主要含有矽的半導體膜（例如Si,Ge,.,膜：0<X <1 )可用作半導體膜丨3。在本實施例中，澱積非晶矽膜！ 3 ( 圖2B)。在孔部分12中，在非晶矽膜13上形成由光阻製 成的掩模14，以便形成所希望的形狀（圖2C )並蝕刻形成 半導體層15。可以在蝕刻處理之前或之後進行半導體膜的 結曰B處理。習知的結晶處理（鍾射結晶法或加熱結晶法） 或其中添加催化劑以進行熱處理的結晶方法可用作結晶方 法。到該步驟爲止，下介電膜1 lb的高度約等於半導體層 1 5的商度。關於用於形成孔部分的蝕刻劑，儘管在本例中 採用了濕蝕刻，但是在沒有問題的情況下可以採用乾蝕刻 〇 然後，形成閘絕緣膜1 6。閘絕緣膜1 6是採用低壓CVD 法、電漿CVD法或濺射法由包含矽並具有20 - 150nm厚度 的介電膜形成的。在氧化矽用作閘絕緣膜的情況下，利用 電漿CVD法，TEOS (原矽酸四乙酯）和〇2混合，反應壓 力設定爲40Pa,基底溫度設定爲300- 400t，並且電漿在 高頻（13.56MHz)功率密度0.5-0.8W/cm2下放電以形成膜 。之後，對形成的氧化矽膜在400 - 500°C進行熱處理，由 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） -16- 1305957 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 此獲得作爲閘絕緣膜的命良好特性。由於下介電膜1〗b的· 高度約等於半導體層15的高度，因此存不探用平滑處理如 利用CMP法的抛光處理的情況下，閘絕緣膜16的表面基本 上是平坦的。 在閘絕緣膜16上形成閘極17。閘極17可以由選自Ta 、W、Ti、Mo、Cu、Cr和Nd的元素或主要含有上述元素的 合金材料或化合物材料構成。也可以採用以摻雜雜質元素 如磷的晶體矽膜爲代表的半導體膜β而且，可採用由Ag、 Pd和Cu構成的合金材料。除了單層結構以外，也河以採用 導電膜的多層結構。然而，在利用這些材料形成閘極時， 主要採用能承受後來的熱處理的材料。 利用閘極17作掩模，將雜質元素摻雜到半導體層15a 和15b中。在摻雜雜質元素的區域中摻雜高濃度的雜質元 素，以便後來成爲源極區或汲極區。賦予η型的雜質元素 (通常爲磷）可以摻雜到形成η通道型TFT的區域中，而 賦予P型的雜質元素（通常爲硼）可以摻雜到形成P通道 型TFT的區域中。如果需要的話，可以形成其中含有低濃 度雜質元素的LDD (輕摻雜漏）區。 然後，形成第一層間介電膜1 8。第一層間介電膜1 8是 利用電漿CVD法、低壓CVD法、常壓CVD法或濺射法由 厚度爲10 — 200nm並包括较的介電膜形成，如SiON、SiNO 、SiO 和 SiN (圖 2E )。 形成第二層間介電膜19。第二層間介電膜（A ) 19是 利用電漿CVD法、低壓CVD法、常壓CVD法或濺射法由 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 1305957 A7 B7 五、發明説明（u 厚度爲500— 800nm並包括矽的介電膜形成，如SiON、
SiNO、SiO 和 SiN (圖 3A)。 在第二層間介電膜（A ) 19中形成孔部分20 ,後來要 在其中形成電連接每個TFT的導電佈線。在第一層間介電 膜18和第二層間介電膜19是利用具有對於某種蝕刻劑的 高蝕刻選擇率的材料（例如，第一層間介電膜：SiN膜，第 二層間介電膜：SiO膜）形成的情況下，由於第一層間介電 膜18可用作蝕刻停止層，因此在形成孔部分20時很容易 進行深度方向的控制。在第一層間介電膜與第二層間介電 膜沒有區別的情況下，可形成相同的膜以便藉由蝕刻劑的 濃度或蝕刻時間來控制孔部分的形成。在孔部分20的底表 面上形成到達半導體層的接P孔（圖3B)。 澱積厚度爲300 — 500nm的導電材料，如Al、Ti、Mo 和W或含有這些元素的材料，形成掩模21a-21d (圖3C) ，藉由蝕刻不需要區域中的導電膜，形成電連接每個TFT 的導電佈線22a-22d (圖3D )。 形成第二層間介電膜（B ) 23。第二層間介電膜（B ) 23也可以利用電漿CVD法、TE0S-CVD法或濺射法由厚度 爲200 - 500nm並包括矽的介電膜形成，如SiON、SiNO、 SiO和SiN。第一層間介電膜18、第二層間介電膜（A) 19 和第二層間介電膜（B) 23是由相同種類的無機介電膜形成 的（圖3E) 。 · 平滑處理的目的是爲了在容限水平內控制表面凸凹度 。相應地，在由於省略平滑處理産生.的凸凹部處於容限水 本紙乐尺度適用中國國家標準（CNS ) Α4規格（210x 297公釐） (請先閱讀背面之注意事項再填寫本頁)
•1T 經濟部智慧財產局員工消費合作社印製 -18- 1305957 A7 B7_____ 五、發明説明（j (請先《讀背面之注意事項再壤寫本頁) 平內的情況下，可以省略平滑處理。在平滑處理對後面的 處理造成顯著困難的情況下，還是希望不進行平滑處理的 情況。在本例中，假設將雜質摻雜到半導體層中的製程的 難度的減少具有優先權，其中示出了省略了由閘極産生的 階梯的平滑處理的例子。 雖然在本例中沒有平滑由閘極1J形成的階梯，但是該 階梯也可以被平滑。下面參照圖18A- 18C舉例介紹》形成 半導體層33和介電膜30之後，澱積與在後面製程中形成 的閘極32相同厚度的介電膜31。藉由蝕刻介電膜31形成 孔部分，該孔部分具有包含後來在內部要形成的半導體層 33和閘極32的形狀。然後，在孔部分中形成閘極32 (圖 18A )。 圖18B是沿著圖18A的線A-A，截取的截面圖。由於 由閘極32在導電佈線周圍的部分（不重疊半導體層33的 部分）形成的階梯形成在深度與閘極厚度相同的孔部分中 ，當形成塗敷在閘極32上的層間介電膜時，幾乎實現了平 滑。 經濟部智慧財產局員工消費合作社印製 圖18C是沿著圖18A的線B-B’截取的截面圖。由於 介電膜31不存在於半導體層33上，因此不難向半導體層 33中摻雜雜質。 由於圖18 A-18C示出了用於只平滑由閘極産生的階梯 的方法，因此在圖18C中還有由半導體層33形成的階梯。 在圖1 8C中所示的階梯的平滑可以藉由與如圖2a_2E所示 相同的方式利用另一平滑處理來實現。在由半導體層33形 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） -19- 1305957 經濟部智慈財產局員工消費合作社印製 A7 _____B7五、發明説明（馅 成的階梯比由閘極3 2形成的階梯小的情況下，在沒有問題 的情況下可以省略前者的平滑。 藉由從對應半導體層33的厚度的深度到半導體層33 的厚度和閘極32的厚度之和的深度適當選擇形成在介電膜 31中的孔的深度，藉由只平滑半導體層33的厚度或高達半 導體層33和閘極32的厚度之和，可以根據目的實現平滑 製程。 儘管在圖1 8A-1 8C所示例子中在形成閘絕緣膜30之後 形成介電膜31，但是可以在澱積介電膜31和形成孔部分之 後，以倒置順序形成閘絕緣膜30。在圖2A-2E所示的例子 中，可以進行平滑處理，假設下介電膜lib的厚度約等於 半導體層33和閘極32的厚度之和或等於閘極32的厚度》 在圖1 8C中在形成在源極區和汲極區上的凹部中，在 進一步塗敷介電膜之後形成接觸件，可以形成將源佈線和 汲極佈線連接到主動層的導電層（中間導電佈線當導 電層的厚度幾乎等於閘極厚度時，凹部可以用於平滑導電 層。 雖然在本例中本發明應用於TFT的製造製程中，但是 本發明不限於TFT的製造製程，還可以應用於半導體積體 電路如1C、LSI和CCD、EL顯示裝置、CMOS感測器、採 用TFT的FED和太陽能電池。 實施例 (實施例1 ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐) ' -20- (請先聞讀背面之注意事項再填寫本頁) 1305957 A7 B7 五、發明説明（吩 (請先閲讀背面之注意事項再填寫本頁) 參照圖4A-6介紹實施例1的主動矩陣基底的製造方法 。爲方便起見，其上形成驅動電路、和在像素部分中的開 關元件（像素TFTs)和儲存電容器元件的基底用作本說明 書中的主動矩陣基底。 首先，由玻璃如硼矽酸鋇玻璃或硼矽酸鋁玻璃、典型 爲Corning Corp.#7059玻璃、#1 737玻璃製成的基底、石英 基底、單晶矽基底、以及其上形成介電膜的金屬基底和不 銹鋼基底等可用作基底。此外，也可以採用具有能承受實 施例1的處理溫度的耐熱性的塑膠基底。在實施例1中採 用石英玻璃基底。 經濟部智慧財產局Μ工消費合作社印製 然後在石英基底100上形成第一孔部分101,用於形成 下部光遮罩膜102。下部光遮罩膜102是由以下材料構成： 由具有能承受本例處理溫度的耐熱性的Ta、W、Cr和Mo 構成的導電材料或疊層結構，或由所述元素基合金構成的 導電材料，並且膜厚爲300nm數量級。下部光遮罩膜102 用作閘佈線，因此還稱爲閘佈線。在本例中形成7 5 n m厚的 結晶砍膜，並在形成150nm厚的.Wsix膜（其中χ=2.0-2.8 )之後，蝕刻形成的下部光遮罩膜102 (閘佈線）。注意， 雖然在實施例1中單層結構用作下部光遮罩膜（閘佈線） 1 02，但是也可以採用具有兩層或多層的疊層結構。可以在 形成下部光遮罩膜之前形成介電膜，以便防止污染材料從 基底擴散。 然後在基底100和下部光遮罩膜（閘佈線）102上形成 厚度爲1 0 - 65 0nm (較佳50 — 600nm)的基底介電膜1〇3， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 1305957 A7 B7 經濟部智慧財產局0(工消費合作社印製 五、發明説明（β 該基底介電膜103是由如利用LPCVD在800°C的高溫下形 成的氧化矽膜、氮化矽膜或氮氧化矽膜等介電膜形成。在 實施例1中單層結構用作基底介電膜103，但是也可以採用 其中疊置兩或多層介電膜的疊層結構，以便防止污染材料 擴散。在實施例1中，由利用SiH<、NH;和N2〇作爲反應氣 體的電漿CVD法形成的氮氧化矽膜形成爲基底介電膜1〇3 。氮氧化矽膜（Si=32%, 0=27%，N=24%，H=17%) 是在400°C下形成的並且膜厚爲580nm (圖4A )。 然後，在基底介電膜103上形成第二孔部分1〇4。第二 孔部分104可以根據蝕刻劑的密度和蝕刻的處理時間調整 孔部分的形成。當基底介電膜103的第一和第二層由具有 對於蝕刻劑來說大的鈾刻選擇率的材料形成時，並且基底 介電膜的第二層形成爲與孔部分的預定深度相同的厚度， 由此很容易進行孔部分深度方向的控制。 然後形成非晶半導體膜10 5 (圖4 A )。非晶半導體膜 105是利用習知方式如濺射、LPCVD或電漿CVD由具有非 晶結構的半導體膜形成的，並且厚度爲25 - 80nm(較佳爲 30_60ηπι)。對於半導體膜材料沒有限制，但是較佳用砂 、矽鍺（SiGe)合金等形成半導體膜。 然後進行採用催化劑的熱結晶，以便結晶半導體膜。 此外，除了採用催化劑如鎳的熱結晶法之外，也可以結合 進行習知結晶製程（如鐳射結晶或熱結晶）。利用旋塗法 將含水乙酸鎳溶液（每重量濃度lOppm，體積5ml)施加於 膜的整個表面上，形成含有催化劑元素的層，並在其上在 本紙張尺度適财關家辟（CNS ) A4胁（21GX297公釐) ' '~ -22- (請先閲讀背面之注意事項再填寫本頁) 1305957 經濟部智慈財產局員工消費合作社印製 A7 __B7_五、發明説明（β 600°C的溫度下' 在氮氣體環境中進行熱處理12小時。 此外，可以藉由鐳射結晶法與添加催化劑元素的熱結 晶法一起進行結晶。如果還進行鐳射結晶法，可以採用氣 態雷射器、脈衝振盪雷射器的固態雷射器或連續振盪雷射 器。氣態雷射器的例子是：準分子雷射器、ΑΓ雷射器、Kr 雷射器，而YAG雷射器、YV〇4雷射器、YLF雷射器、 ΥΑ1〇3雷射器、玻璃雷射器、紅寶石雷射器、紫翠玉雷射器 、和Ti ;藍寶石雷射器可用作固態雷射器。如果使用這些 雷射器，可採用以下方法：從鐳射振盪器發射的雷射光束 被光學系統會聚成線形形狀、矩形形狀或橢圓形形狀。結 晶的條件可以由操作者適當設置，但是如果採用準分子雷 射器，脈衝振盪頻率設定爲300Hz，鐳射能量密度設定爲 100 - 800mJ/cm2(通常爲 200 — 700 m；[/cm2)。另外，如果 使用YAG雷射器，則利用二次諧波，脈衝振盪頻設定爲1 —3 00Hz,鐳射能量密度較佳設定爲300- 1000 mJ/cm2 (典 型爲350 — 800 mJ/cm2)。然後可以將凝聚成寬度爲100 — 1 ΟΟΟμιπ的線形形狀的雷射光束照射到整個基底表面上。在 採用丫乂〇4雷射器的情況下，從10W輸出的連續振盪YVCK 雷射器發射的鐳射被非線性光學元件轉換，並且藉由在鐳 射振盪器中插入YV〇4晶體和非線性光學元件發射諧波。此 外，如果採用YVCK雷射器，則需要將能量密度設定爲 0.01-100MW / cm2 (較佳爲 〇.1- 1〇 MW/cm2)。然後，較 佳藉由相對於雷射光束以0.5-2000cm/s的速度行動操作臺 來照射鐳射。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（匚仰）六4規格（210/297公釐） -23- 1305957 A 7 B7 經濟部智慧財產局K工消費合作社印製 五、發明説明（ 接著，進行除氣處理，以便從得到的結晶矽膜106中 除去催化劑元素。而且，採用含有臭氧的水溶液（典型爲 臭氧水）形成氧化物膜（稱爲“化學氧化物”），由此在 結晶矽膜106上由氧化物膜形成阻擋層107,並且總厚度爲 1_ 10nm。在這個阻擋層107上形成含有〜稀有氣體元素的半 導體層108 (還稱作吸氣元素）。在後來步驟中只選擇去掉 半導體層108 (除氣區）時，這個阻擋層107用作蝕刻停止 層。即使使用其中將硫酸、鹽酸、硝酸等與充氧水混合的 水溶液代替含臭氧的水溶液，也可以形成化學氧化物。或 者，作爲形成阻擋層107的另一種方法，可以在氧氣體環 境中將紫外線照射到具有結晶結構的半導體膜上，由此産 生臭氧並氧化半導體膜的表面。作爲又一種形成方法，可 以利用電漿CVD法、濺射法、蒸發法等藉由澱積厚度約爲 1- 10nm的氧化物膜，由此形成阻擋層107。此外，作爲再 —種方法，藉由在潔淨爐中將半導體膜加熱到約200 - 350 t，氧化物薄膜可形成爲阻擋層1 07。阻擋層1 07可形成爲 具有足夠的膜性或厚度，以便在後面除氣步驟中使含在結 晶半導體膜1〇6中的鎳行動到除氣區108中。 含有稀有氣體元素的半導體層108是藉._由_.濺11法形成 的。作爲稀有氣體元素，採用選自下列元素中的一種或多 種元素：氦（He)、氖（Ne)、氬（Ar)、氪（Kr)和氙 (Xe)。在這些元素當中，較佳便宜的氣體氬（Ar)。在 本例中，在含有稀有氣體元素的氣體環境中採用由矽構成 的靶，以便形成除氣區108。此外，如果採用含有作爲一種 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中囡國家標準（CNS ) 规格（210X297公釐） -24- 1305957 經濟部智祛財產局員工消費合作社印製 A7 B7五、發明説明（2) 導電類型雜質元素的磷的靶形成除氣區，不僅由稀有氣體 除氣，而且可以採用磷的Coulomb力進行除氣。此外，由 於在除氣期間鎳趨於行動到具有高氧密度的區域中，因此 較佳含在除氣區108中的氧的濃度設定爲高於含在結晶矽 膜106中的氧濃度，例如不低於5xl0"/cm3。 之後，進行熱處理以進行除氣，用於降低結晶矽膜106 中的催化劑元素（鎳）的濃度，以便藉由行動到除氣區108 中而去除催化劑元素（鎳）。作爲用於除氣的熱處理，可 以進行用於施加強熱的處理或普通熱處理。在結晶矽膜106 中幾乎不含鎳。即，充分進行除氣，因而膜中的鎳濃度不 高於 lM0ls/cm3，較佳不高於 l><1017/cm3 (圖 4B)。 接下來，使用阻擋層1 07作爲蝕刻停止層，只去掉除 氣區108，然後採用含腐蝕刻劑去掉由氧化物膜構成的阻擋 層 107。 在第二孔部分104上，在結晶矽膜106上形成掩模， 然後進行蝕刻不需要區域的膜，以便在第二孔部分104中 形成半導體層109 - 111。形成形成介電膜，然後進行熱處 理，以便提高半導體膜的結晶性。較佳在構圖形成的半導 體層109 - 111之前熱氧化半導體膜的上部。在利用LPCVD 裝置形成厚度爲20nm的氧化矽膜之後，採用退火爐進行熱 處理。半導體層的上部被該製程氧化。如果然後蝕刻氧化 ΐ夕膜和半導體層的被氧化部分，則可獲得具有增加的結晶 性的半導體膜$ 在形成半導體層109 - ill之前，爲了控制TFT的起始 (請先W讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > A4規格（210 X 297公釐） -25- 1305957 A7 B7 五、發明説明（2) 經濟部智毡財產局S工消費合作社印製 値，還可以進行少量雜質元素（硼或磷）的摻雜。 雜質元素的摻雜可以採用r抗蝕劑掩模n2a-ii2c進行， 並且賦予η型的雜質元素（以下稱爲η型雜質元素）.被摻 '雜到後來成爲η通道TFT的半導層的區域中。周期表中 15族的元素、典型爲磷（P)或砷（As)可用作提供η型的 雜質元素。這裏採用磷（Ρ)。賦予ρ型的雜質元素（以下 成爲Ρ型雜質元素.），即周期表中13族的元素、典型爲硼 (Β)或鎵（Ga)被摻雜到後來成爲ρ通道TFT的半導體層 的區域中。 如上所述，高密度雜質區4i3 - 115含有濃度範圍爲 lM0I8/cm3到1Μ02°/<:ιη3的η型雜質元素和ρ型麗質元素 。當摻雜η型雜質元素-時，較佳後來成爲Pjp.道TFT的區 域被掩.模...置黃，以便不添加η型雜質元素。在η型雜質元 素添加到成爲ρ通ϋ TFT的區域中的情況下，應該添加具 有足以轉換成P型的濃度的ρ型雜質元素。如上所述，在 添加P型雜質元素的情況下，較佳後來成爲η通道TFT的 半導體層被掩模覆蓋（圖4C)。 雖然圖中未示出，如果需要的話，可以採用掩模在半 導體層中形成含有低密度雜質元素的半導體區域。例如， 採用光阻掩模對被選擇半導體層曝光。劑量設定爲1X1 013 到5M014/cm2，並且在5 - 80keV的加速電壓下進行摻雜》 摻雜周期表中15族元素、典型爲磷（P)或砷（As)。主 要，可以在半導體層的選擇區域中形成低密度雜質區。以 1 X 1018到1 M 02°cm/ 3的濃度範圍向低密度雜質區摻雜提供 請 先 閲 ’讀 背 £} 之 注 意 事 項 再 填 寫 頁 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- 1305957 A7 B7 經濟部智慧財產局g(工消費合作社印製 五、發明説明（2i η型導電性的雜質元素。 雖然在本例中驅動電路是藉由η通道TFT和p通道 TFT形成的，但是所有驅動電路都可以只利用n通道TFT 或p通道TFT形成。 形成閘絕緣膜116以覆蓋半導體層109 - 111。鬧絕緣 膜116是利用LPCVD法、電漿CVD法或濺射法由含有矽的 介電膜形成的，並且厚度爲20— 150nm»在本例中，利用電 漿CVD法形成厚度爲80nm的氮氧化矽膜（成分比：Si= 32 %，0=59%，N=7%，H=2%)。當然，閘絕緣膜不限於 氮氧化矽膜。也可以採用含有矽的其他介電膜。 例如，當採用氧化矽膜時，可以在以下條件下形成： 藉由電漿CVD法，利用TEOS (原矽酸四乙酯）和〇2的混 合物，反應壓力爲40Pa,基底溫度設定爲300- 400°C，藉 由在0.5-0.8W/cm2的高頻（13.56MHz)電功率密度下放電 。藉由在400 - 500°C下連續進行熱退火，可得到由氧化矽 膜形成的作爲閘絕緣膜的良好特性。 因而，介電膜140形成爲具有與後來形成的閘極一樣 的厚度。介電膜140是由含有矽的介電膜例如氧化矽膜、 氮氧化矽膜等並利用習知方法如CVD法或濺射法形成的。 接下來，在介電膜140上形成孔部分，其中在後來步 驟中在該孔部分內部形成閘極。 在本例中，閘絕緣膜140採用氧化矽膜。孔部分是藉 由採用含氟蝕刻劑的濕蝕刻形成的。在進行濕蝕刻時，由 氮氧化矽膜構成的閘絕緣膜用作蝕刻停止層，這是利用了 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --- (請先閱讀背面之注意事項再填寫本頁) *?τ -27- 1305957 A7 B7 經濟部智楚財產局員工消費合作社印製 五、發明説明（24 蝕刻率的差別。 在孔部分底部形成連接閘極和閘佈線1〇2的接觸孔之 後，今成具有耐熱性的且厚度爲1〇〇_ 5〇〇ηιη的導電膜。在 本例中，利用W靶藉由濺射法形成厚度爲400nm的W膜。 W膜可藉由熱CVD法利用六氟化鎢（WFe )形成》不特別 限制材料，每個膜可以由選自Ta、W、Ti、Mo、Al、Cu、 Cr和Nd或含有上述元素作爲其主要成分的合金材料或化合 物材料形成。此外，可採用半導體膜，典型爲摻雜如磷等 雜質元素的結晶矽膜。另外，可採用AgPdCu合金。在本例 中，雖然形成具有單層結構的導電膜，但也可以形成具有 兩層或多層的疊層L結構。 接著，採用微縮術形成光阻掩模（未示出），並進行 第一蝕刻製程，以便形成閘極。在本例中，作爲第一蝕刻 條件，採用ICP (感應耦合電漿）蝕刻法，CB、Ch和〇2 的氣體混合物用作蝕刻氣體，氣體流速爲25/25/ lOsccm , 電漿是藉由在IPa下給線圈形電極施加500 W RF ( 13.56MHz)功率。基底側（測試片階段）施加150 W RF ( 13.5 6MHz)功率，以便有效地施加負自偏電壓。在介電膜 140的內部形成閘極117- 119。 在本例中，由於在形成閘極之前將雜質元素摻雜到半 導體層中，因此不能以對閘極的自對準方式形成含有雜質 元素的區域。可以是這樣，由於閘極造成的差別被平滑並 且可以以對閘極的自對準方式形成含有雜質元素的區域。 具體而言，孔部分可以設置在根據圖1 8A-1 8C的孔部分中 (請先閱讀背面之注意事項再填寫本頁) 本紙朵尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） -28- 1305957 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（ 。相應地，由於去掉了介電膜140，在形成閘極之後將雜質 元素摻雜到半導體層中，由此可以根據自對準方式形成雜 質注入區域。 而且，在本例中，雖然在形成閘絕緣膜116之後形成 介電膜140,但是可以在介電膜140中形成開口之後形成閘 絕緣膜116。當利用相同膜例如氧化矽膜形成閘絕緣膜116 和介電膜140時，在根據圖18A-18C根據自對準方式形成 雜質注入區域時，這種方法有效。 接下來，形成覆蓋閘極117—119的第一層間介電膜 120a。第一層間介電膜120a是利用CVD法或濺射法用含有 砍的介電膜形成的，並且厚度爲50_200nm。在本例中，藉 由電漿CVD法形成厚度爲50nm的氮氧化矽膜。當然，第 —層間介電膜1 20a不限於氮氧化矽膜，也可採用作爲單層 或疊層結構的含有矽的其他介電膜。 然後進行熱處理，恢復半導體層的結晶性，並進行添 加到各個半導體層中的雜質元素的活化。爲熱處理製程進 行採用退火爐的熱退火。可以在400 - 1000°C的溫度下、在 具有濃度等於或低於lppm、較佳等於或低於O.lppm的氧的 氮氣體環境中進行熱退火。在本例中，藉由在950°C下熱處 理4小時進行活化製程。注意，除了熱退火之外，也可以 進行採用如YAG雷射器等雷射器的鐳射退火和快速熱退火 (RTA)。此外，可以在形成第一層間介電膜之前進行熱處 理製程。如果佈線材料耐熱性差，則較佳在形成第一層間 介電膜之後進行熱處理，以便保護佈線，如實施例1那樣 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -29- 1305957 A7 B7 五、發明説明（
C (婧先閱讀背面之注意事項再填寫本頁) 如果進行熱處理（在300 - 550°C溫度下處理1- 12小 時），可以進行加氫處理。這個製程是藉由含在第一層間 介電膜120a中的氫，而切斷半導體層中的鍵結鍵。當然， 也可以給半導體層加氫，與第一層間介電膜存在與否無關 。作爲加氫處理的另一種方式，也可以進行電漿加氫（採 用被電漿激發的氫）或在3 00 - 45 0°C下在含有3 — 100%氫 的氣體環境中熱處理1- 12小時。 經濟部智慧財產局員工消費合作社印製 在第一層間介電膜120a上形成由介電材料構成的第二 層間介電膜1 20b。利用習知CVD法或濺射法形成含有矽的 介電膜，如氧化矽膜或氮氧化矽膜。在本例中，形成氧化 矽膜作爲第二層間介電膜1 20b。藉由連續蝕刻，在第二層 間介電膜I20b上形成第三孔部分121,而且在第三孔部分 121的底部形成到達半導體層109 - 111的接觸孔。在本例 中，雖然第一層間介電膜1 20a和第二層間介電膜1 20b是分 開形成的，但是這些膜可以利用相同材料同時形成。在這 種情況下，可藉由鈾刻劑密度和蝕刻時間來控制孔部分的 形成。 接著，形成電連接每個TFT的佈線1 22 - 1 26，以便到 達第三孔部分1 2 1中的半導體層1 〇 9 - 1 1 1。藉由蝕刻形成 第三孔部分121。在採用濕蝕刻的情況下，可藉由蝕刻劑密 度或蝕刻的處理時間來調整第三孔部分121的形成。當第 一層間介電膜1 20a和第二層間介電膜1 2〇b由具有對於蝕刻 劑的大選擇率的材料形成時，並且第二介電膜120b的厚度 本紙張尺度適用中國國家.樣準（CNS ) A4規格（210X297公釐） -30- 1305957 A7 B7 五、發明説明（ (讀先《讀背面之注意事項再填寫本頁) 形成爲具有第三孔部分的預定深度的厚度，第一層間介電 膜1 20a用作蝕刻停止層，由此很容易控制孔部分的深度方 向。此外，還可以採用乾蝕刻形成開口。 如上所述，在第二層間介電膜120b中形成的孔部分 121的深度和佈線122 - 126的厚度大約相等（圖5A) » 在第二層間介電膜120b和佈線1 22 - 1 26上形成第三層 間介電膜1 27。可利用習知CVD法和濺射法用與第二層間 介電膜相同的含有矽的介電材料如氧化矽膜和氮氧化矽膜 形成第三層間介電膜127。由於在第二層間介電膜120b上 形成的孔部分的內部形成佈線122 - 126，因此可形成具有 平坦表面的第三層間介電膜127，而不受由於佈線造成的不 規則物的影響。 然後，在第三層間介電膜127中形成第四孔部分128， 上部光遮罩膜129形成爲第四孔部分128 (圖5B)。上部 光遮罩膜1 29形成在孔部分1 28中，孔部分1 28形成在第三 層間介電膜127中，並且上部光遮罩膜129可由選自A1、 經濟部智慈財產局員工消費合作社印製
Ti、W和Cr的元素或含有上述元素作爲其主要成分的合金 材料形成。此外，提供網狀上部光遮罩膜129 ,以便除了像 素的孔部分（透射光並用於顯示的區域）以外面板敝光。 而且，光遮罩膜可形成在驅動電路的上部。此外，可利用 形成上部光遮罩膜的導電膜作爲用於連接驅動電路的η通 道型TFT和ρ通道型TFT的佈線。 然後，形成覆蓋第三層間介電膜1 27和光遮罩膜1 29 的第四層間介電膜1 30。第四層間介電膜1 30由與其他層間 本纸張尺度適用中國國家標準（CNS ) A4規格（2丨0'乂297公釐i ' ~ -31 - 1305957 A7 B7 五、發明説明（2会 介電膜相同的利用CVD法或濺射法形成的含矽的介電膜形 成。 (請先閲讀背面之注意事項再填寫本頁) 接著，在第四層間介電膜1 30中形成孔部分1 3 1。與其 他層間介電膜中形成的孔部分一樣，孔部分1 3 1可藉由蝕 刻形成。然後，在孔部分1 3 1的底部形成到達像素開關元 件（像素TFT)的佈線（汲極佈線）的接觸孔。 然後，在孔部分1 3 1中形成到達佈線1 26的像素電極 132。可利用透明導電膜（ITO)形成厚度爲〗00nm的像素 電極132。而且，在像素電極形成製程中，可以在驅動電路 中形成引出電極133。在形成引出電極133的情況下，形成 孔部分和連續到達佈線1 22的接觸孔，由此可形成引出電 極 133。 即使不對主動矩陣基底增加利用CMP法或SOG膜形成 進行的平面化製程，其中主動矩陣基底具有由於佈線和電 極造成的爲佈線尺寸和電極厚度數量級的不規則物（水平 差），層間介電膜的不規則物也很小。 經濟部智慧財產局員工消費合作社印製 由此完成上述主動矩陣基底，其中由η通道TFT201和 Ρ通道TFT202的CMOS電路構成的驅動電路204以及具有 像素TFT203的像素部分205形成在同一基底上。 藉由提供本發明，採用已有的裝置而不需要引入用於 平面化層介電膜的新裝置如藉由CMP法或SOG膜形成法的 抛光製程的平面化的情況下，可以實現在其表面上具有小 不規則物（水平差）的主動矩陣基底。 由於藉由提供本發明在液晶顯示器中均勻地進行硏磨 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32- 1305957 A7 B7 五、發明説明（j {請先閲讀背面之注意事項再填寫本頁) 處理，因此不會發生液晶的排列混亂問題，並且可進行高 質量的顯示。此外，由於不需要形成爲防止由於排列混亂 造成的影像質量退化而準備的光遮罩膜，因此開口比率很 尚，壳度也提闻了，顯不能力也進一步提局。 而且，如果採用本發明，可採用在CMP法的抛光技術 中採用的基底，並且即使在引入CMP法的抛光技術的情況 下，可以減少對CMP設備的負載。 (實施例2) 在本例中，介紹利用本發明在塑膠基底上形成TFT的 步驟的例子。 首先，在基底500上形成基底介電膜501。塑膠基底用 作基底500。可採用例如由聚酰亞胺、丙烯酸類物質、PET (聚對苯二甲酸乙二醇酯）、PC (聚碳酸酯）、PAR (聚烯 丙基類物質polyallly丨ate ) 、PEEK (聚醚醚酮）、PES (聚 經濟部智慈財產局员工消費合作社印製 醚楓）、PEN (聚醚腈）、尼龍、PSF (聚颯）、PEI (聚醚 酰亞胺polyetherimide) 、PBT (聚對苯二甲酸丁二醇酯） 等構成的塑膠基底。 基底介電膜501是藉由濺射法或電漿CVD法形成的。 當採用這些方法時，較佳在室溫到300°C的基底溫度下形成 。基底介電膜501形成爲具有疊層結構，其具有對於蝕刻 劑的大選擇率，並且形成具有蝕刻停止層的功能的第一層 50 1 a ,由此在形成第一孔部分502時很容易控制孔部分的深 度方向。 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） -33- 1305957 A7 B7 五、發明説明（d 因而，在第二層基底介電膜501b中形成第一孔部分 5 02。第一孔部分502可利用蝕刻處理形成。 (請先閲讀背面之注意事項再填寫本頁) 接著，非晶矽膜形成在具有第一孔部分502的基底介 電膜501上（圖7A )。非晶矽膜可以利用如下習知技術形 成：濺射法，電漿CVD法，LPCVD法，真空蒸發法，照相 CVD法等。在孔部分中的非晶矽膜中形成掩模，以便藉由 蝕刻處理去掉不需要的部分。由此可以在第一孔部分中形 成半導體層5Ό3。第一孔部分502的深度和半導體膜503的 厚度大約相等。 藉由鐳射照射結晶法結晶半導體層503。，注意，在利用 鐳射照射進行結晶的情況下，雖然較佳在照射之前含在半 導體層503中的氫量爲5atomic%或更小，如果形成塑膠膜 則不可目旨進ί了尚溫熱處理。适樣，可採用在潑積非晶砂膜 之後短時間內抑制氫密度低的澱積條件。 經濟部智慧財產局員工消費合作社印製 此外，對於半導體膜的結晶，可採用氣態光器如準分 子雷射器、固態雷射器如YVCh雷射器或YAG雷射器、或 半導體雷射器。鐳射發射可以連續發射或脈動發射，並且 鐳射光束的形狀可以是線形、矩形、圓形、或橢圓形。從 基諧波、二次諧波和三次諧波中適當選擇所用的波長。而 且，掃描方法可採用垂直、水平或對角方向掃描，此外， 還可以進行往返掃描。此外，可以在蝕刻半導體膜503之 前進行結晶製程步驟，以便形成半導體層》 利用習知方法如CVD法、濺射法等方法，用含有矽的 介電膜（例如氧化矽膜、氮氧化矽膜、氮化矽膜等）形成 本紙張尺度適用中國國家標準（CNS } A4洗格（210X297公釐） -34- 1305957 A7 B7 *·、發明説明（3) 厚度爲50 - 1 50nm的閘絕緣膜504。連續地，形成不給後來 成爲半導體層的通道形成區的區域添加雜貪元素的掩模（…' 以下稱爲通道保護區）505。藉由給半導體層摻雜雜質元气 形成高备度雜質元素區5〇7(成爲源極區汲極區層）和通 道形成區506。如果需要的話，v可以形成包含低密度雜質元 素的區域（稱爲輕摻雜汲極區：LDD區）507b »作爲雜質 元素，可以摻雜提供η型的元素（通常爲磷）和提供p型 的元素（通常爲硼）（圖7Β)。 接著，去掉通道保護膜505以形成介電膜508 (圖7C )。該介電膜508是利用習知方法如CVD法或濺射法由含 矽的介電膜（例如氧化矽膜、氮氧化矽膜、氮化矽膜等） 形成的，並且厚度爲100 — 500nm。之後，在介電膜508上 形成第二孔部分^09。注意，在形成第二孔部分509時不需 要蝕刻閘絕緣政504。或者，藉由具有對於蝕刻劑的大蝕刻 率的材料形成閘絕緣膜504和介電膜508。 接著，爲形成閘極，利用選自Ta、W、Ti、Mo、Cu、
Cr和Nd的元素或含有上述元素作爲其主要成分的合金材料 形成導電膜。在第二孔部分509上，藉由在導電膜士.形成 掩模餓刻不需要.的.區.域，以在第二孔部.分_ ..5 〇 9中形成聞極 510 0 此外，第一扎部分.509的深度和閘極的厚度大約相等 (圖 7D )。 然後形成第一層間介電膜511，並在150—300¥的溫度 下進行熱處理和成爲源極區和汲極區的區域的活化—，其中 本紙張尺度遙用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -* 經濟部智慈財產局員工消費合作社印製 -35- 1305957 A7 B7 五、發明説明（y 源極區和汲極區利用鐳射照射摻雜高密度雜質元素（圖7p )° 形成第二層間介電膜5 1 2，並在第二層間介電膜5 U_.,_中 形成第三孔部分5 1 3。第二層間介電膜是利用習知（vd法 和濺射法由含矽的介電膜如氧化矽膜、氮化矽膜和氣東化 砂膜形成的，並且厚度爲50 cT^· lOOOnm。在第三孔部_份51 3 的產部形成到達半導體層5Q3控接觸孔。 形成電連接第三孔部分5 1 3 ,中的每個TFT的佈線k:5 14。 y 第三孔部分5Π的深度與佈線5丨4的厚度查本相同。 進丫了加氫處理以提商TFT特性。作爲加氫處理_，在3〇〇 -350°C的溫度下進行熱處理1小時和進行低溫電漿加氫處 理。 如上所述，利用本發明，在4 0 0 °C或以下的處理溫度下 在塑膠基底上形成TFT。 在本例中，雖然在形成閘極之前進行雜質元素的注入 ，但是也可以在形成閘極之後進行雜質注入，如實施例1 那樣。與在實施例1中解釋的一樣，可以在介電膜5 1 0中 形成孔部分之後形成聞絕緣膜5 0 4。而且，與在實施例1中 說明的一樣，可以藉由省略調整基底膜501b的厚度的平面 化製程而形成介電膜5 Q.8。 在不選擇基底種類-的復況玉可嚴思..本Μ明，並且可以 形成沒有進行平面化如利用CMP法和利用SOG膜成形的抛 ............................-......-...........—--—* ·.- ........... 1 ^ 光法而已經平面化了轰面的半導.體裝置。 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X297公釐） ^ 衣--- (請先閱讀背面之注#^項再填寫本頁) 訂 經濟部智慈財產局貞工消費合作钍印裝 -36- 1305957 A7 B7 五、發明説明（d (實施例3) ^ 〜 (請先閲讀背面之注意事項再填寫本頁) 在本例中，參照圖8 - 9介紹根據本發明製造底部型 TFT的所採用的步驟。 首先，在基底600上形成第一孔部分601。接著，雖然 如8A中未示出，形成基底介電膜以提高TFT電特性，並防 止雜質元素從基底擴散。作爲基底介電膜的材料，採用氧 化矽膜 '氮化矽膜、氮氧化矽膜或由這些膜構成的疊層膜 〇 然後在第一孔部分601中形成單層結構或疊層結構的 閘佈線（包括閘極）602。例如，可採用高熔點金屬材料， 經濟部智慈財產局員工消費合作社印製 如 Ta (鉅）' Mo (鉬）、Ti (鈦）、W (鎢）、鉻（Cr) ，還可以採用這些材料和矽的矽化合物。此外，作爲閘佈 線602的材料_，可採用如具有η型或p型導電性的多晶砂 的材料、或具有低電阻金屬材料如Cu (銅）或Α1 (鋁）作 爲其主要成分的材料層。在這些層中具有至少一層的閘佈 線602是利用如常壓CVD、電漿CVD、低壓熱CVD、蒸發 、濺射等方法形成的，並且厚度爲1〇一 l〇〇〇nm，較佳爲3〇 —300nm ;或者閘佈線602是利用第一孔部分601上的掩模 進行蝕刻形成的。第一孔部分601的深度和閘佈線602的 厚度基本相同（圖8A)。 然後形成聞絕緣膜603 (圖8B)。該閘絕緣膜是由氧| 化矽膜、氮化矽膜、氮氧化矽膜或由這些層構成的疊層形 成的，並且厚度爲100 - 400nm。還可以利用熱CVD法、電 漿CVD法' LPCVD法、蒸發法和濺射法形成基底介電膜 本纸張尺度適用中國國家標隼（CMS ) A4規格（210X 297公釐） -37- 1305957 經濟部智"'財產局員工消費合作社印製 A7 _B7_五、發明説明（j 603。連續地，在閘絕緣膜603上形成第二孔部分604 (圖 8C)。對於孔部分的形成，與實施方式或實施例1相同， 可採用習知蝕刻方法。 形成非晶半導體膜，以便在第二孔部分604中形成半 導體層。非晶半導體膜是利用由矽膜或矽鍺膜（ShGe,-:: 〇<χ< 1 )構成的任何膜形成的。該半導體膜是利用習知熱 CVD法、電漿CVD法 '低壓CVD法、蒸發法、濺射法等形 成的。利用習知方法進行半導體膜的結晶，並且在第二孔 部分604中形成用於半導體膜的掩模（未示出）。去掉不 需要的區域以形成半導體層605。此外，可以在形成半導體 膜605之後進行結晶製程。第二孔部分604的深度和半導 體層605的厚度大約相同（圖8D )。 連續地，在半導體層605上形成不給後來成爲半導體 層的通道形成區的區域摻雜雜質元素的掩模606 (以下稱爲 通道保護區）。藉由給半導體層605摻雜雜質元素，形成 高密度雜質元素區607 (成爲源極區和汲極區）和通道形成 區608。如果需要的話，可形成包括低密度雜質元素的區域 (稱爲輕摻雜汲極區：LDD區）607b。作爲雜質元素，可 摻雜賦予η型的元素（典型爲磷）或賦予p型的元素（典 型爲硼）（圖8Ε)。 進行摻雜到半導體層中的雜質元素的活化製程。對於 活化製程，可進行採用爐子或RTA裝置的熱處理或鐳射照 射處理。 形成第一層間介電膜609。第一層間介電膜609是利用 本紙張尺度適用中國國家標準（CNS ) Α4規格U10X297公釐） (請先閱讀背面之注意事項再填寫本頁) -38- 1305957 A7 B7 經濟部智慈財產局貸工消費合作社印製 五、發明説明（y 習知熱CVD法、電漿CVD法、LPCVD法、蒸發法、濺射法 等方法由氧化矽膜、矽化矽膜、氮氧化矽膜或由這些膜構 成的疊層膜形成的（圖9A)。 形成第二層間介電膜610 «第二層間介電膜610是利用 習知熱CVD法、電漿CVD法、LPCVD法、蒸發法、濺射法 等方法由氧化矽膜、矽化矽膜、氮氧化矽膜或由這些膜構 成的疊層膜形成的。 在第二層間介電膜610上形成第三孔部分611。該孔部 分的形成採用了習知蝕刻技術，如在實施方式或實施例1 中所示（圖9B)。 在第三孔部分611的底部形成到達半導體層605的接 觸孔，並且在第三孔部分611中形成電連接毎個TFT的佈 線612。佈線612可以利用Al、Ti、Mo、W、或由這些元素 構成的導電材料形成，並且厚度爲300 - 500nm。在由導電 材料構成的導電膜上形成掩模，並進行蝕刻以形成佈線612 。這樣，第三孔部分611的深度和佈線612的厚度大約相 同（圖9C)。 如上所述，藉由在形成在介電膜中的孔部分中形成層 ，而不用如CMP抛光處理或SOG膜澱積法等平面化技術， 可以使介電膜的頂層的表面平面化。 不特別限制如加氫處理等熱處理，可以由操作者適當 進行。 因此，不管TFT的形狀如何，本發明都適用。由此， 在不採用如CMP抛光處理或SOG膜澱積技術的情況下，可 (讀先閲讀背面之注意事項再填寫本頁) •1Τ 蹲 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -39- 1305957 A7 B7 經濟部智葸財產局員工消費合作社印製 五、發明説明（d 以形成具有平面化表面的半導體裝置。 由本發明製造的半導體裝置較佳不僅可用於液晶顯示 裝置，而且可用於具有元件的發光裝置，其中在所述元件 中發光材料置於電極之間。 (實施例4) 本發明不僅可適用於液晶顯示裝置，而且可適用於具 有元件的發光裝置，該元件具有置於電極之間的發光材料 。例子示於圖10中。 圖1 0表示發光裝置的主動矩陣驅動的結構的例子。藉 由本發明，利用與例2相同的方式製造驅動電路部分650 的η通道型TFT 652和p通道型TFT 653以及像素部分651 的開關TFT 654和電流控制TFT 655，如圖10所示。在本 例中，利用雙層膜形成閘極的導電層。 在閘極608 - 61 1的上層中，形成由氮化矽和氮氧化矽 構成的第一層間介電膜618。然後，形成第二層間介電膜 619。第二層間介電膜619具有這樣的結構，其中有機樹脂 膜如丙烯酸樹脂設置在由與第一層間介電膜61 8相同的材 料構成的無機介電膜上。 在第二層間介電膜619上形成由無機介電材料製成的 第三層間介電膜620。形成第二層間介電膜的有機樹脂材料 具有吸收H2〇的吸水性》當排放H:0時，給有機化合物輸 送氧，使有機發光元件退化，因此爲了防止H2〇的進入（ occlusion)和排放，在第二層間介電膜619上形成由氮化砂 (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -40- 1305957 A7 B7 經濟部智葸財產局員工消費合作社印製 i、發明説明（3) 或氮氧化矽構成的第三層間介電膜620。第一層間介電膜 619可防止Η:0滲入TFT中》 在第三層間介電膜620上形成由透明導電材料如IT〇 ( 氧化銦錫）構成的陽極，在第三層間介電膜6 2 〇中形成孔 部分，在孔部分的底表面上形成到達半導體層的接觸孔， 並且形成電連接每個TFT的佈線61 2 - 61 7。 利用濺射法形成氮化矽膜作爲覆蓋佈線61 2- 617和陽 極621上的介電膜。去掉其中形成有機發光元件625的區 域中的氮化矽膜，以便形成堤622。發光裝置的結構包括具 有電洞注入層、電洞輸運層和發光層的有機化合物層623 以及由鹼金屬或鹸土金屬如Mg Ag或LiF等構成的陰極624 〇 陰極624是由具有小功函數的材料製成，如Mg、Li和 Ca。該電極較佳由MgAg (以Mg : Ag = 10 : 1的比例混合 的材料）構成。陰極還可以採用MgAgAl電極、Li A1電極 和LiF A1電極。在上層上形成由氮化矽、氮化碳或DLC膜 (類金剛石碳）構成的第四層間介電膜6 2 6。第四層間介電 膜626的厚度在2 — 30nm範圍內，較佳爲5 — 10nm。DLC 膜可藉由電漿CVD法在不高於1 〇〇°C的溫度下形成。可藉 由混合少量氧和氮而釋放DLC膜的內部應力，並且用作保 護膜。都知道，DLC膜具有抑制氧、CO、C〇2和HA的高 氣體阻擋特性。希望在形成陰極624之後，在不暴露於空 氣的情況下連續形成第四層間介電膜626。原因是陰極624 和有機化合物層623之間的介面狀態影響有機發光元件的 ----------- {讀先閱讀背面之注意事項再填寫本頁) .I訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 41 - 1305957 A7 B7 五、發明説明（ 發光效率。 (請先閲讀背面之注意事項再填寫本頁) 驅動電路部分650包括η通道型TFT 652和p通道型 TFT 655，佈線612和613連接到驅動電路部分650。利用 這些TFT可形成移位暫存器、鎖存電路和緩衝電路。 在像素部分651中，資料佈線614連接到開關TFT 654 的源極側，開關TFT 654的汲極側佈線615連接到電流控制 TFT 655的閘極611。電力控制TFT 655的源極側連接到電 源佈線617，電流控制TFT 655的汲極側的電極616連接到 陽極621。 在圖10中，開關TFT 654具有多閘結構，與閘極重疊 的低摻雜漏（LDD )提供在電流控制TFT 655中。由於由多 晶矽構成的TFT具有高操作速度，因此很容易産生如熱載 流子注入等退化。爲此，根據像素元件中的功能形成具有 不同結構的TFT (具有足夠低截止電流的開關TFT和具有 高耐熱載流子注入特性的電流控制TFT )是非常有效地， 以便製成具有高可靠性和能顯示良好質量影像（高操作性 能）的顯示裝置。 經濟部智慧財產局g(工消費合作社印製 如圖10所示，在構成TFT 654和655的半導體層的下 層側（基底601側）形成下介電膜602。在相反側形成第一 層間介電膜618。另一方面，在有機發光元件625的下層側 形成第三層間介電膜620。在陰極624上形成DLC膜作爲 第四層間介電膜626。在對TFT 654和655最有害的鹼金屬 如鈉中，雖然基底601和有機發光元件625被認爲是污染 源，藉由用下介電膜602和第一層間介電膜618包圍，可 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0 X 297公釐） -42- 1305957 A7 B7 經濟部智慧財度局員工消費合作社印製 五、發明説明（ 以阻擋鹼金屬。由於氧和H2〇對有機發光元件625最有害 ，爲了阻檔氧和H2O，形成第三層間介電膜620和第四層間 介電膜626。第三層間介電膜620和第四層間介電膜626還 具有用於阻擋含在有機發光元件625中的鹼金屬的功能。 在具有如圖10所示的結構的有機發光裝置中，有效製 造方法的例子可採用這樣的製程，其中藉由濺射法連續澱 積由透明導電膜、典型爲ITO構成的陽極621。濺射法適於 形成氮化矽膜或氮氧化矽膜，而不會對由有機介電膜構成 的第二層間介電膜619的表面産生明顯損傷。 如上所述，可利用以下方式完成發光裝置，其中利用 本發明形成的TFT和有機發光元件組合形成像素部分。在 發光裝置中，還可以利用TFT在同一基底上形成驅動電路 (實施例 5) 在實施例5中，參見圖11A-13G，將介紹在實施例1-4中所述的本發明的佈線部分的形成的另一例子。然而，在 圖13A-13G中採用實施例2的TFT的製造製程介紹本例， 但不限於實施例2，本例和實施例1 - 3也適用。由於圖 1 3A-13G中的實施例2的TFT製造製程可以接在實施例2 之後，因此將省略其說明。 根據實施例3，在介電膜中形成孔部分，在孔中形成半 導體層或電極，以便形成其表面被平滑的半導體裝置，如 圖13A-13G所示。然後，形成第一層間介電膜800和900， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先Μ讀背面之注意事項再填寫本頁) -43- 1305957 A7 _B7_ 五、發明説明（扃 (請先閲讀背面之注意事項再填寫本頁) 並且形成第一孔部分801和901。形成佈線802、803、902 和903。此時，儘管佈線802和902形成在第一孔部分801 和901中，形成佈線803和903，以便至少一部分佈線803 和903從孔部分801和901突出，如圖11A或12A所示。 形成覆蓋在第一層間介電膜800和900以及佈線802、 8 03、902和903上的第二層間介電膜804和904。由於受到 被圖11A或12A中的圓圈包圍的區域中所示的佈線803和 903的影響，第二層間介電膜804和904的表面變爲凸起形 狀。 在第二層間介電膜804和904中形成第二孔部分805和 905 (圖11 B和12B)。即使第二層間介電膜804和904被 蝕刻以形成第二孔部分805和905，由於佈線803和903的 影響而形成的凸起806和906保留在第二孔部分805和905 中〇 經濟部智慧財產局員工消費合作社印製 然後，去掉保留在第二孔部分805和905內部的凸起 806和906，並採用掩模807和907進行蝕刻，以便形成到 達佈線803和903的接觸孔。首先，藉由濕蝕刻，進行對 應凸起806和906的厚度的鈾刻。由於濕蝕刻是各向同性 蝕刻，因此還以與在深度方向的蝕刻相同的速度進行在平 行於基底的方向（橫向）的蝕刻。藉由濕蝕刻處理去掉凸 起806和906。利用保持完整的掩模807和907進行各向異 性乾蝕刻。藉由乾蝕刻可形成具有與掩模的7和907的孔 部分相同的直徑的接觸孔。因而，藉由蝕刻去掉在圖Π C 或12C中的808和908所示的區域，並形成接觸孔。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ：297公釐） -44 - 1305957 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 可藉由組合本例和實施例1 - 4而提供本例。 (實施例6 ) 藉由實施本發明製造的CMOS電路和像素部分可用於 主動矩陣液晶顯示裝置。即，本發明可以應用到結合這種 液晶顯示裝置作爲顯示部分的所有電子設備中。 下面給出幾種這種電子設備的例子：視頻視頻照相機 :數位視頻照相機；投影儀（後部型或前部型）：頭部安 裝型顯示器（護目鏡型顯示器）；個人電腦；可攜式資訊 端點（可行動電腦、行動電話或電子筆記本等）等。這些 例子示於圖14、15和16中。 圖14A是個人電腦，包括：本體2001 ;影像輸入部分 2002 ;顯示部分2003 ;和鍵盤2004。圖14B是視頻視頻照 相機，包括：本體2101 ;顯示部分2102 ;聲音輸入部分 2103 ;操作開關2104 ;電池2105和影像接收部分2106。圖 14C是可行動電腦，包括：本體2201 ;攝像部分2202 ;影 像接收部分2203 ;操作開關2204和顯示部分2205。用作電 子設備的顯示部分的顯示裝置是平面型顯示裝置的一個例 子。在顯示裝置是內置型驅動電路顯示裝置的情況下，像 素部分和驅動電路的位置的度數不同。因而，藉由應用本 發明，可以在不進行CMP法和S0G法的抛光處理的情況下 使表面平面化。 圖14D是護目鏡型顯示器，包括：本體2301 ;顯示部 分2302 ;和臂部分2303。用於護目鏡型顯示器的顯示部分 -- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -46- 1305957 A7 B7 五、發明説明（d {請先閔讀背面之注意事項再填寫本頁) 的顯示裝置是曲面型顯示裝置的一個例子。圖14E是採用 記錄程式的記錄介質（以下稱爲記錄介質）的播放機，包 括本體2401 ;顯示部分2402 ;揚聲器部分2403 ;記錄介質 2404和操作開關2405。這個裝置採用DVD (數位多功能碟 片）、CD等用於記錄介質，並可以進行音樂欣賞、電影欣 賞、遊戲和用於互連網。圖14F數位視頻照相機，包括： 本體2501 ;顯示部分2502 ;取景器2503 ;操作開關2504 ; 和影像接收部分（圖中未示出）。用作播放機的顯示部分 2402或數位視頻照相機的顯示部分2502的顯示裝置是平面 型顯示裝置的一個例子。因而，藉由採用本發明，可以在 不進行CMP法和SOG法的抛光處理的情況下使表面平面， 並且微型製造實現了尚淸晰度和周壳度顯不。 圖15A是前部型投影儀，包括投影系統2601和顯示幕 2602 ° 圖15B是後部型投影儀，包括：本體2701 ;投影系統 27 02 ;反射鏡2703 :和顯示幕2704。 經濟部智慧財產局8工消費合作社印製 圖15C是表示圖15A和15B中的投影系統2601和2702 的結構的例子。投影系統2601和2702包括：光學光源系統 2 801 ;反射鏡 2802 和 2804 - 2806 ;分光鏡 2803 ;棱鏡 2807 ;液晶顯示裝置2808 ;相位差分板2809 ;和投影光學系統 2810。投影光學系統2810包括具有凸透鏡的光學系統。雖 然本例表示了 3 -板型的例子，但是不限於這個例子，例如 也可以採用單板型。此外，操作者可在由圖15C中的箭頭 表示的光學路徑中適當地設置凸透鏡、具有偏振光功能的 本紙張尺度適用中國國家標準（匚\5)厶4洗格（21〇'/297公麓） -47- 1305957 A7 B7 五、發明説明（u 膠片、調節相位差的膠片或IR膠片等。 圖15D是表示圖15C中的光學光源系統2801的結構的 例子。在本例中，光學光源系統2801包括：反射體2811 ; 光源2812 ;透鏡陣列2813和2814 ;極化器轉換元件2815 :和對準器2816。注意圖15D中所示的光學光源系統只是 —個例子，其結構不限於該例。例如，操作者可以適當設 置光學透鏡、具有偏振光功能的膠片、調節相位差的膠片 或IR膠片等。 這些圖15A-15D中所示的投影儀是採用透射型電光裝 置的情況，並未示出反射型液晶顯示裝置的可適用例子。 圖16A是行動電話，包括：顯示板3001 ;操作板3002 。顯示板3001和操作板3002在連接部分3003互相連接。 由顯示板3001的顯示部分3005所在的表面和操作板3002 的操作鍵3006所在的表面形成的角度θ在連接部分3003可 任意改變。此外，該行動電話包括：聲音輸出部分3005 ; 操作鍵3006 ;電源開關3007 ;聲音輸入部分3008。本發明 可適用於形成在用於行動電話的顯示部分的塑膠基底上的 半導體裝置。藉由採用本發明，可以在不進行如CMP法和 SOG膜澱積的抛光處理平面化製程的情況下實現平面化。 圖16B是可攜式筆記本（電子筆記本），包括：本體 3101 ;顯示部分3102和3103 ;記錄介質3104 ;操作開關 3 10 5和天線3 1 0 6等。 圖16C是顯不器，包括：本體3201 ;支撐部分3202; 和顯示部分3203等。本發明的平面化可適用於採用大玻璃 '本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐) -- (请先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局g(工消費合作社印製 -48- 1305957 Α7 Β7 五、發明説明（4$ 基底形成的電子設備，其中玻璃基底很容易彎曲並且是波 形顯示器。 如上所述，本發明的可適用範圍很大，並且本發明可 以適用於各種領域的電子設備。注意可以藉由採用由組合 實施方式和實施例1- 5的結構而形成的任何顯示裝置來實 現本發明的電子裝置。 (實施例7 ) 在實施例7中，將參照圖17A和17B介紹採用本發明 的多層佈線的例子。然而，採用圖17A和17B中的實施例 2和5的TFT的製造製程介紹本例，但不限於此，本例和實 施例1- 4的也可適用。由於圖17A和17B中的TFT的製造 製程可以接在實施例2之後，因此省略其描述。 在實施例7中，儘管摻雜在源極區和汲極區中的雜質 的每個濃度相等，但是如果需要的話可以藉由採用LDD結 構或GOLD結構改變濃度，並且閘極數量不限於一個，可 以是兩個或多個。佈線的層數不限於圖1 7 A和17 B中的例 子，佈線的層數可以多於或少於圖17A和17B中的例子。 圖1 7A中形成的TFT包括具有孔的下介電膜70 1、在 提供在下介電膜701中的孔部分中形成的半導體膜702、覆 蓋在下介電膜701和半導體膜702上的閘絕緣膜703、具有 提供在閘絕緣膜703上的孔部分的第一介電膜704、和形成 在提供在第一介電膜704中的孔部分中的閘極705。半導體 膜702包括通道形成區706和η型雜質區707和708。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ^*-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -49- 1305957 A7 B7 五、發明説明（扁 (請先閲讀背面之注意事項再填寫本頁) 下介電膜701形成在基底700上。形成塗敷在η通道 型TFT的閘極7〇5和第一介電膜704上的第一層間介電膜 709。孔部分提供在第一層間介電膜709中，在孔部分的底 部，形成藉由接觸孔的佈線，以便接觸孔分別與雜質區707 和7 08接觸。佈線71 1是利用實施例4中所示的方法形成 的。第一層間介電膜709被第二層間介電膜710塗敷，並 且在第二層間介電膜710中提供用於儲存佈線的孔部分。 佈線711藉由提供在第二層間介電膜710中的接觸孔電連 接到其他TFT和第二層間介電膜710的表面。第二層間介 電膜710用具有孔部分的第三層間介電膜713塗敷。還在 第三層間介電膜713中提供孔部分，並且在孔部分中儲存 佈線。在上層中的佈線是以相同方式內置的。 經濟部智慈財產局員工消費合作社印製 圖17B表示佈線714和715附近的放大圖。佈線714 和715分別對應佈線717和719。採用濕蝕刻的內部蝕刻盡 可能精細地例如亞微米形成介電膜720，在形成在介電膜 7 1 6的孔部分內部和外部的佈線當中，該介電膜720提供在 突向孔部分的上部的佈線下面。結果，突向介電膜7 1 6的 孔的上部的佈線的寬度是微型製造介電膜720的寬度和佈 線的膜厚的兩倍的和，具體爲約1 - 1.5 //m。在這種狀態下 ，當去掉對應圖12B中的906的階梯以形成接觸孔時，接 觸孔的底表面可以形成爲使下佈線的頭部突出地暴露出來 的形狀。佈線下面的介電膜可以形成爲保留在孔部分中的 島形，或者可以形成互相相鄰的兩個孔部分。 此時，接觸孔的有效直徑721小於初始接觸孔的直徑 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -50-

Claims (1)

1305957 A8 B8 C8 D8 六、申請專利範園 第91 1 32226號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國97年6月1〇日修正 1. 一種半導體裝置，包含： 絕緣表面， 在該絕緣表面上具有孔部分的第一介電膜， 形成在孔部分中的半導體層，和 在該第一介電膜以及該半導體層上覆蓋之第二介電 膜， 其中該第二介電膜延伸至該孔部分以與該第一介電膜 以及該半導體層接觸，及 其中該孔部分的深度等於該半導體層的厚度。 2. —種半導體裝置，包含： 絕緣表面， 在該絕緣表面上具有孔部分的第一介電膜， 從第一介電膜之孔部分的底表面到第一介電膜的孔部 分之外部的表面連續形成的佈線，和 經濟部智慧財產局員工消費合作社印製 覆蓋在第一介電層和佈線上的第二介電層， 其中在第二介電層中，在表面上形成佈線的位置上形 成到達佈線的接觸孔， 其中該孔部分之深度係較該第一介電膜之厚度爲短， 及 其中該孔部分的深度等於該佈線的厚度。 3. —種半導體裝置，包含： 本紙張尺度適用中國國家標準（〇«)八4規格（210/297公釐）-1- 1305957 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 絕緣表面， 在該絕緣表面上具有第一孔部分的第一介電膜， 從第一介電膜之第一孔部分的底表面到第一介電膜的 孔部分之外部的表面連續形成的佈線，和 覆蓋在第一介電層和佈線上並具有第二孔部分的第二 介電膜， 其中在表面上形成佈線的位置的上部形成至少一部分 第二孔部分，並且在對應第二孔部分的底表面的位置形成 到達佈線的接觸孔，及 其中該第一孔部分的深度等於該佈線的厚度。 4. 一種半導體裝置，包含： 絕緣表面， 在該絕緣表面上具有第一孔部分和與第一孔部分相鄰 的第二孔部分的第一介電膜， 從第一介電膜之第一孔部分的底表面經過第一孔部分 和第二孔部分之間的第一介電膜的表面並到第一介電膜之 第二孔部分的底表面連續形成的佈線，以及 一第二介電膜，在該第一介電膜以及該佈線之上， 其中該第二介電膜延伸至該第一孔部分以及該第二孔 部分，以與該第一介電膜以及該佈線接觸，及 其中該第一孔部分的深度和該第二孔部分的深度等於 該佈線的厚度。 5. —種半導體裝置，包含： 絕緣表面， 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）-2 - --------— (請先閲部背面之注意事項再填寫本頁) l·訂 dp-· 1305957 A8 B8 C8 D8 六、申請專利範圍 在該絕緣表面上具有第一孔部分和與第一孔部分相鄰 的第二孔部分的第一介電膜， 從第一介電膜之第一孔部分的底表面經過第一孔部分 和第二孔部分之間的第一介電膜的表面並到第一介電膜之 第二孔部分的底表面連續形成的佈線，和 覆蓋在第一介電層和佈線上的第二介電膜， 其中在第二介電層中，在第一孔部分和第二孔部分之 間的第一介電膜的表面上形成佈線的位置，形成到達佈線 的接觸孔，及 其中該第一孔部分的深度和該第二孔部分的深度等於 該佈線的厚度。 6. —種半導體裝置，包含： 絕緣表面， 在該絕緣表面上具有第一孔部分和與第一孔部分相鄰 的第二孔部分的第一介電膜， 從第一介電膜之第一孔部分的底表面經過第一孔部分 和第二孔部分之間的第一介電膜的表面並到第一介電膜之 第二孔部分的底表面連續形成的佈線， 覆蓋在第一介電層和佈線上並具有第三孔部分的第二 介電膜， 其中在第一孔部分和第二孔部分之間的第二介電膜的 表面上形成佈線的位置的上部，形成至少一部分第三孔部 分’並且在對應第二孔部分的底表面的位置形成到達佈線 的接觸孔，及 本紙張尺度逋用中國國家梯牟（CNS > A4規格（210X297公釐）_ 3 - — (請先閲讀背面之注意事項再填寫本頁) l·訂 經濟部智慧財產局員工消費合作社印製 S 1305957 Λ8 B8 C8 D8 六、申請專利範圍 其中該第一孔部分的深度和該第二孔部分的深度等於 該佈線的厚度。 (请先聞脅背面之注意事項再填寫本頁) 7. —種半導體裝置，包含： 絕緣表面， 在該絕緣表面上具有孔部分和在該孔部分內部具有島 形的一部分的第一介電膜， 在孔部分內部和在具有島形的該部分上連續形成的佈 線，以及 一第二介電膜，在該第一介電膜以及該佈線之上， 其中該第二介電膜延伸至該孔部分，以與該第一介電 膜以及該佈線接觸，及 其中該孔部分的深度等於該佈線的厚度。 8. —種半導體裝置，包含： 絕緣表面， 在該絕緣表面上具有孔部分和在該孔部分內部具有島 形的一部分的第一介電膜， 經濟部智慧財產局員工消費合作社印製 在孔部分內部和在具有該島形之該部分的上部連續形 成的佈線，和 覆蓋在第一介電膜和佈線上的第二介電膜， 其中在第二介電膜中’在形成具有該島形之該部分的 第一介電膜的位置形成到達佈線的接觸孔，及 其中該孔部分的涂度等於該佈線的厚度。 9. 一種半導體裝置，包含： 絕緣表面， 本纸張尺度適用中國國家標準（〇阳）八4規格（210父297公釐）_4 1305957 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範園 在該絕緣表面上具有第一孔部分和在該孔部分內部具 有島形的一部分的第一介電膜’ 在第一孔部分內部和具有該島形之該部分的上部連續 形成的佈線， 覆蓋在第一介電膜和佈線上並具有第二孔部分的第二 介電膜， 其中在第一孔部分和第二孔部分之間的第一介電膜的 表面上形成佈線的位置的上部，形成至少一部分第二孔部 分，並且在對應第二孔部分的底表面的位置形成到達佈線 的接觸孔，及 其中該第一孔部分的深度等於該佈線的厚度。 10.—種半導體裝置，包含： 一半導體膜，在一絕緣表面上，該半導體膜係包括一 第一雜質區以及一第二雜質區； 一閘極絕緣膜，相鄰於該半導體膜； 一閘極電極，相鄰於該閘極絕緣膜； 一第一絕緣膜，在該半導體膜之上； 一第二絕緣膜，在該第一絕緣膜之上，該第二絕緣膜 具有一第一孔部分以及一第二孔部分，其中係將一第一凸 塊設置在該第一孔部分之內側； 一第一佈線，形成在該第一孔部分之內，並覆蓋該第 一凸塊，其中該第一佈線係電連接至該第一雜質區；以及 一第二佈線，形成在該第二孔部分之內 佈線係電連接至該第二雜質區，及 該 請 先 閲 面 之 注 I 餐 0 訂 % 本紙張尺度逍用中國國家標準（CNS ) A4規格（210><297公釐）-5_ A8 B8 C8 D8 1305957 六、申請專利範圍 其中該第一孔部分的深度等於該第一佈線的厚度。 11.如申請專利範圍第10項的半導體裝置’進一步包含： 一第三絕緣膜，在該第一佈線以及該第二佈線之上， 該第三絕緣膜具有一第三孔部分以及一第四孔部分； 一第三佈線，形成在該第三孔部分之內；以及 一第四佈線，形成在該第四孔部分之內； 其中該第三佈線係經由一接觸孔而電連接至該第一佈 線。 12.如申請專利範圍第11項的半導體裝置，進一步包 含： 一第四絕緣膜，形成在該第三佈線以及該第四佈線之 上，其中該第四絕緣膜具有一第五孔部分和在該第五孔部 分之內側的一第二凸塊，以及一第六孔部分和在該第六孔 部分之內側的一第三凸塊； 一第五佈線，形成在該第五孔部分之內並覆蓋該第二 凸塊；以及 一第六佈線，形成在該第六孔部分之內並覆蓋該第三 凸塊，其中該第六佈線係經由一接觸孔而電連接至該第四 佈線。 1 3 ·如申請專利範圍第1 2項的半導體裝置，進一步包 含： 一第五絕緣膜，形成在該第五佈線以及該第六佈線之 上，該第五絕緣膜具有一第七孔部分以及一第八孔部分； 一第七佈線，形成在該第七孔部分之內；以及 本紙張尺度逍用中國國家操準（CNS ) A4規格（210X297公釐）_ 6 - """""" ---------- (請先閲讀背面之注意事項再填寫本頁) *1T 經濟部智慧財產局員工消費合作社印製 s 1305957 A8 B8 C8 D8 六、申請專利範圍 —第八佈線，形成在該第八孔部分之內， 其中該第七佈線係經由一接觸孔而電連接至該第五佈 線，且 #中該第八佈線係經由一接觸孔而電連接至該第六佈 線。 14· 一種半導體裝置，包含： 一第一介電膜，具有一孔部分， —半導體層，形成在該孔部分之內，以及 —第二介電膜，覆蓋在該第一介電膜以及該半導體層 之上’其中該第二介電膜延伸至該孔部分以與該第一介電 膜以及該半導體層接觸， 其中該半導體層經形成使得該半導體層之上表面係與 該第一介電膜之上表面成水平，及 其中該孔部分的深度等於該半導體層的厚度。 15·如申請專利範圍第10項之半導體裝置，其中該第一 凸塊係自該第一絕緣膜而延伸。 16_ —種半導體裝置，包含： 一第一介電膜，具有一孔部分以及一在該孔部分中之 凸塊； 一第一佈線，形成在該孔部分，並覆蓋該凸塊； 一第二介電膜，形成在該第一介電膜與該第一佈線之 上’該第二介電膜具有一接觸孔； 一第二佈線，形成在該第二介電膜之上，其中該第二 佈線係經由一接觸孔而電連接至該第一佈線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 7 - 請 先 閲 之 注 項 再 f 本 頁 經濟部智慧財產局員工消費合作社印製 8 8 8 8 ABCD 1305957 六、申請專利範圍 其中該孔部分的深度等於該第一佈線的厚度。 17. 如申請專利範圍第16項之半導體裝置，其中該第二 佈線係與該第一佈線之上表面直接接觸，該上表面係設置 在該凸塊之上。 18. —種半導體裝置，包含： 一第一介電膜，具有一第一孔部分以及一在該第一孔 部分內之凸塊； 一第一佈線，形成在該第一孔部分內並覆蓋該凸塊； 一第二介電膜，形成在該第一介電膜以及該第一佈線 之上，該第二介電膜具有一第二孔部分以及一在該第二孔 部分內之接觸孔； 一第二佈線，形成在該第二孔部分，其中該第二佈線 經由該接觸孔而電連接於該第一佈線， 其中該第一孔部分的深度等於該第一佈線的厚度。 19. 如申請專利範圍第18項之半導體裝置，其中該第二 佈線係與該第一佈線之上表面直接接觸，該上表面係位於 該凸塊之上。 ----------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 S 本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐）-8 -
TW091132226A 2001-10-30 2002-10-29 Semiconductor device TWI305957B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332052 2001-10-30

Publications (2)

Publication Number Publication Date
TW200300296A TW200300296A (en) 2003-05-16
TWI305957B true TWI305957B (en) 2009-02-01

Family

ID=19147531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091132226A TWI305957B (en) 2001-10-30 2002-10-29 Semiconductor device

Country Status (5)

Country Link
US (1) US7474002B2 (zh)
JP (1) JP4719260B2 (zh)
KR (2) KR100965131B1 (zh)
CN (1) CN100490141C (zh)
TW (1) TWI305957B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7227257B2 (en) * 2002-12-09 2007-06-05 Intel Corporation Cooling micro-channels
US20040227197A1 (en) * 2003-02-28 2004-11-18 Shinji Maekawa Composition of carbon nitride, thin film transistor with the composition of carbon nitride, display device with the thin film transistor, and manufacturing method thereof
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US7968461B2 (en) * 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
WO2005057530A1 (ja) * 2003-11-28 2005-06-23 Zeon Corporation 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
TWI228782B (en) * 2004-01-19 2005-03-01 Toppoly Optoelectronics Corp Method of fabricating display panel
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US8101990B2 (en) * 2005-05-31 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4677311B2 (ja) * 2005-09-14 2011-04-27 富士フイルム株式会社 Ｍｏｓ型固体撮像装置及びその製造方法
TWI404227B (zh) * 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
KR100782458B1 (ko) * 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US7816211B2 (en) * 2007-01-26 2010-10-19 Freescale Semiconductor, Inc. Method of making a semiconductor device having high voltage transistors, non-volatile memory transistors, and logic transistors
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
KR101516415B1 (ko) * 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
JP2010191408A (ja) * 2009-01-23 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
KR20120048590A (ko) * 2009-07-31 2012-05-15 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 장치, 반도체 장치의 제조 방법, 및 표시 장치
KR101106173B1 (ko) * 2010-06-16 2012-01-20 한국기계연구원 유기태양전지용 다층박막봉지 및 이의 제조방법
JPWO2012104902A1 (ja) 2011-01-31 2014-07-03 国立大学法人東北大学 半導体装置及びその製造方法
US9246026B2 (en) * 2011-11-22 2016-01-26 Kaneka Corporation Solar cell and method of manufacture thereof, and solar cell module
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
CN103165471A (zh) * 2013-02-19 2013-06-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示装置
TWI518916B (zh) * 2013-03-25 2016-01-21 友達光電股份有限公司 畫素結構的製造方法及其結構
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
CN105565258B (zh) * 2014-10-17 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6922175B2 (ja) * 2016-09-01 2021-08-18 富士電機株式会社 電力変換装置
JP2018182223A (ja) * 2017-04-20 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
KR20200115852A (ko) 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
CN111162128A (zh) * 2019-12-30 2020-05-15 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法
CN111129106A (zh) * 2020-01-20 2020-05-08 合肥京东方卓印科技有限公司 一种oled基板及其制备方法、显示面板、显示装置
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
CN112195443A (zh) * 2020-09-14 2021-01-08 武汉电信器件有限公司 一种薄膜沉积系统及镀膜方法
JP7207387B2 (ja) * 2020-11-04 2023-01-18 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389481A (en) 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
JPS58100441A (ja) * 1981-12-10 1983-06-15 Toshiba Corp 半導体装置の製造方法
JPS6018948A (ja) * 1983-07-12 1985-01-31 Nec Corp 半導体集積回路装置
US4720739A (en) * 1985-11-08 1988-01-19 Harris Corporation Dense, reduced leakage CMOS structure
JPH01140757A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体入力保護装置
JPH02159057A (ja) * 1988-12-13 1990-06-19 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH0821638B2 (ja) * 1989-12-15 1996-03-04 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JPH0490514A (ja) 1990-08-02 1992-03-24 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0645210A (ja) * 1992-07-27 1994-02-18 Nec Corp 多層配線の形成方法
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3380527B2 (ja) * 1994-03-11 2003-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JPH088435A (ja) 1994-06-16 1996-01-12 Sanyo Electric Co Ltd 薄膜トランジスタとその製造方法
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
JPH0897431A (ja) 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3831966B2 (ja) 1996-02-01 2006-10-11 ヤマハ株式会社 半導体装置とその製造方法
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
KR19980029400A (ko) * 1996-10-25 1998-07-25 김광호 반도체소자 금속배선 형성 방법
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6331722B1 (en) * 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
JPH10213813A (ja) 1997-01-29 1998-08-11 Sony Corp 液晶表示装置およびその製造方法
JP3723336B2 (ja) * 1997-11-18 2005-12-07 三洋電機株式会社 液晶表示装置
US6522013B1 (en) * 1997-12-18 2003-02-18 Advanced Micro Devices, Inc. Punch-through via with conformal barrier liner
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
EP0974160A1 (en) * 1998-02-09 2000-01-26 Koninklijke Philips Electronics N.V. Process of manufacturing a semiconductor device including a buried channel field effect transistor
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
US6016000A (en) 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
JP2000036602A (ja) * 1998-07-17 2000-02-02 Sony Corp 薄膜トランジスタ及びその製造方法と表示装置
JP2000058843A (ja) 1998-08-07 2000-02-25 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6850292B1 (en) 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP2000208770A (ja) 1999-01-08 2000-07-28 Toshiba Corp 半導体装置及びその製造方法
US6869858B2 (en) * 1999-01-25 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation planarized by wet etchback and chemical mechanical polishing
KR100310179B1 (ko) * 1999-04-01 2001-10-29 구본준, 론 위라하디락사 엑스레이 영상 감지소자 및 그 제조방법
JP2000323714A (ja) 1999-05-10 2000-11-24 Toshiba Corp 多結晶シリコン素子およびその製造方法
KR100621534B1 (ko) * 1999-08-02 2006-09-12 엘지.필립스 엘시디 주식회사 액정 표시장치
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置
JP3684939B2 (ja) 1999-09-30 2005-08-17 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置並びに投射型表示装置
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP3888011B2 (ja) 1999-11-16 2007-02-28 セイコーエプソン株式会社 電気光学装置及び電子機器
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001185731A (ja) 1999-12-24 2001-07-06 Toshiba Corp 半導体装置及びその製造方法
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
KR100630880B1 (ko) * 1999-12-31 2006-10-02 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2001196561A (ja) * 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
JP4409697B2 (ja) 2000-02-08 2010-02-03 日本電熱株式会社 蒸気式解凍加熱機
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001281680A (ja) 2000-03-29 2001-10-10 Sharp Corp 液晶表示装置とその製造方法、ならびに膜積層構造
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP3954312B2 (ja) * 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
US6759740B2 (en) * 2001-03-30 2004-07-06 Kyocera Corporation Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6806630B2 (en) * 2002-01-09 2004-10-19 Hewlett-Packard Development Company, L.P. Electron emitter device for data storage applications and method of manufacture
US6656840B2 (en) * 2002-04-29 2003-12-02 Applied Materials Inc. Method for forming silicon containing layers on a substrate

Also Published As

Publication number Publication date
KR100986046B1 (ko) 2010-10-08
KR20030035998A (ko) 2003-05-09
CN1417859A (zh) 2003-05-14
KR20090093926A (ko) 2009-09-02
US7474002B2 (en) 2009-01-06
CN100490141C (zh) 2009-05-20
TW200300296A (en) 2003-05-16
JP2009021621A (ja) 2009-01-29
JP4719260B2 (ja) 2011-07-06
KR100965131B1 (ko) 2010-06-23
US20030080436A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
TWI305957B (en) Semiconductor device
TWI286338B (en) Semiconductor device and manufacturing method thereof
US7696100B2 (en) Method for manufacturing semiconductor device
US7335593B2 (en) Method of fabricating semiconductor device
TWI272722B (en) Semiconductor device and manufacturing method therefor
TW473800B (en) Method of manufacturing a semiconductor device
TW487959B (en) Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
TW544938B (en) Method of manufacturing a semiconductor device
TW533463B (en) Method of manufacturing a semiconductor device
TW200811931A (en) Method for manufacturing display device
JP2008172259A (ja) 半導体装置の作製方法
US20060163583A1 (en) Semiconductor device, liquid crystal device, electronic apparatus, and method of manufacturing semiconductor device
CN1691277B (zh) 用于制造半导体器件的方法
US20080035933A1 (en) Thin film transistor array substrate, manufacturing method thereof and display device
JP2011077504A (ja) 半導体装置の作製方法
US7625783B2 (en) Semiconductor element and method for manufacturing the same
JP4433404B2 (ja) 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
US8653426B2 (en) Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
JP4583797B2 (ja) 半導体装置の作製方法
JP2003203926A (ja) 半導体装置
JP4018432B2 (ja) 半導体装置の作製方法
JP5084137B2 (ja) レーザ照射装置及びレーザ照射方法、並びに半導体装置の作製方法
JP4044360B2 (ja) 半導体装置およびその作製方法
JP5046445B2 (ja) 半導体装置の作製方法
JP4693257B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees