TW587329B - Semiconductor device and method for fabricating the same - Google Patents

Semiconductor device and method for fabricating the same Download PDF

Info

Publication number
TW587329B
TW587329B TW092106929A TW92106929A TW587329B TW 587329 B TW587329 B TW 587329B TW 092106929 A TW092106929 A TW 092106929A TW 92106929 A TW92106929 A TW 92106929A TW 587329 B TW587329 B TW 587329B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
interlayer insulating
lower electrode
forming
Prior art date
Application number
TW092106929A
Other languages
English (en)
Other versions
TW200305999A (en
Inventor
Toyoji Ito
Eiji Fujii
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200305999A publication Critical patent/TW200305999A/zh
Application granted granted Critical
Publication of TW587329B publication Critical patent/TW587329B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

587329 玫、發明說明： 技術領域 本發明係屬于有關電容元件之技術，特別係關于包括使 用強鐵電體、或者高鐵電體作為電容絕緣膜之電容元件半 導體裝置及其製造方法。 先前技術 強鐵電體或者係高鐵電體，因為由磁滯（hysteresis)特性 引起之殘留分極或者係高比介電率，在不易消失之存儲器 或者係動態隨機存儲裝置（DRAM)方面，代替用氧化矽或者 氮化碎作為電容絕緣膜之電容元件半導體裝置為可能。 以下’參照附圖說明以前之使用強鐵電體或者高鐵電體 作為電容絕緣膜之半導體裝置之製造方法。 首先，如圖19(a)顯示，通過在矽制半導體基板ι〇1上有 選擇地形成元件分離膜102,劃分出晶體管形成區域ι〇3。 其後，在各劃分之晶體管形成區域1〇3上形成MOS晶體管 104 〇 接下來，如圖19(b)顯示，堆積氧化矽之第一層間絕緣膜 105，整平其上表面。其後，在平整後之第一層間絕緣膜 105上，用噴塗法，堆積白金製成下部電極形成膜，接下 來，在下部電極形成膜之上，用旋轉（spin 〇n)法，形成包 含鳃（Sr)、鉍（Bi)及鋰（Ta)等之強鐵電體膜。結晶成強鐵電 體膜之後，再在強鐵電體膜之上表面，第二次用喷塗法， 堆積白金製成上部電磋形成膜。亭後，對上部電極形成膜， 強鐵電體膜及下部電極形成膜依次進行干蝕刻，在層間絕
O:\84\84448.DOC 緣膜105之元件分離膜1〇2之上側，在下部電極形成膜、 強鐵電體膜及上邵電極形成膜上形成下部電極1〇6、電容 絕緣膜107及上部電極1〇8之蝕刻圖案，形成由下部電極 106、電容絕緣膜107及上部電極1〇8形成之電容元件19。 接下來，如圖19(c)顯示，在半導體基板ι〇1整個表面之 上，堆積由氧化矽形成之第二層間絕緣膜11〇,在堆積成 之第一層間絕緣膜1 1 〇之上形成露出上部電極【之第一 導電性插塞110a，露出M0S晶體管1〇4之擴散區域之第 二導電性插塞110b。 接下來，如圖19(d)顯示，在第二層間絕緣膜11〇之上包 含各導電性插塞ll〇a、ll〇b之全表面上，堆積以鋁為主要 成分之金屬層，對堆積成之金屬膜進行制圖，由金屬膜形 成配線111。其後，形成其他之配線層及絕緣保護膜等。 (發明要解決之課題） 然而，孫從前半導體裝置之製造方法，係在晶體管形成 區域103相鄰之元件分離膜102之上形成電容元件1〇9。 在此基礎之上，電容元件1〇9係沿著半導體基板1〇1之 主面方向而延伸，亦呈兩維平面形狀（planar)，所以，為確 保所規定之電容量，增大電容元件1〇9在基板面上之投影 面積’其結果’縮小MOS晶體管1 〇4及配線111範圍之效 果極小。 為此，在具有使用了強鐵電體或者高鐵電體之電容絕緣 膜107之電容元件109之半導體裝置中，每一個電容元件， 尤其半導體存儲裝置中無法縮小單位元件之面積。
O:\84\84448.DOC 587329
發明内容 本發明，解決了該從前之難題，其目的為可以做到縮小 包含電容元件之半導體裝置單個電容元件之面積。 (解決課題之方法） 為達到該之目的，本發明在導電性插塞上堆積氧化屏障 膜、下部電極及電容絕緣膜之同時，使電容絕緣膜具有在 導電性插塞之貫通方向彎曲之彎曲部分之構成。
具體而言，本發明之第一半導體裝置，具有：貫通絕 緣膜之導電性插塞；在絕緣膜之上與導電性插塞電連接， 且以覆蓋導電性插塞之形式而形成之導電性氧化屏障膜； 形成在氧化屏障膜上面，併與氧化屏障膜相連之下部電 極；在下部電極之上，併沿著下部電極而形成之電容絕緣 膜；在電容絕緣膜之上，併沿此個電容絕緣膜形成之上部 電極。且，電容絕緣膜具有沿該導電性插塞之貫通方向彎 曲之彎曲部分。
如第一半導體裝置之做法，如在基板上形成之晶體管取 觸點之導電性插塞之上介於氧化屏障膜形成之下部電極， 沿著此個下部電極各自形成了電容絕緣膜及上部電極。亦 即因為由下部電極、電容絕緣膜及上部電極形成之電容元 件介於導電性插塞形成在晶體管之上方，所β由電容元件 和晶體管形成之單元單位面積變小。而且，因為電容絕緣 膜具有沿導電性插塞貫通方向彎曲之彎曲部分，所以，電 容絕緣膜之一部分成為幾乎與基板垂直之面。因此，由於 電容絕緣膜具有一部分與基板垂直之表面，電容絕緣膜向
O:\84\84448.DOC 基板面之投影面積就縮小，所以，單元面積也就進一步縮 小。還有，在下部電極和導電性插塞之間介入了氧化屏障 膜’所以，不會因為構成電容絕緣膜之氧原子而氧化導電 性插塞。 本發明之第二半導體裝置，具有··貫通形成在基板上之 第一層間絕緣膜之導電性插塞；在第一層間絕緣膜上與導 私性插塞電連接，且以覆蓋導電性插塞之形式形成之導電 性氧化屏障膜；形成在第一層間絕緣膜上，有露出氧化屏 障膜之開口部分之第二層間絕緣膜；在第二層間絕緣膜上 沿開口部分之底面及側面形成之，併與氧化屏障膜相連之 下邵電極；在下部電極上，沿下部電極形成之電容絕緣膜； 在電容絕緣膜上，沿此個電容絕緣膜形成之上部電極。且， 私谷、吧緣膜，位於開口邵分壁面上之部分和底面上之部分 相互連接，具有沿該導電性插塞之貫通方向彎曲之彎曲部 分。 如第二半導體裝置之做法，堆積了導電性插塞、氧化屏 障膜和下部電極堆積膜，與氧化屏障膜相連之下部電極， 在第二層間絕緣膜上沿著開口部分之底面及壁面形成，還 有，因為電容絕緣膜沿著下部電極而形成，所以，在位於 開口部分之壁面邵分和底面部分之連接部分上，形成了沿 導電性插塞貫通方向彎曲之彎曲部分。亦即，f容絕緣膜 之斗分幾乎與基板面垂直，所以可以獲得與第一半導體 裝置同樣之效果。 第一半導體裝置，較佳者係在開口部分底面之側面和下
O:\84\84448.DOC -8 - 邵電極之間，再設置對第二層間絕緣膜提高貼緊性之貼緊 膜。 還有’第二半導體裝置，較佳者係在開口部分之壁面和 下部電極之間，再設置對第二層間絕緣膜提高貼緊性之貼 緊膜。 此種情況下，貼緊膜較佳者係由金屬氧化物製成。 本發明之第三半導體裝置，具有：貫通形成在基板上 之絕緣膜之導電性插塞；在層間絕緣膜上與導電性插塞電 連接’且以覆蓋導電性插塞之形式形成之導電性氧化屏障 膜；形成在氧化屏障膜上面，併與氧化屏障膜相連，且以 覆蓋此氧化屏障膜之形式而形成膜厚較厚之下部電極；形 成在下邵電極之上面及側面上之電容絕緣膜；併在電容絕 緣膜上，沿此個電容絕緣膜形成之上部電極。電容絕緣膜， 於下α卩電極上面之邵分和側面之部分相連，具有沿該導 電性插塞之貫通方向彎曲之彎曲部分。 如第三半導體裝置之做法，堆積了導電性插塞、氧化屏 障膜和下邵電極之堆積膜，因為電容絕緣膜形成在膜厚較 厚之下部電極之上面及側面，所以，位於下部電極上面部 刀和側面邵分之連接部分上形成沿導電性插塞之貫通方向 彎曲之彎曲部分。亦即，電容絕緣膜之一部分幾乎與基板 面垂直，所以可以獲得與第一半導體裝置同樣之效果。 本發明之第四半導體裝置，具有：貫通形成在基板上 之、’、邑、’彖膜之導電性插塞；在層間絕緣膜上與導電性插塞電 連接且以覆蓋導電性插塞之形式形成之導電性氧化屏障
O:\84\84448.DOC 膜、’形成在氧化屏障膜上面，膜厚較厚之底膜；形成在底 膜<上面及側面，其端部與氧化屏障膜相連之下部電極； ”下卩私極上併沿著該下部電極形成之電容絕緣膜；在電 谷絕緣膜上，併沿此個電容絕緣膜形成之上部電極。電容 絕緣膜，位於下部電極上面之部分和㈣面上之部分相連， /、有心忒導電性插塞之貫通方向彎曲之彎曲部分。 噙第四半導體裝置之做法，堆積了導電性插塞、氧化屏 障膜和下邵電極之堆積膜，端部與氧化屏障膜連接之下部 電極形成在膜厚較厚之底膜之上面及側面。還有，因為電 谷&緣膜係沿著下部電極形成，所以，在位於底膜上面部 分和側面部分之連接部分上形成了沿導電性插塞之貫通方 向彎曲之彎曲部分。亦即，電容絕緣膜之-部分幾乎與基 板面垂直，所以可以獲得與第一半導體裝置同樣之效果。 第四半導體裝置，形成在底膜和下部電極之間，較佳者 係再設置提鬲下部電極與底膜貼緊性之貼緊膜。 在此種情況下，較佳者係用金屬氧化物製成貼緊膜。 本發明係關于之第五半導體裝置，具有··貫通形成在 基板上之絕緣膜之導電性插塞；在層間絕緣膜上與導電性 插塞電連接，且以覆蓋導電性插塞之形式形成之導電性氧 化屏障膜；形成在氧化屏障膜上面，與氧化屏障膜連接之 有底筒狀形之下部電極；在下部電極上，沿著其底面、内 壁面及外壁面形成之電容絕緣膜；在電容絕緣膜上，併沿 此電容絕緣膜形成之上部電極。電容絕緣膜，至少在位於 下邵電極上面之邵分和側面之部分相互連接，具有沿該導
O:\84\84448.DOC -10- 電性插塞之貫通方向彎曲之彎曲部分。 如第五半導體裝置之做法，堆積了導電性插塞、氧化屏 膜和下部私極《堆㈣，電容絕緣膜，係在連接氧化屏 障膜之有底筒狀形下部電極上沿著其底面、内壁面及外壁 面形成。因此，電容絕緣膜，至少在位於下部電極底面上 2刀和内壁面邵分〈連接部分上，形成了沿導電性插塞之 2通万向彎曲《彎曲部分。亦即，電容絕緣膜之一部分幾 "人土板面垂直’所以可獲得與第_半導體裝置同樣之效 果。而且，因為下部電極為有底筒狀之形狀，增大了下部 私極和上4私極之相對面積，所以電容明顯增大。 、树明之第六半導體裝置，具有··貫通形成在基板上 《、巴、彖膜《導電性插塞；在層間絕緣膜上與導電性插塞電 連接’且以覆蓋導電性插塞之形式形成之導電性氧化屏障 膜’形成在氧化屏障膜上之有底筒狀形之定形膜；在定形 膜上，沿其底面、内壁面及外壁面形成，其端部與氧化屏 障膜相連之下部電極；在下部電極上，沿著此個下部電極 形成之包奋絶緣膜，在電容絕緣膜上，併沿此電容絕緣膜 形成之上部電極。電容絕緣膜，至少在位於定形膜之底面 部刀和内土面为相互連接’具有沿著該導電性插塞之貫 通方向彎曲之彎曲部分。 如弟穴半導體裝置之做法，堆積了導電性插塞、氧化屏 障膜和下部電極之堆積層，端部與氧化屏障膜相連之下部 私極著在氧化屏障膜上形成之有底筒狀形之定形膜之 底面、内壁面及外壁面形成。還有，電容絕緣膜，係沿著
O:\84\84448.DOC -11- 下極形成，因此，電容絕緣膜至少在位於定形膜底面 上4刀和内壁面部分之連接部分上，形成了沿導電性插塞 之=通方向彎曲之彎曲部分。亦即，電容絕緣膜之一部分 戌乎與基板面垂直，所以可以獲得與第一半導體裝置同樣 之效果而且，因為使用了有底筒狀形定形膜，所以在增 大了電容之同時，下部電極之形狀也可獲得安定。 在此種情況下’較佳者係用金屬氧化物形成定形膜。 遂有，第一至第六半導體裝置中，電容絕緣膜較佳者係 強鐵電體或者高鐵電體。 本發明之第一半導體裝置之製造方法，包括：在半導 體區域上形成第一層間絕緣膜之第一道工序；在第一層間 、’’邑、’彖膜上形成與半導體區域相連之導電性插塞之第二道工 序’在第一層間絕緣膜上，以覆蓋導電性插塞之形式形成 足導電性氧化屏障膜之第三道工序；在第一層間絕緣膜 上，形成有露出氧化屏障膜之開口部分之第二層間絕緣膜 之第四道工序；在第二層間絕緣膜之開口部分之底面及側 土面上，形成連接氧化屏障膜形式之下部電極之第五道工 序，在下邵電極上，併沿著此下部電極形成電容絕緣膜之 第/、道工序，在電容絕緣膜上，併沿著此電容絕緣膜形成 之上邵電極之第七道工序。 如第一半導體裝置製造方法之做法，以覆蓋導電性插塞 之形式形成導電性氧化屏障膜後，在第二層間絕緣膜上形 成露出氧化屏障膜之開口部分。其後，在第二層間絕緣膜 又開口邵分之底面及側壁面上，以連接氧化屏障膜之形式
O:\84\84448.DOC -12- 形成下部電極，接下去，在下 一 > ^ . ^ , . 笔極上以沿著此下部電極
足形式形成上邵電極。由此， A _ 一 因為私谷絕緣膜之一部分， 罘一層間絕緣膜之開口部分之你 α‘ 刀又側壁邵分幾乎與基板垂直， 所以在確保電容量之同時， 、了、、偏小電容絕緣膜在基板面上 於面積。還有，因為下部 極形成在罘二層間絕緣膜 上 < 開口邵分之底面及側壁 四上，所以縮小此下部電極之 膜厚就變得容易，確實可以择 貝 嘈大下邵電極之表面積。還有， =為氧化屏障膜係分離於下部電極獨立形成，可以形成膜 :較；心乳化屏障膜，在電容絕緣膜上使用強鐵電體或者 鐵私把《^況下，膜厚在進行熱處理結晶強鐵電體等 時，不必擔心導電性插塞被氧化。 在第-半導體裝置之製造方法中，第五道工序，較佳者 係還包括如用化學機械研磨法或者干㈣法除去下部電極 中位於第二層間絕緣膜上之部分之工序。 、第半導體裝置之製造方法，較佳者係還有在第四道工 序和第五道工序《間，在第二層間絕緣膜之開口部分之底 :及側壁面上’與氧化屏障膜相連，形成提高下部電極與 第二層間絕緣膜之貼緊性之貼緊膜之工序。 還有，第一半導體裝置之製造方法，較佳者係還有在第 四和第五運工序《間，在第二層間絕緣膜之開口部分之側 壁面上，形成提高下部電極對第：層間絕緣膜之貼緊性之 貼緊膜之工序。 此種情況下，貼緊膜較佳者係用金屬氧化物製成。 本發明I第二半導體裝置之製造方法，包括··在半導
O:\84\84448.DOC -13- 587329 體區域上形成第—層間絕緣膜之第—道工序；在第一層間 絕緣膜上，形成與半導體區域相連之導電性插塞之第^ 工序；在第-層間絕緣膜上，形成有露出導電性插塞之第 一開口部分之第二層間絕緣膜之第三道工序；在第—層間 絕緣膜上’以填充之形式形成導電性氧化屏障膜之第四道 工序；在第二層間絕緣膜上，形成有露出氧化屏障膜之第 二開口部分之第三層間絕緣膜之第五道工序；在第三層間
絕緣膜中第二開口部分之底面及壁面上，以連接氧化屏障 膜之形式形成下部電極之第六道工序；在下部電極之上， 併沿著此下部電極形成電容絕緣膜之第七道工序；在電容 絕緣膜上，併沿著此電容絕、緣膜形成之上部電極之第:道 工序。 如第二半導體裝置製造方法之做法，在獲得與第一半導 體裝置同樣效果之基礎± ’因為係以在第二絕緣膜之第一 開口部分填充之形式形成氧化屏障膜，所以，即便氧化屏 障膜係由不易蝕刻之材料形成，氧化屏障膜之形成也會變 得容易。而且，因為增厚氧化屏障膜之厚度也變得容易了， 所以，確實可以提高屏障特性。 在第二半導體裝置之製造方法中，第六工序，較佳者係 包括除去下部電極中位於第三層間絕緣膜上之部分之工 序。 第一半導體裝置之製造方法’較佳者還有在第五和第六 道工序之間，第三層間絕緣膜之第二開口部分之底面及側 壁面上形成連接氧化屏障膜，提高下部電極與第三層間絕 O:\84\84448.DOC -14- 緣膜之貼緊性之貼緊膜之工序。 還有，第一半導體裝置之製造方法，較佳者還有在第五 和弟六道工序之間，第三層間絕緣膜中第二開口部分之側 壁面上形成提高對下部電極之第三層間絕緣膜貼緊性之站 緊膜之工序。 此種情況下，貼緊膜較佳者係用金屬氧化物製成。 本發明之第三4導體裝置之製造方〉去，包括：在半導 體區域上形成第一層間絕緣膜之第一道工序；在第一層間 '·、邑緣膜上形成與半導體區域相連之導電性插塞之第二道工 序:在第-層間絕緣膜上，形成有覆蓋導電性插塞之導電 =氧化屏障膜 < 第二通工序；在第—層間絕緣膜上，以從 第二層間絕緣膜露出氧化屏障膜之形式形成第二層間絕緣 膜之第四道工序；在露出之氧化屏_上，形成膜厚較厚 之下部電極之第五道工序；在下部電極之上面及側面上形 成電容絕緣膜之第六道工序；在電容絕緣膜上，併沿此個 電容絕緣膜形成上部電極之第七道工序。 如第三半導體裝置製造方法之做法，在露出之氧化屏障 膜上，形成膜厚較厚之下部電極。其後，因為在下部電極 、面及側面上形成電容絕緣膜，所以，電容絕緣膜之一 部分，下部電極側壁上之部分幾乎與基板垂直，所以在確 保電，量之同時，亦可以縮小電容元件向基板之投影面 積达有，因為在氧化屏障膜形成後才形成膜厚較厚之下 部電極，與氧化屏障膜和下部電極同時形成之情況相比， 加工變得容易。還有’因為係以從第二絕緣膜露出氧化屏
O:\84\84448.DOC -15- 587329 障膜之形式形成第二層間絕緣膜，所以，在下部電極之周 圍存在第二層間絕緣膜。其結果，即便為需要大於氧化屏 障膜之面積’可以在第二層間絕緣膜上形成突出於第二層 間絕緣膜之下部電極，所以合對氧化屏障膜與下部電極之 位置就變得容易了。 本發明之第四半導體裝置之製造方法，包括··在半導 體區域上形成第-層間絕緣膜之第一道工序；在第一層間 絕緣膜上形成與半導體區域相連之導電性插塞之第二^工 序，在第一層間絕緣膜上，形成有覆蓋導電性插塞之導電 _ 性乳化屏障膜之第三道工序；在第一層間絕緣膜上，以從 第二層間絕緣膜露出氧化屏障膜之形式形成第二層間絕緣 膜之第四道工序；在露出之氧化屏障膜上，形成膜厚較厚 之底膜之第五工序；在底膜之上面及側面上，以端部連接 氧化屏障膜之形式形成下部電極之第六道工序；在下部電 極上，併沿著此下部電極形成電容絕緣膜之第七道工序； 在電容絕緣膜上，併沿著此電容絕緣膜形成之上部電極之 第八道工序。 φ p 如第四半導體裝置製造方法之做法，在獲得與第三半導 體裝置同樣效果之基礎上，取代加厚下部電極自身膜厚之 做法，采取了使用厚膜之下部電極底膜之做法，下部電極 就可以選用更容易加工之材料，提高了成品率。 第四半導體裝置之製造方法，較佳者係還有在第五和第 六迢工序之間，在底膜之表面上，形成提高下部電極與底 膜之貼緊性之貼緊膜之工序。 '· -16- 本發明之第五半導體裝置之製造方法，包括：在半導 體區域上形成第一層間絕緣膜之第一道工序；在第一層間 絕緣膜上形成與半導體區域相連之導電性插塞之第二道工 序’在第一層間絕緣膜上，形成有覆蓋導電性插塞之導電 性氧化屏障膜之第三道工序；在第一層間絕緣膜上，形成 包括氧化屏障膜全面之第二層間絕緣膜後，在形成之第二 層間絕緣膜上露出氧化屏障膜之開口部分之第四道工序； 在第二層間絕緣膜上，通過在開口部分之底面及壁面上堆 積導電性膜，形成在此氧化屏障膜上併與其連接之導電性 膜形成之有底筒狀形之下部電極之第五道工序；在除去第 二層間絕緣膜露出下部電極後，沿著露出之下部電極之内 壁面及外壁面形成電容絕緣膜之第六道工序；在電容絕緣 膜上’併沿著此電容絕緣膜形成之上部電極之第七道工序。 如第五半導體裝置製造方法之做法，在氧化屏障膜上形 成與此氧化屏障膜連接，且由導電性膜形成之有底筒狀形 下部電極後，形成了沿著露出之下部電極之内壁面及外壁 面之電容絕緣膜，所以，電容絕緣膜之一部分，即下部電 極之内壁面及外壁面上之部分幾乎和基板面垂直，如此， 在明顯增大電容量之基礎上，也可縮小電容元件在基板面 上之投影面積。 本發明之第六半導體裝置之製造方法，包括：在半導 體區域上形成第一層間絕緣膜之第一道工序；在第一層間 絕緣膜上形成與半導體區域相連之導電性插塞之第二道工 序；在第一層間絕緣膜上，形成有覆蓋導電性插塞之導電
0:\84\84448.D0C -17- 587329 性氧化屏障膜之第三道工序；在第一層間絕緣膜上，形成.， 包括氧化屏障膜全表面之第H絕緣膜後，在形成之帛 · 一層間絕緣膜上露出氧化屏障膜之開口部分之第四道工 序；在第二層間絕緣膜之開口部分之底面及壁面上，形成-有底筒狀形之定形膜之第五道工序；除去第二層間絕緣膜-露出定形膜之外壁面後，沿著露出之定形膜之内壁面和外 壁面形成之同時’也使其端部與氧化屏障膜連接之下㈣ ^ 極之第六道工序；在下部電極上，沿著露出之下部電極# . 成電容絕緣膜之第七道工序；在電容絕緣膜上，併沿著此鲁 電容絕緣膜形成之上部電極之第八道工序。 如弟7T半導體裝置製造方法之做法，在能獲得與第五半 導體裝置製造方法相同之效果之基礎上，代替有底筒狀形 下部電極’採用了其他材料形成之定形膜，所以，可以防 止有底筒狀形體形狀之變化。 在第六半導體裝置製造方法中，定形膜較佳者係用金屬 氧化物製成。 在第一至第六之半導體裝置製造方法中，電容絕緣膜較鲁.. 佳者係用強鐵電體或者高鐵電體形成。 ，· 實施方式 (第一實施方式） 接下來，參照圖面說明本發明之第-實施方式。 _ 、圖1 U π本發明 < 第—實施方式關于半導體裝置之冑· 成斷面。 ~ 如圖i顯示’邦i)制半導體基板10中通過淺溝分離.
O:\84\84448.DOC • 18 - 587329 (STI : Shallow Trench 13〇1价）膜丨丨劃分之元件形成區域 之上，形成了 MOS晶體管30。且，儘管在此僅僅顯示了 一個元件之形成區域，但在半導體基板1〇上包含了複數個 元件形成區域。在以下之各個實施方式中亦同樣。 在包含有MOS晶體管30之半導體基板1〇上，形成有膜 厚約500nm，由氧化矽（Si02)形成之第一層間絕緣膜12。 第一層間絕緣膜12 4上，形成了由厚度約為1〇nm之鈦 (Ti)和厚度約為20nm之氮化鈦（TiN)堆積而成之屏障 (barrier)層（圖中未示）之下部用鎢（w)形成導電性插塞13， 併使其和MOS晶體管30之源擴散區域3〇a相連。 在導電性插塞13上，形成了與此個導電性插塞13電連 接’且覆盍著導電性插塞13之導電性氧化屏障膜丨4。氧 化屏障膜14，係由從下按順序堆積了各個厚度約為5〇nm 之氮鋁化鈦（TiAIN)層、銥（lr)層和氧化銥（Ir〇2)層所構成。 在第一層間絕緣膜12上，形成了由膜厚約為5〇nm之氧 化碎形成’露出在氧化屏障膜14中，且具有開口部分i5a 之第二層間絕緣膜1 5。 露出在開口部分15a之側壁及底部之氧化屏障膜14之 上，形成了由厚度約為50nm之白金（Pt)形成之下部電極 16 〇 下部電極16上，沿著下部電極16形成由在5〇nm中包 含有魏（Sr)、鉍（Bi)、姮（Ta)及鈮（Nb)之鉍層狀鈣鈦礦 (perovskite)型氧化物之強鐵電體形成之電容絕緣膜ι7。在 電容絕緣膜17之上，沿著電容絕緣膜π形成厚度約為
O:\84\84448.DOC -19- 587329 50nm白金（Pt)形成之上部電極18。 ^ 如此，第一貫施方式之電容元件19，由下部電極16、電 容絕緣膜17及上部電極18組成，設置在M〇s晶體管 之源擴散區域30a上之導電性插塞13之更上層。由此，可 ‘ 以縮小由電容元件和晶體管組成之單元。 - 在此基礎上’因為電容絕緣膜17係沿著設置在第二層間 絕緣膜15上露出氧化屏障膜I*之開口部分15a之底面和 側壁形成，所以在電容絕緣膜17上形成沿導電性插塞13 心貫通方向彎曲之彎曲部分17a。由此彎曲部分17a，電容 _ 絕緣膜17之一部分具有與基板面垂直之面，在確保所定電 谷之同時，縮小了向電容絕緣膜丨7之基板之投影面積，亦 即可以進一步縮小單元之單位面積。 且’第一層間絕緣膜12和第二層間絕緣膜Μ，取代氧 化矽，使用添加比其介電率小之氟（F)之氧化矽（FSG)等， 具有絕緣性之材料即可。 還有，導電性插塞13併不僅限於鎢，多晶矽等有導電性 之材料即可。 | 還有，下部電極16及上部電極18 ,不限於白金，只要 在高溫之氧環境下可以維持導電性之材料即可。 還有，電容絕緣膜17，較佳者係由強鐵電體形成之金屬 氧化物或者高鐵電體形成之金屬氧化物。 (第一實施方式之第一製造方法） 下面，參照圖面說明如上所述構成之半導體裝置之第— - 製造方法。 ' O:\84\84448.DOC -20- 587329 圖2(a)〜圖2(d)係顯示第一實施方式之半導體裝置之第 v 一製造方法工序構成斷面。 首先’如圖2(a)顯示，在半導體基板1〇之主面上，有選 擇之形成STI膜11，在主面上劃分出複數個元件形成區 ‘ 域。其後’在各元件形成區域上形成MOS晶體管30 ,然 後在包括所形成之MOS晶體管30在内之半導體基板1〇 上面上，用化學氣相堆積（CVD)法堆積膜厚約為1〇〇〇nm， 由氧化矽形成之第一層間絕緣膜12。接下來，用化學機械 · 研磨（CMP)平整堆積成之第一層間絕緣膜12之上表面，併籲 使其厚度成為500nm。接下來，再使用平板印刷術 (lithography)及干姓刻法（dry etching)，在第一層間絕緣膜 12之M0S晶體管3 0之源擴散區域3 0a上側，有選擇地開 馨接觸芝穴開口（contact hole)。再下面，用噴塗法（spuUer) 或者化學氣相堆積法，在包含接觸空穴開口之第一層間絕 緣膜12上形成由堆積厚度各為1 〇nm之鈥和2〇 nm之氮化 鈦而成之屏障膜（圖中未示）。接下來，用化學氣相堆積法， 在填充屏障膜上之接觸空穴開口之同時堆積厚度為5〇〇nm 之白金膜。其後，用化學機械研磨法，通過除去第一層間 · 絕緣膜12上部之屏障膜及金屬膜，在接觸空穴開口内形成 由屏障膜和金屬膜形成之導電性插塞13。 接下來，如圖2(b)顯示，用噴塗法，在含有導電性插塞 · 13之第一層間絕緣膜12上，依次堆積厚度均為5〇nm之氮 . 鋁化鈥（ΤιΑΙΝ)層、鍊（Ir)層和氧化餘（ir〇2)層，形成氧化屏 障形成膜。接下來，對於氧化屏障形成膜，通過平板印刷 · O:\84\84448.DOC -21 - 587329 ㈣干㈣法，在含有導電性插塞13之區域内形成圖案， 由氧化屏障形成膜形成氧化屏障膜14。 接下來，如圖2(c)顯示，用化學氣相堆積法，在第一層 間絕緣膜12上包含氧化屏障膜14之全表面堆積膜厚約為— 1〇〇〇nm之由氧化矽形成之第二層間絕緣膜15。其後，用 化學機械研磨法，平整堆積之第二層間絕緣膜15之上表面 使其厚度成為50〇nm。接下去，使用平板印刷術及干蝕刻 法，在第二層間絕緣膜15形成露出氧化屏障膜14之開口 邵分15a，其後，用噴塗法或者化學氣相堆積法，在包含籲 開口部分15a之第二層間絕緣膜15上，堆積膜厚約為5〇nm t白金之下部電極形成膜。接下去，用平板印刷術及干蝕 刻法’使堆積成之下部電極形成膜，至少在開口部分15a 之底部及侧壁可以以保留之形式形成圖案，由下部電極形 成膜形成下部電極16。 接下來，如圖2(d)顯示，用化學氣相堆積法，在包含下 部電極16之第二層間絕緣膜15上，堆積厚度為50nm之 包含總、叙、、姮和鈮之由強鐵電體形成之電容絕緣膜形成 · 膜。接下去’用噴塗法或化學氣相堆積法，在電容絕緣膜 形成膜之上，堆積厚度為5Onm之白金上部電極形成膜。 其後’用平板印刷術及干蚀刻法，對電容絕緣膜形成膜及 上邵電極形成膜，進行如包含下部電極16 —樣之形成圖 案’由電容絕緣膜形成膜形成電容絕緣膜17，由上部電極 β 形成膜形成上部電極18。接下來，在700°C之溫度條件下 _ 保持10分鐘然後退火，以使構成電容絕緣膜17之強鐵電
O:\84\84448.DOC -22- 587329 體之結晶。 其後，儘管圖中未示，在半導 亍爷把基板10上形成所定之配 線等後，形成保護絕緣膜。 正因如此’由第一實施方式 一土、 、 Λ又罘 製坆万法，因為要在 下邵電極16和導電性插雲] 子私f生插塞13炙間介入氧化屏障膜14，所 以通過結晶電容絕緣膜17 ΒΦ 腰7時< 熱處理，不會因為構成電容 絕緣膜17之氧原子氧化導電性插塞13。 在此基礎（上，因為氧化屏障膜14和下部電極Μ係由 各自不同之工序形成，所以，通過相對做成厚一些之氧化 屏障膜14之膜厚，結高此氧化屏障膜14之屏障特性之 同時，相反通過相對作薄一些下部電極16之膜厚，在電容 絕緣膜17上可以形成基本與基板面垂直之部分，所以可以 確實增大電容絕緣膜17之表面積。 因此，相對增厚下部電極16之膜厚，可以避免一般所說 之白金等回熔點金屬不容易蝕刻此一現象。還可以防止由 设置電容絕緣膜17之彎曲部分17a而謀求立體化之第二層 間絕緣膜1 5之開口邵分丨5a之開口直徑變小，而引起電容 絕緣膜17之實際有效面積減少之現象。 (第一實施方式之第二製造方法） 下面’參照圖面說明第一實施方式之半導體裝置之第二 製造方法。 圖3 (a)〜圖3(d)係顯示第一實施方式之半導體裝置之第 一製造方法工序構成斷面。在圖3中，與圖2顯示相同之 構成部分標有相同之符號。 O:\84\84448.DOC -23- 587329 首先，如圖3(a)顯示，與第一製造方法相同，在包含m〇s 晶體管30在内之半導體基板1〇上表面，堆積膜料為 lOOOnm，由氧化矽形成之第一層間絕緣膜12。接下來，用 化學機械研磨法平整堆積成之第一層間絕緣膜Η之上表 面使其厚度成為50〇nm。接下來，在第一層間絕緣膜12 之MOS晶體管30之源擴散區域3〇a上側，有選擇地開馨 接觸空穴開口。再下面，在接觸空穴開口内形成由屏障膜 和白金形成之導電性插塞13。其後，用化學氣相堆積法， 堆積膜厚約為15Gnm由氧化㈣成之第二層間絕緣膜 2〇,再用平板印刷術及干蝕刻法，在堆積之第二層間絕緣 膜20上形成露出導電性插塞13之第一開口部分。 接下來，如圖3(b)顯示，用噴塗法，在含有第—開口部 刀20a之第一層間絕緣膜12之整面上，依次堆積厚度均為 5〇nm之氮鋁化鈦層、銥層和氧化銥層，形成氧化屏障形成 膜。接下來，用化學機械研磨法，通過除去氧化屏障形成 膜中第二層間絕緣冑2G上面之部分，在第二層間絕緣膜 20之第一開口部分2〇a中形成氧化屏障膜14。 接下來，如圖3(c)顯示，用化學氣相堆積法，在第二層 間絕緣膜20上包含氧化屏障膜14之全表面上堆積膜厚約 為500nm之由氧化矽形成之第三層間絕緣膜21。接下去， 使用平板印刷術及干蝕刻法，在第三層間絕緣膜21上形成 露出氧化屏障膜14之第二開口部分21a，其後，用噴塗法 或者化學氣相堆積法，在包含第二開口部分2丨a之第三層 間絕緣膜21之上，堆積膜厚約為5〇nm之白金下部電極形
O:\84\84448.DOC -24- 587329 成膜。接下去，用平板印刷術及干蝕刻法，對堆積成之下 · 部電極形成膜，使其至少在第二開口部分2ia之底部及側 壁可以保留之形式圖案，由下部電極形成膜形成下部電極 · 16 〇 丨 接下來’如圖3(d)顯示，用化學氣相堆積法，在包含下 - 部電極16之第三層間絕緣膜21上，堆積厚度為5〇nm之 包含鳃、鉍、鈕和鈮之由強鐵電體形成之電容絕緣膜17。 接下去，用噴塗法或者化學氣相堆積法，在電容絕緣膜丨7 · 上，形成上邵電極18。在此，用同一個抗蝕膜圖案化電容 _ 絶緣膜17及上邵電極1 8，由此形成由下部電極j 6、電容 絕緣膜17和上部電極18形成之電容元件19。在此也進行 在700 C之溫度條件下保持1 〇分鐘後之退火工序，以使構 成電容絕緣膜17之強鐵電體結晶。 其後，儘管圖中未示，在半導體基板1〇上形成所定之配 線等後，形成保護絕緣膜。 正因如此，由第一實施方式之第二製造方法，因為要將 氧化屏障膜14通過埋入決定此氧化屏障膜14之膜厚之第籲_ 二層間絕緣膜20之第一開口部分20a中才能形成，所以即 ， 便在氧化屏障膜14上使用蝕刻困難之材料之情況下，精細 加工氧化屏障膜14也會變得容易。還有，為提高氧化屏障 膜14之屏障特性之加厚膜層也變得較為容易。 (第一製造方法之一個變形例） 下面，參照圖面說明第一實施方式之半導體裝置之第_ 製造方法之一個變形例。 ·
O:\84\84448.DOC -25- 587329 圖4(a)〜圖4(d)係顯示第一實施方式之半導體裝置之第 一製造方法之一個變形例之工序構成斷面。在圖4中，與 圖2顯示相同之構成部分標有相同之符號。 首先’如圖4(a)顯示，與第一製造方法相同，在包含m〇S 晶體管30在内之半導體基板上表面，堆積膜厚約為 lOOOnm，由氧化矽形成之第一層間絕緣膜12。接下來，用 化學機械研磨法平整堆積成之第一層間絕緣膜12之上表 面使其厚度成為50〇nm。接下來，在第一層間絕緣膜12 之MOS晶體管30之源擴散區域3〇a之上側，有選擇地開 鑿接觸空穴開口。再下來，在接觸空穴開口内形成由屏障 膜和白金形成之導電性插塞π。 接下來如圖4(b)顯示，用喷塗法，在含有導電性插塞 13之第一層間絕緣膜12之上，依次堆積厚度均為5〇nm之 氮鋁化鈦層、銥層和氧化銥層，形成氧化屏障形成膜。接 下來，對氧化屏障膜形成膜用平板印刷術及干蝕刻法，以 包含導電性插塞13之形式圖案化，由氧化屏障形成膜製成 氧化屏障膜14。 接下來，如圖4(c)顯示，用化學氣相堆積法，在第一層 間絕緣膜12上包含氧化屏障膜14之全表面上堆積膜厚約 為lOOOnm之由氧化矽形成之第二層間絕緣膜μ。其後， 用化學機械研磨法，平整堆積之第二層間絕緣膜15之上表 面使其厚度成為50〇nm。接下去，使用平板印刷術及干蝕 刻法，在第二層間絕緣膜15上形成露出氧化屏障膜“之 開口部分15a，其後，用噴塗法或者化學氣相堆積法，在
O:\84\84448.DOC -26- 587329 開口部分15a之底面及側面上，堆積膜厚約為5〇nm之白 金下部電極形成膜。接下去，用化學機械研磨法或者抗银 膜蝕刻還原法（Resist Etch Back)，除去堆積了下部電極形 成膜之弟一層間絕緣膜15上表面之部分，由此下部電極來 成膜殘留在開口部分15a之底面及侧壁上，形成了由下部 電極形成膜形成之下部電極16A。 接下來，如圖4(d)顯示，用化學氣相堆積法，在包含下 部電極16之第二層間絕緣膜15上，堆積厚度為5〇nm之 包含鳃、鉍、鈕和鈮之由強鐵電體形成之電容絕緣膜17。 接下去’用喷塗法或化學氣相堆積法，在電容絕緣膜17 上，形成由膜厚約50nm之白金形成之上部電極18。如此 形成由下部電極16、電容絕緣膜17和上部電極18形成之 電容元件19。在此也進行在7〇(rc之溫度條件下保持⑺ 分鐘後退火之工序，以使構成電容絕緣膜17之強鐵電體結 晶。 _ 其後，儘管圖中未示，在半導體基板1〇上形成所定之配 線等以後，形成保護絕緣膜。 如此，由第-製造方法之此變形例，圖4(e)顯示之下部 電極16A之形成工序中，因為係通過化學機械研磨法戈者 抗蝕膜蝕刻還原法形成之下部電極16A，所以，人對第一 層間絕緣膜15之開口部分15a和下部電極i6A:^ — 余量之過程就不再需要，就可以進一步減小單元面積广 且，即便在本變形例中，形成氧化屏障膜14時，用第一 製造方法，亦即在相絕緣膜之開口部分填充氧化屏㈣
O:\84\84448.DOC -27- 587329 14之做法亦可。 (第二實施方式） 下面，參照圖面說明本發明之第二實施方式。 圖5係顯示第二實施方式之半導體裝置之構成斷面。在 圖5中，與圖i顯示相同之構成部分標有相同之符號併省 略其說明。 如圖5顯示’第二實施方式之半導體裝置，在第二層間 絕緣膜15之開口部分15a之底面及側面之上，設置了厚度 約為5nm之由氧化銥形成之具有導電性之貼緊膜22。 此貼緊膜22,係為了提高由氧化碎形成之層間絕緣膜Η 和由白金形成之下部電16之間枯接性，使下部電極Μ 不容易從第二層間絕緣膜15剥落。 下面，參照圖面說明該構成之半導體裝置之製造方法。 圖6⑷〜圖6⑷係顯示第二實施方式之半導體裝置之製 造方法之工序構成斷面。在圖6中，與圖2顯示相同之構 成部分標有相同之符號。 首先，如圖6(a)顯示，與第一實施方式之第一製造方法 一樣，在包含MOS晶體管30之半導體基板1〇之整個表面 上，堆積膜厚約為l000nm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12之上面，併使其厚度成為5〇〇nm。其後，在第一 層間絕緣膜12之MOS晶體管30之源擴散區域3〇a上側， 有選擇地開鑒接觸空穴開口。接下來，在開鑿之接觸空穴 開口内形成由屏障膜和白金膜形成之導電性插塞13。 O:\84\84448.DOC -28- 587329 接下來，如圖6(b)顯示，用喷塗法，在含有導電性插塞 13之第一層間絕緣膜12之上，依次堆積厚度均為5〇nm之 氮鋁化鈦層、銥層和氧化銥層，形成氧化屏障形成膜。接 下來，對於氧化屏障形成膜，通過平板印刷術及干蝕刻之 法，在含有導電性插塞13之區域内形成圖案，由氧化屏障 形成膜形成氧化屏障膜14。
再下來，如圖6(c)顯示，用化學氣相堆積法，在第一層 間絕緣膜12之上包含氧化屏障膜14之全表面堆積膜厚約 為lOOOnm之由氧化矽形成之第二層間絕緣膜Η。接下 來’用化學機械研磨法，平整堆積成之第二層間絕緣膜15 之上表面使其厚度成為500nm。其後，使用平板印刷術及 干蚀刻之法，在第二層間絕緣膜15形成露出氧化屏障膜 14之開口部分i5a，接下來，用噴塗法或者化學氣相堆積 法，在包含開口部分15a之第二層間絕緣膜15之上，依次 堆積由膜厚為5nm之氧化銥形成之貼緊膜22和膜厚約為 50nm白金下部電極形成膜。接下去，用平板印刷術及干蝕 刻之法’對堆積成之貼緊膜22及下部電極形成膜，使其至 少在開口部分1 5a之底部及側壁可以保留之形式形成圖 案，形成與第二層間絕緣膜15之間介入貼緊膜22之下部 電極16。 接下來’如圖6(d)顯示，用化學氣相堆積法，在包含下 部電極16之第二層間絕緣膜15之上，堆積厚度為50nm 之包含鐵、鉍、鉦和鈮之由強鐵電體形成之電容絕緣膜 17，接下去，用噴塗法或化學氣相堆積法，在電容絕緣膜 O:\84\84448.DOC -29- 17上，形成由厚度為50nm之白金形成之上部電極18。在 此，用同一個抗蝕膜圖案化電容絕緣膜17及上部電極18, 由此形成由下部電極16、電容絕緣膜17和上部電極18形 成之電容元件19。在此亦進行在700°C之溫度條件下保持 10分鐘後退火之工序’以使構成電容絕緣膜17之強鐵電 體結晶。 其後，儘管圖中未示，在半導體基板10上形成所定之配 線等後，形成保護絕緣膜。 正因如此，由第二實施方式，因為在第二層間絕緣膜15 之開口邵分15a之底面和側面上設置了厚度為5nm之氧化 鈦貼緊膜22，在結晶化構成電容絕緣膜n之強鐵電體之 退火處理時，可以防止下部電極16從第二層間絕緣膜15 剝離。 且，即便在本變形例中，形成氧化屏障膜14時，用第一 實施方式之第二製造方法，亦即在層間絕緣膜之開口部分 填充氧化屏障膜14之做法亦可。 還有，在圖6(c)顯示之工序中，在形成貼緊膜22和下部 電極16之時’取代由平板印刷術及干蝕刻法之製作圖案， 採用圖4(c)顯示之化學機械研磨法形成亦可。 (第二貫施方式之一個變形例） 下面’參照圖面說明本發明之第二實施方式之一個變形 例。 圖7係顯示第二實施方式之一個變形例之半導體裝置之 構成斷面。在圖7中’與圖5顯示相同之構成部分標有相
O:\84\84448.DOC -30 - 587329 同之符號併省略其說明。 本變形例（半導體裝置，係以在第二層間絕緣膜丨5之開 口部分15a之側面之上，設置了厚度約為l〇nm之由氧化 鈦（Ti02)形成之絕緣性貼緊膜23為之特徵。 由此貼緊膜23,係為了提高由氧化矽形成之層間絕緣膜 15和由白金形成之下部電極16之間粘接性，使下部電極 16不容易從第二層間絕緣膜15㈣。還有，因為貼緊膜 23僅為選擇性地形成在開口部分15a之側面上，氧化屏障 膜14與下部電極16直接相接。為此，本變形例與第二實 施方式不同，貼緊膜23可以使用沒有導電性之材料。其結 果，在貼緊膜23之材料選擇方面，可選擇貼緊性高之材 料、便宜之材料等，範圍很廣。 且，貼緊膜23，只要為第二層間絕緣膜15和下部電極 16之間枯接性顯著之材料即可。 下面，參照圖面說明該構成之半導體裝置之製造方法。 圖8(a)〜圖8(d)係顯示第二實施方式之一變形例之半導 體裝置之製造方法工序之構成斷面。在圖8中，與圖6顯 示相同之構成部分標有相同之符號。 首先，如圖8(a)顯示，與第一實施方式之第一製造方法 一樣’在包含MOS晶體管30之半導體基板10之整個表面 上，堆積膜厚約為l〇〇〇nm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12 <上表面，併使其厚度成為5〇〇nm。其後，在第 一層間絕緣膜12之MOS晶體管30之源擴散區域3〇a上
O:\84\84448.DOC -31 - 587329 側，有選擇地開鑿接觸空穴開口。接下來，在開鑿之接觸 二人開口内形成由屏障膜和白金膜形成之導電性插塞 13。再下來，用喷塗法，在含有導電性插塞13之第一層間 絕緣膜12之上，依次堆積厚度均為5〇nm之氮鋁化鈦層、 銥層和氧化銥層，形成氧化屏障形成膜。接下來，對氧化 屏降膜形成膜用平板印刷術及干餘刻法，以包含導電性插 塞13之形式圖案化，由氧化屏障形成膜形成氧化屏障膜 14 〇
接下來，如圖8(b)顯示，用化學氣相堆積法，在包含氧 化屏障膜14之第一層間絕緣膜12之整個表面之上，堆積 膜厚約為lOOOnm之由氧化矽形成之第二層間絕緣膜Μ。 接下來’用料機械研磨平整堆積成之第二層間絕緣 膜15之上表面使其厚度成為5〇〇nm。其後，使用平板印刷 術及干蝕刻法’在第二層間絕緣膜15形成露出氧化屏障膜 14之開口部分15a，接下來’用噴塗法或者化學氣相堆積 法，在開口部分15a之底面及側壁上堆積膜厚為5nm之由 鈥㈤形成之金屬層。還有，通過對所堆積之金屬層進行 溫度為650°C纟氧元素環境約60>鐘之氧化處理之氧化金 屬層，％成由氧化飲形&之貼緊膜形成層。接下來，對 所形成之貼緊膜形成層，進行如用氯氣（C12)異向干蚀刻之 蝕刻，形成在第二層間絕緣膜i 5之開口㈣】5 a側壁上由 貼緊膜形成層形成之貼緊膜23。 接下來，如圖 8(c)顯示， 在包含開口邵分15a之第二層間絕緣膜 用噴塗法或者化學氣相堆積法 15上，堆積膜厚約 O:\84\84448.DOC -32- 587329 為50nm白金下部電極形成膜。接下去，用平板印刷術及 干蝕刻之法，對堆積成之下部電極形成膜，使它至少在開 口邵分15a之底部及側壁上可以保留之形式形成圖案，形 成與第二層間絕緣膜15之間介入貼緊膜23之下部電極 16° 接下來，如圖8(d)顯示，用化學氣相堆積法，在包含下 部電極16之第二層間絕緣膜15上，堆積厚度為5()_之 包§麩、鉍、鈕和鈮之由強鐵電體形成之電容絕緣膜工7， 接下去用貪塗法或化學氣相堆積法，在電容絕緣膜j 7 4上，形成由厚度為50nm之白金形成之上部電極18。由 此形成由下部電極16、電容絕緣膜17和上部電極Μ形成 之電容元件19。在此亦進行在7〇(rc之溫度條件下保持ι〇 分鐘後退火 < 工序，以使構成電容絕緣膜17之強鐵電體之 結晶。 其後，儘管圖中未示，在半導體基板10上形成所定之配 線等之後’再形成保護絕緣膜。 如此，本變形例之做法，因為在第二層間絕緣膜15之開 口邵分15a之側面之上設置了厚度為5nm之氧化鈦貼緊膜 23，在使構成電容絕緣膜丨7之強鐵電體進行結晶退火處理 時，可以防止下部電極16從第二層間絕緣膜15剥離。 遂有，因為貼緊膜23係由金屬氧化物形成，因貼緊膜 23和下#畦極16之化學反應，提高了下部電極μ和第二 層間絕緣膜15之間之貼緊性。在此基礎上，也可以防止在 電容絕緣膜17之退火處理時，從貼緊膜23向電容絕緣膜
O:\84\84448.DOC -33- 587329 17之金屬擴散。 再有，如圖8(b)_ + 搜备 貼緊膜23,下部電^在開口部分…之側壁上形成 以，亦可以用：缘=:直接與氧化屏障膜 Β、家材科做貼緊膜23。 且’即便在本變來也丨士 ^ 1… Μ中’形成氧化屏障膜14時，用第一 貝她方式之第二製^ 士 1法，亦即在層間絕緣膜之開口部分 填无虱化屏障膜M之做法亦可。
還有，在圖6⑷顯示工序之中，在形成下部電極16之時， 取代由平板印刷術及干_法之製作圖案，採關4_ 示之化學機械研磨法形成之亦可。^ (第三實施方式） 下面，參照圖面說明本發明之第三實施方式。 圖9係顯示第三實施方式之半導體裝置之斷面構成圖。 在圖9中’與圖1顯示相同之構成部分標有相同之符號併 省略其說明。
如圖9顯7F，第二實施方式之半導體裝置，與第一及第 一實施方式一樣，具有導電性插塞13、氧化屏障膜14及 電谷元件19相對於基板面係垂直堆積而成之堆積型（stack) 元件構造。 作為第二貫施方式之特徵，構成電容元件19之下部電極 16B，係由厚度為300nm之膜厚為較厚之白金構成。 由膜厚為50nm之強鐵電體形成，且形成在下部電極mb 之表面上之電容絕緣膜17，由於此下部電極丨6b之上表面 和側面所形成之角部分形成了彎曲部分17a。由於此彎曲 -34- 587329 部分17a’電容絕緣膜17之一部分具有了與基板幾乎垂直 之面，在確保所定電容值之同時，確實可以縮小電容絕緣 膜17向基板之投影面積。 下面’參照圖面說明如上所述所構成之半導體裝置之製. 造方法。 _ 圖10(a)〜圖10(d)係顯示第三實施方式之半導體裝置之 製造方法 < 工序順序斷面構成圖。在圖1〇中，與圖2顯示 相同之構成部分標有相同之符號。 首先，如圖10⑷顯示，與第一實施方式之第一製造方法鲁 一樣，在包含MOS晶體管30之半導體基板1〇之整個表面 上，堆積膜厚約為1000nm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12之上表面，併使其厚度成為5〇〇nm。其後，在第 一層間絕緣膜12之M0S晶體管3〇之源擴散區域3〇a上 側，有選擇地開馨接觸空穴開口。接下來，在開蓉之接觸 空穴開口内形成由屏障膜和白金膜形成之導電性插塞 13。其後’用噴塗法，在包含導電性插塞13之第一層間絕鲁 緣膜12之上，堆積膜厚各約為5〇nm之氮化鈦鋁、銥及氧 化銥，形成氧化屏障膜形成膜。再其後，再用平板印刷術 及干蝕刻法，以包含導電性插塞13之形式形成圖案，形成 由氧化屏障膜形成層形成之氧化屏障膜14。 接下來’如圖10(b)顯示，用化學氣相堆積法，在第一層 — 間絕緣膜12上包含氧化屏障膜14之全表面堆積膜厚約為 3OOnm之由氧化矽形成之第二層間絕緣膜15。接下來，用
O:\84\84448.DOC -35- 587329 7機械研磨法，平整堆積成之第二層間絕緣膜i5之上表 =磨其至露出氧化屏障膜14，整平第二層間絕緣膜15 及乳化屏障膜14之上表面。 接下來’如圖剛顯示，心塗法，在第二層間絕緣膜 15上包含氧化屏障膜14之全表面堆積膜厚約為綱⑽之 t金下邵電極形成膜。其後，使用平板印刷術及干蚀刻之 ^安包括此氧化屏障膜14之上部下部電_成膜之上形 圖-，形成由此下部電極形成膜形成之下部電極16B。 接下來，如_ 10⑷顯示’用化學氣相堆積法，用覆業下 邵電極⑽之方式，堆積厚度為50_之包含總、二 和由強鐵電體形成之電容絕緣膜17β接下去，用喷塗 法或化學氣相堆積法，以覆蓋電容絕緣膜17之形式，形成 由厚度為5Gnm<白金形成之上部電極18。在此，用同一 個抗敍膜圖案化電容絕緣膜17及上部電極Μ。通過此做 法形成由下部電極、電容絕緣膜Π和上部電極18形 成之電容元件19。在此㈣行在·。c之溫度條件下保持 10分鐘後退火之工序，以使構成電容絕緣膜17之 體結晶。 其後，儘管圖中未示，在半導體基板10上形成所定配線 等之後，再形成保護絕緣膜。 正因如此，由第三實施方式，形成氧化屏_ Μ後，因 為形成了比較厚之下部電極16Β，與此下部電g⑽和氧 化屏障膜14同時形成之情況相比更容易加工。 還有，第三實施方式之氧化屏障膜14，因為由第二層間
O:\84\84448.DOC -36- 587329 絶緣膜1 5所圍，所以，可以使下部電極丨6B之底面積大 於氧化屏障膜14。為此，在拼對下部電極16B和氧化屏障 膜14之位置之時，無須擔心會發生位置之偏差。 且，在第三實施方式中，形成氧化屏障膜14時，也可以 採用第一實施方式之第二製造方法，亦即在第二層間絕緣 膜15上開鑿之開口部分中進行填充形成氧化屏障膜μ之 方法。 (第四實施方式） 下面’參照圖面說明本發明之第四實施方式。 圖11係顯示第四實施方式之半導體裝置之構成斷面。在 圖11中，與圖1顯示相同之構成部分標有相同之符號併省 略其說明。 如圖11顯示，第四實施方式之半導體裝置，與第一至第 二實施方式一樣，具有導電性插塞13、氧化屏障膜14及 電谷元件19相對於基板面係垂直堆積而成之堆積型元件 構造。 第四實施方式’象第三實施方式一樣，取代電容元件19 之下部電極16之自身作為膜之厚度，採用由絕緣材料形成 之較厚之膜，如圓柱狀之底膜24之構成。 由此構成，由膜厚為50nm之強鐵電體形成，並且形成 在下邵電極16B之表面上之電容絕緣膜17，因此底膜24 之上表面和側面所形成之角部分形成了彎曲部分17a。因 此寶曲部分17a，電容絕緣膜17之一部分具有了與基板幾 乎垂直之面’在確保所定電容值之同時，確實可以縮小電 O:\84\84448.DOC -37- 587329 容絕緣膜17向基板之投影面積。 在此基礎之上，由於設置了底膜24，就可以減小下部電 極16之厚度，下部電極16自身之加工就變得容易，相對 於基板面垂直方向之尺寸，亦即高度尺寸也就確實並且容 易增加。 下面，參照圖面說明該構成之半導體裝置之製造方法。 圖12(a)〜圖12(d)係顯示第四實施方式之半導體裝置之 製造方法工序之構成斷面。在圖12中，與圖2顯示相同之 構成部分標有相同之符號。 首先，如圖12(a)顯示，與第一實施方式之第一製造方法 一樣’在包含MOS晶體管30之半導體基板1〇之整個表面 上，堆積膜厚約為lOOOnm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12之上表面，併使其厚度成為5〇〇nm。其後，在第 一層間絕緣膜12之MOS晶體管30之源擴散區域3〇a上 側，有選擇地開鑿接觸空穴開口。接下來，在開鑿之接觸 空穴開口内形成由屏障膜和白金膜形成之導電性插塞 13。其後，用噴塗法，在包含導電性插塞13之第一層間絕 緣膜12之上，堆積膜厚各約為5〇nm之氮化鈦鋁、銥及氧 化銥，形成氧化屏障膜形成膜。再其後，對氧化屏障膜形 成膜，用平板印刷術及干蝕刻之法，以包含導電性插塞工3 <形式形成圖案，形成由氧化屏障膜形成層形成之氧化屏 障膜14。接下來，用化學氣相堆積法，在第一層間絕緣膜 12之上包含氧化屏障膜14之全表面堆積膜厚約為 O:\84\84448.DOC -38- 587329 <由氧化矽形成之第二層間絕緣膜15。接下來，用化學機 械研磨法，平整堆積成之第二層間絕緣膜15之上表面，研 磨其至路出氧化屏障膜14，整平第二層間絕緣膜丨5及氧 化屏障膜14之上表面。 - 接下來，如圖12(b)顯示，用化學氣相堆積法，在第二層 · 間絕緣膜15 ±包含氧化屏障膜14之全表面堆積膜厚約為 500nm之由氧化矽形成之第二層間底膜形成膜，用平板印 刷術及干蝕刻法，在堆積成之底膜形成膜上以在氧化屏障 膜14上万露出其周圍邊緣部分之形式製作圖案，形成由底鲁 膜形成膜形成之底膜24。 接下來，如圖12(c)顯示，用噴塗法或化學氣相堆積法， 在第二層間絕緣膜15上堆積能夠|蓋底膜24，膜厚約為 5〇nm之白金下部電極形成膜。接下來，使用平板印刷術及 干姓刻法’通過對堆積成之下部電極形成膜形成圖案，從 下部電極形成膜形成覆蓋底冑24 i面及側面之下部電極 16。此時，下部電極16之下端與氧化屏障膜“之上面之 邊緣部分形成電連接。 _ 接下來，如圖12(d)顯示，用化學氣相堆積法，以覆蓋下 部電極16之方式，堆積厚度為5Qnm之包含總、叙、輕和 鈮之由強鐵電體形成之電容絕緣膜17。在此，用同一個抗 姓膜圖案化電容絕緣膜17及上部電極18。通過如此形成 由下部電極16、電容絕緣膜17及上部電極18形成之電容 元件19。在此亦進行在70代之溫度條件下保# ι〇分鐘後 退火之工序，以使構成電容絕緣膜17之強鐵電體H ·
O:\84\84448.DOC -39- 587329 其後，儘管圖中未示，在半導體基板1〇上形成所定之配 線等後，形成保護絕緣膜。 正因如此，由第四會说士·斗’ rp , > 不她万式，因作成了在下部電極16 上包含相對於基板面垂直之部分，亦即在氧化屏障膜 上設置了為付到JL體化之辅助部件，圓柱狀之底膜24。為 此’也將由白金形成之下部電極16自身作為圓柱體，加工 性就會更好。 在此基礎之上，因為底膜24係以露出氧化屏障膜以 上面邊緣义形式形成，確保了氧化屏障膜Μ和下部電極 16之電連接之獲得，所以，麻 底膜24可以選用非導電性 料。 μ 且，底膜24不僅限於氧化矽，只 受為谷易加工之材料即 可，也無所謂導電與否。還有 、 ^ 忭為展膜24，若使用導兩 性《氧化鈦鋁，與由白金形成之下部 ^ 得良好。 極16 <貼緊性就變 還有，在第四實施方式中 可以换用m * 干形成乳化屏障膜14之時，也 知用弟-實施方式之第二製造方法， 絕緣膜15上開|之開口部分 層間 膜14之方法。 八中填无形成氧化屏障 (第四實施方式之一變形例） 下面，參照圖面說明本發明之 圖13 #顧-Μ 奋 苑万式又一變形例。 岡υ係顯不罘四實施方式之_ 構成斷面。在圖"^ . 又7例<半導體裝置之 相同之符號併省略其說明。 構成邵为標有 〇：\84\84448.D〇c -40- 587329 本變形例之半導體裝置，以在底 在辰膜24之側面上設置了由 厚度約為5nm之氧化鈦形成之扯 风又貼緊膜25為之特徵。 由於此貼緊膜25，提高了由夤 J田乳化矽形成之底膜24和白 金下部電極16之間之貼緊性，阱以 糸Γ生所以，下部電極16不容易 從底膜24剝落。 且，貼緊膜25使用絕緣之最仆4卩去+ 豕 < 虱化鈦時有必要設置為露出氧 化屏障膜14之形式，但，若佶田』一 右使用如氧化銥之類導電材料 時’覆蓋氧化屏障膜14亦可以。 下面，參照圖面說明如上所诚跻4致上 所这所構成之半導體裝置之製 造方法。 圖14⑷〜圖14⑷係顯示第四實施方式之一變形例之半 導體裝置之製造方法工序之構成斷面。在^ 14中，與圖 12顯示相同之構成部分標有相同之符號。 首先，如圖14⑷顯示，與第一實施方式之第一製造方法 一樣，在包含MOS晶體管30之半導體基板1〇之整個表面 上，堆積膜厚約為10〇〇nm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12之上表面，併使其厚度成為5〇〇nm。其後，在第 一層間絕緣膜之MOS晶體管30之源擴散區域3〇a上 側，有選擇地開鑿接觸空穴開口。接下來，在開鑿之接觸 2穴開口内形成由屏障膜和白金膜形成之導電性插塞 13。其後，用喷塗法，在包含導電性插塞13之第一層間絕 緣膜12上，堆積膜厚各約為5〇nm之氮化鈦鋁、銥及氧化 銥，形成氧化屏障膜形成膜。再其後，對氧化屏障膜形成
O:\84\84448.DOC -41 - 587329 膜，用平板印刷術及干蝕刻之法，以包含導電性插塞i 3 之形式形成圖案’形成由氧化屏障膜形成層形成之氧化屏 障膜14。其後，用化學氣相堆積法，在第一層間絕緣膜12 上包含氧化屏障膜14之全表面堆積膜厚約為3〇〇nm之由 氧化矽形成之第二層間絕緣膜15。接下來，用化學機械研 磨法’平整堆積成之第一層間絕緣膜15之上表面，研磨其 至露出氧化屏障膜14，整平第二層間絕緣膜15及氧化屏 障膜14之上表面。 接下來，如圖14(b)顯示，用化學氣相堆積法，在第二層 間絕緣膜1 5上包含氧化屏障膜14之全表面堆積膜厚約為 500nm之由氧化矽形成之第二層間底膜形成膜，用平板印 刷術及干蝕刻之法，在堆積成之底膜形成膜上以在氧化屏 障膜14上方露出其周圍邊緣部分之形式製作圖案，形成由 底膜形成膜形成之底膜24。接下來，用喷塗法或化學氣相 堆積法，在第二層間絕緣膜15之上堆積能夠覆蓋底膜2[ 厚度為5nm之鈦金屬層。其後，通過對堆積之金屬層進行 在溫度為650°C之氧元素環境中6〇分鐘之氧化處理，形成 由氧化鈦形成之貼緊膜25。 接下來，如圖14(c)顯示，如通過使用氯氣（C12)之異向 蝕刻，進行使貼緊膜25保留在底膜24之側面上之蝕刻。 在此也有露出氧化屏障膜14之上表面邊緣部分之必要。 接下來，如圖l4(d)顯示，用噴塗法或化學氣相堆積法， 在包含底膜24及貼緊膜25之第二層間絕緣膜15之上，堆 積膜厚約為50nm之白金下部電極形成膜。接下來，使用
O:\84\84448.DOC -42- 587329 平板印刷術及干蚀刻之法，通過對堆積成之下部電極形成 膜形成圖案’由下部電極形成膜形成介於側面之貼緊膜25 而覆蓋底膜24全表面之下部電極16。此時，下部電極16 之下端與氧化屏障膜14之上面之邊緣部分形成電連接。接 下來’用化學氣相堆積法，以覆蓋下部電極16之方式，堆 積厚度為50nm之包含總、㉟、叙和銳之由強鐵電體形成 I電谷絕緣膜17，接下來，用噴塗法或者化學氣相堆積 法，以覆蓋電容絕緣膜17之形式，形成由膜厚約為— 之白金層形成之上部電極18。在此，用同一個抗蝕膜制圖 電容絕緣膜17和上部電極18。由此，通過如此形成由下 邙电極16、電谷絕緣膜17及上部電極“形成之電容元件 19。在此亦進行在70(rc之溫度條件下保持ι〇分鐘後退火 《工序，以使構成電容絕緣膜17之強鐵電體結晶。 其後，儘管圖中未示，在半導體基板10上形成所定之配 線等之後，再形成保護絕緣膜。 正因如此，本變形例，因為在底膜24之側面上設置了由 厚度為5nm之氧化鈦形成之貼緊膜25，在進行退火結 理構成電容絕緣膜17纟強鐵電體時，能夠防止下部電極 16從底膜2 4剝落。 還有，因為貼緊膜25係由金屬氧化物形 <，所以，由於 貼緊膜25和下部電極16之化學反應，可提高下部電極16 和底膜24之貼緊性。在此基礎之上，在電容絕緣膜以之 退火處理時還可以防止從貼緊膜25向電容絕緣膜η擴散 金屬。
O:\84\84448.DOC -43- 有，如圖Μ⑷顯示，貼緊膜25係以露出氧化屏障膜 《上表面邊緣之形式形成之，如此，下部電桎Μ和氧 屏^ 14就成為直接連接’所以，就不須顧及貼緊膜 25導電與否。 在本變形例中’形成氧化屏障膜14時，也可以採用 弟-實施方式之第二製造方法，亦即在第二層間絕緣膜15 上開馨之開口部分，併在其中填充形成氧化屏障膜i 法。 (第五實施方式） 下面，參照圖面說明本發明之第五實施方式。 圖15係顯示第五實施方式之半導體裝置之構成斷面。在 圖15中，與圖丨顯示相同之構成部分標有相同之符號併省 略其說明。 如圖15顯不，第五實施方式之半導體裝置，與第一至第 四實施方式一樣，具有導電性插塞13、氧化屏障膜14及 電容几件19相對於基板面為垂直堆積而成之堆積型元件 之構造。 作為第五實施方式之特徵，構成電容元件19之下部電極 16 ’係由厚度約為5nm、高度約為500nm之有底筒狀形白 金< 構成。還有、構成電容元件19之由強鐵電體形成之電 谷絕緣膜17以及其上部之上部電極18，係沿著下部電極 16之底面、内壁面及外壁面形成之。 通過如此構成，電容絕緣膜17,在有底筒狀形下部電極 16中由於底部和筒狀體之結合部分以及筒狀體上端部分
OAE4\84448.DOC -44- 形成了彎曲部分17a。由於此彎曲部> 17a，電容絕緣膜 17之-部分具有了與基板幾乎垂直之面，其存在於筒狀下 部電極16之内壁面和外壁面，如此，在縮小電容絕緣膜 17向基板之投影面積之同時，電容量顯著增大。 下面，|照圖面說明如上所述所構成之半導體裝置之製 造方法。 圖16(a)〜圖16(d)係顯示第五實施方式之半導體裝置之 製造方法工序之構成斷面。在圖16中，與圖2顯示相同之 構成部分標有相同之符號。 首先，如圖16(a)顯示，與第一實施方式之第一製造方法 —樣，在包含MOS晶體管30之半導體基板1〇之整個表面 上，堆積膜厚約為10〇〇nm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12之上表面，併使其厚度為5〇〇nm。其後，在第一 層間絕緣膜12之MOS晶體管30之源擴散區域3〇a上側， 有選擇地開塞接觸空穴開口。接下來，在開鑿之接觸空穴 開口内形成由屏障膜和白金膜形成之導電性插塞13。其 後，用喷塗法，在包含導電性插塞13之第一層間絕緣膜 12之上，堆積膜厚各約為5〇nm之氮化鈦鋁、銥及氧化銥， 形成氧化屏障膜形成膜。再其後，對氧化屏障膜形成膜， 用平板印刷術及干蝕刻法，以包含導電性插塞13之形式形 成圖案，形成由氧化屏障膜形成層形成之氧化屏障膜14。 接下來，如圖16(b)顯示，用化學氣相堆積法，在第一層 間絕緣膜12上包含氧化屏障膜14之全表面堆積膜厚約為 O:\84\84448.DOC -45· lOOOnm之由氧化矽形成之第二層間絕緣膜15。接下來， 用化學機械研磨法，平整堆積成之第二層間絕緣膜15之上 表面’使其厚度成為500nm。其後，用平板印刷術及干蝕 刻去，在第二層間絕緣膜15上形成露出氧化屏障膜14之 開口部分15a，接下去，用噴塗法或者化學氣相堆積法， 在含有開口部分15a之第二層間絕緣膜15之上表面，堆積 "、旱、、力為5 Onm之白金下邵電極形成膜。其後，用化學機 械研磨法或者抗蝕膜蝕刻還原法，在堆積成之下部電極形 成膜上除去第二層間絕緣膜丨5之上側部分，通過將此下部 電極形成膜留在開口部分15a之底面及壁面之上，形成了 由下部電極形成膜形成之有底筒狀形下部電極16C。 接下來，如圖16(c)顯示，通過用霧化氟酸之蝕刻，除去 到氧化屏障膜14之上表面為止之第二層間絕緣膜15，露 出下部電極16C之外壁。 接下來，如圖16(d)顯示，用化學氣相堆積法，在第二層 間絕緣膜15上，以覆蓋露出之下部電極16C之底面、内 壁面及外壁面之方式，堆積厚度為5〇nm之包含鳃、鉍、 輕和魏之由強鐵電體形成之電容絕緣膜17,接下來，用喷 塗法或者化學氣相堆積法，以沿著電容絕緣膜丨7上露出面 之方式，形成由膜厚约為50nm之白金上部電極i 8。在此， 用同一個抗蝕膜圖案化電容絕緣膜17及上部電極18。通 過如此形成由下部電極16、電容絕緣膜1 7及上部電極J 8 形成之電容元件19。在此亦進行在700°C之溫度條件下保 持1〇分鐘後退火之工序，以使構成電容絕緣膜17之強鐵 O:\84\84448.DOC -46 - 587329 電體結晶。 其後，儘管圖中未示，在半導體基板10上形成所定配線 等之後，再形成保護絕緣膜。 正因如此，由第五實施方式，因為直至氧化屏障膜14 之上表面為止除去了第二層間絕緣膜15，所以，可以在下 邵電極16C之外壁面上形成電容絕緣膜17及上部電極18。 (第六實施方式） 下面，參照圖面說明本發明之第六實施方式。 圖17係顯示第六實施方式之半導體裝置之構成斷面。在 圖Π中，與圖1顯示相同之構成部分標有相同之符號併省 略其說明。 如圖I7顯示，第六實施方式之半導體裝置，與第一至第 五實施方式一樣，具有導電性插塞13、氧化屏障膜14及 電容元件19相對於基板面為垂直堆積而成之堆積型元件 構造。 作為第六實施方式之特徵，構成電容元件19之下部電極 16，係由沿著厚度約為2〇nm、高度約為5〇〇nm之有底筒 狀形氧化鈥形成之定形膜（定型膜)26之底面、内壁面及外 壁面而形成。還有’下部電@ 16之下端部與氧化屏障膜 14之上邊緣電連接。再有，構成電容元件19之由強鐵電 體形成之電容絕緣膜17以及其上部之上部電_ ，係沿 著下部電極16形成。 通過如此構成，電容絕緣膜17，在有底筒㈣之定形膜 26中因底部和筒狀體之妹人邱八以爲a儿从 、，口 σ邵刀以及筒狀體上端部分形 -47- 587329 成了彎曲部分17a。此彎曲部分17a，電容絕緣膜17之一 部分具有了與基板幾乎垂直之面，其存在於筒狀定形膜％ 之内壁面和外壁面，如此，在縮小電容絕緣膜17向基板之 投影面積之同時，電容量顯著增大。並且，因為通過下部 電極16形成有底筒狀形體而擴大了材料選擇之範圍，所 以，只要選擇在製作過程中形狀安定之材料，即可以安定 有底筒狀形體之形狀。 且’足形冑26 ’只需要與氧化屏障膜14有良好之貼緊 性且硬度大即可，無需要求其導電性。 下面，參照圖面說明該構成之半導體裝置之製造方法。 圖18(a)圖18(d)係顯示弟穴實施方式之半導體裝置之 製造方法工序之構成斷面。在圖18中，與圖2顯示相同之 構成部分標有相同之符號。 首先，如圖18(a)顯示，與第一實施方式之第一製造方法 一樣，在包含MOS晶體管30之半導體基板1〇之整個表面 上，堆積膜厚約為1000nm，由氧化矽形成之第一層間絕緣 膜12。接下來，用化學機械研磨法平整堆積成之第一層間 絕緣膜12之上表面，併使其厚度為5〇〇nm。其後，在第一 層間絕緣膜12之MOS晶體管30之源擴散區域3〇a上側， 有選擇地開鑿接觸空穴開口。接下來，在開馨之接觸空穴 開口内形成由屏障膜和白金膜形成之導電性插塞。其 後，用喷塗法，在包含導電性插塞13之第一層間絕緣膜 12上’堆積膜厚各約為5 Onm之氮化鈦鋁、鍊及氧化銀， 形成氧化屏障膜形成膜。再其後，對氧化屏障膜形成膜， O:\84\84448.DOC -48- 587329 用平板印刷術及干蝕刻之法，以包含導電性插塞13之形式 形成圖案，形成由氧化屏障膜形成層形成之氧化屏障膜 14 〇 接下來，如圖18(b)顯示，用化學氣相堆積法，在第一層 間絕緣膜12上包含氧化屏障膜14之全表面堆積膜厚約為 lOOOnm之由氧化矽形成之第二層間絕緣膜15。接下來， 用化學機械研磨法，平整堆積成之第二層間絕緣膜15之上 表面，使其厚度成為500nm。其後，用平板印刷術及干蝕 刻之法，在第二層間絕緣膜15上形成露出氧化屏障膜Μ 之開口部分15a，接下去，用噴塗法或者係化學氣相堆積 法，在含有開口部分15a之第二層間絕緣膜丨5之上面，堆 積膜厚約為l〇nm之鈦金屬膜。還通過對所堆積之金屬層 進行溫度為65 0°C之氧元素環境約6〇分鐘之氧化處理，氧 化金屬層，形成由氧化鈦形成之定形膜形成膜。其後，用 化學機械研磨法或者係抗蝕膜蝕刻還原法，在定形膜形成 膜上除去第二層間絕緣膜丨5之上侧部分，通過將此定形膜 形成膜留在開口部分15a之底面及壁面之上，形成了由定 形膜形成膜形成之有底筒狀形定形膜26。 接下來，如圖18(c)顯示，通過用霧化氟酸之蝕刻，以使 氧化屏障膜14之上表面周邊露出之形式除去第二層間絕 緣膜15，露出定形膜26之外壁面。其後，通過喷塗法或 者化學氣相堆積法，在第二層間絕緣膜15之上表面，以覆 蓋露出之定形膜26之底面、内壁面及外壁面之形式，堆積 膜厚約為50nm之白金下部電極形成膜。接下來，用平板
O:\84\M448.DOC -49- 587329 印刷術及干㈣之法，在包含定形膜26之區域制圖堆積之 下部電極形成膜，由下部啻 、 、 卜邵电極形成膜，形成其端部與氧化 屏障膜14 (上表面之邊緣部分連接之下部電極μ。
接下來，如圖18(d)顯示，用化學氣相堆積法，在 間絕緣膜15之上，以覆蓋下部電極16之露出面之方^ 堆積厚度為5〇nm之包含總、叙、麵和魏之由強鐵電體形 成心電谷絕緣膜！7’接下來，用噴塗法或者化學氣相堆積 法，以沿著電容絕緣膜17上露出面之方式，形成由膜厚約 為π·之白金上部電極18。在此，用同-個抗蚀膜圖案 化電容絕緣膜π及上部電# 18。通過如此形成由下部電 極16、電容絕緣膜π及上部電極18形成之電容元件 在此亦進行在70(TC之溫度條件下保持1〇分鐘後退火之工 序，以使構成電容絕緣膜17之強鐵電體結晶。 ，其後’儘管圖中未示，在半導體基板1G上形成所定配線 等之後，再形成保護絕緣膜。
正因如此，第六實施方式，因為直至氧化屏障膜Μ之上 表面為止用蝕刻方法除去了第二層間絕緣膜15，所以，可 以在定形膜26之外壁面上形成由下部電極16、電容絕緣 膜17及上邵電極18之同時，也可以使下部電極16和氧化 屏障膜14電導通。 還有，因為定形膜26係由金屬氧化物形成，通過與下部 電極16之化學反應，提高了與下部電極16之貼緊性。並 且也了以防止電谷絕緣膜17退火處理時從定形膜2 ό向 電容絕緣膜17之金屬擴散。
O:\84\84448.DOC -50- 中，在電容絕緣膜上使 電體，高鐵電體或者係 且，在第一至第六之各實施方式 用了強鐵電體，但併不只限於強鐵 普通鐵電體亦可。 (發明之效果） 之投影面積縮小，所以元侔 吓乂兀忏之面積可以進一步縮d 圖示簡單說明 由本發明係關于之半導體 部電極、電容絕緣膜及上部 性插塞形成在晶體管之上方 晶體管組成之元件單位面積 貝通導電性插塞方向彎曲之 圖1係顯示本發明之第一 斷面圖。 裝置及其製造方法，因為由下 電極形成之電容元件介於導電 ’所以可以縮小由電容元件和 。並且，電容絕緣膜，因為有 彎曲部分，電容絕緣膜向基板 實施方式之半導體裝置之構成 圖2(a)〜圖2⑷係顯示第一實施方式之半導體裝置之第 一製造方法工序之構成斷面圖。 圖3(a)〜圖3(句係顯示第一實施方式之半導體裝置之第 一製造方法工序之構成斷面圖。 圖4(a)〜圖4(d)係顯示第一實施方式之半導體裝置之第 一製造万法之一個變形例工序之構成斷面圖。 圖5係顯示第二實施方式之半導體装置之構成斷面圖。 圖6(a)〜圖6(d)係顯示第二實施方式之半導體裝置之製 造方法工序之構成斷面圖。 圖7係顯示第二實施方式之一個變形例之半導體裝置之 構成斷面圖。
O:\84\84448.DOC -51 - 587329 圖8(a)〜圖8(d)係顯示第二實施方式之一變形例之半導 體裝置之製造方法工.序之構成斷面圖。 圖9係顯示第三實施方式之半導體裝置之構成斷面圖。 圖WU)〜圖i〇(d)係顯示第三實施方式之半導體裝置之 製造方法工序之構成斷面圖。 圖11係顯示第四實施方式之半導體裝置之構成斷面圖。 圖12(a)〜圖12(d)係顯示第四實施方式之半導體裝置之 製造方法工序之構成斷面圖。 圖13係顯示第四實施方式之一變形例之半導體裝置之 構成斷面圖。 圖14(a)〜圖14(d)係顯示第四實施方式之一變形例之半 導體裝置之製造方法工序之構成斷面圖。 圖15係顯示第五實施方式之半導體裝置之構成斷面圖。 圖16(a)〜圖16(d)係顯示第五實施方式之半導體裝置之 製造方法工序之構成斷面圖。 圖17係顯示第六實施方式之半導體裝置之構成斷面圖。 圖18(a)〜圖i8(d)係顯示第六實施方式之半導體裝置之 製造方法工序之構成斷面圖。 圖19(a)〜圖19(d)係顯示以前之半導體裝置之製造方法 工序之構成斷面圖。 (符號說明） 10 半導體基板 11 STI膜 12 第一層間絕緣膜 O:\84\84448.DOC -52- 587329 13 導電性插塞 14 氧化屏障膜 15 第二層間絕緣膜 15a 開口部分 16 下部電極 16A 下部電極 16B 下部電極 16C 下部電極 17 電容絕緣膜 17a 彎曲部分 18 上部電極 19 電容元件 20 第二層間絕緣膜 20a 第一開口部分 21 第三層間絕緣膜 21a 第二開口部分 22 貼緊膜 23 貼緊膜 24 底膜 25 貼緊膜 26 定形膜 30 MOS晶體管 30a 源擴散區域 OA84\84448.DOC -53

Claims (1)

  1. 第092106929號專利申請案 中文申請專利範圍替換本(93年3月） f年士月\^日修正充 拾、申請專利範圍： 1. 一種半導體裝置，其特徵為： 包括，貫通絕緣膜之導電性插塞；在該絕緣膜上與該導 電性插塞電連接且以覆蓋導電性插塞之形式形成之導電 性氧化屏障膜；形成在該氧化屏障膜之上表面，併與該氧 化屏障膜相連之下部電極；在該下部電極上，併沿此個下 部電極形成之電容絕緣膜；在該電容絕緣膜上沿此電容絕 緣膜形成之上部電極，該電容絕緣膜具有沿該導電性插塞 之貫通方向彎曲之彎曲部分。 2. —種半導體裝置，其特徵為： 包括，貫通形成在基板之上之第一層間絕緣膜之導電性 插塞；在該第一層間絕緣膜之上與該導電性插塞電連接， 且以覆蓋該導電性插塞之形式形成之導電性氧化屏障 膜；形成在該第一層間絕緣膜之上，有氧化屏障膜露出之 開口部分之第二層間絕緣膜；在該第二層間絕緣膜上沿該 開口部分之底面及側面形成，併與該氧化屏障膜相連之下 部電極；在該下部電極之上，沿此下部電極形成之電容絕 緣膜；在該電容絕緣膜之上，沿此電容絕緣膜形成之上部 電極；該電容絕緣膜位於該開口部分壁面上之部分和底面 上之部分相連，且具有沿該導電性插塞之貫通方向彎曲之 彎曲部分。 3.如申請範圍第2項之半導體裝置，其特徵為： 較佳者係在該開口部分之底面及側面和該下部電極之 間絕緣膜提高貼緊 間，再設置提高該下部電極對該第 性之貼緊膜。 •如申請範圍第2项之半導體裝置，其特： 片Π開口^之壁面和該下部電極之間，再設置對第二 网間絕緣膜提高貼緊性之貼緊膜。 5·如申請範圍第4项之半導體裝置，其特徵為：. 該貼緊膜係由金屬氧化物製成。 6.—種半導體裝置，其特徵為：
    匕括θ通形成在基板上之層間絕緣膜之導電性插塞； 在該層間絕緣膜上與該導電性插塞電連接，且以覆蓋該導 電性插塞之形式形成之導電性氧化屏障膜；形成在該氧化 屏障膜之上表面，併與此氧化屏障膜相連，且以覆蓋此氧 化屏障膜之形式形成，膜厚較厚之下部電極；形成在該下 部電極《上表面及側面上之電容絕緣膜；併在該電容絕緣 膜之上，沿著此電容絕緣膜形成之上部電極；該電容絕緣 膜位於該下部屯極之上表面部分和側面上部分相連，具 有沿該導電性插塞之貫通方向彎曲之彎曲部分。 7· —種半導體裝置，其特徵為： 包括，貫通在基板上形成之層間絕緣膜之導電性插塞； 在該層間絕緣膜上與該導電性插塞電連接，且以覆蓋該導 電性插塞之形式形成之導電性氧化屏障膜；形成在該氧化 屏障膜之上表面膜厚較厚之底膜；形成在該底膜之上表面 及側面，其端部與該氧化屏障膜相連之下部電極；在該下 邵電極之上併沿著該下部電極形成之電容絕緣膜；在該電 O:\84\84448.DOC -2 - 容絕緣膜之上，併沿此電容絕緣膜形成之上部電極；該電 容絕緣膜，位於該下部電極上表面之部分和側面上之部分 相連，具有沿該導電性插塞之貫通方向彎曲之彎曲部分。 8.如申請範圍第7項之半導體裝置，其特徵為： 形成在該底膜和該下部電極之間，提高該下部電極對該 底膜貼緊性之貼緊膜。 9·如申請範圍第8項之半導體裝置，其特徵為： 用金屬氧化物製成該貼緊膜。 10· —種半導體裝置，其特徵為： 包括，貫通形成在基板上之層間絕緣膜之導電性插塞； 在該層間絕緣膜上與該導電性插塞電連接，且以覆蓋該導 電性插塞之形式形成之導電性氧化屏障膜；形成在該氧化 屏障膜上面’與此氧化屏障膜連接之有底筒狀下部電極； 在該下部電極之上，沿著此下部電極底面、内壁面及外壁 面形成之電容絕緣膜；在該電容絕緣膜上，併沿此電容絕 緣膜形成之上邵電極；該電容絕緣膜，至少在位於該下部 電極底面之部分和内壁面上之部分相互連接，具有沿該導 電性插塞之貫通方向彎曲之彎曲部分。 Π · —種半導體裝置，其特徵為： 包括，貫通形成在基板上之層間絕緣膜之導電性插塞； 在該層間絕緣膜上與該導電性插塞電連接，且以覆蓋此個 導電性插塞之形式形成之導電性氧化屏障膜；形成在該氧 化屏障膜上之有底筒狀定形膜；在該定形膜上，沿此個定 形膜之底面、内壁面及外壁面形成，端部與氧化屏障膜相 O:\84\84448.DOC -3- 587329 連之下部電極；在該下部電極之上，沿著此下部電極形成 之電容絕緣膜；在該電容絕緣膜之上，併沿此電容絕緣膜 形成之上部電極；該電容絕緣膜，至少在位於該定形膜之 底面部分和内壁面部分相互連接，具有沿該導電性插塞之 貫通方向彎曲之彎曲部分。 ， 12. 如申請範圍第11項之半導體裝置，其特徵為： 該定形膜係由金屬氧化物製成。 13. 如申請範圍第1〜12項之任一半導體裝置，其特徵為： 該電容絕緣膜係強鐵電體或者係高鐵電體。 14. 一種半導體裝置之製造方法，其特徵為： 包括，在半導體區域上形成第一層間絕緣膜之第一道工 序；在該第一層間絕緣膜之上形成且與該半導體區域相連 之導電性插塞之第二道工序；在該第一層間絕緣膜之上， 以覆蓋該導電性插塞之形式形成之導電性氧化屏障膜之 第三道工序；在該第一層間絕緣膜上，形成有露出該氧化 屏障膜之開口部分之第二層間絕緣膜之第四道工序；在該 第二層間絕緣膜之該開口部分之底面及側壁面之上，形成 連接該氧化屏障膜形式之下部電極之第五道工序；在該下 部電極之上，併沿此下部電極形成電容絕緣膜之第六道工 序；在該電容絕緣膜之上，併沿此電容絕緣膜形成之上部 電極之第七道工序。 15. 如申請範圍第14項之半導體裝置之製造方法，其特徵為： 該第五道工序，包括除去該下部電極中位於該第二層間 絕緣膜之上部分之工序。 O:\84\84448.DOC -4- l6·如申請範圍第14項之半導體裝置之製造方法，其特徵為： 在該第四道工序和該第五道工序之間，還包括該第二層 間絕緣膜中該開口部分之底面及壁面之上形成與該氧化 屏障膜連接，提高該下部電極對該第二層間絕緣膜貼緊性 之貼緊膜之工序。 17·如申請範圍第14項之半導體裝置之製造方法，其特徵為： 在該第四道工序和該第五道工序之間，該第二層間絕緣 膜中該開口部分之側壁面上形成提高對該下部電極之該 第二層間絕緣膜貼緊性之貼緊膜道工序。 18·如申請範圍第17項之半導體裝置之製造方法，其特徵為： 該貼緊膜用金屬氧化物製成。 ^一種半導體裝置之製造方法，其特徵為： 包括，在半導體區域之上形成第一層間絕緣膜之第一道 工序；在該第一層間絕緣膜之上形成與該半導體區域相連 之導違性插塞之第二道工序；在該第一層間絕緣膜之上， 形成有露出該導電性插塞之第一開口部分之第二層間絕 緣膜之第三道工序；在該第一層間絕緣膜之上，以填充之 形式形成導電性氧化屏障膜之第四道工序；在該第二層間 絕緣膜之上，形成有露出該氧化屏障膜之第二開口部分之 第二層間絕緣膜之第五道工序；在該第三層間絕緣膜中該 第二開口部分之底面及壁面之上，以連接該氧化屏障膜之 形式形成下部電極之第六道工序；在該下部電極之上，併 沿此下部電極形成電容絕緣膜之第七道工序；在該電容絕 緣膜之上，併沿此電容絕緣膜形成上部電極之第八道工 O:\84\84448 DOC -5- >87329 序。 2〇.如申請範圍第19項之半導體裝置之製造方法，其特 該第六道工序，還包括除去該下部電極中料三· 間絕緣膜之上部分之工序。 一曰 21·如申請範圍第19項之半導體裝置之製造方法，其特徵為. 在該第五道工序和該第六道工序之間，該第三層間絕緣 膜中該第二開口部分之底面及壁面之上形成與該氧化屏 工 障膜連接，提高與該第三層間絕緣膜貼緊性之貼緊膜之 序。 ’、
    以如申請第19項之半導體裝置之製造方法，其特徵為 在該第五道工序和該第六道工序之間，該第三層間絕續 膜^該第二開口部分之壁面上形成提高對該下部電極之 該第三層間絕緣膜貼緊性之貼緊膜之工序。 23.如申請第22項之半導體裝置之製造方法，其特徵為： 該貼緊膜用金屬氧化物製成。 24·—種半導體裝置之製造方法，其特徵為：
    包括，在半導fi區域上形成第—層間絕㈣之第一道工 序；在該第-層間絕緣膜上形成與該半導體區域相連之導 電性插塞之第二道工序；在該第一層間絕緣膜之上，形成 有覆蓋該導電性插塞之導電性氧化屏_之第三道工 序；在該第-層間絕緣膜上，以從該第三層間絕緣膜露出 孩氧化屏障膜之形式形成第二層間絕緣膜之第四道工 序；在露出孩氧化屏障膜之上，形成膜厚較厚之下部電極 I第五迢工序；在該下部電極之上表面及側面上形成電容 O:\84\84448.DOC -6- 587329 絕緣膜之第六道工序；在該電容絕緣膜之上，併沿此電容 絕緣膜形成上部電極之第七道工序。 25·—種半導體裝置之製造方法，其特徵為： 包括，在半導體區域之上形《第一I間絕緣膜之第一道 工序，在孩第一層間絕緣膜上形成與該半導體區域相連之 導電性插塞之第二道工序；在該第一層間絕緣膜之上，形 成有覆盍孩導電性插塞之導電性氧化屏障膜之第三道工 序；在該第-層間絕緣膜之上，以從第二層間絕緣膜露出 孩氧化屏障膜之形式形成第二層間絕緣膜之第四道工 序；在露出首亥氧化屏障膜之上，形成膜厚較厚之底膜之第 五工程，在該底膜之上表面及側面之上，以端部連接該氧 化屏障膜之形式形成下部電極之第六道工序；在該下部電 極 < 上，併沿此下部電極形成電容絕緣膜之第七道工序； 在孩電容絕緣膜之上，併沿此電容絕緣膜形成之上部電極 之第八道工序。 26.如申請範圍第25項之半導體裝置之製造方法，其特徵為： 在孩第五這工序和該第六道工序之間，還有在該底膜之 表面上，形成與該下部電極之該底膜提高貼緊性之貼緊膜 之工序。 27·—種半導體裝置之製造方法，其特徵為： 包括，在半導體區域之上形成第一層間絕緣膜之第一道 工序，在孩第一層間絕緣膜之上形成與該半導體區域相連 《導电性插塞〈第二道工序；在該第一層間絕緣膜之上， 形成有覆蓋該導電性插塞之|電性氧化屏障膜之第三道 O:\84\84448.DOC 587329 工序；在該第一層間絕緣膜之上，形成包括該氧化屏障膜 全表面之第二層間絕緣膜後，在形成之第二層間絕緣膜之 上露出該氧化屏障膜之開口部分之第四道工序；在該第二 層間絕緣膜之上，通過在該開口部分之底面及壁面上沉積 · 導電性膜，形成在此氧化屏障膜之上併與其連接之由該導 - 電性膜形成之有底筒狀之下部電極之第五道工序；在除去 該第二層間絕緣膜露出該下部電極後，沿著露出之該下部 電極之内壁面及外壁面形成電容絕緣膜之第六道工序；在 該電容絕緣膜之上，併沿此電容絕緣膜形成之上部電極之 癱 第七道工序。 28 一種半導體裝置之製造方法，其特徵為： 包括，在半導體區域之上形成第一層間絕緣膜之第一道 工序，在孩第一層間絕緣膜之上形成與該半導體區域相連 之導電性插塞之第二道工序；在該第一層間絕緣膜之上， 形成有覆盍該導電性插塞之導電性氧化屏障膜之第三道 工序；在該第一層間絕緣膜之上，形成包括該氧化屏障膜 全表面（第二層間絕緣膜後，在形成之第二層間絕緣膜之籲 上露出該氧化屏障膜之開口部分之第四道工序；在該第二 層間絕緣膜之該開口部分之底面及壁面之i，形成有底筒 狀之疋形膜之第五道工序；除去該第二層間絕緣膜露出定 形膜之外壁面後，沿著露出之該定形膜之内壁面和外壁面 形成< 同時，也使其端部與該氧化屏障膜連接之下部電極 _ 之第六道工序；在下部電極之上，沿著露出之該下部隸 形成電容絕緣膜之第七道工序；在該電容絕緣膜之上，併 O:\84\84448.DOC -8 - 587329 沿此電容絕緣膜形成之上部電極之第八道工序。 29. 如申請範圍第28項之半導體裝置之製造方法，其特徵為： 該定形膜用金屬氧化物製成。 30. 如申請範圍第14〜29項之任一半導體裝置之製造方法，其 特徵為： 該電容絕緣膜用強鐵電體或者高鐵電體製成。 O:\84\84448.DOC -9-
TW092106929A 2002-03-28 2003-03-27 Semiconductor device and method for fabricating the same TW587329B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002091298A JP2003289134A (ja) 2002-03-28 2002-03-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200305999A TW200305999A (en) 2003-11-01
TW587329B true TW587329B (en) 2004-05-11

Family

ID=28449589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106929A TW587329B (en) 2002-03-28 2003-03-27 Semiconductor device and method for fabricating the same

Country Status (6)

Country Link
US (2) US6831323B2 (zh)
EP (1) EP1353370A3 (zh)
JP (1) JP2003289134A (zh)
KR (1) KR100934066B1 (zh)
CN (1) CN100552954C (zh)
TW (1) TW587329B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
CN1525553A (zh) * 2003-02-26 2004-09-01 ���µ�����ҵ��ʽ���� 半导体装置的制造方法
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
JP2005191534A (ja) * 2003-12-05 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005217189A (ja) * 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 容量素子及びその製造方法
JP3935475B2 (ja) 2004-03-18 2007-06-20 松下電器産業株式会社 半導体装置及びその製造方法
KR100601953B1 (ko) * 2004-05-03 2006-07-14 삼성전자주식회사 메모리 소자의 캐패시터 및 그 제조 방법
JP4653426B2 (ja) 2004-06-25 2011-03-16 セイコーエプソン株式会社 半導体装置
EP1628327A2 (en) * 2004-08-20 2006-02-22 Matsushita Electric Industrial Co., Ltd. Dielectric memory device and method for fabricating the same
JP4375561B2 (ja) * 2004-12-28 2009-12-02 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP4766924B2 (ja) * 2005-05-30 2011-09-07 パナソニック株式会社 半導体記憶装置及びその製造方法
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4711063B2 (ja) * 2005-09-21 2011-06-29 セイコーエプソン株式会社 半導体装置
JP4557903B2 (ja) * 2006-02-10 2010-10-06 パナソニック株式会社 半導体装置及びその製造方法
JP4884104B2 (ja) * 2006-06-29 2012-02-29 富士通セミコンダクター株式会社 キャパシタを含む半導体装置及びその製造方法
US8344438B2 (en) * 2008-01-31 2013-01-01 Qimonda Ag Electrode of an integrated circuit
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
KR20170121335A (ko) * 2011-12-30 2017-11-01 인텔 코포레이션 반도체 구조물
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9219225B2 (en) * 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) * 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
DE102016125686A1 (de) * 2016-12-23 2018-06-28 Infineon Technologies Ag Halbleiteranordnung mit einer dichtstruktur
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
CN110875316B (zh) * 2018-08-31 2023-08-08 华邦电子股份有限公司 存储器装置及其制造方法
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11917806B2 (en) * 2021-08-12 2024-02-27 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US37624A (en) * 1863-02-10 Improvement in sewing-machines
JP3197064B2 (ja) * 1992-07-17 2001-08-13 株式会社東芝 半導体記憶装置
KR960006344B1 (ko) * 1992-10-24 1996-05-13 현대전자산업주식회사 표면적이 극대화된 전하저장전극 도전층 형성방법
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US20020165615A1 (en) * 1996-03-01 2002-11-07 Marc Abouaf Metal-backed acetabular component of a hip joint prosthesis having a zirconia-toughened alumina insert
JP2917912B2 (ja) 1996-06-07 1999-07-12 日本電気株式会社 半導体記憶装置およびその製造方法
DE19705352A1 (de) * 1997-02-12 1998-08-20 Siemens Ag Herstellverfahren für eine erhabene Kondensatorelektrode
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
US6392264B2 (en) * 1997-07-08 2002-05-21 Hideki Takeuchi Semiconductor memory device and method of producing the same
KR100269310B1 (ko) * 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
JPH11265984A (ja) 1998-03-17 1999-09-28 Sony Corp 半導体装置の製造方法
JPH11307735A (ja) 1998-04-22 1999-11-05 Sharp Corp 半導体メモリ素子の製造方法
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6239481B1 (en) * 1998-06-05 2001-05-29 Advanced Micro Devices, Inc. Device for removing a flip chip die from packaging
JP2000022109A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置およびその製造方法
JP4809961B2 (ja) * 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
JP2000068471A (ja) 1998-08-19 2000-03-03 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
DE19842684C1 (de) * 1998-09-17 1999-11-04 Siemens Ag Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
US6281535B1 (en) 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
JP2000228506A (ja) 1999-02-09 2000-08-15 Nec Corp 半導体装置及び半導体装置の製造方法
US6421223B2 (en) * 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
JP3415478B2 (ja) * 1999-04-30 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
JP2001077326A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2001085640A (ja) 1999-09-13 2001-03-30 Sony Corp 半導体装置およびその製造方法
JP2001223345A (ja) 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
KR100323723B1 (ko) * 2000-01-17 2002-02-19 박종섭 반도체 소자의 캐패시터 제조방법
JP3914681B2 (ja) 2000-03-08 2007-05-16 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP3468200B2 (ja) 2000-03-15 2003-11-17 株式会社日立製作所 半導体装置
DE10022655C2 (de) 2000-04-28 2002-03-07 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorstrukturen
JP4001707B2 (ja) 2000-06-20 2007-10-31 富士通株式会社 半導体装置の製造方法
JP3895099B2 (ja) 2000-08-10 2007-03-22 富士通株式会社 半導体装置及びその製造方法
JP2002057299A (ja) 2000-08-14 2002-02-22 Toshiba Corp 半導体装置及びその製造方法
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP2002076293A (ja) 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
JP2002076290A (ja) 2000-09-04 2002-03-15 Toshiba Corp 半導体メモリ装置
DE10053171C2 (de) * 2000-10-26 2003-02-06 Infineon Technologies Ag Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법

Also Published As

Publication number Publication date
US6831323B2 (en) 2004-12-14
CN1449045A (zh) 2003-10-15
KR20030078725A (ko) 2003-10-08
US20050101085A1 (en) 2005-05-12
JP2003289134A (ja) 2003-10-10
EP1353370A2 (en) 2003-10-15
TW200305999A (en) 2003-11-01
EP1353370A3 (en) 2009-09-16
KR100934066B1 (ko) 2009-12-24
CN100552954C (zh) 2009-10-21
US7268036B2 (en) 2007-09-11
US20030183936A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
TW587329B (en) Semiconductor device and method for fabricating the same
JP3485690B2 (ja) 半導体装置のキャパシタ及びその製造方法
JP3976462B2 (ja) 半導体装置の製造方法
US7888231B2 (en) Method for fabricating a three-dimensional capacitor
US6559025B2 (en) Method for manufacturing a capacitor
TW591791B (en) Semiconductor device
JP4743371B2 (ja) キャパシタ電極と接するプラグを有する半導体素子及びその製造方法
US8570706B2 (en) Tantalum-based electrode stack
JP4286439B2 (ja) 半導体装置の製造方法
US7102189B2 (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
KR100219506B1 (ko) 반도체장치의 커패시터 제조방법
JP2004152864A (ja) 半導体装置
TW448559B (en) Semiconductor capacitor and its manufacturing method
JP2003188283A (ja) 金属−絶縁体−金属キャパシタ及びその製造方法
KR100624326B1 (ko) 반도체장치의 커패시터 제조방법
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
KR100520447B1 (ko) 반도체 소자의 캐패시터 형성방법
JP3588609B2 (ja) 半導体装置の製造方法
JP2005064466A (ja) 半導体装置及びその製造方法
JP2007329232A (ja) 誘電体メモリ及びその製造方法
JP2001267529A (ja) 半導体装置およびその製造方法
KR20040051070A (ko) 금속 스토리지 노드를 갖는 반도체 소자의 제조방법
KR100226487B1 (ko) 커패시터 및 그의 제조방법
JP2004140410A (ja) 半導体装置及びその製造方法