CN100552954C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100552954C
CN100552954C CNB031079156A CN03107915A CN100552954C CN 100552954 C CN100552954 C CN 100552954C CN B031079156 A CNB031079156 A CN B031079156A CN 03107915 A CN03107915 A CN 03107915A CN 100552954 C CN100552954 C CN 100552954C
Authority
CN
China
Prior art keywords
mentioned
interlayer dielectric
film
lower electrode
oxidation barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031079156A
Other languages
English (en)
Other versions
CN1449045A (zh
Inventor
伊东丰二
藤井英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1449045A publication Critical patent/CN1449045A/zh
Application granted granted Critical
Publication of CN100552954C publication Critical patent/CN100552954C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置及其制造方法，为达到可缩小包括电容元件的半导体装置的每一个电容元件的面积的目的。还有，由下部电极(16)、电容绝缘膜(17)及上部电极(18)组成的电容元件(19)，设置在MOS晶体管(30)的源扩散区域(30a)上的导电性插塞(13)的更上一层。再有，电容绝缘膜(17)是沿着设置在第二层间绝缘膜(15)上露出化化阻挡膜(14)的开口部分(15a)的底面和侧壁形成的，其结果是在电容绝缘膜(17)上形成沿导电性插塞(13)的贯通方向弯曲的弯曲部分(17a)。

Description

半导体装置及其制造方法
技术领域
本发明涉及电容元件，特别是包括使用强铁电体、或者是高铁电体作为电容绝缘膜的电容元件的半导体装置及其制造方法。
背景技术
强铁电体或者是高铁电体，因为由磁滞(hysteresis)特性引起的残留分极或是高比介电率，在不易消失的存储器或者是动态随机存储装置(DRAM)方面，代替用氧化硅或者是氮化硅作为电容绝缘膜的电容元件的半导体装置是可能的。
以下，参照图说明以前的使用强铁电体或者是高铁电体作为电容绝缘膜的半导体装置的制造方法。
首先，如图19(a)所示，通过在硅制半导体基板101上有选择的形成元件分离膜102，划分出晶体管形成区域103。其后，在各划分的晶体管形成区域103上形成MOS晶体管104。
接下来，如图19(b)所示，堆积氧化硅的第一层间绝缘膜105，平整其上面。其后，在平整后的第一层间绝缘膜105上，用喷涂法，堆积白金的下部电极形成膜，接下来，在下部电极形成膜上，用旋转(spin on)法，形成包含锶(Sr)、铋(Bi)及钽(Ta)等的强铁电体膜。结晶强铁电体膜后，在强铁电体膜上，再次用喷涂法，堆积白金的上部电极形成膜。其后，对上部电极形成膜，强铁电体膜及下部电极形成膜依次进行干蚀刻，在层间绝缘膜105中的元件分离膜102上侧，在下部电极形成膜、强铁电体膜及上部电极形成膜上形成下部电极106、电容绝缘膜107及上部电极108的图案，形成由下部电极106、电容绝缘膜107及上部电极108形成的电容元件19。
接下来，如图19(c)所示，在半导体基板101的整表面上，堆积由氧化硅形成的第二层间绝缘膜110，在堆积成的第二层间绝缘膜110上形成，露出上部电极108的第一导电性插塞110a，露出MOS晶体管104的扩散区域的第二导电性插塞110b。
接下来，如图19(d)所示，在第二层间绝缘膜110上包含各导电性插塞110a、110b的全表面上，堆积以铝为主要成分的金属层，对堆积成的金属膜进行制图，由金属膜形成配线111。其后，形成其他的配线层及绝缘保护膜等。
(发明所要解决的课题)
可是，上述从前的半导体装置的制造方法，是在晶体管形成区域103相邻的元件分离膜102上形成电容元件109的。
在这基础上，电容元件109是沿着半导体基板101的主面方向延伸，也就是呈两维平面形(planar)，所以，为确保所规定的电容量，电容元件109向基板面的投影面积增大，其结果，缩小MOS晶体管104及配线111范围的效果极小。
为此，在具有使用了强铁电体或者是高铁电体的电容绝缘膜107的电容元件109的半导体装置中，每一个电容元件，特别是半导体存储装置中的单位元件的面积无法缩小。
发明内容
本发明，解决了上述以前的问题，其目的是可以做到缩小具有电容元件的半导体装置的一个电容元件的面积。
(解决课题的方法)
为达到上述目的，本发明在导电性插塞上堆积氧化阻挡膜、下部电极及电容绝缘膜的同时，使电容绝缘膜具有在导电性插塞的贯通方向弯曲的弯曲部分的构成。
具体的讲，本发明所涉及的第一半导体装置，具有：贯通于绝缘膜的导电性插塞；在绝缘膜上与导电性插塞电连接，且以覆盖导电性插塞的形式形成的导电性氧化阻挡膜；形成在氧化阻挡膜上面，并与氧化阻挡膜相连的下部电极；在下部电极上，并沿下部电极形成的电容绝缘膜；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极。且，电容绝缘膜具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
根据第一半导体装置的做法，如与在基板上形成的晶体管取触点的导电性插塞上介于氧化阻挡膜形成的下部电极，沿着这个下部电极各自形成了电容绝缘膜及上部电极。也就是，因为由下部电极、电容绝缘膜及上部电极形成的电容元件介于导电性插塞形成在晶体管的上方，所以由电容元件和晶体管形成的单元单位面积变小。而且，因为电容绝缘膜具有沿导电性插塞贯通方向弯曲的弯曲部分，所以，电容绝缘膜的一部分成为几乎与基板垂直的面。因此，由于电容绝缘膜具有一部分与基板垂直的表面，电容绝缘膜向基板面的投影面积就缩小，所以，单元面积也就进一步缩小。还有，在下部电极和导电性插塞之间介入了氧化阻挡膜，所以，不会因为构成电容绝缘膜的氧原子而氧化导电性插塞。
本发明所涉及的第二半导体装置，具有：贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在第一层间绝缘膜上与导电性插塞电连接，且以覆盖导电性插塞的形式形成平板状的导电性氧化阻挡膜；形成在第一层间绝缘膜上，有露出氧化阻挡膜的开口部分的第二层间绝缘膜；在第二层间绝缘膜上沿开口部分的底面及侧面形成的，并与氧化阻挡膜相连的下部电极；在下部电极上，沿下部电极形成的电容绝缘膜；在电容绝缘膜上，沿这个电容绝缘膜形成的上部电极。且，电容绝缘膜，位于开口部分壁面上的部分和底面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
根据第二半导体装置的做法，堆积了导电性插塞、氧化阻挡膜和下部电极堆积膜，与氧化阻挡膜相连的下部电极，在第二层间绝缘膜上沿着开口部分的底面及壁面形成，还有，因为电容绝缘膜沿着下部电极而形成，所以，在位于开口部分壁面部分和底面部分的连接部分，形成了沿导电性插塞的贯通方向弯曲的弯曲部分。也就是，电容绝缘膜的一部分几乎与基板面垂直，所以可以得到与第一半导体装置同样的效果。
第二半导体装置，最好的是在开口部分的底面及侧面和下部电极之间，再设置对第二层间绝缘膜提高贴紧性的贴紧膜。
还有，第二半导体装置，最好的是在开口部分的壁面和下部电极之间，再设置对第二层间绝缘膜提高贴紧性的贴紧膜。
这种情况下，贴紧膜最好的是由金属氧化物形成。
本发明所涉及的第三半导体装置，具有：贯通于形成在基板上的绝缘膜的导电性插塞；在层间绝缘膜上与导电性插塞电连接，且以覆盖导电性插塞的形式形成的导电性氧化阻挡膜；形成在氧化阻挡膜上面，并与氧化阻挡膜相连，且以覆盖这个氧化阻挡膜的形式形成的，膜厚较厚的凸起状下部电极；形成在下部电极的上面及外侧面上的电容绝缘膜；并在电容绝缘膜上，沿这个电容绝缘膜形成的上部电极。电容绝缘膜，位于下部电极上面的部分和外侧面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
根据第三半导体装置的做法，堆积了导电性插塞、氧化阻挡膜和下部电极的堆积膜，因为电容绝缘膜形成在膜厚较厚的下部电极的上面及侧面，所以，位于下部电极上面部分和侧面部分的连接部分，形成沿导电性插塞的贯通方向弯曲的弯曲部分。也就是，电容绝缘膜的一部分几乎与基板面垂直，所以可以得到与第一半导体装置同样的效果。
本发明所涉及的第四半导体装置，具有：贯通于形成在基板上的绝缘膜的导电性插塞；在层间绝缘膜上与导电性插塞电连接，且以覆盖导电性插塞的形式形成的导电性氧化阻挡膜；形成在氧化阻挡膜上面，膜厚较厚的由绝缘性材料构成的底膜；形成在底膜的上面及侧面，其端部与氧化阻挡膜相连的下部电极；在下部电极上并沿着该下部电极形成的电容绝缘膜；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极。电容绝缘膜，位于下部电极上面的部分和侧面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
根据第四半导体装置的做法，堆积了导电性插塞、氧化阻挡膜和下部电极的堆积膜，端部与氧化阻挡膜连接的下部电极形成在膜厚较厚的底膜的上面及侧面。还有，因为电容绝缘膜是沿着下部电极形成的，所以，在位于底膜上面部分和侧面部分的连接部分上，形成了沿导电性插塞的贯通方向弯曲的弯曲部分。也就是，电容绝缘膜的一部分几乎与基板面垂直，所以可以得到与第一半导体装置同样的效果。
第四半导体装置，形成在底膜和下部电极之间，最好的是再设置提高下部电极与底膜贴紧性的贴紧膜。
在这种情况下，最好的是用金属氧化物形成贴紧膜。
本发明所涉及的第五半导体装置，具有：贯通于形成在基板上的绝缘膜的导电性插塞；在层间绝缘膜上与导电性插塞电连接，且以覆盖导电性插塞的形式形成平板状的导电性氧化阻挡膜；形成在氧化阻挡膜上面，与氧化阻挡膜连接的有底筒状形下部电极；在下部电极上，沿着其底面、内壁面及外壁面形成的电容绝缘膜；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极。上述氧化阻挡膜不与上述上述电容绝缘膜接触，电容绝缘膜，至少在位于下部电极上面的部分和侧面上的部分相互连接，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
根据第五半导体装置的做法，堆积了导电性插塞、氧化阻挡膜和下部电极的堆积层，电容绝缘膜，是在连接氧化阻挡膜的有底筒状形下部电极上沿着其底面、内壁面及外壁面形成的。因此，电容绝缘膜，至少在位于下部电极底面上部分和内壁面部分的连接部分上，形成了沿导电性插塞的贯通方向弯曲的弯曲部分。也就是，电容绝缘膜的一部分几乎与基板面垂直，所以可以得到与第一半导体装置同样的效果。而且，因为下部电极为有底筒状形，增大了下部电极和上部电极的相对面积，所以电容明显增大。
本发明所涉及的第六半导体装置，具有：贯通于形成在基板上的绝缘膜的导电性插塞；在层间绝缘膜上与导电性插塞电连接，且以覆盖导电性插塞的形式形成的导电性氧化阻挡膜；形成在氧化阻挡膜上的有底筒状形定形膜；在定形膜上，沿其底面、内壁面及外壁面形成的，其端部与氧化阻挡膜相连的下部电极；在下部电极上，沿着这个下部电极形成的电容绝缘膜；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极。电容绝缘膜，至少在位于定形膜的底面部分和内壁面部分相互连接，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
根据第六半导体装置的做法，堆积了导电性插塞、氧化阻挡膜和下部电极的堆积层，端部与氧化阻挡膜相连的下部电极，沿着在氧化阻挡膜上形成的有底筒状形定形膜的底面、内壁面及外壁面形成。还有，电容绝缘膜，是沿着下部电极形成的，因此，电容绝缘膜至少在位于定形膜底面上部分和内壁面部分的连接部分上，形成了沿导电性插塞的贯通方向弯曲的弯曲部分。也就是，电容绝缘膜的一部分几乎与基板面垂直，所以可以得到与第一半导体装置同样的效果。而且，因为使用了有底筒状形定形膜，所以在增大了电容的同时，下部电极的形状也得到安定。
在这种情况下，最好的是用金属氧化物形成定形膜。
还有，第一～第六半导体装置中，电容绝缘膜最好的是强铁电体或者是高铁电体。
本发明所涉及的第一半导体装置的制造方法，包括：在半导体区域上形成第一层间绝缘膜的第一道工序；在第一层间绝缘膜上形成与半导体区域相连的导电性插塞的第二道工序；在第一层间绝缘膜上，以覆盖导电性插塞的形式形成平板状的导电性氧化阻挡膜的第三道工序；在第一层间绝缘膜上，形成有露出氧化阻挡膜的开口部分的第二层间绝缘膜的第四道工序；在第二层间绝缘膜的开口部分的底面及侧壁面上，形成连接氧化阻挡膜形式的下部电极的第五道工序；在下部电极上，并沿这个下部电极形成电容绝缘膜的第六道工序；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第七道工序。
根据第一半导体装置制造方法的做法，以覆盖导电性插塞的形式形成导电性氧化阻挡膜后，在第二层间绝缘膜上形成露出氧化阻挡膜的开口部分。其后，在第二层间绝缘膜的开口部分的底面及侧壁面上，以连接氧化阻挡膜的形式形成下部电极，接下去，在下部电极上以沿着这个下部电极的形式形成上部电极。由此，因为电容绝缘膜的一部分，第二层间绝缘膜的开口部分的侧壁上的部分几乎与基板垂直，所以在确保电容量的同时，可缩小电容绝缘膜在基板面上的投影面积。还有，因为下部电极形成在第二层间绝缘膜上的开口部分的底面及侧壁面上，所以缩小这个下部电极的膜厚就变得容易，确实可以增大下部电极的表面积。还有，因为氧化阻挡膜是分离于下部电极独立形成的，可以形成膜厚较厚的氧化阻挡膜，在电容绝缘膜上使用强铁电体或者是高铁电体的情况下，膜厚在进行热处理结晶强铁电体等时，不必担心导电性插塞被氧化。
在第一半导体装置的制造方法中，第五道工序，最好的是还包括如用化学机械研磨法或是干蚀刻法除去下部电极中位于第二层间绝缘膜上的部分的工序。
第一半导体装置的制造方法，最好的是还有在第四道工序和第五道工序之间，在第二层间绝缘膜的开口部分的底面及侧壁面上，与氧化阻挡膜相连，形成提高下部电极与第二层间绝缘膜的贴紧性的贴紧膜的工序。
还有，第一半导体装置的制造方法，最好的是还有在第四和第五道工序之间，在第二层间绝缘膜的开口部分的侧壁面上，形成提高下部电极对第二层间绝缘膜的贴紧性的贴紧膜的工序。
这种情况下，贴紧膜最好的是用金属氧化物形成。
本发明所涉及的第二半导体装置的制造方法，包括：在半导体区域上形成第一层间绝缘膜的第一道工序；在第一层间绝缘膜上，形成与半导体区域相连的导电性插塞的第二道工序；在第一层间绝缘膜上，形成有露出导电性插塞的第一开口部分的第二层间绝缘膜的第三道工序；在第一层间绝缘膜上，以填充的形式形成导电性氧化阻挡膜的第四道工序；在第二层间绝缘膜上，形成有露出氧化阻挡膜的第二开口部分的第三层间绝缘膜的第五道工序；在第三层间绝缘膜中第二开口部分的底面及壁面上，以连接氧化阻挡膜的形式形成下部电极的第六道工序；在下部电极上，并沿这个下部电极形成电容绝缘膜的第七道工序；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第八道工序。
根据第二半导体装置制造方法的做法，在得到与第一半导体装置同样效果的基础上，因为是以在第二绝缘膜的第一开口部分填充的形式形成氧化阻挡膜的，所以，即便氧化阻挡膜是由不易蚀刻的材料形成，氧化阻挡膜的形成也会变得容易。而且，因为增厚氧化阻挡膜的厚度也变得容易了，所以，确实可以提高屏障特性。
在第二半导体装置的制造方法中，第六工序，最好的是包括除去下部电极中位于第三层间绝缘膜上的部分的工序。
第二半导体装置的制造方法，最好还有在第五和第六道工序之间的，第三层间绝缘膜的第二开口部分的底面及侧壁面上形成连接氧化阻挡膜，提高下部电极与第三层间绝缘膜的贴紧性的贴紧膜的工序。
还有，第二半导体装置的制造方法，最好还有在第五和第六道工序之间的，第三层间绝缘膜中第二开口部分的侧壁面上形成提高对下部电极的第三层间绝缘膜贴紧性的贴紧膜工序。
这种情况下，贴紧膜最好的是用金属氧化物形成。
本发明所涉及的第三半导体装置的制造方法，包括：在半导体区域上形成第一层间绝缘膜的第一道工序；在第一层间绝缘膜上形成与半导体区域相连的导电性插塞的第二道工序；在第一层间绝缘膜上，形成有覆盖导电性插塞的导电性氧化阻挡膜的第三道工序；在第一层间绝缘膜上，以从第二层间绝缘膜露出氧化阻挡膜的形式形成第二层间绝缘膜的第四道工序；在露出的氧化阻挡膜上，形成膜厚较厚的凸起状下部电极的第五道工序；在下部电极的上面及侧面上形成电容绝缘膜的第六道工序；在电容绝缘膜上，并沿这个电容绝缘膜形成上部电极的第七道工序。
根据第三半导体装置制造方法的做法，在露出的氧化阻挡膜上，形成膜厚较厚的下部电极。其后，因为在下部电极的上面及侧面上形成电容绝缘膜，所以，电容绝缘膜的一部分，下部电极侧壁上的部分几乎与基板垂直，所以在确保电容量的同时，可以缩小电容元件向基板的投影面积。还有，因为在氧化阻挡膜形成后才形成膜厚较厚的下部电极，与氧化阻挡膜和下部电极同时形成的情况相比，加工变得容易。还有，因为是以从第二绝缘膜露出氧化阻挡膜的形式形成第二层间绝缘膜，所以，在下部电极的周围存在第二层间绝缘膜。其结果，即便是需要大于氧化阻挡膜的面积，可以在第二层间绝缘膜上形成突出于第二层间绝缘膜的下部电极，所以合对氧化阻挡膜与下部电极的位置就变得容易了。
本发明所涉及的第四半导体装置的制造方法，包括：在半导体区域上形成第一层间绝缘膜的第一道工序；在第一层间绝缘膜上形成与半导体区域相连的导电性插塞的第二道工序；在第一层间绝缘膜上，形成有覆盖导电性插塞的导电性氧化阻挡膜的第三道工序；在第一层间绝缘膜上，以从第二层间绝缘膜露出氧化阻挡膜的形式形成第二层间绝缘膜的第四道工序；在露出的氧化阻挡膜上，形成膜厚较厚的底膜的第五工序；在底膜的上面及侧面上，以端部连接氧化阻挡膜的形式形成下部电极的第六道工序；在下部电极上，并沿这个下部电极形成电容绝缘膜的第七道工序；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第八道工序。
根据第四半导体装置制造方法的做法，在得到与第三半导体装置同样效果的基础上，取代加厚下部电极自身膜厚的做法，采取了使用厚膜的下部电极底膜的做法，下部电极就可以选用更容易加工的材料，提高了成品率。
第四半导体装置的制造方法，最好的是还有在第五和第六道工序之间，在底膜的表面上，形成提高下部电极与底膜的贴紧性的贴紧膜的工序。
本发明所涉及的第五半导体装置的制造方法，包括：在半导体区域上形成第一层间绝缘膜的第一道工序；在第一层间绝缘膜上形成与半导体区域相连的导电性插塞的第二道工序；在第一层间绝缘膜上，形成有覆盖导电性插塞的导电性氧化阻挡膜的第三道工序；在第一层间绝缘膜上，形成包括氧化阻挡膜全面的第二层间绝缘膜后，在形成的第二层间绝缘膜上露出氧化阻挡膜的开口部分的第四道工序；在第二层间绝缘膜上，通过在开口部分的底面及壁面上堆积导电性膜，形成在这个氧化阻挡膜上并与其连接的导电性膜形成的有底筒状形的下部电极的第五道工序；在除去第二层间绝缘膜露出下部电极后，沿着露出的下部电极的内壁面及外壁面形成电容绝缘膜的第六道工序；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第七道工序。
根据第五半导体装置制造方法的做法，在氧化阻挡膜上形成与这个氧化阻挡膜连接的，且由导电性膜形成的有底筒状形下部电极后，形成了沿露出的下部电极的内壁面及外壁面的电容绝缘膜，所以，电容绝缘膜的一部分，即下部电极的内壁面及外壁面上的部分几乎和基板面垂直，这样，在明显增大电容量的基础上，也可缩小电容元件在基板面上的投影面积。
本发明所涉及的第六半导体装置的制造方法，包括：在半导体区域上形成第一层间绝缘膜的第一道工序；在第一层间绝缘膜上形成与半导体区域相连的导电性插塞的第二道工序；在第一层间绝缘膜上，形成有覆盖导电性插塞的导电性氧化阻挡膜的第三道工序；在第一层间绝缘膜上，形成包括氧化阻挡膜全面的第二层间绝缘膜后，在形成的第二层间绝缘膜上露出氧化阻挡膜的开口部分的第四道工序；在第二层间绝缘膜的开口部分的底面及壁面上，形成有底筒状形的定形膜的第五道工序；除去第二层间绝缘膜露出定形膜的外壁面后，沿着露出的定形膜的内壁面和外壁面形成的同时，也使其端部与氧化阻挡膜连接的下部电极的第六道工序；在下部电极上，沿着露出的下部电极形成电容绝缘膜的第七道工序；在电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第八道工序。
根据第六半导体装置制造方法的做法，在能得到与第五半导体装置制造方法相同的效果的基础上，代替有底筒状形下部电极，采用了其他材料形成的定形膜，所以，可以防止有底筒状形体的形状变化。
在第六半导体装置制造方法中，定形膜最好的是用金属氧化物形成。
在第一～第六的半导体装置制造方法中，电容绝缘膜最好的是用强铁电体或是高铁电体形成。
附图说明
图1是表示本发明的第一实施方式所涉及的半导体装置的构成断面图。
图2(a)～图2(d)是表示第一实施方式所涉及的半导体装置的第一制造方法工序的构成断面图。
图3(a)～图3(d)是表示第一实施方式所涉及的半导体装置的第二制造方法工序的构成断面图。
图4(a)～图4(d)是表示第一实施方式所涉及的半导体装置的第一制造方法的一个变形例工序的构成断面图。
图5是表示第二实施方式所涉及的半导体装置的构成断面图。
图6(a)～图6(d)是表示第二实施方式所涉及的半导体装置的制造方法工序的构成断面图。
图7是表示第二实施方式的一个变形例所涉及的半导体装置的构成断面图。
图8(a)～图8(d)是表示第二实施方式的一变形例所涉及的半导体装置的制造方法工序的构成断面图。
图9是表示第三实施方式所涉及的半导体装置的构成断面图。
图10(a)～图10(d)是表示第三实施方式所涉及的半导体装置的制造方法工序的构成断面图。
图11是表示第四实施方式所涉及的半导体装置的构成断面图。
图12(a)～图12(d)是表示第四实施方式所涉及的半导体装置的制造方法工序的构成断面图。
图13是表示第四实施方式的一变形例所涉及的半导体装置的构成断面图。
图14(a)～图14(d)是表示第四实施方式的一变形例所涉及的半导体装置的制造方法工序的构成断面图。
图15是表示第五实施方式所涉及的半导体装置的构成断面图。
图16(a)～图16(d)是表示第五实施方式所涉及的半导体装置的制造方法工序的构成断面图。
图17是表示第六实施方式所涉及的半导体装置的构成断面图。
图18(a)～图18(d)是表示第六实施方式所涉及的半导体装置的制造方法工序的构成断面图。
图19(a)～图19(d)是表示以前的半导体装置的制造方法工序的构成断面图。
(符号说明)
半导体基板
STI膜
第一层间绝缘膜
导电性插塞
氧化阻挡膜
第二层间绝缘膜
15a开口部分
下部电极
16A下部电极
16B下部电极
16C下部电极
电容绝缘膜
17a弯曲部分
上部电极
电容元件
第二层间绝缘膜
20a第一开口部分
第三层间绝缘膜
21a第二开口部分
贴紧膜
贴紧膜
底膜
贴紧膜
定形膜
MOS晶体管
30a源扩散区域
具体实施方式
(第一实施方式)
关于本发明的第一实施方式，参照图面进行说明。
图1表示本发明的第一实施方式所涉及的半导体装置的构成断面。
如图1所示，在硅(Si)制半导体基板10中通过浅沟分离(STI：ShallowTrench Isolate)膜11划分的元件形成区域上，形成了MOS晶体管30。且，尽管在此只表示了一个元件的形成区域，但在半导体基板10上包含了复数个元件形成区域。在以下的各个实施方式中也是一样。
在包含有MOS晶体管30的半导体基板10上，形成有膜厚约500nm的，由氧化硅(SiO2)形成的第一层间绝缘膜12。
第一层间绝缘膜12上，形成了由厚度约为10nm的钛(Ti)和厚度约为20nm的氮化钛(TiN)堆积而成的屏障(barrier)层(图中未示)的下部用钨(W)形成的导电性插塞13，并使其和MOS晶体管30的源扩散区域30a相连。
在导电性插塞13上，形成了与这个导电性插塞13电连接，且覆盖着导电性插塞13的导电性氧化阻挡膜14。氧化阻挡膜14，是由从下按顺序堆积了各个厚度约为50nm的氮铝化钛(TiAlN)层、铱(Ir)层和氧化铱(IrO2)层所构成。
在第一层间绝缘膜12上，形成了由膜厚约为50nm的氧化硅形成的，露出在氧化阻挡膜14中且具有开口部分15a的第二层间绝缘膜15。
露出在开口部分15a的侧壁及底部的氧化阻挡膜14上，形成了由厚度约为50nm的白金(Pt)形成的下部电极16。
下部电极16上，沿着下部电极16形成由在50nm中包含有锶(Sr)、铋(Bi)、钽(Ta)及铌(Nb)的铋层状钙钛矿(perovskite)型氧化物的强铁电体形成的电容绝缘膜17。在电容绝缘膜17上，沿着电容绝缘膜17形成厚度约为50nm白金(Pt)形成的上部电极18。
如此，第一实施方式所涉及的电容元件19，由下部电极16、电容绝缘膜17及上部电极18组成，设置在MOS晶体管30的源扩散区域30a上的导电性插塞13的更上层。由此，可以缩小由电容元件和晶体管组成的单元。
在这基础上，因为电容绝缘膜17是沿着设置在第二层间绝缘膜15上露出氧化阻挡膜14的开口部分15a的底面和侧壁形成的，所以在电容绝缘膜17上形成沿导电性插塞13的穿通方向弯曲的弯曲部分17a。由于这个弯曲部分17a，电容绝缘膜17的一部分具有与基板面垂直的面，在确保所定电容的同时，向电容绝缘膜17的基板的投影面积，也就是可以进一步缩小单元的单位面积。
且，第一层间绝缘膜12和第二层间绝缘膜15，取代氧化硅，使用添加比其介电率小的氟(F)的氧化硅(FSG)等，具有绝缘性的材料即可。
还有，导电性插塞13并不只限于钨，多晶硅等有导电性的材料即可。
还有，下部电极16及上部电极18，不限于白金，只要在高温的氧环境下可以维持导电性的材料即可。
还有，电容绝缘膜17，最好的是由强铁电体形成的金属氧化物或者是高铁电体形成的金属氧化物。
(第一实施方式的第一制造方法)
下面，参照图面说明如上所述构成的半导体装置的第一制造方法。
图2(a)～图2(d)表示第一实施方式所涉及的半导体装置的第一制造方法工序构成断面。
首先，如图2(a)所示，在半导体基板10的主面上，有选择的形成STI膜11，在主面上划分出复数个元件形成区域。其后，在各元件形成区域上形成MOS晶体管30，然后在包括所形成的MOS晶体管30在内的半导体基板10上面上，用化学气相堆积(CVD)堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨(CMP)平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。接下来，再使用平板印刷术(lithography)及干蚀刻法(dry etching)，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口(contacthole)。再下面，用喷涂法(sputter)或者是化学气相堆积法，在包含接触空穴开口的第一层间绝缘膜12上形成由堆积厚度各为10nm的钛和20nm的氮化钛而成的阻挡膜(图中未示)。接下来，用化学气相堆积法，在填充阻挡膜上的接触空穴开口的同时堆积厚度为500nm的白金金属膜。其后，用化学机械研磨法，通过除去第一层间绝缘膜12上部的阻挡膜及金属膜，在接触空穴开口内形成由阻挡膜和金属膜形成的导电性插塞13。
接下来，如图2(b)所示，用喷涂法，在含有导电性插塞13的第一层间绝缘膜12上，依次堆积厚度均为50nm的氮铝化钛(TiAlN)层、铱(Ir)层和氧化铱(IrO2)层，形成氧化屏障形成膜。接下来，对于氧化屏障形成膜，通过平板印刷术及干蚀刻法，在含有导电性插塞13的区域内形成图案，由氧化屏障形成膜形成氧化阻挡膜14。
接下来，如图2(c)所示，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为1000nm的由氧化硅形成的第二层间绝缘膜15。其后，用化学机械研磨法，平整堆积的第二层间绝缘膜15的上面使其成为厚度为500nm。接下去，使用平板印刷术及干蚀刻法，在第二层间绝缘膜15形成露出氧化阻挡膜14的开口部分15a，其后，用喷涂法或是化学气相堆积法，在包含开口部分15a的第二层间绝缘膜15上，堆积膜厚约为50nm白金下部电极形成膜。接下去，用平板印刷术及干蚀刻法，对堆积成的下部电极形成膜，使其至少在开口部分15a的底部及侧壁可以保留的形式形成图案，由下部电极形成膜形成下部电极16。
接下来，如图2(d)所示，用化学气相堆积法，在包含下部电极16的第二层间绝缘膜15上，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜形成膜。接下去，用喷涂法或化学气相堆积法，在电容绝缘膜形成膜上，堆积厚度为50nm的白金上部电极形成膜。其后，用平板印刷术及干蚀刻法，对电容绝缘膜形成膜及上部电极形成膜，进行如包含下部电极16一样的形成图案，由电容绝缘膜形成膜形成电容绝缘膜17，由上部电极形成膜形成上部电极18。接下来，在700℃的温度条件下保持10分钟然后退火，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正是这样，由第一实施方式的第一制造方法，因为要在下部电极16和导电性插塞13之间介入氧化阻挡膜14，所以通过结晶电容绝缘膜17时的热处理，不会因为构成电容绝缘膜17的氧原子氧化导电性插塞13。
在此基础上，因为氧化阻挡膜14和下部电极16是由各自不同的工序形成的，所以，通过相对作厚一些氧化阻挡膜14的膜厚，在提高这个氧化阻挡膜14的屏障特性的同时，相反通过相对作薄一些下部电极16的膜厚，在电容绝缘膜17上可以形成基本与基板面垂直的部分，所以可以确实增大电容绝缘膜17的表面积。
因此，相对增厚下部电极16的膜厚，可以避免一般所说的白金等高熔点金属不容易蚀刻这一现象。还可以防止由设置电容绝缘膜17的弯曲部分17a而谋求立体化的第二层间绝缘膜15的开口部分15a的开口直径变小，而引起电容绝缘膜17的实际有效面积减少的现象。
(第一实施方式的第二制造方法)
下面，参照图面说明第一实施方式所涉及的半导体装置的第二制造方法。
图3(a)～图3(d)表示第一实施方式所涉及的半导体装置的第二制造方法工序构成断面。在图3中，与图2所示相同的构成部分标有相同的符号。
首先，如图3(a)所示，与第一制造方法相同，在包含MOS晶体管30在内的半导体基板10上面上，堆积膜厚约为1000nm，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面使其厚度成为500nm。接下来，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。再下面，在接触空穴开口内形成由阻挡膜和白金形成的导电性插塞13。其后，用化学气相堆积法，堆积膜厚约为150nm由氧化硅形成的第二层间绝缘膜20，再用平板印刷术及干蚀刻法，在堆积的第二层间绝缘膜20上形成露出导电性插塞13的第一开口部分20a。
接下来，如图3(b)所示，用喷涂法，在含有第一开口部分20a的第一层间绝缘膜12的整面上，依次堆积厚度均为50nm的氮铝化钛层、铱层和氧化铱层，形成氧化屏障形成膜。接下来，用化学机械研磨法，通过除去氧化屏障形成膜中第二层间绝缘膜20上面的部分，在第二层间绝缘膜20的第一开口部分20a中形成氧化阻挡膜14。
接下来，如图3(c)所示，用化学气相堆积法，在第二层间绝缘膜20上包含氧化阻挡膜14的全表面上堆积膜厚约为500nm的由氧化硅形成的第三层间绝缘膜21。接下去，使用平板印刷术及干蚀刻法，在第三层间绝缘膜21上形成露出氧化阻挡膜14的第二开口部分21a，其后，用喷涂法或是化学气相堆积法，在包含第二开口部分21a的第三层间绝缘膜21上，堆积膜厚约为50nm的白金下部电极形成膜。接下去，用平板印刷术及干蚀刻法，对堆积成的下部电极形成膜，使其至少在第二开口部分21a的底部及侧壁可以保留的形式图案，由下部电极形成膜形成下部电极16。
接下来，如图3(d)所示，用化学气相堆积法，在包含下部电极16的第三层间绝缘膜21上，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17。接下去，用喷涂法或化学气相堆积法，在电容绝缘膜17上，形成上部电极18。在此，用同一个抗蚀膜图案化电容绝缘膜17及上部电极18，由此形成由下部电极16、电容绝缘膜17和上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正是这样，由第一实施方式的第二制造方法，因为要将氧化阻挡膜14通过埋入决定这个氧化阻挡膜14膜厚的第二层间绝缘膜20的第一开口部分20a中才能形成，所以即便是在氧化阻挡膜14上使用蚀刻困难的材料的情况下，细加工氧化阻挡膜14也会变得容易。还有，为提高氧化阻挡膜14的屏障特性的加厚膜层也变得较为容易。
(第一制造方法的一个变形例)
下面，参照图面说明第一实施方式所涉及的半导体装置的第一制造方法的一个变形例。
图4(a)～图4(d)表示第一实施方式所涉及的半导体装置的第一制造方法的一个变形例工序构成断面。在图4中，与图2所示相同的构成部分标有相同的符号。
首先，如图4(a)所示，与第一制造方法相同，在包含MOS晶体管30在内的半导体基板10上面上，堆积膜厚约为1000nm，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面使其厚度成为500nm。接下来，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。再下面，在接触空穴开口内形成由阻挡膜和白金形成的导电性插塞13。
接下来，如图4(b)所示，用喷涂法，在含有导电性插塞13的第一层间绝缘膜12上，依次堆积厚度均为50nm的氮铝化钛层、铱层和氧化铱层，形成氧化屏障形成膜。接下来，对氧化阻挡膜形成膜用平板印刷术及干蚀刻法，以包含导电性插塞13的形式图案化，由氧化屏障形成膜形成氧化阻挡膜14。
接下来，如图4(c)所示，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面上堆积膜厚约为1000nm的由氧化硅形成的第二层间绝缘膜15。其后，用化学机械研磨法，平整堆积的第二层间绝缘膜15的上面使其成为厚度为500nm。接下去，使用平板印刷术及干蚀刻法，在第二层间绝缘膜15上形成露出氧化阻挡膜14的开口部分15a，其后，用喷涂法或是化学气相堆积法，在开口部分15a的底面及侧面上，堆积膜厚约为50nm的白金下部电极形成膜。接下去，用化学机械研磨法或者是抗蚀膜蚀刻还原法(Resist Etch Back)，除去堆积了的下部电极形成膜第二层间绝缘膜15上面的部分，由于这个下部电极形成膜残留在开口部分15a的底面及侧壁上，形成了由下部电极形成膜形成的下部电极16A。
接下来，如图4(d)所示，用化学气相堆积法，在包含下部电极16的第二层间绝缘膜15上，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17。接下去，用喷涂法或化学气相堆积法，在电容绝缘膜17上，形成由膜厚约50nm的白金形成的上部电极18。由此形成由下部电极16、电容绝缘膜17和上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
这样，由第一制造方法的这个变形例，图4(c)所表示的下部电极16A的形成工序中，因为是通过化学机械研磨法或者是抗蚀膜蚀刻还原法形成的下部电极16A，所以，对合第二层间绝缘膜15的开口部分15a和下部电极16A的位置的余量就变得不再需要，就可以进一步减小单元面积。
且，即便是在本变形例中，形成氧化阻挡膜14时，用第二制造方法，也就是在层间绝缘膜的开口部分填充氧化阻挡膜14的做法亦可。
(第二实施方式)
下面，参照图面说明本发明的第二实施方式。
图5表示第二实施方式所涉及的半导体装置的构成断面。在图5中，与图1所示相同的构成部分标有相同的符号并省略说明。
如图5所示，第二实施方式所涉及的半导体装置，在第二层间绝缘膜15的开口部分15a的底面及侧面上，设置了厚度约为5nm的由氧化铱形成的具有导电性的贴紧膜22。
这个贴紧膜22，是为了提高由氧化硅形成的层间绝缘膜15和由白金形成的下部电极16之间的粘接性，使下部电极16不容易从第二层间绝缘膜15剥落。
下面，参照图面说明如上所述所构成的半导体装置的制造方法。
图6(a)～图6(d)表示第二实施方式所涉及的半导体装置的制造方法工序的构成断面。在图6中，与图2所示相同的构成部分标有相同的符号。
首先，如图6(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。
接下来，如图6(b)所示，用喷涂法，在含有导电性插塞13的第一层间绝缘膜12上，依次堆积厚度均为50nm的氮铝化钛层、铱层和氧化铱层，形成氧化屏障形成膜。接下来，对于氧化屏障形成膜，通过平板印刷术及干蚀刻法，在含有导电性插塞13的区域内形成图案，由氧化屏障形成膜形成氧化阻挡膜14。
再下来，如图6(c)所示，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为1000nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面使其成为厚度为500nm。其后，使用平板印刷术及干蚀刻法，在第二层间绝缘膜15形成露出氧化阻挡膜14的开口部分15a，接下来，用喷涂法或是化学气相堆积法，在包含开口部分15a的第二层间绝缘膜15上，依次堆积由膜厚为5nm的氧化铱形成的贴紧膜22和膜厚约为50nm白金下部电极形成膜。接下去，用平板印刷术及干蚀刻法，对堆积成的贴紧膜22及下部电极形成膜，使它们至少在开口部分15a的底部及侧壁可以保留的形式形成图案，形成与第二层间绝缘膜15之间介入贴紧膜22的下部电极16。
接下来，如图6(d)所示，用化学气相堆积法，在包含下部电极16的第二层间绝缘膜15上，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17，接下去，用喷涂法或化学气相堆积法，在电容绝缘膜17上，形成由厚度为50nm的白金形成的上部电极18。在此，用同一个抗蚀膜图案化电容绝缘膜17及上部电极18，由此形成由下部电极16、电容绝缘膜17和上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正如这样，由第二实施方式，因为在第二层间绝缘膜15的开口部分15a的底面和侧面上设置了厚度为5nm的氧化钛贴紧膜22，在结晶化构成电容绝缘膜17的强铁电体的退火处理时，可以防止下部电极16从第二层间绝缘膜15剥离。
且，即便是在本变形例中，形成氧化阻挡膜14时，用第一实施方式的第二制造方法的，也就是在层间绝缘膜的开口部分填充氧化阻挡膜14的做法亦可。
还有，在图6(c)所示的工序中，在形成贴紧膜22和下部电极16的时候，取代由平板印刷术及干蚀刻法的制作图案，采用图4(c)所示的化学机械研磨法形成亦可。
(第二实施方式的一个变形例)
下面，参照图面说明本发明的第二实施方式的一个变形例。
图7表示第二实施方式的一个变形例所涉及的半导体装置的构成断面。在图7中，与图5所示相同的构成部分标有相同的符号并省略说明。
本变形例所涉及的半导体装置，是以在第二层间绝缘膜15的开口部分15a的侧面上，设置了厚度约为10nm的由氧化钛(TiO2)形成的绝缘性贴紧膜23为特征的。
由这个贴紧膜23，是为了提高由氧化硅形成的层间绝缘膜15和由白金形成的下部电极16之间的粘接性，使下部电极16不容易从第二层间绝缘膜15剥落。还有，因为贴紧膜23只是有选择的形成在开口部分15a的侧面上，氧化阻挡膜14与下部电极16直接相接。为此，本变形例，与第二实施方式不同，贴紧膜23可以使用没有导电性的材料。其结果，在贴紧膜23的材料选择方面，可选择贴紧性高的材料、便宜的材料等，范围很广。
且，贴紧膜23，只要是第二层间绝缘膜15和下部电极16之间粘接性显著的材料即可。
下面，参照图面说明如上所述构成的半导体装置的制造方法。
图8(a)～图8(d)表示第二实施方式的一变形例所涉及的半导体装置的制造方法工序的构成断面。在图8中，与图6所示相同的构成部分标有相同的符号。
首先，如图8(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。再下来，用喷涂法，在含有导电性插塞13的第一层间绝缘膜12上，依次堆积厚度均为50nm的氮铝化钛层、铱层和氧化铱层，形成氧化屏障形成膜。接下来，对氧化阻挡膜形成膜用平板印刷术及干蚀刻法，以包含导电性插塞13的形式图案化，由氧化屏障形成膜形成氧化阻挡膜14。
接下来，如图8(b)所示，用化学气相堆积法，在包含氧化阻挡膜14的第一层间绝缘膜12的整个表面上，堆积膜厚约为1000nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面使其成为厚度为500nm。其后，使用平板印刷术及干蚀刻法，在第二层间绝缘膜15形成露出氧化阻挡膜14的开口部分15a，接下来，用喷涂法或是化学气相堆积法，在开口部分15a的底面及侧壁上堆积膜厚为5nm的由钛(Ti)形成的金属层。还有，通过对所堆积的金属层进行温度为650℃的氧元素环境约60分钟的氧化处理氧化金属层，形成由氧化钛形成的贴紧膜形成层。接下来，对所形成的贴紧膜形成层，进行如用氯气(Cl2)异向干蚀刻的蚀刻，形成在第二层间绝缘膜15的开口部分15a侧壁上由贴紧膜形成层形成的贴紧膜23。
接下来，如图8(c)所示，用喷涂法或是化学气相堆积法，在包含开口部分15a的第二层间绝缘膜15上，堆积膜厚约为50nm白金下部电极形成膜。接下去，用平板印刷术及干蚀刻法，对堆积成的下部电极形成膜，使它至少在开口部分15a的底部及侧壁上可以保留的形式形成图案，形成与第二层间绝缘膜15之间介入贴紧膜23的下部电极16。
接下来，如图8(d)所示，用化学气相堆积法，在包含下部电极16的第二层间绝缘膜15上，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17，接下去，用喷涂法或化学气相堆积法，在电容绝缘膜17上，形成由厚度为50nm的白金形成的上部电极18。由此形成由下部电极16、电容绝缘膜17和上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体的结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
这样，由本变形例的做法，因为在第二层间绝缘膜15的开口部分15a的侧面上设置了厚度为5nm的氧化钛贴紧膜23，在使构成电容绝缘膜17的强铁电体进行结晶退火处理时，可以防止下部电极16从第二层间绝缘膜15剥离。
还有，因为贴紧膜23是由金属氧化物形成的，由于贴紧膜23和下部电极16的化学反应，提高了下部电极16和第二层间绝缘膜15之间的贴紧性。在这基础上，也可以防止在电容绝缘膜17的退火处理时，从贴紧膜23向电容绝缘膜17的金属扩散。
再有，如图8(b)所示，只在开口部分15a的侧壁上形成贴紧膜23，下部电极16可直接与氧化阻挡膜14相连，所以，可以用绝缘材料做贴紧膜23。
且，即便是在本变形例中，形成氧化阻挡膜14时，用第一实施方式的第二制造方法的，也就是在层间绝缘膜的开口部分填充氧化阻挡膜14的做法亦可。
还有，在图6(c)所示的工序中，在形成下部电极16的时候，取代由平板印刷术及干蚀刻法的制作图案，采用图4(c)所示的化学机械研磨法形成亦可。
(第三实施方式)
下面，参照图面说明本发明的第三实施方式。
图9表示第三实施方式所涉及的半导体装置的断面构成图。在图9中，与图1所示相同的构成部分标有相同的符号并省略说明。
如图9所示，第三实施方式所涉及的半导体装置，与第一及第二实施方式一样，具有导电性插塞13、氧化阻挡膜14及电容元件19相对于基板面是垂直堆积而成的堆积型(stack)元件构造。
作为第三实施方式的特征，构成电容元件19的下部电极16B，是由厚度为300nm的膜厚为较厚的白金构成的。
由膜厚为50nm的强铁电体形成，并且是形成在下部电极16B的表面上的电容绝缘膜17，由于这个下部电极16B的上面和侧面所形成的角的部分形成了弯曲部分17a。由于这个弯曲部分17a，电容绝缘膜17的一部分具有了与基板几乎垂直的面，在确保所定电容值的同时，确实可以缩小电容绝缘膜17向基板的投影面积。
下面，参照图面说明如上所述所构成的半导体装置的制造方法。
图10(a)～图10(d)表示第三实施方式所涉及的半导体装置的制造方法的工序顺序断面构成图。在图10中，与图2所示相同的构成部分标有相同的符号。
首先，如图10(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。其后，用喷涂法，在包含导电性插塞13的第一层间绝缘膜12上，堆积膜厚各约为50nm的氮化钛铝、铱及氧化铱，形成氧化阻挡膜形成膜。再其后，再用平板印刷术及干蚀刻法，以包含导电性插塞13的形式形成图案，形成由氧化阻挡膜形成层形成的氧化阻挡膜14。
接下来，如图10(b)所示，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为300nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面，研磨其至露出氧化阻挡膜14，整平第二层间绝缘膜15及氧化阻挡膜14的上面。
接下来，如图10(c)所示，用喷涂法，在第二层间绝缘膜15上包含氧化阻挡膜14的全表面堆积膜厚约为300nm的白金下部电极形成膜。其后，使用平板印刷术及干蚀刻法，包括这个氧化阻挡膜14的上部的下部电极形成膜上形成图案，形成由这个下部电极形成膜形成的下部电极16B。
接下来，如图10(d)所示，用化学气相堆积法，用覆盖下部电极16B的方式，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17。接下去，用喷涂法或化学气相堆积法，以覆盖电容绝缘膜17的形式，形成由厚度为50nm的白金形成的上部电极18。在此，用同一个抗蚀膜图案化电容绝缘膜17及上部电极18。通过这样形成由下部电极16B、电容绝缘膜17和上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正如这样，由第三实施方式，形成氧化阻挡膜14后，因为形成了比较厚的下部电极16B，与这个下部电极16B和氧化阻挡膜14同时形成的情况相比容易加工。
还有，第三实施方式所涉及的氧化阻挡膜14，因为由第二层间绝缘膜15所围，所以，可以使下部电极16B的底面积大于氧化阻挡膜14。为此，在拼对下部电极16B和氧化阻挡膜14的位置的时候，没有发生位置偏差的担心。
且，在第三实施方式中，形成氧化阻挡膜14时，也可以采用第一实施方式所涉及的第二制造方法，也就是在第二层间绝缘膜15上开凿的开口部分中进行填充形成氧化阻挡膜14的方法。
(第四实施方式)
下面，参照图面说明本发明的第四实施方式。
图11表示第四实施方式所涉及的半导体装置的构成断面。在图11中，与图1所示相同的构成部分标有相同的符号并省略说明。
如图11所示，第四实施方式所涉及的半导体装置，与第一至第三实施方式一样，具有导电性插塞13、氧化阻挡膜14及电容元件19相对于基板面是垂直堆积而成的堆积型元件构造。
第四实施方式，象第三实施方式一样，取代电容元件19的下部电极16的自身作为膜的厚度，采用由绝缘材料形成的较厚的膜，如圆柱状的底膜24的构成。
通过这种构成，由膜厚为50nm的强铁电体形成，并且是形成在下部电极16B的表面上的电容绝缘膜17，由于这个底膜24的上面和侧面所形成的角的部分形成了弯曲部分17a。由于这个弯曲部分17a，电容绝缘膜17的一部分具有了与基板几乎垂直的面，在确保所定电容值的同时，确实可以缩小电容绝缘膜17向基板的投影面积。
在这基础上，由于设置了底膜24，就可以减小下部电极16的厚度，下部电极16自身的加工就变得容易，相对于基板面垂直方向得尺寸，也就是高度尺寸也就确实并且容易增大。
下面，参照图面说明如上所述所构成的半导体装置的制造方法。
图12(a)～图12(d)表示第四实施方式所涉及的半导体装置的制造方法工序的构成断面。在图12中，与图2所示相同的构成部分标有相同的符号。
首先，如图12(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。其后，用喷涂法，在包含导电性插塞13的第一层间绝缘膜12上，堆积膜厚各约为50nm的氮化钛铝、铱及氧化铱，形成氧化阻挡膜形成膜。再其后，对氧化阻挡膜形成膜，用平板印刷术及干蚀刻法，以包含导电性插塞13的形式形成图案，形成由氧化阻挡膜形成层形成的氧化阻挡膜14。接下来，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为300nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面，研磨其至露出氧化阻挡膜14，整平第二层间绝缘膜15及氧化阻挡膜14的上面。
接下来，如图12(b)所示，用化学气相堆积法，在第二层间绝缘膜15上包含氧化阻挡膜14的全表面堆积膜厚约为500nm的由氧化硅形成的第二层间底膜形成膜，用平板印刷术及干蚀刻法，在堆积成的底膜形成膜上以在氧化阻挡膜14上方露出其周围边缘部分的形式制作图案，形成由底膜形成膜形成的底膜24。
接下来，如图12(c)所示，用喷涂法或化学气相堆积法，在第二层间绝缘膜15上堆积能够覆盖底膜24，膜厚约为50nm的白金下部电极形成膜。接下来，使用平板印刷术及干蚀刻法，通过对堆积成的下部电极形成膜形成图案，从下部电极形成膜形成覆盖底膜24上面及侧面的下部电极16。这时，下部电极16的下端与氧化阻挡膜14的上面的边缘部分形成电连接。
接下来，如图12(d)所示，用化学气相堆积法，以覆盖下部电极16的方式，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17。在此，用同一个抗蚀膜图案化电容绝缘膜17及上部电极18。通过这样形成由下部电极16、电容绝缘膜17及上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正如这样，由第四实施方式，因作成了在下部电极16上包含相对于基板面垂直的部分，也就是在氧化阻挡膜14上设置了为谋求立体化的辅助部件，圆柱状的底膜24。为此，也将由白金形成的下部电极16自身作为圆柱体，加工性就会更好。
在这基础上，因为底膜24是以露出氧化阻挡膜14的上面边缘的形式形成的，氧化阻挡膜14和下部电极16的电连接得到确保，所以，底膜24可以选用非导电性材料。
且，底膜24不只限于氧化硅，只要是容易加工的材料即可，也无所谓是否导电。还有，作为底膜24，若使用导电性的氧化钛铝，与由白金形成的下部电极16的贴紧性就变得良好。
还有，在第四实施方式中，形成氧化阻挡膜14时，也可以采用第一实施方式所涉及的第二制造方法，也就是在第二层间绝缘膜15上开凿的开口部分，并在其中填充形成氧化阻挡膜14的方法。
(第四实施方式的一变形例)
下面，参照图面说明本发明的第四实施方式的一变形例。
图13表示第四实施方式的一变形例所涉及的半导体装置的构成断面。在图13中，与图11所示相同的构成部分标有相同的符号并省略说明。
本变形例所涉及的半导体装置，以在底膜24的侧面上设置了由厚度约为5nm的氧化钛形成的贴紧膜25为特征。
由于这个贴紧膜25，提高了由氧化硅形成的底膜24和白金下部电极16之间的贴紧性，所以，下部电极16不容易从底膜24剥落。
且，贴紧膜25使用绝缘的氧化钛时有必要设置为露出氧化阻挡膜14的形式，但是，若使用如氧化铱似的导电材料的情况下，覆盖氧化阻挡膜14也是可以的。
下面，参照图面说明如上所述所构成的半导体装置的制造方法。
图14(a)～图14(d)表示第四实施方式的一变形例所涉及的半导体装置的制造方法工序的构成断面。在图14中，与图12所示相同的构成部分标有相同的符号。
首先，如图14(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。其后，用喷涂法，在包含导电性插塞13的第一层间绝缘膜12上，堆积膜厚各约为50nm的氮化钛铝、铱及氧化铱，形成氧化阻挡膜形成膜。再其后，对氧化阻挡膜形成膜，用平板印刷术及干蚀刻法，以包含导电性插塞13的形式形成图案，形成由氧化阻挡膜形成层形成的氧化阻挡膜14。其后，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为300nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面，研磨其至露出氧化阻挡膜14，整平第二层间绝缘膜15及氧化阻挡膜14的上面。
接下来，如图14(b)所示，用化学气相堆积法，在第二层间绝缘膜15上包含氧化阻挡膜14的全表面堆积膜厚约为500nm的由氧化硅形成的第二层间底膜形成膜，用平板印刷术及干蚀刻法，在堆积成的底膜形成膜上以在氧化阻挡膜14上方露出其周围边缘部分的形式制作图案，形成由底膜形成膜形成的底膜24。接下来，用喷涂法或化学气相堆积法，在第二层间绝缘膜15上堆积能够覆盖底膜24的，厚度为5nm的钛金属层。其后，通过对堆积的金属层进行在温度为650℃的氧元素环境中60分钟的氧化处理，形成由氧化钛形成的贴紧膜25。
接下来，如图14(c)所示，如通过使用氯气(Cl2)的异向蚀刻，进行使贴紧膜25保留在底膜24的侧面上的蚀刻。在此也有露出氧化阻挡膜14的上面边缘部分的必要。
接下来，如图14(d)所示，用喷涂法或化学气相堆积法，在包含底膜24及贴紧膜25的第二层间绝缘膜15上，堆积膜厚约为50nm的白金下部电极形成膜。接下来，使用平板印刷术及干蚀刻法，通过对堆积成的下部电极形成膜形成图案，由下部电极形成膜形成介于侧面的贴紧膜25而覆盖底膜24全表面的下部电极16。这时，下部电极16的下端与氧化阻挡膜14的上面的边缘部分形成电连接。接下来，用化学气相堆积法，以覆盖下部电极16的方式，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17，接下来，用喷涂法或者是化学气相堆积法，以覆盖电容绝缘膜17的形式，形成由膜厚约为50nm的白金层形成的上部电极18。在此，用同一个抗蚀膜制图电容绝缘膜17和上部电极18。由此，通过这样形成由下部电极16、电容绝缘膜17及上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正如这样，由本变形例，因为在底膜24的侧面设置了由厚度为5nm的氧化钛形成的贴紧膜25，在进行退火结晶处理构成电容绝缘膜17的强铁电体时，能够防止下部电极16从底膜24剥落。
还有，因为贴紧膜25是由金属氧化物形成的，所以，由于贴紧膜25和下部电极16的化学反应，可提高下部电极16和底膜24的贴紧性。在此基础上，在电容绝缘膜17的退火处理时还可以防止从贴紧膜25向电容绝缘膜17的金属扩散。
再有，如图14(c)所示，贴紧膜25是以露出氧化阻挡膜14的上面边缘的形式形成的，这样，下部电极16和氧化阻挡膜14就成为直接连接，所以，就不须顾及贴紧膜25是否有导电性。
且，在本变形例中，形成氧化阻挡膜14时，也可以采用第一实施方式所涉及的第二制造方法，也就是在第二层间绝缘膜15上开凿的开口部分，并在其中填充形成氧化阻挡膜14的方法。
(第五实施方式)
下面，参照图面说明本发明的第五实施方式。
图15表示第五实施方式所涉及的半导体装置的构成断面。在图15中，与图1所示相同的构成部分标有相同的符号并省略说明。
如图15所示，第五实施方式所涉及的半导体装置，与第一至第四实施方式一样，具有导电性插塞13、氧化阻挡膜14及电容元件19相对于基板面是垂直堆积而成的堆积型元件构造。
作为第五实施方式的特征，构成电容元件19的下部电极16，是由厚度约为5nm、高度约为500nm的有底筒状形白金构成的。还有、构成电容元件19的由强铁电体形成的电容绝缘膜17以及其上部的上部电极18，是沿着下部电极16的底面、内壁面及外壁面形成的。
通过这种构成，电容绝缘膜17，在有底筒状形下部电极16中由于底部和筒状体的结合部分以及筒状体上端部分形成了弯曲部分17a。由于这个弯曲部分17a，电容绝缘膜17的一部分具有了与基板几乎垂直的面，它们存在于筒状下部电极16的内壁面和外壁面，这样，在缩小电容绝缘膜17向基板的投影面积的同时，电容量显著增大。
下面，参照图面说明如上所述所构成的半导体装置的制造方法。
图16(a)～图16(d)表示第五实施方式所涉及的半导体装置的制造方法工序的构成断面。在图16中，与图2所示相同的构成部分标有相同的符号。
首先，如图16(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。其后，用喷涂法，在包含导电性插塞13的第一层间绝缘膜12上，堆积膜厚各约为50nm的氮化钛铝、铱及氧化铱，形成氧化阻挡膜形成膜。再其后，对氧化阻挡膜形成膜，用平板印刷术及干蚀刻法，以包含导电性插塞13的形式形成图案，形成由氧化阻挡膜形成层形成的氧化阻挡膜14。
接下来，如图16(b)所示，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为1000nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面，使其厚度为500nm。其后，用平板印刷术及干蚀刻法，在第二层间绝缘膜15上形成露出氧化阻挡膜14的开口部分15a，接下去，用喷涂法或者是化学气相堆积法，在含有开口部分15a的第二层间绝缘膜15的上面，堆积膜厚约为50nm的白金下部电极形成膜。其后，用化学机械研磨法或者是抗蚀膜蚀刻还原法，在堆积成的下部电极形成膜上除去第二层间绝缘膜15的上侧部分，通过将这个下部电极形成膜留在开口部分15a的底面及壁面上，形成了由下部电极形成膜形成的有底筒状形下部电极16C。
接下来，如图16(c)所示，通过用雾化氟酸的蚀刻，除去到氧化阻挡膜14的上面为止的第二层间绝缘膜15，露出下部电极16C的外壁。
接下来，如图16(d)所示，用化学气相堆积法，在第二层间绝缘膜15上，以覆盖露出的下部电极16C的底面、内壁面及外壁面的方式，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17，接下来，用喷涂法或是化学气相堆积法，以沿着电容绝缘膜17上露出面的方式，形成由膜厚约为50nm的白金上部电极18。在此，用同一个抗蚀膜图案化电容绝缘膜17及上部电极18。通过这样形成由下部电极16、电容绝缘膜17及上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正如这样，由第五实施方式，因为直至氧化阻挡膜14的上面为止除去了第二层间绝缘膜15，所以，可以在下部电极16C的外壁面上形成电容绝缘膜17及上部电极18。
(第六实施方式)
下面，参照图面说明本发明的第六实施方式。
图17表示第六实施方式所涉及的半导体装置的构成断面。在图17中，与图1所示相同的构成部分标有相同的符号并省略说明。
如图17所示，第六实施方式所涉及的半导体装置，与第一至第五实施方式一样，具有导电性插塞13、氧化阻挡膜14及电容元件19相对于基板面是垂直堆积而成的堆积型元件构造。
作为第六实施方式的特征，构成电容元件19的下部电极16，是由沿着厚度约为20nm、高度约为500nm的有底筒状形氧化钛形成的定形膜(定型膜)26的底面、内壁面及外壁面形成的。还有，下部电极16的下端部与氧化阻挡膜14的上边缘电连接。还有，构成电容元件19的由强铁电体形成的电容绝缘膜17以及其上部的上部电极18，是沿着下部电极16形成的。
通过这种构成，电容绝缘膜17，在有底筒状形的定形膜26中由于底部和筒状体的结合部分以及筒状体上端部分形成了弯曲部分17a。由于这个弯曲部分17a，电容绝缘膜17的一部分具有了与基板几乎垂直的面，它们存在于筒状定形膜26的内壁面和外壁面，这样，在缩小电容绝缘膜17向基板的投影面积的同时，电容量显著增大。并且，因为由于通过下部电极16形成有底筒状形体而扩大了材料选择的范围，所以，只要选择在制作过程中形状安定的材料，就可以安定有底筒状形体的形状。
且，定形膜26，只需要与氧化阻挡膜14有良好的贴紧性且硬度大即可，无需要求其导电性。
下面，参照图面说明如上所述所构成的半导体装置的制造方法。
图18(a)～图18(d)表示第六实施方式所涉及的半导体装置的制造方法工序的构成断面。在图18中，与图2所示相同的构成部分标有相同的符号。
首先，如图18(a)所示，与第一实施方式的第一制造方法一样，在包含MOS晶体管30的半导体基板10的整个表面上，堆积膜厚约为1000nm的，由氧化硅形成的第一层间绝缘膜12。接下来，用化学机械研磨法平整堆积成的第一层间绝缘膜12的上面，并使其厚度为500nm。其后，在第一层间绝缘膜12的MOS晶体管30的源扩散区域30a上侧，有选择地开凿接触空穴开口。接下来，在开凿的接触空穴开口内形成由阻挡膜和白金膜形成的导电性插塞13。其后，用喷涂法，在包含导电性插塞13的第一层间绝缘膜12上，堆积膜厚各约为50nm的氮化钛铝、铱及氧化铱，形成氧化阻挡膜形成膜。再其后，对氧化阻挡膜形成膜，用平板印刷术及干蚀刻法，以包含导电性插塞13的形式形成图案，形成由氧化阻挡膜形成层形成的氧化阻挡膜14。
接下来，如图18(b)所示，用化学气相堆积法，在第一层间绝缘膜12上包含氧化阻挡膜14的全表面堆积膜厚约为1000nm的由氧化硅形成的第二层间绝缘膜15。接下来，用化学机械研磨法，平整堆积成的第二层间绝缘膜15的上面，使其厚度为500nm。其后，用平板印刷术及干蚀刻法，在第二层间绝缘膜15上形成露出氧化阻挡膜14的开口部分15a，接下去，用喷涂法或者是化学气相堆积法，在含有开口部分15a的第二层间绝缘膜15的上面，堆积膜厚约为10nm的钛金属膜。还通过对所堆积的金属层进行温度为650℃的氧元素环境约60分钟的氧化处理，氧化金属层，形成由氧化钛形成的定形膜形成膜。其后，用化学机械研磨法或者是抗蚀膜蚀刻还原法，在定形膜形成膜上除去第二层间绝缘膜15的上侧部分，通过将这个定形膜形成膜留在开口部分15a的底面及壁面上，形成了由定形膜形成膜形成的有底筒状形定形膜26。
接下来，如图18(c)所示，通过用雾化氟酸的蚀刻，以使氧化阻挡膜14的上面周边露出的形式除去第二层间绝缘膜15，露出定形膜26的外壁面。其后，通过喷涂法或是化学气相堆积法，在第二层间绝缘膜15的上面，以覆盖露出的定形膜26的底面、内壁面及外壁面的形式，堆积膜厚约为50nm的白金下部电极形成膜。接下来，用平板印刷术及干蚀刻法，在包含定形膜26的区域制图堆积了的下部电极形成膜，由下部电极形成膜，形成其端部与氧化阻挡膜14的上面的边缘部分连接的下部电极16。
接下来，如图18(d)所示，用化学气相堆积法，在第二层间绝缘膜15上，以覆盖下部电极16的露出面的方式，堆积厚度为50nm的包含锶、铋、钽和铌的由强铁电体形成的电容绝缘膜17，接下来，用喷涂法或是化学气相堆积法，以沿着电容绝缘膜17上露出面的方式，形成由膜厚约为50nm的白金上部电极18。在此，用同一个抗蚀膜图案化电容绝缘膜17及上部电极18。通过这样形成由下部电极16、电容绝缘膜17及上部电极18形成的电容元件19。在这里也进行在700℃的温度条件下保持10分钟后的退火工序，以使构成电容绝缘膜17的强铁电体结晶。
其后，尽管图中未示，在半导体基板10上形成所定的配线等后，形成保护绝缘膜。
正如这样，由第六实施方式，因为直至氧化阻挡膜14的上面为止用蚀刻方法除去了第二层间绝缘膜15，所以，可以在定形膜26的外壁面上形成由下部电极16、电容绝缘膜17及上部电极18的同时，也可以使下部电极16和氧化阻挡膜14电导通。
还有，因为定形膜26是由金属氧化物形成的，通过与下部电极16的化学反应，提高了与下部电极16的贴紧性。并且，也可以防止电容绝缘膜17退火处理时从定形膜26向电容绝缘膜17的金属扩散。
且，在第一～第六的各实施方式中，在电容绝缘膜上使用了强铁电体，但并不只限于强铁电体，高铁电体或者是普通铁电体亦可。
(发明的效果)
由本发明所涉及的半导体装置及其制造方法，因为由下部电极、电容绝缘膜及上部电极形成的电容元件介于导电性插塞形成在晶体管的上方，所以可以缩小由电容元件和晶体管组成的元件单位面积。并且，电容绝缘膜，因为有贯通导电性插塞方向弯曲的弯曲部分，电容绝缘膜向基板的投影面积缩小，所以元件的面积可以进一步缩小。

Claims (34)

1.一种半导体装置，其中：
包括，贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在上述第一层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成平板状的导电性氧化阻挡膜；形成在上述第一层间绝缘膜上，露出有氧化阻挡膜的开口部分的第二层间绝缘膜；在上述第二层间绝缘膜上沿上述开口部分的底面及侧面形成的，并与上述氧化阻挡膜相连的下部电极；在上述下部电极上，沿这个下部电极形成的电容绝缘膜；在上述电容绝缘膜上，沿这个电容绝缘膜形成的上部电极，上述电容绝缘膜的位于上述开口部分壁面上的部分和底面上的部分相连，且具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
2.根据权利要求1所述的半导体装置，其中：
在上述开口部分的底面及侧面和上述下部电极之间，再设置上述下部电极对上述第二层间绝缘膜提高贴紧性的贴紧膜。
3.根据权利要求1所述的半导体装置，其中：
在上述开口部分的壁面和上述下部电极之间，再设置上述下部电极对第二层间绝缘膜提高贴紧性的贴紧膜。
4.根据权利要求3所述的半导体装置，其中：
上述贴紧膜是由金属氧化物形成的。
5.一种半导体装置，其中：
包括，贯通于形成在基板上的层间绝缘膜的导电性插塞；在上述层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成的导电性氧化阻挡膜；形成在上述氧化阻挡膜上面，并与这个氧化阻挡膜相连，且以覆盖这个氧化阻挡膜的形式形成的，膜厚较厚的凸起状下部电极；形成在上述下部电极的上面及外侧面上的电容绝缘膜；并在上述电容绝缘膜上，沿着这个电容绝缘膜形成的上部电极，上述电容绝缘膜，位于上述下部电极上面的部分和外侧面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
6.一种半导体装置，其中：
包括，贯通于形成在基板上的层间绝缘膜的导电性插塞；在上述层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成的导电性氧化阻挡膜；形成在上述氧化阻挡膜上面膜厚较厚的、由绝缘性材料构成的底膜；形成在上述底膜的上面及侧面，其端部与上述氧化阻挡膜相连的下部电极；在上述下部电极上并沿着该下部电极形成的电容绝缘膜；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极，上述电容绝缘膜，位于上述下部电极上面的部分和侧面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
7.根据权利要求6所述的半导体装置，其中：
形成在上述底膜和上述下部电极之间，提高上述下部电极对上述底膜贴紧性的贴紧膜。
8.根据权利要求7所述的半导体装置，其中：
用金属氧化物形成上述贴紧膜。
9.一种半导体装置，其中：
包括，贯通于形成在基板上的层间绝缘膜的导电性插塞；在上述层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成平板状的导电性氧化阻挡膜；形成在上述氧化阻挡膜上面，与这个氧化阻挡膜连接的有底筒状下部电极；在上述下部电极上，沿着这个下部电极底面、内壁面及外壁面形成电容绝缘膜；在上述电容绝缘膜上，并沿这个电容绝缘膜形成上部电极，上述氧化阻挡膜不与上述上述电容绝缘膜接触，上述电容绝缘膜，至少在位于上述下部电极底面的部分和内壁面上的部分相互连接，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
10.一种半导体装置，其中：
包括，贯通于形成在基板上的层间绝缘膜的导电性插塞；在上述层间绝缘膜上与上述导电性插塞电连接，且以覆盖这个导电性插塞的形式形成的导电性氧化阻挡膜；形成在上述氧化阻挡膜上的有底筒状定形膜；在上述定形膜上，沿这个定形膜的底面、内壁面及外壁面形成的，端部与氧化阻挡膜相连的下部电极；在上述下部电极上，沿着这个下部电极形成的电容绝缘膜；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极；上述电容绝缘膜，至少在位于上述定形膜的底面部分和内壁面部分相互连接，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
11.根据权利要求10所述的半导体装置，其中：
上述定形膜是由金属氧化物形成的。
12.根据权利要求1～11中任何一项所述的半导体装置，其中：
上述电容绝缘膜是铁电体或者是电介体。
13.一种半导体装置的制造方法，其中：
包括，在半导体区域上形成第一层间绝缘膜的第一道工序；在上述第一层间绝缘膜上形成与上述半导体区域相连的导电性插塞的第二道工序；在上述第一层间绝缘膜上，以覆盖上述导电性插塞的形式形成平板状的导电性氧化阻挡膜的第三道工序；在上述第一层间绝缘膜上，形成有露出上述氧化阻挡膜的开口部分的第二层间绝缘膜的第四道工序；在上述第二层间绝缘膜的上述开口部分的底面及侧壁面上，形成连接上述氧化阻挡膜形式的下部电极的第五道工序；在上述下部电极上，并沿这个下部电极形成电容绝缘膜的第六道工序；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第七道工序。
14.根据权利要求13所述的半导体装置的制造方法，其中：
上述第五道工序，包括除去上述下部电极中位于上述第二层间绝缘膜上的部分的工序。
15.根据权利要求13所述的半导体装置的制造方法，其中：
在上述第四道工序和上述第五道工序之间，还包括上述第二层间绝缘膜中上述开口部分的底面及壁面上形成与上述氧化阻挡膜连接，提高上述下部电极对上述第二层间绝缘膜贴紧性的贴紧膜的工序。
16.根据权利要求13所述的半导体装置制造方法，其中：
在上述第四道工序和上述第五道工序之间，上述第二层间绝缘膜中上述开口部分的侧壁面上形成提高对上述下部电极的上述第二层间绝缘膜贴紧性的贴紧膜道工序。
17.根据权利要求16所述的半导体装置的制造方法，其中：
上述贴紧膜用金属氧化物形成。
18.一种半导体装置的制造方法，其中：
包括，在半导体区域上形成第一层间绝缘膜的第一道工序；在上述第一层间绝缘膜上形成与上述半导体区域相连的导电性插塞的第二道工序；在上述第一层间绝缘膜上，形成有露出上述导电性插塞的第一开口部分的第二层间绝缘膜的第三道工序；在上述第一开口部分上，以填充的形式形成导电性氧化阻挡膜的第四道工序；在上述第二层间绝缘膜上，形成有露出上述氧化阻挡膜的第二开口部分的第三层间绝缘膜的第五道工序；在上述第三层间绝缘膜中上述第二开口部分的底面及壁面上，以连接上述氧化阻挡膜的形式形成下部电极的第六道工序；在上述下部电极上，并沿这个下部电极形成电容绝缘膜的第七道工序；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第八道工序。
19.根据权利要求18所述的半导体装置的制造方法，其中：
上述第六道工序，还包括除去上述下部电极中位于上述第三层间绝缘膜上的部分的工序。
20.根据权利要求18所述的半导体装置的制造方法，其中：
在上述第五道工序和上述第六道工序之间，上述第三层间绝缘膜中上述第二开口部分的底面及壁面上形成与上述氧化阻挡膜连接，提高与上述第三层间绝缘膜贴紧性的贴紧膜的工序。
21.根据权利要求18所述的半导体装置的制造方法，其中：
在上述第五道工序和上述第六道工序之间，上述第三层间绝缘膜中上述第二开口部分的壁面上形成提高对上述下部电极的上述第三层间绝缘膜贴紧性的贴紧膜道工序。
22.根据权利要求21所述的半导体装置的制造方法，其中：
上述贴紧膜用金属氧化物形成。
23.一种半导体装置的制造方法，其中：
包括，在半导体区域上形成第一层间绝缘膜的第一道工序；在上述第一层间绝缘膜上形成与上述半导体区域相连的导电性插塞的第二道工序；在上述第一层间绝缘膜上，形成有覆盖上述导电性插塞的导电性氧化阻挡膜的第三道工序；在上述第一层间绝缘膜上，以从第二层间绝缘膜露出上述氧化阻挡膜的形式形成该第二层间绝缘膜的第四道工序；在露出的上述氧化阻挡膜上，形成膜厚较厚的凸起状下部电极的第五道工序；在上述下部电极的上面及外侧面上形成电容绝缘膜的第六道工序；在上述电容绝缘膜上，并沿这个电容绝缘膜形成上部电极的第七道工序。
24.一种半导体装置的制造方法，其中：
包括，在半导体区域上形成第一层间绝缘膜的第一道工序；在上述第一层间绝缘膜上形成与上述半导体区域相连的导电性插塞的第二道工序；在上述第一层间绝缘膜上，形成有覆盖上述导电性插塞的导电性氧化阻挡膜的第三道工序；在上述第一层间绝缘膜上，以从第二层间绝缘膜露出上述氧化阻挡膜的形式形成第二层间绝缘膜的第四道工序；在露出的上述氧化阻挡膜上，形成膜厚较厚的底膜的第五道工序；在上述底膜的上面及侧面上，以端部连接上述氧化阻挡膜的形式形成下部电极的第六道工序；在上述下部电极上，并沿这个下部电极形成电容绝缘膜的第七道工序；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第八道工序。
25.根据权利要求24所述的半导体装置的制造方法，其中：
在上述第五道工序和上述第六道工序之间的，还有在上述底膜的表面上，形成与上述下部电极的上述底膜提高贴紧性的贴紧膜的工序。
26.一种半导体装置的制造方法，其中：
包括，在半导体区域上形成第一层间绝缘膜的第一道工序；在上述第一层间绝缘膜上形成与上述半导体区域相连的导电性插塞的第二道工序；在上述第一层间绝缘膜上，形成有覆盖上述导电性插塞的导电性氧化阻挡膜的第三道工序；在上述第一层间绝缘膜上，形成包括上述氧化阻挡膜全面的第二层间绝缘膜后，在形成的第二层间绝缘膜上露出上述氧化阻挡膜的开口部分的第四道工序；在上述第二层间绝缘膜上，通过在上述开口部分的底面及壁面上沉积导电性膜，形成在这个氧化阻挡膜上并与其连接的由上述导电性膜形成的有底筒状的下部电极的第五道工序；在除去上述第二层间绝缘膜露出上述下部电极后，沿着露出的上述下部电极的内壁面及外壁面形成电容绝缘膜的第六道工序；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第七道工序。
27.一种半导体装置的制造方法，其中：
包括，在半导体区域上形成第一层间绝缘膜的第一道工序；在上述第一层间绝缘膜上形成与上述半导体区域相连的导电性插塞的第二道工序；在上述第一层间绝缘膜上，形成有覆盖上述导电性插塞的导电性氧化阻挡膜的第三道工序；在上述第一层间绝缘膜上，形成包括上述氧化阻挡膜全面的第二层间绝缘膜后，在形成的第二层间绝缘膜上露出上述氧化阻挡膜的开口部分的第四道工序；在上述第二层间绝缘膜的上述开口部分的底面及壁面上，形成有底筒状的定形膜的第五道工序；除去上述第二层间绝缘膜露出定形膜的外壁面后，沿着露出的上述定形膜的内壁面和外壁面形成的同时，也使其端部与上述氧化阻挡膜连接的下部电极的第六道工序；在下部电极上，沿着露出的上述下部电极形成电容绝缘膜的第七道工序；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极的第八道工序。
28.根据权利要求27所述的半导体装置的制造方法，其中：
上述定形膜用金属氧化物形成。
29.根据权利要求13～28任何一项所述的半导体装置的制造方法，其中：
上述电容绝缘膜用铁电体或是电介体形成。
30.一种半导体装置，其中：
包括，贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在上述第一层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成的导电性氧化阻挡膜；在上述第一层间绝缘膜上形成在上述氧化阻挡膜周围的，且，为使其上表面与上述氧化阻挡膜的上表面同高而进行了平整的第二层间绝缘膜；形成在上述第二层间绝缘膜上，有露出上述氧化阻挡膜的开口部分的第三层间绝缘膜；在上述第三层间绝缘膜上沿上述开口部分的底面及侧面形成的，并与上述氧化阻挡膜相连的下部电极；在上述下部电极上，沿这个下部电极形成的电容绝缘膜；在上述电容绝缘膜上，沿这个电容绝缘膜形成的上部电极，上述电容绝缘膜的位于上述开口部分壁面上的部分和底面上的部分相连，且具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
31.一种半导体装置，其中：
包括，贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在上述第一层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成的导电性氧化阻挡膜；在上述第一层间绝缘膜上形成在上述氧化阻挡膜周围的，且，为使其上表面与上述氧化阻挡膜的上表面同高而进行了平整的第二层间绝缘膜；形成在上述氧化阻挡膜上面，并与这个氧化阻挡膜相连，且以覆盖这个氧化阻挡膜的形式形成的，膜厚较厚的下部电极；形成在上述下部电极的上面及侧面上的电容绝缘膜；并在上述电容绝缘膜上，沿着这个电容绝缘膜形成的上部电极，上述电容绝缘膜，位于上述下部电极上面的部分和侧面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
32.一种半导体装置，其中：
包括，贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在上述第一层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成的导电性氧化阻挡膜；在上述第一层间绝缘膜上形成在上述氧化阻挡膜周围的，且，为使其上表面与上述氧化阻挡膜的上表面同高而进行了平整的第二层间绝缘膜；形成在上述氧化阻挡膜上面膜厚较厚的底膜；形成在上述底膜的上面及侧面，其端部与上述氧化阻挡膜相连的下部电极；在上述下部电极上并沿着该下部电极形成的电容绝缘膜；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极，上述电容绝缘膜，位于上述下部电极上面的部分和侧面上的部分相连，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
33.一种半导体装置，其中：
包括，贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在上述第一层间绝缘膜上与上述导电性插塞电连接，且以覆盖上述导电性插塞的形式形成的导电性氧化阻挡膜；形成在上述氧化阻挡膜上面，与上述氧化阻挡膜连接的有底筒状下部电极；在上述第一层间绝缘膜和上述氧化阻挡膜的上面中除去与上述下部电极连接的连接部分外的区域的上面，以露出上述下部电极的筒状部分的方式形成的第二层间绝缘膜；在上述下部电极上，沿着这个下部电极底面、内壁面及外壁面形成的电容绝缘膜；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极，上述电容绝缘膜，至少在位于上述下部电极底面上的部分和内壁面上的部分相互连接，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
34.一种半导体装置，其中：
包括，贯通于形成在基板上的第一层间绝缘膜的导电性插塞；在上述第一层间绝缘膜上与上述导电性插塞电连接，且以覆盖这个导电性插塞的形式形成的导电性氧化阻挡膜；在上述第一层间绝缘膜上形成在上述氧化阻挡膜周围的，且，为使其上表面与上述氧化阻挡膜的上表面同高而进行了平整的第二层间绝缘膜；形成在上述氧化阻挡膜上的有底筒状定形膜；在上述定形膜上，沿这个定形膜的底面、内壁面及外壁面形成的，端部与氧化阻挡膜相连的下部电极；在上述下部电极上，沿着这个下部电极形成的电容绝缘膜；在上述电容绝缘膜上，并沿这个电容绝缘膜形成的上部电极，上述电容绝缘膜，至少在位于上述定形膜的底面部分和内壁面部分相互连接，具有沿上述导电性插塞的贯通方向弯曲的弯曲部分。
CNB031079156A 2002-03-28 2003-03-24 半导体装置及其制造方法 Expired - Fee Related CN100552954C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002091298 2002-03-28
JP2002091298A JP2003289134A (ja) 2002-03-28 2002-03-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1449045A CN1449045A (zh) 2003-10-15
CN100552954C true CN100552954C (zh) 2009-10-21

Family

ID=28449589

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031079156A Expired - Fee Related CN100552954C (zh) 2002-03-28 2003-03-24 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US6831323B2 (zh)
EP (1) EP1353370A3 (zh)
JP (1) JP2003289134A (zh)
KR (1) KR100934066B1 (zh)
CN (1) CN100552954C (zh)
TW (1) TW587329B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242429A (zh) * 2016-12-23 2018-07-03 英飞凌科技股份有限公司 具有密封结构的半导体装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
CN1525553A (zh) * 2003-02-26 2004-09-01 ���µ�����ҵ��ʽ���� 半导体装置的制造方法
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
JP2005191534A (ja) * 2003-12-05 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005217189A (ja) * 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 容量素子及びその製造方法
JP3935475B2 (ja) 2004-03-18 2007-06-20 松下電器産業株式会社 半導体装置及びその製造方法
KR100601953B1 (ko) * 2004-05-03 2006-07-14 삼성전자주식회사 메모리 소자의 캐패시터 및 그 제조 방법
JP4653426B2 (ja) 2004-06-25 2011-03-16 セイコーエプソン株式会社 半導体装置
EP1628327A2 (en) * 2004-08-20 2006-02-22 Matsushita Electric Industrial Co., Ltd. Dielectric memory device and method for fabricating the same
JP4375561B2 (ja) * 2004-12-28 2009-12-02 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP4766924B2 (ja) * 2005-05-30 2011-09-07 パナソニック株式会社 半導体記憶装置及びその製造方法
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4711063B2 (ja) * 2005-09-21 2011-06-29 セイコーエプソン株式会社 半導体装置
JP4557903B2 (ja) * 2006-02-10 2010-10-06 パナソニック株式会社 半導体装置及びその製造方法
JP4884104B2 (ja) * 2006-06-29 2012-02-29 富士通セミコンダクター株式会社 キャパシタを含む半導体装置及びその製造方法
US8344438B2 (en) * 2008-01-31 2013-01-01 Qimonda Ag Electrode of an integrated circuit
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US9876016B2 (en) * 2011-12-30 2018-01-23 Intel Corporation Wrap-around trench contact structure and methods of fabrication
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9219225B2 (en) 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) * 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
CN110875316B (zh) * 2018-08-31 2023-08-08 华邦电子股份有限公司 存储器装置及其制造方法
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11917806B2 (en) * 2021-08-12 2024-02-27 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US37624A (en) * 1863-02-10 Improvement in sewing-machines
JP3197064B2 (ja) * 1992-07-17 2001-08-13 株式会社東芝 半導体記憶装置
KR960006344B1 (ko) * 1992-10-24 1996-05-13 현대전자산업주식회사 표면적이 극대화된 전하저장전극 도전층 형성방법
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US20020165615A1 (en) * 1996-03-01 2002-11-07 Marc Abouaf Metal-backed acetabular component of a hip joint prosthesis having a zirconia-toughened alumina insert
JP2917912B2 (ja) 1996-06-07 1999-07-12 日本電気株式会社 半導体記憶装置およびその製造方法
DE19705352A1 (de) * 1997-02-12 1998-08-20 Siemens Ag Herstellverfahren für eine erhabene Kondensatorelektrode
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
US6392264B2 (en) * 1997-07-08 2002-05-21 Hideki Takeuchi Semiconductor memory device and method of producing the same
KR100269310B1 (ko) * 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
JPH11265984A (ja) 1998-03-17 1999-09-28 Sony Corp 半導体装置の製造方法
JPH11307735A (ja) 1998-04-22 1999-11-05 Sharp Corp 半導体メモリ素子の製造方法
US6232174B1 (en) 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6239481B1 (en) * 1998-06-05 2001-05-29 Advanced Micro Devices, Inc. Device for removing a flip chip die from packaging
JP2000022109A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置およびその製造方法
JP4809961B2 (ja) * 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
JP2000068471A (ja) 1998-08-19 2000-03-03 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
DE19842684C1 (de) * 1998-09-17 1999-11-04 Siemens Ag Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren
KR100272172B1 (ko) 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
US6281535B1 (en) 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
JP2000228506A (ja) 1999-02-09 2000-08-15 Nec Corp 半導体装置及び半導体装置の製造方法
US6421223B2 (en) * 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
JP3415478B2 (ja) 1999-04-30 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
JP2001077326A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2001085640A (ja) 1999-09-13 2001-03-30 Sony Corp 半導体装置およびその製造方法
JP2001223345A (ja) 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
KR100323723B1 (ko) * 2000-01-17 2002-02-19 박종섭 반도체 소자의 캐패시터 제조방법
JP3914681B2 (ja) 2000-03-08 2007-05-16 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP3468200B2 (ja) 2000-03-15 2003-11-17 株式会社日立製作所 半導体装置
DE10022655C2 (de) 2000-04-28 2002-03-07 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorstrukturen
JP4001707B2 (ja) 2000-06-20 2007-10-31 富士通株式会社 半導体装置の製造方法
JP3895099B2 (ja) 2000-08-10 2007-03-22 富士通株式会社 半導体装置及びその製造方法
JP2002057299A (ja) 2000-08-14 2002-02-22 Toshiba Corp 半導体装置及びその製造方法
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP2002076293A (ja) * 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
JP2002076290A (ja) 2000-09-04 2002-03-15 Toshiba Corp 半導体メモリ装置
DE10053171C2 (de) * 2000-10-26 2003-02-06 Infineon Technologies Ag Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242429A (zh) * 2016-12-23 2018-07-03 英飞凌科技股份有限公司 具有密封结构的半导体装置
CN108242429B (zh) * 2016-12-23 2021-06-01 英飞凌科技股份有限公司 具有密封结构的半导体装置

Also Published As

Publication number Publication date
KR20030078725A (ko) 2003-10-08
US6831323B2 (en) 2004-12-14
TW200305999A (en) 2003-11-01
EP1353370A3 (en) 2009-09-16
CN1449045A (zh) 2003-10-15
JP2003289134A (ja) 2003-10-10
EP1353370A2 (en) 2003-10-15
US20030183936A1 (en) 2003-10-02
KR100934066B1 (ko) 2009-12-24
US20050101085A1 (en) 2005-05-12
US7268036B2 (en) 2007-09-11
TW587329B (en) 2004-05-11

Similar Documents

Publication Publication Date Title
CN100552954C (zh) 半导体装置及其制造方法
US6521494B2 (en) Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US6239461B1 (en) Semiconductor device capacitor having a recessed contact plug
US7244982B2 (en) Semiconductor device using a conductive film and method of manufacturing the same
US6538272B2 (en) Semiconductor storage device and method of producing same
US20020079523A1 (en) Reduction of damage in semiconductor container capacitors
US20030075753A1 (en) Stacked capacitor and method for fabricating the same
TWI295505B (en) Ferroelectric memory device with merged-top-plate structure and method for fabricating the same
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US20030129805A1 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
JP2005136414A (ja) キャパシタ、それを備えた半導体素子およびその製造方法
US7573120B2 (en) Semiconductor device and method of manufacturing the same
US6686265B2 (en) Method of producing a capacitor electrode with a barrier structure
JP2005327847A (ja) 半導体装置及びその製造方法
US20030203570A1 (en) Method for fabricating capacitor using electrochemical deposition and wet etching
US6255157B1 (en) Method for forming a ferroelectric capacitor under the bit line
US6946340B2 (en) Method of fabricating ferroelectric memory device with photoresist and capping layer
JP2004282041A (ja) 半導体装置の製造方法
US6306666B1 (en) Method for fabricating ferroelectric memory device
Ono et al. (Ba, Sr) TiO/sub 3/capacitor technology for Gbit-scale DRAMs
US11424316B2 (en) Capacitor structure and semiconductor device including the same
KR100420405B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
JP2005259872A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20120324