TW313559B - Thin film transistor matrix device and method for fabricating the same - Google Patents
Thin film transistor matrix device and method for fabricating the same Download PDFInfo
- Publication number
- TW313559B TW313559B TW085103354A TW85103354A TW313559B TW 313559 B TW313559 B TW 313559B TW 085103354 A TW085103354 A TW 085103354A TW 85103354 A TW85103354 A TW 85103354A TW 313559 B TW313559 B TW 313559B
- Authority
- TW
- Taiwan
- Prior art keywords
- drain
- gate
- busbars
- thin
- connection wiring
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Description
3iS559 A7 B7 五、發明説明( 經濟部中央標準局員工消費合作社印製 〔產業上之利用領域〕 本發明係两於薄膜II晶體矩酵裝置及其製造方法,特 別關於作為桌上齒人電腦或掛牆T:V使用的TFT-LCD (TFT矩 陣型液晶顯示裝置)及其製造方法。 TFT-LCD具有薄型輕重量、低|消耗電力之特擻,期望 將來作為替代CRT之顯示裝置而占有大市場。為了實現工 作站用等之大畫面及高精度之TFT;面板,像素之開口率即 為了提高團像品質而成重要課題^又,為了能廉價製造TPT 面板,其必需爲可藉優於操作性的照相石販術來形成的 元件構造者。 〔習知技術〕 將習知薄膜電晶髏矩陣裝置$疆案設計示於第35圖。 在透明絕縐基片110之中央設有圖像顯示領域112,並 矩陣狀地排列有多數薄膜電晶體、I及連接於各薄膜霜晶體 之源極的多數像素電極(未予圃示)。多數薄膜1晶醱之 閜極,係藉由向第35圖之左右延伸的閘極母線114所共同 連接著;而汲極,則藉由向第35圖之上下延伸的汲極母線 116所共同連接著。 多數閜極母線114,係分成相鄰之奇數順序之閘極母 線114a與偶數順序之閛極母線114a。奇數順序之閘極母線 114a#連接於第35.團右钿之閛極镅翼(TAB)端子118a ;而 偶數顒序之閘棰母線114b則連接於第35團左镅之閘極側TAB 端子118b。 多數汲極母線116,僳分成相鄰之奇數順序的汲極母 (請先聞讀背面之注意事項再填寫本頁) I 《......... -I —- 訂1 丨( 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)丨 4 - 313559 經濟部中央揉準局員工消资合作社印装 A7 B7五、發明説明(2 ) 線116a與偶數順序之汲極母線116ib。奇數類序之汲極母線 116a係連接於第35團上铜之汲極销TAB端子120a ;而偶數 顒序之汲極母線116b,則連接於_35圓下倾之汲極側TAB 端子120b。 〔發明欲解決之課題〕 如此,依照習知之薄膜霄晶摩矩陣裝置,如上所述, • ί 閘極母線114a,114b及汲極母線l:16a,116b,分別由獨立 的導霄層圖案所形成。因此,於_來形成薄膜電晶體之製 造工程或用來形成液晶面板之製造工程,存在著因靜電電 荷之«性應力而在導電層圖菜間發生短路,或薄膜電晶體 之闊值等之特性變動等藺題。 本發明之目的係在於提供一律薄膜電晶髅矩陣裝置及 其製造方法,俾在製造工程中,即使有靜電電荷等之電性 應力之作用,也不會發生短路缺降、特性變動少、及可Μ Μ高製品率製造。 本發明之其他目的係在於提供一種薄膜電晶體矩陣裝 置及其製造方法,俾可速成高精度之檢査,且可預先篩分 不良St。 〔用以解決課題之手段〕 為了達成上述目的,本發明:t薄膜電晶體矩陣裝置包 含有: 一透明絕緣基片; 多數薄膜霣晶體,係矩陣狀地配置在前述透明絕緒基 片上; ,装--, / (請先閲讀背面之注意事項再填寫本頁) ϋ ml ϋ—fl— 1 I - I -1 -
If 本紙張尺度適用中國國家揉準(〇呢)八4規格(210乂297公釐]| 經濟部中央標準局舅工消費合作社印裝 313559 A7 B7__ 五、發明説明(3 )
I 多數像素霄極,係矩陣狀地_置在前述透明絕緣基片 上,並連接於前述薄膜m晶體之_極; 多數母線,係用來共同連接tji述薄膜電晶體之閘極或 汲極; 一外部端子,係在前述透明_緣基片之緣部,與前述 母線之端部形成相對;及 一連接配線,係形成在比前述外部端子更內侧之領域 ,以用來共同連接前逑多數之母緯。 於上逑薄膜電晶體矩陣裝置中,前述連接配線宜具有 用Μ另外共同連接前述多數母線中之相鄰母線的多數配線 〇 於上述薄膜電晶體矩陣裝置t,最好更具有一種連接 前述多數連接配線,且電阻值比該連接配線更高之霄阻配 線。 爲了逹成上述目的,本發明之薄膜電晶髏矩陣裝置包 含有: 一透明絕緒基片; 多數薄膜霄晶體,係矩陣狀坤配置在前述透明絕緣基 片上; 多數像素霣極,係矩陣狀地f置在前述透明絕緣基片 上,並連接於前逑薄膜電晶«之蹿搔; 多數閘極母線,係用來共同璋接前述薄膜霄晶髏之閘 極; 多數汲極母線,偻用來共同遵接前述薄膜罨晶體之汲 ^紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐j - 6 - ~ (請先閲讀背面之注意事項再填寫本頁) 裝. 、11 經濟部中夬揉準局WC工消费合作社印装 3IS559 A7 B7 五、發明説明(4 ) 極; I · 一第一外部端子,係在前述_明絕緣基片之緣部,與
I 前述閘極母線之端部形成相對; 一第二外部端子,係在前述_明絕緣基片之緣部,與 前述汲極母線之端部形成相對; 一閛極用連接配線,係形成卒比前述第一外部端子更 内倒之領域中,Μ用來共同連接#述多數閛極母線;及 一汲極用連接配線,係形成f比前述第二外部端子更 内侧之領域中,以用來共同連接前述多數汲極母線。 於上述薄膜電晶髓矩陣裝置+,最好更具有一種建接 前述閜極用連接配線與前述汲極弟連接配線,且電阻值比 前述閘極用連接配線及前述汲極$連接配線更高之霣阻配 線° 於上述薄膜霄晶體矩陣裝置中,前逑閘極用連接配線 宜具有將前述多數蘭極母線中之样鄰閛極母線另予共同連 接之第一及第二閛極用連接配線;前述汲極用連接配線則 宜具有將前述多數汲極母線線中;相鄰汲極母線另予共同 連接之第一及第二汲極用連接配津。 於上述薄膜電晶體矩陣裝置中,最好更具有一種連接 前述第一及第二閜極用連接配線_前述第一及第二汲極用 連接配線,且電阻值高於前述多數連接配線之電阻配線。 為了連成上述目的,本發明t薄膜電晶護矩陣裝置之 裂造方法包含有: 第一工程,係於透明絕緣基片上形成:用Μ共同連接 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐1 - 7 - n. m Kn ml ml In - r - - - - . HI — . 广β (請先閲讀背面之注意事項再填寫本頁) 打 經濟部中央揉準局員工消費合作社印製 A7 B7 --—..............Ί-- 五、發明説明(5) 薄膜電晶爨之閛棰的多數閘極母4;一與前逑閘極母線之 端部形成相對的第一外部端子;4一形成在比該第一外部 端子更内領之領域,Μ用來共同4接前述多數閘極母線的 閘極用連接配線; 第二工程,係全面地形成第1絕緣膜;及 第三工程,係於前逑第一絕#膜上形成:用以共同連
. I 接前逑薄膜霄晶體之汲極的多數斑極母線;一與前述汲極
J 母線之端部形成相對之第二外部_子;及形成在比前述第 二外部端子更内侧之領域,Κ用$共同連接前述多數汲極 母線之汲極用連接配線。 爲了逢成上述目的,本發明&薄膜霄晶體矩陣裝置之 製造方法包含有: 第一工程,係於透明絕緣基上形成:用Μ共同連接 薄膜電晶體之閛極的多數W®母$;—舆前述蘭極母線之 端部形成相對的第一外部端子;#一共同連接前述多數閘 棰母線中相鄰閛極母線之一方之缚的第一閛極用連接配線 9 第二工程,係全面地形成第^絕緣膜; 第三工程,係於前述第一絕4膜上形成:用Μ共同連 接前述薄膜霣晶饅之汲極的多數瑰極母線;一舆前述汲棰 ! 母線之端部形成相對之第二外部罅子;及一形成用來共同 連接前述多數汲極母線中相鄰之—方之組的第一汲棰用連 接配線; 第四工程,係全面地形成第二絕緣膜;及 本紙張尺度適用中國國家揉準(CNS ) Α4洗格(210X297公釐j - 8 ~ (請先閲讀背面之注意事項再填寫本頁) 装·
、tT
Si3559 A7 _____,_ 五、發明説明(6 ) 第五工程,係於前逑第二絕$膜上形成:像素電極; 一共同連接前述多數閛極母線中#鄰閘極母線之另一方之 組的第二閘極用連接配線ί及一4同連接前述多數汲極母 線中相鄰之另一方之組的第二汲#用連接配線。 為了達成上述目的,本發明龙薄膜霣晶體矩陣裝置之 ! 製造方法,包含有: 第一工程,係於透明絕緣基4上形成:用Μ共同連接 薄膜電晶謾之閘極的多數蘭搔母#;一舆前述閘搔母線之 端部形成相對的第一外部端子;+共同連接前逑多數閘極 母線中相鄰閘極母線之一方之組第一閘極用連接配線; 一共同連接多數汲極母線中相鄰;一方之組的第一汲極用 連接配線; 經濟部中央樣準局員工消费合作社印製 ---------^ ! (請先閱讀背面之注意事項再填寫本頁) 第二工程 > 係全面地形成第1絕緣膜;及 第三工程,係於前述第一絕$膜上形成:用Μ共同連 接前述薄膜電晶鼸之汲極的前述4數汲極母線;一與前述 汲極母線之端部形成相對之第二外部端子;一共同連接前 述多數汲棰母線中相鄰之另一方3组的第二汲極用連接配 線;一共同連接前逑多數閘搔母4中相鄰閘極母線之另一 方之组的第二閘極用連接配線。 為了逢成上述目的,本發明q薄膜電晶體矩陣裝置之 製造方法,包含有: 第一工程,俤於透明絕緣基片上形成:用以共同連接 薄膜電晶賸之閜極的多數閘極母$;—舆前述蘭極母線之 端部形成相對之第一外部端子;一共同連备前述多數閛極 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) 經濟部中央揉準局員工消費合作社印製 A7 _B7 ,__ 五、發明説明(7 ) 母線中相鄰閘極母線之一方之組$第一蘭極用連接配線; 一共同連接多數汲極母線中相鄰本一方之組的第一汲極用 連接配線; 第二工程,係全面地形成第卞絕緣膜; 第三工程,俤於前述第一絕邊膜上形成:用Μ共同連
I 接前述薄膜電晶醱之汲極的前述+數汲極母線;一與前述 汲極母線之端部形成相對之第二外部端子;一第二汲極用 連接配線;及一第二閘極用連接¥線; 第四工程*係全面地形成第:ί:絕鎵膜;及 第五工程,係於前述第二絕+膜上形成:像素霄極; 一用來連接前述多數汲極母線中#鄰之另一方之組與前述 第二汲極用連接配線之第一連接卑線;一用來連接前述多 | 數閘極母線中相鄰閘極母線之另^方之組舆第二閘搔用連 接配線之第二連接配線。 於上述薄膜電晶髏矩陣裝置表製造方法中,最好更包 含: 第四工程,係於前述第三工¥後,全面地形成第二絕 緣膜;及 i 第五工程,係於前述第二絕#膜上形成:像素電極; 及用來連接前述蘭極用連接配線$前述汲極用連接配線之 轚阻配線。 在上述薄膜《晶饅矩陣装置#製造方法中,最好於前 述第五工程,形成用來連接前述#一及第二閘極用連接配 • | 線與前述第一及第二汲極用連接#線之霄阻配線。 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐> ---------〈^.-- (請先閲讀背面之注意事項再填寫本頁)
J-T-9J 312559 A7 B7 五、發明説明(8 ) 經濟部中央揉準局貝工消f合作社印象 於上述薄膜電晶饅矩陣裝置砗製造方法中,最好於規 定製造工程完了後,從前述閘極用連接配線電分離前述閘 極母線,及從前述汲棰用連接配$電分離前述汲極母線。 〔作用〕 如依本發明,由於設有:透_絕緒基片、多數薄膜霄 晶體(矩陣狀地配置在前述透明綿緣基片上)、多數像素 電極(成矩陣狀地配置在前述透明絕緒基片上,並連接於 前述薄膜電晶體之源極)、多數4線(用來共同連接前述 薄膜電晶體之閘極或汲極)、外$端子(在前述透明絕緣 基片之緣部,舆前述母線之端部_成相對)及建接配線( 形成在比前逑外部端子更内镅之f域,以用來共同連接前 述多數母線),所Μ在製造工程中,即使有靜電電荷等電 應力之作用,也不會發生短路缺陷,且特性變動少,可以 Μ高製品率製造。 於上述薄膜電晶體矩陣裝置只要藉由多數連接配 線將多數母線中相鄰之母線另予φ同連接,即可將不同電 位外加於此等連接配線,進行高_度之檢査,可預先篩分 不良品。 如依本發明,由於設有:透#絕緣基片、多數薄膜電 晶體(成矩陣狀地配置在前逑透4絕緒基片上)、多數像 ! 素電槿(成矩陣狀地配置在透明$緣基片上,並連接於前 述薄膜電晶體之源極)、多數閛+母線(用來共同連接薄 膜霄晶體之閘棰)、多數汲槿母# (用來共同連接前述薄 膜®晶醴之汲極)、第一外部端争(在前逑透明絕緣基片 (請先閱讀背面之注意事項再填寫本頁) 装--- t 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐 11 - 經濟部中央標準局貝工消費合作社印袋 A7 B7 五、發明説明(9 ) 之緣部,與前逑蘭搔母線之端部#成相對)、第二外部靖 子(在前述透明絕緣基片之緣部,i與前述汲極母線之端部 形成相對)、閛極用連接配線(鮮成在比前逑第一外部靖 子更内镅之領域,Μ用來共間連#前述多數閘極母線)、 及汲極用連接配線(形成在比前$第二外部端子更内侧之 領域,Μ用來共同連接前述多數δ[極母線),所Μ在製造 工程中,即使有靜電電荷等霣應;||之作用,也不會發生短 路缺陷,且特性變動少,可製品率製造。 於上述薄膜電晶髏矩陣裝置4,只要藉由第一及第二 閛極用連接配線,將多數閛極母@中相鄰之閛極母線另予 共同連接,且藉由第一及第二汲4用連接配線,將多數汲 極母線中相鄰之汲極母線另予共#連接,卽可將不同電位 外加於此等連接配線,進行高精q之檢査,可預先篩分不 良品。 如依本發明,可藉包含有第封工程(於透明絕緣基片 上形成:用來共同連接薄膜電晶$之閘極的多數闌極母線 ;一與前述閛極母線之端部形成_對之第一外部端子;形 成在比前述第一外部靖子更内侧#領域,Μ用來共同連接 前述多數閜極母線之閘極用連接@線)、第二工程(全面 地形成第一絕緣膜)、及第三工# (於前述第一絕緣膜上 ! 形成:用來共同連接前述薄膜霄_鼸之汲極的多數汲極母 i 線;一舆前逑汲極母線之端部形$相對之第二外部端子; 形成在比前述第二外部端子更內娜之領域,Μ用來共同連 接前逑多數汲極母線)之製造方裤,來製造薄膜電晶體矩 本紙張尺度逋用中國國家榡準(CNS ) Α4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 年 、1Τ 313559 A7 B7 五、發明説明(10 經濟部中央標準局員工消費合作社印製 陣裝置。 又,如依本發明,可藉包含#第一工程(於透明絕緣 基片上形成:用來共同連接薄膜寒晶饅之閘極的多數閘極 母線;一舆前述閘極母線之端部4成相對之第一外部端子 ;用來共同連接前逑多數閘極母4中相鄰蘭極母線之一方 之組的第一蘭極用連接配線)、Φ二工程(全面地形成第 一絕緒膜)、第三工程(於前述津一絕续膜上形成:用來 共同連接前述薄膜電晶釀之汲極的多數汲極母線;一與前 述汲極母線之端部形成相對之第斗外部端子;用來共同連 接前述多數汲極母線中相鄰之一方之組的第一汲極用連接 配線)、第四工程(全面地形成躬二絕緒膜)、及第五工 程(於前述第二絕緣膜上形成:镡索霣極;用來共同連接 前述多數閛搔母線中相鄰閘極母_之另一方之組的第二閛 極用連接配線;用來共同連接前4多數汲極母線中相鄰之 另一方之組的第二汲極用連接配4)之製谊方法,來製造 薄膜電晶體矩陣装置。 又,如依本發明,可藉第一 +程(於透明絕緣基片上 形成:用來共同連接薄膜電晶體Φ閘極的多數閘極母線; —與前述閛極母線之端部形成相謝之第一外部端子;用來 共同連接前逑多數閛極母線中相相閘極母線之一方之組的 | 第一閘極用連接配線;用來共同4接多數汲極母線中相鄰 之一方之組的第一汲極用連接配筚)、第二工程(全面地 形成第一絕緣膜)、及第三工程|(於前述第一絕緣膜上形 成:用來共同連接前述薄膜電晶i之汲極的前述多數汲極 --:--气装-- (請先閎讀背面之注意事項再填寫本頁) --訂1 nn m I- -!— Hu —c 本紙張尺度逍用中國國家梯準(CNS ) A4规格(210 X 297公釐 -13 - A7 B7 五、發明説明(11 ) 經濟部中央揉準局員工消費合作社印褽 母線;一與前述汲極母線之端部#成相對之第二外部端子 ;用來共同連接前述多數汲極母织中相鄰之另一方之組的 第二汲極用連接配線;用來共同4接前逑多數閛極母線中 相鄰閛極母線之另一方之組的第4閘極用連接配線),來 製造薄膜電晶體矩陣裝置。 又,依本發明,可藉包含有结一工程(於透明絕緣基 片上形成:用來共同連接薄膜轚+體之閘極的多數閛極母 線;一與前述閘極母線之端部形$相對之第一外部端子; 用來共同連接前述多數閛極母線+相鄰關極母線之一方之 組的第一閜極用連接配線;用來$同連接多數汲極母線中 相鄰之一方之組的第一汲極用連#配線)、第二工程(全 面地形成第一絕緣膜)、第三工於前逑第一絕緣膜上 形成:用來共同連接前述薄膜電4髏之汲極的前述多數汲 ! 極母線;一與前述汲極母線之端部形成相對之第二外部端 子;第二汲極用連接配線;及第:φ閘極用連接配線)、第 四工程(全面地形成第二絕緣膜) 第二絕緣膜上形成:像索電極;#來連接前述多數汲極母 線中相鄰之另一方之組輿前述第斗汲欏用連接配線之第一 連接配線;用來連接前述多數蘭Φ母線中相鄰蘭極母線之 另一方之組與前述第二閘棰用連#配線之第二連接配線) 之製造方法,來製造薄膜電晶陣裝置。 〔實施例〕 1 .隹一謇旃例 1.1 鼸雷晶讎矩隨%詈 、及第五工程(於前述 I---------f裝丨_ (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4规格(210X:297公釐 14 - JL ti 539 A7 B7 五、發明説明(12 經濟部中央揉準局貝工消費合作社印製- 使用第1圔乃至第6鼷來說辦根據本發明第一實施例 之薄膜霄晶體矩陣裝置。 i 第1圖係本實施例薄膜電晶齟矩陣裝置之圖案設計圖 ;第2圖係第1圖之薄膜霄晶體矩陣裝置之配線領域放大 圖;第3圖係第1圖之薄膜霄晶齟矩陣裝置之圖像顯示領 域放大圖;第4画係第1圖之薄腆電晶體矩陣裝置的斷面 麵0 | 首先,使用第1画來說明本Θ施例之薄膜電晶體矩陣 | . 裝置之全體配置。 本實施例之薄膜電晶體矩陣4置,僅在其透明絕緣基 片10之一侧安裝有閘極钿之藝動4路及汲極镅之驅動電路 0 在透明絕緣基片10之中央設f画像顯示領域12,並矩 陣狀地拂列有多數薄膜電晶鼸(未予圖示)及連接至各薄 膜電晶醱之源極的多數像素電極|未予圔示)。多種薄膜 電晶體之閛極係藉由向第1圔之;^右延伸之閘棰母線所共 同地連接著;而汲極則藉由向第$画之上下延伸之汲棰母 線16所共同地連接著。 I 閘極母線14,係向第1圈之左侧延伸,其端部則形成 有凸耳18。在透明絕緒基片10之碑部,形成有用來輪入來 自外部之信號的輸入端子20。_入端子20內俩之端部與閘 極母線14之凸耳18,係在供驅動_IC晶片(未予圖示)載 置之1C晶片領域内配置成相向。 用來共同連接閘極母線14之喊極用連接配線24,係延 1-in· - i Μ— ί »j— Is m· ^ nn n. f, (請先閲讀背面之注意事項再填寫本頁)
^5J π 本紙張尺度適用中國國家標準(CNS ) A4洗格(210X297公釐 15 五、發明説明(13 ) A7 B7 經濟部中央揉準局貝工消費合作社印製 設在輪入端子20與凸耳18間之1C鑷片領域22而成縱貫此領 域22之狀態。閘極用連接配線24奧閘極母線14之凸耳18, 係藉由細連接配線26連接起來。最後使用雷射光束來熔斷 該細連接配線26,藉此從閛極用g接配線24電分離Μ極母 線14。 汲極母線16係向第1匾之上#延伸,其端部則形成有 凸耳28。在透明絕緣基片10之緣部,形成有用來鎗入來自 外部之信號的輓入端子30。_入_子30内侧之端部與汲極 母線16之凸緒18,係在供驅動用1C晶片(未予圖示)載置 之1C晶片領域32內配置成相向。 用來共同連接汲極母線16之汲極用連接配線34,係延 設在輪入端子30與凸耳28間之I C晶片領域32而成横斷此領 域32之狀態。汲極用連接配線34¾汲棰母線16之凸耳28, 係藉由細建接配線36連接起來,最後使用雷射光束來熔斷 該細連接配線36,藉此從汲棰用迪接配線34¾分離汲極母 線16。 蘭極用連接配線24輿汲極用4接配線,係藉電阻值高 於該等連接配線24 , 34之電阻配4 28來互相連接起來。 ! 其次,使用第2圈乃至第4 $來詳細說明本實施例之 薄膜18晶羅矩陣裝置。第4_右#之鼷,係第2匾汲極母 I 線16之凸耳28之A-A’斷面圖;左#之國,係第2圈閜極母 線14之凸耳18之B-B'断面圏;中兴之圖,係第3鬮之薄膜 霄晶醱及像素電棰之C-C’斷面圚 使用第3圖之平面圖及第4啤之C-C’斷面圈,詳細說 • - - - i I - -1 - -- - 1 > • / (請先閲讀背面之注$項再填寫本頁〕 ^ fn— mt vm ml ·
Its J i nn Ha·— ^^^^1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 16 五、發明説明(14 ) A7 B7 經濟部中央揉準局貝工消費合作社印装 明薄膜m晶體矩陣裝置之圖像顯#部12。 將匾像顯示部12之平面構成Μ於第3圖。在閛極母線 14與汲極母線16所交叉之位置設#薄膜電晶體40。薄膜霄 晶體40之閘極40g係連接於陬極母鎿14;汲極40d係連接於 汲極母線16 ;而源極40s則連接於 極42之中央則設有存儲電容部44。 將圖像顯示部12之斷面部12$斷面構成示於第4襴之 C-C’斷面圖。在透明絕緣基片l〇if,形成有例如由A1或Cr 等之金屬層46所形成之蘭極母線1 儲46a。此等蘭極母線14與存鏑電極463,係舆薄膜電晶龌 40之蘭極40g成同一層。 I 在金馬層46上,形成有例如@SiN膜或SiOa膜與SiN膜 j 之二層膜等所成之第一絕緣膜48。|此第一絕緣膜48,係與 薄膜«晶體40之閛極成同一靥。| 在第一絕緣膜48上,形成有#如由i型a-Si所成之半 j 導«括性層50。灶半導髏層50, #舆薄膜電晶龌40之通道 層成同一餍。再者,在半導臞栝样層50上,形成有例如由 A1或Cr等之金羼層52所形成的源$40s、及存儲電容部44 之相向電極52a。 在金屬層52上,形成有例如_SiN膜或Si〇a膜舆SiN膜 之二層膜等所成之第二絕揉膜54。|在此第二絕緣膜54,有 接觸孔形成在源極40s及相向霣極02a上。 在第二絕緣膜54上,形成有_如由ΙΤ0等所成之ITO^ 極膜56。ΙΤ0電極膜56係構成像素降棰42,並透遇接觸孔 簾素霄極42。在像素電 I、及存儲電容部44之存 (請先閲讀背面之注意事項再填寫本頁) 訂 Τ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 17 - 313559 A7 B7 五、發明説明(15 經濟部中央標率局男工消费合作社印裝 來連接於源極40s及相向電極52a <1 其次,使用第2圖之平面圖珠第4國A-A’斷面圖詳細 說明有關薄膜«晶體矩陣裝置之汲極母線16之凸耳28。 在透明絕緣基片10上,形成莉第一絕緣膜48。在此第 一絕緣膜上,層合有半導體栝性刖50及金屬層52。於金屬 曆52上形成有第二絕緣膜54,而在金雇層52上之第二絕緣 膜54則形成有接觸孔。於第二絕綽膜54上,形成有IT0電 極膜56。ΙΤ0電極膜56係透過接觸 藉由這些IT0電極膜56及金屬層52|來構成凸耳28。用來共 同連接汲極母線16之汲極用連接$線34及細連接配線36 係與凸耳28之金屬層52成同一層 接著,使用第2圔之平面匾#第4圖之B-B’斷面圈, 詳細說明薄膜霣晶體矩陣裝置之#極母線14之凸耳18。 在透明絕緣基片上,形成有#羼層46。於金屬餍46上 則形成有第一絕緣膜48及第二絕#膜54。在金羼餍46上之 第一絕緣膜48及第二絕緣膜54形_有接觸孔。於第二絕緣 膜54上,形成有IT0電極膜56。ΙΤ0電極膜56係透過接觸孔 來與金屬層46連接。用來共同連$閛棰母線之閘棰用連接 配線24及細連接配線26,係舆凸_18之金臑層46成同一層 孔來舆金屬層52連接。 使用上述薄膜電晶體矩陣裝茸來構成液晶面板,準備 形成有濾色器之相向基片(未予啤示),把液晶夾在薄膜 «晶體矩陣裝置與對向基片間,域構成液晶面板。 於此液晶面板準備設有驅動建路等之周邊電路的電路
本紙張尺度逍用中國國家標準(CNS ) A4规格(2Ι0Χ297公釐P -18 - --------I -,^- - n — -訂 (請先閱讀背面之注意事項再填寫本頁) ___-- * ml nn nn m· · 五、發明説明 16 A7 B7
基片(未予圖示),藉由可撓電$等之連接配線(未予圖 示)連接液晶面板輿霣路基片,#此構成液晶顯示覃元。 1 . 2製诰方法 其次,使用第5圈及第6團#說明本實施例薄膜電晶 髅矩陣裝置之製造方法。此製造齐法使用了五張光軍。 首先,使用濺射法,將由例# A1或Cr等所成之金屬層 j 46,成膜於玻璃基片等之透明絕4基片10上。使用第一光 罩,將金屬層46形成圖案,Μ形$閘極母線14、閜極42a 、存儲電極46a、凸耳18之金屬層46、閛極甩連接配線24 細連接線26 (請參照第5圓U))。 其次,使用等離子區CVD法,將由SiN膜或Si〇a膜與SiN 成膜於全面。 將由無摻雜之i型a-Si所 ---------f袭— * 产 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局員工消費合作社印製 膜之二層膜所成之第一絕緣膜48 接著,使用等離子區CVD法, 成之半導體活性層50及由Si〇a膜#SiN膜所成之保護膜( 未予圏示),連薄成膜於第一絕^膜48上(請參照第5圖 (b)。接著,使用第二光罩除去τψ通道部,並使用氳輻酸 缓衝液全面地蝕刻除去此保護膜<) 其次,使用等離子區CVD法,|將n +型a-Si層(未予圖 !. 示)成膜於全面。 接著,使用糖射法,將由A1球Cr等所成之金屬層52成 膜於n +型a-Si餍上(請參照第5_<c))。 其次,使用第三光罩,將金$層52及半導髏活性層50 形成圖案,Μ形成凸耳28之金靥+52、源極40s、相向電 極52a、汲棰40d、汲極母線16、珠極用連接配線34、及細
、tT A> 本紙張尺度適用中國國家揉準(CNS ) A4洗格(210X297公釐) -19 - ! 513559 A7 B7 五、發明説明(17
建接配線26 (請參照第5圔(d>) I
將由SiN膜或Si〇a與SiN 接著,使用等離子區CVD法 _之二層糢等所成之第二絕緣膜乘膜於全面(請參照第S 圖(a〉)。 其次,使用第四光罩,將第ΐ絕緣膜54及第一絕緣膜 48形成圖案(patterning),以形_凸耳28用接觸孔、源極 40s用接觸孔、相向電極52a用接寧孔、凸耳18用接觸孔、 電阻配線38用接觸孔(請參照第¢:圖(b))。 其次,使用濺射法,將ΙΤ0電 參照第6圖(c)) 。 · 搔膜56成膜於全面(請 (請先閲讀背面之注意事項再填寫本頁) 接著,使用第五光罩將ΙΤ0電 極膜形成麵案(P attern i ng) 經濟部中央梂準局屬工消費合作社印製 6,所Μ於用來形成薄膜 ,以形成凸耳28、像素霄極42、凸耳18、霄阻配線38 (第 6圍(d))。於霣阻配線38形成蘭案(patterning)H便連 接閘棰用連接配線24之端部舆汲#用連接配線34之端部。 如此使用五張霄光罩,藉此來製造薄膜霄晶髁矩陣裝 置。 如依本實施例*由於透過細4接配線26由閛極連接配 線24來共同連接閛極母線14,且$遇細連接配線36由汲極 用連接配線來共同連接汲極母線1 電晶體之製造工程、或用來形成#晶面板之製造工程中, 即使有靜電m荷之作用,霣荷也#會定域化,可緩和電應 力0 又,有靜霉霄荷之作用的製_工程完了後,使用雷射 光等來熔斷細連接配線26 , 36,4此,從閘極用連接配線 本紙張尺度適用中國國家橾準(CNS ) A4洗格(210X297公釐 20 - 五、發明説明(18 ) A7 B7 24電分離閛極母線14,及從汲極讀連接配線34電分離汲極 母線16。 2.第二奮施例 使用第7匾及第8圖來說明#搛本發明第二實施例之 薄膜電晶體矩陣裝置。 第7鼸係本實施例之薄膜霄$醸矩陣裝置之薩案設計 圖;第8圖係第7匯之薄膜霣晶齟矩陣装置之配線領域放 大圖。與上述第一實施例之薄膜U【晶髗矩陣裝置同一或等 效之構成要素,附以同一符號,$明則省略或簡略之。 根據本實施例之薄膜電晶髏#陣裝置,係Μ多數閘極 母線14中,將相鄰之閘極母線14#予共同連接,且,多數 汲極母線16中,將相鄰之汲極母線16另予共同連接為特微 〇 如第7圓及第8圓所示,多{蘭極母線14傈分成相鄰 vm· VIP nti UK— i n^i nn m· In n·—· ml —J .¾ 、T (請先閲讀背面之注意事項再填寫本頁) nn m· νι^ϋ 經濟部中央橾準局員工消费合作杜印製 之奇數順序之閛極母線14a及偶數 奇數順序之閘極母線14a,係 成有凸耳18a,右侧之端部則共同 24a。閘極用連接配線24a係延設砗沿透明絕緣基片1〇右铺 緣之部位。 i 偁數類序之閘槿母線14b,係_第7圓之左镅端部形 I 成有凸耳18b。凸耳18b則透遇細鱗接配線26b共同連接於 閘極用連接配線24b。閘極用連接 子20與凸耳18間之1C晶片領域22, 態。 順序之閛極母線14b。 於第7匾左侧之端部形 建接於閜極用連接配線 配線24b係延設在幘入端 而成縱貢該領域22之狀 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 - -Λ -, A7 B7
五、發明説明(W 奇數順序之汲極每線16a,係 於第7圖之上侧端部形 成有凸耳28a。凸耳28a則透過細逢接配線36a共同連接於 輕濟部中夬榣準局貝工消费合作社印装 汲極用連接配線34a。汲極用連接 端子30與凸耳28a間之1C晶片領域 狀態。 偶數順序之汲極母線16b,係辦第7圔之上側端部形 成有凸耳28b,下铒之端部則共同連接於汲極用連接配線 34b,汲棰用連接配線34b係延設1¾沿透明絕緒基片1〇之下 俩緣的部位。 閘極用連接配線24a,241)與_極用連接配線34a,34b ,係互相藉電阻配線38a,38b , 3卜,38d來連接起來。其 中,閜極用連接配線24a與汲棰用_接配線34a,係藉電阻 配線38a來連接;閘極用連接配線24a與汲極用連接配線34b ,俤藉電阻配線38b來連接;閜極用連接配線24b與汲極用 連接配線34a,係藉霄阻配線38c; 24b與汲極用連接配線34b,係藉1阻配線38d來連接 如此,依本實施例,由於利^閘極用連接配線24a, 24b來共同連接閘極母線14a,14b,且,利用汲極用連接 配線34a,34b來共間連接汲極母綠16a,16b,所Μ於用來 形成薄膜霄晶髏之製造工程、或#來形成液晶面板之製造 ! 工程中,即使有靜電霄荷之作用,|竈荷也不會定域化,可 緩和電應力。 又,為了提高檢査精度,與$進行對所有閘極母線及 汲極母線外加同一電壓之試驗,本如進行對相鄰之閘極母 配線34a,係延設在輸入 32,而成橫斷領域32之 連接;閛極用連接配線 n- m^· ln«— vtn «ϋ^— ml ϋϋ ^^1. Jy ^ (請先闖讀背面之注意事項再填寫本頁) 、tr 本紙浪又度適用中國國家標準(CNS ) Α4規格(210Χ2?7公釐) -22 - 五、發明説明(20 ) 經濟部中夬標準局員工消費合作社印製 Μ Β7 線及汲極母線外加不同電麼,為奪想。如依本實施例,由 : . 於將相鄰之閘極母線14a,14b之$櫥另予共同連接,且將
I 相鄰之汲極母線24a,24 b之各健$予共同連接,所以可對 相鄰之閘棰母線、汲極母線外加_同電壓、Μ進行高精度 之檢査。 1第三富旅例 L1薄臆雷晶髒拒睡奘詈 使用第9蘭乃至第11鼴來說明根據本發明第三實施例
I 之薄膜霄晶醱矩陣裝置。 第9画係本實施例薄膜電晶规矩陣裝置之圖案設計画 :第10圖係第9圖之薄膜電晶蘐缉陣装置的配線領域放大 圓;第11圖係第9圖之薄膜霄晶4矩陣裝置之斷面圖。舆 上述第一及第二實施例之薄膜電4鼸矩陣裝置相同或等效 之構成要素,係附註同一符號,說明則省略或簡略之。 根據本實施例之薄膜電晶屬_陣裝置,係以於多數閛 極母線14之中,將相鄰之閘極母$ 14a,14b另予共同連接 ,且在多數汲極母線16中,將相鄰之汲極母線16a,16b另 予共同連接之同時,將另予共同$接閘極母線14a,14b之 閛極用連接配線24a,24b,配置於透明絕緣基片10之同一 铜,並將另予共同連接汲極母線0a,16b之汲極用連接配 線34a,34b配置於透明絕緣基片lp之同一侧,為特徵。 首先,使用第9圖及第10圖,i說明本實施例薄膜電晶 體矩陣裝置之平面配置。 多數閛極母線14,係分成相辦奇數順序之閘極母線14a 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
-23 五、發明説明(2! Α7 Β7 經濟部中央樣準局貝工消费合作社印裝 與偶數順序之閜極母線14b。 i 在奇數順序之閛極母線14a之i第9團左倒端部,形成 有凸耳18a。凸耳18a,係透過細接配線26a及接觸孔27 共同連接於閛極用連接配線24a。: 在偁數順序之閘棰母線14b之第9圖左倒端部,形成 有凸耳18b。此凸耳18b係透過細$接配線26b共同連接於 I 閘極用連接配線24b。 閘極用連接配線24a* 24b,像延設在翰入端子20與凸 | 耳18 a,18b間之1C晶片領域22而成縱貫該領域22之狀態。 在奇數順序之汲棰母線16a之i第9鼷上镅端部,形成 有凸耳28a。該凸耳28a,#透遇+連接配線36a及接觸孔37 I : 共同連接於汲極用連接配線34a。1 在偈數順序之汲極母線16b之第9圖上侧端部,形成 有凸耳28b。該凸耳28b,係通過連接配線36b共同連接 ! 於汲極用連接配線34b。 汲極用連接配線34a,34b,$延設在輸入端子30與凸 !: 耳28a,28b間之1C晶片領域32而+横斷該領域32之狀態。 閘極用連接配線24a,24b與谏掘用連接配線34a,34b »係藉電阻配線38a,38b,38c, ,蘭極用連接配線24a舆閘極用連 線36來連接;閘極用連接配線24a丨 係藉電阻配線38b來連接;閜極用 接配線34a,係藉電阻配線38c來途接;汲極用連接配線34a 與汲極用連接配線34b則藉電阻配^38d來連接。 3名d互相連接起來。其中 接配線24b,係藉電阻配 與汲極用連接配線34b, 缠接配線24b輿汲極用連 ---------^裝--, 乂 (請先閱讀背面之注意事項再填寫本頁) 訂
X 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐 一 24 -
I 五、發明説明(22) A7 B7 經濟部中央梂準局貝工消費合作社印裝 其次,使用第11國,來說明#關本實施例薄膜電晶髏 矩陣裝置之斷面構造。 使用第11圈之A-A’斷面圖來4明有鼸汲極用連接配線 34a,34b附近之斷面構造。 在透明絕緣基片上形成有第^絕緣膜48。在此第一絕 緣膜上形成有跟半導髏活性層50_金*層52同一層之細連 接配線36b及汲極用連接配線34a在金屬層52上形成有第 二絕緣膜54,而於第二絕緣膜54_形成有接觸孔37。在第 二絕緣膜54上,形成有與ITO«極轉56同一層之汲極用連 接配線34b。汲極用連接配線34b铸透遇接觸孔37來與細連 接配線36b連接。 其次,使用第10匾之平面圔$第11麵之B-B’斷面圓, 來說有關閘極用連接配線24a,24|>附近之斷面構造。 在透明絕緣基片10上,形成_蹕金羼層46同一層之閘 棰用連接配線24b及細連接配線26卜。於金屬餍46上,形成 有第一絕续膜48及第二絕緣膜54。|在細連接配線26a上之 第一絕緣膜48及第二絕緣膜54形辑有接觸孔27。在第二絕 緣膜54上,形成有舆IT〇m極膜56 配線24a。閘極用連接配線24a,$透遇接觸孔27來與細連 接配線26a連接。 ?.隹一製诰方法 其次,使用第12晒乃至第17_說明本實施例薄膜霄晶 體矩陣裝置之製造方法。第12_及第13匾係各製造工程之 I A-A’斷面國及B-B’斷面圖;第14圖乃至第17圔係各製造工 成同一層之閘極用連接 本紙張尺度逋用中國國家梯準(CNS ) A4C# ( 210 X 297公釐) 25 - I >^^1* mi 1^11 ml nn nn HI— ml ml ——I— I—.*ml mi m *- I 绛 會 ^ (請先閲讀背面之注意事項再填寫本頁) 0 i flflflu un 經濟部中央揉準局员工消費合作社印製 A7 B7 五、發明説明(23) 程之放大平面_。 本實施例雖把蘭極用連接配+24a,24b及汲極用連接 配線34a,34b形成不同之層,但第一實施例一樣可只用 五張之光罩來製造。 首先,使用濺射法,將例如+A1或Cr等所成之金靥層 46成膜於玻璃基片等之透明絕緣華i片上(第12匾(a))。 j 其次,使用第一光軍,將圖形成(patterning)於金 屬層46, K形成閘極母線14a,l^b、閛極42a、存儲電極 46a、閛極用連接配線24b、細連埃i配線26a,26b、及輸入 : 電極20 (第12圖(b)及第14圔)。i 接著,使用等離子區CVD法,j將由Si N膜或Si Oa膜之二 層等之第一絕緣膜48成膜於全面4 其次,使用等離子區CVD法,|將由無摻雜之i型a-Si所 i · 成之半導驩活性層50及由3丨08膜^;5丨^1膜所成之保護膜( 未予團示),成膜於第一絕续膜4|&上。接著,將此保護膜 ,使用第二光罩除去其TFT通道部並用氫氟酸緩衝液等 將全部予以蝕刻除去。 接著,使用等離子SCVD法,j將n+型a-Si層(未予圏 示)成膜於全面。接著,使用濺律法,將由A1或Cr等所琢 之金屬層52成膜於n +型a-Si層上j(第12圖(c))。 I ' 其次,使用第三光軍,圖策成金羼層52及半導鱧活 ! 性餍5〇,Κ形成源極40s、汲極4〇|d、汲極母線16a,16b、 汲極用連接配線34a、細連接配線:3:6a,36b、輸入電極30 (請參照第12圖(d)及第15圖)。 本紙張尺度適用中國國家揉準(CNS ) A4規格(.2〖0X297公釐). , 裝-------訂 (請先閲讀背面之注意事項再填寫本頁) 〇559 A7 B7 --—~—-—j----- 五、發明説明(24) 其次,使用等離子區CVD法,輝由SiN膜或5103輿5以 膜之二層膜等所成之第二絕緣膜5|4成膜於全面(第13圖 (a))。 接著,使用第四光罩將圈案形成(patterning)於第二 絕緣膜54及第一絕緣膜48,Μ形成接觸孔27、接觸孔37、 電阻配線38用接觸孔(第13圖(c)):。 其次,使用第五光軍將圖案^成(patterning)於ΙΤΟ 電極膜56以形成像素電極42、閘#用連接配線24a、汲極 用連接配線34b、霄阻配線38a,3,,38c,38d (第13圃 (d)及第17圖)。將電阻配線38a,38b,38c,38d形成圖 案(patterning),以便連接閛極用:連接配線24a,2 4b之端 部與汲極連接配線34a,34b之端餘。 如此,與第一實施例一樣,磁使用五張之光罩即可製 j ; 造本實施例之薄膜電晶體矩陣裝j/ 笛二·诰方法 其次,使用第18圖乃至第23#來說明本實施例薄膜霄 晶體矩陣裝置之其他製造方法。圖及第19圖係各製造 : 工程中之A-A’斷面圖及B-B’斷面_ 第20圖乃至第23圖係 I . 經濟部t·央棣準局負工消費合作社印装 (請先聞讀背面之注意事項再填寫本頁)
A 各製造工程之放大平面画。 依照上述第一製造方法,由騎用來連接閘極用連接配 線24a與閘極用連接配線24b之接$孔係形成在第一絕緣膜 48及第二絕緣膜54,所Μ閘搔用_接配線24a舆閘棰用連 接配線24b之階段差可能變大而有_法進行良好連接之處 本紙張尺度速用中國國家標準(匚呢)八4規格(210父297公釐1 - 27 - 經濟部中央梂準局員工消費合作社印裝 A7 — B7五、發明説明(25) 此第二製造方法就是藉著追取光罩,Μ便在藉接觸孔 來連接之配線間不產生大階段差幸。本實施例就是用比第 一實施例多出一張之六張光單來_造。 首先,使用濺射法,將例如$ Α1或Cr等所成之金屬層 46成膜於玻璃基片等之透明絕緣+片10上(第18圖(3)圈) 0 其次使用第一光罩將圖案形渾於金屬曆46K形成閘極 母線14a,14b、閘棰42a、存儲霄i極46a、汲極用連接配線 34b、閘極用連接配線24b、細連穿配線26a, 26b、輪入電 極20 (第18圖(b)及第20圃)。 | 接著,使用等離子區CVD法,|將由Si N膜或Si 0»膜與 SiN膜之二層膜等所成之第一絕緣|膜48成膜於全面(請參 照第18圖(c))。 其次,使用等離子區CVD法,將由無摻雜之i型a-Si所 成之半導髏活生層50及由51〇2膜_5“膜所成之保護膜( 未予圈示),連續成膜於第一絕#膜48上。接著,將此保 護膜,使用第二光罩除去其TFT通|道部,然後用氳氟_緩 衝液等將全部予Μ蝕刻除去。 其次,使用追加光罩將圖案_成於第一絕緣膜48, Μ 形成用來連接汲極用連接配線34b齊細連接配線36a之接觸 I 孔37、及用來連接細連接配線26a_閜極用連接配線24a之 接觸孔27 (請參照第18圃(d〉及第0園)。 接著,使用等離子區CVD法,將n +型a-Si層(未予圆 示)成膜於全面。接著,使用濺If法,將由A1或Cr等所成 (請先閲讀背面之注意事項再填寫本頁) -裝-- 訂 Λ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -28 ~ • 313559 A7 B7 五、發明説明(26 ) % 經濟部中夬榉準局貝工消費合作社印氧 之金屬層52成膜於n +型a-Si層上f第19圖(a))。 其次,使用第三光罩将圈案畔成於金屬層52及半導體 活性層50,Μ形成源極4Qs、汲極_d、汲極母線16a,16b 、汲棰用連接配線34a、細連接配皞36a,36b、蘭極用連 接配線24a、輸入電極30 (請參照_19圖(b)及第22圖)。 I 接著,使用等離子區,將由S|iN膜或SiOa膜舆SiN膜之 二層膜等所成之第二絕縴膜54成蹿於全面(第19圖(C)) 0 其次,使用第四光罩將圔案形成於第二絕緣膜54及第 一絕緣膜48, Μ形成電阻配線用辯觸孔。 其次,使用截射法,將IT〇m|®膜56成膜於全面。 接著,使用第五光軍將圖案喊成於IT0電極膜56,Μ j 形成像索電極42、電阻配線38a,p8t),38c, 38d (請參照 第23圖)。 丨 如此使用包括迫加光單在內-I共六張之光軍,藉此可 將閛極用連接配線24a與蘭極用連辯配線24b之階段差減少 ,進行良好之連接。 如此,如依本實施例,由於轉閛極用連接配線24a, 24b共同連接閜極母線14a,14b,藉汲極用連接配線34a ,34b共間連接汲棰母線16a,16b|,所Μ於用來形成薄膜 電晶靂之裂造工程,或用來形成碎晶面板之製造工程中, 即使有靜霣電荷之作用,電荷也不食定域化,可緩和筲® 力。 又,為了提离檢査精度,與其進行將同一霄壓外加於 本紙張尺度遑用中國國家梯準(CNS ) Α4規格(210X297公釐) 29 nn· —^n mi m ^^1. J ^ 严 (請先閲讀背面之注意事項再填寫本頁) 訂
T 五、發明説明(27 裡濟部中央揉準局貝工消費合作社印策 本紙張尺度遑用中國國家揉隼(CMS ) A4規格(210X297公嫠1 A7 B7 所有汲極母線之試驗,不如進行瞭不同電壓外加於相鄰之 閘極母線及汲極母線之試驗,為傘想。如依本實施例,由 於將柑鄰之閘極母線14a,14b之每値另予共同連接,且將 相鄰之汲極母線24 a,24b之各健卑予共同連接,所以可將 不同之16壓外加於相鄰之閜極母$、汲極母線,進行高精 度之檢査。 4.第四富施例 4.1薄膨雷晶髑矩陲奘瞀 使用第24圖乃至第26画來說_根據本發明第四實施例 • i 之薄膜電晶體矩陣裝置。 第24_係本實施例薄膜霄晶矩陣裝置之圏案設計圈 ;第25鼷係第24圖之薄膜電晶體窄陣裝置之配線領域放大 圖;第26画係第24圈之薄膜電晶$矩陣裝置之斷面圖。與 上述第一乃至第三實施例之薄禊f晶體矩陣裝置相同或等 效之耩成要素,係附Μ同一符號,說明則省略或簡略之。 根據本買施例之薄膜電晶獲f陣裝置,係舆第三實施 例一樣,把另予共同連接閜極母峰14a,14b之閘極用連接 配線24a,24b,配置在透明絕緣_片之同侧;並將另予共 間連接汲極母線16a,16b之汲極_連接配線34a , 34b ,配 置在透明絕緣基片10之同侧,但$極母線14a,14b與閜極 用連接配線24a,24b之連接構造:及汲極母線16a,16b與 汲極用連接配線34a,34b之連接_造,卻與第三實施例不 同0 首先,使用第24圖及第25團,說明本實施例薄膜電晶 一 30 — (請先閱讀背面之注意事項再填寫本頁)
A7 S13559 _B7 _ 五、發明説明(28 ) 體矩陣裝置之平面配置。 多數閘極母線14,係分成相+之奇數順序之閜極母線 14a與偶數順序之閘極母線14b。 在奇數順序之蘭極母線14a之第24圖左侧端部,形成 有凸耳18a。凸耳18a係透過細連ψ配線26a及接觸孔27b、 連接配線25、接觸孔27a,共同連|接於蘭極用連接配線24a 0 在偶數順序之閘極母線14b之|第24圃左钿之端部,形 成有凸耳18b。此突耳18b則透過傘連接配線26b共同連接 於閛極用連接配線24b。 閘極用連接配線24a,24*b,延設在幢入端子20與凸 耳18 a,18b間之1C晶片領域22而球縱貫該領域22之狀態。 在奇數順序之汲極母線16a之第2画上侧端部,形成 有凸耳28a。凸耳28a係透過細連痒配線36a及接觸孔37b、 連接配線35、接觸孔37a,共同連楝於汲極用連接配線34a 〇 : 在偶數順序之汲極母線16b之i第24圃上侧端部形成有 凸耳28b。該凸耳28b則透遇细連_配線36b共同連接於汲 極用連接配線34b〇 汲極用連接配線34a,34b,俾延設在_入端子30舆凸 耳28a,28b間之1C晶片領域32而成播斷該領域32之狀態。 閘極用連接配線24a,24b與妹極用連接配線34a,34b ,係藉由電阻配線38a,38b,38c,38d互相連接起來。·其 中,閘極用連接配線24a與閜極用連接配線24b,係藉電阻 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐j I .裝 訂 (, (請先聞讀背面之注意事項再填寫本頁) , 經濟部中央揉隼局負工消費合作社印製 經濟部中央標準局員工消費合作社印裝 A7 B7 _ 五、發明説明(29) 配線38a來連接;閘極用連接配線24a與汲極用連接配線34b ,係藉電阻配線38b來連接;閘極i用連接配線24b舆汲棰用 連接配線34a,係薙電阻配線38c來連接;而汲極用連接配 ! 線34a與汲極用連接配線34b則藉錄砠配線38d來連接。 其次,使用第26園來說明本f施例薄膜電晶體矩陣裝 置之斷面構造。 使用第25圖之平亩麵及第26_之A-A’斷面圖,來說明 j , · 汲極用連接配線34a,34b附近之_面構造。 在透明絕緣基片10上,形成f舆金羼層46成同一層之 汲棰用連接配線34b。在透明絕鎵基片10及汲極用連接配 線34b上,形成有第一絕緣膜48。_於此第一絕緣膜48上 ,則形成有與半導醱活性層50及舞羅層52成同一層之細連 接配線36a (36b)及汲極用連接配縛34a。在金屬層52上形 成有第二絕緣膜54。於第一絕緣if 48及第二絕絲膜54形成 有通達汲極用連接配線34b之接觸ft 37a ;而第二絕緣膜則 形成有通達細連接配線36a (36b) $接觸孔37b。在第二絕 緣膜54上,形成有與ΙΤ0電極_56成同一層之連接配緣35 ;其係透遇接觸孔37a,37b來連_細連接配線36a(36b)舆 汲極用連接配線34b。 其次,使用第25圖之平面圖與第26圖之B-B’斷面鼴, 來說閘極用連接配線24a,24b附S之斷面構造。 在透明絕緣基片上,形成有再金饜層成同一層之閛極 用連接配線24b及細連接配線26a。在金屬層46上,形成有 第一絕緣膜48。於第一絕緣膜48上,形成有與半導活性層 本紙張尺度適用中國國家標準(CNS)A4规格(210X:297公釐). -32 - (請先閱讀背面之注意Ϋ項再填寫本頁) 訂— Λ 經濟部中央標準局員工消費合作社印製 31S559 A7 B7 五、發明説明(3Q) 50及金屬層52成同一靥之閘棰用$接配線24a。在第一絕 绦膜48及閘棰用連接配線24a上形成有第二絕緣膜54。於 第二絕緣膜54形成有通逹蘭極用肆接配線24a之接觭孔27a
I ;而第一絕续膜48及第二絕緒膜5|4則形成有通達細連接配 線26a之接觸孔27b。在第二絕緣璋54上形成有輿ΙΤ0電極 膜56成同一層之連接配線25;萁悌透過接觭孔27a,27b來 連接細連接配線26a及閘極用連接^線24a。 4.2邾诰方法 其次,使用第27·乃至第32_來說明本實施例薄膜霄 晶醱矩陣裝置之製造方法。第27-及第28圈係各製造工程 之A-A’斷面圖及B-B’斷面圖;第29鼷乃至第32圈係各製造 工程之放大平面圆。 本實施例雖是將蘭極用連接配線24a,24b及汲極用連 接配線34a,34b形成不同之層,但卻與第一實施例一樣僅 用五張之光罩即可製造。 首先,使用濺射法,將例如由A1或Cr等所成之金屬層 46成膜於玻璃基片等之透明絕緣棊片1〇上(第27圖(a)) 〇 其次,使用第一光罩將圖案形成於金屬餍46, K形成 汲極用連接配線34b、閛極母線14p,14b、閜極42a、存儲 電極46a、閘極用連接配線24b、细連接配線26a,26b、輸 入電極20 (請參照第27圖(b>及第29蘭)。 其次,使用等離子區CVD法,將由SiN膜或SiO*膜與SiN 膜之二層膜等所成之第一絕緣膜48,成膜於全面。 I紙張尺度逋用中國國家揉準(CNS )_A4規格(210_><297公釐)| : 一 •.裝-- (請先閲讀背面之注意事項再填寫本頁) 訂
A 經濟部中央揉準局員工消費合作社印製 A7 B7 五、發明説明(31 ) 接著,使用等離子區CVD法,:将由無摻雜之i型a-Si所 成之半導體活性層及由Si〇a膜或3iN膜所成之保護膜(未 予圖示),連續成膜於第一絕緣胰上。接著,將此保護膜 ,使用第二光罩除去其TFT通道部,使用氳氟酸緩衝液等 將全部予Μ蝕刻除去。 其次,使用等離子區CVD法,將η +型a-Si層(未予鼸 示)成膜於全面。接著,使用濺射法,將由A1或Cr等所成 之金屬靥52成膜於n +型a-Si層上(第27圖(c))。 接著,用第三光軍,將團案形成於金靥層52及半導醱 活性層50, Μ形成源極40s、汲極U〇d、汲極母線16a, 16b 、汲極用連接配線34a、細連接配i線36a,36b、輸入電極30 、閘極用連接配線24a (請參照第ι27國(d)及第30圖)。 其次,使用等離區CVD法,將ASiN膜或SiOa膜與SiN 膜之二層膜等所成之第二絕緣膜,成膜於全面(第28圖(a) )° 接著,使用第四光罩,將臞m形案於第二絕緣膜54及 第一絕緒膜48, Μ形成接觸孔27a,27b、接觸孔37a, 37b 、電阻配線38用接觸孔(請參照第28匾(b)及第31画)_ 。 其次,使用濺射法,將ITOti;極膜56成膜於全面(請 參照第28鼷(c))。 其次,使用第五光罩,將圖案形成於IT0電極膜56 , Μ形成連接配線35、像素電極42、閜極用連接配線24a、 汲捶用連接配線34b、電阻配線3Sa,38b,38c, 38d、連 接配線25 (請參照第28圓(d)及第32鼴)。將電阻配線38a i紙張尺度適用中國國家橾準(CNS ) A4^格(210X297公釐j 1 34 - ' ---------裝-- * 〆 (請先閎讀背面之注意事項再填寫本頁) -、11 五、發明説明(32 A7 B7 ~τ· 經濟部中央標準局貝工消費合作社印製 ,38b,38c,38d形成圖案,Μ便連接閛極用連接配線24a ,24b之端部與汲棰用連接配線3知,34b之端部。 如此,舆第一實施例一樣,镍使用五張光罩即可製造 本實施例之薄膜霣晶體矩陣裝置q 如依本實施例,由於藉閘極用連接配線24a,24b來共 同連接閛極母線14a,14b,以及藉汲極用連接配線34a, 34b來共同連接汲極母線16a,16b,所以於用來形成薄膜 電晶體之製造工程,或用來形成液晶面板之製造工程中, 邸使有靜電電荷之作用,也不會将電荷定域化,可緩和電 應力。 又,為了提高檢査精度,舆其進行將相同之電壓外加 於所有之閘極母線及所有之汲極母線的試驗,不如進行將 j 不同之霄壓外加於相鄰之閜極母線及汲極母線之試驗,為 理想。如依本實施例,由於將相鄰之閛極母線14a,14b之 各値另予共同連接,並將相鄰之汲極母線24a,24b之各個 另予共同連接,所以可將不同之電壓外加於相鄰之閑極母 線、汲極母線,進行高精度之檢鸾。 5.第五奮施例 使用第33圖乃至第34圃來說明本發明第五實施例之薄 膜電晶體34。 第33匾係本實施例薄膜霣晶篇矩陣裝置之團案設計圔 ;第34圖係第33圔之薄膜電晶龌矩陣裝置之配線領域放大 園。輿上述第1乃至第四資施例相同之構成要素係附Μ同 一符號。說明則省略或簡略之。 (請先閲讀背面之注意事項再填寫本頁) —-裝------訂--- • nn n·—— ml 0 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐)1 -35 經濟部中央標準局貝工消費合作社印製 Α7 Β7 — . | .. -.- 五、發明説明(33) 根據本實施例之薄膜電晶體矩陣裝置,係把另予共同 連接閘極母線14a,14b之閛極用_接配線24a,24b及閘極 侧之驅動電路,配置在透明絕緣華片10之兩侧,並把另予 共同連接汲極母線16a,16b之汲揮用連接配線34a,34b及 汲極側之·動電路,配置在透明_緣基片10之兩侧者。 多數閘極母線14,係分成相鄰之奇數順序之閘極母線 14a及偶數順序之閘極母線14b。 在奇數順序之閘棰母線14a之箄33镅右锢端部,形成 有凸耳18a。於透明絕緣基片10右银之端部,形成有用來 _入來自外部之信蘩的輸入端子2:0:a。閘極用連接配線24a ,係延設在輸入端子20a與凸緣18 a間之I C晶片領域22而成 縱貫該領域22之狀態。 在偶數順序之閘極母線14b之第33圖左搁端部,形成 有凸耳18b。於透明絕緣基片10之左侧緣部,形成有用來 輪入來自外部之佶號的輸入端子2Db。閘極用連接配線24b ,係延設在輪入端子20b與凸緣1眺間之1C晶片領域22而成 縱貫該領域22之狀態。 在奇數順序之汲極母線16a之第33圖上侧端部,形成 j 有凸耳28a。在透明絕緣基片10之上侧緣部,形成有用來 _入來自外部之信號的輸入端子30 a。汲極用連接配線34a ,係延設在輪入端子30a與凸耳28a間之1C晶片領域32而成 縱It該領域32之狀態。 在偶數順序之汲極母線16b之第33圖下侧端部,形成 有凸耳28b。於透明絕緣基板10之下侧緣部,形成有用來 ~本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐f 一- 36 - ·裝丨 ' (請先閲讀背面之注意事項再填寫本頁) 訂—
A 經濟部中夬梂準局員工消費合作社印袋 A7 _ ._B7___ 五、發明説明(34 ) 輸入來自外部之信號的輪入端子30b。汲極用連接配線34b ,係延設在輸入端子30b與凸耳28間之1C晶片領域32而成 縱貫該領域32之狀態。 閛極用連接配線24a,24b舆舉極用連接配線34a,34b ,係藉由電狙配線38a,38b,38c,38(3,互相連接起來。 其中,閛極用連接配線24a與汲極用連接配線34a,係葙電 阻配線3“來連接;汲極用連接配線34a與汲棰用連接配線 34b,係藉霄阻配線38b來連接;阳棰用連接配線24b舆汲 極用連接配線34a,係籍電阻配線|38c來連接;閛極用連接 配線24b與汲極用連接配線34b,像藉電阻配線38d來連接 0 如此,如依本發明,由於藉閛極用連接配線24a,24b 來共同連接閘極母線14a,14b,並藉汲極用連接配線34a ,34b來共同連接汲搔母線16a,16b,所Μ於用來形成薄 膜霣晶髏之製造工程,或用來形成液晶面板之製造工程中 *卽使有靜霄霣荷之作用,電荷也不會定域化,可缓和霣 應力。又,如依本實施齊,由於將相鄰之閛極母線14a, 14b之各値另予共同連接,及將相i鄰之汲極母線24a,24b 之各値另予共同連接,所Μ可將不同之電壓外加於相鄰之 閜極母線、汲極母線,進行高精度之檢査。 fi.寮形例 本發明並不限於上述實施例,可實施各種變行例。 例如,上述實施例雖將本發明適用於反參差型TFT矩 陣裝置,但本發明也可適用於參差型TFT矩陣裝置等之其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐} - 37 - mu. ml n nd nn in i n ^^^1 , T f v (請先閲讀背面之注意事項再填寫本頁) 、tT------H^-- 經濟部十央揉準局真工消費合作社印袈 A7 B7_ 五、發明説明(35) 他元件構造之裝置。 又,上述實施例雖將閛棰母繂及汲極母線分成奇數順 序之母線及偶數順序之母線,然後用連接配線來共同連接 ,但並不限逭種連接態樣,隨檢$方法而用其他組合來共 同連接也可。 〔發明之效果〕 如依本發明,由於設有:透明絕緣基片、多數薄膜霄 晶醱(成矩陣狀地配置在前逑透绅絕緣基片上)、多數像 素電棰(成矩陣狀地配置在前逑透明絕緣基片上,並連接 於前述薄膜霄晶騰之源極)、多數母線(用來共同連接前 述薄膜電晶體之閘極或汲極)、外部端子(在前述透明絕 緣基片之端部,舆前述母線之靖部形成相對)及連接配線 (形成在比前述外部端子更内钿之領域,Μ用來共同連接 前述多數母線),所Μ在製造工稞中,即使有靜電電荷等 霄應之作用,也不會發生短路缺陷,且特性變動少,可Μ 以高製品率製造。 於上述薄膜霄晶體矩陣裝置中,只要藉由多數建接配 線將多數母線中相鄰之母線另予共同連接,卽可將不同電 壓外加於此等連接配線,進行高精度之檢査,可預先篩分 不良品。 如依本發明,由於設有:透明絕緣基片、多數薄膜電 晶髏(成矩陣狀地配置在前逑透明絕緣基片上)、多數像 素霣極(成矩陣地配置在前述透明絕緣基Η上,並連接於 前述薄膜m晶脣之源極)、多數閛極母線(用來共同連接 本紙張尺度逍用中國固家揉準(CNS ) A4規格(210 X 297公釐> —38 — (請先閨讀背面之注意事項再填寫本頁) * 裝--- 訂-- S13559 經濟部中夬揉準局負工消費合作社印袈 Α7 Β7 五、發明説明(36) 前述薄膜電晶體之閘極)、多數汲極母線(用來共同連接 前述薄膜電晶體之汲極)、第一外部端子(在前述透明絕 緣基片之緣部,與前述閘極母線年端部形成相對)、第二 外部端子(在前述透明絕绪基片之緣部,舆前述汲極母線 之端部成相對地形成)、閘棰用連接配線(形成在比前述 第一外部端子更內餹之領域,Μ用來共同連接前述多數閛 極母線)、及汲極用建接配線(形成在比前述第二外部端 子更内倒之領域,Μ用來共同連接匍逑多數汲極母線), 所Μ在製造工程中,卽使有靜電霉荷等電應力之作用*也 不會發生短路缺陷,且特性變動少,可ΜΜ高製品率製造 0 於上述薄膜電晶體矩陣裝置中,只要藉由第一及第二 閛極用連接配線,將多數閛極母繂中相鄰之閛極母線另予 共同連接,且藉由第一及第二汲搔用連接配線,將多數汲 極母線中相鄰之汲極母線另予共間連接,即可將不同霣位 外加於此等連接配線,進行高精度之檢査,可預先篩分不 良品。 如依本發明,可藉包含有第一工程(於透明絕緣基片 上形成:用來共同連接薄膜電晶鐮之閛極的多數母線;一 舆前逑閛棰母線之端部形成相對之第一外部端子;形成在 比前述第一外部端子更內側之領域,Μ用來共同連接前述 多數閛極母線之閜極用連接配線)、第二工程(全面地形 成第一絕緣膜)、及第三工程(於前述第一絕緣膜上形成 :用來共同連接前述薄膜電晶龈之汲極的多數汲極母線; 本紙張尺度逍用中國國家梂準(CNS ) Α4規格(210X297公釐) -39 - -.-I-----裝·- i ----— ^ (請先閱讀背面之注意事項再填寫本頁) i nn In— 經濟部中央揉準局員工消費合作社印製 A7 B7 五、發明説明(37) 一與前逑汲極母線之端部形成相對之第二外部端子;形成 在比前述第二外部端子更内镅之領域,Μ用來共同連接前 述多數汲極母線)之製造方法,來製造薄膜電晶體矩陣裝 置。 又,如依本發明,可藉包含有第一工程(於透明絕緣 基片上形成:用來共同連接薄膜霣晶髏之閛棰的多數閘極 母線;一與前述閘極母線之端部形成相對之第一外部端子 ;用來共同連接前逑多數閘極母線中相鄰閘搔母線之一方 之組的第一閛極用連接配線)、第二工程(全面地形成第 一絕緣膜)、第三工程(於前述第一絕縐膜上形成:用來 共同連接前述薄膜霣晶髅之汲極的多數汲極母線;一與前 述汲極母線之端部形成相對之第二外部端子;用來共同連 接前述多數汲極母線中相鄰之一方之組的第一汲極用連接 配線)、第四工程(全面地形成第二絕緣膜)、及第五工 程(於前述第二絕緣膜上形成:像素電極;用來共間連接 前述多數閛極母線中相鄰閘極母線之另一方之組的第二蘭 極用連接配線;用來共同連接前述汲極母線中相鄰之另一 方之組的第二汲極用連接配線)之製造方法,來製造薄膜 霄晶體矩陣裝置。 又,如依本發明,可藉第一工程(於透明絕緣基片上 形成:用來共同連接薄膜電晶鑛之閛極的多數閘極母線·, 一與前逑閛棰母線之端部形成相對之第一外部靖子;用來 共同連接前述多數閛極母線中相鄰禰極母線之一方之组的 第一閛極用連接配線;用來共同建接多數汲極母線中相鄰 紙張尺度適用中國國家揉率(CMS ) Α4规格_( 210Χ297公釐_ 4〇 - (請先閲讀背面之注意事項再填寫本頁) v 装---- -----訂 -----《--- 313559 A7 B7 經濟部中央梂準局員工消费合作社印裝 五、發明説明(38 ) 之一方之组的第一汲極用連接配線)、第二工程(全面地 彤成第一絕緣膜)、及第三工程(於前逑第一絕緣膜上形 成:用來共同連接前述薄膜電晶糖之汲極的前述多數汲極 母線;一與前述汲極母線之端部形成相對之第二外部端子 ;用來共同連接前述多數汲極母線中相鄰之另一方之組的 第二汲槿用連接配線;用來共同連接前述多數閘棰母線中 相鄰閘極母線之另一方之組的第二閘極用連接配線),來 製造薄膜電晶鰌矩陣裝置。 又,如依本發明,可藉包含有第一工程(於透明絕緣 基片上形成:用來共同連接薄膜《晶體之閘極的多數閛極 母線;一與前述蘭極母線之端部形成相對之第一外部端子 ;用來共同連接前逑多數蘭極母線中相鄰閘極母線之一方 之组的第一閘極用連接配線;用來共同連接多數汲極母線 中相鄰之一方之組的第一汲極用連接配線)、第二工程( 全面地形成第一絕緣膜)、第三工程(於前述第一絕緣膜 上形成:用來共同連接前述薄膜《晶體之汲極的前述多數 汲極母線;一與前述汲極母線之端部形成相對之第二外部 端子;第二汲極用連接配線;及第二閘極用連接配線)、 第四工程(全面地形成第二絕緒膜)、及第五工程(於前 述第二絕续膜上形成:像素霣極;用來連接前述多數汲極 母線中相鄰之另一方之組舆前述第二汲棰用連接配線之第 一連接配線;用來連接該多數閘極母線中相鄰閘極母線之 另一方之組與前述第二閛極用連接配線之第二連接配線) 之製造方法,來製造薄膜霣晶體矩陣裝置。 (請先聞讀背面之注意事項再填寫本頁)
....... ·1 I 111· —^n 1--· In
X 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7_ 五、發明説明(39 ) 〔圖式之簡簞說明〕 第1圈係根據本發明第一實施例之薄膜電晶體矩陣裝 置之平面鼴; 第2圈係第1圖所示之薄膜霣晶體矩陣裝置的放大平 面圖; 第3圓係將第2匾所示之薄膜霄晶體矩陣裝置之圖像 顯示領域放大的平面鼷; 第4圖係第2圖及第3圖所示之薄膜電晶髅矩陣裝置 之斷面圖; 第5圈係根據本發明第一實施例之薄膜電晶體矩陣装 置製造方法的工程斷面圖(其一); 第6圖係根據本發明第一實施例之薄膜電晶髅矩陣裝 置製造方法的工程斷面圏(其二); 第7圖係根據本發明第二實施例之薄膜電晶鱧矩陣裝 置的平面圖; 第8圖係第7丽所示之薄膜霄晶髏矩陣裝置的放大平 面圖; 經濟部中央橾準局員工消费合作杜印褽 I.-------f -裝--- 丨 V (請先閲讀背面之注意寧項再填寫本頁)
A 第9圖係根據本發明第三實施例之薄膜電晶體矩陣裝 置之平面圈; 第10圖係第9圖所示之薄膜霜晶體矩陣裝置的放大平 面蹰; 第11團係第10匾所示之薄膜霣晶饅矩陣裝置的斷面圖 , 第12画係根據本發明第三實施例之薄膜電晶體矩陣裝 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) 513559 A7 B7__ 五、發明説明() 置之第一製造方法工程斷面圖(其一); 第13圖係根據本發明第三實施例之薄膜電晶體矩陣裝 置之第一製造方法工程斷面圖(其二); 第14團係根據本發明第三實施例之薄膜電晶體矩陣裝 置之第一製造方法工程平面圖(其一); 第15圖係根據本發明第三實施例之薄膜爾晶體矩陣裝 置之第一製造方法工程平面圖(其二); 第16圖係根據本發明第三實施例之薄膜霄晶體矩陣裝 置之第一製造方法工程平面画(其三); 第17圖係根據本發明第三實施例之薄膜18晶體矩陣裝 置之第一製谊方法工程平面圈(其四); 第18圖係根據本發明第三實施例之薄膜電晶體矩陣裝 置之第二製造方法工程平面圖(其一); 第19圖係根據本發明第三實施例之薄膜電晶體矩陣裝 置之第二製造方法工程斷面圖(其二); 第20圖係根據本發明第三實施例之薄膜電晶鱧矩陣裝 置之第二製造方法工程平面圖(其一); 第21圖係根據本發明第三實施例之薄膜電晶體矩陣裝 置之第二製造方法工程平面圖(其二); 第22團係根據本發明第三實施例之薄膜霣晶體矩陣裝 置之第二製造方法工程平面圈(其三); 第23匾係根據本發明第三實施例之薄膜霄晶髅矩陣裝 置之第二製造方法工程平面画(其四); 第24圖係根據本發明第四實施例之薄膜電晶體矩陣裝 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) -43 - -1^. (請先閲讀背.面乏注意事項再填寫本頁)
、1Tn .1 I A, 經濟部中央揉準局員工消費合作社印褽 五、發明説明(41 A7 B7 經濟部中央標準局貝工消費合作杜印裝 置的平面圈; 第25園係第24圖所示之薄膜電晶體矩陣裝置之放大平 面圖; 第26圓係第25函所示之薄膜電晶臞矩陣裝置的斷面面 第27圈係根據本發明第四實施例之薄膜電晶體矩陣裝 置的第一製造方法工程斷面圖(其一); 第28_係根據本發明第四實施例之薄膜霣晶體矩陣裝 置的第一製造方法工程斷面圏(其二); 第29圏係根據本發明第四實施例之薄膜電晶體矩陣裝 置的第一製造方法工程平面圖(其一); 第30圓係根據本發明第四實施例之薄膜電晶籤矩陣裝 置的第一製造方法工程平面圖(其二); 第31鼷係根據本發明第四實施例之薄膜電晶髅矩陣裝 置的第一製造方法工程平面圈(其三); 第32圈係根據本發明第四實施例之薄膜霣晶髏矩陣裝 置之第一製造方法工程平面画(其四); 第33画係根據本發明第五實施例之薄膜電晶體矩陣裝 置的平面圖; 第34圖係第33圜所示之薄膜霄晶鰻矩陣裝置之放大平 面圄;及 第35圖係習知薄膜電晶體矩陣裝置之平面圖。 ------II H ~^---------^訂 , V (請先閲讀背面之注意事項再填寫本頁) f -I I- 本紙法尺度逍用中國國家梂準(CNS ) A4规格(210><297公釐) 一 44 _ r?- 八〇ιόοο9 Α7 Β7 五、發明説明(42 〔符號之說明〕 10.. ..透明_緣基片 12.. ..圖像顯示領域 14,143,141)....閛極母線 16,16a,16b....汲極母線 18,18a, 18b,28,28a,28b,3S,38a,38b. . . ·凸耳 20,30. ...翰入端子 22.32.. ..1.晶片領域 24,24a,24b·.…閛極用連接配線 25.35.. ..連接配線 26,26a, 26b, 36,36a, 36b....細連接配線 27,27a,27b,37,37a,37b. · 接觸孔 34,34a,34b.·.·汲極用連接配線 (請先閲讀背面之注意事項再填寫本頁) J. 裝-- 、1Τ 經濟部中央標準局員工消費合作社印製 40.·· .薄膜電晶體 40g.. .閑極 40d.. .汲極 40s.. .源極 42... .像素電極 44... .存儲電容部 46,52 ----金屬層 46a.. .存儲電極 48... .第一絕緣膜 50... .半導體活性餍 52a.. .相向電極 54... .第二絕緣膜 56... .ΙΤ0電極膜 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ29?公釐) 44
Claims (1)
- 六' +慕~專利範I圍 A8 B8 C8 D8 Η 1. 一種薄膜電晶’鑲矩陣裝置,包含有: 一透明絕緣基片; 多數薄膜霄晶體,係成矩陣狀地配置在前述透明 絕緣基片上; 多數像素霣極,係成矩陣狀地配置在前述透明基 片上,並連接於前述薄膜電晶鼸之源極; 多數母線,俤用來共同連接前述薄膜m晶醸之閘 極或汲極; 一外部端子,係在前述透明絕緣基片之緣部,舆 前述母線之端部形成相對;及 一連接母線,係形成在比前述外部端子更內餹之 領域,Μ用來共同連接前述多數母線。 2. 依據申請專利範圍第1項所述之薄膜霄晶體矩陣裝置 >其中前述連接配線,備有用來另予共同連接前逑多 數母線中之相鄰母線的多數連接配線。 3. 依據申請專利範圍第2項所述之薄膜電晶髏矩陣裝置 ,其更具有一種連接前述多數連接配線,且電阻值高 於前述連接配線之電阻配線。 經濟部中央榡準局β;工消费合作社印裝 4. 依據申請專利範画第1,2或3項中任一項所述之薄 膜電晶體矩陣裝置,其中前述多數母線係從前述連接 配線電分離。 5. —種薄膜電晶嫌矩陣裝置,包含有: 一透明絕緣基片; 多數薄膜霄晶體,係成矩陣狀地配置在前逑透明 45 (請先閎讀背面之注意事項再填寫本頁) -i-rt»4 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ·* /-V Α8 Β8 C8 D8 六、申請專利範圍 絕緣基片上; 多數像素電極,係成矩陣狀地配置在前述透明絕 緣基片上,並連接於前述薄膜電晶鎩之源極; 多數閜極母線,悌用來共闻連接前述薄膜m晶髏 之閛極; 多數汲極母線,係用來共同連接前述薄膜電晶體 之汲極; 一第一外部端子,係在前述透明絕緣基片之緣部 ,與前述閛極母線之端部形成相對; 一第二外部端子,俤在前述透明絕緣基片之緣部 ,與前逑汲極母線之端部形成相對… 一閘極用連接配線,係形成在比前述第一外部端 子更内镅之領域中,k甩來共同連接多數蘭極母線; 及 一汲極用連接配線,係形成在比前述第二外部端 子更內俩之領域中,μ用來共同連接前述多數汲極母 線。 6. 依據申誚專利範圍第5項所逑之薄膜電晶體矩陣裝置 ,其更具有:一種連接前述閛極用連接配線與前逑汲 極用連接配線,且電阻值高於前述閛極用連接配線及 前述汲極用連接配線之霣阻Κ線。 7. 依據申請專利範圍第5或6項所述之薄膜電晶體矩陣 裝置,其中: 前述閛極用連接配線,具有將前述多數閜極母線 本紙張尺渡逍用中國爾家捸準(CNS )_Α4规格(210X297公釐) -46 - J. -------,裝— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央椟準局属工消費合作社印裝 經赛部中央梂準局負工消費合作社印裝 313559 as C8 D8 六、申請專利範圍 中之相鄰閜極母線另予共同連接之第一及第二閛棰用 連接配線; 前述汲極用連接配線,具有將前述多數汲極母線 中之相鄰汲極母線另予共同連接之第一及第二汲極用 連接配線。 8. 依據申請專利範圍第7項所述之薄膜霄晶體矩陣裝置 ,其更具有一電阻配線,係用來連接前述第一及第二 閛極用連接配線與前述第一及第二汲極用連接配線, 且電阻值高於前述多數連接配線者。 9. 依據申請專利範園第5,6或8項中任一項所述之薄 膜電晶體矩陣裝置,其中: 前述多數閘極母線係從前逑閜極用連接配線霄分 離;且, 前述多數汲極母線俤從前述汲極用連接配線電分 離。 10.依據申請專利範園第7項所述之薄膜霄晶體矩陣裝置 ,其中: 前述多數閛棰母線係從前述闞極用連接配線電分 離;且, 前述多數汲極母線係從前述汲極用連接配線電分 離0 11· —種液晶面板,備有:申請專利範圍第1 , _2 , 3, 4,5 ’ 6,7,8,9或10項中任一項所述之薄膜 電晶體矩陣裝置;一配置成與前述薄膜電晶體矩陣裝 本紙張尺度逋用中國國家梯準(CNS ) A4規格(210X297公釐) I:-------^ i------tr----- (請先閲讀背面之注意事項再填窝本頁) 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 置相向之相向基片;及一夾在前逑薄膜電晶體矩陣裝 置與前述相向基片間之篏晶。 12. —種液晶單元,備有:申請專利範圍第11項所述之液 晶面板;一形成有用來驅動前逑液晶面板之霣路的電 路基片;及一用來連接前逑液晶面板與前述霄路基片 的連接配線。 13. —種薄膜霄晶體矩陣裝置之製造方法,包含有: 第一工程,係於透明絕縐基片上形成:用Μ共同 連接薄膜電晶體之Μ極的多數閛極母線;一與前逑閘 極母線之端部形成相對的第一外部端子;及一形成在 比前逑第一外部端子更内侧之領域,Μ用來共同連接 前述多數閛極母線的閘捶用連接配線; 第二工程,係全面地形成第一絕緣膜;及 第三工程,係於前述第一絕緣膜上形成:用Μ共 同連接前逑薄膜電晶驩之汲極的多數汲棰母線;一舆 前逑汲極母線之端部形成相對之第二外部端子;及形 成在比前述第二外部端子更内铕之領域,Κ用來共同 連接前述汲極母線之汲極用連接母線。 14. 一種薄膜霣晶體矩陣裝置之製谊方法,包含有: 第一工程,係於透明絕緣基片上形成:用Μ共同 連接薄膜電晶髏之閘極的多數閛極母線;一與前述閘 極母線之端部形成相對的第一外部端子;及一共同連 接前逑多數閛極母線中相鄰閘極母線之一方之組的第 一閘極用連接配線; (請先Η讀背面之注$項再填寫本頁) 装· 訂 .Ψ 本紙伕尺度.適用中國國家標準(CNS ) Α4規格(210X297公釐) -48 - 經濟部令央標準局貝工消f合作社印製 Λ λ ύΐ00ύ2 Α8 Β8 C8 D8 六、申請專利範圍 第二工程,係全面地形成第一絕緣膜; 第三工程,係於前述第一絕緣膜上形成:用Μ共 同連接前述薄膜爾晶髅之汲極的多數汲極母線;一與 前述汲極母線之端部形成相對之第二外部端子;及一 用來共同連接前述多數汲棰母線中相鄰之一方之組的 第一汲極用連接配線; 第四工程,係全面地形成第二絕緣膜;及 第五工程,俤於前逑第二絕緣膜上形成:像素電 極;一共同連接前述多數閘極母線中相鄰之另一方之 组的第二閘極用遽接配線;一共同連接前述多數汲極 母線中相鄰之另一方之组的第二汲極用連接配線。 15_ —種薄膜霄晶《矩陣裝置之製造方法,包含有: 第一工程,係於透明絕緣基片上形成:用以共同 連接薄膜霣晶體之閘極的多數閛極母線;一舆前述閘 極母線之端部形成相對的第一外部端子;一共同連接 前逑多數閛極母線中相鄰閛極母線之一方之组的第一 閘極用建接配線;及一共同連接多數汲極母線中相鄰 之一方之組的第一汲極用連接配線; 第二工程,係全面地形成第一絕緣膜;及 第三工程,係於前逑第一絕緣膜上形成:用以共 同連接前述薄膜m晶髏之汲極的前述多數汲極母線; 一舆前述汲極母線之端部形成相對的第二外韶端子; 一共同連接前逑多數汲極母線中相鄰之另一方之組的 第二汲極用連接配線;及一共同連接前述多數閛極母 本紙張又度速用中國國家揉準(CNS ) A4规格(2!0X297公釐) -49 - (請先閲讀背面之注意事項再填寫本頁)六 、申請專利範圍 A8 B8 C8 D8 經濟部中央輮準局負工消費合作社印装 線中相鄰閘極母線之另一方之組的第二閛極用連接配 線。 16. —種薄膜電晶體矩陣裝置之製造方法,包含有: 第一工程,係於透明絕緣基片上形成:用Μ共同 連接前述薄膜電晶體之閘極的多數閘極母線;一與前 逑閘極母線之端部形成相對之第一外部端子;一共同 連接前逑多數閘極母線中相鄰閛極母線之一方之組的 第一閘極用連接配線;及一共同連接多數汲極母線中 相鄰之一方之組的第一汲極用連接配線; 第二工程,係全面地形成第一絕緣膜; 第三工程,係於前述第一絕緣膜上形成:用Μ共 同連接前述薄膜電晶髏之汲極的前述多數汲極母線; 一與前述汲極母線之端部形成相對之第二外部端子; 一第二汲極用連接配線;及一第二閘極用連接配線; 第四工程,係全面地形成第二絕緣膜;及 第五工程,係於前述第二絕绪膜上形成:像素電 極;一用來連接前述多數汲極母線中相鄰之另一方之 組與前述第二汲極用連接配線之第一連接配線;一用 來連接前述多數閘極母線相鄰閛極母線之另一方之組 與第二閘極用連接配線之第二連接配線。 17. 依據申請專利範園第13或15項所述之薄膜電晶髏矩陣 裝置之製造方法,其更包含: 第四工程,係於前述第三工程後,全面地形成第 二絕緣膜;及 本紙張尺度適用中國國家揉率(CNS ) Α4规格(210X297公釐) -50 - ϋ^— mfl— n^la mil —HI— m —^ϋ tm nn n A 0 (請先閲讀背面之注意事項再填窝本頁) 訂 X Λ Λ .* » '· Λ Oi,v0〇9 Αδ B8 C8 D8 經濟部中夬棣準局貝工消费合作社印袈- A、申請專利範園 第五工程,係於前述第二絕鎵膜上形成:像素電 棰;及一用來建接前述蘭極用連接配線與前逑汲極用 連接配線之電阻配線。 18 .依據申請專利範豳第14或16項所述之薄膜電晶髅矩陣 裝置之製造方法,其中:. 於前述第五工程,形成用來連接前述第一及第二 閘極用連接配線與前述第一及第二汲極用連接配線之 電阻配線。 19. 依據申請專利範圍第13, 14, 15或16項中任一項所述 之薄膜電晶羅矩陣之製造方法,其中: 於規定製造工程完了後,從前述閛棰用連接配線 電分離前逑閘極母線,及從前逑汲極用連接配線電分 離前述汲極母線。 20. 依據申請專利範圍第17項所球之薄膜霣晶臁矩陣之製 造方法,其中: 於規定製造工程完了後,從前逑閛極用連接配線 電分離前逑閛極母線,及從前逑汲極用連接配線電分 離前述汲極母線。 21. 依據申請專利範圍第18項所述之薄膜電晶體矩陣之製 造方法,其中: 於規定製逍工程完了後,從前述閘極用連接配線 電分離前逑閘極母線,及從前述汲槿用建接E線電分 離前述汲極母線。 (請先閲讀背面之注意事項再填寫本頁) .% 裝------訂 f^n ινϋ » 冰-------wi. 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐) 51 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13440095A JP3315834B2 (ja) | 1995-05-31 | 1995-05-31 | 薄膜トランジスタマトリクス装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW313559B true TW313559B (en) | 1997-08-21 |
Family
ID=15127514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085103354A TW313559B (en) | 1995-05-31 | 1996-03-20 | Thin film transistor matrix device and method for fabricating the same |
Country Status (4)
Country | Link |
---|---|
US (9) | US5742074A (zh) |
JP (1) | JP3315834B2 (zh) |
KR (1) | KR100260768B1 (zh) |
TW (1) | TW313559B (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
TW293093B (zh) * | 1994-09-08 | 1996-12-11 | Hitachi Ltd | |
JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US6613650B1 (en) | 1995-07-31 | 2003-09-02 | Hyundai Electronics America | Active matrix ESD protection and testing scheme |
US5893624A (en) * | 1996-07-05 | 1999-04-13 | Seiko Instruments Inc. | Liquid crystal display device |
KR100422272B1 (ko) * | 1996-11-04 | 2004-06-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치 |
CN1129025C (zh) * | 1997-01-13 | 2003-11-26 | 现代电子美国公司 | 改进型有源矩阵静电释放防护和测试方案 |
USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US6734925B1 (en) | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
KR100280874B1 (ko) * | 1997-09-12 | 2001-02-01 | 구본준 | 액정패널 |
JPH11160734A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
US6677171B1 (en) | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
JP3481465B2 (ja) * | 1998-07-14 | 2003-12-22 | シャープ株式会社 | アクティブマトリクス基板の集合基板 |
US6492190B2 (en) | 1998-10-05 | 2002-12-10 | Sony Corporation | Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device |
JP3025256B1 (ja) * | 1999-02-24 | 2000-03-27 | 松下電器産業株式会社 | 表示パネルへのtcpフィルムの実装方法 |
TW498553B (en) * | 1999-03-11 | 2002-08-11 | Seiko Epson Corp | Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate |
JP2000321591A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
US6587177B2 (en) * | 2000-02-02 | 2003-07-01 | Casio Computer Co., Ltd. | Connection structure of display device with a plurality of IC chips mounted thereon and wiring board |
US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
FR2815143B1 (fr) * | 2000-10-11 | 2005-11-18 | Lg Philips Lcd Co Ltd | Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci |
KR100381868B1 (ko) * | 2000-11-29 | 2003-05-01 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용하는 기판 |
JP2002196352A (ja) * | 2000-12-07 | 2002-07-12 | Koninkl Philips Electronics Nv | 予備配線を有する液晶表示装置 |
JP4884586B2 (ja) | 2000-12-18 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP4646420B2 (ja) * | 2001-02-28 | 2011-03-09 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 |
GB0126720D0 (en) * | 2001-11-07 | 2002-01-02 | Koninkl Philips Electronics Nv | Active matrix pixel device |
JP2003271070A (ja) * | 2002-03-18 | 2003-09-25 | Seiko Epson Corp | 電気光学装置、および電子機器 |
JP2003295218A (ja) * | 2002-04-04 | 2003-10-15 | Advanced Display Inc | 表示装置 |
KR100443539B1 (ko) * | 2002-04-16 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
JP4408192B2 (ja) * | 2002-07-26 | 2010-02-03 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
US7279713B2 (en) * | 2003-05-09 | 2007-10-09 | Au Optronics Corp. | Bonding pad and method for manufacturing the same |
JP2004354798A (ja) * | 2003-05-30 | 2004-12-16 | Nec Lcd Technologies Ltd | 薄膜トランジスタ基板及びその製造方法 |
TW594177B (en) * | 2003-07-23 | 2004-06-21 | Hannstar Display Corp | Liquid crystal display panel for eliminating flicker |
KR101006438B1 (ko) * | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 액정 표시 장치 |
US7265299B2 (en) * | 2004-03-04 | 2007-09-04 | Au Optronics Corporation | Method for reducing voltage drop across metal lines of electroluminescence display devices |
KR100698062B1 (ko) * | 2004-04-01 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
RU2475866C2 (ru) | 2008-07-23 | 2013-02-20 | Шарп Кабусики Кайся | Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства |
US8599353B2 (en) | 2010-05-28 | 2013-12-03 | 3M Innovative Properties Company | Display comprising a plurality of substrates and a plurality of display materials disposed between the plurality of substrates that are connected to a plurality of non-overlapping integral conductive tabs |
JP5409697B2 (ja) | 2010-06-24 | 2014-02-05 | 株式会社ジャパンディスプレイ | フラットパネルディスプレイ |
JP5627694B2 (ja) * | 2010-09-06 | 2014-11-19 | パナソニック株式会社 | 表示装置 |
KR101994971B1 (ko) * | 2012-05-16 | 2019-07-02 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102107383B1 (ko) * | 2012-12-27 | 2020-05-07 | 엘지디스플레이 주식회사 | 디스플레이 장치용 어레이 기판 |
CN103091918B (zh) * | 2013-01-18 | 2016-01-13 | 北京京东方光电科技有限公司 | 阵列基板、显示装置及检测方法 |
CN103560113B (zh) | 2013-11-15 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
JP6360718B2 (ja) | 2014-05-16 | 2018-07-18 | 株式会社ジャパンディスプレイ | 表示装置 |
US9263477B1 (en) * | 2014-10-20 | 2016-02-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Tri-gate display panel |
CN104730301B (zh) * | 2015-04-07 | 2017-12-08 | 京东方科技集团股份有限公司 | 一种信号源 |
US9818770B2 (en) * | 2015-08-11 | 2017-11-14 | Flexterra, Inc. | Flexible micro-electronics circuits with crack mitigation |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789889A (en) * | 1985-11-20 | 1988-12-06 | Ge Solid State Patents, Inc. | Integrated circuit device having slanted peripheral circuits |
JPS6437585A (en) * | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH028817A (ja) | 1988-06-28 | 1990-01-12 | Matsushita Electric Ind Co Ltd | 電気装置の製造方法 |
JPH02244126A (ja) | 1989-03-17 | 1990-09-28 | Fujitsu Ltd | 薄膜トランジスタパネルの製造方法 |
JP2746408B2 (ja) | 1989-03-28 | 1998-05-06 | 三菱電機株式会社 | マトリクス型表示装置 |
JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
DE69122162T2 (de) * | 1990-05-11 | 1997-03-06 | Sharp Kk | Anzeigevorrichtung mit aktiver Matrix und Methode zu ihrer Herstellung |
US5162933A (en) | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
JPH04221926A (ja) | 1990-12-25 | 1992-08-12 | Sharp Corp | 液晶表示装置の製造方法 |
US5202687A (en) * | 1991-06-12 | 1993-04-13 | Intellectual Property Development Associates Of Connecticut | Analog to digital converter |
JP2780543B2 (ja) | 1991-11-06 | 1998-07-30 | 日本電気株式会社 | 液晶表示基板及び液晶表示装置 |
JPH05142507A (ja) | 1991-11-25 | 1993-06-11 | Toshiba Corp | 液晶表示装置およびアクテイブマトリクス型液晶表示装置の製造方法 |
JPH05216062A (ja) * | 1992-02-04 | 1993-08-27 | Sony Corp | 液晶パネル |
JPH05307165A (ja) | 1992-04-28 | 1993-11-19 | Seiko Epson Corp | アクティブマトリクス表示パネル |
JP2821830B2 (ja) * | 1992-05-14 | 1998-11-05 | セイコーインスツルメンツ株式会社 | 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 |
CN1065051C (zh) * | 1992-08-13 | 2001-04-25 | 卡西欧计算机公司 | 薄膜晶体管阵列及使用该阵列的液晶显示器 |
JPH06202151A (ja) | 1992-12-28 | 1994-07-22 | Casio Comput Co Ltd | 薄膜トランジスタアレイ |
JPH06130419A (ja) | 1992-10-21 | 1994-05-13 | Sharp Corp | アクティブマトリクス基板 |
DE69332142T2 (de) | 1992-12-25 | 2003-03-06 | Sony Corp | Substrat mit aktiver Matrix |
JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US5467210A (en) * | 1993-02-16 | 1995-11-14 | Casio Computer Co., Ltd. | Arrangement of bonding IC chip to liquid crystal display device |
WO1994024604A1 (en) * | 1993-04-09 | 1994-10-27 | Citizen Watch Co., Ltd. | Liquid crystal display |
JP2820233B2 (ja) | 1993-06-11 | 1998-11-05 | シャープ株式会社 | 表示装置の検査装置および検査方法 |
JP3077957B2 (ja) * | 1993-07-21 | 2000-08-21 | シャープ株式会社 | 反射型表示装置 |
JP2821347B2 (ja) * | 1993-10-12 | 1998-11-05 | 日本電気株式会社 | 電流制御型発光素子アレイ |
JPH07135323A (ja) | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
JP3272532B2 (ja) * | 1993-12-27 | 2002-04-08 | 富士通株式会社 | 半導体装置の製造方法 |
JP3109967B2 (ja) | 1993-12-28 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス基板の製造方法 |
JP3249284B2 (ja) | 1994-03-02 | 2002-01-21 | 富士通株式会社 | 液晶表示装置の製造方法 |
US5852480A (en) | 1994-03-30 | 1998-12-22 | Nec Corporation | LCD panel having a plurality of shunt buses |
JP3213472B2 (ja) * | 1994-04-26 | 2001-10-02 | シャープ株式会社 | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 |
US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
US5688032A (en) * | 1995-05-08 | 1997-11-18 | Shell Oil Company | Work and storage cabinet assembly having multiple identical cabinet units formed by rotational molding |
JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
KR0171102B1 (ko) * | 1995-08-29 | 1999-03-20 | 구자홍 | 액정표시장치 구조 및 제조방법 |
KR0182877B1 (ko) * | 1995-11-25 | 1999-05-01 | 구자홍 | 액정표시장치의 구조 및 그 제조방법 |
-
1995
- 1995-05-31 JP JP13440095A patent/JP3315834B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-20 TW TW085103354A patent/TW313559B/zh not_active IP Right Cessation
- 1996-04-25 KR KR1019960012889A patent/KR100260768B1/ko not_active IP Right Cessation
- 1996-05-29 US US08/669,272 patent/US5742074A/en not_active Expired - Lifetime
-
1998
- 1998-01-08 US US09/005,176 patent/US6406946B1/en not_active Expired - Lifetime
-
2002
- 2002-02-21 US US10/080,108 patent/US6767754B2/en not_active Expired - Lifetime
-
2003
- 2003-09-11 US US10/660,053 patent/US7075108B2/en not_active Expired - Fee Related
-
2006
- 2006-03-16 US US11/377,754 patent/US7575960B2/en not_active Expired - Fee Related
-
2009
- 2009-06-22 US US12/489,292 patent/US7947982B2/en not_active Expired - Fee Related
-
2010
- 2010-01-15 US US12/688,407 patent/US7947983B2/en not_active Expired - Fee Related
- 2010-04-29 US US12/770,155 patent/US8258513B2/en not_active Expired - Fee Related
-
2012
- 2012-07-19 US US13/552,882 patent/US8592816B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960042134A (ko) | 1996-12-21 |
US7947982B2 (en) | 2011-05-24 |
US20100117087A1 (en) | 2010-05-13 |
US7947983B2 (en) | 2011-05-24 |
US20060163579A1 (en) | 2006-07-27 |
US20090256153A1 (en) | 2009-10-15 |
US8258513B2 (en) | 2012-09-04 |
US6406946B1 (en) | 2002-06-18 |
US20020084460A1 (en) | 2002-07-04 |
US20100214202A1 (en) | 2010-08-26 |
US6767754B2 (en) | 2004-07-27 |
US20130015451A1 (en) | 2013-01-17 |
US20040046175A1 (en) | 2004-03-11 |
JP3315834B2 (ja) | 2002-08-19 |
US20020028540A1 (en) | 2002-03-07 |
JPH08328033A (ja) | 1996-12-13 |
US7075108B2 (en) | 2006-07-11 |
US8592816B2 (en) | 2013-11-26 |
KR100260768B1 (ko) | 2000-07-01 |
US5742074A (en) | 1998-04-21 |
US7575960B2 (en) | 2009-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW313559B (en) | Thin film transistor matrix device and method for fabricating the same | |
CN103941507B (zh) | 一种阵列基板、显示面板及显示装置 | |
JP4199357B2 (ja) | 液晶表示装置及びその製造方法 | |
US6005647A (en) | Shorting bars for a liquid crystal display and method of forming the same | |
CN102468308B (zh) | 阵列基板及其制造方法和液晶显示器 | |
KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
US20110254002A1 (en) | Display substrate and method of fabricating the same | |
CN103033997B (zh) | 显示装置及其制造方法 | |
CN104460154A (zh) | 阵列基板及其制备方法、显示装置 | |
US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
US5796449A (en) | Active matrix liquid crystal display with one repair line above protective layer and one below | |
CN103345095A (zh) | 一种tft-lcd阵列基板及显示装置 | |
CN101136376A (zh) | 像素结构及其制造方法 | |
CN101510529B (zh) | 像素结构及其制造方法 | |
JP2005049667A (ja) | 液晶表示装置とその製造方法 | |
US6916691B1 (en) | Method of fabricating thin film transistor array substrate and stacked thin film structure | |
JPH04280226A (ja) | 薄膜トランジスタ素子アレイおよびその駆動方法 | |
JP2005019664A (ja) | 液晶表示装置とその製造方法 | |
JP2005106881A (ja) | 液晶表示装置とその製造方法 | |
JP2000241786A (ja) | Tft基板及び多面取りガラス基板上へのtft基板の配列方法 | |
KR20020007037A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100248256B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 | |
CN215183963U (zh) | 阵列基板、显示面板和显示装置 | |
JP2005157016A (ja) | 液晶表示装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |