CN1129025C - 改进型有源矩阵静电释放防护和测试方案 - Google Patents

改进型有源矩阵静电释放防护和测试方案 Download PDF

Info

Publication number
CN1129025C
CN1129025C CN98801813A CN98801813A CN1129025C CN 1129025 C CN1129025 C CN 1129025C CN 98801813 A CN98801813 A CN 98801813A CN 98801813 A CN98801813 A CN 98801813A CN 1129025 C CN1129025 C CN 1129025C
Authority
CN
China
Prior art keywords
circuit line
accordance
line rod
group
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN98801813A
Other languages
English (en)
Other versions
CN1243603A (zh
Inventor
斯科特·H·霍尔姆伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix America Inc
Original Assignee
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics America Inc filed Critical Hyundai Electronics America Inc
Publication of CN1243603A publication Critical patent/CN1243603A/zh
Application granted granted Critical
Publication of CN1129025C publication Critical patent/CN1129025C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)

Abstract

一种经过改进的制造有源矩阵显示器的方法，具有通过最终组装和制造过程中的测试和修补功能的ESD防护。至少一第一组内短路线棒制成得靠近行(12、22)和列(18、28)矩阵。各短路线棒分别彼此串联联接以允许测试各矩阵元素。一第一短路线棒联接于各行线路，而一第二短路线棒联接于各列线路。各短路线棒可以通过最终组装仍然联接于矩阵以提供ESD防护以及最终组装和测试功能。

Description

改进型有源矩阵静电释放 防护和测试方案
技术领域
本发明涉及一种改进型有源矩阵显示器和显示器制作方法。更为具体地说，本发明致力于一种显示器制作方法，包括提供增强的静电释放(ESD)防护、测试和修补以增加成品显示器的产量。
背景技术
近年来，在薄膜晶体管和装有这种薄膜晶体管的器件，诸如存储阵列、所有类型的集成电路以及机械式开关和继电器的替代物方面的兴趣一直在增长。因为，舌簧继电器会疲劳，而MOS开关存在过大的泄漏电流。
薄膜晶体管的一种典型的具体用途在于平板显示器；作为通常的阴极射线管(CRT)的替代物，诸如利用液晶、场致发射、等离子体、电致变色和电致发光的那些显示器。平板显示器可保证比起CRT来较轻的重量、较小的体积和大为降低的能耗。另外，由于其工作模式所致，CRT几乎总是遭受某种畸变。CRT是靠投射一电子束到一涂磷的屏幕上去而发挥作用的。此电子束会使得聚焦在其上的部位发光，发光强度正比于电子束的强度。显示是依靠不断移动电子束，导致屏幕上的不同部位以不同强度发光而进行的。由于电子束从其固定的源至屏幕边沿所经过的距离远于它到中部所经过的距离，所以，电子束以不同的角度撞击屏幕上的不同点，从而导致光点尺寸和形状的变异(亦即畸变)。
平板电子器是固有地不带这种畸变的，因为每一象素用光刻方式成型在基底上，而不是由CRT电子束在撞击屏幕上的磷的地方形成的。在制造平板显示器时，各电路元件一般是用光刻法沉积和成型在诸如玻璃这样的一基底上的。这些元件分阶段予以沉积和蚀刻，以造成一种器件，具有一垂直的各行和各列电路控制线路的矩阵，在控制线路各行和各列之间带有一象素触点和控制元件。象素触点上面具有一种媒质，是一种当一门槛电压施加到媒质控制元件上时或是发光(发射性的)或是调制环境光线的传输(非发射性的)的物质。此媒质可以是一种液晶；各种电致发光或电致变色材料，诸如硫化锌、一种比如氖和氩的气体等离子体、一种双色染料；或者诸如回应于施加其上的电压将会变亮或者改变光学性质的其他适当的材料或器件。回应于加于其上的适当电压，在媒质中会发出光束或产生其他光学变化。在每一触点上的光学活性媒质一般被称之为一个图像元素或“象素”。
用于一平板显示器的电路系统一般设计得以致数据一般在所有列线路上被调入，各自达到一预定的电压。一行随后被激活以打开此行中所有的晶体管(一次写入一行)。此行然后被关闭，而用于下一行的数据被调入所有的列线路，再后，第二行被激活和写入。此过程一直重复到所有各行已被寻访为止。所有各行大体上是在一帧周期之内写入的，一般是大约1/60秒或大约16.7毫秒。然后，代表数据的各电压有选择地施加于各特定的列以导致各选定的象素当此行被写入时亮起或改变光学性质。各象素可以做得由于施加一高电压或大电流或一较长的电压或电流脉冲而改变强度。采用带有向列扭曲的活性材料的液晶显示器(LCD)，显示器在未被激活时基本上是透明的，而在被激活时成为吸光性的，或者反过来，取决于偏光器的取向。因而，通过顺序地、一行接一行地遍及显示器激活各象素，在显示器上形成图像。上述关于CRT的几何畸变在平板显示器中不是一项要素，因为每一象素位置都是以光刻方式确定和固定的。
关于现有技术中有源矩阵显示器结构(比如，在每一象素处采用一些薄膜晶体管的那些)的制造方法所出现的主要问题之一是，它们一般遭受着类似于各种集成电路的那些生产产率问题。亦即，所生产的器件的产率一般不是100％，而产率(无缺陷器件的百分比)在恶劣情况下可以是0％。高质量显示器将容忍极少的有缺陷的晶体管或其他部件。另外，一般比起较小尺寸显示器来，较大尺寸显示器更为令人满意。因而，制造商面临左右为难局面：优先制造较大尺寸和/或较高分辨力显示器，但如果超过几个的晶体管并因而如果超过几个的象素是有缺陷的，则不得不报废整个产品。换句话说，制造商遭受着由于可用产品产率的降低而造成的每件制造成本的根本性提高。
制作显示器所遇到的一项问题是，许多线路和晶体管在制造期间可以积累静电荷，这样可能损伤或损毁器件上的各元件。防止ESD问题将会提高产品产率。
通过在显示器各制造工序期间测试和修补各元件中的缺陷，可以获得产品产率的另一次提高。一种现有技术中的测试技术是实际上个别地探查所有的线路。
这些成本提高和产率降低的问题曾在一项先前的有关发明中引人注目地予以改进，此发明在待决申请之中披露并要求权利，题目是“有源矩阵ESD防护和测试方案”，1995年2月31日提交，编号为U.S.S.N.08/497,372，并在此作为参考。其提供一种缺陷数量大为减少的、有源矩阵显示器制造方法。本发明进一步改进了该ESD防护和测试方案。
发明内容
本发明的目的是这样实现的，即提供一种制造有源矩阵显示器的方法，显示器包括许多薄膜晶体管，每一晶体管把一象素耦联于矩阵显示器的一行线路和一列线路，其中：
制成至少一第一组内短路线棒，各自具有靠近于一第一基底上显示器矩阵的一第一电阻器，并联地把所述各第一组内短路线棒的第一个连接于所有行线路，并且并联地把所述各第一组内短路线棒的第二个连接于所有列线路；以及
由一具有大于第一电阻器的电阻值一百倍的电阻器把所述各第一组内短路线棒彼此串联地连接起来。
本发明提供一种经过改进的制作有源矩阵显示器的结构和方法以消除成品显示器中的缺陷。提供许多短路线棒，它们彼此相互连接并连接于所有的行和列线路以形成ESD防护。为了允许测试各行和列线路，至少一个第一组内短路线棒被联接于所有的行线路和至少一个第二组外短路线棒被联接于所有的列线路。这两个短路线棒由一电阻器串联地连接起来，此电阻器的电阻值大小量级百倍于构成一第一组内短路线棒的每一短路线棒的电阻的电阻值。一第二组外短路线棒可以设置得并联地联接于第一组内短路线棒。一组短路线棒可以在底板与TFT基底组装在一起时留下为连接起来的，以提供ESD防护，用于另外各测试方案和组装。
附图说明
图1是一种体现现有技术的ESD和测试技术的有源矩阵显示器的平面示意图；
图2是可以用在本发明显示器之中的、一种晶体管和一种贮存电容器的一项实施例的交错剖面图；
图3是图2晶体管实施例的第二剖面图；
图4是成品显示器的局部概略图；
图5是现有技术的ESD防护和测试技术的概略图；
图6是现有技术的底板与基底之间相互连接的平面示意图；
图7是一种体现本发明的ESD技术的有源矩阵显示器的平面示意图；
图8是一种体现本发明的ESD技术的另一实施例的有源矩阵显示器的平面示意图。
具体实施方式
如前所指出，利用各薄膜晶体管(TFT)可以制成许多器件，一种具体的应用是在有源矩阵液晶显示器(AMLCD)之中，而本发明的TFT将作为一AMLCD的一部分予以说明。参照图1，现有技术，U.S.S.N.08/497372的一种AMLCD的示意图总体上用参照标号10予以标示。
AMLCD 10，如图所示，包括一组任由选择的外短路线棒12、14、16和18。外短路线棒12、14、16和18在在加工过程中通过沿着一条标志线20予以分离或断开而除去，这在此后将较为完整地予以说明。
AMLCD 10，如图所示，还包括一组内短路线棒22、24、26和28。内短路线棒22、24、26和28也在加工过程中利用，此后将较为完整地予以说明。不过，内短路线棒22、24、26和28只以电子方式沿着一条线路比如由一束激光使之从AMLCD 10分离开来，但仍然是AMLCD 10的一个实体部分。
AMLCD 10沉积在一通常由一玻璃面板制成的基底32上，如上所述，沿着标志线20可断开。基底32由其他类型的绝缘材料制成，包括用于非光传输应用场合的一种带有一绝缘涂层的金属面板。AMLCD 10制有构成很大矩阵的许多行线路34和许多列线路36，图示只是其一小部分。各行线路34包括连接于每一线路34的许多激励触点焊区(pad)38之一，而各列线路36也包括连接于每一线路36的许多激励触点焊区40之一。
AMLCD 10包括许多等同的象素，制成在各行线路34和各列线路36之间，因此，将只详细地说明一个象素组42。在每一矩阵交叉点44处，在此一行线路34与一列线路36相交叉，制成一TFT 46以便把两条线路连接于一象素触点48。活性液晶媒质至少制成在触点48上面，这种媒质将回应于施加于底板和象素42的数据电压而改变性质。象素42上的媒质将大体上显示为在AMLCD 10的整个矩阵上的一个方形、矩形或圆点。晶体管46和触点48的真实尺寸未按比例画出，而只是示意性地显示而用于说明。
应当指出，关于可以采用的各行线路34和各列线路36的数量或关于一AMLCD 10的外部尺寸，理论上是没有限制的。加工设备对于外部尺寸提出了一个实际的限制，此限制随着设备被改进而不断地变化。
制造AMLCD所遇到的问题是，如果AMLCD 10包含一些有缺陷的TFT或其他电路器件而导致稍多一些的象素无效，则显示器一般必须予以报废。一种掩蔽有缺陷的象素42的方法是，采用一连同象素42的附加的(任由选择的)晶体管49，把象素42联接于相邻一行R1。随后，当行R1被写入时，数据不仅被施用于前一象素42′，而且还通过晶体管49送入象素42。当行R2接着被写入时，用于象素42的数据被写入而盖过通过晶体管46来自前一象素的数据。不过，如果晶体管46是有缺陷的，象素42将不表现为无效的，而代之经将保有来自前一行R1的数据。这就掩蔽了以下事实，即象素42没有正确地工作。象素42还可以包括一贮存电容器50，联接于行R1，此电容器可在每一帧期间保持和稳定写入象素42的电压。
本发明的TFT 46和AMLCD 10制成得可增强各活性象素的效率。TFT46将参照图2予以说明。TFT 46制有一首先沉积作为行线路34的栅极52。制成的TFF46示于图2和3，而种种加工步骤更为完整地叙述于在此引为参考的1995年7月31日提出的待决申请U.S.S.N.08/497/371之中，标题是“改进型TFT，制作方法和具有此TFT的矩阵显示器”。虽然各层厚度对于本发明并非至关紧要，但还是说明了最佳的各厚度和各材料以构成TFT46和AMLCD 10的一项最佳实施例。
栅极52最好是由两层金属制成。一第一层铝，最好是一种铝合金，予以沉积和成型以形成一线素54。为形成一冗余行线路34，一第二栅极钽层予以沉积在铝线素54上面并予以成型以形成一线素56，盖住线素54。线素56还具有一些指状部分58，为各个TFT46形成真实的栅极。线素54最好是由铝或一种铝合金制成。铝用于各条长线路，因为其导电性强，但对于一些小型显示器，这一点并非至关紧要，并且如果需要，可以从小型显示器中除去。铝沉积到大约1200埃以提供导电性，但仍然薄到足以防止对于线素54的各种阶梯式覆盖问题。钽线素56或其他阳极难熔金属最好是单独为冗余而沉积到大约2000埃。构成TFT 46各栅极的各指状部分58不需要铝层而一般只由钽制成。
一第一栅极绝缘层60然后通过使外露的钽线素56阳极化而制成，它经过强烈阳极化而形成氧化钽Ta2O5绝缘层60。强烈阳极化可以通过利用一种去离子水中含有大约0.1到4.0百分数的柠檬酸的溶液而予以实现。一大约60伏的电压可以利用，这将形成一种非常精确和均匀的氧化物层60，达到每伏特大约15埃或大约总的900埃的厚度。焊区38和40可以用光致抗蚀剂予以覆盖以防止其阳极化，或者可以阳极化之后予以蚀刻。
另外，第一栅极绝缘60可以由一种沉积介电层制成。一第二或冗余栅极绝缘62，最好是氮化硅Si3N4，随后沉积至一大约3000埃的厚度。陆续地沉积另外两层，一层非晶硅64和而后的一层N+掺杂非晶硅66。N+层66和非晶硅层64任由选定地予以蚀刻以便在氮化物层62上各栅极部分58上面留下一些分散的区域70。非晶硅层64沉积到一大约1500埃的厚度而N+层66沉积到一大约300埃的厚度，在成型之后余下的N+层构成各欧姆触点部分68。
在下一金属层被沉积之前可以进行一种重新阳极化处理以防止可能的短路，特别是在漏极或源极金属居于栅极金属之上的任何一点处。重新阳极化处理是在电压至少两倍于通常出现在源出和栅极线路之间的最大电压的情况下进行的。重新阳极化处理会在钽层或下面的铝层形成一种新的氧化物以防止稍后沉积的金属通过露出栅极金属的针孔而短路于栅极线路。
一源极-漏极(S-D)层72然后予以沉积，对于大型显示器，最好是由许多金属层形成。对于小型显示器，层72可以是一单一金属层，比如铝层或钼层。一种最佳大型器件多重层72是通过沉积一第一屏障钼层达到500埃量级的厚度而形成的。一第二导电增强铝层或铝合金层随后沉积到一大约5000埃的厚度。一第三屏障钼层或钼合金层沉积到一大约300埃的厚度。另外，可以只需要沉积前两层。
S-D层72随后予以成型以形成一源极部分74、一漏极部分76和一顶部电容器触点部分78。一晶体管通道区域80然后通过除去N+各触点部分68之间的N+掺杂层而形成在源极与漏极部分74与76之间：它仍然处在各S-D金属部分74与76之间。在这里，晶体管46是在电气上起作用的。
贮存电容器50此时也是在电气上起作用的并由触点部分78和氮化物层62的各居下部分、氧化物层60和栅极52构成。晶体管46和电容器50，如果需要，可现在在电气上予以测试。
一第一钝化层82随后予以沉积，最好是由Si3N4构成而达到一大约7000埃的厚度。这一介电层也可以由沉积的SiO2、旋涂玻璃(SOG)或其他各种有机介电材料构成。层82予以成型以形成一漏极触点孔口84和一电容器触点孔口86。当必须制成一冗余列线(colamn line)时，制成通路88(图3)以提供对于居下的列线路36的各触点。
一象素ITO层90随后予以沉积和成型以便借助于通过通路88(在可用的区域)形成在孔口84处的漏极触点、在孔口86处的电容器触点、冗余列线路和象素48。象素48未按比例画出，而剖面经过错移以便既包含晶体管46也包含电容器结构50，它们是彼此错开的。剖面并未完全表明列ITO与象素ITO 48之间的电气分隔。附加晶体管49(图1)未予表明，但是，是以与晶体管结构46同样的方式制成的。
TFT结构随后通过制成一最终钝化层92而予以完成。钝化层92以与层82同样的方式制成到一大约2000-3000埃的厚度。层92也可以制成在滤色基底上，或者可以制成在二者上。
图4表明成品AMLCD 10的一部分和采用贮存电容器50的原因。电容器50可在象素行，此处是行3，未被寻访的帧周期期间稳定在一象素42处加入液晶材料的电压。一给定的象素行在一帧周期期间只被寻访一次，此帧一般是一秒的1/60，或者16.7毫秒。对于一480行AMLCD 10，一给定行只被寻访帧周期的1/480，或者大约34.7微秒。在象素行不被寻访的帧时间期间，TFT 96是关断的。不过，加在液晶材料的象素电压应当保持不变。液晶材料具有容抗CLC和有限电阻RLC。晶体管46可在激励器与源极之间和/或通过液晶材料电阻RLC具有泄漏。为了尽量减小经过液晶材料的电压降(信息衰减)，具有容抗Cs的贮存电容器50制成得并联于CLC。由出自行3的晶体管46激励的象素42由电容器50耦合于前行2。这一点就是认为，行2正好在行3之前被激励。由于总容量等于CLC+Cs，当一给定行的晶体管46接通时，晶体管充电CLC和Cs。晶体管46和液晶材料二者的泄漏电流在较高操作温度下是较高(较差)。液晶材料包含在TFT基底32与一滤色器或单色底板94之间。底板94由一些间隔器(未画出)使之与基底32隔开。
如上所述，AMLCD 10在制造期间可能遭受ESD损伤问题。其次，行(栅极)34和列(源级)36线路，以及TFT 46和49，都可能包含一些由种种制造问题，诸如碎物颗粒1造成的缺陷。理想的是在AMLCD 10的制造期间提供ESD防护和测试各种缺陷并予以修补。
参照图1和5，ESD防护和测试技术可得到最好的说明。ESD防护和测试技术的一个全面的示意图解100示于图5。外短路线棒12、14、16和18由许多线路102(图1)连接于相应的内短路线棒22、24、26和28。短路线棒在图5中画作各单一线棒12、22；14、24；16、26和18、28。
虽然短路线棒已经采用在现有技术的显示器制造之中，但不能认为早先采用过有电阻的连接起来的各短路线棒和物理上不被除去的各内短路线棒。线棒12、22；14、24；16、26；和18、28具有15到20欧姆数量级的电阻。各线棒由许多电阻器104(R1)、106(R5)、108(R6)和110(R3)串联起来，其电阻量级是各线棒电阻的电阻值的100倍，比如2.3千欧。各电阻器104、106、108和110的大小允许显示器在各制造工序期间得以测试，同时还由于各线棒彼此相互连接并连接于所有的行和列线路34和36，提供了ESD防护。
由于奇数和偶数行和列线路34、36一起连接于线棒12、14、16和18之一，测试所有的奇数或偶数行或列线路34、36可以采用相应线棒12、14、16和18上的一个单一测试点而予以实现。另外，由于两组短路线棒是相互连接的，显然，外面一组短路线棒12、14、16和18可以取消以便在制造期间增大显示器的封装密度。
参照图2，线棒12、22；14、24；16、26和18、28是依靠把它们从金属层沉积在整个器件结构之中而形成的。线棒12、22；14、24；16、26和18、28，以及电阻器104、106、108和110，都制有两金属层54和56的各栅极(行)线路34。一当各栅极线路34被沉积下来，它们随后可以通过在线棒12、22和16、26上试探而处理作开路或短路以便激励在一极上的各偶数行和在相反一极上的各奇数行。一种开路测试方法是利用一种过程中测试器(IPT)来检测各线路上的电压。一条线路中的开路或一条线路之间的短路可以通过已短路部分的一种激光沉积工序或激光切割而予以处治。
两个附加底板电阻器112(R2)和114(R4)制有电阻器104、106、108和110，以及一对底板测试焊区116和118。这些电阻器112和114也可在此工序上予以测试和修补。各测试焊区116和118在AMLCD 10如图4所示已被制成时连接于底板94。
许多底板激励焊区120、122、124、126、128和130与各栅极线路34和/或与各列线路36沉积在一起。这些焊区随后在AMLCD 10与底板组装时被连接于底板94。
当各列线路36予以沉积时，源极金属74也可以沉积在短路线棒12、22；14、24；16、26和18、28上面以降低各线棒的电阻。其次，各奇数列线路36连接于内和外列短路线棒14、24，而各偶数列线路36连接于内和外短路线棒18、28。各行线路34可以再次予以测试，而各列线路也可如前述那样予以测试。其次，各行线路34和各列线路36可以针对各行与各列之间的短路而予以测试。当通过清理通道80而制成TFT 46和49时，TFT也可以予以检测和修补。
在最后一层92已经形成在基底32上和最终的测试和修补已经完成之后，外短路线棒12、14、16和18可以沿着标志线20予以撤除。底板94随后可以组装在基底32上并充填液晶材料。ESD防护仍然由内短路线棒22、24、26和28提供，它们也由底板触点116和118以及电阻器112和114连接于底板94。完成的AMLCD 10随后可以在把各激励电子器件模块连接于各行焊区38和各列焊区40之前对其所有的元件进行测试。
各激励电子器件模块(未画出)然后可以接合于焊区38和40，同时内短路线棒22、24、26和28仍然予以连接。一当对于焊区38和40的模块连接经过测试，线棒22、24、26和28就用一束聚焦通过玻璃基底32的激光沿着激光线路30予以切断。此时，ESD防护由电子器件模块本身来提供。
参照图6，它最清楚地表明了基底32和底板94的相互连接。虽然以前是就许多底板激励焊区120、122、124、126、128和130予以说明的，但这里将针对焊区116和118之中的至少一个来说明相互连接。激励焊区120、122、124、126、128和130是留下来不作连接的，但另外也可以连接起来，如将就焊区116和118所述那样。
焊区116和118各自由一相应的线路144和146耦连于一相应的触点焊区140和142，全部制成在基底32上。焊区116和118也包括相应的电阻器102和114，其中只有一个是需要的，并且两个全都可以削除。各焊区和线路140、142、144和146都在底板玻璃94底下。底板94由一种相应的导电环氧树脂接头149和150，诸如一种通常的银环氧树脂，连接于焊区144和146。接头148和150是在基底32与底板90被紧压在一起时形成的。
另外一对检测焊区152和154可以制成在基底32上并由一线路156连接。焊区152和154可以与接头148和150同时由一种环氧树脂接头158连接于底板94。各焊区和各接头的尺度和配置在图上表明只是为了说明方便。
以同样方式在图上表明ITO图案160，不合比例，但为说明方便。ITO图案160与底板94的一个自由边沿162间隔开来，足以允许底板94和基底32靠近以通常方式隔开而不接触ITO图案160、以虚线163指明的边沿而被密封在一起。ITO图案包括许多指状部分164、166和168，各自把ITO160联接于相应的接头148、150和158。
现在参照图7，本发明的ESD各项改进由一AMLCD实施例170最清楚地予以表明。AMLCD 170的电子结构在各行线路34、各列线路36和带有与象素相关结构的各象素42方面基本上等同于AMLCD 10。因此，矩阵的细节被略去了，以便更明晰地表明本发明的ESD各项改进的相互连接。
AMLCD 170设计得可提供基本上等同的电子矩阵和ESD防护，但在一较小的基底32上。这种尺度的减小是作为一项权衡而实现的。一组列短路线棒被略去，只为例示起见，短路线棒14和24被略去。这要求所有的列激励触点焊区40(对于奇和偶数列线路二者)制成在靠近并联接于其余组短路线棒18和28的一侧上。
同样，一组列短路线棒可被略去，只为例示起见，短路线棒16和26被略去。各行激励触点焊区38全都制成得靠近并联接于其余组短路线棒12和22。这种区域减小或尺度减小权衡方案是通过消除独立激励以及因而是独立测试由AMLCD 10所提供的偶和奇数行和列线路而实现的。
此时只有一个电阻110保留在两组短路线棒12、22和18、28之间。另外，如在图6中所述，底板激励焊区120、122和124已被消除，而底板激励焊区126，128和130已画为切断的。一或多个这些激励焊区可以如同关于焊区118所述那样予以连接，或者如果需要，可以采用另外一些焊区。检测焊区152和154以及关于图6所述的接点158，为了测试目的，最好是被包括在内，但并未画出。
ITO图案160画得只带有在连接于焊区118的指状部分166上的单一相互接点150，如前关于图6所述。其次，触点焊区RO和一对短路线棒12、22和18、28的各外露或自由端部被推移和/或被终止而对齐在各相应底板边沿162的内侧，以再次减小成品AMLCD 170的面积。另外，底板电阻器114是可取的，但并不是必需的而可以取消。图示触点焊区142和相互接点150制有在两组短路线棒12、22与18、28之间一角上的ITO指状部分166。相互接头150也可以制成得靠近焊区RO或者在靠近并连接于底板焊区130的一角上。另外，如果需要，可以制成两个或所有三个相互接点。
AMLCD 170可以用来减小成品AMLCD与AMLCD 10相比的尺寸。这里留下一种潜在的问题可能产生，在把各激励电子器件模块(未画出)接合于焊区38和40的时候。这些模块通常是通过采用一种粘合胶带(未画出)来予以接合的。胶带的目的在于形成各铅直连接而在各导体之间没有任何一些侧向导电路径。不过，胶带是受到压挤的，并可以沿侧向从一或多个焊区38或40被挤压到内短路线棒22或28上去。胶带还可阻挡激光不除去或切断短路线棒22或28与相邻焊区38或40之间的线路30。消除这一问题的一种途径是，在接合各模块之前，沿着线路30作激光切割。不过，这会在接合各模块与焊区38和40时造成某种ESD问题。
消除激光分离问题的第二种途径是由图8中的AMLCD实施例180表明的。在成品AMLCD 180中，AMLCD可以要求比AMLCD 170更小的面积。各行线路34仍然连接于短路线棒12和22，但各行线路焊区38被安放在底板94的相反一侧上。同样，各列线路36仍然连接于短路线棒18和28，但各列线路焊区40也被安放在底板94的相反一侧上。此外，只画出一个相互接头150，但需要时，可以重新配置或可以多于一个相互连接。焊区118可以如图所示被移入AMLCD 180的一角以进一步减小成品AMLCD180的尺寸。在此情况下，靠近短路线棒28的边沿162，就象靠近短路线棒22的边沿162一样，可以设置得更为接近。由于焊区38和40此时设置得靠近短路线棒12、22和18、28，所以，用于各电子器件模块的粘合胶带就不再是问题了。
另外，由于焊区38和40此时设置在底板94的相反一侧上，所以内短路线棒22和28也可以实际上除去。AMLCD液晶密封件163设置在自由边沿162与ITO图案160之间。短路线棒22和28可以用激光、用物理切割、用磨削基底32顶部或用磨削基底32边沿达到靠近短路线棒22和28的AMLCD 180两侧上的自由边沿而予以除去。切割或磨削可确保短路线棒22和28在电子上是分离的，因为它们实际上被除去了。其次，基底32的这种另外的实际去除可以进一步减小成品AMLCD 180的整体尺寸。
因而，为了适应奇数与偶数行或列线路之间已降低的暂时测试能力，AMLCD可以减小尺寸。由于各行和列线路沿侧向彼此间隔开来，这种测试虽然需要，但并不象由各短路线棒提供的测试那么至关重要。如果在相邻各行与列线路之间存在短路，则误差将只在各电子激励器为了最终测试而被接合于焊区38和40时才会被发现。
本发明的许多改进和变型由于以上各种教导而成为可能。因此，应当理解，在所附各项权利要求的范围内，本发明可以以不同于具体所述的方式予以实施。

Claims (20)

1.一种制造有源矩阵显示器的方法，显示器包括许多薄膜晶体管，每一晶体管把一象素耦联于矩阵显示器的一行线路和一列线路，其特征在于：
制成至少一第一组内短路线棒，各自具有靠近于一第一基底上显示器矩阵的一第一电阻器，并联地把所述各第一组内短路线棒的第一个连接于所有行线路，并且并联地把所述各第一组内短路线棒的第二个连接于所有列线路；以及
由一具有大于第一电阻器的电阻值一百倍的电阻器把所述各第一组内短路线棒彼此串联地连接起来。
2.按照权利要求1所述的方法，包括制成至少一第二组靠近所述第一组内短路线棒的外短路线棒，并且把每一所述第二组外短路线棒连接于所述第一组内短路线棒的相应一个上。
3.按照权利要求1所述的方法，包括制成带有所述各行线路的所述第一组内短路线棒。
4.按照权利要求3所述的方法，用金属制成连接于所述第二组外短路线棒的所述各列线路。
5.按照权利要求4所述的方法，包括把所述列线路金属沉积到所述第一组内短路线棒以降低所述各第一组内短路线棒的电阻。
6.按照权利要求4所述的方法，包括制成一晶体管和一象素焊区用于各列和行线路的每一交点，并且测试具有所述各第二组外短路线棒的所述各晶体管和所述各象素。
7.按照权利要求6所述的方法，包括把一在一第二基底上的底板连接于所述第一基底，其间包括一液晶材料，并且包括把所述底板连接于所述第一组内短路线棒以提供静电释放防护。
8.按照权利要求7所述的方法，包括提供显示激励电子器件并把显示激励电子器件接合于所述第一基底以便把激励电子器件连接于此基底，并且测试激励电子器件接点。
9.按照权利要求8所述的方法，包括在所述激励电子器件连接经过测试之后把所述第一组内短路线棒从所述底板、所述各行线路和各列线路分离开来。
10.按照权利要求9所述的方法，包括测试所述第一组内短路线棒以确保各线棒是分离开来的。
11.按照权利要求9所述的方法，包括通过利用一束激光以断开所述各第一，第二短路线棒与所述各行线路和列线路之间的连接从而使所述各行线路和所述各列线路之间的连接开路。
12.按照权利要求11所述的方法，包括把所述各第一，第二短路线棒彼此分离开来。
13.按照权利要求7所述的方法，包括制成至少一个相互连接焊区在所述第一基底上，并且把所述底板连接于所述相互连接焊区。
14.按照权利要求13所述的方法，包括制成一检测焊区在所述第一基底上，并且分别地把所述底板连接于所述检测焊区。
15.按照权利要求14所述的方法，包括从所述相互连接焊区把所述底板激励到一规定的电压，并且从所述检测焊区测试所述真实的底板电压。
16.按照权利要求7所述的方法，包括为每一所述行线路和每一所述列线路制成分别的，相互不连接的各激励触点焊区在所述第一基底上。
17.按照权利要求16所述的方法，包括提供显示激励电子器件并把显示激励电子器件接合于所述各激励触点焊区以便把显示电子器件连接于各焊区，以及测试显示器各电子连接。
18.按照权利要求17所述的方法，包括在与所述各第一，第二短路线棒相反一侧上的所述基底上制成所述各激励触点焊区。
19.按照权利要求18所述的方法，包括通过物理上去除所述各第一，第二短路线棒而把所述各第一，第二短路线棒从所述各行线路和所述各列线路分离开来。
20.按照权利要求1所述的方法，包括制成具有一15到20欧姆的电阻的所述第一组内短路线棒的每一内短路线棒，以及制成具有一至少2000欧姆电阻的所述电阻器。
CN98801813A 1997-01-13 1998-01-13 改进型有源矩阵静电释放防护和测试方案 Expired - Lifetime CN1129025C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78233597A 1997-01-13 1997-01-13
US08/782,335 1997-01-13

Publications (2)

Publication Number Publication Date
CN1243603A CN1243603A (zh) 2000-02-02
CN1129025C true CN1129025C (zh) 2003-11-26

Family

ID=25125723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98801813A Expired - Lifetime CN1129025C (zh) 1997-01-13 1998-01-13 改进型有源矩阵静电释放防护和测试方案

Country Status (7)

Country Link
EP (1) EP1008177B1 (zh)
JP (1) JP4294096B2 (zh)
KR (1) KR100363307B1 (zh)
CN (1) CN1129025C (zh)
AU (1) AU6021198A (zh)
DE (1) DE69840523D1 (zh)
WO (1) WO1998031050A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2342213B (en) * 1998-09-30 2003-01-22 Lg Philips Lcd Co Ltd Thin film transistor substrate with testing circuit
KR100443539B1 (ko) 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100900543B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법
KR100635061B1 (ko) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
JP3982533B2 (ja) 2004-11-04 2007-09-26 ソニー株式会社 撮像装置および撮影補助マーク利用制御方法
US7477333B2 (en) 2005-08-30 2009-01-13 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel with electrostatic discharge protection
KR101251351B1 (ko) * 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
US20080024427A1 (en) * 2006-07-26 2008-01-31 Prime View International Co., Ltd. Electronic ink display panel
CN101661698B (zh) * 2008-08-26 2014-07-16 群创光电股份有限公司 显示影像系统
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN103163670B (zh) * 2011-12-19 2016-03-02 上海中航光电子有限公司 一种液晶显示装置的检测开关
CN102566130B (zh) * 2012-03-02 2014-06-18 深圳市华星光电技术有限公司 液晶面板制造方法及装置
KR102330861B1 (ko) * 2015-11-17 2021-11-24 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 적용한 백플레인 기판 및 이의 제조 방법
CN105372857B (zh) * 2015-12-16 2018-01-23 上海天马微电子有限公司 一种玻璃基板、液晶显示面板及液晶显示装置
CN112068375B (zh) * 2020-09-23 2022-10-11 北海惠科光电技术有限公司 母基板和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820222A (en) * 1986-12-31 1989-04-11 Alphasil, Inc. Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby
JPH0711640B2 (ja) * 1988-07-07 1995-02-08 松下電器産業株式会社 アクティブマトリックス基板
JP2642462B2 (ja) * 1988-12-12 1997-08-20 シャープ株式会社 マトリクス形表示装置用基板および検査修正方法
JP2610328B2 (ja) * 1988-12-21 1997-05-14 株式会社東芝 液晶表示素子の製造方法
US5019002A (en) * 1989-07-12 1991-05-28 Honeywell, Inc. Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JP2579427B2 (ja) * 1993-11-10 1997-02-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 表示装置及び表示装置の駆動方法
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme

Also Published As

Publication number Publication date
EP1008177A1 (en) 2000-06-14
WO1998031050A1 (en) 1998-07-16
AU6021198A (en) 1998-08-03
KR20000070100A (ko) 2000-11-25
EP1008177B1 (en) 2009-01-28
JP2001516465A (ja) 2001-09-25
DE69840523D1 (de) 2009-03-19
KR100363307B1 (ko) 2002-11-30
CN1243603A (zh) 2000-02-02
EP1008177A4 (en) 2000-12-27
JP4294096B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
CN1129025C (zh) 改进型有源矩阵静电释放防护和测试方案
US5668032A (en) Active matrix ESD protection and testing scheme
US6613650B1 (en) Active matrix ESD protection and testing scheme
JP3273793B2 (ja) 改良されたｔｆｔ、該ｔｆｔ及び該ｔｆｔを含むマトリクスディスプレイの製造方法
US5517342A (en) Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same
US5019002A (en) Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
EP0484842B1 (en) Flat panel display
US6256076B1 (en) Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
JPH0740101B2 (ja) 薄膜トランジスタ
KR20060133836A (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
JP3093739B2 (ja) 液晶表示装置及びその製造方法並びに不良検査方法
CN1117998C (zh) 滤色器装置的制造方法
JP2770813B2 (ja) 液晶表示装置
KR101407287B1 (ko) 액정표시장치 및 이의 리페어 방법
KR100487433B1 (ko) 액정 표시 장치의 어레이 기판
JPH0750278B2 (ja) 液晶表示装置
JPH079521B2 (ja) 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法
KR950004218B1 (ko) 매트릭스 어드레스 표시장치 및 그 제조방법
JPH0627918B2 (ja) 画像表示装置
GB2308218A (en) Liquid crystal display
KR20050015343A (ko) 액정 표시 장치 및 그의 리페어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20031126

CX01 Expiry of patent term