TW303516B - - Google Patents

Description

經濟部中央梂準局属工消費合作杜印製 A7 __B7 五、發明説明（1 ) 【發明所屬之技術領域】 本發明係關於具有可產生半導體晶片中的積體電路所 需的動作電壓之電壓產生電路之半導髖積體電路裝置、及 當該裝置產生異常時，究明其異常的原因之異常原因究明 方法、以及該半導體積體電路裝置的動作之査證方法。 【傳統技術】 目前已經有一種利用電性方式（電流）來進行寫入資 料及抹消資料之非揮發性記憶體（電子抹寫可程式唯讀記 億體，以下簡稱E EPROM)，係利用透納（TUNNEL)電 流來進行抹消和寫入資料者。 例如：一種被稱爲NAND型的E E PROM係在於 位元線與接地線之間串列連接複數個記憶格子，並利用透 納電流進行個別的記憶格子的寫入或抹消。這種 E E P R 0M係有一種在其內部電路中具備可產生較之寫 入/抹消用的電源電壓更高電壓之髙電壓產生電路者，亦 即僅供應單一的電源電壓就可以動作者。 第2 8圖係顯示NADN型的E E P ROM的記億格 子，（a)圖係平面圚、（b)圖係沿著（a)圖的b— b線之斷面圖、（c)圔係沿著（a)圖的c — c線之斷 面圖。 第2 8圖（a )係顯示互相串連的兩個記憶格子。此 處，針對於這兩個記憶格子之中的一個記憶格子，說明其 記憶格子的構造》 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 Μ 經濟部中央梂準局貝工消費合作社印氧 S0S516 A7 _B7_ 五、發明説明（2 ) . 如第2 8圖（a )〜（c )所示，係在於N型矽基板 1內形成P-型的電洞2，在此電洞2中形成複數個作爲 各記億格子的源極和汲極之N+型擴散層3。N+型擴散層 3之間係有通道領域4，在此通道領域4上係形成閘極氧 化膜（S i 02) 5。又，形成於電洞2的表面之厚層矽 氧化膜（S i 02) 6係供分隔元件之用的被覆絕緣膜， 是利用局部氧化法所形成的。浮游閘（導電多晶矽）7是 供以改變記憶格子的閾值（臨界值）之電荷蓄稹層，係從 閘極氧化膜5直到氧化膜6上，針對每一個記億格子分別 形成。在於浮游閘7上，係隔介著一個靥間絕緣層（ S i 02) 8形成有作爲字元線用的控制閘（導電性多晶 矽）9。 想要在上述結構的記憶格子中寫入"0”的資料時， 係執行以下的動作。 先將電洞2、N+型擴散層3分別接地之後，將程式 電位VPP (約20V)加諸到控制閘9。如此一來，因 容量結合所以浮游閘7的電位上升，接下來，原本P型通 道領域4的導電型態轉換成N型·反轉成N型後的通道領 域4係與N+型擴散層3相連接，所以其電位就成爲接地 電位。變成接地電位之後的通道領域4與浮游閘7之間就 產生電位差。因此，就有透納電流會從浮游閘7朝向呈現 接地電位的通道領域4流過去。因爲透納電流的流動引起 電子注入到浮游閘7之中，使得浮游閘7帶負電。浮游閘 7帶負電的話，記億格子的閾值就上升，當進行讀出資料 (請先閲讀背面之注意事項再填寫本頁)

In life*- 訂 錢！ 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）_ 5 _ 經濟部中央標準局員工消費合作社印掣 A7 ______B7 五、發明説明（3 ) . 時可使得記憶格子變成非導通的狀態。道種狀態稱爲被寫 入“ "資料的狀態。 相反地，將"進行讀出資料時，使記憶格子可以導通 的狀態’’稱爲被寫入“ 1 ”資料的狀態。在本說明書中係 省略說明有關寫入“ 1 "資料的作法。 而透納電流的強弱係取決於控制閘7與通道領域4之 間的電場E的強弱。改變透納電流強弱的話，被注入到浮 游閘7中的電子量也改變，使得浮游閘7的帶電量也改變 。換言之，即使將相同的程式電位V P P供給到控制閘9 ,也會因爲電場E的改變使得記憶格子的閾值跟著改變。 電場E概略是以下列數式來表示： E = {C CF / (C CF + C FS)}x (1 / t GA〇x)x V …（1)式 上述（1)式中，CCF表示控制閘9與浮游閘7之間的 電容的容量：C FS表示浮游閘9與通道領域4之間的電容 之容量；七^^表示閘極氧化膜5的厚度；V表示供給到 控制閘9的電壓。 此外，將具有容量（：^的電容器以及具有容量CFS的 電容器視爲平行平板型的電容器，面稹分別訂爲SCF及 SFS;將層間絕緣膜8的厚度訂爲tiNTER»此外，閘極 氧化膜5與層間絕緣膜8爲同一物質（S i 02)具有相 同的電介質常數》因此，上述數式（1)可改寫成： 本紙張尺度適用中國國家梂準（CNS)A4規格（21〇Χ297公*) _ 6 _ (請先閲讀背面之注意事項再填寫本頁) 訂 Μ 經濟部中央揉準局負工消費合作社印製 A7 B7 五、發明説明（4 ) E =(V / t GAOX)X [1 /{1 +(Sjps/ Scjt) x ( t inter/ t GAOX)}]…（2)式 根據（2)式可得知，電場E係與厚度tCAOX以及面積 s FS成反比。面稹S FS係取決於第2 8圖（b )所示的閘 寬度W以及第2 8圖（c )所示的閘長度L。 是以電場E會隨著：因矽表面氧化而界定出來的閘極 氧化膜5的厚度t CAOX、由被覆絕緣膜6所界定的閘寬度 W、由於控制閘9與浮游閘7的印刷加工而界定出來的閘 長度L等各種因素的不同而發生變動。 由上述說明可知，因爲電壓V係固定的，因此被注入 ·. 一 —-— '_ 到浮游閘7中的竜子量係隨著加工上的變動因素而發生各 種不同的蠻.動。 就製品的變動程度（參差不齊的程度）的差距而言， 係以每一批（L 0T)爲單位的製品具有最大變動差距。 因爲即使使用同一製造生產線進行製造也不可能重現出完 全相同的製造條件，所以每一批（L Ο T )的製品之間的 變動程度差距最大。 【發明所欲解決之課題】 然而，對於“將供給到控制閘的電壓之類的電壓設計 成可變化"之E EPROM而言，係使用熔絲來決定"設 定電壓值"。因此，一旦晶片被封裝之後，如果不分解晶 片以目視方式檢査熔絲的熔斷狀況的話，根本無法特定出 本紙張尺度適用中國困家梂準（CNS ) A4規格（2丨0 X 297公釐） 7 (請先閱讀背面之注意事項再填寫本頁) -# 線ί 經濟部中央橾準局貝工消費合作社印製 A7 ._WT_五、發明説明（5 ) "設定電壓值”》 如果半導體積體電路裝置發生任何尋常狀況時，能夠 究明其發生異常的的話，將可對於進一步提髙產品的 可靠度和良品率有所助益。而發生異常狀況的原因也隨著 —------- 半導體積體電路裝置的複雜化而不再僅止於所謂"短路、 斷線”之類的單純原因，也可能是因爲一些無法預測的電 路間的干涉、或者於電路動作中所發生的無法預測的特有 現象等等複雜因素混合在一起所導致的。 爲了探究發生異常的原因，雖然必須將晶片分解後才 可進行調査，但是一旦晶片分解開後，裝置就毀壞不再動 作了》如此一來，就無法發現上述之“無法預測的電路間 的干渉”、"無法預測的電路動作中所產生的特有現象” 等問題。 本發明係有鑑於上述問題點而開發完成者，其第1目 的在於提供：即使將晶片封裝後不必加以分解開也能夠得 知其所設定的內部電壓值之半導體積體電路置；及針對 於使用這種半導體積體電路裝置的半導體稂體電路裝置的 異常原因究明方法。 又，本發明的第2目的在於提供：可以事前地査證每 —種設定電壓值時的積體電路的動作之半導體稹體電路裝 置：及針對於使用這種半導體積體電路裝置的半導體積體 電路裝置的異常原因究明方法。 又，本發明之第3目的在於提供：既可具備有供以改 變內部電壓值之電路，又可將該電路數量抑制在最小限度 ^紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐) (請先閲讀背面之注意事項再填寫本頁) 線{ A7 B7 308516 五、發明説明（6 ) . 而達成小面積化之半導髖稹體電路裝置。 【用以解決課題之手段】 爲了達成上述第1目的，本發明的特徵係具備有： 被形成積體電路的半導體晶片；及被設於此半導體晶 片中，供以產生該積體電路所褥的動作電壓之產生手段： 及可就每一個晶片任意地設定由該產生手段所產生的動作 電壓值之設定手段：及將該稹體電路的內部訊號中可以得 知上述被任意設定的動作電壓值之訊號抽出到上述晶片外 的抽出手段。 爲了達成上述第2目的，本發明的特徵係具備有： 被形成積體電路的半導體晶片；及被設於此半導體晶 片中，供以產生該積體電路所需的動作電壓之產生手段； 及可就每一個晶片任意地設定由該產生手段所產生的動作 電壓值之設定手段；及供以半永久性地決定該設定手段所 設定的動作電壓值之決定手段：及可在於該決定手段半永 久性地決定上述動作電壓值之前，從上述晶片外部對於該 設定手段所設定的動作電壓值進行各種改變之變更手段。 爲了達成上述第3目的，本發明的特徵係具備有： 被形成積體電路的半導體晶片；及被設於此半導體晶 片中，供以產生該積體電路所需的動作電壓之產生手段： 及可就每一個晶片任意地設定由該產生手段所產生的動作 電壓值之第1設定手段：及針對於每一個晶片將該產生手 段所產生的動作電壓值任意地設定成與該第1設定手段所 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐）_ 〇 ---：!Ί----1------訂------線( (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印裝 A7 B7 經濟部中央標率局員工消费合作社印製 五、發明説明（7 ) . 設定的動作電壓值不同的其他值之第2設定手段· 【發明之實施形態】 以下，說明本發明的實施形態。說明時，對於所有圇 面中相同的部份均標注同一參考圖號，並且避免重複之說 明。 第1圖係關於本發明的第1實施形態的NAND型 EEPROM的方塊圃；第2圖係NAND型 E E PROM記憶格子的電路圖· 如第1圖所示，在於積體電路晶片中係設有記億格子 陣列1 0作爲供以記憶資料的電路。在於記億格子陣列 10內係形成行列狀的如第2圖所示的NAND型 EEPROM記憶格子1 2。NAND型記憶格子1 2係 包含互相串連之E EPROM記憶格子1 4。 EEPROM記憶格子14基本上雖然是絕緣閘型FET ，其特徴之處係在於其閘極絕緣膜中係具有可當作電荷蓄 積部的浮游閘。E E PROM記憶格子1 4係令浮游閘帶 負電（或正電）而可以改變絕緣閘型F E T的閾值。因爲得 以改變閩值，所以E E P ROM記億格子1 4可以預先記 憶下來“0”或"1"的其中一方的資料。至於可令浮游 閘帶負電的其中一種方法係將電子注入浮游閘。浮游閘帶 負電的狀態係表示記億著“〇”的資料的狀態。想要抹消 這個“0”的資料時，只要將電子從浮游閘抽掉即可。如 此一來，所記憶的資料就從“ 〇 ”轉變成“ 1 ” ，可將“ ----.--Ί--------訂------線( (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ297公釐） -10 - Μ濟部中央揉準局員工消費合作社印製 A7 _____B7_ 五、發明説明（8 ) . 〇 ”的資料抹消。 E E P ROM記憶格子1 4係連接於列系選擇線之一 的控制閘線（CG 1〜CG8) 。NAND型記憶格子 12的電流通路的一端係經由選擇閘16而連接到位元線 (BL0〜BLn)，其另一端則是經由選擇閘18連接 到源極線（S L )·選擇閘1 6的閘係連接到列系選擇線 之一的第1選擇閘線（SG1),選擇閘18的閘系連接 到列系選擇線之一的第2選擇閘線（SG2)。 其次，說明用以令第1圖的NAND型EEPROM 動作的電路，以及臏出資料時之電路的動作。 如第1圖所示，係使用列位址來選擇列系選擇線（ CG.SG)。列位址係經由列位址緩衝器20被输入到 列位址解碼器2 2，在此處被解碼。在龐大數目的列系選 擇線之中，只有對應於上述解碼結果的列系選擇線被活性 化。被活性化之後的列系選擇線係被列系選擇線驅動器 2 4供給預定的內部電壓。而被供給預定的內部電壓後的 列系選擇線便進行選擇記億體陣列10的列（ROW)。 從對應於所選擇出來的列之NAND型記億格子12 以及EEPROM記億格子14係分別被黷出"0”或 “ 1 ”的資料到位元線（B L 0〜B L η )。被讀出到位 元線後的資料係被資料暫存器/感度放大器2 6所保持/ 放大。資料暫存器/感度放大器2 6係連接到行閘2 8。 行閘2 8係連接到行選擇線（C S L )而且被供給行選擇 訊號。 本紙張尺度適用中國國家標準（〇奶）六4規格（210/297公釐）_11_ (請先閱讀背面之注意事項再填寫本頁) 訂 Μ JI. 經濟部中央橾準局員工消費合作社印*. A7 _____B7 五、發明説明（9 ) 使用行位址來選擇行選擇線（CSL)。行位址係經 由行位址緩衝器3 0被输入到行位址解碼器3 2 ,在此處 被解碼。在龐大數目的行系選擇線之中，只有對應於上述 解碼結果的行選擇線被活性化。被活性化之後的行選擇線 係將行選擇訊號給予行閘2 8。而被供給行選擇訊號後的 行閘2 8係將資料暫存器/感度放大器2 6連接到I /0 資料匯流排3 4。 這是意味著：從被形成有記憶格子塊14之呈現行列 狀的記憶格子陣列10分別被選擇了欲讀出資料的列和 行。藉由這種列和行的被選擇，可以從廉大數目的記憶格 子14中決定出欲存取的記憶格子14,並且從被決定了 存取後的記憶格子1 4讀出原本記憶於此之“〇”或 “1 ”的其中一方的資料到I /0資料匯流排3 4。 被讀出到I /0資料匯流排3 4後的資料（ D0UT)係經由输出緩衝器3 6被供給到I /0接點群 3 8。設在I /0接點群3 8的I /0接點係與積體電路 晶片外部之間的連接點，積體電路裝置的導線端子係連接 在此處。被供給到I/O接點的資料（D0UT)又被傳 到未圖示的導線端子後输往稹體電路晶片的外部。 其次，說明第1資施形態之將資料寫入NAN D型 EEPR0M時的動作。 第1圖所示的NAND型EEPR0M係具有：不僅 可讀出資料，也可寫入資料，或者將原本已經寫入的資料 一併全部抹消或者將原本已經寫入的資料的其中—部分予 本紙張尺度適用中關家標準（CNS ) A4規格（21GX297公；t ) _ 12 _ ' (請先閱讀背面之注意事項再填寫本頁) 訂 Λ 經濟部中央橾準局員工消费合作社印製 A7 __B7_ 五、發明説明（) 以抹消，而在於原本記憶著已經被抹消的賫料之區域，重 新寫入新資料之類的功能。 首先，在於寫入資料時，係將欲寫入的資料（D I N) 從未圖示的導線端子供給到I /0接點。被供給到I /〇 接點後的資料再經由輸入緩衝器4 0傳送到I /0資料匯 流排3 4。傳送到I /0資料匯流排3 4後的資料係被供 應給資料暫存器/感度放大器2 6 » 爲了要將資料供給到想要寫入資料暫存器/感度放大 器2 6，係與讀出時同樣地使用行位址來從廉大數目的行 選擇線（C S L )中選擇出應加以活性化的行選擇線。 被活性化後的行選擇線係將行選擇訊號提供給行閘 2 8。被供與行選擇訊號後的行閘2 8係將位元線連接到 資料暫存器/感度放大器2 6。 經由被選出的行閘2 8而被供給到資料暫存器/感度 放大器2 6後的資料係在該處被保持/放大。 資料經過資料暫存器/感度放大器2 6的保持/放大 後，爲了要選擇欲寫入的列，係和讀出時同樣地，使用列 位址從龐大數目的列系選擇線（CG · SG)中選擇出應 加以活性化的列系選擇線。並且在於所選出的列系選擇線 之中，連接到記憶格子1 4的閘之控制閘線（C G )係被 列系選擇線驅動器2 4供給其寫入用的內部電壓V P P。 寫入用內部電壓V P P係較之電源電壓V C C更高的電壓 〇 這種事情就是意味著：從記億格子塊14被形成行列 本紙佚尺度適用中國國家梯準（CNS ) A4规格（2丨0'乂297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 3035:16 A7 ______B7_ 五、發明説明（11 ) . (請先閱讀背面之注意事項再填寫本頁) 狀之記憶格子陣列10中分別選出欲寫入資料的行和列。 由於已經選出列和行，可從龐大數目的記憶格子1 4中決 定出欲寫入資料的記憶格子14，然後再將資料寫入到被 決定寫入後的記憶格子1 4。 其次，說明用以產生寫入用內部電壓VPP的電路， 以及令其產生該電壓的動作。 如第1圖所示般，寫入用內部電壓VPP係由晶片中 的高電壓產生電路4 2所產生的。 第3圖係第1圖所示的高電壓產生電路4 2的方塊圖 〇 如第3圖所示，高電壓產生電路42係包含可當作增 壓器的充電泵型的昇壓電路4 4。昇壓電路4 4係使用昇 壓用時脈#1、42將電源電壓VCC (約3. 3V)昇 壓至寫入用內部電壓VP P。昇壓用時脈¢5 1、4 2係由 環型振盪器之類的震盪電路4 6所提供的· 第4圖係第3圖所示的昇壓電路44的電路圖，第5 圖係昇壓用時脈01、 ¢2的波形圖· 經濟部中央標準局負工消費合作社印製 如第4圖所示，昇壓電路4 4係包含數段由：在於電 流通路的一端和閘分別被供應電源電壓V C C的 MO S F E T 4 8、及已經將電流通路的一端和閘分別連 接到MO S F E T4 8的電流通路的另一端之 MOSFET50.及已經將其中一方的電極連接到 MO S F E T 5 0的電流通路的一端之電容器5 2所組成 之充電泵電路5 4 ·這些充電泵電路5 4係藉由將

A7 B7 經濟部中央樣準局貝工消費合作杜印袈 五、發明説明 ( 12) 1 I Μ 〇 S F E T 5 0 的 電 流通 路 的 另 —— 端 連 接 到 下 — 段 的 1 1 Μ〇 S F E T 5 0 的 電 流通 路 的 一 端 而 互 相 縱 向 連 接 在 1 1 一起 « 電 容 器 5 2 的 另 一方 的 電 極 係 被 交 替 地 供 應 如 第 5 1 1 請 1 I 圖所 示 的 雙 相 的 昇 壓 用 時脈 Φ 1 Φ 2 〇 並 且 可 從 最 終 段 先 閲 1 I 的Μ « I 0 S F E T 5 0 的 電流 通 路 的 另 —. 端 獲 得 已 經 將 電 源 背 ιέ 1 I 電壓 昇 壓 後 的 電 壓 » 也就是 寫 入 用 內 部 電 壓 V P P 0 這 種 之 注 意 • * <· 1 由昇 壓 電 路 4 4 所 產 生 的寫 入 用 內 部 電 壓 V P P 係 如 第 1 事 項 再 1 1· I 圖所 示 般 被 利 用 V P P電 壓 限 制 電 路 5 6 將 其 限 制 在 於 填 窝 本 1 —定 值 0 頁 1 1 第 6 圖 係 第 3 圖 所 示的 V P P 電 壓 限 制 電 路 5 6 的 電 1 1 路圖 〇 1 | 如 第 6 圖 所 示 V P P 電 壓 限 制 電 路 5 6 係 包 含 串 訂 I 連的 複 數 個 曾 納 二 極 體 (Ze n e Γ Diod e ) 5 8 ，呈串連的 1 1 I 曾納 二 極 體 5 8 的 陰 極 側的 端 部 係 連 接 到 入 用 內 部 電 壓 1 1 線6 0 〇 寫 入 用 內 部 電 壓線 6 0 係 交 互 地 連 接 到 昇 壓 電 路 1 1 逡 4 4 與 列 系 選 擇 線 驅 動 器2 4 0 呈 串 連 的 曾 納 二 極 體 5 8 的陽 極 側 端 部 係 連 接 到 由電 壓 設 定 電 路 6 2 所 設 定 的 電 壓 i 1 V A 的 供 應 點 0 1 I 呈 串 連 的 曾 納 二 極 體5 8 > 在 本 實 施 例 中 係 有 3 個 I I 各個 曾 納 二 極 體 5 8 的 曾納 崩 潰 電 壓 V Z 係 1 5 V 0 昇 壓 1 i 1 電路 4 4 所 產 生 的 寫 入 用內 部 電 壓 V P P 係 被 電 壓 限 制 電 1 1 路5 6 限 制 爲 ; 曾 納 崩 潰電 壓 V Z 與 電 壓 V A 的 和 1 也 就 1 1 是1 5 V 十 V A 〇 1 1 用 以 設 定 被 供 應 到 曾納 二 極 體 5 8 的 陽 極 側 端 部 的 電 1 1 本紙張纽適用中國國家辟（CNSM嫩（21〇Χ297公釐）_ 15 經濟部中央梯準局貝工消費合作社印製 A7 ______B7 五、發明説明（13) 壓V A之電壓設定電路6 2係如第3圖所示，包含有：電 壓產生電路6 4、及參考電壓產生電路6 6、及電壓比較 電路68、及可變電阻電路70。 第7圖係第3圖所示的電壓設定電路6 2的電路圖。 以下將從電壓產生電路6 4起依序地進行說明》 如第7圖所示，電壓產生電路64係包含：在於電壓 限制電路5 6的陽極側端部和接地點之間呈串連的9個分 割電壓用電阻R1〜R9:及其電流通路的一端分別連接 到這些電阻R1〜R9的各個串連連接點，而另一端互相 共通地連接在一起之8個CMO S型轉接閘7 2 — 0〜 72 — 7。在於這8個轉接閘72 — 0〜72 - 7的 NAND型記憶格子12通道型MOSFET的閘，P通 道型MO S F E T的閘係被供應：分別與之對應且成互補 的一對切換訊號SW〇、/SW0 (前面有表示反 轉訊號之意）〜SW7、/SW7。 這種電壓產生電路6 4係將電壓限制電路5 6的陽極 側端部的電位與接地之間的電壓，利用電阻R1〜R9予 以分割成8種。然後，再藉由以切換訊號SW0〜SW7 將8個轉接閘7 2-0〜7 2 — 7的其中一個予以導通， 就可從分割成8種的電壓之中選出其中一種。藉此，可將 呈互相共通地連接在一起的轉接閘7 2 - 0〜7 2 - 7的 另一端的電壓VB也設定成8種，進而，可藉由將轉接閘 7 2 — 0〜7 2_7的其中一個予以導通而從所設定的8 種電壓V B中選擇出其中一種。 (請先閲讀背面之注意事項再填寫本頁) 訂 达 本紙張尺度適用中圃國家橾準（CNS ) A4规格（210><297公羞）_ 16 - 經濟部中央標準局貝工消费合作社印裝 A7 B7 五、發明説明（14) 參考電壓產生電路6 6係包含有：在於中間電位V Μ 的供應端與接地之間串連的兩個曾納二極體74、 76; 及在於曾納二極體7 4和曾納二極體7 6之間的連接點與 接地之間串連的兩個電阻78、 80。 這種參考電應產生電路6 6係利用曾納二極體7 4、 7 6將中間電位VM和接地之間的電位差分割成兩半。再 將被分割成兩半後的電位與接地之間的電位差配合電阻 78、 80的電阻比進行分割，即可令其產生穗定的參考 電壓V R。 電壓比較電路68係爲含有：Ρ通道型MOSFET 82、 84;和驅動用NAND型記億格子12通道型 MOSFET86、 88之差動型運算放大電路。驅動用 Ν通道型MO S F Ε Τ 8 6的閘係被供應由電壓產生電路 6 4所選出的電壓VB，而另一個驅動用Ν通道型 MO S F Ε Τ 8 8的閘係被供應由參考電壓產生電路6 6 所產生的參考電壓VR。

這種電壓比較電路6 8係將電壓VB和參考電壓VR 進行比較後，從MOSFET84和驅動用MOSFET 8 4和驅動用MO S F Ε T 8 8之互相連接點獲得對應於 這種比較動作之電壓VL。 又，驅動用MOSFET86的電流通路的一端與驅 動用MO S F Ε T 8 8的電流通路的一端係被互相共通連 接在一起。在這個共通連接點與接地之間，係串連著N通 道型MOSFET9 0的電流通路。MOS FET9 0的 本紙張尺度逋用中國國家橾準（CNS〉M規格（210X297公釐）_ _ (請先閱讀背面之注意事項再填寫本頁) 訂 Μ 經濟部中央橾準局員工消費合作社印製 A7 __B7_ 五、發明説明（15) 閘係被供應控制訊號VON。控制訊號VON若變成 "H”髙電位的話，MOSFET90就導通。電壓比較 電路6 8的比較動作係因爲MO S F E T 9 〇導通而開始 執行。 又，控制訊號VON係被控制成配合資料的寫/讀程 序。藉此，電壓比較電路6 8的比較動作係可配合資料的 寫/讀程序，只有必要的時候才執行，因此可以抑制無諝 的電力消耗。 可變電阻電路7 0係包含：在於電壓限制電路值的陽 極側端部與接地之間串連著電流通路之N通道型 MOSFET92 "MOSFET92的閘係被供應由電 壓比較電路6 8所輸出的電壓VL。 這種可變電阻電路7 0，其導通電阻係配合電壓V L 而改變。藉由令導通電阻鼸著電壓VL改變，就可以改變 "下降電壓"。而對應於這種下降電壓之電壓VA又被供 應到電壓限制電路5 6的陽極側端部。 又，在於電壓限制電路值的陽極側端部與互相共通地 連接的轉換閘7 2 — 0〜7 2 — 7的電流通路的另一端之 間，係連接有電容器9 4。這個電容器9 4係供防止震動 用的。 其次，說明第3圖所示的髙電壓產生電路4 2的動 作。 首先，令震盪電路4 6厲盪出昇壓用時脈0 1、0 2。將震盪出來的昇壓用時脈^ 1、0 2分別供應到充電 本紙張尺度通用中國國家揉準（CNS>A4规格（ 210X297公釐）_ 18 _ (請先閲讀背面之注意事項再填寫本頁) 訂 減 經濟部中央梂準局貝工消費合作社印製 A7 ___ B7 五 '發明説明（！6 ) 聚型昇壓電路4 4。因爲供給昇壓用時脈必1、沴2到充 電泵型昇壓電路44，因此充電泵型昇壓電路44就將電 源電壓VCC昇壓成寫入用內部電壓VPP。當寫入用內 部電壓VPP充分昇髙後，電壓限制電路56就開始作 動。電壓控制電路5 6係將寫入用內部電壓VP P限制成 已經參考第6圖所說明過的3 XV z + VA。 再者，電壓設定電路6 2係利用以下的動作來設定供 應到電壓限制電路5 6的陽極側端部的電壓VA。 首先假設被供應給包含在電壓設定電路6 2中的電壓 產生電路64的切換訊號SWO〜SW7中，只有切換訊 號SW3係處於“H”電位（高電位）。在這種狀態下， 第7圖所示的8個轉換閘72 — 0〜72-7之中，只有 轉換閘72 — 3専通。只有轉換閘72 - 3導通時的電壓 V B如下式所示： 當從電壓V B的輸出連接點至接地點之間的電阻值爲 RB,從電壓VA的輸出連接點至電壓VB的輸出連接點 之間的電阻值爲R A時， VB = {RB/(RA + RB) } XVA» 而包含於電壓設定電路6 2內的電壓比較電路6 8係 如第7圖所示的形式的差動型運算放大電路。這種形式的 運算放大電路之中，係以讓電壓VB相等於參考電壓VR 的方式來進行比較動作。因此，參考電壓VR也是 {RB/(RA + RB) } XVA。 這種電壓設定電路62所設定的電壓VA係爲{( 本紙張尺度適用中國國家橾準（。郇）八4規格（2丨0乂297公釐>_19_ (請先閲讀背面之注意事項再填寫本頁)

J

、1T -Μ I. A7 _________ ____B7__ 五、4明説明（η) . RA+RB)/RB}XVR,更簡單地記載的話，則變 成1+(RA/RB)XVR。基於這種關係，只要藉由 改變（RA/RB)的值，電壓VA也就改變。例如：只 要加大電阻值RB,減少電阻值RA的話，電壓VA就降 低，可以降低寫入用內部電壓VPP。相反地，如果減少 ®阻值RB,加大電阻值ra的話，電壓VA就變髙，而 加大寫入用內部電壓VPP » 在本例子中，係可將電壓VA的值做8種變化。其中 係將切換訊號SWO設於“H”電位，令轉換閘7 2 — 0 導通時，電阻值RA最小，電阻值RB最大，因此寫入用 內部電壓V P P可被設定成最小值。而且可依照7 2 — 1、72 - 2、 · · .72 — 7的順序逐次令轉換閘導 通，而得以令寫入用內部電壓VPP的值依序地加大。 經濟部中央樣準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 具備了包含這種電壓設定電路6 2的高電壓產生電路 4 2之本發明的第1實施形態的NAND型E E PROM 係可將供應到電壓限制電路5 6的陽極側端部的電壓VA 當成切換訊號SW0〜SW7的其中一個“H”電位，而 改變欲導通的轉換閘72—0〜72—7,藉此可令寫入 用內部電壓VP P的值具有8種變化。 此外，本發明的第1實施形態的NAND型 EEPROM係如第1圖所示，在於晶片內部設有可產生 複數種可改變寫入用內部電壓V P P之切換訊號SW之設 定電壓選擇電路1 0 0。 設定電壓選擇電路1 0 0係包含：可將設定電壓加以 本紙張尺度適用中國國家標準（CNS )八4規格（2I0X297公釐）_ _ 經濟部中央橾準局負工消費合作社印製 A7 B7 五、發明説明（18) . 程式化之可程式電路1 0 2、及對應可程式電路1 0 2的 程式狀態而產生複數種電壓設定用訊號L T F之電壓設定 用訊號產生電路10 4、及可將設定用訊號LTF加以解 碼，並且令複數個切換訊號SW中的一個活性化之切換訊 號解碼器1 0 6。 第8圖係第1圖所示的可程式電路1 0 2及電壓設定 用訊號產生電路1 0 4的電路圖。 如第8圖所示，可程式電路1 0 2係包含：用以將寫 入用內部電壓程式化之熔線FnP (F‘〇P〜F2P)、 及將電流通路的一端連接於熔線FηP,將電流通路的另 —端連接於接地之Ν通道型MO S F Ε Τ 1 0 8-η( 1 0 8 -0〜1 0 8-2)· MO S F Ε Τ 1 0 8-η的閘極係 分別被供給控制訊號PCHP0。 又，電壓設定用訊號產生電路1 0 4係包含：一個其 輸入端連接到控制訊號P C Η Ρ 0的供給端之偶數段的反 相器之緩衝電路1 1 0-η( 1 1 0-0〜1 1 0-2)、及 其輸入端連接於緩衝電路1 1 0 -η的輸出端與熔線F η Ρ 之互相連接點之偶數段的反相器，且因應於命令訊號CM 8 8M而導通的緩衝電路1 1 2-n( 1 1 2-0〜1 1 2- 2 ) ° 緩衝電路1 1 2 -η的輸出訊號係被輸入到含有偶數段 反相器的緩衝電路1 1 6-η( 1 1 6-0〜1 1 6-2), 並從緩衝電路1 16-η输出設定用訊號LTFn (LTF 0 〜L T F 2 )。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 Μ ! 經濟部中央棣隼局貝工消費合作社印製 A7 B7_ 五、發明说明（19) 在本實施例中係具有3組包含上述熔線FnP、 MOSFETl 08-n、緩衝電路1 1 0-n、緩衝電路 1 1 2 -η之用以輸出設定用訊號LTF η之電路1 1 8 » 藉此，在設定電壓選擇電路1 0 0的內部可產生3道設定 用訊號LTFO〜LTF2。所產生的3道設定用訊號 L T F 0〜L T F 2係分別被互補化。經過互相互補化後 而成的6道設定用訊號LTFO， /LTFO〜LTF2 ,/ LTF2分別被輸入到解碼器106。 第9圖係第1圖所示的解碼器1 0 6的電路圖。如第 9圖所示，解碼器1 0 6爲了對於設定用訊號LTF 0〜 LTF2進行解碼，具有23個解碼電路DEC. 0〜 D E C · 7。 各個解碼電路DE C.0〜DE C.7分別包含： 被输入：6道設定用訊號乙丁？0，/1^丁卩〇〜 LTF2,/LTF2之中與之對應的3道設定用訊號， 而輸出該被輸入的3道設定用訊號的NAND邏輯之 NAND閘電路122:及 其第1输入端是連接於NAND閘電路1 2 2的輸出 端，第2輸入端是連接於用以输出控制訊號PCHP1的 反轉訊號之反相器1 2 4的輸出端之用以輸出控制訊號 PCHP 1的反轉訊號電位與NAND閘電路1 2 2的輸 出訊號電位之NOR邏輯之NOR閘電路126:及 含有其输入端連接於NOR閘電路1 2 6的輸出端之 偶數段的反相器之緩衝電路1 2 8。切換訊號SW 0是從 本紙张尺度適用中國國家標準（CNS ) Λ4说格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 城丨 A7 B7 經濟部中央摞準局貝工消費含作社印製 五、發明説明（ 20 ) . 1 解碼 電 路D EC . 0输出 (本實施例中是從解碼電路 1 1 D Ε C .0的緩衝電路1 2 8输出）。同樣地， 切換訊號 1 | S W 1 是從 解碼 電 路 D E C .1輸出，切換訊號SW2- 1 I S W 7 是從 解碼 電 路 D E C • 2 〜D E C . 7 依 序輸出。 請 先 閲 1 1 再 者， 在於 寫 入 程序 的 當初，控制訊 號 Ρ C Η P 〇 係 讀 背 面 1 1 & 11 Η ,, jae· 電 位的 訊 號 〇 可 程 式電路1 0 2 及 電 壓設定用 訊 之 注 意 r 號產 生 電路 10 4 係 分別 對 應於控制訊號 Ρ C Η Ρ 〇而 被 項 1 再 1 活性 化 (en able) 0 如此 來，可以令可 程 式 電路1 0 2 填 寫 A 本 -τ — 1 及電 壓 設定 用訊 號 產 生電 路 1 0 4只有在 於 必 要時才被 活 頁 1 1 性化 0 藉此 ，可 抑 制 消耗 電 力的無謂增加 〇 1 I 又 ，控 制訊 號 P C Η P 1係在於控制 訊 號 P C Η Ρ 0 1 I 變成 «( Η ” 電位 後 才 變成 “ Η ”電位之訊 號 〇 解碼器 1 訂 I 10 6 也可 以配 合 控 制訊 號 P C Η Ρ 〇 只 有 在 於必要時 才 1 1 I 活性 化 ，藉 此， 可 抑 制消 耗 電力的無謂增 加 〇 1 1 此 外， 各切 換 訊 號S W 0〜S W 7並 非 從 N A N D 閘 1 1 電路 1 2 2 直接 獲 得 ，而 是 經由用以輸出 Ν A N D閘電 路 1 12 2 的输 出與 控 制 訊號 P C Η Ρ 1的反 轉 訊 號之N 0 R 1 1 m'm 之 NO R閘 電 路 12 6 而獲得，藉此 可 以 防止高電 壓 1 I 產生 電 路4 2的 誤 動 作。 其 理由爲：當控 制 訊 號P C Η P 1 I 1爲 L " 電位 時 9 也就 是 解碼器1 0 6 處 於 非活性 I 1 (disable) 狀態時， NOR閘電路1 2 6的輸出的電位 1 1 位準 > 無論 N A N D 閘電 路 1 2 2的輸出 的 電 位位準如 1 1 何， 皆 一直 可以 保 持 在“ L ”電位的緣故 0 藉 此，當控 制 1 1 訊號 Ρ C Η P 1 處 於 “ L " 電位時，可以 讓 所 有的切換 訊 1 1 本紙張尺度適用中國國家標準（亡NS ) Μ規格（2 Η) x 297公釐） 303516 A7 B7 五、發明説明（21 ) . 號SWO〜SW7的電位位準一直保持在"L”電位。切 換訊號SW0〜SW7的電位位準處於“L”電位的話， 第7圖所示的轉換閘72 - 0〜72 — 7全部都被〇 f f (請先閱讀背面之注意事項再填寫本頁) 。藉此，可以防止髙電壓產生電路4 2的無法預期的動 作，也就是可以防止誤動作。 其次，佐以第8圖和第9圖的電路圓說明第1圖所示 的設定電壓選擇電路1 0 0的動作。 首先，如第8圖所示般，3個熔線FOP〜F2P的

熔線的熔斷狀態共計有8種。此處，假設只有熔線F Ο P 熔斷，熔線F1P、 F2P未熔斷。這種狀態會將控制訊 號PCHPO變成“H”電位。控制訊號PCHPO變成 “H”電位的話，則各緩衝電路1 1 0 — 〇〜1 1 0 - 2 的輸入端分別被供應“H”電位的訊號，並從各緩衝電路 1 1 0 — 0〜1 1 0-2的輸出端分別輸出"H"電位的 訊號。但是，緩衝電路1 1 0 — 1及1 1 〇 — 2的输出端

則分別利用 MOSFET108-1、MOSFET 108 — 2的導通，而經由熔線F1P、F2P進行接地 經濟部中央橾準局員工消費合作社印製 。因此，只有緩衝電路.1 1 2 — 0的輸入端被供應“H” 電位的訊號》緩衝電路112-0〜112-2則分別輸

出“ Η ” 、 “ L " 、 “ L ”的訊號。藉此，設定用訊號L TF〇、LTFl、LTF2的電位分別變成“Η”、 “ L” 、 “L"。具有這些電位的設定用訊號LTF0、 LTF1、 LTF2分別被輸入到解碼電路DEC.0〜 DEC. 7的NAND閘電路122。此處，被輸入到 本紙張尺度適用中國國家標準（CNS M4規格（210X297公釐）_ 24 - A7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明 (22 ) 1 N A N D 閘電 路 1 2 2 的 訊 號 的 電位全部 都變成“ Η ” 者 1 1 > 只 有 被 輸入 了 設 定 用 訊 號 L Τ F 0、和 反轉設定用 訊 號 1 I / L 丁 F 1、 和 反 轉 設 定 用 訊 m / L T F 2之解碼電 路 1 I D E C . 〕的NAND閘電路： L 2 2而已 "解碼電路 請 先 閲 1 1 D E C • 0 〜D E C . 7 所 包 含 的 N A N D 閘電路1 2 2 之 讀 背 ιέ 1 中 > 只 有 被包 含 在 解 碼 電 路 D E C.0中的NAND閘電 之 注 音 路 1 2 2 輸出 U L 1» 電 位 的 訊 號 。此後， 控制訊號 事 項 1 再 1 I P C Η P 1的 訊 號 若 變 成 «« Η >* 電位的話 ，則被包含 在 解 填 碼 電 路 D E C •( 〕， -DEC. 7 中 的N 0 R 閘電路1 2 6 分 頁 1 1 別 活 性 化 ，而 輸 出 N A N D 閘 電 路1 2 2 的輸出的反 轉 值 1 | 0 因 此 只有 由 解 碼 電 路 D Ε C .0所输出的切換訊號 1 I S W 0 變 成" Η ” 電 位 9 其 他 的 切換訊號 S W 1 〜S W 7 1 訂 | 全 都 變 成 "L ” 電 位 〇 1 1 I 是 以 ，本 第 1 實 施 形 態 的 N A N D型 E E P R 0 Μ 所 1 1 具 備 的 設 定電 壓 選 擇 電 路 1 0 0 ，當被程 式化成“只 去 除 1 1 ( CU t) 熔線F 〇 P " 模式時， 可以只输出切換訊號 A 1 S W 0 當 作“ Η U 電 位 〇 1 | 第 1 0圖 係 顯 示 熔 線 F η P 的8種狀 態與設定用 訊 號 1 I 值 之 間 的 關係 ♦ 第 1 1 nerr 圖 係 顯 示 熔線F η Ρ的8種狀 態 與 1 I 對 於 解 碼 器的 輸 入 值 ( 設 定 用 訊 號）之間 的關係，第 1 2 1 1 圖 係 顯 示 熔線 F η P 的 8 種 狀 態 與解碼器 的输出值（ 切 換 1 1 訊 號 ) 之 間的 關 係 9 1 1 此 外 ，本 發 明 的 第 1 實 施 形 態的N A N D型 1 1 E E P R 0 Μ 9 爲 了 想 要 在 於 將 裝置封裝 後，不用將 封 裝 1 1 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐25 - B7 B7 經濟部中央橾準局貝工消費合作社印製 五、發明説明（23) 予以分解也可得知所設定進去的寫入用內部電壓V P P值 ，係在於互相連接I /0資料匯流排3 4與输出緩衝器 3 6的配線中設有多工器1 3 0。多工器1 3 0係因應控 制訊號N R L而對於設定用訊號L T F和输出資料 D0UT進行多工處理。當输入控制訊號NRL後，設定 用訊號LTF就經由I /0接點群3 8對於積體電路晶片 的外部進行輸出。藉此，即使將晶片封裝後，不必再分解 開封裝和晶片利用目視辨識熔線的熔斷狀況，也可以特定 (斷定）出寫入用內部電壓的設定電壓值。 又，控制訊號NRL係從晶片的外部輸入。 第1 3圖係第1圖所示的多工器的方塊圖：第1 4圖 係第1圖所示的多工器的電路圖。 如第1 3圖所示，係具有可將I /0資料匯流排3 4 與输出緩衝器3 6予以互相連接的資料输出用配線1 3 2 —0〜132-7。資料輸出用配線132-0〜132 7係以配線1 3 2 — 0爲資料訊號DOUT0的輸出用； 配線1 3 2 — 1爲資料訊號D0UT 1的輸出用之方式， 分別對應於8個輸出資料訊號DOUT0〜D0UT7, —個一個互相對應地設置。在於這種配線1 3 2 — 0〜 1 32 — 7的中途係連接著多工器1 30。多工器1 30 係包含：用以將設定用訊號L T F 0輸入到输出用配線 13 2 — 0的第1多工器Μ PX.0;及用以將設定用訊 號LTF 1輸入到輸出用配線1 3 2 — 1的第2多工器 ΜΡΧ.1:及用以將設定用訊號LTF2输入到输出用 本紙張尺度遑用中國國家標準（CNS)A4規格（ΉΟΧ297公釐）_ 26 - --τ---Ί.--U------1Τ------{ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局負工消費合作社印製 A7 B7 五、發明説明（24) . 配線132 — 2的第3多工器MPX. 2。多工器 ΜΡΧ.0〜MPX.2分別回應控制訊號NRL,將設定 用訊號LTFO〜LTF2替代資料訊號DOUT0〜 D0UT2,經由輸出緩衝器3 6供應到設於I/O接點 群3 8的接點1/〇0〜1/〇2。被供應到接點1/ 0〇〜I /02的設定用訊號LTF 〇〜LTF 2係再分 別經由未圖示的導線端子輸出到晶片外部》 如第14圖所示，多工器ΜΡΧ.0〜MPX.2係包 含：在電流通路的一端接收資料訊號DOUTO〜 DOUT2,而從電流通路的另一端輸出資料訊號 DOUTO〜DOUT2的資料訊號DOUT導通用 CMOS型轉換閘134 — 0〜134 — 2;及在電流通 路的一端接收設定用訊號LTF0〜LTF2,將電流通 路的另一端分別輸出到轉換閘1 3 4 — 0〜1 3 4-2的 輸出端之設定訊號LTF導通用CMOS型轉換閘1 3 6 一 0 〜1 36 — 2。 轉換閘134—0〜134—2的N通道型 M0SFET的閘極係被输入控制訊號NRL, P通道型 M0SFET的閘極係被輸入反轉控制訊號/NRL。又 ，轉換閘136 — 0〜136 — 2的N通道型 M0SFET的閘極被輸入反轉控制訊號/NRL, P通 道型M0SFET的閘極係被輸入控制訊號NRL。藉此 ，當控制訊號NRL處於"H”電位時，只有轉換閘 1 34 - 〇〜134 — 2被分別導通，資料訊號 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂 -滅！ 經涛部中央橾準局貝工消費合作社印装 A7 _____B7 五、發明説明（25 ) DOUT0〜D0UT2經由輸出緩衝器3 6输出到接點 Ϊ/Ο0〜1/02。另外，當控制訊號NRL處於"L ”電位時，轉換閘1 34 — 0〜1 34 — 2便處於〇 f f 狀態，而轉換閘13 6 — 0〜13 6 — 2則導通》藉此， 設定用訊號LTF 〇〜LTF 2便經由輸出緩衝器3 6輸 出到接點1/00〜1/02。 再者，爲了要得知所 設定的寫入用內部電壓VP P的值，也可以採用：將設定 電壓選擇電路1 0 0最後所输出的切換訊號SW输出到外 部，而不是輸出設定用訊號LTF。 但是，如果不是輸出“切換訊號SW”而是输出在設 定電壓選擇電路1 0 0的內部所產生的設定用訊號LTF 到外部的話，可減少配線數量，對於稹體電路的高密度化 較佳。因爲切換訊號SW係由複數個設定用訊號L T F經 解碼後的結果所獲得的訊號，所以設定用訊號LTF爲3 條的話，則切換訊號SW爲2 3條，如果設定用訊號 LTF爲4條的話，則切換訊號SW爲2 4條，係以設定 用訊號LTF的乘幂來增加•因此，藉由將設定用訊號 LTF輸出到外部的話，就可減少配線數目。 此外，爲了要得知所設定的寫入用內部電壓VPP的 值到底是否正確地輸出，係可將第7圖所示的電壓VL放 大後输出到外部。如果電壓V L的輸出或者其放大後的訊 號的输出係“H”電位的話，則可視爲已經正確地輸出所 設定的寫入用內部電壓VPP · 是以，本發明的第1實施形態的NAND型 本紙張尺度適用中國國家標準（CNS > Λ4規格（210X297公釐）_ _ ' (請先閲讀背面之注意事項再填寫本頁) 訂 -成！ 經濟部中央搮準局員工消費合作社印掣 A7 ____B7_ 五、發明説明（邙） . E E PROM係具備：可利用切換訊號SW而從數個值之 中來選擇寫入用內部電壓V P P之高電壓產生電路4 2， 而可製得：例如可配合記憶格子加工時的.偏差值所衍生的 特性變化，而改樊寫入用內部電壓VPP之半導體積體電 路裝置》 此外，藉由具備了將寫入用內部電壓予以程式化的設 定電壓選擇電路1 0 0 ,而可製得：針對每個晶片將上述 的寫入用內部電壓V P P予以程式化的半導體稹體電路裝 置。 此外，藉由具備了用以將設定用訊號LTF输出到晶 片外部之多工器1 3 0，即使將晶片封裝之後，不必將封 裝予以分解，也能夠得知所設定的寫入用內部電壓VPP 。所謂“不必將封裝予以分解，就能夠得知所設定的寫入 用內部電壓VPP”這種效果，當晶片發生異常動作時， 對於究明其發生異常的原因極有幫助》也就是說，不必將 封裝體分解開，不必破壞該積體電路就可以進行探究發生 異常動作的原因。 其次，說明本發明的第2實施形態的NAND型 E E P R Ο Μ。 本第2實施形態的NAND型E E PROM係將第1 實施形態的NAND型E E PROM製作成：可利用來自 晶片外部的訊號輸入而可將寫入用內部電壓V P P設定成 各種電壓者。藉此，在於熔線熔斷之前，可事前地對於半 導體積體電略裝置的動作，採用各種寫入用內部電壓 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0 X 297公釐）_ gg _ " (請先閲讀背面之注意事項再填寫本頁) 訂 ▲ ! A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明 (27 ) . 1 ! V B P P 的數 值 進 行 驗 證 ， 而 得 知 每 一 種 晶 片 的 最 適 的 寫 1 1 入 用 內 部 電壓 V Β Ρ Ρ 的 數 值 0 而 且 * 經 由 動 作 的 驗 證 後 1 1 所 得 知 的 最適 值 係 可 藉 由 熔 線 9 而 半 永 久 性 地 決 定 採 用 〇 S 1 | 第 1 5圖 係 本 發 明 的 第 2 實 施 形 態 的 Ν A N D 型 請 先 閱 1 E E P R 0 Μ 的 方 塊 圖 « 讀 背 1 1 面 • 1 如 第 15 圖 所 示 f 與 第 1 圖 所 示 的 Ν A N D 型 冬 · I E E P R 0 Μ 較 大 不 同 之 處 係 在 於 設 定 電 壓 選 擇 電 路 事 項 1 再 1 I 1 0 0 >設定電壓選擇電路] L 0 ( )， 係 包 含 藉 由 外 部 的 填 寫 从 本 -,— I 訊 號 输 入 而可 改 變 設 定 用 訊 號 L Τ F 的 測 試 程 式 電 路 頁 1 1 1 4 0 0 1 I 第 1 6圖 係 第 1 5 圖 所 示 的 可 程 式 電 路 1 0 2 電 壓 1 I 設 定 用 訊 號產 生 電 路 1 0 4 、 及 測 試 程 式 電 路 1 4 0 的 電 1 訂 I 路 圖 0 1 1 I 如 第 16 圖 所 示 > 可 程 式 電 路 1 0 2 及 電 壓 設 定 用 訊 1 1 號 產 生 電 路1 0 4 的 構 成 係 分 別 與 第 1 圖 所 示 的 N A N D 1 1 型 E E P R 0 Μ 所 具 備 者 相 同 〇 測 試 程 式 電 路 1 4 0 係 包 1 含 可 因 外部 所 輸 入 的 訊 Ο* 而 改 變 所 保 持 著 的 資 料 4 之 yy*> 鎖 閂 1 | 電 路 1 4 2 - η ( 1 4 2 — 1 1 4 2 — 2 ) 及 含 有 其 1 1 輸 入 端 連 接到 鎖 閂 電 路 1 4 2 — η 的 鞴 出 -UII 端 之 偶 數 段 的 反 1 I 相 器 9 可 因應 命 令 訊 m C Μ 8 8 Η 而 導 通 之 緩 衝 電 路 1 I 1 4 4 一 Π ( 1 4 4 — 0 1 4 4 一 2 ) 〇 緩 衝 電 路 1 1 1 4 4 — η係 根 據 命 令 訊 號 C Μ 8 8 Η 而 進 行 與 緩 衝 電 路 1 1 1 1 2 — η ( 1 1 2 — 0 1 1 2 — 2 ) 互 補 的 動 作 9 並 1 1 且 > 其 輸 出端 係 分 別 連 接 於 用 以 將 緩 衝 電 路 1 1 2 — η 的 1 1 本紙張尺度適用中國國家榡準（CNS) A4規格（210X297公釐> —3() 經濟部中央梂準局貝工消費合作社印製 A7 __—__ B7 五、發明説明（28) 輸出端與NAND閘電路114~n的第1输入端予以互 相連接的配線。藉此，可將緩衝電路ι44_η的輸出訊 號改變成緩衝電路112—η的輸出訊號後，予以輸出到 NAND閘電路1 1 4 — η的第1輸入端。 各鎖問電路1 4 2 — η係分別包含：第1反相器 146 — η (146 — 0〜146 — 2) '及將其輸入端 連接到第1反相器1 4 6 - η的输出端之第2反相器 148 — π (148 — 0〜148 - 2)、及將其電流通 路串連於第1反相器1 4 6 - η的輸入端與第2反相器 1 48 — η的輸出端之間的CMOS型轉換閘1 50 — η (150-0〜150—2)。控制訊號FVPP係被输 入到CMOS型轉換閘1 5 0 - η的Ν通道型 MOSFET的閘極，而反轉控制訊號/FVPP則被輸 入到Ρ通道型MOSFET的閘極。緩衝電路1 44 一 η 的输入端係連接到第2反相器1 4 8 _ η 2的輸出端之與 轉換閘1 5 0_η的電流通路之互相連接點。 又，轉換閘15 0 — η的電流通路之與第1反相器 1 4 6 — η 2的输入端之互相連接點上，係又連接著 CMOS 型轉換閘 152-η (152 — 0 〜152 — 2 )的一端，這個CMOS型轉換閘152_η2的電流通 路的另一端係有輸入訊號DINnS (DIN0S〜 D I N2 S)被輸入，並可用以將所輸入的輸入訊號 D I NnS轉送到鎖閂電路1 42 — η。轉送用的 CMOS型轉換閘1 52 — η的Ν通道型MOSFET的 本紙張尺度適用中國國家標準（CNS)A4規格（21〇X297公釐）_ 31 _ I ： Γ---""4------1T------城.I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 __B7_ 五、發明説明（29 ) 閘極係被輸入反轉控制訊號/FVPP, P通道型 MOSFET的閘極係被输入控制訊號FVPP。藉此， 轉送用的CMO S型轉換閘1 5 2 — η係執行與被設於鎖 閂電路1 4 2 — η的內部之COMS型轉換閘1 5 0_ η 之間的互補方式動作。 再者，轉換閘1 5 0 — η的電流通路之與第1反相器 1 4 6 — η的輸入端之互相連接點上係又連接著供以將初 期資料寫進鎖閂電路142—η的Ν通道型MOSFET 1 5 4的電流通路之一端。而寫入初期資料用的 MOSFET154的電流通路的另一端則接地，其閘極 係被输入控制訊號P4VON。這個控制訊號P4VON 係爲：例如導入電源時，就變成“H”脈衝的訊號，控制 訊號P4V0N處於“H”脈衝的期間，寫入初期資料用 的MOSFET154就導通，而將"L”電位的訊號送 給第1反相器14 6- η。藉此，就可以將“L”電位的 訊號供給到緩衝電路144一0。 又，命令訊號CM88H係一種：當試驗性地設定寫 入用內部電壓VPP值時將變成"Η”電位：當使用由熔 線FnP所設定的寫入用內部電壓VPP時將變成“L” 電位之訊號。 其次，佐以第1 6圖的電路圚說明第1 5圖所示的設 定電壓選擇電路1 0 0’的動作^ 將熔線F 0 P〜F 2 P熔斷後的動作係與上述第1實 施形態的NAND型EEPROM相同，因此省略其說明 本紙張尺度適用中國國家揉準（CNS)A4规格（210X297公釐）~~~ ' ---Γ — 一Ml---'U------ίτ------A - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 A7 B7五、發明説明（30) . ，僅就執行測試程式時的動作加以說明。 首先，將電源導入裝置。電源導入後，控制訊號 P4V0N將暫時變成“H”電位，使得MOSFET 1 5 4導通，而將同一資料分別寫入各個鎖閂電路1 4 2 —0〜14 2 — 2。所寫入的資料係用來將“L”電位供 應到各緩衝電路1 44 一 0〜1 44 — 2的輸入端之資料 〇 此時，控制訊號FVPP正處於“H”電位的狀態， 而令各個轉換閘1 5 0 — 0〜1 5 0-2導通，且令轉換 閘 152-0 〜152 — 2 中斷（off)。 然後，控制訊號PCHP0被切換成"L”電位， NAND閘電路1 1 4 — 0〜1 1 4一2的各第2輸入端 也被供應“L”電位的訊號。因此，NAND閘電路 1 14 — 0〜1 14 — 2分別輸出“H”電位的訊號，使 得設定用訊號LTF0〜LTF2全部都變成“L”電位 〇 然後，爲了測試寫入用內部電壓VPP,將輸入訊號 D I NO S〜D I N2 S的值組合成8種來進行輸入。此 處說明其中的一種組合例，係將輸入訊號D I N〇 S設於 “H"電位，將輸入訊號DIN1S和DIN2S設於“ L ”電位的狀態。 首先，將輸入訊號D I NO S設於“H”電位，將輸 入訊號D I N1 S和D I N2S設於"L"電位。然後， 將控制訊號FVPP設於"L"電位。將控制訊號 本紙張尺度遑用中國國家梯準（CNS ) A4規格（210X 297公釐）_ 33 _ ~ (請先閲讀背面之注意事項再填寫本頁) 訂 -! 經濟部中央標率局貝工消費合作社印製 A7 _B7____ 五、發明説明（31) FVPP設於“L"電位的話，轉換閘152 — 0〜 152 - 2就分別導通，而轉換閘150 — 0〜150 — 2就分別中斷（〇ff)。藉此，輸入訊號DIN0S〜 D I N2S就分別被轉送到鎖閂電路142 - 0〜142 —2。輸入訊號D I N0S〜D I N2S分別被轉送到鎖 閂電路14 2 — 0〜142 — 2之後，再將控制訊號 FVPP設於“H”電位，以令各轉換閘15 2 — 0〜 152_2均中斷（of f)，而令轉換閘150 — 0〜 150-2均導通。藉此，與输入訊號〇11^05〜 D I N2 S相對應的資料就被鎖閂電路1 4 2 — 0〜 142 — 2所保持著。在這個例子當中，鎖閂電路142 所保持的資料與初期的資料比較之下，只有由鎖閂電路 1 4 2 - 0所保持的資料變成反轉資料。 此外，這個動作係在於MOSFET154被中斷 (off)之後，才執行的。 然後，將命令訊號CM8 8H設於“H”電位，令緩 衝電路14 4 — 0〜14 4 — 2處於活性狀態，相反地， 令緩衝電路1 1 2 - 0〜1 1 2 — 2處於非活性狀態》因 此，NAND閘電路1 1 4 — 0〜1 1 4 — 2的各第1輸 入端就被緩衝電路144-0〜144-2分別供給對應 於鎖閂電路1 4 2 - 0〜14 2 - 2所保持的資料之 "Η "電位或"L ”電位的訊號。 其次，將控制訊號PCHP0設於“η"電位。當控 制訊號PCHP0處於“Η"電位的期間，NAND閘 本紙張尺度逋用中國國家榡準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 Α7 Β7 3〇35ί 6 五、發明説明（32 ) (請先閲讀背面之注意事項再填寫本頁) 114一0〜114一2被活性化。被活性化後的 NAND 閘 1 14-0 〜1 14 — 2 之中，只有 NAND 閘1 14 一 0輸出“L”電位。結果，設定用訊號 LTFO、LTF1、LTF2的電位位準分別變成“H 、 L 、 L 。 道種狀態係如同先前佐以第8圖所說明過般，係與僅 讓熔線F0P熔斷的狀態等價。因此，只有由解碼電路 DEC.0所输出的切換訊號SWO變成“Η”電位，其 他的切換訊號SW1〜SW7則全都變成“L”電位。在. 這種狀態下執行寫入的動作。如果這種寫入動作太過於緩 慢時，亦即，記憶格子的閾值切換到預定的閾值爲止所耗 費的時間太長時，就執行提髙寫入用內部電壓VPP的操 作。 在這個例子中，只有切換訊號SW0變成“Η”電 位，其他的切換訊號SW1〜SW7均變成“L"電位， 所以只要參考第12圖所示的圖，就可得知寫入用內部電 壓VPP係被設定在17V。 經濟部中央標準局貝工消費合作社印製 想要將寫入用內部電壓VPP從17V提高到18V 時，係如第1 0圖所示般，只要將熔線F 1 Ρ切斷即可。 因此，乃將輸入訊號D I N1 S設於“Η”電位，並將輸 入訊號D I N0S及D I N2S分別設於"L"電位。 是以，根據具備第1 6圓所示的測試程式電路1 4 0 的NAND型EEPROM,只要將輸入訊號DINOS 〜DIN2S設於"H”電位、"L”電位就可達成熔線 本紙張尺度逋用中國國家梂準（CNS)A4規格（210X297公釐）_ π _ 經濟部中央標準局貝工消費合作社印製 A7 ___B7_ 五、發明説明（33 ) F 〇 P〜熔線F 2 P的切斷狀態因此，在將熔線F 0 P 〜熔線F2P切斷之前，可利用測試來預先決定出應該切 斷那一個熔線爲宜，也就是說，可決定出到底應該將寫入 用內部電壓V P P設定在何種程度的最佳值爲宜。 又，第1實施形態及第2實施形態的NAND型 EEPROM爲了要將熔線的切斷處理予以最小限度，係 將被推測爲最髙童的寫入用內部電壓VPP的時候，當作 並無任何熔線被切斷。 第10圖所示的例子中，在狀態4的時候，並無熔線 被切斷。這個狀態4係如第12圖所示般，寫入用內部電 壓VPP係爲20V»亦即，第1實施形態及第2實施形 態的NAN D型E E P ROM中的電路和記憶格子係被設 計成可使得寫入用內部電壓VP P趨於2 0 V。 又，輸入訊號DIN0S及DIN2S係經由I/O 接點群3 8輸入到裝置的內部。 第17圖係第15圖所示的多工器附近的方塊圖。 如第17圖所示，係有可將1/◦資料匯流排34與 输入緩衝器4 0互相連接在一起的資料输入用配線1 5 6 -0〜1 56-7。資料输入用配線1 5 6-0〜1 56 一 7分別是以··配線1 5 6 — 0係用來输入資料訊號 DIN0;配線156 — 1係用來輸入資料訊號DIN1 ;之方式依序地分配給8個輸入資料訊號DIN 0〜 DIN7·這種配線156 — 0〜156- 7之中，在於 配線1 5 6 -0〜1 5 6 — 2的中途係分別連接著供以將 (請先閱讀背面之注意事項再填寫本頁) 訂 滅！ 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 經濟部中央梂準局貝工消費合作社印製 A7 ____B7 五 '發明説明（34 ) D I NO S〜D I N2 S導引到測試程式電路1 40之配 線 15-0 〜158-2。 從晶片外部經由未圖示的導線端子被供應到I / 0 0 〜1/02的輸入訊號D I N0S〜D I N2 S係分別被 輸入到配線1 5 6 — 0〜1 5 6 — 2,然後又被输入到連 接於配線1 56-0〜1 5 6 — 2的配線1 58 — 0〜 1 58-2。並且再從配線1 58 — 0〜1 58 — 2輸入 到測試程式電路1 4 0。 接下來，說明本發明的第3實施形態之NAND型 E E P R Ο Μ。 此第3實施形態的NAND型EEPROM係作成： 具備了第1實施形態的NAND型EEPROM,並利用 可因應切換訊號而切換電壓的高電壓產生電路42,而可 從一個髙電壓產生電路4 2分別產生寫入用內部電壓 VPP和抹消用內部電壓VEE者。藉此，不必針對於寫 入用內部電壓V Ρ Ρ和抹消用內部電壓V Ε Ε分別準備高 電壓產生電路42,可將所需的電路數量抑制到最小限度 ，並且可縮小裝置的晶片面稹。 第1 8圖係本發明的第3實施形態的NAND型 EEPROM的方塊圚。 如第18圖所示，與第1圖所示的NAND型 EEPROM、及第15圖所示的NAND型EEPRO Μ特別不同之處，係在於設定電壓選擇電路100” 。 設定電壓選擇電路1 0 0”係包含：已將寫入用內部 本紙張尺度適用中國國家梂準（CNS ) Α4規格（210X297公釐)~~~ (請先閲讀背面之注意事項再填寫本頁) 訂 A ! 經濟部中央標準局貝工消费合作社印褽 A7 ____B7_ 五、發明説明（35) . 電壓VP P程式化的資料寫入用程式電路1 〇 2 P及已將 抹消用內部電壓V E E程式化後的資料抹消用程式電路 1 0 2 E ;及可因應程式電路1 〇 2 P的程式狀態而產生 複數個設定用訊號L T F的用以寫入資料的電壓設定用訊 號產生電路1 0 4 P及可因應程式電路1 〇 2 E的程式狀 態而產生複數個設定用訊號L T F的用以抹消資料的電壓

設定用訊號產生電路104E:及可將設定用訊號LTF 解碼，以令複數個切換訊號SW的其中一個活性化之寫入 資料用的切換訊號解碼器1 0 6 P及抹消資料用的切換訊 號解碼器1 0 6 E ;及可利用外部所輸入的訊號而改變設 定用訊號L T F之寫入資料用之測試程式電路1 4 Ο P及 抹消資料用之測試程式電路1 4 Ο E。 第1 9圖係第1 8圖所示的程式電路1 02P、

10 2E、電壓設定用訊號產生電路1〇4Ρ、104E 以及測試程式電路140P、140E的電路圖。第20 圖係第18圖所示的程式電路102P、102E、電壓 設定用訊號產生電路104P、 104E以及測試程式電 路140P、 140E的方塊圓。 如第19圖所示，可因應程式電路10 2P和10 2 E的程式狀態或者測試程式電路1 4 0 P和1 4 0 E的程 式狀態而產生設定用訊號L T F η之電路係可大致區分成 在寫入時所使用的電路1 6 0 Ρ以及在抹消時所使用的電 路1 6 0 Ε之兩大類。而在本例中，係利用緩衝電路 1 16ΡΕ_η來取得電路160Ρ的輸出訊號與電路 本紙張尺度適用中國國家標準（〇阳）八4規格（2丨0父297公釐）_38_ --^---Ί»---^乂一------訂------^ I (請先閲讀背面之注意事項再填寫本頁) A7 _________B7 五、發明説明（36 ) 1 6 Ο E的輸出訊號之NAND邏輯，並從這個邏輯結果 獲得複數個設定用訊號LTFη* (請先閱讀背面之注意事項再填寫本頁) 再者，電路16 OP中係包含與第2實施形態的裝置 同樣的測試程式電路140P，電路160E中則是包含 具有與測試程式電路1 4 0 P的構成相近的構成之測試程 式電路140E。因此，第3實施形態的NAND型 E E P R 0M除了可以執行在第2實施形態中既已說明過 之寫入動作的測試之外，也可以執行抹消動作的測試》想 要執行抹消動作的測試時，係與執行寫入動作的測試同樣 地，利用抹消動作測試用控制訊號FVPE,將輸入訊號 DINnS取進鎖閂電路142E-n,只要使得鎖閂電 路1 4 2 E - η保持著對應於輸入訊號D I Nn S的資料 即可。被保持於這個鎖閂電路1 4 2 E - η的資料乃是對 應於包含在抹消用程式電路1 0 2 Ε中的熔線F η Ε的切 斷狀態。 經濟部中央標準局貝工消費合作社印製 電路1 6 0 Ρ係被在先前第1、第2實施形態中既已 說明過之“可先試驗性地設定寫入用內部電壓VPP後， 再指定寫入的程序之命令訊號CM8 8 Η”所控制，電路 1 6 0 Ε係被可先試驗性地設定抹消用內部電壓VE Ε 後，再指定抹消的程序之命令訊號CM6 6 Η"所控制。 茲概略地說明電路1 6 0 Ρ及電路1 6 0 Ε的動作如 下0 首先，當命令訊號CM8 8 Η及命令訊號CM6 6 η 均處於"L”電位時，電路1 6 OP的輸出訊號及電路 本紙張尺度適用中國國家揉準（CNS > A4規格（21〇X297公釐） 經濟部中央標準局貝工消費合作社印製 A7 _____ B7 五、發明説明（37) 1 6 0E的輸出訊號皆處於“H"電位，所有的設定用訊 號LTFn2都被固定在“L”電位· 這種狀態下，在通常的寫入程序時，控制訊號 PCHPO變成“H”電位，控制訊號PCHEO變成“ L”電位，設定用訊號LTF η分別變成對應於熔線 FηΡ的狀態之值。亦即，如果熔線FηΡ已經切斷的話 ，設定用訊號LTF η就變成“Η”電位，如果熔線 FnP已經切斷的話，設定用訊號LTFn就變成"L” 電位。 另一方面，在通常的抹消程序時，控制訊號 PCHEO變成“H”電位，控制訊號PCHPO變成“ L”電位，設定用訊號LTFn分別變成對應於熔線 FηE的狀態之值。亦即，如果熔線FηE已經切斷的話 ，設定用訊號LTFn就變成“Η”電位，如果熔線 FnE已經切斷的話，設定用訊號LTFn就變成“L” 電位。

又，在執行試驗性地設定寫入用內部電壓VPP之寫 入程序時，命令訊號CM8 8H係處於“H"電位，命令 訊號C Μ 6 6 Η則維持在“ L ”電位。此時，控制訊號 PCHEO係爲"L”電位，所以電路160Ε的輸出訊 號維持在"H"電位，而電路16 0 P的輸出訊號則是因 應鎖閂電路142P-η的鎖閂狀態而變化。電路160 Ρ的輸出訊號爲“Η”電位的話，設定用訊號LTFn就 變成"L”電位，另外，電路1 60P的輸出訊號爲"L 本紙張尺度適用中國困家橾準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -! -40 - 經濟部中央標準局貝工消费合作社印掣 A7 B7 五、發明説明（38 ) 電位的話，設定用訊號LTF η就變成“H”電位。 又，在執行試驗性地設定抹消用內部電壓VEE之寫 入程序時，命令訊號CM6 6 Η係處於“η”電位，命令 訊號CM8 8H則維持在"L"電位。此時，係與試驗性 的寫入程序時不同，電路1 6 Ο Ρ的輸出訊號維持在 “Η”電位，而電路16 0 Ε的输出訊號則是因應鎖閂電 路1 4 2 Ε — η的鎖閂狀態而變化。電路1 6 0 Ε的輸出 訊號爲“Η”電位的話，設定用訊號LTFn就變成 “L”電位，另外，電路160E的输出訊號爲"L"電 位的話，設定用訊號LTFn就變成“H”電位。 如第20圖的方塊圖所示，本第3實施形態的 NAND型E E PROM係具備3組如第1 9圖所示的電 路。在第2 0圖所示的方塊圖中，由圖號1 6 2所代表的 方塊就是與第1 9圈所示的電路相對應· 第21圖係顯示：可對於複數個設定用訊號LTF進 行解碼以输出複數個切換訊號SW之解碼器1 〇 6 P及 106E的電路圖。 如第21圖所示，解碼器106P及106E係包含 解碼電路DEC. n (DEC. 0〜DEC. 7)。解碼電 路DEC. η分別含有：於寫入時所使用的電路1 64P 、及於抹消時所使用的電路164Ε。此例中，係先求取 出該電路1 6 4 Ρ的輸出訊號與電路1 6 4 Ε的輸出訊號 的OR通辑結果，再根據此一OR邏辑結果，獲得複數個 切換訊號SWn (SW0〜SW7) · 本紙張尺度逍用中國®家揉準（CNS>A4規格（ 210X297公釐）_ 41 _ (請先閲讀背面之注意事項再填寫本萸) 訂 斌！ 經 濟 部 中 央 標 準 員 工 消 費 合 作 杜 印 製 A7 B7 五、發明说明 ( 39 ) 1 | 電 路 1 6 4 Ρ 係 被 在 於 先 刖 的 第 1 實 施 形 態 中 既 已 說 1 1 明 過 的 厂 在 控 制 訊 號 Ρ C Η P 0 變 成 <« Η ” 電 位 後 9 變 成 1 1 <1 Η it 電 位 的 控 制 訊 號 Ρ C Η Ρ 1 J 所 控 制 0 又 電 路 /—ν 請 先 閲 1 | 1 6 4 Ε 係 被 厂 在 控 制 訊 Of& 號 Ρ C Η Ε 0 變 成 U Η »» 電 位 後 1 > 變 成 u Η 1» 電 位 的 控 制 訊 號 Ρ C Η Ε 1 J 所 控 制 Ο 讀 背 & 1 1 其 次 » 概 略 地 說 明 電 路 1 6 4 Ρ 及 電 路 1 6 4 Ε 的 動 S f I 作 如 下 0 事 項 1 再 1 1 首 先 > 當 控 制 訊 號 Ρ C Η Ρ 1 和 控 制 訊 號 Ρ C Η Ε 1 填 寫 本 分 別 爲 “ L tt 電 位 時 9 電 路 1 6 4 Ρ 的 输 出 訊 號 和 電 路 頁 '—✓ 1 1 1 6 4 E 的 輸 出 訊 號 分 別 變 成 U L 1» 電 位 » 所 有 的 切 換 訊 1 1 號 S W η 都 被 固 定 在 U L ” 電 位 〇 1 I 又 » 在 寫 入 程 序 時 > 控 制 訊 號 Ρ C Η Ρ 1 被 設 於 訂 I II Η η 電 位 9 控 制 訊 號 Ρ C Η Ε 1 被 設 於 «« L » 電 位 的 1 1 I 話 電 路 1 6 4 Ε 的 輸 出 訊 號 就 維 持 在 (4 L »» 電 位 的 狀 1 1 1 態 只 有 電 路 1 6 4 Ρ 的 输 出 訊 號 因 應 Ν A N D 閘 電 路 1 1 1 2 2 的 成 Ρ 輸 出 訊 號 的 電 位 而 變 化 〇 電 路 1 6 4 Ρ 的 输 出 1 訊 號 爲 “ Η ” 電 位 的 話 y 切 換 訊 號 S W η 就 變 成 « Η 電 1 1 位 另 外 > 電 路 1 6 4 P 的 輸 出 訊 WL 爲 «« L ** 電 位 的 話 > 1 1 切 換 訊 號 S W η 就 變 成 «< L η 電 位 ο 1 1 1 又 在 抹 消 程 序 時 > 控 制 訊 號 Ρ C Η E 1 被 設 於 J 1 I “ Η 電 位 控 制 訊 號 P C Η Ρ 1 被 設 於 « L »» 電 位 的 1 1 話 » 電 路 1 6 4 Ρ 的 輸 出 訊 號 就 維 持 在 L 電 位 的 狀 1 1 態 1 只 有 電 路 1 6 4 Ε 的 輸 出 訊 號 因 應 Ν A Ν D 閘 電 路 1 1 1 2 2 Ε 的 輸 出 訊 號 的 電 位 而 變 化 0 電 路 1 6 4 Ε 的 輸 出 1 1 本紙張尺度適用中國國家標準（CMS > A4規格（210 X 297公釐） 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明説明（4〇 ) . 訊號爲“H”電位的話，切換訊號sWn就變成“H”，電 位，另外，電路164E的輸出訊號爲“L”電位的話， 切換訊號SWn就變成“L”電位》 第2 2圖係顯示抹消用熔線F η E的8種狀態與設定 用訊號的值之間的關係：第2 3圚係顯示熔線F η Ε的8 種狀態與輸往解碼器的輸入值（設定用訊號）之間的關 係；第2 4圓係顯示熔線F η Ε的8種狀態與從解碼器输 出的輸出值（切換訊號）之間的關係。 又，在此第3實施形態的NAND型E EPROM 中，寫入用熔線FηP的8種狀態與設定用訊號的值、輸 往解碼器的輸入值（設定用訊號）、以及從解碼器輸出的 輸出值之間的關係係與第10圖、第11圖、第12圖所 示者相同》 此第3實施形態的NAND型Ε Ε P ROM係如第 18圓所示般，無論是產生寫入用內部電壓VPP以及產 生抹消用內部電壓V Ε E，均共同使用一個髙電壓產生電 路4 2。一個髙電壓產生電路4 2所產生的寫入用內部電 壓VPP係被供應到列系選擇線驅動器24;而抹消用內 部電壓V Ε E則被供應到列系選擇線驅動器2 4、以及設 在記憶格子陣列10內部的記億格子及基板。因此，高電 壓產生電路4 2所產生的內部電壓的供應目標，有必要分 別針對“寫入程序時”和“抹消程序時”加以切換。第 1 8圖所示的切換電路1 7 0就是用來將高電壓產生電路 42所產生的內部電壓的供應目標，分別針對“寫入程序 本紙張尺度逋用中國國家梂準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -! 30S516 A7 B7_ 五、發明説明（41 ) . 時”和“抹消程序時”加以切換•切換電路1 7 0係使用 例如控制訊號PCHP1、PCHE1之類的可區別‘‘寫 入程序”和“抹消程序”的訊號，來切換高電壓產生電路 4 2所產生的內部電壓的供應目標。 此外，本第3實施形態的NAND型E EPROM所 具有的列系選擇線驅動器24係如第18圖所示般，不僅 被供應寫入用內部電壓V P P，也被供應抹消用內部電壓 V E E。 第2 5圖係第1 8圖所示的列位址解碼器2 2、列系 選擇線驅動器2 4及記憶格子陣列1 0的方塊圚。 如第2 5圖所示，列位址解碼器2 2係包含：對於3 條列位址（例如列位址A3R〜A5R)進行解碼，並輸 出8條主解碼輸出訊號MDO之主解碼電路1 7 2 :及對 於其他3條列位址（例如列位址A0R〜A2R)進行解 碼，並输出8條次解碼输出訊號PDO之次解碼電路 1 7 4。主解碼輸出訊號MD 0及次解碼輸出訊號 P D 0係被輸出到列系選擇線驅動器2 4。主解碼输出訊 號MDO0係選擇出一個由NAND型記億格子12的群 體所組成的區塊。又，次解碼输出訊號PDO係選擇出形 成在NAND型記億格子12中的未圓示的記憶格子的其 中一個。列系選擇線驅動器2 4係包含：每8條主解碼輸 出訊號MDO就設一個的鼴動電路DRV. 〇〜DRV. 7 第2 6圇係第2 5圓所示的驅動電路（DRV.n ) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部中央榡準局貝工消費合作社印製 經濟部中央標準局貝工消资合作社印製 A7 ____B7_ 五、發明説明（42 ) , 的電路圖。 如第2 6圖所示，驅動電路DRV. n (DRV. 〇〜 DRV. 7)係分別被输入電源VI〜V3,並且配合控 制訊號S1〜S5而被控制。 第27圖係分別顯示「讀出時」、「寫入時」、「抹 消時」的各自的電源V 1〜V 3的值和控制訊號S 1〜 S 5的值。 其次，分別說明第26圓所示的驅動電路中的寫入動 作和抹消動作。 首先，於進行寫入時，控制訊號SI、S 5分別變成 “VCC"電位，控制訊號S2、 S3、 S4分別變成 “GND”電位，藉此，CMOS型轉換閘180就導通 (on)而CMOS型轉換閘182則中斷（off)。 此外，被输入控制訊號S1到其閘極的N通道型 MOSFET184也導通（on),被輸入控制訊號 S3到其閘極的N通道型MOSFET186、 P通道型 MOSFET188、 N通道型MOSFET190則分 別變成“ 〇 f f ” 、 “on”、 “ o f f "。而被輸入控 制訊號S4到其閘極的N通道型MOSFET1 9 2則中 斷（〇 f f )，被輸入控制訊號S 5到其閘極的N通道型 MOSFET194 變成"on"。 藉此，當主解碼輸出訊號MDO η爲“H”電位時， 係將電源V2的電位（VM)供應到第1選擇閘線SG 1，當主解碼输出訊號MDOn爲“L”電位時，係將接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 45二 (請先閱讀背面之注意事項再填寫本頁)

、tT 成！ A7 B7 五、發明説明（43 ) . 地電位（GND)供應到第1選擇閘線SG1 ·而第2選 擇閘線S G 2則不管主解碼輸出訊號MD 〇 η的電位如 何，均被供應接地電位（GND) » 此外，當主解碼輸出訊號MDOn爲“Η”電位時，

CMOS型轉換閘群1 9 6的所有N通道型MOSFET 的閘極均被供應電源VI的電位（VPP)，所有P通道 型MOSFET的閘極均被供應接地電位（GND) °藉 此，CMOS型轉換閘群19 6全部都導通（〇n)。 又，將其電流通路的一端連接到控制閘線CG，將另 —端接地之電晶體群1 9 8則全部都“〇 f f” •然後， 就變成從電位變換電路群2 0 0將電位VP P供應到根據 次解碼输出訊號PDOn (PDO0〜PD07)所選擇 出來的控制閘線CG，其他的控制閘線CG則被供應中間 的電位VM。藉此，就可對於連接到被供應電位VPP的 控制閘線C G的記憶格子寫入資料。 另外，當主解碼輸出訊號MDOn爲“L”電位時， 則相反地CMOS型轉換閘群19 6全部都_‘〇 f f” ， 藉由將電晶體群19 8全部都“on” ，使得所有控制閘 線CG都被供應接地電位（GND)。如此一來，所有的 記億格子均不被寫入資料。 是以，根據主解碼输出訊號MDOn可以選擇欲寫入 資料的區塊，根據次解碼輸出訊號PDOO〜PD07, 可進一步從已經選擇的區塊中再選擇出欲寫入資料的記億 格子的列。 本紙張尺度適用中國國家梯準（CNS ) Α4規格（210X297公釐） 請 先 閲 背 Sj ί 事· 項 再 旁 訂 經濟部中央樣準局貝工消費合作杜印製 -46 經濟部中央標準局貝工消費合作社印製 A7 _____B7_ 五、發明説明（44) 接下來，說明抹消時的動作。進行抹消時，控制訊號 SI、 S4、 S5分別變成“GND"電位，控制訊號 S2變成“VCC"電位，控制訊號S3變成“VEE” 電位》藉此，CMOS型轉換閘180就"off” ， CMOS型轉換閘182就"on” 。 此外，被輸入控制訊號S1到其閘極的N通道型 MOSFET184就中斷（of f),被输入控制訊號 S3到其閘極的N通道型MOSFET186、 P通道型 MOSFET188、 N通道型MOSFET190則分 別變成“ 〇 η " 、 "off”、 “ ο η ” *而被输入控制 訊號S4到其閘極的Ν通道型MOSFET1 9 2則中斷 (〇 f f),被輸入控制訊號S 5到其閘極的Ν通道型 MOSFET194也變成“off” 。 藉此，不管主解碼輸出訊號MDOn的電位如何，第 1選擇閘線SG1和第2選擇閘線SG 2均被供應“從電 源V 3的電位（VE E )減掉N型逋道型MO S F E T的 閾值後的電位"。 再者，當主解碼輸出訊號MDOn爲“H”電位時， CMOS型轉換閘群196全部都“〇 f f” ，電晶體群 198全部都“〇11” 。藉此，控制閘線CG就被供應接 地電位（GND)。藉由將控制閘線CG接地，且將電位 VEE供應到未圖示的電洞和基板，就可以將所有連接到 被供應“H”電位的主解碼輸出訊號MDOn的驅動電路 之記憶格子內的資料一起抹消· 本紙張尺度適用中國阖家棣準（CNS )八4规格（21〇Χ2ί>7公釐）_ 47 _ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局员工消费合作社印装 Α7 Β7 五、發明説明（45 ) 另外，當主解碼輸出訊號MDOn爲"L”電位時， CMOS型轉換閘群19 6全部都“on” ，電晶體群 198全部都“off” 。藉此，可將電位變換電路群 2 〇 〇的輸出予以供應到控制閘線CG。此時，可利用從 電位變換電路群2 0 0將電位VE E供應到控制閘線CG ，即可獲得“未被抹消資料的區塊"。 是以，根據主解碼输出訊號MDOn可以選擇欲抹消 資料的區塊，可以一起從所有區塊抹消資料，也可以僅針 對於所選擇的區塊，一起抹消資料。 根據第3實施形態的這種NAND型E E PROM, 可配合熔線FηE的切斷狀態的不同組合方式，進行抹消 動作的測試。因此，不僅是對於寫入用內部電壓VPP, 即使對於抹消用內部電壓VEE,也可以利用熔線FηΕ 來半永久性地決定出根據測試所得的最佳值。 此外，如第18圖所示，因具備有可將設定用訊號 L TF取出到晶片外部之多工器1 3 0 ,所以無須將晶片 分解開，就可以分別得知寫入用內部電壓VPP及抹消用 內部電壓VEE。因此，當晶片發生異常動作時，不僅可 根據寫入用內部電壓VPP值，也可以根據抹消用內部電 壓V Ε Ε值來探討其發生異常的原因。 此外，如第18圖所示，無論是產生寫入用內部電壓 VPP或者產生抹消用內部電壓VEE，均共用一個高電 壓產生電路42,因此可將電路的數童抑制到最小限度， 可使得裝置的晶片面積更小型化· 本紙張尺度適用中國國家標準（CNS)A4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（46 ) . 【發明之效果】 茲由以上說明可知，根據本發明係可提供：即使將半 導體積體電路裝置封裝後也不用加以分解就可以得知所設 定過的內部電壓值之半導體稹體電路裝置；及就利用此半 導體積體電路裝置之半導體稹體電路裝置的異常原因之探 討方法；及可就每一種設定電壓值下的半導體稹體電路裝 置的動作，在事前就加以驗證的半導體積體電路裝置；及 就利用此半導體積體電路裝置之半導體積體電路裝置的動 作之驗證方法；及不僅具備可改變設定內部電壓值的電 路，又可將其電路置抑制在最小限度之小面積化的半導體 稹體電路裝置· 【圖面之簡單說明】 第1圖係本發明之第1實施形態的NAND型 EEPROM的方塊圖。 第2圖係NAND型E E PROM的記億格子的電路 圖》 第3圇係高電壓產生電路的方塊圖。 第4圓係昇壓電路的電路圖。 第5圖係昇壓用時脈的波形圖》 第6圖係電壓限制電路的電路圖· 第7圖係電壓設定電路的電路圖* 第8圖係可程式電路及電壓設定用訊號產生電路的電 _本紙張尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐）_ 49 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央梂準局貞工消費合作社印装 經濟部中央梯準局員工消費合作杜印製 A7 B7 五、發明説明（47 ) . 路圇。 第9圖係解碼器的電路圖。 第1 0圚係顯示熔線的狀態與設定用訊號值之關係。 第11圖係顯示熔線的狀態與對於解碼器的输入值之 關係。 第12圖係顯示熔線的狀態與來自解碼器的輸出值之 關係。 第1 3圖係多工器附近的方塊圖。 第14圖係多工器的電路圜。 第1 5圖係本發明之第2實施形態的NAND型 EEPROM的方塊圖。 第1 6圚係可程式電路1 〇 2、電壓設定用訊號產生 電路1 0 4以及測試程式電路的電路圖* 第1 7圖係多工器附近的方塊圖。 第1 8圖係本發明之第3實施形態的NAND型 E EPROM的方塊圖。 第1 9圖係可程式電路、電壓設定用訊號產生電路以 及測試程式電路的電路圖。 第2 0圖係可程式電路、電壓設定用訊號產生電路以 及測試程式電路的電路圖。 第2 1圖係解碼器的電路圖。 第2 2圖係顯示熔線的狀態與設定用訊號值之關係。 第2 3圖係顯示熔線的狀態與對於解碼器的输入值之 關係。 本紙張尺度通用中國國家橾準（CNS ) A4規格（2丨0 X 297公釐）e n -ου - (請先閱讀背面之注意事項再填寫本頁) 訂

Λ I A7 __ B7 五、發明説明（48) . 第2 4係顯示熔線的狀態與來自解碼器的输出值之關 係》 第2 5圖係列位址解碼器、列系選擇器驅動器以及記 億格子陣列1 0的方塊圖。 第2 6圖係驅動電路的電路圖》 第2 7圖係顯示電源V 1〜V3值與控制訊號S 1〜 S 5值。 第28圖係顯示記憶格子，（a)圓係平面圖， (b)圖係沿著（a)圖的b — b線之斷面圇，（c)圖 係沿著（a )圖的c — c線之斷面圖。 【圖號說明】 1 0 :記憶格子陣列、1 2 : NAND型記憶格子、 14:EEPR0M' 16:選擇閘、18:選擇閘、 20 :列位址緩衝器、22 :列位址解碼器、 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 2 4 :列系選擇線解碼器、2 6 :資料暫存器/感度放大 器、28 :行閘、30 :行位址緩衝器、32 :行位址解 碼器、34:I/O資料匯流排、36:输出緩衝器、 38 : 1/ ◦接點群、40 :输入緩衝器、42 :髙電壓 產生電路、44 ··充電泵型昇壓電路、46 :霣盪電路、 48 : N 通道型MOSFET、 50 : N 通道型MOSFET、 52:電容器、54:充電泵電路、 56:電壓限制電路、58:曾納二極體、 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐）_ 51二 ~ ' A7 B7 經濟部中央棣準局員工消費合作社印製 五、發明説明 (49 ) , 1 \ 6 0 • 內 部電壓 線 6 2 電 壓設定 電 路 1 1 6 4 • 電 壓產生 電 路 > 6 6 參考電 壓 產 生 電 路、 1 1 6 8 · 電 壓比較 電 路 7 0 可變電 阻 電 路 1 I 7 2 一 0 〜7 2 一 7 C Μ 0 S轉換 閘 請 先 1 1 閱 7 4 ; 曾 納二極 體 、 7 6 ： 曾 納二極 體 7 8 :電 阻 讀 背 »1 8 0 : 電 阻、8 2 : P 通 道 型 Μ 0 S F Ε Τ 之 注 « 意 I 8 4 ; P 通道型 Μ 0 S F Ε Τ 、 事 項 1 再 1 X 8 6 ; N 通道型 Μ 0 S F Ε Τ 、 填 % 本 I 8 8 : N 通道型 Μ 0 S F Ε Τ 、 頁 v-—^ 1 1 9 0 ; N 通道型 Μ 0 S F Ε Τ 、 1 I 9 2 : N 通道型 Μ 0 S F Ε Τ \ 1 I 1 0 0 10 0 * 1 ( 〕0 ” 設定電壓選擇電路、 1 訂 | 1 0 2 可程式 電 路 、 1 1 1 1 0 4 電壓設 定 用 訊 號 產 生 電路、 1 1 1 0 6 解碼器 1 1 1 0 8 — 0〜1 0 8 一 2 Ν 通道型 Μ 0 S F Ε Τ 1 1 1 0 — 0〜1 1 0 — 2 緩 衝電路 > 1 | 1 1 2 — 0〜1 1 2 — 2 ; 緩 衝電路 、 1 L 1 1 4 — 0〜1 1 4 — 2 ； Ν AND 閘 尾 路 Γ 1 I 1 1 6 — 0〜1 1 6 — 2 ; 緩 衝電路 ' h 1 1 2 2 - NAN D 閘 電 路 、 1 2 4: 反 相 器 1 1 1 2 6 NOR 閘 電 路 1 2 8 :緩 衝 電 路 1 1 1 3 0 : 多工器 1 3 2 — 0 〜1 3 2 — 7 資料 輸 出 1 1 用 配 線 13 4 — 0 1 3 4 —2 ·· C Μ 0 S 型轉 換 閘、 1 1 本紙張尺度逋用中國國家標準（CNS>A4規格（ 210X297公釐）_ π A7 _B7_ 五、發明説明（50 ) . 136-0 〜136-2: CMOS 型轉換閘、140: 測試程式電路、142 — 0〜142 - 2:鎖閂電路、 閘閘 換換 轉轉 、 型型 路， 、s S 電器器00 衝相相 Μ Μ 緩反反 c c ·· ····· *·· 2 2 2 2 2 I I I I I 4 6 8 0 2 4 4 4 5 5 1 1 1 1 1-----0 o o o o 1 I I I I 4 6 8 0 2 4 4 4 5 5 1 I IX 1 1

S ο -Μ 6 型 5 道 1 通 ~ Ν ο: - 4 6 5 5 IX IX

T E F 線 配 用 入 輸 料 資 7 線 配 用 入 輸 料' 資路 : 電 2 的 I 用 8 所 5 時 1 入 ~ 寫 ο _ Ρ 8 ο 5 6 IX 1 路路 電電 用用 所所 時時 消入 抹寫 E P ο 4 6 6 1 1 閘 換轉 型 Sο Μ 、C 路： 電 ο 的 8 用 1 所、 時路 消電 抹換 : 切 Ε : 4 0 6 7 IX 1± Τ 、 Ε 閘 F 換 S 轉 ο 型 Μ S 型 ο 道 Μ通 c Ν 2 4 8 8 1 1 (請先閱讀背面之注意事項再填寫本頁) •Λ 訂- 經濟部中央橾準局員工消費合作社印製

6 8 8 8 1 rH ο 9 1 2 9 1 τ τ τ Τ Ε Ε Ε Ε F F F F s s s S ο ο 〇 ο Μ Μ Μ Μ 型型型型 道道道道 通通通通 Ν ΡΝΝ

T E F Sο Μ 型 道 通 Ν 4 9 IX 群 閘 換轉 型 、 5 群 ο 體 Μ 晶 C 電 6 8 9 9 IX 1± 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ 53 _ A7 B7 五、發明説明（51)200:電位變換電路 ：—------訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 54 _

Claims (1)

1. 經濟部中央梯率局貝工消費合作社印製 A8 B8 C8 ___ D8 六、申請專利範圍 1、 一種半導體積體電路裝置，其特 徵爲：該裝置具備有： 被形成積體電路的半導體晶片；及 被設於此半導體晶片中，供以產生該稹體電路所需的 動作電壓之產生手段；及 可就每一個晶片任意地設定由該產生手段所產生的動 作電壓值之設定手段；及 將該積體電路的內部訊號中可以得知上述被任意設定 的動作電壓值之訊號抽出到上述晶片外的抽出手段。 2、 一種半導體稹體電路裝置，其特徵爲： 該裝置具備有： 被形成稂體電路的半導體晶片；及 被設於此半導體晶片中，供以產生該積體電路所需的 動作電壓之產生手段；及 可就每一個晶片任意地設定由該產生手段 所產生的動作電壓值之設定手段；及 供以半永久性地決定該設定手段所設定的動作電壓值 之決定手段；及 可在於該決定手段半永久性地決定上述動作電壓值之 前，從上述晶片外部對於該設定手段所設定的動作電壓值 進行各種改變之變更手段。 3、 一種半導體積體電路裝置，其特徵爲： 該裝置具備有= 被形成稹體電路的半導體晶片：及 本紙張尺度適用中國國家橾準（CNS)A4規格（210X297公釐）-55 - (請先閲讀背面之注意事項再填寫本頁) 裟· Λ B8 C8 D8 六、申請專利範圍 ·‘ 被設於此半導體晶片中，供以產生該積體電路所需的 動作電壓之產生手段；及 可就每一個晶片任意地設定由該產生手段所產生的動 作電壓值之第1設定手段；及 針對於每一個晶片將該產生手段所產生的動作電壓值 任意地設定成與該第1設定手段所設定的動作電壓值不同 的其他值之第2設定手段· 4、 如申請專利範圍第2項之半導體稹體電路裝置， 其中復具備有：用以將上述稹體電路的內部訊號之中，可 以得知上述被任意設定的動作電壓值的訊號抽出到上述晶 片外之抽出手段· 5、 如申請專利範圍第3項之半導體稹體電路裝置， 其中復具備有：用以將上述稹體電路的內部訊號之中，可 以得知上述被任意設定的動作電壓值的訊號抽出到上述晶 片外之抽出手段。 6、 一種半導體積體電路裝置，其特徵爲： 該裝置具備有： (請先W讀背面之注意^項再填寫本頁) 衣· 訂 經濟部中央梯準局負工消費合作社印製 的 動 值同 0 的 壓不 所 生 電值 路 產 作壓 電 所 動« 體 段 的作 積 手 生動 該 生 產的 及生 產 所定 :產 該 段設 片以 由 手所 晶供 定 生段 體， 設及產手 導中 地..該定 半片及意段將設 的晶.，任手片 1 路體段片定晶第 電導手晶設個該 體半生個 1 一與 積此產 一 第毎成 成於之每之於定 形設壓就值對設 被被電可壓針地 作電意 動作任 本紙張尺度遑用中國國家樣準（CNS〉A4規格（ 210X297公釐）-56 - 305516 A8 B8 D8 六、申請專利範圍 ·’ 的其他值之第2設定手段；及 供以半永久性地決定上述第1設定手段所設定的動作 電壓值之第1決定手段：及 (請先閲讀背面之注意事項再填寫本頁) 可在於該第1決定手段半永久性地決定上述動作電壓 值之前，從上述晶片外部對於該第1設定手段所設定的動 作電壓值進行各種改變之第1變更手段：及 供以半永久性地決定上述第2設定手段所設定的動作 電壓值之第2決定手段；及 可在於該第2決定手段半永久性地決定上述動作電壓 值之前，從上述晶片外部對於該第2設定手段所設定的動 作電壓值進行各種改變之第2變更手段。 7、 如申請專利範圍第6項之半導體稹體電路裝置， 其中復具備有：用以將上述稹體電路的內部訊號之中，可 以得知上述被任意設定的動作電壓值的訊號抽出到上述晶 片外之抽出手段。 經濟部中央梂準局貝工消费合作社印裝 8、 一種在半導體晶片中具備可產生稹體電路所需的 動作電壓之產生手段之半導體積體電路裝置的異常原因之 究明方法，其特徵爲： 將上述積體電路的內部訊號之中，可以得知上述產生 手段所產生的動作電壓值的訊號抽出到上述晶片外， 從上述抽出來的訊號特定出由上述產生手段所產生的 動作電壓值， 進行調査上述動作電壓值與上述異常之間的因果關係 本紙張尺度逋用中國國家橾準（CNS>A4現格（2丨0X25(7公釐）-57 - A8 B8 C8 D8 六、申請專利範圍 ·‘ 9、一種在半導體晶片中具備可產生積體電路所需的 動作電壓之產生手段，且可就每一片晶片任意設定由該產 生手段所產生的動作電壓值之半導體積體電路裝置的動作 之驗證方法，其特徵爲： 從上述晶片外部暫時性地設定上述設定手段所設定的 動作電壓值，以暫時性地設定的動作電壓值令稹體電路動 作，然後驗證其動作，並反覆進行這種操作。 --Ί.—Ίηί--.— -{衣-- (請先閲讀背面之注意事項再填寫本頁) 訂- 經濟部中央梂準局®:工消費合作社印簟 本紙張尺度適用中國國家梂準（CNS)A4現格（ 210X297公釐）-58 -