TW201730941A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201730941A
TW201730941A TW106114664A TW106114664A TW201730941A TW 201730941 A TW201730941 A TW 201730941A TW 106114664 A TW106114664 A TW 106114664A TW 106114664 A TW106114664 A TW 106114664A TW 201730941 A TW201730941 A TW 201730941A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
semiconductor layer
oxide
layer
Prior art date
Application number
TW106114664A
Other languages
English (en)
Other versions
TWI652730B (zh
Inventor
山崎舜平
本田達也
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201730941A publication Critical patent/TW201730941A/zh
Application granted granted Critical
Publication of TWI652730B publication Critical patent/TWI652730B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Abstract

本發明的一個實施例提供一種電晶體結構，該電晶體結構能夠使將氧化物半導體用於通道形成區域的電晶體的電特性的臨界電壓為正值，而實現所謂的常截止的切換元件。使用如下氧化物半導體疊層形成電晶體，該氧化物半導體疊層是至少層疊有具有彼此不同的能隙的第一氧化物半導體層及第二氧化物半導體層，並且該氧化物半導體疊層具有包含超過化學計量成分比的氧的區域。

Description

半導體裝置及其製造方法
所公開的發明的一個實施例係關於一種半導體裝置及其製造方法。
另外，本說明書中的半導體裝置指的是藉由利用半導體特性而能夠工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
近年來，已對半導體裝置進行開發，將半導體裝置用作LSI、CPU、記憶體。CPU是半導體元件的集合體，具有從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)並形成有作為連接端子的電極。
LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在例如印刷線路板等電路基板上，並用作各種電子裝置的部件之一。
另外，將氧化物半導體膜用於通道形成區域來製造電晶體等的技術引人注目。例如，可以舉出作為氧化物半導體膜使用氧化鋅(ZnO)的電晶體或使用InGaO3(ZnO)m 的電晶體。專利文獻1及專利文獻2公開了如下技術，即在透光基板上形成上述使用氧化物半導體膜的電晶體並將該電晶體用於影像顯示裝置的切換元件等的技術。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
作為用於半導體裝置的電晶體，較佳的是，在閘極電壓為盡可能地接近於0V的正臨界電壓(Vth)的狀態下形成通道。當電晶體的臨界電壓值為負值時，易導致即使閘極電壓為0V也在源極電極層和汲極電極層之間電流流過的所謂常導通(normally on)。
本發明的一個實施例的課題之一是提供如下電晶體結構及其製造方法，該電晶體為將氧化物半導體用於通道形成區域的n通道型電晶體，並具有正臨界電壓而實現所謂常截止(normally off)的切換元件。
另外，重要的是，即使在因材料或製造條件而所製造的電晶體不成為常截止的情況下也使電晶體的特性接近於常截止。因此，本發明的課題之一也是提供如下結構及其製造方法，即，即使在電晶體的特性為臨界電壓值是負的所謂常導通的情況下也使電晶體的臨界電壓接近於0的結構。
另外，本發明的課題之一也是提供如下結構及其製造方法，即，為了實現更高性能的半導體裝置，提高電晶體的導通特性(例如，導通電流或場效應遷移率)來實現半導體裝置的高速回應、高速驅動的結構。
另外，因為電晶體的洩漏電流也影響到半導體裝置的耗電量，所以從實現低耗電量的半導體裝置的觀點而言，減少洩漏電流也是重要的。因此，本發明的一個實施例的課題之一也是提供如下結構，即，減少產生在電晶體的源極電極層和汲極電極層之間的洩漏電流(寄生通道)的結構。
另外，本發明的一個實施例解決上述課題中的至少一個。
在本發明的一個實施例中，使用如下氧化物半導體層(以下，也稱為氧化物半導體疊層)構成電晶體，該氧化物半導體層層疊有具有不同能隙及/或不同電子親和力的氧化物半導體。另外，該氧化物半導體疊層具有包含超過化學計量成分比的氧的區域(以下，也稱為氧過剩區域)。
例如，使用如下氧化物半導體疊層構成電晶體，該氧化物半導體疊層包括第一氧化物半導體層及具有與第一氧化物半導體層不同的能隙的第二氧化物半導體層，並具有氧過剩區域。在此，第一氧化物半導體層和第二氧化物半導體層具有彼此不同的能隙即可，並且對其層疊順序沒有限制。更明確而言，將一方的氧化物半導體層的能隙設定 為3eV以上並將另一方的氧化物半導體層的能隙設定為低於3eV，即可。
另外，在本說明書等中，“能隙”的意思與“帶隙”或“禁止帶寬度”相同。
另外，也可以採用氧化物半導體疊層包括三層以上的氧化物半導體層的結構。當採用氧化物半導體疊層具有三層以上的氧化物半導體層的結構時，既可以採用所有氧化物半導體層具有彼此不同的能隙的結構，又可以將具有相等的能隙的多個氧化物半導體層用於氧化物半導體疊層中。
例如，可以採用如下結構，該結構包括：第一氧化物半導體層；設置在第一氧化物半導體層上，且電子親和力比第一氧化物半導體層的電子親和力大或者能隙比第一氧化物半導體層的能隙小的第二氧化物半導體層；以及在第二氧化物半導體層上以覆蓋第二氧化物半導體層的側面的方式設置的第三氧化物半導體層。另外，較佳的是，第三氧化物半導體層的電子親和力及能隙與第一氧化物半導體層的電子親和力及能隙相等。在此，電子親和力是指真空度與氧化物半導體的傳導帶的能量差。藉由採用在能隙大的第一氧化物半導體層和第三氧化物半導體層之間夾著能隙小的第二氧化物半導體層的結構，可以得到進一步減少電晶體的截止電流(洩漏電流)的效果。
明確而言，將第一氧化物半導體層及第三氧化物半導體層的能隙設定為3eV以上，並且將第二氧化物半導體層 的能隙設定為低於3eV。在使用氧化物半導體層的電晶體中，該氧化物半導體層的能隙影響到電晶體的電特性。例如，在使用氧化物半導體層的電晶體中，當氧化物半導體層的能隙小時，導通特性(例如，導通電流或場效應遷移率)得到提高。另一方面，當氧化物半導體層的能隙大時，可以減少截止電流。
當採用單層的氧化物半導體層時，電晶體的電特性基本由該氧化物半導體層的能隙的大小而決定，所以難以對電晶體賦予所希望的電特性。但是，在根據本發明的一個實施例的電晶體中，利用使用具有彼此不同的能隙的多個氧化物半導體層的氧化物半導體疊層來可以以更高精度控制其電特性，從而可以對電晶體賦予所希望的電特性。
因此，可以提供實現高功能、高可靠性或低耗電量等各種目的的半導體裝置。
本說明書所公開的發明的結構的一個實施例是一種半導體裝置的製造方法，包括如下步驟：形成包括第一氧化物半導體層及具有與第一氧化物半導體層不同的能隙的第二氧化物半導體層的氧化物半導體疊層；在氧化物半導體疊層上形成源極電極層或汲極電極層；在源極電極層或汲極電極層上形成閘極絕緣膜；以源極電極層或汲極電極層為掩模從閘極絕緣膜上對氧化物半導體疊層自對準地引入氧；以及形成隔著閘極絕緣膜重疊於氧化物半導體疊層的閘極電極層。
另外，本說明書所公開的發明的另一個實施例是一種 半導體裝置的製造方法，包括如下步驟：形成氧化物半導體疊層，該氧化物半導體疊層包括依次層疊的第一氧化物半導體層、具有比第一氧化物半導體層小的能隙的第二氧化物半導體層及具有比第二氧化物半導體層大的能隙的第三氧化物半導體層；在氧化物半導體疊層上形成源極電極層或汲極電極層；在源極電極層或汲極電極層上形成閘極絕緣膜；以源極電極層或汲極電極層為掩模從閘極絕緣膜上對氧化物半導體疊層自對準地引入氧；以及形成隔著閘極絕緣膜重疊於氧化物半導體疊層的閘極電極層。
在上述半導體裝置的製造方法中，較佳的是，以覆蓋第一氧化物半導體層的側面及第二氧化物半導體層的側面的方式層疊第三氧化物半導體層。
藉由以覆蓋第一氧化物半導體層的側面及第二氧化物半導體層的側面的方式形成第三氧化物半導體層，可以抑制氧缺損在第二氧化物半導體層中增加，從而可以使電晶體的臨界電壓接近於0。再者，藉由將第二氧化物半導體層用作埋入通道來可以使通道形成區域遠離絕緣膜介面，由此降低載子的介面散亂，從而可以實現高場效應遷移率。
另外，在上述半導體裝置的製造方法的任一個中，較佳的是，在形成閘極電極層之後以閘極電極層為掩模對氧化物半導體疊層自對準地引入摻雜劑。
另外，在上述半導體裝置的製造方法的任一個中，也可以在閘極電極層上形成層間絕緣膜，在層間絕緣膜中形 成到達源極電極層或汲極電極層的接觸孔，並且在層間絕緣膜上形成藉由接觸孔分別連接到源極電極層或汲極電極層的佈線層。
另外，本發明的另一個實施例是一種半導體裝置，包括：包括第一氧化物半導體層及具有與第一氧化物半導體層不同的能隙的第二氧化物半導體層的氧化物半導體疊層；設置在氧化物半導體疊層上的源極電極層或汲極電極層；設置在源極電極層或汲極電極層上的閘極絕緣膜；以及隔著閘極絕緣膜重疊於氧化物半導體疊層的閘極電極層，其中，在氧化物半導體疊層中，不與源極電極層或汲極電極層重疊的區域的氧濃度比與源極電極層或汲極電極層重疊的區域的氧濃度高。
另外，本發明的另一個實施例是一種半導體裝置，包括：氧化物半導體疊層，該氧化物半導體疊層包括第一氧化物半導體層、接觸於第一氧化物半導體層並具有比第一氧化物半導體層小的能隙的第二氧化物半導體層及接觸於第二氧化物半導體層並具有比第二氧化物半導體層大的能隙的第三氧化物半導體層；設置在氧化物半導體疊層上的源極電極層或汲極電極層；設置在源極電極層或汲極電極層上的閘極絕緣膜；以及隔著閘極絕緣膜重疊於氧化物半導體疊層的閘極電極層，其中，在氧化物半導體疊層中，不與源極電極層或汲極電極層重疊的區域的氧濃度比與源極電極層或汲極電極層重疊的區域的氧濃度高。
在上述結構的半導體裝置中，第一氧化物半導體層和 第二氧化物半導體層可以使用相同的掩模形成，並且藉由使第三氧化物半導體層與第二氧化物半導體層重疊且使其面積大於第二氧化物半導體層的面積，可以採用第三氧化物半導體層覆蓋第二氧化物半導體層的結構。在上述結構的半導體裝置中，因為以覆蓋第一氧化物半導體層的側面及第二氧化物半導體層的側面且與它們接觸的方式設置有第三氧化物半導體層，所以在第三氧化物半導體層上且與其接觸地形成的源極電極層或汲極電極層不與第二氧化物半導體層的側面接觸，從而可以抑制在電晶體的源極電極層和汲極電極層之間產生洩漏電流(寄生通道)，所以是較佳的。
另外，源極電極層或汲極電極層只要是不與第二氧化物半導體層的側面接觸的結構，就沒有特別的限制，例如可以採用如下結構，即，第一氧化物半導體層的側面從第二氧化物半導體層的側面突出且第三氧化物半導體層與第一氧化物半導體層的上表面的一部分接觸的結構。
另外，在上述半導體裝置的任一個中，較佳的是，氧化物半導體疊層中的不與閘極電極層重疊的區域包含摻雜劑。當採用這種結構時，氧化物半導體疊層具有隔著閘極絕緣膜重疊於閘極電極層的通道形成區域，並具有如下一對低電阻區域，該一對低電阻區域在通道長度方向上夾著上述通道形成區域。
藉由形成包括在通道長度方向上夾著通道形成區域的低電阻區域的氧化物半導體層，使該電晶體的導通特性 (例如，導通電流及場效應遷移率)高，從而可以實現高速工作、高速回應。另外，因為低電阻區域自對準地形成並不與閘極電極層重疊，所以可以減少寄生電容。藉由減少寄生電容，可以降低整個半導體裝置的耗電量。
較佳的是，低電阻區域中的摻雜劑的濃度為5×1018/cm3以上且1×1022/cm3以下。
另外，雖然根據源極電極層及汲極電極層的厚度或摻雜劑的引入條件，但是也可以將上述摻雜劑穿過源極電極層或汲極電極層添加到氧化物半導體疊層。因為不對通道形成區域添加摻雜劑是重要的，所以將源極電極層及汲極電極層的厚度設定為比閘極電極層的厚度薄的厚度。
另外，在上述半導體裝置的任一個中，較佳的是，還具有：設置在閘極電極層上並具有到達源極電極層或汲極電極層的接觸孔的層間絕緣膜；以及設置在層間絕緣膜上並藉由接觸孔分別連接到源極電極層或汲極電極層的佈線層。
藉由本發明的一個實施例可以提高電晶體的導通特性(例如，導通電流、場效應遷移率)。
另外，藉由本發明的一個實施例可以實現常截止的電晶體。另外，即使在電晶體是常導通電晶體的情況下，也可以使電晶體的臨界值接近於0。
101‧‧‧氧化物半導體層
102‧‧‧氧化物半導體層
103‧‧‧氧化物半導體層
111‧‧‧氧過剩區域
112‧‧‧氧過剩區域
113‧‧‧氧過剩區域
121a‧‧‧第一低電阻區域
121b‧‧‧第一低電阻區域
121c‧‧‧通道形成區域
121d‧‧‧第一區域
121e‧‧‧第一區域
122a‧‧‧第二低電阻區域
122b‧‧‧第二低電阻區域
122c‧‧‧通道形成區域
122d‧‧‧第二區域
122e‧‧‧第二區域
123a‧‧‧第三低電阻區域
123b‧‧‧第三低電阻區域
123c‧‧‧通道形成區域
123d‧‧‧第三區域
123e‧‧‧第三區域
131d‧‧‧第一區域
131e‧‧‧第一區域
132d‧‧‧第二區域
132e‧‧‧第二區域
133d‧‧‧第三區域
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體疊層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
405c‧‧‧源極電極層
405d‧‧‧汲極電極層
407‧‧‧絕緣膜
421‧‧‧摻雜劑
431‧‧‧氧
436‧‧‧氧化物絕緣膜
442‧‧‧閘極絕緣膜
465a‧‧‧佈線層
465b‧‧‧佈線層
510‧‧‧電晶體
520‧‧‧電晶體
530‧‧‧電晶體
540‧‧‧電晶體
550‧‧‧電晶體
560‧‧‧電晶體
570‧‧‧電晶體
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
632‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
1000‧‧‧石英基板
1001‧‧‧第一IGZO膜
1002‧‧‧In-Sn-Zn類氧化物膜
1003‧‧‧第二IGZO膜
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4023‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4040‧‧‧電晶體
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9500‧‧‧行動電話機
9501‧‧‧外殼
9502‧‧‧顯示部
9503‧‧‧操作按鈕
9504‧‧‧外部連接埠
9505‧‧‧揚聲器
9506‧‧‧麥克風
在圖式中： 圖1A至圖1D是說明本發明的一個實施例的半導體裝置的平面圖、剖面圖及能帶圖；圖2A至圖2D是說明本發明的一個實施例的半導體裝置的製造方法的圖；圖3是說明本發明的一個實施例的半導體裝置的剖面圖；圖4A至圖4E是說明本發明的一個實施例的半導體裝置的剖面圖；圖5A至圖5C是說明本發明的一個實施例的半導體裝置的圖；圖6A及圖6B是說明本發明的一個實施例的半導體裝置的圖；圖7A及圖7B是說明本發明的一個實施例的半導體裝置的圖；圖8A至圖8D是示出電子裝置的圖；圖9是示出電離電位(ionization potential)的圖；圖10是能帶圖；以及圖11A及圖11B是樣本的TEM照片及其示意圖。
下面，參照圖式對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式及詳細內容可以被變換為各種各樣的形式。因此，本發明不應 該被解釋為僅限定於以下所示的實施例的記載內容中。
注意，在以下說明的本發明的結構中，在不同的圖式之間共同使用同一元件符號來表示相同部分或具有相同功能的部分，而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，在本說明書所說明的各圖式中的各元件的大小、膜的厚度或區域有時為了清晰可見而被誇大。因此，比例不一定受限於圖式中的比例。
注意，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。另外，本說明書等中的序數詞並不表示特定本發明的固有名稱。
實施例1
在本實施例中，參照圖1A至圖3對半導體裝置及半導體裝置的製造方法的一個實施例進行說明。在本實施例中示出作為半導體裝置的一個例子的具有氧化物半導體疊層的電晶體。
圖1A、圖1B及圖1C所示的電晶體510是頂閘極結構的電晶體的一個例子。圖1A是俯視圖，在圖1A中的虛線XY處進行切斷而成的剖面相當於圖1B，並且在圖1A中的虛線VW處進行切斷而成的剖面相當於圖1C。另外，在圖1B及圖1C中，以虛線示意性地示出包括在氧 化物半導體疊層403中的各氧化物半導體層之間的介面。根據氧化物半導體層的材料或成膜條件，各氧化物半導體層之間的介面有時不明確。另外，當介面不明確時，也有時形成可以稱為多個不同氧化物半導體層的混合區域或混合層的部分。
如作為通道長度方向上的剖面圖的圖1B所示，電晶體510在設置有氧化物絕緣膜436的具有絕緣表面的基板400上具有：包括第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層的氧化物半導體疊層403；源極電極層405a；汲極電極層405b；閘極絕緣膜402；以及閘極電極層401。在電晶體510中，第一氧化物半導體層在氧化物絕緣膜436上且與其接觸地形成，並且第二氧化物半導體層形成在第一氧化物半導體層上。另外，在電晶體510中，氧化物半導體疊層具有第三氧化物半導體層，並且第三氧化物半導體層以覆蓋第一氧化物半導體層的側面及第二氧化物半導體層的側面的方式設置。另外，第三氧化物半導體層的邊緣部與氧化物絕緣膜接觸。
在氧化物半導體疊層403中，隔著閘極絕緣膜402重疊於閘極電極層401的通道形成區域包括三個層，即層疊有第一通道形成區域121c、第二通道形成區域122c及第三通道形成區域123c。
另外，設置在通道長度方向上夾著第一通道形成區域121c的第一低電阻區域121a、121b。另外，具有在通道長度方向上夾著第二通道形成區域122c的第二低電阻區 域122a、122b。另外，具有在通道長度方向上夾著第三通道形成區域123c的第三低電阻區域123a、123b。
另外，具有與源極電極層405a或汲極電極層405b重疊的第一區域121d、121e、第二區域122d、122e、第三區域123d、123e。
在圖1A至圖1D所示的電晶體510中，氧化物半導體疊層403依次層疊有：包括第一低電阻區域121a、121b、第一通道形成區域121c及第一區域121d、121e的第一氧化物半導體層；包括第二低電阻區域122a、122b、第二通道形成區域122e及第二區域122d、122e的第二氧化物半導體層；以及包括第三低電阻區域123a、123b、第三通道形成區域123c及第三區域123d、123e的第三氧化物半導體層。
另外，在電晶體510中，第二氧化物半導體層的能隙比第一氧化物半導體層的能隙小，並且第三氧化物半導體層的能隙比第二氧化物半導體層的能隙大。另外，較佳的是，第一氧化物半導體層的能隙與第三氧化物半導體層的能隙相等。
圖1B是通道長度方向上的剖面圖，並且較佳的是，第二氧化物半導體層的端部，即第二區域122d、122e的側面被第三氧化物半導體層的端部，即第三區域123d、123e覆蓋。藉由採用上述結構，可以減少產生在電晶體的源極電極層405a和汲極電極層405b之間的洩漏電流(寄生通道)。
圖1C是通道寬度方向上的剖面圖，並且與圖1B同樣，較佳的是，第二氧化物半導體層的端部，即第二區域122c的側面被第三氧化物半導體層的端部，即第三區域123c覆蓋。
另外，圖1D是示出圖1B中的厚度方向(D-D’間)上的能帶圖。在本實施例中，以實現圖1D所示的能帶圖的方式選擇第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層的材料。但是，因為當形成有埋入通道時能夠得到充分效果，所以不需要必須限定於如圖1D所示的能帶圖那樣的傳導帶和價電子帶的兩者都具有凹部的能帶圖。例如，也可以採用能夠得到只有傳導帶具有凹部的能帶圖的結構。
圖2A、圖2B、圖2C及圖2D示出電晶體的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成氧化物絕緣膜436、第一氧化物半導體層101、第二氧化物半導體層102。
對可以用於具有絕緣表面的基板400的基板沒有大限制，但是該基板需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，也可以採用矽或碳化矽等單晶半導體基板、多晶半導體基板、矽鍺等化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板 用作基板400。
此外，也可以使用撓性基板作為基板400來製造半導體裝置。當製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包括氧化物半導體疊層的電晶體，又可以在其他製造基板上形成包括氧化物半導體疊層的電晶體並然後從製造基板將其剝離、轉置到撓性基板上。另外，為了從製造基板將其剝離、轉置到撓性基板上，較佳的是，在製造基板與包括氧化物半導體疊層的電晶體之間設置剝離層。
氧化物絕緣膜436可以藉由電漿CVD法或濺射法等並使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵、氮氧化矽、氮氧化鋁或這些材料的混合材料來形成。氧化物絕緣膜436可以是單層或疊層。在本實施例中，作為氧化物絕緣膜436使用利用濺射法形成的氧化矽膜。
在電晶體510中，因為氧化物絕緣膜436與氧化物半導體疊層的最下層及最上層接觸，所以較佳的是，在氧化物絕緣膜436中(塊(bulk)中)至少存在超過化學計量成分比的含量的氧。例如，當作為氧化物絕緣膜436使用氧化矽膜時，滿足SiO2+α(注意，α>0)。藉由使用這種氧化物絕緣膜436，可以向形成在其上方的氧化物半導體疊層供應氧，從而可以實現良好特性。藉由向氧化物半導體疊層供應氧，可以填補膜中的氧缺損。
在氧化物絕緣膜436上形成氧化物半導體疊層的製程 中，為了在第一氧化物半導體層101及第二氧化物半導體層102中儘量不包含氫或水，較佳的是，作為形成第一氧化物半導體層101及第二氧化物半導體層102的預處理，在濺射裝置的預熱室內對形成有氧化物絕緣膜436的基板進行預熱，來使吸附到基板及氧化物絕緣膜436的氫、水分等雜質脫離並進行排氣。另外，較佳的是，設置在預熱室中的排氣單元為低溫泵。
較佳的是，用於氧化物半導體疊層的氧化物半導體至少包含銦(In)或鋅(Zn)。尤其是，較佳的是，包含In和Zn。此外，除了上述元素以外，較佳的是，還具有鎵(Ga)作為穩定劑(stabilizer)，該穩定劑用來減小上述使用氧化物的電晶體的電特性的不均勻。此外，較佳的是，作為穩定劑具有錫(Sn)。另外，較佳的是，作為穩定劑具有鉿(Hf)。此外，較佳的是，作為穩定劑具有鋁(Al)。
此外，作為其他穩定劑，也可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧 化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
氧化物半導體既可以為單晶又可以為非單晶。在後一種的情況下，可以為非晶或多晶。另外，既可以為在非晶中包括具有結晶性的部分的結構又可以為非非晶。注意，因為即使為相同材料，根據單晶或非單晶而能隙有時產生變化，所以適當地選擇結晶狀態是重要的。以實現圖1D所示的能帶圖的方式選擇第一氧化物半導體層101、第二氧化物半導體層102的材料。
另外，作為氧化物半導體疊層，可以使用包括結晶並具有結晶性的氧化物半導體膜(結晶氧化物半導體膜)。結晶氧化物半導體膜中的結晶狀態既可以為結晶軸的方向沒有秩序的狀態又可以為具有固定的配向性的狀態。
例如，作為結晶氧化物半導體膜，可以使用如下氧化 物半導體膜，即，包括具有與表面大致垂直的c軸的結晶的氧化物半導體膜。
包括具有與表面大致垂直的c軸的結晶的氧化物半導體膜為不是單晶結構也不是非晶結構的結構，而是具有c軸配向的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5° 以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區域中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
將第一氧化物半導體層101及第二氧化物半導體層102的厚度設定為5nm以上且100nm以下(較佳地為5nm以上且30nm以下)，並且可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。另外，還可以使用如下裝置形成第一氧化 物半導體層101及第二氧化物半導體層102，該裝置是：在與濺射靶材表面大致垂直地設置有多個基板表面的狀態下進行成膜的濺射裝置，即所謂的CP濺射裝置(Columnar Plasma Sputtering system：柱形電漿濺射系統)。
此外，較佳的是，以包含多量的氧的條件(例如，在氧100%的氛圍下利用濺射法進行成膜等)下形成第一氧化物半導體層101及第二氧化物半導體層102，來使第一氧化物半導體層101及第二氧化物半導體層102為包含多量的氧(較佳的是，包括氧含量超過氧化物半導體處於結晶狀態時的化學計量成分比的區域)的膜。
另外，在本實施例中，作為用於藉由濺射法形成第一氧化物半導體層101的靶材，例如使用成分比為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的金屬氧化物靶材，從而形成In-Ga-Zn類氧化物膜。此外，不侷限於上述靶材的材料和組成，例如也可以使用成分比為In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的金屬氧化物靶材。
較佳的是，作為在形成第一氧化物半導體層101及第二氧化物半導體層102時使用的濺射氣體，使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
另外，較佳的是，以不暴露於大氣的方式連續形成氧化物絕緣膜436和氧化物半導體疊層。藉由以不暴露於大氣的方式連續形成氧化物絕緣膜436和氧化物半導體疊層，可以防止氫或水分等雜質附著於氧化物絕緣膜436的 表面。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，應用如下條件較佳。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳地為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳地為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳地為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合比率可以根據所製造的濺射靶材適當地改變。
在本實施例中，如圖2A所示，藉由第一光微影製程將所形成的氧化物半導體疊層加工為島狀的第一氧化物半導體層101及島狀的第二氧化物半導體層102。另外，也可以藉由噴墨法形成用來形成島狀的第一氧化物半導體層101及島狀的第二氧化物半導體層102的光阻掩罩。在藉由噴墨法形成光阻掩罩時不需要光掩模，由此可以縮減製造成本。
另外，氧化物半導體疊層的蝕刻可以為乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO07N(由日本關東化學株式會社製造)。
接著，形成覆蓋島狀的第一氧化物半導體層101及島狀的第二氧化物半導體層102的第三氧化物半導體層103。由此，形成氧化物半導體疊層403。第三氧化物半導體層103使用與第一氧化物半導體層101相同的靶材形 成。第三氧化物半導體層103的成膜條件與第一氧化物半導體層101相同，因此，在此省略說明。另外，藉由第二光微影製程形成與第二氧化物半導體層102重疊且上表面形狀比第二氧化物半導體層102的平面面積寬的第三氧化物半導體層103。
接著，也可以對氧化物半導體疊層403進行用於去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下或低於基板的應變點的溫度。加熱處理可以在減壓下或氮氛圍下等進行。例如，將基板放在加熱處理裝置之一的電爐中，並且在氮氛圍下以450℃的溫度對氧化物半導體疊層403進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，也可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射對處理目標進行加熱的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，即氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，即燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal，即快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈所發出的光(電磁波)的輻射對處理目標進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用如氬等的稀有氣體或氮等即使進行加熱處理也不與處理目標起反應的惰性氣體。
例如，作為加熱處理可以進行GRTA，其中將基板放在加熱到650℃至700℃的高溫的惰性氣體中，加熱幾分鐘，然後將基板從惰性氣體中取出。
另外，較佳的是，在加熱處理中，氮或諸如氦、氖、氬等的稀有氣體不包含水、氫等。或者，較佳的是，將引入到加熱處理裝置中的氮或諸如氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體疊層403之後，在維持加熱溫度或從該加熱溫度進行緩冷的狀態下，對相同的爐中引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥氣體(使用CRDS(cavity ring-down laser spectroscopy：空腔衰蕩光譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。氧氣體或二氮化氧氣體不包含水、氫等較佳。或者，較佳的是，將引入到加熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，較佳地設定為7N以上(即，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體的作用供應當進行在脫水化或脫氫化處理中的雜質的排除製程時同時減少的構成氧化物半導體的主要成分材料之一的氧，可以使氧化物半導體疊層403高純度化及電性 i型(本徵)化。
接著，在氧化物半導體疊層403上形成成為源極電極層和汲極電極層(包括由與它們相同的層形成的佈線)的導電膜。作為該導電膜，使用能夠承受後面進行的加熱處理的材料。作為用於源極電極層和汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，用於源極電極層及汲極電極層的導電膜也可以使用導電金屬氧化物來形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2)、氧化銦氧化鋅(In2O3-ZnO)或者在這些金屬氧化物材料中包含氧化矽的材料。
藉由第三光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b，然後去除光阻掩罩。圖2B是此時的剖面圖。在本實施例中，作為源極電極層405a及汲極電極層405b形成厚度為10nm的鎢膜。像這樣，當源極電極層405a及汲極電極層405b的厚度為薄時，除了有形成在其上的閘極絕緣膜402的覆蓋性優良的優點以外，可以將摻雜劑穿過源極電極層405a及汲極電極層405b引入到對源極電極層 405a及汲極電極層405b下方的氧化物半導體疊層403。
接著，形成覆蓋氧化物半導體疊層403、源極電極層405a及汲極電極層405b的閘極絕緣膜402。
將閘極絕緣膜402的厚度設定為1nm以上且20nm以下，並可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。另外，也可以使用在與濺射靶材表面大致垂直地設置有多個基板表面的狀態下進行成膜的濺射裝置，即所謂的CP濺射裝置形成閘極絕緣膜402。
閘極絕緣膜402可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。
此外，藉由作為閘極絕緣膜402的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0,y>0))、添加了氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。而且，閘極絕緣膜402既可以是單層結構，又可以是疊層結構。
接著，如圖2C所示，以源極電極層405a及汲極電極層405b為掩模對氧化物半導體疊層403引入氧431。引入氧(至少包括氧自由基、氧原子、氧離子中的任一種)至少向第三氧化物半導體層中供應氧。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等。
由於對氧化物半導體疊層403引入氧，所以在氧化物 半導體疊層403中，不與源極電極層405a或汲極電極層405b重疊的區域的氧濃度比與源極電極層405a或汲極電極層405b重疊的區域的氧濃度高。較佳的是，藉由氧的引入處理使與源極電極層405a或汲極電極層405b不重疊的區域的氧含量超過其化學計量成分比。例如，較佳的是，使氧化物半導體疊層403中的藉由氧引入處理被引入氧的區域中的氧濃度峰值為1×1018/cm3以上且5×1021/cm3以下。
在本實施例中，藉由引入氧431自對準地形成氧含量超過化學計量成分比的區域(氧過剩區域)，即第一氧過剩區域111、第二氧過剩區域112及第三氧過剩區域113。但是，氧431只要包含在第三氧化物半導體層103與閘極絕緣膜402的介面中即可。因此，在第一氧化物半導體層101及第二氧化物半導體層102中，根據氧431的引入深度，與源極電極層405a或汲極電極層405b重疊的區域的氧濃度有時與其他區域的氧濃度相等。適當地設定加速電壓、劑量等注入條件或所穿過的閘極絕緣膜402的厚度來控制對氧化物半導體疊層403引入氧的深度，即可。
另外，引入氧431的時機不侷限於形成閘極絕緣膜402之後。但是，當穿過層疊在氧化物半導體疊層403上的膜引入氧時，更容易控制引入氧的深度(引入區域)，而有可以高效地對氧化物半導體疊層403注入氧的優點。
另外，在進行引入氧431的處理之後，也可以進行加 熱處理。較佳的是，在氧氛圍下以250℃以上且700℃以下，較佳地為300℃以上且450℃以下的溫度進行加熱處理。另外，也可以在氮氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
當作為氧化物半導體疊層的至少一層採用結晶氧化物半導體膜時，有時引入氧431使其一部分非晶化。在此情況下，藉由在引入氧431之後進行加熱處理，可以恢復氧化物半導體疊層的結晶性。
另外，藉由在氧化物半導體疊層403中形成氧過剩區域，可以立即填補氧缺損，從而可以降低氧化物半導體疊層403中的電荷捕捉中心。在氧化物半導體疊層403中，在氧脫離的部分中存在氧缺損，並且因該氧缺損而產生導致電晶體的電特性變動的施體能階。藉由引入氧，可以填補膜中的氧缺損。因此，藉由將這種氧化物半導體疊層用於電晶體，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻、臨界電壓的漂移△Vth。另外，也可以使臨界電壓向正方向漂移來實現電晶體的常關閉化。
接著，藉由電漿CVD法或濺射法等在閘極絕緣膜402上形成閘極電極層401。閘極電極層401可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料形成。此外，作為閘極電極層401，也可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401既可以是單層結構，又可以是疊層結構。
另外，閘極電極層401的材料也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，作為與閘極絕緣膜402接觸的閘極電極層401中的一層，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn類氧化物膜、包含氮的In-Sn類氧化物膜、包含氮的In-Ga類氧化物膜、包含氮的In-Zn類氧化物膜、包含氮的Sn類氧化物膜、包含氮的In類氧化物膜、金屬氮化膜(InN、SnN等)。這些膜具有5eV，較佳地具有5.5eV以上的功函數，而當將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常截止的切換元件。
接著，較佳的是，進行選擇性地引入摻雜劑421的處理。藉由該處理，以閘極電極層401為掩模並穿過閘極絕緣膜402引入摻雜劑421來形成第一低電阻區域121a、121b、第二低電阻區域122a、122b、第三低電阻區域123a、123b。利用該處理，在通道長度方向上夾著第一通道形成區域121c自對準地形成第一低電阻區域121a、121b。另外，在通道長度方向上夾著第二通道形成區域122c自對準地形成第二低電阻區域122a、122b。另外，在通道長度方向上夾著第三通道形成區域123c自對準地形成第三低電阻區域123a、123b。
在本實施例的電晶體510中，第一低電阻區域121a、121b、第二低電阻區域122a、122b、第三低電阻區域123a、123b成為包含摻雜劑和過剩的氧的區域。
再者，藉由該處理，將摻雜劑421穿過閘極絕緣膜402、源極電極層405a及汲極電極層405b選擇性地引入到氧化物半導體疊層403(至少引入到第三氧化物半導體層103)，從而形成第一區域121d、121e、第二區域122d、122e及第三區域123d、123e(參照圖2D)。藉由對源極電極層405a及汲極電極層405b的下方也引入摻雜劑421，可以實現第一區域121d、121e、第二區域122d、122e及第三區域123d、123e的低電阻化。
藉由引入摻雜劑421形成包括在通道長度方向上夾著通道形成區域的低電阻區域的氧化物半導體疊層403，可以提高電晶體510的導通特性，從而可以實現能夠進行高速工作、高速回應的電晶體。另外，因為低電阻區域自對準地形成而不與閘極電極層重疊，所以可以減少寄生電容。藉由減少寄生電容，可以降低半導體裝置的整體的耗電量。
另外，在本實施例中，因為作為源極電極層405a及汲極電極層405b採用薄膜，所以對源極電極層405a及汲極電極層405b下的氧化物半導體疊層403也引入摻雜劑421。根據源極電極層405a及汲極電極層405b的厚度或摻雜劑421的引入條件，也可以形成源極電極層405a及汲極電極層405b下的氧化物半導體疊層不被引入摻雜劑 421的結構。
適當地設定加速電壓、劑量等注入條件或所穿過的閘極絕緣膜402的厚度來控制摻雜劑421的引入處理，即可。例如，當使用硼並藉由離子植入法注入硼離子時，將劑量設定為1×1013離子/cm2以上且5×1016離子/cm2以下，即可。
較佳的是，第一低電阻區域121a、121b、第二低電阻區域122a、122b、第三低電阻區域123a、123b中的摻雜劑421的濃度為5×1018/cm3以上且1×1022/cm3以下。
也可以一邊加熱基板400一邊引入摻雜劑。
另外，可以對第一低電阻區域121a、121b、第二低電阻區域122a、122b、第三低電阻區域123a、123b進行多次引入摻雜劑421的處理，並且也可以使用多種摻雜劑。
另外，在引入摻雜劑421之後，也可以進行加熱處理。較佳的是，在氧氛圍下以300℃以上且700℃以下，較佳地為300℃以上且450℃以下的溫度進行1小時的加熱處理。另外，也可以在氮氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
當作為氧化物半導體疊層的至少一層採用結晶氧化物半導體膜時，有時引入摻雜劑421來使其一部分非晶化。在此情況下，藉由在引入摻雜劑421之後進行加熱處理，可以恢復氧化物半導體疊層的結晶性。
在本實施例中，作為摻雜劑使用硼。因此，第一低電 阻區域121a、121b、第二低電阻區域122a、122b、第三低電阻區域123a、123b包含硼和過剩的氧。
藉由上述製程形成本實施例的電晶體510。
另外，也可以以覆蓋電晶體的方式形成絕緣膜407(參照圖1B及圖1C)。
絕緣膜407除了氧化矽膜以外，典型地可以使用氧化鋁膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜。例如，作為絕緣膜407可以使用氧化矽膜和氧化鋁膜的疊層。
可用於絕緣膜407的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
另外，作為絕緣膜407也可以使用平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由這些材料形成的絕緣膜形成平坦化絕緣膜。
接著，在絕緣膜407中形成到達源極電極層405a、汲極電極層405b的開口，在開口中形成與源極電極層405a、汲極電極層405b電連接的佈線層。使用該佈線層可以與其他電晶體電連接，從而可以構成各種電路。
注意，本實施例所示的電晶體的技術本質為：包括層疊有能隙不同的氧化物半導體的氧化物半導體層；並且該 氧化物半導體疊層包括含有超過化學計量成分比的氧的區域。因此，不需要必須對氧化物半導體疊層403引入雜質。例如，在圖2A至圖2D所示的製造製程中，藉由在形成閘極電極層401之後在閘極絕緣膜402及閘極電極層401上形成絕緣膜407而不引入雜質，可以形成圖3所示的電晶體520。
圖3所示的電晶體520在設置有氧化物絕緣膜436的具有絕緣表面的基板400上具有：包括第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層的氧化物半導體疊層403；源極電極層405a；汲極電極層405b；閘極絕緣膜402；以及夾著閘極絕緣膜402重疊於氧化物半導體疊層403的閘極電極層401。
在電晶體520中，氧化物半導體疊層403包括：以源極電極層405a或汲極電極層405b為掩模自對準地形成的第一氧過剩區域111、第二氧過剩區域112及第三氧過剩區域113；以及與源極電極層405a或汲極電極層405b重疊的第一區域131d、131e、第二區域132d、132e及第三區域133d、133e。
不與源極電極層405a或汲極電極層405b重疊的區域(第一氧過剩區域111、第二氧過剩區域112及第三氧過剩區域113)的氧濃度比與源極電極層405a或汲極電極層405b重疊的區域(第一區域131d、131e、第二區域132d、132e及第三區域133d、133e)的氧濃度高，但是兩者的區域中構成元素彼此相同。
用於電晶體510或電晶體520的高純度化了且填補了氧缺損的氧化物半導體疊層403充分被去除了氫、水等雜質，而氧化物半導體疊層403中的氫濃度為5×1019/cm3以下，較佳地為5×1018/cm3以下。此外，氧化物半導體疊層403中的氫濃度使用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)而測量。
在使用本實施例製造的使用高純度化了並包含填補氧缺損的過剩的氧的氧化物半導體疊層403的電晶體中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托介安培)為1×10-21A)以下，較佳地降低到10zA/μm以下，更佳地降低到1zA/μm以下，進一步佳地降低到100yA/μm以下的水準。
另外，在本實施例所示的電晶體510和電晶體520中，以覆蓋第一氧化物半導體層的側面及第二氧化物半導體層的側面的方式形成有第三氧化物半導體層。藉由採用這種結構，可以抑制在第二氧化物半導體層中氧缺損增加，從而可以使電晶體的臨界電壓接近於0。再者，藉由使第二氧化物半導體層成為埋入通道，減少載子的散亂，從而可以實現高場效應遷移率。
另外，藉由採用在能隙大的第一氧化物半導體層和第三氧化物半導體層之間夾著能隙小的第二氧化物半導體層的結構，可以得到進一步減少電晶體的截止電流(洩漏電流)的效果。
藉由使用如上所述得到的電特性高的電晶體，可以提供高性能及高可靠性的半導體裝置。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例2
在本實施例中，圖4A至圖4E示出改變實施例1的製程的一部分得到的電晶體的一個例子。本實施例只有一部分與實施例1不同，所以為了簡化起見使用相同符號進行說明，而在此省略相同部分的詳細說明。
圖4A所示的電晶體530是當將第一氧化物半導體層及第二氧化物半導體層加工為島狀時使用相同的掩模(或者，以藉由加工形成的島狀的第一氧化物半導體層及第二氧化物半導體層為掩模)進行蝕刻來將氧化物絕緣膜436的一部分減薄的結構。在電晶體530中，氧化物絕緣膜436的與島狀的第一氧化物半導體層及第二氧化物半導體層重疊的區域的厚度比絕緣膜436的其他區域(不重疊的區域)的厚度厚。當將第一氧化物半導體層及第二氧化物半導體層加工為島狀時，藉由進行蝕刻到氧化物絕緣膜436的一部分，可以去除第一氧化物半導體層的殘渣等蝕刻殘渣，從而可以減少洩漏電流的產生。
另外，圖4B所示的電晶體540是藉由三次的光微影製程形成氧化物半導體疊層403的結構。包括在電晶體540中的氧化物半導體疊層403藉由如下步驟形成，即在 形成第一氧化物半導體層之後，使用第一掩模形成島狀的第一氧化物半導體層，在島狀的第一氧化物半導體層上形成第二氧化物半導體層，然後使用第二掩模形成島狀的第二氧化物半導體層，在島狀的第一及第二氧化物半導體層上形成第三氧化物半導體層，然後使用第三掩模將該第三氧化物半導體層加工為島狀。
另外，電晶體540是如下結構的例子，即第一氧化物半導體層的側面從第二氧化物半導體層的側面突出，並且第三氧化物半導體層與第一氧化物半導體層的上表面的一部分接觸。相當於第三氧化物半導體層的端部的第三區域123d、123e分別與相當於第一氧化物半導體層的端部的第一區域121d、121e接觸並重疊。
另外，圖4C所示的電晶體550是如下結構的例子，即作為源極電極層採用源極電極層405c和源極電極層405a的疊層結構且作為汲極電極層採用汲極電極層405d和汲極電極層405b的疊層結構，並且形成到達作為下層的源極電極層405c和汲極電極層405d的佈線層465a、佈線層465b。有時因用於在絕緣膜407中形成接觸孔的蝕刻製程而源極電極層405a和汲極電極層405b的一部分被過蝕刻而被去除。在電晶體550中，也可以作為源極電極層及汲極電極層採用疊層結構，並將下層的導電層用作蝕刻停止層。
在本實施例所示的電晶體550中，作為下層的源極電極層405c及汲極電極層405d使用鎢膜或氮化鉭膜，並且 作為厚度比下層厚的上層的源極電極層405a及汲極電極層405b使用銅膜或鋁膜。藉由將圖4C中的源極電極層405a及汲極電極層405b的厚度設定為5nm以上且15nm以下，可以使形成在其上的閘極絕緣膜402的覆蓋性良好。另外，在本實施例中，藉由作為佈線層465a、佈線層465b採用氮化鉭膜和銅膜的疊層或氮化鉭膜和鎢膜的疊層，可以降低接觸電阻。
另外，圖4D所示的電晶體560是如下結構，即第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層使用相同的掩模藉由一次的光微影製程形成，從而形成氧化物半導體疊層403。在包括於電晶體560中的氧化物半導體疊層403中，第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層是端部一致的相同形狀的氧化物半導體層。換言之，在氧化物半導體疊層403中，第一氧化物半導體層及第二氧化物半導體層的側面(端部)露出。
藉由一次的光微影製程形成氧化物半導體疊層403，可以縮減製程數，從而可以降低半導體裝置的製造成本。另外，在電晶體560中，藉由在第三氧化物半導體層上以只接觸於第三氧化物半導體層的上表面或第三氧化物半導體層的上表面及側面的方式設置源極電極層405a及汲極電極層405b，可以形成源極電極層405a及汲極電極層405b不與第二氧化物半導體層的側面接觸的結構。藉由採用這種結構，可以抑制在電晶體的源極電極層和汲極電 極層之間產生洩漏電流(寄生通道)，所以是較佳的。
氧化物半導體疊層403不需要必須採用三層結構。例如，圖4E所示的電晶體570包括由第一氧化物半導體層及第二氧化物半導體層構成的兩層結構的氧化物半導體疊層403。在電晶體570中，藉由使第二氧化物半導體層與第一氧化物半導體層重疊並使其面積大於第一氧化物半導體層的面積，可以形成覆蓋第一氧化物半導體層的結構。藉由採用這種結構，可以抑制在第一氧化物半導體層中氧缺損增加，從而可以使電晶體的臨界電壓接近於0。另外，在電晶體570中，藉由作為氧化物絕緣膜436採用包括氧化鋁膜的結構，可以防止氧脫離到與第一氧化物半導體層接觸的絕緣膜，所以是較佳的。
在圖4E所示的電晶體570中，可以採用接觸於第二氧化物半導體層上地形成的源極電極層405a或汲極電極層405b不與第一氧化物半導體層的側面接觸的結構，因此可以抑制在源極電極層405a和汲極電極層405b之間產生洩漏電流(寄生通道)，所以是較佳的。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例3
藉由使用實施例1或實施例2所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一 體地形成在相同的基板上，可以形成面板上系統(system-on-panel)。
在圖5A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，使用第二基板4006進行密封。在圖5A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供給。
在圖5B和圖5C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖5B和圖5C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖5B和圖5C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，雖然圖5B和圖5C示出另行形成信號線驅動 電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖5A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖5B是藉由COG方法安裝信號線驅動電路4003的例子，而圖5C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件處於密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，並且可以應用實施例1或實施例2所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元 件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
參照圖5A至圖6B對半導體裝置的一種方式進行說明。圖6A及圖6B相當於沿著圖5B的線M-N的剖面圖。
如圖6A和圖6B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4040、電晶體4010、電晶體4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖6A中例示像素部4002所包括的電晶體4040、掃描線驅動電路4004所包括的電晶體4011。另外，在圖6B中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。在圖6A中，在電晶體4040、電晶體4011上設置有絕緣膜4020，在圖6B中，在電晶體4010、4011上設置有絕緣膜4020及絕緣膜4021。另外，絕緣膜4023是 用作基底膜的絕緣膜。
作為掃描線驅動電路4004所包括的電晶體4011，可以使用實施例1或實施例2所示的具有埋入通道的電晶體。在具有埋入通道的電晶體中，導通特性(例如，導通電流及場效應遷移率)高，因此能夠實現掃描線驅動電路4004的高速工作、高速回應。在本實施例中，示出使用具有與實施例1所示的電晶體相同的結構的電晶體的例子。
設置在像素部4002中的電晶體4010、4040電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
另外，包括在像素部4002中的電晶體4040並不需要埋入通道，因此設置將單層的氧化物半導體層用作通道形成區的電晶體4040。該電晶體4040可以藉由與形成電晶體4011的製程相同的製程形成，而不需要增加製程數。該電晶體4040的氧化物半導體層可以藉由與電晶體4011的第三氧化物半導體層相同的製程形成。當不採用大型顯示裝置時，並不需要提高電晶體4040的導通特性。在電晶體4040中，藉由作為氧化物半導體層採用單層，可以使截止電流值比電晶體4011的截止電流值低，從而可以實現低耗電量的顯示裝置。
圖6A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。 另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，元件符號4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的膜厚(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，作為液晶層4008也可以使用不使用配向膜的呈現藍相的液晶組成物。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用將液晶和手性試劑混合的液晶組成物呈現。另外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，因此視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的 液晶顯示裝置的故障、破損。因此，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳地為1×1011Ω．cm以上，更佳地為1×1012Ω．cm以上。另外，本說明書中的固有電阻值為在20℃下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用本說明書所公開的具有氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳地為1/5以下的電容大小的儲存電容器，就足夠了。
在本說明書所公開的使用氧化物半導體膜的電晶體4040可以抑制截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。
此外，因為本說明書所公開的使用氧化物半導體膜的電晶體4011可以得到較高的場效應遷移率，所以可以進行掃描線驅動電路4004的高速驅動。根據本實施例，可以在同一基板上形成像素部的開關電晶體及用於驅動電路 部的驅動電晶體。也就是說，因為不需要另行使用利用矽晶片等形成的半導體裝置作為驅動電路，所以可以縮減半導體裝置的部件數。
另外，在像素部中也可以使用具有與電晶體4011相同的氧化物半導體層的疊層的電晶體，並且藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像及大面積的顯示。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方 向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載子(電子及電 洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖6B示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示的結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳的是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513中，也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，為了不使氧、氫、水分、二氧化碳等侵入到發光元件4513，也可以藉由蒸鍍法形成覆蓋發光元件4513的包含有機化合物的層。
此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳的是，使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)、濾色片等光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電 子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在 作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖5A至圖6B中，作為第一基板4001、第二基板4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的晶圓。
在本實施例中，作為絕緣膜4020使用氧化鋁膜。
在氧化物半導體膜上作為絕緣膜4020設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜放出作為構成氧化物半導體的主要成分材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4021，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼 磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
作為對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層4030、第二電極層4031，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
此外，由於電晶體容易被靜電等破壞，所以較佳的是，設置用來保護驅動電路的保護電路。較佳的是，保護電路使用非線性元件構成。
如上所述，藉由應用實施例1或實施例2所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
實施例4
藉由使用實施例1或實施例2所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖7A示出具有影像感測器功能的半導體裝置的一個例子。圖7A是光電感測器的等效電路，而圖7B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
另外，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖7A中，電晶體640和電晶體656可以使用如實施例1或實施例2所示的電晶體，並是使用氧化物半導體疊層的電晶體。在本實施例中，示出使用具有與實施例1所示的電晶體相同的結構的電晶體的例子。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體 640。藉由使用黏合層608，在光電二極體602和電晶體640上設置基板613。
在電晶體640上設置有絕緣膜631、絕緣膜632、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層間絕緣膜633上的電極層641和設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，光電二極體602與電晶體640電連接。
在此，例示一種pin型光電二極體，其中層疊有用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以 使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是，在利用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是，將第一半導體膜606a的膜厚設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，也可以使用矽烷(SiH4)。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳的是，將第二半導體膜606b的膜厚設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。可以在使用離子植入法等引入雜質元素之後進行加熱等來 使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是，將第三半導體膜606c的膜厚設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以使用多晶半導體或微晶半導體(半非晶半導體，Semi Amorphous Semiconductor：SAS)形成，而不使用非晶半導體。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側用作光接收面時，pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層使用具有遮光性的導電膜較佳。另外，也可以將n型半導體膜側用作光接收面。
藉由使用絕緣材料並根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴出法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀法、輥塗法、簾塗法、刮刀塗佈法等，可以形成絕緣膜632、層間絕緣膜633、層間絕緣膜634。
在本實施例中，作為絕緣膜631使用氧化鋁膜。絕緣膜631可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜631設置的氧化鋁膜 具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜放出作為構成氧化物半導體的主要成分材料的氧。
作為絕緣膜632，可以使用無機絕緣材料，即氧化矽層、氧氮化矽層、氧化鋁層、或者氧氮化鋁層等氧化物絕緣膜、氮化矽層、氮氧化矽層、氮化鋁層、或者氮氧化鋁層等氮化物絕緣膜的單層或疊層。
較佳的是，作為層間絕緣膜633、層間絕緣膜634，採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、層間絕緣膜634，例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
如上所述，藉由使用具有埋入通道的氧化物半導體疊層，可以以高精度控制電晶體的電特性，從而可以對電晶體賦予所希望的電特性。因此，藉由使用該電晶體，可以 提供實現高功能、高可靠性或低耗電量等各種目的的半導體裝置。
本實施例可以與其他實施例所示的結構適當地組合而實施。
實施例5
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖8A至圖8D示出上述電子裝置的具體例子。
圖8A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003。使用本發明的一個實施例製造的半導體裝置可以用於顯示部9003，並且利用顯示部9003可以顯示影像。另外，示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
顯示部9003具有觸屏輸入功能，而藉由用手等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，而藉由屏 面操作控制其他家電產品。例如，藉由使用實施例3所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子9000用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小，但是若桌子安裝有顯示部則可以有效地利用房間的空間。
圖8B示出電視機9100的一個例子。在電視機9100中，外殼9101組裝有顯示部9103。使用本發明的一個實施例製造的半導體裝置可以用於顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖8B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
當使用上述實施例所示的具有埋入通道的半導體裝置時，藉由將該半導體裝置用於電視機的顯示部9103來可以製造顯示品質比習知的電視機高的電視機。
圖8C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。該電腦藉由將利用本發明的一個實施例製造的半導體裝置用於顯示部9203來製造。
另外，當使用上述實施例所示的半導體裝置，藉由將該半導體裝置用於電腦的顯示部9203，可以製造顯示品質比習知的顯示部高的顯示部。
圖8D示出行動電話機的一個例子。行動電話機9500除了安裝在外殼9501的顯示部9502之外還具備操作按鈕9503、外部連接埠9504、揚聲器9505、麥克風9506等。行動電話機9500藉由將利用本發明的一個實施例製造的半導體裝置用於顯示部9502來製造。
圖8D所示的行動電話機9500可以用手指等觸摸顯示部9502來進行輸入資訊、進行打電話或製作電子郵件等操作。
顯示部9502的屏面主要有三種模式。第一是以影像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是將顯示模式和輸入模式的兩種模式混合的模式。
例如，在打電話或製作電子郵件的情況下，將顯示部9502設定為以文字輸入為主的輸入模式，來進行在屏面 上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部9502的屏面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機9500的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷行動電話機9500的方向(豎向還是橫向)，從而可以對顯示部9502的屏面顯示進行自動切換。
藉由觸摸顯示部9502或利用外殼9501的操作按鈕9503進行操作，來切換屏面模式。另外，也可以根據顯示在顯示部9502上的影像種類切換屏面模式。例如，當顯示在顯示部上的影像信號為動態影像的資料時，將屏面模式切換成顯示模式，而當顯示在顯示部上的影像信號為文字資料時，將屏面模式切換成輸入模式。
另外，在輸入模式中，當藉由檢測出顯示部9502的光感測器所檢測的信號而得知在一定期間中沒有顯示部9502的觸摸操作輸入時，也可以將屏面模式控制為從輸入模式切換成顯示模式。
另外，還可以將顯示部9502用作影像感測器。例如，藉由用手掌或手指觸摸顯示部9502，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
由於當利用上述實施例所示的半導體裝置時不易產生顯示時的混色、顏色偏移等，所以藉由將該半導體裝置用 於行動電話機的顯示部9502，可以製造顯示品質比習知的行動電話機高的行動電話機。另外，由於利用具有遮光性的間隔物保持一對基板，所以對衝撞或彎曲等外力耐力極強，從而可以將該半導體裝置適用於圖8D所示的行動電話機。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
範例1
在本範例中，藉由如下步驟製造樣本，測定該樣本的電離電位，並且根據其結果計算出能帶圖，上述步驟是：在第一氧化物半導體層上形成能隙比第一氧化物半導體層的能隙小的第二氧化物半導體層；並且在第二氧化物半導體層上形成第三氧化物半導體層。在本說明書中，電離電位值是藉由對能隙加上電子親和力得到的值，並且作為能隙值使用利用橢偏儀(ellipsometer)測定材料的單膜而得到的值。
作為樣本1，在單晶矽基板上層疊形成厚度為5nm的IGZO膜、厚度為5nm的In-Sn-Zn類氧化物膜、厚度為5nm的IGZO膜。各膜的形成條件為；在氧氛圍(氧100%)下以300℃的基板溫度利用濺射法進行成膜。作為靶材使用In：Ga：Zn=1：1：1[原子數比]的氧化物靶材形成IGZO膜。另外，In-Sn-Zn類氧化物膜使用In：Sn：Zn=2：1：3[原子數比]的氧化物靶材。
另外，圖11A是拍攝如下樣本2的剖面得到的TEM照片，上述樣本2在石英基板1000上以相同的成膜條件層疊厚度為5nm的第一IGZO膜1001、厚度為5nm的In-Sn-Zn類氧化物膜1002、厚度為5nm的第二IGZO膜1003而形成。圖11B示出示意圖。在圖11B中，以虛線示意性地表示氧化物半導體層的介面。根據材料或加熱處理，也有時各氧化物半導體層之間的介面不明確。當觀察圖11A所示的樣本2時，確認到In-Sn-Zn類氧化物膜與IGZO膜的介面。另外，在圖11A中，第二IGZO膜1003和In-Sn-Zn類氧化物膜1002包含結晶，並且可以確認它們是具有c軸配向的結晶氧化物半導體膜(CAAC-OS膜)。另外，在圖11A中，第一IGZO膜1001是非晶結構。另外，雖然在圖11A中三層中的兩層為具有結晶結構的氧化物半導體膜，但是不侷限於此。也可以採用只有第二IGZO膜1003具有結晶結構的結構、三層都是結晶結構的結構或三層都是非晶結構的結構。
圖9示出一邊從樣本1的表面進行濺射一邊使用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)測定電離電位的結果。
在圖9中，橫軸表示從樣本表面進行濺射的時間，而縱軸表示電離電位。另外，假設IGZO膜的濺射速率與In-Sn-Zn類氧化物膜的濺射速率相等而表示樣本的邊界。根據該圖9可知，在由IGZO膜夾持的In-Sn-Zn類氧化物膜中電離電位降低。另外，電離電位表示從真空能階到價 電子帶的能量差。
從電離電位值扣除利用橢偏儀測定的能隙來算出傳導帶的能量，而製造該疊層膜的帶結構。但是，IGZO膜和In-Sn-Zn類氧化物膜的能隙分別為3.2eV和2.8eV。圖10示出其結果。可知在圖10中形成有如圖1D所示的能帶圖那樣的埋入通道。
在本實施例中，確認到如下疊層可以用圖10或圖1D所示的能帶圖表示，在該疊層中，作為第一氧化物半導體層及第三氧化物半導體層使用IGZO膜，並且作為電離電位比第一氧化物半導體層及第三氧化物半導體層的電離電位大且能隙比第一氧化物半導體層及第三氧化物半導體層的能隙小的第二氧化物半導體層使用In-Sn-Zn類氧化物膜。對第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層的材料的組合沒有特別的限制。以實現圖10或圖1D所示的能帶圖的方式考慮到實施者所使用的材料的能隙適當地選擇材料並組合即可。例如，也可以採用作為第一氧化物半導體層及第三氧化物半導體層使用IGZO膜並作為第二氧化物半導體層使用IZO膜的疊層。
121c‧‧‧通道形成區域
122c‧‧‧通道形成區域
123c‧‧‧通道形成區域

Claims (5)

  1. 一種半導體裝置，包含：氧化物半導體疊層，其包括第一氧化物半導體層及與該第一氧化物半導體層之頂表面接觸的第二氧化物半導體層；鄰近該氧化物半導體疊層的閘極絕緣膜；以及閘極電極層，其隔著該閘極絕緣膜鄰近該氧化物半導體疊層，其中該第一氧化物半導體層含有銦和鋅，其中該第二氧化物半導體層含有銦、鎵和鋅，以及其中該第二氧化物半導體層比該第一氧化物半導體層含有更多的鎵。
  2. 一種半導體裝置，包含：氧化物半導體疊層，其包括第一氧化物半導體層、與該第一氧化物半導體層之頂表面接觸的第二氧化物半導體層、以及與該第二氧化物半導體層之頂表面接觸的第三氧化物半導體層；鄰近該氧化物半導體疊層的閘極絕緣膜；以及閘極電極層，其隔著該閘極絕緣膜鄰近該氧化物半導體疊層，其中該第一氧化物半導體層含有銦、鎵和鋅，其中該第二氧化物半導體層含有銦和鋅，其中該第三氧化半導體層含有銦、鎵和鋅，以及其中該第一氧化物半導體層和該第三氧化物半導體層 中的每一者比該第二氧化物半導體層含有更多的鎵。
  3. 如申請專利範圍第1或2項所述之半導體裝置，其中該閘極絕緣膜含有氧化鉿。
  4. 如申請專利範圍第1或2項所述之半導體裝置，更包含含有氧化鋁之絕緣膜，該絕緣膜在該閘極電極層之上。
  5. 如申請專利範圍第1或2項所述之半導體裝置，其中該半導體裝置係選自具有顯示部的桌子、電視機、電腦、行動電話中的一種。
TW106114664A 2011-06-17 2012-06-13 半導體裝置及其製造方法 TWI652730B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-135365 2011-06-17
JP2011135365 2011-06-17

Publications (2)

Publication Number Publication Date
TW201730941A true TW201730941A (zh) 2017-09-01
TWI652730B TWI652730B (zh) 2019-03-01

Family

ID=47352971

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105119311A TWI576903B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法
TW106100060A TWI594306B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法
TW101121110A TWI550694B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法
TW106114664A TWI652730B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105119311A TWI576903B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法
TW106100060A TWI594306B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法
TW101121110A TWI550694B (zh) 2011-06-17 2012-06-13 半導體裝置及其製造方法

Country Status (6)

Country Link
US (3) US9076874B2 (zh)
JP (5) JP5947629B2 (zh)
KR (5) KR20190039345A (zh)
SG (2) SG11201504734VA (zh)
TW (4) TWI576903B (zh)
WO (1) WO2012172746A1 (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190039345A (ko) * 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102264971B1 (ko) 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102376226B1 (ko) 2013-05-20 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102282108B1 (ko) * 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9006736B2 (en) 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102183763B1 (ko) * 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN103545377B (zh) * 2013-11-01 2015-12-30 深圳丹邦投资集团有限公司 一种氧化物薄膜晶体管及其制造方法
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103715269B (zh) * 2013-12-31 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US20150287793A1 (en) * 2014-04-03 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
US9851839B2 (en) * 2015-03-03 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display system
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20190348537A1 (en) * 2016-12-27 2019-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
CN108231869B (zh) * 2018-01-02 2021-04-30 京东方科技集团股份有限公司 晶体管、显示基板、显示装置及其制造方法
CN108447937B (zh) * 2018-03-29 2019-12-03 京东方科技集团股份有限公司 一种感光组件、指纹识别面板及装置
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR20200138522A (ko) * 2019-05-30 2020-12-10 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN114141788A (zh) * 2021-11-17 2022-03-04 惠州华星光电显示有限公司 显示面板及其制作方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05251667A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH07321325A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09321305A (ja) * 1996-05-24 1997-12-12 Sharp Corp 薄膜トランジスタ及びそれを用いた液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
WO2009058842A1 (en) 2007-10-30 2009-05-07 Moxtronics, Inc. High-performance heterostructure fet devices and methods
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
US8189397B2 (en) * 2008-01-08 2012-05-29 Spansion Israel Ltd Retention in NVM with top or bottom injection
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) * 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
EP2244306B1 (en) * 2009-04-22 2014-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. A memory cell, an array, and a method for manufacturing a memory cell
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
JP5459902B2 (ja) * 2009-08-04 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
KR101820972B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20120280227A1 (en) 2009-11-27 2012-11-08 Hironori Wakana Oxide semiconductor device and method of manufacturing the same
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101436120B1 (ko) * 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190039345A (ko) * 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2013021313A (ja) 2013-01-31
JP6075928B2 (ja) 2017-02-08
JP6525424B2 (ja) 2019-06-05
TW201303981A (zh) 2013-01-16
SG10201505586UA (en) 2015-08-28
KR20210043004A (ko) 2021-04-20
JP2018107473A (ja) 2018-07-05
US9076874B2 (en) 2015-07-07
KR102282833B1 (ko) 2021-07-27
JP2015188096A (ja) 2015-10-29
KR20200031715A (ko) 2020-03-24
TW201715592A (zh) 2017-05-01
JP2017085149A (ja) 2017-05-18
JP6305580B2 (ja) 2018-04-04
KR20140024866A (ko) 2014-03-03
TWI652730B (zh) 2019-03-01
US20150287837A1 (en) 2015-10-08
SG11201504734VA (en) 2015-07-30
TWI576903B (zh) 2017-04-01
US20120319102A1 (en) 2012-12-20
US20170110590A1 (en) 2017-04-20
TWI594306B (zh) 2017-08-01
TW201635355A (zh) 2016-10-01
KR102377750B1 (ko) 2022-03-23
US9548397B2 (en) 2017-01-17
US9768307B2 (en) 2017-09-19
KR20220043222A (ko) 2022-04-05
WO2012172746A1 (en) 2012-12-20
JP2019140406A (ja) 2019-08-22
TWI550694B (zh) 2016-09-21
JP5947629B2 (ja) 2016-07-06
KR20190039345A (ko) 2019-04-10
KR102546888B1 (ko) 2023-06-26

Similar Documents

Publication Publication Date Title
TWI576903B (zh) 半導體裝置及其製造方法
TWI535016B (zh) 半導體裝置及半導體裝置的製造方法
JP6306673B2 (ja) 半導体装置
TWI596770B (zh) 半導體裝置及半導體裝置的製造方法
TWI675483B (zh) 半導體裝置
JP2013038399A (ja) 半導体装置、及び半導体装置の作製方法
TW201901972A (zh) 半導體裝置及半導體裝置的製造方法
TW201635556A (zh) 半導體裝置
JP2022189868A (ja) 半導体装置