JP2019140406A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2019140406A
JP2019140406A JP2019087003A JP2019087003A JP2019140406A JP 2019140406 A JP2019140406 A JP 2019140406A JP 2019087003 A JP2019087003 A JP 2019087003A JP 2019087003 A JP2019087003 A JP 2019087003A JP 2019140406 A JP2019140406 A JP 2019140406A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
film
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019087003A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
本田　達也
Tatsuya Honda
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019140406A publication Critical patent/JP2019140406A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Abstract

【課題】酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造を提供する。【解決手段】異なるエネルギーギャップを有する、少なくとも第１の酸化物半導体層及び第２の酸化物半導体層を積層させた酸化物半導体積層であって、化学量論的組成比よりも過剰に酸素を含む領域を有する酸化物半導体積層を用いてトランジスタを形成する。【選択図】図１

Description

開示する発明の一態様は、半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。Ｃ
ＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメ
モリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製する技術が注
目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタ
や、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導
体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチ
ング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
半導体装置に適用されるトランジスタは、ゲート電圧が、０Ｖにできるだけ近い正のしき
い値電圧（Ｖｔｈ）でチャネルが形成されることが望ましい。トランジスタのしきい値電
圧の値が負であると、ゲート電圧が０Ｖでもソース電極層とドレイン電極層の間に電流が
流れる、所謂ノーマリーオンとなりやすい。
そこで、本発明の一態様では、酸化物半導体をチャネル形成領域に用いたｎチャネル型の
トランジスタにおいて、正のしきい値電圧を有し、所謂ノーマリーオフのスイッチング素
子を実現するトランジスタ構造およびその作製方法を提供することを課題の一つとする。
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない
場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧の値
が負である、所謂ノーマリーオンであっても、トランジスタのしきい値電圧をゼロに近づ
ける構成およびその作製方法を提供することも課題の一つとする。
また、より高性能な半導体装置を実現するため、トランジスタのオン特性（例えば、オン
電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成
およびその作製方法を提供することも課題の一つとする。
また、トランジスタのリーク電流も半導体装置の消費電力を左右するため、リーク電流を
低減することも低消費電力な半導体装置を実現する上で重要である。そこで、本発明の一
態様は、トランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル
）の発生を低減する構成を提供することも課題の一つとする。
なお、本発明の一態様は、上述の課題の少なくとも一を解決するものである。
本発明の一態様では、異なるエネルギーギャップ及び／または異なる電子親和力を有する
酸化物半導体を積層させた酸化物半導体層（以下、酸化物半導体積層とも表記する）を用
いてトランジスタを構成する。また、当該酸化物半導体積層は化学量論的組成比よりも過
剰に酸素を含む領域（以下、酸素過剰領域とも表記する）を有する。
例えば、第１の酸化物半導体層と、第１の酸化物半導体層とは異なるエネルギーギャップ
を有する第２の酸化物半導体層と、を含み、酸素過剰領域を有する酸化物半導体積層を用
いてトランジスタを構成する。ここで、第１の酸化物半導体層と第２の酸化物半導体層と
は互いに異なるエネルギーギャップを有すればよく、その積層順は問わない。より具体的
には、一方の酸化物半導体層のエネルギーギャップを３ｅＶ以上とし、他方の酸化物半導
体層のエネルギーギャップを３ｅＶ未満とすればよい。
なお、本明細書等において、「エネルギーギャップ」という用語は、「バンドギャップ」
や「禁制帯幅」と同じ意味で用いている。
また、酸化物半導体積層を３層以上の酸化物半導体層を含む構成としてもよい。酸化物半
導体積層を３層以上の酸化物半導体層を有する構成とする場合には、全ての酸化物半導体
層同士が異なるエネルギーギャップを有する構成としてもよいし、同等のエネルギーギャ
ップを有する酸化物半導体層を複数酸化物半導体積層中に用いてもよい。
例えば、第１の酸化物半導体層と、第１の酸化物半導体層上に設けられ、電子親和力が第
１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化
物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層と、第２の酸化物半
導体層上に第２の酸化物半導体層の側面を包むように設けられた第３の酸化物半導体層と
を含む構成とすることができる。なお、第３の酸化物半導体層の電子親和力とエネルギー
ギャップは、第１の酸化物半導体層の電子親和力とエネルギーギャップと同等とするのが
好ましい。ここで、電子親和力とは真空準位と酸化物半導体の伝導帯のエネルギー差を表
す。エネルギーギャップの小さい第２の酸化物半導体層を、エネルギーギャップの大きい
第１の酸化物半導体層及び第３の酸化物半導体層により挟む構造とすることによって、よ
りトランジスタのオフ電流（リーク電流）を低減する効果が得られる。
具体的には、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップは、
３ｅＶ以上とし、第２の酸化物半導体層のエネルギーギャップは、３ｅＶ未満とする。酸
化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップは
、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジス
タにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オン
電流や電界効果移動度）が向上し、一方、酸化物半導体層のエネルギーギャップが大きい
と、オフ電流が低減できる。
単層の酸化物半導体層では該酸化物半導体層のエネルギーギャップの大きさで、トランジ
スタの電気特性はほぼ決定してしまうため、所望の電気的特性をトランジスタに付与する
ことは難しい。しかしながら、本発明の一態様に係るトランジスタは、異なるエネルギー
ギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用いることによって
、その電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付
与することが可能となる。
従って、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供
することができる。
本明細書で開示する発明の構成の一態様は、第１の酸化物半導体層と、第１の酸化物半導
体層と異なるエネルギーギャップを有する第２の酸化物半導体層と、を含む酸化物半導体
積層を形成し、酸化物半導体積層上にソース電極層またはドレイン電極層を形成し、ソー
ス電極層またはドレイン電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上から、ソース
電極層またはドレイン電極層をマスクとして酸化物半導体積層に自己整合的に酸素を導入
し、ゲート絶縁膜を介して、酸化物半導体積層と重畳するゲート電極層を形成する半導体
装置の作製方法である。
また、本明細書で開示する発明の他の一態様は、順に積層された第１の酸化物半導体層と
、第１の酸化物半導体層より小さいエネルギーギャップを有する第２の酸化物半導体層と
、第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と
、を含む酸化物半導体積層を形成し、酸化物半導体積層上にソース電極層またはドレイン
電極層を形成し、ソース電極層またはドレイン電極層上にゲート絶縁膜を形成し、ゲート
絶縁膜上から、ソース電極層またはドレイン電極層をマスクとして酸化物半導体積層に自
己整合的に酸素を導入し、ゲート絶縁膜を介して、酸化物半導体積層と重畳するゲート電
極層を形成する半導体装置の作製方法である。
上記の半導体装置の作製方法において、第１の酸化物半導体層の側面及び第２の酸化物半
導体層の側面を覆うように第３の酸化物半導体層を積層させるのが好ましい。
第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆うように第３の酸化物
半導体層を形成することで、第２の酸化物半導体層の酸素欠損の増加を抑え、トランジス
タのしきい値電圧をゼロに近づける構成とすることができる。さらには、第２の酸化物半
導体層が埋め込みチャネルとなることでチャネル形成領域を絶縁膜界面から遠ざけること
ができ、これによってキャリアの界面散乱が低減され、高い電界効果移動度を実現するこ
とができる。
また、上記の半導体装置の作製方法のいずれかにおいて、ゲート電極層を形成した後、ゲ
ート電極層をマスクとして、酸化物半導体積層に自己整合的にドーパントを導入するのが
好ましい。
また、上記の半導体装置の作製方法のいずれかにおいて、ゲート電極層上に、層間絶縁膜
を形成し、層間絶縁膜に、ソース電極層またはドレイン電極層に達するコンタクトホール
を形成し、層間絶縁膜上に、コンタクトホールを介して、ソース電極層またはドレイン電
極層とそれぞれ接続する配線層を形成してもよい。
また、本発明の他の一態様は、第１の酸化物半導体層と、第１の酸化物半導体層と異なる
エネルギーギャップを有する第２の酸化物半導体層と、を含む酸化物半導体積層と、酸化
物半導体積層上に設けられたソース電極層またはドレイン電極層と、ソース電極層または
ドレイン電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜を介して、酸化物半導体積
層と重畳するゲート電極層と、を有し、酸化物半導体積層において、ソース電極層または
ドレイン電極層と重畳しない領域は、ソース電極層またはドレイン電極層と重畳する領域
よりも高い酸素濃度を有する半導体装置である。
また、本発明の他の一態様は、第１の酸化物半導体層と、第１の酸化物半導体層に接し、
第１の酸化物半導体層よりも小さいエネルギーギャップを有する第２の酸化物半導体層と
、第２の酸化物半導体層に接し、第２の酸化物半導体層より大きいエネルギーギャップを
有する第３の酸化物半導体層と、を含む酸化物半導体積層と、酸化物半導体積層上に設け
られたソース電極層またはドレイン電極層と、ソース電極層またはドレイン電極層上に設
けられたゲート絶縁膜と、ゲート絶縁膜を介して、酸化物半導体積層と重畳するゲート電
極層と、を有し、酸化物半導体積層において、ソース電極層またはドレイン電極層と重畳
しない領域は、ソース電極層またはドレイン電極層と重畳する領域よりも高い酸素濃度を
有する半導体装置である。
上記構成の半導体装置において、第１の酸化物半導体層と第２の酸化物半導体層は同じマ
スクを用いて形成することができ、第３の酸化物半導体層は、第２の酸化物半導体層と重
なり、且つ、第２の酸化物半導体層の面積よりも広い面積とすることで、第２の酸化物半
導体層を包むような構成とすることができる。このような構成の半導体装置は、第１の酸
化物半導体層の側面及び第２の酸化物半導体層の側面を接して覆うように第３の酸化物半
導体層が設けられているため、第３の酸化物半導体層上に接して形成されるソース電極層
またはドレイン電極層が、第２の酸化物半導体層の側面と接しない構造となっており、ト
ランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル）の発生を
低減することができるため好ましい。
また、ソース電極層またはドレイン電極層が、第２の酸化物半導体層の側面と接しない構
造であれば特に限定されず、例えば、第１の酸化物半導体層の側面が、第２の酸化物半導
体層の側面から突出した構造とし、第３の酸化物半導体層が第１の酸化物半導体層の上面
の一部と接する構成としてもよい。
また、上記の半導体装置のいずれかにおいて、酸化物半導体積層において、ゲート電極層
と重畳しない領域は、ドーパントを含むのが好ましい。このような構成とすることで、酸
化物半導体積層は、ゲート絶縁膜を介してゲート電極層と重なるチャネル形成領域を有し
、チャネル長方向にそのチャネル形成領域を挟んで一対の低抵抗領域を有する。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を形成する
ことにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く
、高速動作、高速応答が可能となる。また、低抵抗領域は、自己整合的に形成され、ゲー
ト電極層と重ならないため、寄生容量を小さくすることができる。寄生容量を小さくする
ことは、半導体装置全体の消費電力を低減することに繋がる。
低抵抗領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ
３以下であることが好ましい。
また、ソース電極層及びドレイン電極層の膜厚やドーパントの導入条件にもよるが、ソー
ス電極層またはドレイン電極層を通過させて、これらのドーパントを酸化物半導体積層に
対して添加してもよい。チャネル形成領域にはドーパントが添加されないようにすること
が重要であるため、ソース電極層及びドレイン電極層の膜厚は、ゲート電極層の膜厚より
も薄い膜厚とする。
また、上記の半導体装置のいずれかにおいて、ゲート電極層上に設けられ、ソース電極層
またはドレイン電極層に達するコンタクトホールを有する層間絶縁膜と、層間絶縁膜上に
設けられ、コンタクトホールを介してソース電極層またはドレイン電極層とそれぞれ接続
する配線層と、をさらに有するのが好ましい。
本発明の一態様によって、トランジスタのオン特性（例えば、オン電流や電界効果移動度
）を向上させることができる。
また、本発明の一態様によって、ノーマリーオフのトランジスタを実現することができる
。また、トランジスタがノーマリーオンであっても、トランジスタのしきい値をゼロに近
づけることができる。
本発明の一態様の半導体装置を説明する平面図、断面図、及びエネルギーバンド図。 本発明の一態様の半導体装置の作製方法を説明する図。 本発明の一態様の半導体装置を説明する断面図。 本発明の一態様の半導体装置を説明する断面図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 電子機器を示す図。 イオンポテンシャルを示す図。 エネルギーバンド図。 サンプルのＴＥＭ写真図およびその模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して
解釈されるものではない。
なお、以下に説明する本発明の構成において、同一部分または同様の機能を有する部分に
は、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、
同様の機能を有する部分を指す場合にはハッチパターンを同じくし、特に符号を付さない
場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
なお、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであ
り、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するた
めの事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図３を用
いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体積層を有するト
ランジスタを示す。
図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示すトランジスタ５１０は、トップゲート構
造のトランジスタの一例である。図１（Ａ）は上面図であり、図１（Ａ）中の鎖線ＸＹで
切断した断面が図１（Ｂ）に相当し、図１（Ａ）中の鎖線ＶＷで切断した断面が図１（Ｃ
）に相当する。なお、図１（Ｂ）及び図１（Ｃ）において、酸化物半導体積層４０３に含
まれる各酸化物半導体層の界面を模式的に点線で図示している。酸化物半導体層の材料や
成膜条件によっては、各酸化物半導体層同士の界面が不明確になる場合もある。また、界
面が不明確になる場合、異なる複数の酸化物半導体層の混合領域または混合層と呼ぶこと
のできる箇所が形成されることもある。
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ５１０は、酸化物
絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、第１の酸化物半導体層、第
２の酸化物半導体層、及び第３の酸化物半導体層を含む酸化物半導体積層４０３と、ソー
ス電極層４０５ａと、ドレイン電極層４０５ｂと、ゲート絶縁膜４０２と、ゲート電極層
４０１と、を有する。トランジスタ５１０において第１の酸化物半導体層は、酸化物絶縁
膜４３６上に接して形成され、第２の酸化物半導体層は、第１の酸化物半導体層上に形成
される。また、トランジスタ５１０において、酸化物半導体積層は、第３の酸化物半導体
層を有し、第３の酸化物半導体層は、第１の酸化物半導体層の側面及び第２の酸化物半導
体層の側面を覆って設けられている。なお、第３の酸化物半導体層の周縁部は、酸化物絶
縁膜と接する。
酸化物半導体積層４０３において、ゲート絶縁膜４０２を介してゲート電極層４０１と重
畳するチャネル形成領域は、３層で形成され、第１のチャネル形成領域１２１ｃ、第２の
チャネル形成領域１２２ｃ、及び第３のチャネル形成領域１２３ｃが積層されている。
また、チャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２
１ａ、１２１ｂを有する。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟
んで第２の低抵抗領域１２２ａ、１２２ｂを有する。また、チャネル長方向に第３のチャ
ネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂを有する。
また、ソース電極層４０５ａまたはドレイン電極層４０５ｂと重なる第１の領域１２１ｄ
、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、第３の領域１２３ｄ、１２３ｅを有する。
図１に示すトランジスタ５１０において、酸化物半導体積層４０３は、第１の低抵抗領域
１２１ａ、１２１ｂ、第１のチャネル形成領域１２１ｃ、及び第１の領域１２１ｄ、１２
１ｅを含む第１の酸化物半導体層と、第２の低抵抗領域１２２ａ、１２２ｂ、第２のチャ
ネル形成領域１２２ｃ、及び第２の領域１２２ｄ、１２２ｅを含む第２の酸化物半導体層
と、第３の低抵抗領域１２３ａ、１２３ｂ、第３のチャネル形成領域１２３ｃ、及び第３
の領域１２３ｄ、１２３ｅを含む第３の酸化物半導体層と、が順に積層されて構成される
。
また、トランジスタ５１０において、第２の酸化物半導体層は、第１の酸化物半導体層よ
り小さいエネルギーギャップを有し、第３の酸化物半導体層は、第２の酸化物半導体層よ
りも大きいエネルギーギャップを有する。また、第１の酸化物半導体層と、第３の酸化物
半導体層とは同等のエネルギーギャップを有するのが好ましい。
図１（Ｂ）は、チャネル長方向の断面図であり、第２の酸化物半導体層の端部、即ち、第
２の領域１２２ｄ、１２２ｅの側面が第３の酸化物半導体層の端部、即ち、第３の領域１
２３ｄ、１２３ｅで覆われる構造とするのが好ましい。このような構造とすることで、ト
ランジスタのソース電極層４０５ａ及びドレイン電極層４０５ｂのリーク電流（寄生チャ
ネル）の発生を低減することができる。
図１（Ｃ）は、チャネル幅方向の断面図であり、図１（Ｂ）と同様に第２の酸化物半導体
層の端部、即ち、第２のチャネル形成領域１２２ｃの側面が第３の酸化物半導体層の端部
、即ち、第３のチャネル形成領域１２３ｃで覆われる構造とするのが好ましい。
また、図１（Ｄ）は、図１（Ｂ）における膜厚方向（Ｄ−Ｄ’間）のエネルギーバンド図
を示す図である。本実施の形態では、図１（Ｄ）に示すエネルギーバンド図となるように
、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料を選
択する。但し、伝導帯に埋め込みチャネルが形成されれば十分な効果が得られるため、必
ずしも図１（Ｄ）に示すエネルギーバンド図のように伝導帯と価電子帯の両方に凹部を有
するエネルギーバンド図に限定しなくともよい。例えば、伝導帯のみに凹部を有するエネ
ルギーバンド図が得られる構成としてもよい。
図２（Ａ）、図２（Ｂ）、図２（Ｃ）、及び図２（Ｄ）にトランジスタの作製方法の一例
を示す。
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６、第１の酸化物半導体層１０
１、第２の酸化物半導体層１０２を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体積層を含むトランジスタを
直接作製してもよいし、他の作製基板に酸化物半導体積層を含むトランジスタを作製し、
剥離し、その後可撓性基板に転置してもよい。なお、作製基板から可撓性基板に剥離、転
置するために、作製基板と酸化物半導体積層を含むトランジスタとの間に剥離層を設ける
とよい。
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウム、窒化酸化シリコン、窒化酸化アルミニウム、又はこれらの混合材料を用
いて形成することができる。酸化物絶縁膜４３６は、単層でも積層でもよい。本実施の形
態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用
いる。
トランジスタ５１０において、酸化物絶縁膜４３６は、酸化物半導体積層の最下層及び最
上層と接するため、膜中（バルク中）に少なくとも化学量論的組成比を超える量の酸素が
存在することが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる
場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用
いることで、上方に形成する酸化物半導体積層に酸素を供給することができ、特性を良好
にすることができる。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を
補填することができる。
酸化物絶縁膜４３６上に形成する酸化物半導体積層の形成工程において、第１の酸化物半
導体層１０１及び第２の酸化物半導体層１０２に水素、又は水がなるべく含まれないよう
にするために、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の成膜の前
処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３６が形成された基板を
予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排
気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい
。
酸化物半導体積層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるい
は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該
酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして
、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとし
てスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ
）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有する
ことが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。なお、同じ材料でも単結晶と、非単結晶ではエネルギーギャップが異なること
があるため、適宜結晶状態を選択することが重要である。図１（Ｄ）に示すエネルギーバ
ンド図となるように、第１の酸化物半導体層１０１や第２の酸化物半導体層１０２の材料
を選択する。
また、酸化物半導体積層として、結晶を含み、結晶性を有する酸化物半導体膜（結晶性酸
化物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶
軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
例えば、結晶性酸化物半導体膜として、表面に概略垂直なｃ軸を有している結晶を含む酸
化物半導体膜を用いることができる。
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜は、単結晶構造ではなく、
非晶質構造でもない構造であり、ｃ軸配向を有したＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜で
ある。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の膜厚は、５ｎｍ以上１０
ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏ
ｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬ
Ｄ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる
。また、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、スパッタリン
グターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うス
パッタ装置を用いて成膜してもよい。
なお、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、成膜時に酸素が
多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成
膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが
好ましい。
なお、本実施の形態において、第１の酸化物半導体層１０１は、スパッタリング法で作製
するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物
膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい
。
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を、成膜する際に用いるス
パッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガス
を用いることが好ましい。
また、酸化物絶縁膜４３６と酸化物半導体積層とを大気に解放せずに連続的に形成するこ
とが好ましい。酸化物絶縁膜４３６と酸化物半導体積層とを大気に曝露せずに連続して形
成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止する
ことができる。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ
−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏ
ｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング
用ターゲットによって適宜変更すればよい。
本実施の形態では、図２（Ａ）に示すように、成膜された酸化物半導体積層を第１のフォ
トリソグラフィ工程により島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半
導体層１０２に加工する。また、島状の第１の酸化物半導体層１０１及び島状の第２の酸
化物半導体層１０２を形成するためのレジストマスクをインクジェット法で形成してもよ
い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製
造コストを低減できる。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでも
よく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッ
チング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、Ｉ
ＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２を覆
う第３の酸化物半導体層１０３を形成する。これによって、酸化物半導体積層４０３が形
成される。第３の酸化物半導体層１０３は、第１の酸化物半導体層１０１と同じターゲッ
トを用いて形成する。第３の酸化物半導体層１０３の成膜条件は、第１の酸化物半導体層
１０１と同じであるため、ここでは説明を省略する。なお、第２のフォトリソグラフィ工
程により第２の酸化物半導体層１０２と重なり、且つ、第２の酸化物半導体層１０２の平
面面積よりも広い上面形状の第３の酸化物半導体層１０３を形成する。
次いで、酸化物半導体積層４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７
００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで
行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体積層４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体積層４０３を加熱した後、加熱温度を維持、またはその加
熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超
乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測
定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下
、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒
素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸
素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス
または一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）
とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水
素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成す
る主成分材料である酸素を供給することによって、酸化物半導体積層４０３を高純度化及
びｉ型（真性）化することができる。
次いで、酸化物半導体積層４０３上に、ソース電極層及びドレイン電極層（これと同じ層
で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられ
る材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方また
は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜
、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソー
ス電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成して
も良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ
２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化イ
ンジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコン
を含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジスト
マスクを除去する。この段階での断面が図２（Ｂ）である。本実施の形態では、ソース電
極層４０５ａ、ドレイン電極層４０５ｂとして膜厚１０ｎｍのタングステン膜を形成する
。このようにソース電極層４０５ａ、ドレイン電極層４０５ｂの膜厚が薄いと、上に形成
されるゲート絶縁膜４４２の被覆性が良好となる他、ソース電極層４０５ａ、ドレイン電
極層４０５ｂを通過してソース電極層４０５ａ、ドレイン電極層４０５ｂ下方の酸化物半
導体積層４０３にドーパントを導入することができる。
次いで、酸化物半導体積層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ
を覆うゲート絶縁膜４０２を形成する。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜を用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケー
ト（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ
（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリー
ク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構
造としても良い。
次いで、図２（Ｃ）に示すように、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ
をマスクとして酸化物半導体積層４０３に酸素４３１を導入する。酸素（少なくとも、酸
素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、少なくとも第３の
酸化物半導体層中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンド
ーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを
用いることができる。
酸化物半導体積層４０３へ酸素を導入することで、酸化物半導体積層４０３において、ソ
ース電極層４０５ａまたはドレイン電極層４０５ｂと重畳しない領域は、ソース電極層４
０５ａまたはドレイン電極層４０５ｂと重畳する領域よりも高い酸素濃度を有することと
なる。酸素の導入処理によって、ソース電極層４０５ａまたはドレイン電極層４０５ｂと
重畳しない領域における酸素の含有量を、その化学量論的組成比を超える程度とするのが
好ましい。例えば、酸素導入処理によって酸素が導入された領域における酸化物半導体積
層４０３の酸素濃度のピークを１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下とす
るのが好ましい。
本実施の形態においては、酸素４３１の導入によって、化学量論的組成比よりも酸素を過
剰に含む領域（酸素過剰領域）として、第１の酸素過剰領域１１１、第２の酸素過剰領域
１１２及び第３の酸素過剰領域１１３を自己整合的に形成する。但し、酸素４３１は、少
なくとも第３の酸化物半導体層１０３と、ゲート絶縁膜４０２の界面において含有されれ
ばよい。よって、酸素４３１の導入深さによっては、第１の酸化物半導体層１０１及び第
２の酸化物半導体層１０２における酸素濃度は、ソース電極層４０５ａまたはドレイン電
極層４０５ｂと重畳する領域とその他の領域において同等である場合もある。酸化物半導
体積層４０３への酸素の導入深さは、加速電圧、ドーズ量などの注入条件、また通過させ
るゲート絶縁膜４０２膜厚を適宜設定して制御すればよい。
なお、酸素４３１の導入のタイミングは、ゲート絶縁膜４０２の形成後に限られるもので
はない。但し、酸素の導入を、酸化物半導体積層４０３に積層された膜越しに行うと、酸
素の導入深さ（導入領域）がより制御しやすくなるため、酸化物半導体積層４０３へ酸素
を効率よく注入できるという利点がある。
また、酸素４３１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度２５
０℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で、酸素雰囲気下で行うこ
とが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行って
もよい。
酸化物半導体積層の少なくとも一層を結晶性酸化物半導体膜とした場合、酸素４３１の導
入により、一部非晶質化する場合がある。この場合、酸素４３１の導入後に加熱処理を行
うことによって、酸化物半導体積層の結晶性を回復することができる。
また、酸化物半導体積層４０３に酸素過剰領域を形成することで、酸素欠損を直ちに補填
することができるため、酸化物半導体積層４０３中の電荷捕獲中心を低減することができ
る。酸化物半導体積層４０３において、酸素が脱離した箇所では酸素欠損が存在し、該酸
素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。酸素
を導入することにより、膜中の酸素欠損を補填することができるため、このような酸化物
半導体積層をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値
電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。また、
しきい値電圧をプラスシフトさせ、トランジスタをノーマリーオフ化することもできる。
次いで、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート
絶縁膜４０２上に形成する。ゲート電極層４０１の材料は、モリブデン、チタン、タンタ
ル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料ま
たはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層
４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体
膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単
層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物膜や、窒素を含むＩｎ−Ｓｎ系
酸化物膜や、窒素を含むＩｎ−Ｇａ系酸化物膜や、窒素を含むＩｎ−Ｚｎ系酸化物膜や、
窒素を含むＳｎ系酸化物膜や、窒素を含むＩｎ系酸化物膜や、金属窒化膜（ＩｎＮ、Ｓｎ
Ｎなど）を用いることができる。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事
関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧を
プラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
次に、ドーパント４２１を選択的に導入する処理を行うのが好ましい。この処理で、ゲー
ト電極層４０１をマスクとして、ゲート絶縁膜４０２を通過して、第１の低抵抗領域１２
１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１
２３ｂを形成する。この処理でチャネル長方向に第１のチャネル形成領域１２１ｃを挟ん
で第１の低抵抗領域１２１ａ、１２１ｂが自己整合的に形成される。また、チャネル長方
向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂが自
己整合的に形成される。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟ん
で第３の低抵抗領域１２３ａ、１２３ｂが自己整合的に形成される。
本実施の形態のトランジスタ５１０において、第１の低抵抗領域１２１ａ、１２１ｂ、第
２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂは、ドー
パントと、酸素を過剰に含む領域となる。
さらに、この処理で、ゲート絶縁膜４０２、ソース電極層４０５ａ、及びドレイン電極層
４０５ｂを通過して酸化物半導体積層４０３（少なくとも第３の酸化物半導体層１０３）
にドーパント４２１を選択的に導入し、第１の領域１２１ｄ、１２１ｅ、第２の領域１２
２ｄ、１２２ｅ、及び第３の領域１２３ｄ、１２３ｅを形成する（図２（Ｄ）参照）。ソ
ース電極層４０５ａ、及びドレイン電極層４０５ｂの下方にもドーパント４２１を導入す
ることで第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、及び第３の領
域１２３ｄ、１２３ｅの低抵抗化を図ることができる。
ドーパント４２１を導入してチャネル長方向にチャネル形成領域を挟んで低抵抗領域を含
む酸化物半導体積層４０３を形成することにより、トランジスタ５１０のオン特性を向上
させ、高速動作、高速応答が可能なトランジスタとすることができる。また、低抵抗領域
は、自己整合的に形成され、ゲート電極層と重ならないため、寄生容量を小さくすること
ができる。寄生容量を小さくすることは、半導体装置全体の消費電力を低減することに繋
がる。
また、本実施の形態では、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを薄膜と
するため、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層４
０３にもドーパント４２１が導入される。ソース電極層４０５ａ、及びドレイン電極層４
０５ｂの膜厚や、ドーパント４２１の導入条件によってはソース電極層４０５ａ、及びド
レイン電極層４０５ｂ下の酸化物半導体積層にはドーパント４２１が導入されない構成と
することもできる。
ドーパント４２１の導入処理は、加速電圧、ドーズ量などの注入条件、また通過させるゲ
ート絶縁膜４０２の膜厚を適宜設定して制御すればよい。例えば、ホウ素を用いて、イオ
ン注入法でホウ素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以
上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３
の低抵抗領域１２３ａ、１２３ｂにおけるドーパント４２１の濃度は、５×１０１８／ｃ
ｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
ドーパントを導入する際に、基板４００を加熱しながら行ってもよい。
なお、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第
３の低抵抗領域１２３ａ、１２３ｂにドーパント４２１を導入する処理は、複数回行って
もよく、ドーパントの種類も複数種用いてもよい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
酸化物半導体積層の少なくとも一層を結晶性酸化物半導体膜とした場合、ドーパント４２
１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に
加熱処理を行うことによって、酸化物半導体積層の結晶性を回復することができる。
本実施の形態では、ドーパントとしてホウ素を用いる。よって、第１の低抵抗領域１２１
ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、
１２３ｂはホウ素と、過剰な酸素とが含まれる。
以上の工程で、本実施の形態のトランジスタ５１０が作製される。
なお、トランジスタを覆うように絶縁膜４０７を形成してもよい（図１（Ｂ）、及び図１
（Ｃ）参照）。
絶縁膜４０７は、酸化シリコン膜の他に、代表的に酸化アルミニウム膜、酸化窒化シリコ
ン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることがで
きる。例えば、絶縁膜４０７として酸化シリコン膜と酸化アルミニウム膜との積層を用い
ることができる。
絶縁膜４０７として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物
、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
また、絶縁膜４０７として平坦化絶縁膜を用いてもよい。平坦化絶縁膜としては、ポリイ
ミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができ
る。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる
。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成
してもよい。
次いで、絶縁膜４０７にソース電極層４０５ａ、ドレイン電極層４０５ｂに達する開口を
形成し、開口にソース電極層４０５ａ、ドレイン電極層４０５ｂと電気的に接続する配線
層を形成する。この配線層を用いて他のトランジスタと接続させ、様々な回路を構成する
ことができる。
なお、本実施の形態で示すトランジスタは、異なるエネルギーギャップを有する酸化物半
導体を積層させた酸化物半導体層を含み、当該酸化物半導体積層は化学量論的組成比より
も過剰に酸素を含む領域を有することを技術的本質とする。よって、酸化物半導体積層４
０３への不純物の導入は必ずしも行う必要はない。例えば、図２で示す作製工程において
、ゲート電極層４０１を形成後、不純物の導入を行わずに、ゲート絶縁膜４０２及びゲー
ト電極層４０１上に絶縁膜４０７を形成することで、図３に示すトランジスタ５２０を形
成することができる。
図３に示すトランジスタ５２０は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基
板４００上に、第１の酸化物半導体層、第２の酸化物半導体層及び第３の酸化物半導体層
を含む酸化物半導体積層４０３と、ソース電極層４０５ａと、ドレイン電極層４０５ｂと
、ゲート絶縁膜４０２と、ゲート絶縁膜４０２を介して酸化物半導体積層４０３と重畳す
るゲート電極層４０１と、を含んで構成される。
トランジスタ５２０において、酸化物半導体積層４０３は、ソース電極層４０５ａまたは
ドレイン電極層４０５ｂをマスクとして自己整合的に形成された第１の酸素過剰領域１１
１、第２の酸素過剰領域１１２及び第３の酸素過剰領域１１３と、ソース電極層４０５ａ
またはドレイン電極層４０５ｂと重畳する第１の領域１３１ｄ、１３１ｅ、第２の領域１
３２ｄ、１３２ｅ及び第３の領域１３３ｄ、１３３ｅと、を含む。
ソース電極層４０５ａまたはドレイン電極層４０５ｂと重畳しない領域（第１の酸素過剰
領域１１１、第２の酸素過剰領域１１２及び第３の酸素過剰領域１１３）は、ソース電極
層４０５ａまたはドレイン電極層４０５ｂと重畳する領域（第１の領域１３１ｄ、１３１
ｅ、第２の領域１３２ｄ、１３２ｅ及び第３の領域１３３ｄ、１３３ｅ）よりも高い酸素
濃度を有するが、双方の領域における構成元素は同一である。
トランジスタ５１０またはトランジスタ５２０に用いられる、高純度化され、酸素欠損が
補填された酸化物半導体積層４０３は、水素、水などの不純物が十分に除去されており、
酸化物半導体積層４０３中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０
１８／ｃｍ３以下である。なお、酸化物半導体積層４０３中の水素濃度は、二次イオン質
量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒ
ｙ）で測定されるものである。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体積層４０３を用いたトランジスタは、オフ状態における電流値（オフ電流値）を
、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×
１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下
、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
また、本実施の形態で示すトランジスタ５１０及びトランジスタ５２０において、第１の
酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆うように、第３の酸化物半導
体層が形成されている。このような構成とすることで、第２の酸化物半導体層の酸素欠損
の増加を抑制し、トランジスタのしきい値電圧をゼロに近づける構成とすることができる
。さらには、第２の酸化物半導体層が埋め込みチャネルとなることでキャリアの散乱が低
減され、高い電界効果移動度を実現することができる。
また、エネルギーギャップの小さい第２の酸化物半導体層を、エネルギーギャップの大き
い第１の酸化物半導体層及び第３の酸化物半導体層により挟む構造とすることによって、
よりトランジスタのオフ電流（リーク電流）を低減する効果が得られる。
こうして得られる電気特性の高いトランジスタを用いることで高性能及び高信頼性の半導
体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１の工程を一部変更して得られるトランジスタの一例を図
４（Ａ）乃至（Ｅ）に示す。実施の形態１と一部異なるだけであるため、簡略化のため同
一の符号を用いて説明し、同一の部分の詳細な説明は、ここでは省略することとする。
図４（Ａ）に示すトランジスタ５３０は、第１の酸化物半導体層及び第２の酸化物半導体
層を島状に加工する際に、同じマスクを用いて（或いは、加工によって作製した島状の第
１の酸化物半導体層及び第２の酸化物半導体層をマスクとして）酸化物絶縁膜４３６の一
部をエッチングして薄くした構成である。トランジスタ５３０において酸化物絶縁膜４３
６は、島状の第１の酸化物半導体層及び第２の酸化物半導体層と重畳する領域は、その他
の領域（重畳しない領域）と比較して厚い膜厚を有している。第１の酸化物半導体層及び
第２の酸化物半導体層の島状への加工の際に、酸化物絶縁膜４３６の一部までエッチング
することによって第１の酸化物半導体層の残渣などのエッチング残りを除去し、リーク電
流の発生を低減することができる。
また、図４（Ｂ）に示すトランジスタ５４０は、３回のフォトリソグラフィ工程により、
酸化物半導体積層４０３を形成した構成である。トランジスタ５４０に含まれる酸化物半
導体積層４０３は、第１の酸化物半導体層を成膜後、第１のマスクを用いて島状の第１の
酸化物半導体層を形成し、島状の第１の酸化物半導体層上に第２の酸化物半導体層を成膜
後、第２のマスクを用いて島状の第２の酸化物半導体層を形成し、島状の第１及び第２の
酸化物半導体層上に第３の酸化物半導体層を成膜後、当該第３の酸化物半導体層を第３の
マスクを用いて島状に加工することで、形成される。
なお、トランジスタ５４０は、第１の酸化物半導体層の側面が、第２の酸化物半導体層の
側面から突出した構造であり、第３の酸化物半導体層が第１の酸化物半導体層の上面の一
部と接する構成とした例である。第３の酸化物半導体層の端部に相当する第３の領域１２
３ｄ、１２３ｅは、第１の酸化物半導体層の端部に相当する第１の領域１２１ｄ、１２１
ｅとそれぞれ接して重なる。
また、図４（Ｃ）に示すトランジスタ５５０は、ソース電極層をソース電極層４０５ｃと
ソース電極層４０５ａの積層構造とし、ドレイン電極層をドレイン電極層４０５ｄとドレ
イン電極層４０５ｂの積層構造として、下層であるソース電極層４０５ｃとドレイン電極
層４０５ｄに達する配線層４６５ａ、配線層４６５ｂを形成する例である。絶縁膜４０７
にコンタクトホールを形成する際のエッチング工程によって、ソース電極層４０５ａまた
はドレイン電極層４０５ｂの一部がオーバーエッチングによって除去されることがある。
トランジスタ５５０では、ソース電極層４０５ａ及びドレイン電極層４０５ｂを積層構造
とし、下層の導電層をエッチングストッパーとして機能させることもできる。
本実施の形態で示すトランジスタ５５０では、下層のソース電極層４０５ｃ及びドレイン
電極層４０５ｄとしてタングステン膜、または窒化タンタル膜を用い、下層よりも厚い上
層のソース電極層４０５ａ及びドレイン電極層４０５ｂとして銅膜またはアルミニウム膜
を用いる。図４（Ｃ）における、ソース電極層４０５ａ及びドレイン電極層４０５ｂの膜
厚は５ｎｍ以上１５ｎｍとすることで、その上に形成されるゲート絶縁膜４０２の被覆性
を良好なものとすることができる。なお、本実施の形態では、配線層４６５ａ、配線層４
６５ｂは、窒化タンタル膜と銅膜の積層、或いは窒化タンタル膜とタングステン膜の積層
とすることで接触抵抗の低減を図ることができる。
また、図４（Ｄ）に示すトランジスタ５６０は、第１の酸化物半導体層、第２の酸化物半
導体層及び第３の酸化物半導体層は同じマスクを用いて、１回のフォトリソグラフィ工程
により酸化物半導体積層４０３を形成した構成である。トランジスタ５６０に含まれる酸
化物半導体積層４０３においては、第１の酸化物半導体層、第２の酸化物半導体層及び第
３の酸化物半導体層は端部が一致した同形状の酸化物半導体層となる。すなわち、酸化物
半導体積層４０３において、第１の酸化物半導体層及び第２の酸化物半導体層の側面（端
部）は露出している。
酸化物半導体積層４０３を１回のフォトリソグラフィ工程によって形成することで、工程
数を削減することができ、半導体装置の製造コストを低減することができる。なお、トラ
ンジスタ５６０において、ソース電極層４０５ａ及びドレイン電極層４０５ｂを第３の酸
化物半導体層の上面のみ、または第３の酸化物半導体積層の上面及び側面のみに接するよ
うに第３の酸化物半導体層上に設けることで、ソース電極層４０５ａ及びドレイン電極層
４０５ｂが第２の酸化物半導体層の側面と接しない構造とすることができる。このような
構成とすることで、トランジスタのソース電極層およびドレイン電極層のリーク電流（寄
生チャネル）の発生を低減することができるため好ましい。
酸化物半導体積層４０３は、必ずしも３層構造としなくともよい。例えば、図４（Ｅ）に
示すトランジスタ５７０は、第１の酸化物半導体層及び第２の酸化物半導体層からなる２
層構造の酸化物半導体積層４０３を含んで構成される。トランジスタ５７０において、第
２の酸化物半導体層は、第１の酸化物半導体層と重なり、且つ第１の酸化物半導体層の面
積よりも広い面積とすることで、第１の酸化物半導体層を包むような構成とすることがで
きる。このような構成とすることで、第１の酸化物半導体層の酸素欠損の増加を抑制し、
トランジスタのしきい値電圧をゼロに近づける構成とすることができる。なお、トランジ
スタ５７０において酸化物絶縁膜４３６として酸化アルミニウム膜を含む構成することで
、第１の酸化物半導体層に接する絶縁膜への酸素の脱離を防止することができるため、好
ましい。
図４（Ｅ）に示すトランジスタ５７０は、第２の酸化物半導体層上に接して形成されるソ
ース電極層４０５ａまたはドレイン電極層４０５ｂが第１の酸化物半導体層の側面と接し
ない構造とすることができるため、ソース電極層４０５ａ及びドレイン電極層４０５ｂの
リーク電流（寄生チャネル）の発生を低減することができるため好ましい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
実施の形態１または実施の形態２に示したトランジスタを用いて表示機能を有する半導体
装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路
の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成する
ことができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）、及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
５（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）、及び（Ｃ）
においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または
画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図５（Ｂ）、及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１または実施の形態２に例示したトランジスタを適用することができる
。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図５及び図６を用いて説明する。図６は、図５（Ｂ）のＭ
−Ｎにおける断面図に相当する。
図５及び図６で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０４０、４０１０、４０１１のソース電極層及びドレイン電極
層と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図６（Ａ）では、画素部４００２に含まれるトランジス
タ４０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示してい
る。また、図６（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線
駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図６（Ａ）では、
トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図６（Ｂ）では、ト
ランジスタ４０１０、４０１１上に絶縁膜４０２０及び絶縁膜４０２１が設けられている
。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
走査線駆動回路４００４に含まれるトランジスタ４０１１としては、実施の形態１または
実施の形態２で示した埋め込みチャネルを有するトランジスタを適用することができる。
埋め込みチャネルを有するトランジスタは、オン特性（例えば、オン電流及び電界効果移
動度）が高く、走査線駆動回路４００４の高速動作、高速応答を可能とする。本実施の形
態では、実施の形態１で示したトランジスタと同様な構造を有するトランジスタを適用す
る例を示す。
画素部４００２に設けられたトランジスタ４０１０、４０４０は表示素子と電気的に接続
し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々
な表示素子を用いることができる。
また、画素部４００２に含まれるトランジスタ４０４０としては、特に埋め込みチャネル
を必要としないため、単層の酸化物半導体層をチャネル形成領域とするトランジスタ４０
４０を設ける。このトランジスタ４０４０は、工程数を増やすことなく、トランジスタ４
０１１を作製する工程と同じ工程で作製することができる。このトランジスタ４０４０の
酸化物半導体層は、トランジスタ４０１１の第３の酸化物半導体層と同じ工程で形成する
ことができる。トランジスタ４０４０は、大型の表示装置でない場合、特にオン特性を高
くしなくてもよい。トランジスタ４０４０は、酸化物半導体層を単層とすることで、トラ
ンジスタ４０１１よりもオフ電流値を低くすることができ、低消費電力の表示装置を実現
できる。
図６（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液
晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体膜を用いたトランジスタ４０４０は、オフ状態における
電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保
持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって
、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏
する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタ４０１１は、電界効果移
動度を高く制御することができるため、走査線駆動回路４００４の高速駆動が可能である
。本実施の形態によると、画素部のスイッチングトランジスタと、駆動回路部に使用する
ドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路
として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体
装置の部品点数を削減することができる。
また、画素部においても、トランジスタ４０１１と同じ酸化物半導体層の積層を有するト
ランジスタを用いてもよく、画素部においても高速駆動が可能なトランジスタを用いるこ
とで、高画質な画像や、大面積の表示を提供することもできる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。なお、ここでは、発光素子として有機
ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図６（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光
素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続して
いる。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第
２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３
から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができ
る。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素
子４５１３を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に
用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２
の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図５及び図６において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム
）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィル
ムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド樹脂、
ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材
料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、
シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いるこ
とができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を
形成してもよい。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１または実施の形態２で示したトランジスタを適用することで、
様々な機能を有する半導体装置を提供することができる。
（実施の形態４）
実施の形態１または実施の形態２に示したトランジスタを用いて、対象物の情報を読み取
るイメージセンサ機能を有する半導体装置を作製することができる。
図７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図７（Ａ）はフォ
トセンサの等価回路であり、図７（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１ま
たは実施の形態２に示したトランジスタが適用でき、酸化物半導体積層を用いるトランジ
スタである。本実施の形態では、実施の形態１で示したトランジスタと同様な構造を有す
るトランジスタを適用する例を示す。
図７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に
示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能
するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオー
ド６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられてい
る。
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜
６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、
層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層
６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０
６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、
トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２は
トランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いて形成することができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド樹脂、アク
リル樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有
する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（
ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガ
ラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
以上のように、埋め込みチャネルを有する酸化物半導体積層を用いることによって、トラ
ンジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタ
に付与することが可能となる。よって、該トランジスタを用いることで、高機能、高信頼
性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジ
タルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技
機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具
体例を図８に示す。
図８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐
体９００１に表示部９００３が組み込まれている。本発明の一態様を用いて作製される半
導体装置は、表示部９００３に用いることが可能であり、表示部９００３により映像を表
示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成
を示している。また、電力供給のための電源コード９００５を筐体９００１に有している
。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形
態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッ
チ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、
筐体９１０１に表示部９１０３が組み込まれている。本発明の一態様を用いて作製される
半導体装置は、表示部９１０３に用いることが可能であり、表示部９１０３により映像を
表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持
した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレ
ビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さら
にモデムを介して有線または無線による通信ネットワークに接続することにより、一方向
（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の
情報通信を行うことも可能である。
先の実施の形態に示した埋め込みチャネルを有する半導体装置を利用すれば、当該半導体
装置をテレビジョン装置の表示部９１０３に用いることで、従来に比べて表示品質の高い
テレビジョン装置とすることができる。
図８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キー
ボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に
用いることにより作製される。
また、先の実施の形態に示した半導体装置を利用すれば、当該半導体装置をコンピュータ
の表示部９２０３に用いることで、従来に比べて表示品質の高い表示部とすることが可能
となる。
図８（Ｄ）は、携帯電話機の一例を示している。携帯電話機９５００は、筐体９５０１に
組み込まれた表示部９５０２の他、操作ボタン９５０３、外部接続ポート９５０４、スピ
ーカ９５０５、マイク９５０６などを備えている。携帯電話機９５００は、本発明の一態
様を用いて作製される半導体装置を表示部９５０２に用いることにより作製される。
図８（Ｄ）に示す携帯電話機９５００は、表示部９５０２を指などで触れることで、情報
を入力する、電話を掛ける、またはメールを作成するなどの操作を行うことができる。
表示部９５０２の画面は、主として３つのモードがある。第１は、画像の表示を主とする
表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表
示モードと入力モードの２つのモードが混合したものである。
例えば、電話を掛ける、またはメールを作成する場合は、表示部９５０２を文字の入力を
主とする入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表
示部９５０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好まし
い。
また、携帯電話機９５００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機９５００の向き（縦向きか横向きか）を判断
して、表示部９５０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部９５０２を触れる、または筐体９５０１の操作ボ
タン９５０３の操作により行われる。また、表示部９５０２に表示される画像の種類によ
って切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデ
ータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部９５０２の光センサで検出される信号を検知し、表示
部９５０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
また、表示部９５０２は、イメージセンサとして機能させることもできる。例えば、表示
部９５０２に掌や指を触れ、掌紋、指紋等を撮像することで、本人認証を行うことができ
る。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシン
グ用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
先の実施の形態に示した半導体装置を利用すれば、表示における色のにじみ、色ずれなど
が生じにくいため、当該半導体装置を携帯電話機の表示部９５０２に用いることで、従来
に比べて表示品質の高い携帯電話機とすることが可能となる。また、遮光性を有するスペ
ーサによって一対の基板が保持されているため、衝撃や歪みなどの外力に極めて強いため
、図８（Ｄ）に示す携帯電話機として好適に用いることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
本実施例では、第１の酸化物半導体層上に、第１の酸化物半導体層のエネルギーギャップ
よりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸
化物半導体層を形成したサンプルを作製し、そのサンプルのイオン化ポテンシャルの測定
を行い、その結果に基づきエネルギーバンド図を計算した。本明細書において、イオン化
ポテンシャルの値は、バンドギャップと電子親和力を加算した値であり、バンドギャップ
の値は、材料の単膜のエリプソで測定して得られる値を用いる。
サンプルは、単結晶シリコン基板上に膜厚５ｎｍのＩＧＺＯ膜、膜厚５ｎｍのＩｎ−Ｓｎ
−Ｚｎ系酸化物膜、膜厚５ｎｍのＩＧＺＯ膜を積層成膜した。それぞれの成膜条件は、ス
パッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行っ
た。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用
い、ＩＧＺＯ膜を成膜した。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜は、Ｉｎ：Ｓｎ：Ｚｎ＝
２：１：３［原子数比］の酸化物ターゲットを用いる。
また、基板を石英基板として、同じ成膜条件で石英基板１０００上に膜厚５ｎｍの第１の
ＩＧＺＯ膜１００１、膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜１００２、膜厚５ｎｍの
第２のＩＧＺＯ膜１００３を積層成膜して得られたサンプル２の断面を撮影したＴＥＭ写
真が図１１（Ａ）である。なお、模式図を図１１（Ｂ）に示す。図１１（Ｂ）において、
酸化物半導体層の界面を点線で図示しているが、模式的に示したものである。材料や成膜
条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場合もある。図１
１（Ａ）のサンプル２は、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜とＩＧＺＯ膜の界面が確認できる
。また、図１１（Ａ）では、第２のＩＧＺＯ膜１００３と、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜
１００２は、結晶を含んでおり、ｃ軸配向を有した結晶性酸化物半導体膜（ＣＡＡＣ−Ｏ
Ｓ膜）であることが確認できる。また、図１１（Ａ）において第１のＩＧＺＯ膜１００１
は非晶質構造である。なお、図１１（Ａ）では、３層のうち、２層が結晶構造を有してい
る酸化物半導体膜となっているが特に限定されず、第２のＩＧＺＯ膜１００３のみが結晶
構造を有してもよいし、３層全てが結晶構造を有してもよいし、３層全て非晶質構造であ
ってもよい。
サンプル１の表面からスパッタリングしながら紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒ
ａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によるイオ
ン化ポテンシャルを測定した結果を図９に示す。
図９において、横軸はサンプル表面からのスパッタリング時間を表し、縦軸はイオン化ポ
テンシャルを表している。なお、ＩＧＺＯ膜とＩｎ−Ｓｎ−Ｚｎ系酸化物膜のスパッタレ
ートは等しいと仮定して試料の境界を表示している。この図９から、ＩＧＺＯ膜に挟まれ
たＩｎ−Ｓｎ−Ｚｎ系酸化物膜でイオン化ポテンシャルが低下することがわかる。なお、
イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
イオン化ポテンシャルの値からエリプソで測定したバンドギャップを引くことで伝導帯の
エネルギーを算出し、この積層膜のバンド構造を作成した。ただし、ＩＧＺＯ膜とＩｎ−
Ｓｎ−Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．８ｅＶとした。その
結果が図１０になる。図１０には、図１（Ｄ）に示したエネルギーバンド図のように埋め
込みチャネルが形成されていることがわかる。
本実施例では、第１の酸化物半導体層及び第３の酸化物半導体層としてＩＧＺＯ膜を用い
、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きいイオン化ポテンシャルを
有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導体層としてＩｎ−Ｓｎ
−Ｚｎ系酸化物膜を用いた積層は、図１０または図１（Ｄ）に示すエネルギーバンド図で
表すことができることを確認した。第１の酸化物半導体層、第２の酸化物半導体層、及び
第３の酸化物半導体層の材料の組み合わせは、特に限定されず、図１０または図１（Ｄ）
に示すエネルギーバンド図となるように、実施者が用いる材料のエネルギーギャップを考
慮して適宜材料を選択し、組み合わせればよく、例えば、第１の酸化物半導体層及び第３
の酸化物半導体層としてＩＧＺＯ膜を用い、第２の酸化物半導体層としてＩｎ−Ｓｎ−Ｚ
ｎ系酸化物膜を用いた積層を用いてもよい。
１０１ 酸化物半導体層
１０２ 酸化物半導体層
１０３ 酸化物半導体層
１１１ 酸素過剰領域
１１２ 酸素過剰領域
１１３ 酸素過剰領域
１２１ａ 第１の低抵抗領域
１２１ｂ 第１の低抵抗領域
１２１ｃ チャネル形成領域
１２１ｄ 第１の領域
１２１ｅ 第１の領域
１２２ａ 第２の低抵抗領域
１２２ｂ 第２の低抵抗領域
１２２ｃ チャネル形成領域
１２２ｄ 第２の領域
１２２ｅ 第２の領域
１２３ａ 第３の低抵抗領域
１２３ｂ 第３の低抵抗領域
１２３ｃ チャネル形成領域
１２３ｄ 第３の領域
１２３ｅ 第３の領域
１３１ｄ 第１の領域
１３１ｅ 第１の領域
１３２ｄ 第２の領域
１３２ｅ 第２の領域
１３３ｄ 第３の領域
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体積層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０５ｃ ソース電極層
４０５ｄ ドレイン電極層
４０７ 絶縁膜
４２１ ドーパント
４３１ 酸素
４３６ 酸化物絶縁膜
４４２ ゲート絶縁膜
４６５ａ 配線層
４６５ｂ 配線層
５１０ トランジスタ
５２０ トランジスタ
５３０ トランジスタ
５４０ トランジスタ
５５０ トランジスタ
５６０ トランジスタ
５７０ トランジスタ
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
１０００ 石英基板
１００１ 第１のＩＧＺＯ膜
１００２ Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜
１００３ 第２のＩＧＺＯ膜
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０４０ トランジスタ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９５００ 携帯電話機
９５０１ 筐体
９５０２ 表示部
９５０３ 操作ボタン
９５０４ 外部接続ポート
９５０５ スピーカ
９５０６ マイク

Claims (3)

  1. 酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、
    前記酸化物半導体層と電気的に接続されるソース電極と、
    前記酸化物半導体層と電気的に接続されるドレイン電極と、を有するトランジスタであって、
    前記酸化物半導体層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層と、前記第２の酸化物半導体層上の第３の酸化物半導体層と、を有し、
    前記第１の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第２の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第３の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第１の酸化物半導体層乃至前記第３の酸化物半導体層の側面は、前記ゲート絶縁膜に接することを特徴とするトランジスタ。
  2. 酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、
    前記酸化物半導体層と電気的に接続されるソース電極と、
    前記酸化物半導体層と電気的に接続されるドレイン電極と、を有するトランジスタであって、
    前記酸化物半導体層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層と、前記第２の酸化物半導体層上の第３の酸化物半導体層と、を有し、
    前記第１の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第２の酸化物半導体層は、ＩｎとＧａとＺｎとを有し且つ結晶を含み、
    前記第３の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第１の酸化物半導体層乃至前記第３の酸化物半導体層の側面は、前記ゲート絶縁膜に接することを特徴とするトランジスタ。
  3. 酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、
    前記酸化物半導体層と電気的に接続されるソース電極と、
    前記酸化物半導体層と電気的に接続されるドレイン電極と、を有するトランジスタであって、
    前記酸化物半導体層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層と、前記第２の酸化物半導体層上の第３の酸化物半導体層と、を有し、
    前記第１の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第２の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第３の酸化物半導体層は、ＩｎとＧａとＺｎとを有し、
    前記第２の酸化物半導体層は、ｃ軸配向または概略ｃ軸配向を有した結晶を含み、
    前記第１の酸化物半導体層乃至前記第３の酸化物半導体層の側面は、前記ゲート絶縁膜に接することを特徴とするトランジスタ。
JP2019087003A 2011-06-17 2019-04-29 トランジスタ Withdrawn JP2019140406A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011135365 2011-06-17
JP2011135365 2011-06-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018039492A Division JP6525424B2 (ja) 2011-06-17 2018-03-06 トランジスタ

Publications (1)

Publication Number Publication Date
JP2019140406A true JP2019140406A (ja) 2019-08-22

Family

ID=47352971

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2012134402A Active JP5947629B2 (ja) 2011-06-17 2012-06-14 半導体装置
JP2015102713A Active JP6075928B2 (ja) 2011-06-17 2015-05-20 半導体装置の作製方法
JP2017001507A Active JP6305580B2 (ja) 2011-06-17 2017-01-09 半導体装置およびその作製方法
JP2018039492A Active JP6525424B2 (ja) 2011-06-17 2018-03-06 トランジスタ
JP2019087003A Withdrawn JP2019140406A (ja) 2011-06-17 2019-04-29 トランジスタ

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2012134402A Active JP5947629B2 (ja) 2011-06-17 2012-06-14 半導体装置
JP2015102713A Active JP6075928B2 (ja) 2011-06-17 2015-05-20 半導体装置の作製方法
JP2017001507A Active JP6305580B2 (ja) 2011-06-17 2017-01-09 半導体装置およびその作製方法
JP2018039492A Active JP6525424B2 (ja) 2011-06-17 2018-03-06 トランジスタ

Country Status (6)

Country Link
US (3) US9076874B2 (ja)
JP (5) JP5947629B2 (ja)
KR (5) KR20140024866A (ja)
SG (2) SG11201504734VA (ja)
TW (4) TWI594306B (ja)
WO (1) WO2012172746A1 (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140024866A (ko) 2011-06-17 2014-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
IN2015DN01663A (ja) 2012-08-03 2015-07-03 Semiconductor Energy Lab
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI627750B (zh) 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
SG10201601511RA (en) 2013-05-20 2016-03-30 Semiconductor Energy Lab Semiconductor device
KR102442752B1 (ko) * 2013-05-20 2022-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI641112B (zh) * 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9006736B2 (en) 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102183763B1 (ko) * 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN103545377B (zh) * 2013-11-01 2015-12-30 深圳丹邦投资集团有限公司 一种氧化物薄膜晶体管及其制造方法
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103715269B (zh) * 2013-12-31 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2015201640A (ja) * 2014-04-03 2015-11-12 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
US9851839B2 (en) * 2015-03-03 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display system
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
WO2018122659A1 (en) * 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
CN108231869B (zh) * 2018-01-02 2021-04-30 京东方科技集团股份有限公司 晶体管、显示基板、显示装置及其制造方法
CN108447937B (zh) * 2018-03-29 2019-12-03 京东方科技集团股份有限公司 一种感光组件、指纹识别面板及装置
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR20200138522A (ko) * 2019-05-30 2020-12-10 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN114141788A (zh) * 2021-11-17 2022-03-04 惠州华星光电显示有限公司 显示面板及其制作方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20100314618A1 (en) * 2009-06-11 2010-12-16 Fujifilm Corporation Thin film transistor, method of producing the same, eletctrooptic apparatus, and sensor
US20110084263A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110108837A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05251667A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH07321325A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09321305A (ja) * 1996-05-24 1997-12-12 Sharp Corp 薄膜トランジスタ及びそれを用いた液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
TW200931661A (en) * 2007-10-30 2009-07-16 Moxtronics Inc High-performance heterostructure FET devices and methods
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
US8208300B2 (en) * 2008-01-08 2012-06-26 Spansion Israel Ltd Non-volatile memory cell with injector
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
EP2244306B1 (en) * 2009-04-22 2014-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. A memory cell, an array, and a method for manufacturing a memory cell
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
JP5459902B2 (ja) * 2009-08-04 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
US20120280227A1 (en) 2009-11-27 2012-11-08 Hironori Wakana Oxide semiconductor device and method of manufacturing the same
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101436120B1 (ko) * 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101391964B1 (ko) 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140024866A (ko) * 2011-06-17 2014-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
US20100314618A1 (en) * 2009-06-11 2010-12-16 Fujifilm Corporation Thin film transistor, method of producing the same, eletctrooptic apparatus, and sensor
JP2010287735A (ja) * 2009-06-11 2010-12-24 Fujifilm Corp 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
US20110084263A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011100992A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
CN102576737A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US20110108837A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011119718A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Also Published As

Publication number Publication date
US20150287837A1 (en) 2015-10-08
WO2012172746A1 (en) 2012-12-20
JP2013021313A (ja) 2013-01-31
JP6525424B2 (ja) 2019-06-05
US9548397B2 (en) 2017-01-17
SG10201505586UA (en) 2015-08-28
US9076874B2 (en) 2015-07-07
JP5947629B2 (ja) 2016-07-06
TWI594306B (zh) 2017-08-01
JP6075928B2 (ja) 2017-02-08
KR102282833B1 (ko) 2021-07-27
JP2018107473A (ja) 2018-07-05
TWI652730B (zh) 2019-03-01
KR20190039345A (ko) 2019-04-10
TW201715592A (zh) 2017-05-01
TW201303981A (zh) 2013-01-16
US20120319102A1 (en) 2012-12-20
JP2015188096A (ja) 2015-10-29
TWI576903B (zh) 2017-04-01
JP2017085149A (ja) 2017-05-18
US20170110590A1 (en) 2017-04-20
TW201730941A (zh) 2017-09-01
US9768307B2 (en) 2017-09-19
KR20220043222A (ko) 2022-04-05
TWI550694B (zh) 2016-09-21
KR102377750B1 (ko) 2022-03-23
JP6305580B2 (ja) 2018-04-04
TW201635355A (zh) 2016-10-01
KR20210043004A (ko) 2021-04-20
KR20200031715A (ko) 2020-03-24
KR102546888B1 (ko) 2023-06-26
KR20140024866A (ko) 2014-03-03
SG11201504734VA (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6305580B2 (ja) 半導体装置およびその作製方法
JP6306673B2 (ja) 半導体装置
JP6259025B2 (ja) 半導体装置
JP6457016B2 (ja) 半導体装置
JP6078104B2 (ja) 半導体装置
JP5873324B2 (ja) 半導体装置の作製方法
JP2022189868A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201020

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210113