KR20200138522A - 이미지 센서 및 이의 제조 방법 - Google Patents

이미지 센서 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200138522A
KR20200138522A KR1020190063945A KR20190063945A KR20200138522A KR 20200138522 A KR20200138522 A KR 20200138522A KR 1020190063945 A KR1020190063945 A KR 1020190063945A KR 20190063945 A KR20190063945 A KR 20190063945A KR 20200138522 A KR20200138522 A KR 20200138522A
Authority
KR
South Korea
Prior art keywords
pattern
layer
image sensor
sidewall
photoelectric conversion
Prior art date
Application number
KR1020190063945A
Other languages
English (en)
Inventor
김창화
김관식
김동찬
박상수
이범석
이태연
임하진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190063945A priority Critical patent/KR20200138522A/ko
Priority to US16/711,301 priority patent/US11574948B2/en
Priority to CN202010083771.7A priority patent/CN112018167A/zh
Publication of KR20200138522A publication Critical patent/KR20200138522A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

이미지 센서 및 이의 제조 방법을 제공한다. 본 이미지 센서는 제1 부유 확산 영역을 포함하는 반도체 기판, 상기 제1 부유 확산 영역 상에 제공되고 개구부를 포함하는 몰딩 패턴, 상기 반도체 기판의 일 측에 제공되는 제1 광전 변환부 및 상기 제1 광전 변환부와 상기 제1 부유 확산 영역을 연결하는 제1 전송 트랜지스터를 포함한다. 상기 제1 전송 트랜지스터는 산화물 반도체를 포함하는 채널 패턴 및 제1 전송 게이트 전극을 포함하고, 상기 채널 패턴은 상기 개구부의 측벽을 덮는 측벽부 및 상기 측벽부로부터 상기 게이트 전극 상으로 연장되는 중심부를 포함한다.

Description

이미지 센서 및 이의 제조 방법{Image sensor and Method of fabricating the same}
본 발명은 이미지 센서 및 이의 제조 방법에 관한 것이다.
이미지 센서는 광학 이미지(optical image)를 전기적 신호로 변환하는 반도체 소자이다. 이미지 센서는 CCD(charge coupled device) 형 및 CMOS (complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비한다. 픽셀들 각각은 포토 다이오드(photodiode)를 포함한다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
본 발명이 해결하고자 하는 과제는 보다 작은 사이즈의 트랜지스터의 형성이 가능하고, 산화물 반도체 물질에 의한 오염을 최소화할 수 있는 이미지 센서의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 노이즈를 감소시켜 선명한 화질을 구현할 수 있는 고집적화된 이미지 센서를 제공하는데 있다.
본 발명의 개념에 따른 이미지 센서는 부유 확산 영역을 포함하는 반도체 기판; 상기 제1 부유 확산 영역 상에 제공되고 개구부를 포함하는 몰딩 패턴; 상기 반도체 기판의 일 측에 제공되는 제1 광전 변환부; 및 상기 제1 광전 변환부와 상기 제1 부유 확산 영역을 연결하는 제1 전송 트랜지스터를 포함하고, 상기 제1 전송 트랜지스터는 산화물 반도체를 포함하는 채널 패턴 및 제1 전송 게이트 전극을 포함하고, 상기 채널 패턴은 상기 개구부의 측벽을 덮는 측벽부 및 상기 측벽부로부터 상기 게이트 전극 상으로 연장되는 중심부를 포함할 수 있다.
본 발명의 개념에 따른 이미지 센서는 반도체 기판 상에 제공되고 개구부를 포함하는 몰딩 패턴; 상기 개구부 내에 제공되고 상기 개구부의 측벽을 덮는 채널 패턴, 상기 채널 패턴의 상면은 상기 몰딩 패턴의 상면과 동일 높이를 갖고; 상기 개구부를 채우는 평탄화 패턴; 상기 채널 패턴 상의 게이트 절연막; 및 상기 게이트 절연막을 사이에 두고 상기 채널 패턴과 이격되는 게이트 전극을 포함할 수 있다.
본 발명의 개념에 따른 이미지 센서는 서로 대향되는 제1 면과 제2 면을 포함하는 반도체 기판; 상기 반도체 기판의 제1 면에 배치되는 제1 부유 확산 영역 및 제2 부유 확산 영역; 상기 제2 면 상의 제1 광전 변환부; 상기 반도체 기판 내에 배치되는 제2 광전 변환부; 상기 제1 면 상에 제공되고 개구부를 포함하는 몰딩 패턴; 상기 개구부 내에 제공되는 평탄화 패턴; 및 상기 제1 광전 변환부와 상기 제1 부유 확산 영역을 연결하는 제1 전송 트랜지스터를 포함하고, 상기 제1 전송 트랜지스터는 산화물 반도체를 포함하는 채널 패턴 및 제1 전송 게이트 전극을 포함하고, 상기 채널 패턴은 상기 개구부의 측벽을 덮는 측벽부 및 상기 측벽부로부터 상기 제1 전송 게이트 전극 상으로 연장되는 중심부를 포함할 수 있다.
본 발명의 개념에 따른 이미지 센서의 제조 방법은 반도체 기판의 일 면에 부유 확산 영역을 형성하는 단계; 상기 부유 확산 영역을 덮는 제1 층간 절연막을 형성하는 단계; 상기 제1 층간 절연막 내에 상기 부유 확산 영역과 연결되는 콘택 플러그를 형성하는 단계; 상기 제1 층간 절연막 상에 개구부를 포함하는 몰딩층을 형성하는 단계; 상기 개구부의 측벽 및 하면을 따라 산화물 반도체를 포함하는 채널층을 형성하는 단계; 상기 채널층을 덮고 상기 개구부를 채우는 매립 절연막을 형성하는 단계; 및 평탄화 공정을 수행하여 상기 몰딩층을 노출하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 이미지 센서의 제조 방법은 산화물 반도체 물질을 포함하는 채널 패턴을 다마신 공정으로 형성할 수 있다. 이에 따라, 보다 작은 사이즈의 트랜지스터의 형성이 가능할 수 있고, 산화물 반도체 물질에 의한 오염을 최소화할 수 있다.
본 발명의 실시예들에 따른 이미지 센서는 유기 광전 변환부에서 생성되는 전하를 전송하기 위한 별도의 전송 트랜지스터를 층간 절연막 상에 구현할 수 있다. 이로써 리셋 노이즈를 감소시킬 수 있으며, 전하 전송 속도를 향상시킬 수 있다. 또한, 선명한 화질을 구현할 수 있는 고집적화된 이미지 센서를 제공할 수 있다.
본 발명의 실시예들에 따른 이미지 센서의 제조 방법은 BEOL(Back End of Line) 공정 전에 산화물 반도체 물질로 채널 패턴을 만들기에 BEOL 공정 중에 산화물 반도체 물질에 의한 오염 이슈 문제와 이에 따른 공정 불량을 방지/최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 3은 본 발명의 실시예들에 따라 도 2를 I-I’선으로 자른 단면도이다.
도 4a는 도 3의 ‘II’ 부분을 확대한 도면이다.
도 4b는 채널 패턴의 평면도이다.
도 5a 내지 도 5c는 본 발명의 실시예들에 따른 이미지 센서의 회로도들을 나타낸다.
도 6a 내지 도 6h는 도 3의 단면을 가지는 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 7은 본 발명의 실시예들에 따라 도 2를 I-I'선으로 자른 단면도이다.
도 8a는 도 7의 'III' 부분을 확대한 도면이다.
도 8b는 도 7의 이미지 센서의 회도로를 나타낸다.
도 9a 내지 도 9c는 도 7의 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 도 7의 'III' 부분을 확대한 도면이다.
도 11은 도 10에 따른 이미지 센서의 회도로를 나타낸다.
도 12는 본 발명의 다른 실시예에 따른 도 7의 'III' 부분을 확대한 도면이다.
도 13은 도 12에 따른 이미지 센서의 회도로를 나타낸다.
도 14는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 15는 도 14을 VIII-VIII'선으로 자른 단면도이다.
도 16는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 17은 도 16을 XI-XI'선으로 자른 단면도이다.
도 18은 본 발명의 실시예들에 따른 이미지 센서의 단면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 1을 참조하면, 이미지 센서는 제1 내지 제3 광전 변환부들(PD1, PD2, PD3), 및 제1 및 제2 컬러 필터들(CF1, CF2)을 포함할 수 있다. 제1 및 제2 광전 변환부들(PD1, PD2)은 반도체 기판(110) 내에 제공될 수 있다. 제3 광전 변환부(PD3)은 반도체 기판(110)의 일면 상에 제공될 수 있으며, 컬러 필터들(CF1, CF2)은 제3 광전 변환부(PD3)과 반도체 기판(110) 사이에 제공될 수 있다.
제1 내지 제3 파장의 빛들(L1, L2, L3)이 광전 변환부(PD3)으로 입사될 수 있다. 제1 파장 및 제2 파장은 제3 파장과 다를 수 있다. 제1 파장은 제2 파장과 다를 수 있다. 예를 들어, 제1 파장의 빛(L1)은 붉은 색에 해당할 수 있고, 제2 파장의 빛(L2)은 푸른 색에 해당할 수 있고, 제3 파장의 빛(L3)은 녹색에 해당할 수 있다.
제3 광전 변환부(PD3)는 제3 파장의 빛(L3)으로부터 제3 광전 신호(S3)를 발생시킬 수 있다. 제3 광전 변환부(PD3)은 제1 파장의 빛(L1) 및 제2 파장의 빛(L2)을 투과시킬 수 있다. 제3 광전 변환부(PD3)은 복수의 제1 및 제2 픽셀들(PX1, PX2)에 의해서 공유될 수 있다.
제3 광전 변환부(PD3)을 투과한 빛들(L1, L2)은 제1 및 제2 컬러 필터들(CF1, CF2)에 입사될 수 있다. 상기 제1 픽셀들(PX1)은 제1 컬러 필터(CF1)와 제1 광전 변환부(PD1)를 포함할 수 있다. 상기 제2 픽셀들(PX2)은 제2 컬러 필터(CF2)와 제2 광전 변환부(PD2)를 포함할 수 있다. 제1 광전 변환부(PD1)은 제1 컬러 필터(CF1)의 아래에 제공될 수 있고, 제2 광전 변환부(PD2)은 제2 컬러 필터(CF2)의 아래에 제공될 수 있다.
제1 파장의 빛(L1)은 제1 컬러 필터(CF1)를 투과하되, 제2 컬러 필터(CF2)를 투과하지 못할 수 있다. 제2 파장의 빛(L2)은 제2 컬러 필터(CF2)를 투과하되, 제1 컬러 필터(CF1)를 투과하지 못할 수 있다. 제1 컬러 필터(CF1)에 의해 제1 파장의 빛(L1)이 제1 광전 변환부(PD1)에 입사될 수 있다. 제1 광전 변환부(PD1)은 제1 파장의 빛(L1)으로부터 제1 광전 신호(S1)를 발생시킬 수 있다. 제2 컬러 필터(CF2)에 의해 제2 파장의 빛(L2)이 제2 광전 변환부(PD2)에 입사될 수 있다. 제2 광전 변환부(PD2)은 제2 파장의 빛(L2)으로부터 제2 광전 신호(S2)를 발생시킬 수 있다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 3은 본 발명의 실시예들에 따라 도 2를 I-I'선으로 자른 단면도이다. 도 4a는 도 3의 ‘II’ 부분을 확대한 도면이다. 도 4b는 채널 패턴의 평면도이다.
도 2 내지 도 4a 및 도 4b를 참조하면, 반도체 기판(110)은 제1 픽셀(PX1)과 제2 픽셀(PX2)을 포함할 수 있다. 상기 반도체 기판(110)은 실리콘 단결정 웨이퍼 또는 실리콘 에피택시얼층일 수 있다. 상기 반도체 기판(110)은 제1 도전형의 불순물로 도핑될 수 있다. 예를 들면 상기 제1 도전형은 P형일 수 있다. 상기 제1 도전형의 불순물은 예를 들면 붕소일 수 있다. 상기 반도체 기판(110)은 서로 대향되는 제1 면(110a)과 제2 면(110b)을 포함할 수 있다. 상기 제1 면(110a)은 전면으로 트랜지스터들이 배치될 수 있다. 상기 제2 면(110b)은 후면으로, 이를 통해 빛이 입사될 수 있다. 상기 이미지 센서는 후면 수광 이미지 센서일 수 있다.
상기 반도체 기판(110) 내에는 깊은 소자 분리부(DI)가 배치되어 상기 제1 픽셀(PX1)과 제2 픽셀(PX2)를 분리할 수 있다. 상기 깊은 소자 분리부(DI)는 제1 방향(X)으로 연장되는 연장부(DI_E)와 상기 연장부(DI_E)로부터, 상기 제1 방향(X)과 교차하는 제2 방향(Y)으로 또는 상기 제2 방향(Y)과 반대되는 방향으로, 돌출되는 돌출부들(DI_P)을 포함할 수 있다. 상기 깊은 소자 분리부(DI)는 실리콘 산화막, 하프늄산화막 및 알루미늄 산화막과 같은 금속산화막, 그리고 폴리실리콘막 중 적어도 하나를 포함할 수 있다.
평면적 관점에서 상기 제2 방향(Y)을 따라 서로 인접한 상기 깊은 소자 분리부(DI)의 돌출부들(DI_P) 사이에 관통 전극(120)이 배치될 수 있다. 상기 관통 전극(120)은 제1 방향(X) 및 제2 방향(Y)과 교차하는 제3 방향(Z)으로 연장될 수 있다. 상기 관통 전극(120)은 불순물이 도핑된 폴리실리콘이나 텅스텐과 같은 도전 물질을 포함할 수 있다. 상기 관통 전극(120)과 상기 반도체 기판(110) 사이에는 비아 절연막(122)이 개재될 수 있다. 상기 비아 절연막(122)는 실리콘 산화막, 실리콘 질화막 및 실리콘 산화 질화막 중 적어도 하나의 단일막 또는 다중막 구조를 포함할 수 있다.
상기 반도체 기판(110)의 상기 제1 면(110a)에는 얕은 소자 분리부(3)가 배치되어 상기 제1 및 제2 픽셀들(PX1, PX2)에서 활성 영역들을 정의할 수 있다. 상기 얕은 소자 분리부(3)는 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다.
상기 관통 전극(120)과 상기 비아 절연막(122)의 상부면들은 상기 얕은 소자 분리부(3)의 하부면과 같거나 보다 낮을 수 있다. 상기 관통 전극(120)과 상기 비아 절연막(122)의 상에는 매립 절연막(5)이 배치될 수 있다. 상기 매립 절연막(5)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나의 막으로 형성될 수 있다. 상기 관통 전극(120)과 상기 비아 절연막(122)의 하부면들은 상기 반도체 기판(110)의 제2 면(110b)과 공면을 이룰 수 있다.
상기 제1 픽셀(PX1)에서 상기 반도체 기판(110) 내에는 제1 광전 변환부(PD1)가 배치될 수 있다. 상기 제2 픽셀(PX2)에서 상기 반도체 기판(110) 내에는 제2 광전 변환부(PD2)가 배치될 수 있다. 상기 제1 및 제2 광전 변환부들(PD1, PD2)은 예를 들면 상기 제1 도전형과 반대되는 제2 도전형의 불순물이 도핑된 영역일 수 있다. 예를 들면 상기 제2 도전형은 N형이고, 상기 제2 도전형의 불순물은 인이나 비소일 수 있다. 상기 제1 및 제2 광전 변환부들(PD1, PD2)은 주변의 상기 반도체 기판(110)과 PN접합을 이루어 포토다이오드를 구성할 수 있다.
상기 제1 픽셀(PX1)에서 상기 반도체 기판(110)의 상기 제1 면(110a)에는 제1 전송 게이트 전극(TG1)가 배치될 수 있다. 상기 제2 픽셀(PX2)에서 상기 반도체 기판(110)의 상기 제1 면(110a)에는 제2 전송 게이트 전극(TG2)가 배치될 수 있다. 상기 제1 전송 게이트 전극(TG1)와 상기 반도체 기판(110) 사이 그리고 상기 제2 전송 게이트 전극(TG2)와 상기 반도체 기판(110) 사이에는 제1 게이트 절연막(7)이 개재될 수 있다. 상기 게이트 절연막(7)은 예를 들면 실리콘 산화막을 포함할 수 있다.
상기 제1 픽셀(PX1)에서 상기 제1 전송 게이트 전극(TG1)에 인접한 상기 반도체 기판(110)에는 제1 부유 확산 영역(FD1)이 배치될 수 있다. 또한 상기 반도체 기판(110)의 상기 제1 면(110a)에 인접한 곳에 제3 부유 확산 영역(FD3)이 배치될 수 있다. 상기 제3 부유 확산 영역(FD3)은 상기 얕은 소자 분리부(3)에 의해 상기 제1 부유 확산 영역(FD1)과 이격될 수 있다. 상기 제2 픽셀(PX2)에서 상기 제2 전송 게이트 전극(TG2)에 인접한 상기 반도체 기판(110)에는 제2 부유 확산 영역(FD2)이 배치될 수 있다. 또한 상기 반도체 기판(110)의 상기 제1 면(110a)에 인접한 곳에 제3 부유 확산 영역(FD3)이 배치될 수 있다. 상기 제3 부유 확산 영역(FD3)은 상기 얕은 소자 분리부(3)에 의해 상기 제2 부유 확산 영역(FD2)과 이격될 수 있다. 상기 제1 내지 제3 부유 확산 영역들(FD1, FD2, FD3)은 예를 들면 제2 도전형의 불순물이 도핑된 영역일 수 있다.
상기 반도체 기판(110)의 상기 제1 면(110a)은 제1 층간 절연막(9)으로 덮일 수 있다. 상기 제1 층간 절연막(9)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 다공성 산화막 중 적어도 하나를 포함할 수 있다. 상기 제1 층간 절연막(9) 상부에는 서로 이격된 제1 내지 제3 리세스 영역들(RS, RG, RD)이 형성될 수 있다. 상기 제1 리세스 영역(RS) 아래에는 제1 콘택홀(RC1)이 형성될 수 있고 상기 제3 리세스 영역(RD) 아래에는 제2 콘택홀(RC2)이 형성될 수 있다. 상기 제1 리세스 영역(RS) 안에는 소오스 전극(13s)이 배치될 수 있다. 상기 제2 리세스 영역(RG) 안에는 제3 전송 게이트 전극(TG3)이 배치될 수 있다. 상기 제3 리세스 영역(RD) 안에는 드레인 전극(13d)이 배치될 수 있다. 상기 제1 콘택홀(RC1) 안에는 제1층-제1 콘택 플러그(13c1)가 배치되어 상기 소오스 전극(13s)과 상기 관통 전극(120)을 전기적으로 연결시킬 수 있다. 상기 제1층-제1 콘택 플러그(13c1)는 상기 매립 절연막(5) 안으로 연장되어 상기 관통 전극(120)에 연결될 수 있다. 상기 제2 콘택홀(RC2) 안에는 제1층-제2 콘택 플러그(13c2)가 배치되어 상기 드레인 전극(13d)과 상기 제3 부유 확산 영역(FD3)을 전기적으로 연결시킬 수 있다. 상기 제1 층간 절연막(9) 내에는 상기 제1층-제2 콘택 플러그(13c2)와 이격되며 상기 제1 및 제2 부유 확산 영역들(FD1, FD2)과 전기적으로 연결되는 제1층-제3 콘택 플러그(13c3)가 배치될 수 있다. 상기 제1층 콘택 플러그들(13c1, 13c2, 13c3), 상기 소오스 전극(13s), 상기 드레인 전극(13d) 및 상기 제3 전송 게이트 전극(TG3)은 모두 동일한 도전 물질로 예를 들면 텅스텐을 포함할 수 있다. 상기 제1층 콘택 플러그들(13c1, 13c2, 13c3), 상기 소오스 전극(13s), 상기 드레인 전극(13d) 및 상기 제3 전송 게이트 전극(TG3)의 측면들과 바닥면들은 제1 확산 방지막(11)으로 덮일 수 있다. 상기 제1 확산 방지막(11)은 예를 들면 티타늄질화막을 포함할 수 있다. 상기 제3 콘택 플러그(13c3), 상기 소오스 전극(13s), 상기 드레인 전극(13d) 및 상기 제3 전송 게이트 전극(TG3)의 상부면들은 상기 제1 층간 절연막(9)의 상부면과 공면을 이룰 수 있다.
상기 제3 전송 게이트 전극(TG3) 상에 제1 식각 저지막(12)이 배치될 수 있다. 상기 제1 식각 저지막(12)은 상기 제1 층간 절연막(9)과 식각 선택비를 가지는 절연막으로 형성될 수 있다. 예를 들면 상기 제1 식각 저지막(12)은 실리콘 질화막으로 형성될 수 있다.
상기 제3 전송 게이트 전극(TG3) 상에 제2 게이트 절연막(14)이 위치할 수 있다. 상기 제2 게이트 절연막(14)은 예를 들면, 실리콘 산화막이나 이보다 높은 유전율을 가지는 알루미늄 산화막과 같은 금속 산화막으로 형성될 수 있다. 상기 제1 식각 저지막(12)의 일부는 상기 제2 게이트 절연막(14)과 상기 제3 전송 게이트 전극(TG3) 사이에 개재될 수 있으며 추가적인 게이트 절연막 기능을 할 수 있다.
상기 제2 게이트 절연막(14) 상에 몰딩 패턴(MP)이 제공될 수 있다. 상기 몰딩 패턴(MP)은 상기 제3 전송 게이트 전극(TG3) 상에 제공될 수 있다. 보다 상세하게는, 상기 몰딩 패턴(MP)은 상기 제3 전송 게이트 전극(TG3) 상으로부터 상기 소오스 전극(13s) 및 상기 드레인 전극(13d) 상으로 연장될 수 있다. 일 예로, 상기 몰딩 패턴(MP)은 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나를 포함할 수 있다. 상기 제2 게이트 절연막(14)의 측벽은 상기 몰딩 패턴(MP)의 측벽 과 정렬될 수 있다. 상기 제1 식각 저지막(12)의 측벽은 상기 몰딩 패턴(MP)의 측벽과 정렬될 수 있다. 상기 몰딩 패턴(MP)은 개구부(OP)를 포함할 수 있다. 상기 개구부(OP)는 상기 소오스 전극(13s) 및 상기 드레인 전극(13d)을 노출할 수 있다.
상기 개구부(OP) 내에 채널 패턴(CHL)이 위치할 수 있다. 상기 채널 패턴(CHL)은 상기 개구부(OP) 내에 국부적으로 제공(locally confined)될 수 있다. 상기 채널 패턴(CHL)은 상기 소오스 전극(13s), 상기 드레인 전극(13d) 및 상기 제2 게이트 절연막(14)을 덮을 수 있다. 상기 채널 패턴(CHL)은 산화물 반도체 물질을 포함할 수 있다. 구체적인 예로써, 상기 산화물 반도체 물질은 인듐(In), 갈륨(Ga), 아연(Zn) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 상기 산화물 반도체 물질은 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 IGZO(indium-gallium-zinc-oxide)일 수 있다. 상기 산화물 반도체 물질은, 예컨대, 비정질(amorphous) IGZO일 수 있다. 상기 제3 전송 게이트 전극(TG3), 상기 소오스 전극(13s), 상기 드레인 전극(13d), 상기 제2 게이트 절연막(14) 및 상기 채널 패턴(CHL)은 도 5c의 제3 전송 트랜지스터(Tx3)를 구성할 수 있다. 상기 채널 패턴(CHL)은 상기 제2 게이트 절연막(14) 및 상기 제1 식각 저지막(12)을 관통할 수 있다. 잔여 게이트 절연막(14r)은 상기 채널 패턴(CHL)의 측벽으로부터 양 측으로 연장될 수 있다.
상기 채널 패턴(CHL)은 상기 개구부(OP)의 측벽을 덮는 측벽부(SP) 및 상기 측벽부로부터 상기 개구부(OP)의 바닥면을 정의하는 상기 제1 층간 절연막(9) 상으로 연장되는 중심부(CP)를 포함할 수 있다. 상기 측벽부(SP)는 상기 몰딩 패턴(MP)과 접할 수 있다. 일 예로, 상기 채널 패턴(CHL)은 상기 개구부(OP)의 측벽 및 상기 개구부(OP)의 바닥면을 따라 콘포멀한 형상을 가질 수 있다. 평면적 관점에서, 상기 측벽부(SP)는 상기 중심부(CP)의 에지를 따라 연장되는 링 형상을 가질 수 있다. 도 4b에는 상기 측벽부(SP)를 사각 링 형상으로 도시하였으나, 이에 한정되지 않으며 원형 링 형상일 수 있다.
상기 중심부(CP)는 상기 측벽부(SP)와 연결되는 제1 중심부(CP1) 및 상기 제1 중심부(CP1)로부터 상기 반도체 기판(110)의 반대 방향으로 돌출되는 제2 중심부(CP2)를 포함할 수 있다. 상기 제1 중심부(CP1)는 상기 소오스 전극(13s)의 상면 및 상기 드레인 전극(13d)의 상면과 접할 수 있다. 상기 제2 중심부(CP2)는 상기 제2 게이트 절연막(14)을 덮을 수 있다.
상기 채널 패턴(CHL) 상에 상기 개구부(OP)를 채우는 평탄화 패턴(BP)이 제공될 수 있다. 상기 평탄화 패턴(BP)은 실리콘 산화막 및 산화질화막 중 적어도 하나를 포함할 수 있다. 상기 평탄화 패턴(BP)의 상면(BT)은 이하 설명될 평탄화 공정의 결과로 평평할 수 있다. 상기 평탄화 패턴(BP)의 상면(BT)은 상기 채널 패턴(CHL)의 상면(CT)과 공면을 이룰 수 있다. 일 예로, 상기 평탄화 패턴(BP)의 상면(BT)과 상기 채널 패턴(CHL)의 상면(CT)은 실질적으로 동일한 높이를 가질 수 있다. 상기 평탄화 패턴(BP)의 상면(BT)은 상기 몰딩 패턴(MP)의 상면(MT)와 공면을 이룰 수 있다. 본 명세서에서 공면을 이룬다는 것은 평탄화 공정의 결과물에 따라 실질적으로 동일한 높이를 갖는 것을 의미하며, 공정 마진에 따른 차이를 포함할 수 있다.
상기 채널 패턴(CHL)과 상기 평탄화 패턴(BP) 사이에 중간막(CL)이 제공될 수 있다. 일 예로, 상기 중간막(CL)은 TiN과 같은 금속 질화막 또는 실리콘 질화막을 포함할 수 있다. 상기 중간막(CL)의 상면(LT)은 상기 평탄화 패턴(BP)의 상면(BT) 및 상기 채널 패턴(CHL)의 상면(CT)과 공면을 이룰 수 있다. 다른 실시예에 있어서, 상기 중간막(CL)은 생략될 수 있으며, 상기 채널 패턴(CHL)과 상기 평탄화 패턴(BP)이 접할 수 있다.
상기 몰딩 패턴(MP), 상기 채널 패턴(CHL), 및 상기 평탄화 패턴(BP)을 덮는 상부 절연 패턴(81)이 제공될 수 있다. 일 예로, 상기 상부 절연 패턴(81)은 서로 공면을 이루는 상기 몰딩 패턴(MP)의 상면(MT), 상기 채널 패턴(CHL)의 상면(CT), 및 상기 평탄화 패턴(BP)의 상면(BT)을 실질적으로 동일한 두께를 갖도록 콘포멀하게 덮을 수 있다. 상기 상부 절연 패턴(81)의 측벽은 상기 몰딩 패턴(MP)의 측벽과 정렬될 수 있다. 상기 상부 절연 패턴(81)은 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나를 포함할 수 있다.
상기 상부 절연 패턴(81) 상에 제2 층간 절연막(17)이 배치될 수 있다. 상기 제2 층간 절연막(17) 내에 제2층 배선들(21w)과 제2층 콘택 플러그들(21c)이 배치될 수 있다. 상기 제2층 배선들(21w)과 상기 제2층 콘택 플러그들(21c)의 측벽과 하부면은 제2 확산 방지막(19)으로 덮일 수 있다. 상기 제2층 배선들(21w)과 상기 제2층 콘택 플러그들(21c)은 상기 소오스 전극(13s), 상기 제3 전송 게이트 전극(TG3) 및 상기 드레인 전극(13d)과 다른 금속을 함유할 수 있다. 일 예로, 상기 제2층 배선들(21w)과 상기 제2층 콘택 플러그들(21c)은 구리를 함유할 수 있다.
상기 제2 층간 절연막(17) 상에 제3 식각 저지막(23)과 제3 층간 절연막(25)이 차례로 적층될 수 있다. 상기 제3 층간 절연막(25) 내에는 제3층 배선들(29w)과 제3층 콘택 플러그들(29c)이 배치될 수 있다. 상기 제3층 배선들(29w)과 상기 제3층 콘택 플러그들(29c)의 측벽과 하부면은 제3 확산 방지막(27)으로 덮일 수 있다. 상기 제3 층간 절연막(25) 상에는 제4 식각 저지막(31) 및 제4 층간 절연막(33)이 차례로 적층될 수 있다. 상기 제4 층간 절연막(33) 내에는 제4층 배선들(37)과 이의 표면을 덮는 제4 확산 방지막(35)이 배치될 수 있다. 상기 제4 층간 절연막(33)은 제1 패시베이션막(39)으로 덮일 수 있다. 상기 제3 및 제4 식각 저지막들(23, 31)은 예를 들면 실리콘 질화막을 포함할 수 있다. 상기 제3 및 제4 층간 절연막들(25, 33)은 예를 들면 실리콘 산화막이나 다공성 절연막을 포함할 수 있다. 상기 제3층 배선들(29w), 상기 제3층 콘택 플러그들(29c) 및 상기 제4층 배선들(37)은 예를 들면 구리를 포함할 수 있다. 상기 제3 및 제4 확산 방지막들(27, 35)은 예를 들면 티타늄질화막과 같은 금속 질화막을 포함할 수 있다. 상기 제1 패시베이션막(39)은 예를 들면 실리콘 질화막이나 폴리이미드를 포함할 수 있다.
상기 반도체 기판(110)의 제2 면(110b) 상에 보호막(50)이 배치될 수 있다. 상기 보호막(50)은 예를 들면 실리콘 산화막과 같은 절연막을 포함할 수 있다. 또는 상기 보호막(50)은 상기 제2 면(110b)과 접하며, 음의 고정 전하를 가질 수 있다. 이때 상기 보호막(50)은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 이트륨 및 란타노이드를 포함하는 그룹에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)로 이루어질 수 있다. 예를 들면, 상기 보호막(50)은 하프늄 산화막 또는 알루미늄 산화막일 수 있다.
상기 제1 픽셀(PX1)에서 상기 보호막(50) 상에 제1 컬러 필터(CF1)가 배치될 수 있다. 상기 제2 픽셀(PX2)에서 상기 보호막(50) 상에 제2 컬러 필터(CF2)가 배치될 수 있다. 상기 제1 컬러 필터(CF1)와 상기 제2 컬러 필터(CF2)는 서로 다른 색의 안료나 염료를 포함할 수 있다. 상기 제1 및 제2 컬러 필터들(CF1, CF2) 사이에는 제1 절연 패턴(54)이 개재될 수 있다. 상기 제1 절연 패턴(54)은 상기 제1 및 제2 컬러 필터들(CF1, CF2)의 굴절률 보다 낮은 굴절률을 가지는 물질을 포함할 수 있다. 이로써 상기 픽셀들(PX1, PX2)로 입사되는 빛의 양을 늘려 광감도를 향상시킬 수 있다.
상기 제1 및 제2 컬러 필터들(CF1, CF2) 상에는 각각 화소 전극(58)이 배치될 수 있다. 상기 화소 전극(58)과 상기 제1 및 제2 컬러 필터들(CF1, CF2) 사이에는 각각 제2 절연 패턴(52)이 개재될 수 있다. 상기 제2 절연 패턴(52)은 예를 들면 실리콘 산화막이나 실리콘 질화막 같은 절연 물질을 포함할 수 있다. 상기 화소 전극(58)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), 및/또는 유기 투명 도전 물질을 포함할 수 있다. 상기 화소 전극(58)은 상기 제1 절연 패턴(54)을 관통하는 제1 비아 플러그(56)을 통해 상기 관통 전극(120)과 전기적으로 연결될 수 있다. 상기 화소 전극들(58) 사이에는 제3 절연 패턴(60)이 개재될 수 있다.
상기 화소 전극들(58) 상에는 제3 광전 변환부(PD3)가 배치될 수 있다. 상기 제3 광전 변환부(PD3)는 예를 들면 유기 광전변환층일 수 있다. 상기 제3 광전 변환부(PD3)는 p형 유기 반도체 물질 및 n형 유기 반도체 물질을 포함할 수 있으며, 상기 p형 유기 반도체 물질과 n형 유기 반도체 물질은 pn접합을 형성할 수 있다. 또는 상기 제3 광전 변환부(PD3)은 양자점(quantum dot) 또는 칼코게나이드(chalcogenide)를 포함할 수 있다.
상기 제3 광전 변환부(PD3) 상에는 공통 전극(62)이 배치될 수 있다. 상기 공통 전극(62)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), 및/또는 유기 투명 도전 물질을 포함할 수 있다. 상기 화소 전극들(58)은 픽셀 별로 분리되어 있으나, 상기 제3 광전 변환부(PD3)와 상기 공통 전극(62)은 각각 픽셀 별로 분리되지 않고 상기 반도체 기판(110)의 상기 제2 면(110b)의 전체에 걸쳐 배치될 수 있다. 상기 공통 전극(62) 상에 제2 패시베이션막(64)이 배치될 수 있다. 상기 제2 패시베이션막(64) 상에 마이크로 렌즈(ML)가 배치될 수 있다.
도 5a 내지 도 5c는 본 발명의 실시예들에 따른 이미지 센서의 회로도들을 나타낸다.
도 1 내지 도 4 및 도 5a 내지 도 5c를 참조하면, 상기 제1 픽셀(PX1)에는 상기 제1 전송 게이트 전극(TG1)과 상기 제1 부유 확산 영역(FD1)을 포함하는 제1 전송 트랜지스터(Tx1)가 배치될 수 있다. 상기 제1 픽셀(PX1)에는 제1 리셋 트랜지스터(Rx1), 제1 소오스 팔로워 트랜지스터(SFx1) 및 제1 선택 트랜지스터(SELx1)가 배치될 수 있다. 상기 제2 픽셀(PX2)에는 상기 제2 전송 게이트 전극(TG2)과 상기 제2 부유 확산 영역(FD2)을 포함하는 제2 전송 트랜지스터(Tx2)가 배치될 수 있다. 상기 제2 픽셀(PX2)에는 제2 리셋 트랜지스터(Rx2), 제2 소오스 팔로워 트랜지스터(SFx2) 및 제2 선택 트랜지스터(SELx2)가 배치될 수 있다. 상기 제1 픽셀(PX1)과 상기 제2 픽셀(PX2)은 각각 상기 제3 전송 게이트 전극(TG3)과 상기 제3 부유 확산 영역(FD3)을 포함하는 제3 전송 트랜지스터(Tx3)를 포함할 수 있다.
상기 제1 픽셀(PX1) 또는 상기 제2 픽셀(PX2)에는 제3 리셋 트랜지스터(Rx3), 제3 소오스 팔로워 트랜지스터(SFx3) 및 제3 선택 트랜지스터(SELx3)가 배치될 수 있다. 상기 제1 픽셀(PX1)과 상기 제2 픽셀(PX2)은 상기 제1 내지 제3 리셋 트랜지스터들(Rx1, Rx2, Rx3)을 공유할 수 있다. 즉, 하나의 리셋 트랜지스터가 상기 제1 내지 제3 전송 트랜지스터(Tx1, Tx2, Tx3)과 전기적으로 연결될 수 있으며 상기 제1 내지 제3 리셋 트랜지스터들(Rx1, Rx2, Rx3)의 기능을 할 수 있다. 마찬가지로 상기 제1 픽셀(PX1)과 상기 제2 픽셀(PX2)은 상기 제1 내지 제3 소오스 팔로워 트랜지스터들(SFx1, SFx2, SFx3)과 제1 내지 제3 선택 트랜지스터(SELx1, SELx2, SELx3)을 공유할 수 있다.
상기 제1 광전 변환부(PD1)에서 감지된 색 정보는 제1 전송 트랜지스터(Tx1), 상기 제1 리셋 트랜지스터(Rx1), 상기 제1 소오스 팔로워 트랜지스터(SFx1) 및 상기 제1 선택 트랜지스터(SELx1)에 의해 제1 신호(Vout1)로 출력될 수 있다. 상기 제2 광전 변환부(PD2)에서 감지된 색 정보는 제2 전송 트랜지스터(Tx2), 상기 제2 리셋 트랜지스터(Rx2), 상기 제2 소오스 팔로워 트랜지스터(SFx2) 및 상기 제2 선택 트랜지스터(SELx2)에 의해 제2 신호(Vout2)로 출력될 수 있다. 상기 제3 광전 변환부(PD3)에서 감지된 색 정보는 제3 전송 트랜지스터(Tx3), 상기 제3 리셋 트랜지스터(Rx3), 상기 제3 소오스 팔로워 트랜지스터(SFx3) 및 상기 제3 선택 트랜지스터(SELx3)에 의해 제3 신호(Vout3)로 출력될 수 있다.
본 발명의 실시예들에 따른 이미지 센서는 제3 광전 변환부(PD3)에서 생성되는 전하를 전송하기 위한 제3 전송 트랜지스터(Tx3)를 포함한다. 이로써 각각의 색 정보를 전송하는데 4개의 트랜지스터들을 이용하여 4-Transistor CDS(Correlated Double sampling) 회로를 구현할 수 있다. 이로써 리셋 노이즈를 감소시킬 수 있다. 또한, 상기 제3 전송 트랜지스터(Tx3)에 의해 제3 광전 변환부(PD3)에서 생성된 전하를 제3 부유 확산 영역(FD3)으로 빠르게 이동시킬 수 있다. 이로써 선명한 화질을 구현할 수 있는 고집적화된 이미지 센서를 제공할 수 있다.
도 6a 내지 도 6h는 도 2의 I-I' 선에 따른 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 2 및 도 6a를 참조하면, 제1 픽셀(PX1)과 제2 픽셀(PX2)을 포함하는 반도체 기판(110)을 준비한다. 상기 반도체 기판(110)은 제1 도전형의 불순물로 도핑될 수 있다. 상기 반도체 기판(110) 내에 이온주입 공정을 수회 진행하고 열처리 공정을 진행하여 제1 광전 변환부(PD1)과 제2 광전 변환부(PD2)를 형성한다. 상기 제1 및 제2 광전 변환부들(PD1, PD2)은 상기 제1 도전형과 반대되는 제2 도전형의 불순물로 도핑될 수 있다. 상기 반도체 기판(110)의 제1 면(110a)에 인접한 곳에 STI(Shallow trench isolation) 공정을 진행하여 얕은 소자 분리부(3)를 형성할 수 있다. 상기 픽셀들(PX1, PX2) 사이에서 상기 얕은 소자 분리부(3)와 그 아래의 상기 반도체 기판(110)을 패터닝하여 깊은 트렌치를 형성하고, 절연막과 폴리실리콘막을 순차적으로 적층하여 상기 깊은 트렌치를 채우고 연마 공정 또는 에치백 공정을 진행하여 도 2의 깊은 소자 분리부(DI)를 형성할 수 있다.
상기 깊은 소자 분리부(DI)의 돌출부(DI_P)의 일부분을 제거하여 관통비아홀을 형성하고, 비아 절연막(122)과 도전막을 형성하여 상기 관통비아홀을 채우고 연마공정 또는 에치백 공정을 진행하여 상기 관통비아홀 안에 관통 전극(120)을 형성할 수 있다. 그리고 상기 관통 전극(120)의 상부를 리세스하고 매립 절연막(5)으로 채울 수 있다. 상기 제1 및 제2 픽셀들(PX1, PX2)에서 상기 반도체 기판(110)의 상기 제1 면(110a) 상에 제1 전송 게이트 전극(TG1)과 제2 전송 게이트 전극(TG2) 및 제1 게이트 절연막(7)을 형성할 수 있다. 상기 제1 및 제2 전송 게이트 전극들(TG1, TG2)의 일부는 상기 반도체 기판(110) 속으로 연장되도록 형성될 수 있다. 이온주입 공정을 진행하여 상기 제1 및 제2 전송 게이트 전극들(TG1, TG2) 옆의 상기 반도체 기판(110) 내에 제1 및 제2 부유 확산 영역들(FD1, FD2)을 형성할 수 있다. 이와 함께, 상기 얕은 소자 분리부(3)에 의해 한정된 상기 반도체 기판(110) 내에 제3 부유 확산 영역(FD3)을 형성할 수 있다. 상기 반도체 기판(110)의 상기 제1 면(110a)을 덮는 제1 층간 절연막(9)을 형성할 수 있다.
도 6b를 참조하면, 상기 제1 층간 절연막(9)을 식각하여 제1 내지 제3 리세스 영역들(RS, RG, RD)과 제1 내지 제3 콘택홀들(RC1, RC2, RC3)을 형성할 수 있다. 상기 제1 리세스 영역(RS)과 상기 제1 콘택홀(RC1) 그리고 상기 제3 리세스 영역(RD)과 상기 제2 콘택홀(RC2)은 이중 다마신 홀 구조를 가질 수 있다. 상기 제1 콘택홀(RC1)을 형성할 때 상기 매립 절연막(5)의 일부도 식각되어 상기 관통 전극(120)의 상부면이 노출될 수 있다. 상기 제2 콘택홀(RC2)은 상기 제3 부유 확산 영역(FD3)을 노출시킬 수 있다. 상기 제3 콘택홀들(RC3)은 상기 제1 및 제2 부유 확산 영역들(FD1, FD2)을 노출시킬 수 있다. 상기 제1 층간 절연막(9) 상에 제1 확산 방지막(11)과 도전막(예를 들면 텅스텐)을 차례로 적층하여 상기 제1 내지 제3 리세스 영역들(RS, RG, RD)과 상기 제1 내지 제3 콘택홀들(RC1, RC2, RC3)을 채우고 연마 공정 또는 에치백 공정을 진행하여 소오스 전극(13s), 제3 전송 게이트 전극(TG3), 드레인 전극(13d) 및 제1층 콘택 플러그들(13c1, 13c2, 13c3)을 형성할 수 있다.
도 6c를 참조하면, 상기 제1 층간 절연막(9) 상에 제1 식각 저지막(12)과 제2 게이트 절연막(14)을 차례대로 적층한다. 상기 제1 식각 저지막(12)은 예를 들면 실리콘 질화막으로 형성될 수 있다. 상기 제2 게이트 절연막(14)은 예를 들면 알루미늄 산화막이나 실리콘산화막으로 형성될 수 있다. 상기 제2 게이트 절연막(14) 상에 몰딩층(MLL)을 형성할 수 있다. 상기 몰딩층(MLL)은 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나로 형성될 수 있다. 상기 몰딩층(MLL)을 패터닝하여 상기 소오스 전극(13s), 상기 제3 전송 게이트 전극(TG3), 상기 드레인 전극(13d)과 중첩된 영역에 개구부(OP)가 형성될 수 있다.
도 6d를 참조하면, 상기 개구부(OP)에 의하여 노출된 상기 제2 게이트 절연막(14)과 상기 제1 식각 저지막(12)을 식각하여 상기 소오스 전극(13s)과 상기 드레인 전극(13d)의 상부면을 노출시킬 수 있다. 그 결과 상기 개구부(OP)가 상기 소오스 전극(13s)과 상기 드레인 전극(13d)을 노출하도록 확장될 수 있다. 상기 제3 전송 게이트 전극(TG3)을 덮는 상기 제2 게이트 절연막(14)의 일부 및 상기 제1 식각 저지막(12)의 일부는 제거되지 않을 수 있다.
도 6e를 참조하면, 채널막(140), 중간막(CL) 및 평탄화막(BL)이 차례로 형성될 수 있다. 상술한 것과 같이, 상기 중간막(CL)은 생략될 수 있다. 상기 채널막(140)은 상기 개구부(OP)의 측벽 및 하면을 따라 실질적으로 콘포멀하게 형성될 수 있다. 상기 채널막(140)은 산화물 반도체 물질을 포함하며, 구체적인 예로써 IGZO로 형성될 수 있다. 상기 채널막(140)은 상기 소오스 전극(13s) 및 상기 드레인 전극(13d)과 접하도록 형성될 수 있다. 상기 중간막(CL)은 TiN과 같은 금속 질화막 또는 실리콘 질화막을 포함할 수 있다. 상기 평탄화막(BL)은 실리콘 산화막 및 산화질화막 중 적어도 하나를 포함할 수 있다.
도 6f를 참조하면, 평탄화 공정이 수행될 수 있다. 일 예로, 상기 평탄화 공정은 화학적 기계적 연마 공정일 수 있다. 상기 평탄화 공정은 상기 몰딩층(MLL)의 상면이 노출될 때까지 수행될 수 있다. 상기 평탄화 공정의 결과, 상기 채널막(140)이 상부가 제거되어 상기 개구부(OP) 내에 채널 패턴(CHL)이 형성될 수 있다. 즉, 상기 채널 패턴(CHL)은 다마신 공정으로 형성될 수 있다. 이와 유사하게, 상기 평탄화막(BL)의 상부가 제거되어 상기 개구부(OP) 내에 평탄화 패턴(BP)이 형성될 수 있다. 상기 평탄화 공정 후, 상기 몰딩층(MLL) 및 상기 평탄화 패턴(BP)을 덮는 상부 절연층(80)이 형성될 수 있다. 상기 상부 절연층(80)은 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나를 포함할 수 있다.
도 6g를 참조하면, 상기 상부 절연층(80) 및 상기 몰딩층(MLL)이 차례로 패터닝되어 상부 절연 패턴(81) 및 몰딩 패턴(MP)이 형성될 수 있다. 상기 제2 게이트 절연막(14) 및 상기 제1 식각 저지막(12)도 함께 패터닝될 수 있다. 그 결과 잔여 게이트 절연막(14r)이 형성될 수 있다. 상기 패터닝 공정은 상기 제1층-제3 콘택 플러그(13c3)가 노출될 때까지 수행될 수 있으나, 이와는 달리 상기 제1 식각 저지막(12)의 일부가 상기 제1층-제3 콘택 플러그(13c3) 상에 잔류할 수 있다. 상기 패터닝 공정 후, 상기 상부 절연 패턴(81) 및 노출된 제1 층간 절연막(9)을 덮는 식각 저지막이 형성될 수 있으나, 본 식각 저지막의 형성은 생략될 수 있다.
도 6h를 참조하면, BEOL(Back End of Line) 공정을 진행하여 제2 내지 제4 층간 절연막들(17, 25, 33), 제3 및 제4 식각 저지막들(23, 31), 제2층 배선들(21w), 제2층 콘택 플러그들(21c), 제3층 배선들(29w), 제3층 콘택 플러그들(29c) 및 제4층 배선들(37) 및 제1 패시베이션막(39)을 형성할 수 있다.
도 3을 다시 참조하면, 상기 반도체 기판(110)의 상기 제2 면(110b)에 대해 그라인딩 공정을 진행하여 상기 반도체 기판(110)의 일부를 제거하고 상기 관통 전극(120)을 노출시킬 수 있다. 그리고 상기 반도체 기판(110)의 상기 제2 면(110b) 상에 컬러 필터들(CF1, CF2), 화소 전극들(58), 제3 광전 변환부(PD3), 공통 전극(62) 및 마이크로 렌즈(ML)등을 형성할 수 있다.
본 발명의 실시예들에 따른 이미지 센서의 제조 방법은 산화물 반도체 물질을 포함하는 채널 패턴(CHL)을 다마신 공정으로 형성할 수 있다. 이에 따라, 보다 작은 사이즈의 트랜지스터의 형성이 가능할 수 있다. 또한, 산화물 반도체층에 식각 및 클리닝 공정을 수행할 시에 발생할 수 있는 장비 오염을 방지할 수 있다. 본 발명의 실시예들에 따른 이미지 센서의 제조 방법은 BEOL 공정 전에 산화물 반도체 물질로 채널 패턴(CHL)을 만들 수 있다. BEOL 공정에서는 주로 배선들을 구리로 형성하며 구리에 의한 장비 오염을 막는 것이 중요한 과제일 수 있다. 이때 IGZO와 같은 산화물 반도체 물질을 BEOL 공정에서 사용할 경우, IGZO에 의한 장비 오염이 추가적으로 발생할 가능성이 있고, 기존의 BEOL 공정 순서의 변경이 요구될 수 있어 복잡해질 수 있다. 본 발명의 실시예들에 따른 이미지 센서의 제조 방법은 BEOL 공정 전에 산화물 반도체 물질로 채널 패턴(CHL)을 만들기에 이러한 문제들을 해결하여 공정 불량을 방지/최소화할 수 있다.
도 7은 본 발명의 실시예들에 따라 도 2를 I-I'선으로 자른 단면도이다. 도 8a는 도 7의 'III' 부분을 확대한 도면이다. 도 8b는 도 7의 이미지 센서의 회도로를 나타낸다. 이하 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다.
도 7 및 도 8a를 참조하면, 본 예에 따른 이미지 센서에서는 제1 층간 절연막(9) 내에 서로 이격된 제1층 소오스 전극(13s), 제1층-제3 전송 게이트 전극(TG31) 및 제1층 드레인 전극(13d)이 배치될 수 있다. 상기 채널 패턴(CHL) 상에 제3 게이트 절연막(16)이 위치할 수 있다. 상기 제3 게이트 절연막(16)은 예를 들면 알루미늄 산화막 또는 실리콘 산화막일 수 있다. 상기 제3 게이트 절연막(16) 상에 제2층-제3 전송 게이트 전극(TG32)이 배치될 수 있다. 상기 제2층-제3 전송 게이트 전극(TG32)은 상기 제1층-제3 전송 게이트 전극(TG31)과 수직적으로 중첩될 수 있다. 상기 제1층-제3 전송 게이트 전극(TG31)은 제1 폭(W1)을 가질 수 있다. 상기 제2층-제3 전송 게이트 전극(TG32)은 제2 폭(W2)을 가질 수 있다. 상기 제1 폭(W1)은 상기 제2 폭(W2) 보다 클 수 있다.
상기 채널 패턴(CHL) 상에 상기 제2층-제3 전송 게이트 전극(TG32)과 이격되도록 제2층 소오스 전극(21s)과 제2층 드레인 전극(21d)이 배치될 수 있다. 상기 제3 게이트 절연막(16)은 연장되어 상기 채널 패턴(CHL)과 상기 제2층 소오스 전극(21s) 사이에 그리고 상기 채널 패턴(CHL)과 상기 제2층 드레인 전극(21d) 사이에 개재될 수 있다. 상기 제2층 소오스 전극(21s)은 상기 제1층 소오스 전극(13s)과 수직적으로 중첩될 수 있다. 상기 제2층 드레인 전극(21d)은 상기 제1층 드레인 전극(13d)과 수직적으로 중첩될 수 있다.
상기 제2층 소오스 전극(21s), 상기 제2층 드레인 전극(21d) 및 상기 제2층-제3 전송 게이트 전극(TG32)은 상기 제1층 소오스 전극(13s), 상기 제1층 드레인 전극(13d) 및 상기 제1층-제3 전송 게이트 전극(TG31)과 서로 다른 금속을 포함할 수 있다. 예를 들면, 상기 제1층 소오스 전극(13s), 상기 제1층 드레인 전극(13d) 및 상기 제1층-제3 전송 게이트 전극(TG31)은 텅스텐을 포함하고, 상기 제2층 소오스 전극(21s), 상기 제2층 드레인 전극(21d) 및 상기 제2층-제3 전송 게이트 전극(TG32)은 구리를 포함할 수 있다.
상기 제2층 소오스 전극(21s), 상기 제2층 드레인 전극(21d) 및 상기 제2층-제3 전송 게이트 전극(TG32)의 측면들과 바닥은 제2 확산 방지막(19)으로 덮일 수 있다. 상기 제2층 소오스 전극(21s)과 상기 제3 게이트 절연막(16) 사이에는 제1 캐핑 패턴(18s)이 개재될 수 있다. 상기 제2층-제3 전송 게이트 전극(TG32)과 상기 제3 게이트 절연막(16) 사이에는 제2 캐핑 패턴(18g)이 개재될 수 있다. 상기 제2 캐핑 패턴(18g)은 제3 폭(W3)을 가질 수 있다. 상기 제3 폭(W3)은 상기 제2 폭(W2) 보다 클 수 있다. 상기 제2층 드레인 전극(21d)과 상기 제3 게이트 절연막(16)사이에는 제3 캐핑 패턴(18d)이 개재될 수 있다. 상기 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d)은 서로 이격될 수 있으며 동일한 두께 및 동일한 물질을 가질 수 있다. 상기 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d)은 예를 들면 티타늄 질화막과 같은 금속 질화막을 포함할 수 있다.
일 예에 있어서, 상기 제1층-제3 전송 게이트 전극(TG31)과 상기 제2층-제3 전송 게이트 전극(TG32)은 별도의 비아 플러그(미도시)에 의해 서로 전기적으로 연결될 수 있다. 이때 상기 제1층-제3 전송 게이트 전극(TG31)과 상기 제2층-제3 전송 게이트 전극(TG32)은 도 5c의 하나의 제3 전송 게이트 전극(TG3)처럼 동작할 수 있다.
다른 예에 있어서, 상기 제2층-제3 전송 게이트 전극(TG32) 만이 도 5c의 제3 전송 게이트 전극(TG3)처럼 동작하되, 상기 제1층-제3 전송 게이트 전극(TG31)에는 전압이 인가되지 않고 전기적으로 플로팅될 수 있다. 이때 상기 제1층-제3 전송 게이트 전극(TG31)은 게이트가 아닌 차광(optical block) 패턴 역할을 할 수 있다. 상기 제1 폭(W1)이 상기 제2 폭(W2)보다 크기에 상기 제2 면(110b)으로부터 입사된 빛이 상기 제2층-제3 전송 게이트 전극(TG32) 아래의 상기 채널 패턴(CHL)으로 입사되는 것을 방지할 수 있다. 이로써 도 5c의 제3 전송 트랜지스터(Tx3)의 문턱전압이 변하는 것을 방지할 수 있다.
다른 예에서, 상기 제1층-제3 전송 게이트 전극(TG31)과 상기 제2층-제3 전송 게이트 전극(TG32)에는 각각 전압이 인가되어 상기 채널 패턴(CHL)의 전하 이동을 제어할 수 있다. 이때의 제3 전송 트랜지스터(Tx3)은 도 8b와 같을 수 있다. 상기 제1층-제3 전송 게이트 전극(TG31) 또는 상기 제2층-제3 전송 게이트 전극(TG32)은 백(back) 게이트로서 역할을 할 수 있다. 또한 상기 제2층 소오스 전극(21s)과 상기 제2층 드레인 전극(21d)에도 전압이 인가될 수 있다. 상기 제2층 소오스 전극(21s)과 상기 제2층 드레인 전극(21d)은 상기 제3 게이트 절연막(16) 상에 배치되어 별도의 보조 게이트 전극으로서 기능할 수도 있다. 이 경우 상기 채널 패턴(CHL) 내에서의 전하 이동은 상기 제1층-제3 전송 게이트 전극(TG31), 상기 제2층-제3 전송 게이트 전극(TG32), 상기 제2층 소오스 전극(21s) 및 상기 제2층 드레인 전극(21d)에 의해 제어될 수 있다. 그 외의 구성 및 동작은 도 2 내지 도 4, 도 5a, 및 도 5b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 9a 내지 도 9c는 도 7의 이미지 센서를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 9a를 참조하면, 도 6d의 결과물 상에 채널막(140)을 형성한 후, 상기 채널막(140) 상에 제3 게이트 절연막(16)과 캐핑막을 차례대로 콘포말하게 적층할 수 있다. 상기 캐핑막은 예를 들면 티타늄 질화막으로 형성될 수 있다. 상기 제3 게이트 절연막(16)은 예를 들면 알루미늄 산화막이나 실리콘 산화막으로 형성될 수 있다. 상기 캐핑막의 패터닝 공정이 수행되어 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d)이 형성될 수 있다. 이후, 상기 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d)을 덮는 평탄화막(BL)이 형성될 수 있다.
도 9b를 참조하면, 도 6f와 도 6g를 참조하여 설명된 공정들이 수행될 수 있다. 그 결과, 채널 패턴(CHL), 상부 절연 패턴(81), 평탄화 패턴(BP) 및 몰딩 패턴(MP)이 형성될 수 있다. 상기 평탄화 패턴(BP)은 상기 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d) 사이의 영역을 채우는 것으로 도시되었으나, 이와는 달리, 상기 제2 캐핑 패턴(18g)과 상기 상부 절연 패턴(81) 사이로 연장될 수 있다.
도 9c를 참조하면, 상기 반도체 기판(110) 상에 제2 층간 절연막(17)을 적층하고, 상기 제2 층간 절연막(17)을 식각 하여 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d)을 각각 노출시키는 트렌치들을 형성할 수 있다. 상기 식각 공정에서, 상기 제1 내지 제3 캐핑 패턴들(18s, 18g, 18d)은 식각 저지막의 역할을 하여 상기 제3 게이트 절연막(16)을 보호할 수 있다. 이후 상기 제2 층간 절연막(17) 상에 제2 확산 방지막(19)을 콘포말하게 형성하고 도전막을 적층하여 상기 트렌치 영역들(17s, 17g, 17d)과 상기 제2층 콘택홀(17c)을 채우고 연마 공정을 진행하여 제2층 소오스 전극(21s), 제2층-제3 전송 게이트 전극(TG32), 제2층 드레인 전극(21d) 및 제2층 콘택 플러그(21c)을 형성할 수 있다. 그리고 도 6h와 도 3을 참조하여 설명한 바와 동일/유사하게 후속 공정을 진행할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 도 7의 'III' 부분을 확대한 도면이다. 도 11은 도 10에 따른 이미지 센서의 회도로를 나타낸다.
도 10 및 도 11을 참조하면, 본 예에 따른 이미지 센서에서는 제3 게이트 절연막(16)이 채널 패턴(CHL)과 제2층 소오스 전극(21s) 사이 그리고 상기 채널 패턴(CHL)과 제2층 드레인 전극(21d) 사이에 개재되지 않을 수 있다. 상기 제2층 소오스 전극(21s) 아래에서 그리고 상기 제2층 드레인 전극(21d) 아래에서 제2 확산 방지막(19)이 상기 제1 및 제3 캐핑 패턴들(18s, 18d)과 상기 제3 게이트 절연막(16)을 관통해서 상기 채널 패턴(CHL)과 직접 접할 수 있다. 즉, 상기 제2층 소오스 전극(21s)과 상기 제2층 드레인 전극(21d)은 상기 채널 패턴(CHL)과 전기적으로 연결될 수 있다. 이런 경우 상기 제2층 소오스 전극(21s)과 상기 제2층 드레인 전극(21d)은 도 7, 8a 및 8b의 경우와 다르게 보조 게이트 전극으로서 기능을 하지 않을 수 있다. 상기 채널 패턴(CHL) 내에서의 전하 이동은 상기 제1층-제3 전송 게이트 전극(TG31)과 상기 제2층-제3 전송 게이트 전극(TG32)에 의해 제어될 수 있다. 그 외의 구성 및 동작은 도 2 내지 도 4, 도 5a, 및 도 5b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 도 7의 'III' 부분을 확대한 도면이다. 도 13은 도 12에 따른 이미지 센서의 회도로를 나타낸다.
도 12 및 도 13을 참조하면, 본 예에 따른 이미지 센서에서는 제3 전송 게이트 전극(TG3'), 소오스 전극(37s) 및 드레인 전극(37d)이 제2 층간 절연막(17) 내에 배치될 수 있다. 상기 제3 전송 게이트 전극(TG3')은 도 4, 도 8a, 도 10의 실시예들과는 달리, 상기 제2 층간 절연막(17) 내에 제공될 수 있다. 이와는 달리, 상기 제3 전송 게이트 전극(TG3'), 소오스 전극(37s) 및 드레인 전극(37d)이 제3 층간 절연막(25) 또는 제4 층간 절연막(33) 내에 배치될 수 있다. 본 예에서 상기 제1층 콘택 플러그들(13c1, 13c2, 13c3)은 예를 들면 텅스텐을 포함할 수 있다. 상기 제3 전송 게이트 전극(TG3'), 상기 드레인 전극(37d), 및 상기 소오스 전극(37s)은 모두 구리를 포함할 수 있다.
상기 소오스 전극(37s)과 상기 드레인 전극(37d)은 보조 게이트 전극으로서 기능할 수 있다. 즉 제3 전송 트랜지스터(Tx3)에서 채널 패턴(CHL)의 전하 이동은 상기 소오스 전극(37s), 상기 제3 전송 게이트 전극(TG3') 및 상기 드레인 전극(37d)에 의해 제어될 수 있다. 그 외의 구성 및 동작은 도 2 내지 도 4, 도 5a, 및 도 5b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 14는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 15는 도 14을 VIII-VIII'선으로 자른 단면도이다.
도 14 및 도 15을 참조하면, 본 예에 따른 이미지 센서에서는 각 픽셀(PX1 또는 PX2)에서 세 가지 색 정보를 동시에 감지할 수 있다. 각 픽셀(PX1 또는 PX2)에서 상기 반도체 기판(110) 내에 제1 광전 변환부(PD1)가 배치될 수 있다. 상기 제1 광전 변환부(PD1)은 예를 들면 N형의 불순물이 도핑된 영역일 수 있다. 상기 반도체 기판(110) 내에는 서로 이격된 제1 관통 전극(120a)과 제2 관통 전극(120b)이 배치될 수 있다. 상기 제1 관통 전극(120a)과 상기 반도체 기판(110) 사이에는 제1 비아 절연막(122a)이 개재될 수 있다. 상기 제2 관통 전극(120b)과 상기 반도체 기판(110) 사이에는 제2 비아 절연막(122b)이 개재될 수 있다.
상기 반도체 기판(110)의 상기 제2 면(110b) 상에 보호막(50), 제1 컬러 필터(CF1), 제2 절연 패턴(52), 제1 화소 전극(58), 제2 광전 변환부(PD2), 제1 공통 전극(62), 제3 절연 패턴(63), 제2 화소 전극(84), 제3 광전 변환부(PD3), 제2 공통 전극(86), 제2 패시베이션막(64) 및 마이크로 렌즈(ML)이 차례로 적층될 수 있다. 상기 제1 컬러 필터들(CF1) 사이에는 제1 절연 패턴(54)이 배치될 수 있다. 상기 제1 관통 전극(120a)은 상기 제1 절연 패턴(54)과 상기 보호막(50)을 관통하는 제1 비아 플러그(56)에 의해 상기 제1 화소 전극(58)과 전기적으로 연결될 수 있다. 상기 제2 관통 전극(120b)은 제2 비아 플러그(89)에 의해 상기 제2 화소 전극(84)에 전기적으로 연결될 수 있다. 상기 제2 비아 플러그(89)의 측벽은 제3 비아 절연막(82)으로 덮일 수 있다.
상기 제1 및 제2 화소 전극들(58, 84) 및 상기 제1 및 제2 공통 전극들(62, 86)은 모두 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), 및/또는 유기 투명 도전 물질을 포함할 수 있다. 상기 제2 및 제3 광전 변환부들(PD2, PD3)은 여러 파장들의 빛들이 입사되어도 특정 파장의 빛만 감지하여 전하를 생성할 수 있다. 상기 제2 및 제3 광전 변환부들(PD2, PD3)은 예를 들면 유기 광전변환층으로, 각각 p형 유기 반도체 물질 및 n형 유기 반도체 물질을 포함하거나, 양자점(quantum dot) 또는 칼코게나이드(chalcogenide)를 포함할 수 있다.
각 픽셀(PX1 또는 PX2)에서 상기 반도체 기판(110) 의 제1 면(110a)에 상기 제1 부유 확산 영역(FD1)과 이격되는 제2 부유 확산 영역(FD2)과 제3 부유 확산 영역(FD3)이 배치될 수 있다. 제1 층간 절연막(9) 내에 서로 이격된 제1 소오스 전극(13s1), 제2 전송 게이트 전극(TG2), 및 제1 드레인 전극(13d1)이 배치될 수 있다. 또한 상기 제1 층간 절연막(9) 내에 서로 이격된 제2 소오스 전극(13s2), 제3 전송 게이트 전극(TG3) 및 제2 드레인 전극(13d2)이 배치될 수 있다. 상기 제2 전송 게이트 전극(TG2) 상에 제2 게이트 절연막(14a)과 제1 채널 패턴(CHL1)이 차례로 배치될 수 있다. 상기 제1 채널 패턴(CHL1)은 양쪽으로 연장되어 상기 제1 소오스 전극(13s1) 및 제1 드레인 전극(13d1)과 접할 수 있다. 상기 제3 전송 게이트 전극(TG3) 상에 제3 게이트 절연막(14b)과 제2 채널 패턴(CHL2)이 차례로 배치될 수 있다. 상기 제2 채널 패턴(CHL2)은 양쪽으로 연장되어 상기 제2 소오스 전극(13s2) 및 제2 드레인 전극(13d2)과 접할 수 있다.
상기 제1 광전 변환부(PD1)는 상기 제1 컬러 필터(CF1)를 통과한 제1 파장의 빛을 감지하여 전하를 생성할 수 있다. 이렇게 생성된 전하는 상기 제1 전송 게이트 전극(TG1)에 의해 상기 제1 부유 확산 영역(FD1)로 전송될 수 있다.
상기 제2 광전 변환부(PD2)는 제2 파장의 빛을 감지하여 전하를 생성할 수 있다. 이렇게 생성된 전하는 상기 제1 화소 전극(58), 상기 제1 비아 플러그(56), 상기 제1 관통 전극(120a), 제1층-제1 콘택 플러그(13c1) 및 제1 소오스 전극(13s1)을 통해 상기 제1 채널 패턴(CHL1)로 전송되고 상기 제2 전송 게이트 전극(TG2)에 전압을 인가함에 따라 상기 제1 드레인 전극(13d1), 제1층-제2 콘택 플러그(13c2)를 통해 제2 부유 확산 영역(FD2)으로 전송될 수 있다.
상기 제3 광전 변환부(PD3)는 제3 파장의 빛을 감지하여 전하를 생성할 수 있다. 이렇게 생성된 전하는 상기 제2 화소 전극(84), 상기 제2 비아 플러그(89), 상기 제2 관통 전극(120b), 제1층-제3 콘택 플러그(13c3) 및 제2 소오스 전극(13s2)을 통해 상기 제2 채널 패턴(CHL2)로 전송되고 상기 제3 전송 게이트 전극(TG3)에 전압을 인가함에 따라 상기 제2 드레인 전극(13d2), 제1층-제4 콘택 플러그(13c4)를 통해 제3 부유 확산 영역(FD3)으로 전송될 수 있다. 그 외의 구성 및 동작은 도 2 내지 도 4, 도 5a, 및 도 5b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 16는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 17은 도 16을 XI-XI'선으로 자른 단면도이다.
도 16 및 도 17을 참조하면, 본 예에 따른 이미지 센서에서는 하나의 픽셀(PX1 또는 PX2)에서 세 가지 색 정보를 동시에 감지할 수 있다. 하나의 픽셀(PX1 또는 PX2)에서 상기 반도체 기판(110) 내에는 서로 다른 깊이에 위치하여 서로 이격된 제1 광전 변환부(PD1)와 제2 광전 변환부(PD2)가 배치될 수 있다. 상기 제1 및 제2 광전 변환부들(PD1, PD2)은 예를 들면 N형의 불순물이 도핑된 영역일 수 있다. 상기 반도체 기판(110) 내에는 깊은 소자 분리부(DI)가 배치되어 상기 제1 픽셀(PX1)과 제2 픽셀(PX2)를 분리할 수 있다. 상기 깊은 소자 분리부(DI)는 폴리실리콘 패턴(90)과 절연 패턴(92)을 포함할 수 있다. 각 픽셀(PX1 또는 PX2)에서 상기 반도체 기판(110)의 상기 제1 면(110a) 상에는 서로 이격된 제1 전송 게이트 전극(TG1)과 제2 전송 게이트 전극(TG2)이 배치될 수 있다. 상기 제1 전송 게이트 전극(TG1)의 일부는 상기 반도체 기판(110) 속으로 연장되어 상기 제1 광전 변환부(PD1)에 인접할 수 있다. 상기 제2 전송 게이트 전극(TG2)의 일부는 상기 반도체 기판(110) 속으로 연장되어 상기 제2 광전 변환부(PD2)에 인접할 수 있다. 상기 제2 광전 변화부(PD2)가 상기 제1 광전 변환부(PD1) 보다 깊을 수 있으며, 상기 제2 전송 게이트 전극(TG2)의 하부면이 상기 제1 전송 게이트 전극(TG1)의 하부면 보다 깊을 수 있다. 상기 제1 전송 게이트 전극(TG1)에 인접한 상기 반도체 기판(110) 내에는 제1 부유 확산 영역(FD1)이 배치될 수 있다. 상기 제2 전송 게이트 전극(TG2)에 인접한 상기 반도체 기판(110) 내에는 제2 부유 확산 영역(FD2)이 배치될 수 있다. 상기 제1 및 제2 부유 확산 영역들(FD1, FD2)과 이격된 상기 반도체 기판(110)의 상기 제1 면(110a)에 제3 부유 확산 영역(FD3)이 배치될 수 있다.
각 픽셀(PX1 또는 PX2)에서 상기 반도체 기판(110)의 상기 제2 면(110b) 상에는 컬러 필터가 배치되지 않을 수 있다. 상기 반도체 기판(110)의 상기 제2 면(110b) 상에 보호막(50), 화소 전극(58), 제3 광전 변환부(PD3), 공통 전극(62), 제2 패시베이션막(64) 및 마이크로 렌즈(ML)이 차례로 배치될 수 있다.
상기 제1 광전 변환부(PD1)는 제1 파장의 빛을 감지하여 전하를 생성할 수 있다. 이렇게 생성된 전하는 상기 제1 전송 게이트 전극(TG1)에 의해 상기 제1 부유 확산 영역(FD1)로 전송될 수 있다. 상기 제2 광전 변환부(PD2)는 제2 파장의 빛을 감지하여 전하를 생성할 수 있다. 이렇게 생성된 전하는 상기 제2 전송 게이트 전극(TG2)에 의해 상기 제2 부유 확산 영역(FD2)로 전송될 수 있다. 상기 제2 파장은 상기 제1 파장과 다르기에 상기 반도체 기판(110) 내에 투과 깊이가 다를 수 있다. 따라서 컬러 필터가 없어도 상기 제1 광전 변환부(PD1)와 상기 제2 광전 변환부(PD2)는 서로 다른 파장의 빛을 감지할 수 있다. 상기 제3 광전 변환부(PD3)는 제3 파장의 빛을 감지하여 전하를 생성할 수 있다. 이렇게 생성된 전하는 상기 제3 전송 게이트 전극(TG3)에 의해 상기 제3 부유 확산 영역(FD3)으로 전송될 수 있다.
도 18은 본 발명의 실시예들에 따른 이미지 센서의 단면도이다. 본 실시예들에 따른 이미지 센서는 전면 수광 이미지 센서로, 배선층들이 반도체 기판(110)과 마이크로 렌즈(ML) 사이에 배치될 수 있다. 즉, 제1 및 제2 광전 변환부들을 포함하는 반도체 기판(110)의 제1 면(110a) 상에 제2층 배선들(21w)과 제3층 배선들(29w)이 차례로 배치되고, 상기 제3층 배선들(29w) 상에 마이크로 렌즈(ML)가 배치될 수 있다.
상기 마이크로 렌즈(ML)와 상기 제3층 배선들(29w) 사이에 제3 전송 트랜지스터(Tx3)가 제공될 수 있다. 일 예로, 제4 층간 절연막(33) 내에 몰딩 패턴(MP)이 제공될 수 있다. 상기 몰딩 패턴(MP)은 개구부(OP)를 포함하고, 소오스 전극(13s) 및 드레인 전극(13d)을 덮을 수 있다. 상기 개구부(OP)는 상기 소오스 전극(13s) 및 상기 드레인 전극(13d)의 일부를 노출할 수 있다. 상기 개구부(OP) 내에 노출된 상기 소오스 전극(13s) 및 상기 드레인 전극(13d)을 덮도록 채널 패턴(CHL) 및 제2 게이트 절연막(14)이 차례로 제공될 수 있다. 상기 채널 패턴(CHL)은 산화물 반도체 물질을 포함할 수 있다. 상기 제2 게이트 절연막(14) 상에 제3 전송 게이트 전극(TG3)이 제공될 수 있다. 상기 개구부(OP)의 나머지 부분은 평탄화 패턴(BP)으로 채워질 수 있다. 상기 평탄화 패턴(BP) 및 상기 몰딩 패턴(MP)을 덮는 상부 절연 패턴(81)이 제공될 수 있다.
상기 제3 전송 게이트 전극(TG3)은 하부(LP) 및 상부(UP)를 포함할 수 있다. 상기 제3 전송 게이트 전극(TG3)의 하부(LP)는 상기 상부 절연 패턴(81) 및 상기 평탄화 패턴(BP)을 관통할 수 있다. 상기 제3 전송 게이트 전극(TG3)의 상부(UP)는 상기 상부 절연 패턴(81)의 상면으로부터 돌출된 부분일 수 있다. 상기 하부(LP)의 측벽과 상기 상부(UP)의 측벽은 서로 다른 경사를 가질 수 있다. 일 예로, 상기 하부(LP)는 아래로 갈 수록 폭이 줄어들 수 있고, 상기 상부(UP)는 위로 갈 수록 폭이 줄어들 수 있다. 상기 하부(LP)는 상기 평탄화 패턴(BP)에 형성되는 리세스 영역의 측벽에 따른 경사를 가질 수 있고, 상기 상부(UP)는 식각에 의해 형성되는 측벽 경사를 가질 수 있다.
상기 제3 전송 게이트 전극(TG3)과 상기 마이크로 렌즈(ML) 사이에 제3 광전 변환부(PD3)가 배치될 수 있다. 상기 제3 광전 변환부(PD3)는 예를 들면 유기 광전변환층일 수 있다. 상기 제3 광전 변환부(PD3) 아래에는 각각 화소 전극들(58)이 배치될 수 있으며, 상기 제3 광전 변환부(PD3) 위에는 공통 전극(62)이 배치될 수 있다. 상기 화소 전극들(58)은 제1 비아 플러그(56)에 의하여 상기 소오스 전극(13s)에 연결될 수 있다. 컬러 필터는 제공되지 않을 수 있으나, 이와는 달리, 상기 제3 광전 변환부(PD3)와 상기 마이크로 렌즈(ML) 사이 또는 상기 제3 광전 변환부(PD3)와 상기 제4 층간 절연막(33) 사이에 컬러 필터가 제공될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 부유 확산 영역을 포함하는 반도체 기판;
    상기 제1 부유 확산 영역 상에 제공되고 개구부를 포함하는 몰딩 패턴;
    상기 반도체 기판의 일 측에 제공되는 제1 광전 변환부; 및
    상기 제1 광전 변환부와 상기 제1 부유 확산 영역을 연결하는 제1 전송 트랜지스터를 포함하고,
    상기 제1 전송 트랜지스터는 산화물 반도체를 포함하는 채널 패턴 및 제1 전송 게이트 전극을 포함하고,
    상기 채널 패턴은 상기 개구부의 측벽을 덮는 측벽부 및 상기 측벽부로부터 상기 게이트 전극 상으로 연장되는 중심부를 포함하는 이미지 센서.
  2. 제1 항에 있어서,
    상기 몰딩 패턴의 상면과 상기 측벽부의 상면은 공면을 이루는 이미지 센서.
  3. 제1 항에 있어서,
    상기 측벽부는 상기 중심부의 에지를 따라 연장되는 링 형상을 갖는 이미지 센서.
  4. 제1 항에 있어서,
    상기 개구부 내에 제공되고 상기 중심부를 덮는 평탄화 패턴을 더 포함하는 이미지 센서.
  5. 제4 항에 있어서,
    상기 평탄화 패턴의 상면, 상기 몰딩 패턴의 상면, 및 상기 측벽부의 상면은 공면을 이루는 이미지 센서.
  6. 제4 항에 있어서,
    상기 평탄화 패턴, 상기 몰딩 패턴 및 상기 측벽부를 덮는 상부 절연 패턴을 더 포함하고,
    상기 상부 절연 패턴의 측벽과 상기 몰딩 패턴의 측벽은 얼라인되는 이미지 센서.
  7. 제1 항에 있어서,
    상기 개구부 내에서 상기 중심부 아래에 제공되는 제1 게이트 절연막을 더 포함하고,
    상기 제1 전송 게이트 전극은 상기 제1 게이트 절연막 아래에 제공되는 이미지 센서.
  8. 제1 항에 있어서,
    상기 채널 패턴의 상면을 따라 연장되는 제2 게이트 절연막; 및
    상기 제2 게이트 절연막 상의 제2 전송 게이트 전극을 더 포함하는 이미지 센서.
  9. 제1 항에 있어서,
    상기 제1 광전 변환부는 유기 반도체 물질을 포함하는 이미지 센서.
  10. 제1 항에 있어서,
    상기 채널 패턴과 상기 제1 광전 변환부는 상기 반도체 기판을 사이에 두고 이격되는 이미지 센서.
  11. 제10 항에 있어서,
    상기 반도체 기판 내에 배치되며 상기 제1 광전 변환부와 상기 제1 전송 트랜지스터를 연결하는 관통 전극을 더 포함하는 이미지 센서.
  12. 제11 항에 있어서,
    상기 관통 전극과 상기 채널 패턴의 일단을 연결하는 제1 콘택 플러그; 및
    상기 제1 부유 확산 영역과 상기 채널 패턴의 타단을 연결하는 제2 콘택 플러그를 더 포함하는 이미지 센서.
  13. 제12 항에 있어서,
    상기 채널 패턴을 사이에 두고 상기 제1 콘택 플러그와 이격되는 제1 도전 패턴; 및
    상기 채널 패턴을 사이에 두고 상기 제2 콘택 플러그와 이격되는 제2 도전 패턴을 더 포함하는 이미지 센서.
  14. 제1 항에 있어서,
    상기 반도체 기판 내에 배치되는 제2 광전 변환부;
    상기 반도체 기판의 상부에 배치되는 제2 부유 확산 영역; 및
    상기 제2 광전 변환부와 상기 제2 부유 확산 영역을 연결하는 제2 전송 트랜지스터를 더 포함하는 이미지 센서.
  15. 반도체 기판 상에 제공되고 개구부를 포함하는 몰딩 패턴;
    상기 개구부 내에 제공되고 상기 개구부의 측벽을 덮는 채널 패턴, 상기 채널 패턴의 상면은 상기 몰딩 패턴의 상면과 동일 높이를 갖고;
    상기 개구부를 채우는 평탄화 패턴;
    상기 채널 패턴 상의 게이트 절연막; 및
    상기 게이트 절연막을 사이에 두고 상기 채널 패턴과 이격되는 게이트 전극을 포함하는 이미지 센서.
  16. 제15 항에 있어서,
    상기 채널 패턴과 상기 평탄화 패턴은 상기 몰딩 패턴의 상기 개구부 내에 국부적으로 제공되는 이미지 센서.
  17. 제15 항에 있어서,
    상기 개구부의 바닥면을 정의하는 층간 절연막을 더 포함하고,
    상기 채널 패턴은:
    상기 개구부의 측벽을 덮는 측벽부; 및
    상기 측벽부로부터 상기 개구부의 바닥면 상으로 연장되는 중심부를 포함하는 이미지 센서.
  18. 제17 항에 있어서,
    상기 채널 패턴은 상기 개구부의 측벽 및 상기 개구부의 바닥면을 따라 연장되는 콘포멀한 형상을 갖는 이미지 센서.
  19. 제17 항에 있어서,
    상기 측벽부는 상기 중심부의 에지를 따라 연장되는 링 형상을 갖는 이미지 센서.
  20. 제17 항에 있어서,
    상기 중심부는 상기 측벽부와 연결되는 제1 중심부 및 상기 제1 중심부로부터 상기 반도체 기판의 반대 방향을 향하여 돌출되는 제2 중심부를 포함하는 이미지 센서.
KR1020190063945A 2019-05-30 2019-05-30 이미지 센서 및 이의 제조 방법 KR20200138522A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190063945A KR20200138522A (ko) 2019-05-30 2019-05-30 이미지 센서 및 이의 제조 방법
US16/711,301 US11574948B2 (en) 2019-05-30 2019-12-11 Image sensor including transfer transistor having channel pattern on interlayered insulating layer over substrate and method of fabricating an image sensor
CN202010083771.7A CN112018167A (zh) 2019-05-30 2020-02-10 图像传感器以及制造图像传感器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190063945A KR20200138522A (ko) 2019-05-30 2019-05-30 이미지 센서 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200138522A true KR20200138522A (ko) 2020-12-10

Family

ID=73506997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190063945A KR20200138522A (ko) 2019-05-30 2019-05-30 이미지 센서 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11574948B2 (ko)
KR (1) KR20200138522A (ko)
CN (1) CN112018167A (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101996B2 (en) 2008-04-15 2012-01-24 Fairchild Semiconductor Corporation Three-dimensional semiconductor device structures and methods
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101714831B1 (ko) * 2009-11-28 2017-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101832119B1 (ko) 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5839819B2 (ja) * 2010-04-16 2016-01-06 株式会社半導体エネルギー研究所 発光装置、表示モジュール及び電子機器
KR101830170B1 (ko) 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR20140024866A (ko) * 2011-06-17 2014-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9911772B2 (en) 2012-06-29 2018-03-06 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20170277356A1 (en) * 2013-07-15 2017-09-28 Incha Hsieh Display
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102418666B1 (ko) * 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
KR102625276B1 (ko) 2018-10-10 2024-01-12 삼성전자주식회사 이미지 센서
KR20200085983A (ko) 2019-01-07 2020-07-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102578655B1 (ko) * 2019-01-24 2023-09-13 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
US20200381473A1 (en) 2020-12-03
US11574948B2 (en) 2023-02-07
CN112018167A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
KR102589016B1 (ko) 반도체 소자
CN111415953B (zh) 图像传感器及其制造方法
US11322536B2 (en) Image sensor and method of fabricating the same
US11804504B2 (en) Image sensor
CN112117287A (zh) 图像传感器
US20220149101A1 (en) Image sensor
US11348960B2 (en) Semiconductor device
US20230040060A1 (en) Image sensor
US11749702B2 (en) Image sensor
KR20200138522A (ko) 이미지 센서 및 이의 제조 방법
KR20220106901A (ko) 이미지 센서 및 이의 제조 방법
US20220059596A1 (en) Image sensor
US20220109014A1 (en) Image sensor with trench structures
US20220328553A1 (en) Image sensor
US20230282667A1 (en) Image sensor
US20230170373A1 (en) Image sensor including reflective structure including a reflective structure
US20230352509A1 (en) Image sensor
US20220216250A1 (en) Image sensor with pixel separation structure
US20230005971A1 (en) Image sensor and method of fabricating the same
KR20230056409A (ko) 이미지 센서
KR20220144222A (ko) 이미지 센서
KR20220034973A (ko) 이미지 센서
KR20220043943A (ko) 이미지 센서
JP2022019617A (ja) 半導体装置およびその製造方法
KR20230138186A (ko) Cmos 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right