TW201640587A - 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置 - Google Patents

半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置 Download PDF

Info

Publication number
TW201640587A
TW201640587A TW105110326A TW105110326A TW201640587A TW 201640587 A TW201640587 A TW 201640587A TW 105110326 A TW105110326 A TW 105110326A TW 105110326 A TW105110326 A TW 105110326A TW 201640587 A TW201640587 A TW 201640587A
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
capacitor
gate electrode
circuit
Prior art date
Application number
TW105110326A
Other languages
English (en)
Other versions
TWI584386B (zh
Inventor
遠藤正己
大島和晃
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201640587A publication Critical patent/TW201640587A/zh
Application granted granted Critical
Publication of TWI584386B publication Critical patent/TWI584386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Liquid Crystal (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭露一種能夠在最佳位準控制與固持電晶體之臨界電壓的半導體電路及其驅動方法。亦可提供一種儲存裝置、一種顯示裝置或者一種包括半導體電路的電子裝置。該半導體電路包含一二極體以及被提供在一節點的一第一電容器，欲被控制的電晶體係經由其背部閘極而被連接到該節點。本結構允許希望電壓之施加到背部閘極，以致於該電晶體的臨界電壓能夠被控制在最佳位準，且可維持一長時間。與二極體平行連接的第二電容器可被隨意地提供，以致於該節點的電壓能夠被暫時改變。

Description

半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置
本發明係關於半導體電路與半導體電路之驅動方法。本發明係關於儲存裝置、顯示裝置與電子裝置。
場效電晶體(FET)(下文同樣稱為電晶體)具有三電極：源極、閘極與汲極，其係並且藉由施加電壓到閘極而控制在源極與汲極之間的電子或電洞的流動。譬如矽或鍺的第IV族元件、譬如砷化鎵、磷化銦或氮化鎵的第Ⅲ-V族元件、譬如硫化鋅或碲化鎘的第Ⅱ-VI族元件或類似物，其係可被使用當作使用於主動層的半導體。
近幾年，包括譬如以氧化鋅或氧化銦鎵鋅為主化合物之氧化物以當作半導體的FET會被報導(參考1與2)。包括此一氧化物半導體的FET具有比較高的可移動性，且此一材料具有3eV或更多的寬能帶間隙；因此，將包括氧化物半導體之電晶體施加到顯示器、電源裝置或類似物 則可被討論。
電晶體大體上可根據它們的臨界電壓而分成兩組：增強型電晶體(正常下為關閉電晶體)與空乏型電晶體(正常下為開啟電晶體)。一般而言，當閘極與源極之間的電位差是0V時，增強型電晶體關閉，然而，當閘極與源極之間的電位差是0V時，空乏型電晶體開啟。
[參考]
參考1：美國專利申請案發表編號2005/0199879
參考2：美國專利申請案發表編號2007/0194379
電晶體的臨界電壓會依據電晶體的製造步驟而輕易地浮動，其係並且難以適當地控制電晶體的臨界電壓。再者，依據電路操作、使用環境或類似物，電晶體的臨界電壓會由於衰減而改變。因此則可較佳地控制與固持電晶體的臨界電壓於希望位準。
再者，可較佳地以電晶體在特定時間被使用當作增強型電晶體並在另一時間被使用當作空乏型電晶體的此種方式來控制一電晶體的臨界電壓。
例如，在電晶體被使用當作切換元件的情形中，該電晶體會在非操作期間中被使用當作增強型電晶體，以致於能夠減少漏電流與功率耗損。相較之下，在操作期間中，電晶體會被使用當作空乏型電晶體，以致於大電流能夠流動。在減少電晶體之功率耗損並且改善功率效應上，此適 當的使用是非常有效的。
特別是，在包括包括電晶體與儲存電容器之記憶體單元之譬如電子紙或液晶顯示裝置的儲存裝置或顯示裝置中，當電晶體係為漏電流被明顯減少的增強型電晶體時，該固持時間可被延長。
例如，在電晶體被使用於靜電放電(ESD)保護電路或類似物的情形中，在有效釋放衝擊電流上，將電晶體維持當作空乏型電晶體是有效的。
藉由施加偏壓電壓到彼此面對、具有一通道被提供於其間之兩閘極電極的其中一者而使電晶體臨界電壓移位的方法係為已知，以當作用來控制電晶體臨界電壓的方法。在此，在一些情形中，施加偏壓電壓的任一個閘極電極會被視為背閘極。
不過，藉由該方法，將電晶體的臨界電壓固持在希望位準同時不將電壓施加到背閘極是不可能的。再者，因為有必要總是將電壓輸入到背閘極，所以該方法會具有功率耗損增加並且電路操作複雜的問題。
本發明之目的係為提供能夠將電晶體之臨界電壓固持在最佳位準上的半導體電路。本發明之目的係為提供能夠控制電晶體臨界電壓的半導體電路以及用來驅動半導體電路的方法。本發明之目的係為提供儲存裝置、顯示裝置、或包括半導體電路的電子裝置。
為了得到該目的，本發明聚焦在用來輸入電壓到電晶體背閘極的半導體電路。可施加希望電壓以致於電晶體臨 界電壓的位準係為最佳並可維持電壓位準的半導體電路可被使用，以當作被連接到背閘極的半導體電路。能夠暫時改變背閘極電壓的半導體電路可被使用。
換句話說，本發明的一種實施例係為包括二極體、第一電容器與第二電容器的半導體電路。二極體的一電極會被連接到第一電晶體的背閘極，且訊號會被輸入到二極體的其他電極。第一電容器的一種電極會被連接到二極體的一個電極，且第一電容器的其他電極則會被接地。第二電容器會與二極體並聯連接。第一電晶體的臨界電壓可由半導體電路控制。
本發明的一種實施例係為一種用來驅動半導體電路的方法。該方法包括第一步驟：從輸入部份經由二極體地輸入第一輸入訊號、固持第一電壓於第一電容器、以及藉由施加第一電壓到電晶體背閘極而將電晶體的臨界電壓設定在第一臨界電壓；以及第二步驟：輸入第二輸入訊號經過並聯二極體而連接的第二電容器、以及藉由施加第二電壓到電晶體背閘極而將電晶體的臨界電壓設定在第二臨界電壓。
本發明半導體電路的輸出端會被連接到欲被控制之電晶體(第一電晶體)的背閘極。在半導體電路中，其他電極被接地的二極體與第一電容器會被連接到背閘極的輸出節點，且第二電容器會與二極體並聯連接。雖然稍後會被詳細說明，但是該二極體的方向則會根據電晶體的極性或輸入電壓而適當地選擇。
從二極體之其他電極輸入的電壓會被固持在第一電容器；因此，甚至當電壓之輸入停止時，輸出到欲被控制之電晶體背閘極的偏壓電壓(輸出節點的電壓)都會被固持。因此，被連接到半導體電路之欲被控制之電晶體的臨界電壓則會於甚至當電壓輸入停止時被固持在適當位準。
在逆向電壓被輸入到半導體電路之輸入部份的情形中，輸出節點的電壓會藉由將並聯二極體來連接之第二電容器的電容性耦合而被暫時改變。因此，連接到輸出節點之欲被控制電晶體的臨界電壓可被暫時改變。
在本發明的一種實施例中，被包括在半導體電路中的二極體，其係可使用包括氧化物半導體於形成通道之半導體層中的第二電晶體來形成。
包括氧化物半導體於形成通道之半導體層中的電晶體可被使用，以做為包括在半導體電路中的二極體。經由適當製造步驟來形成並且包括氧化物半導體的電晶體，其係具有極低的關閉狀態電流；因此，固持在半導體電路中之電壓的固持時間則會被明顯地延長。
在本發明的一種實施例中，連接半導體電路的第一電晶體包括氧化物半導體於形成通道的半導體層中。
當氧化物半導體被包括在形成通道之欲被控制之電晶體的半導體層中且當電晶體被使用於儲存裝置或顯示裝置時，資料或顯示影像的延遲時間可被明顯延長。
除了包括暫存器電路與顯示裝置的儲存裝置以外，在本發明一種實施例中的半導體電路可被使用於種種電子裝 置中。
藉由將本發明半導體裝置施加到譬如暫存器電路的儲存裝置，可能可得到儲存裝置，其中甚至當功率供應被中斷時，資料仍可被保留，更新(重設)操作可被進行，且功率耗損可被明顯減少。藉由施加此一儲存裝置到譬如CPU的算術單元，譬如包括算術單元之個人電腦或行動電話的電子裝置，其係可以是功率供應會被暫時中斷、功率耗損低且重新開始操作會被快速執行的電子裝置。
藉由將本發明半導體裝置應用到顯示裝置，譬如電子紙張或液晶顯示裝置，可能可得到一顯示裝置，其中甚至當供電被中斷、重新更新被執行且功率耗損被明顯減少時，顯示影像仍可被固持。
根據本發明，可能可提供能夠將電晶體之臨界電壓固持在最佳位準的半導體電路。提供能夠控制電晶體之臨界電壓的半導體電路與用來驅動半導體電路的方法是可能的。提供包括半導體電路之儲存裝置、顯示裝置或電子裝置是可能的。
100‧‧‧控制電路
101‧‧‧二極體
103‧‧‧電容器
105‧‧‧電容器
107‧‧‧電晶體
109‧‧‧電晶體
111‧‧‧電晶體
151‧‧‧曲線
152‧‧‧曲線
153‧‧‧曲線
200‧‧‧暫存器電路
201‧‧‧電晶體
203‧‧‧電容器
205‧‧‧正反器電路
205a‧‧‧反向器
205b‧‧‧反向器
210‧‧‧儲存裝置
211‧‧‧第一驅動器電路
213‧‧‧第二驅動器電路
250‧‧‧記憶體單元
251‧‧‧電晶體
253‧‧‧電容器
255‧‧‧電晶體
257‧‧‧電阻器
260‧‧‧儲存裝置
261‧‧‧第一驅動器電路
263‧‧‧第二驅動器電路
270‧‧‧像素
271‧‧‧電晶體
273‧‧‧電容器
275‧‧‧顯示元件
281‧‧‧第一驅動器電路
283‧‧‧第二驅動器電路
301‧‧‧基板
303‧‧‧元件絕緣層
305‧‧‧閘極
307a‧‧‧雜質區域
307b‧‧‧雜質區域
309‧‧‧第一中間層絕緣層
311‧‧‧第一接觸插塞
313a~313c‧‧‧第一佈線
315‧‧‧閘極絕緣層
317‧‧‧氧化物半導體層
319a‧‧‧第二佈線
319b‧‧‧第二佈線
321‧‧‧第二中間層絕緣層
323‧‧‧第三佈線
325‧‧‧電晶體
327‧‧‧電晶體
329‧‧‧電容器
701‧‧‧外殼
702‧‧‧外殼
703‧‧‧顯示部份
704‧‧‧鍵盤
711‧‧‧主體
712‧‧‧記錄針
713‧‧‧顯示部份
714‧‧‧操作按鈕
715‧‧‧外部界面
720‧‧‧電子書讀取器
721‧‧‧外殼
723‧‧‧外殼
725‧‧‧顯示部份
727‧‧‧顯示部份
737‧‧‧鉸鏈
731‧‧‧功率切換器
733‧‧‧操作鍵
735‧‧‧喇叭
740‧‧‧外殼
741‧‧‧外殼
742‧‧‧顯示面板
743‧‧‧喇叭
744‧‧‧麥克風
746‧‧‧指點裝置
747‧‧‧照相機透鏡
748‧‧‧外部連接端點
749‧‧‧太陽能單元
750‧‧‧外部記憶體插槽
761‧‧‧主體部
767‧‧‧顯示部份
763‧‧‧目鏡
764‧‧‧操作切換器
765‧‧‧顯示部份
766‧‧‧電池
770‧‧‧電視組
771‧‧‧外殼
773‧‧‧顯示部份
775‧‧‧支架
780‧‧‧遙控控制
在附圖中：圖1A與1B顯示在本發明之一種實施例中的半導體電路；圖2A與2B顯示當在本發明一種實施例中的半導體電路被使用時的電晶體特徵； 圖3A與3B顯示在本發明一種實施例中的半導體電路；圖4A與4B顯示在本發明之一種實施例中的暫存器電路；圖5A與5B顯示在本發明之一種實施例中的記憶體電路；圖6A與6B顯示在本發明之一種實施例中的顯示裝置；圖7A至7D顯示在本發明之一種實施例中形成電晶體的步驟；以及圖8A至8F顯示在本發明之一種實施例中的電子裝置。
實施例將參考附圖來詳細說明。要注意的是，本發明不限於以下說明。那些熟諳該技藝者將理解到，本發明的模式與細節可呈種種方式修改而不背離本發明的精神與範圍。本發明因此不應該被詮釋為限制於該些實施例的以下說明。要注意的是，在以下所說明的本發明結構中，在不同圖式中，相同部份或具有類似功能的部份係由相同參考數字所表示，且其說明不會被重複。
要注意的是，在本說明書中所說明的每一圖式中，在一些情形中，每一元件的尺寸、層厚度或區域會為了清楚明瞭而被誇張化。因此，本發明實施例不限於此些規模。
電晶體係為一種半導體元件，其係並且可執行電流或電壓之放大、用於控制傳導或非傳導的切換操作、或類似物。在本說明書中的電晶體包括絕緣閘極場效電晶體(IGFET)與薄膜電晶體(TFT)。
例如當在電路操作中相反極性的電晶體被使用或者電流流動方向改變時，〝源極〞與〝汲極〞的功能可互換。因此，在本說明書中，〝源極〞與〝汲極〞項可互換。
在本說明書與類似物中，在一些情形中，電晶體源極與汲極的其中一個會被稱為〝第一電極〞且源極與汲極的另一個則會被稱為〝第二電極〞。要注意的是，在那情形中，閘極同樣被稱為〝閘極〞或〝閘極電極〞。
在本說明書與類似物中，在電晶體具有彼此面對兩閘極電極、具有一半導體層提供於其間的情形中，這些閘極電極會被視為〝第一閘極電極〞與〝第二閘極電極〞，且在一些情形中，該些電極的其中一個會被視為〝背閘極〞。
在本說明書與類似物中，在二極體的兩電極中，相關於電流流動方向之輸入側(陽極側)上的電極會被視為〝第一電極〞，且在輸出側(陰極側)上的電極則會被視為〝第二電極〞。
在本說明書與類似物中，電容器之兩電極的其中一個會被視為〝第一電極〞，且電容器之兩電極的另一個會被視為〝第二電極〞。在參考電路圖或類似物來進行說明的情形中，在兩電極中，為了清楚明瞭，放置在該圖式上側 或左側上的電極會被視為第一電極，且放置在該圖式下側或右側上的電極會被視為第二電極。
在本說明書與類似物中，〝電性連接〞項包括該情形，在此，元件會經由具有任一電性動作的物體而彼此連接。在此，只要在經由一物體而彼此連接的元件之間，電訊號可被傳送與接收，在具有任何電性動作的物體上不會有任何特別限制。〝具有任何電性動作之物體〞的實例包括一切換元件，譬如電晶體、電阻器、電感器、電容器、以及具有許多功能的元件，除了電極與佈線以外。
要注意的是，在本說明書與類似物中，一節點係為一元件(例如，佈線)，其係致使在被包括電路中之元件之間的電性連接。因此，〝A所連接到的節點〞係為一佈線，其係會被電性連接到A並且會被視為具有與A相同的電位。要注意的是，甚至當致使電性連接(例如，切換器、電晶體、電容器、電感器、電阻器、或二極體)的一或更多元件被插入於該佈線一部份中時，該佈線可被視為〝連接A的節點〞，只要它具有與A相同的電位。
在本說明書與類似物中，在電路包括複數元件或包括複數元件之複數結構性單元且它們具有共同功能的情形中，(n)可被添加到它們的參考數字，以便說明為該些元件或該些結構性單元所共用的結構、功能與類似物。再者，(1至n)可被添加到該些參考數字，以便代表具以共同功能的一些或全部的元件或結構性單元。
(實施例1)
在本實施例中，能夠控制在本發明中電晶體臨界電壓的半導體電路實例，其係參考圖1A與1B、圖2A與2B、與圖3A與3B來說明。
〈結構實例〉
圖1A顯示在本實施例中的控制電路100以及被連接到控制電路100的電晶體111。
電晶體111包括背閘極(第二閘極電極)，且來自控制電路100的輸出電壓則會被輸入到背閘極。雖然在本實施例中，n-通道電晶體被使用當作電晶體111，但是p-通道電晶體則可被使用。
控制電路100包括二極體101、電容器103與電容器105。輸入端IN會被連接到控制電路100。二極體101的第二電極會被連接到輸入部份，且二極體101的第一電極會被連接到電容器103的第一電極。電容器103的第二電極會被接地。電容器105則會與二極體101並聯連接。在此，二極體101的第一電極、電容器103的第一電極與電容器105的第二電極所連接到的節點，其係對應控制電路100的輸出部份，且在下文會被視為節點(A)。
〈電路操作的實例〉
接著，一種使用控制電路100來控制電晶體111之臨界電壓的方法，其係參考圖1A與1B以及圖2A與2B來 說明。圖2A與2B概略地顯示在施加源極-汲極電壓Vds時，源極-汲極電流Ids相關於在圖1A中電晶體111的閘極-源極電壓Vgs。
在圖2A中的曲線151代表在最初狀態中電晶體111的Vgs-Ids特徵。在本實施例中，在最初狀態中電晶體的臨界電壓Vth(0)係為0V。
首先，具有低於0V之振幅電壓(負振幅電壓)的第一輸入訊號，其係會從控制電路100的輸入端IN輸入。 以第一輸入訊號，電流會從二極體101之第一電極流到二極體101之第二電極。因此，該節點(A)的電壓會被減少，並且被固持於電容器103中。
然後，第一輸入訊號的輸入會停止(第一輸入訊號的電壓會被設定在0V)。在此，因為節點(A)的電壓低於0V，所以反向偏壓會被施加到二極體101。因此，只有低漏電流會流動，且該節點(A)的電壓則會被固持於電容器103中。
結果，固持在節點(A)中的負電壓則會被連續施加到被連接到該控制電路100輸出部份之電晶體111的背閘極。結果，在電晶體111的Vgs-Ids特徵中，Vgs會被正向平移，如圖2A中的曲線152所示。在那狀態中的電晶體111臨界電壓則會被視為Vth(1)。
藉由適當調整第一輸入訊號的振幅電壓，電晶體111係為增強型電晶體，其係具有曲線152所顯示的特徵。
如以上所說明，節點(A)的電壓會被固持在電容器 103中，且被固持在電容器103中的電性電荷係僅僅由二極體101的極低漏電流所減少；因此，甚至在停止輸入輸入訊號以後，電晶體111的臨界電壓均可被固持在最佳位準。
接著說明一種用來暫時改變如以上所說明會從增強型電晶體變成空乏型電晶體之電晶體111的方法，亦即，一種用來將臨界電壓暫時負面挪移的方法。
具有高於0V之振幅電壓(正振幅電壓)的第二輸入訊號與正電壓梯度，其係會從輸入端IN輸入。在第二輸入訊號被輸入以後，電容性耦合會由電容器105造成，且節點(A)的電壓會暫時增加。
結果，正電壓會暫時被施加到電晶體111的背閘極，以致於在電晶體111的Vgs-Ids特徵中，Vgs會如圖2B之曲線153所示地暫時負面挪移。在那狀態中電晶體111的臨界電壓會被視為Vth(2)。
藉由適當調整第二輸入訊號的振幅電壓與正電壓梯度，電晶體111係為一空乏型電晶體，其係具有曲線153所顯示的特徵。
在此，如以上所說明地，為了短暫提高節點(A)的電壓，由電容器105所導致的電容性耦合會被應用。因此，節點(A)電壓的改變程度，其係會與電容器105的電容與第二輸入訊號之波型的電壓梯度成正比。結果，第二輸入訊號的波型可被適當設定，以致於電晶體111的臨界電壓會被挪移到希望位準。為了快速地挪移電晶體111 的臨界電壓，第二輸入訊號的波型較佳地會具有儘可能陡峭的正電壓梯度。再者，具有一梯度的波型，譬如矩形波、三角形波或正弦波，其係可被使用當作第二輸入訊號的波型。
要注意的是，其中將以第一輸入訊號來正向挪移之電晶體111的Vth固持並且以第二輸入訊號而暫時負面挪移Vth的結構與方法會被說明如上；不過，當二極體101之第一電極與第二電極的位置如圖1B所示地被顛倒時，Vth的挪移方向則會被顛倒。在那情形中，第一控制訊號會具有正振幅電壓，且第二控制訊號會具有負振幅電壓與負電壓梯度。
雖然在本實施例中，n通道電晶體可被使用當作欲被控制的電晶體，但是本實施例卻不限於此。p-通道電晶體可被使用。例如，在圖1A中，在p通道電晶體被使用當作電晶體111的情形中，電晶體111係藉由以第一輸入訊號而在臨界電壓中正向挪移的p-通道空乏型電晶體，其係並且為藉由以第二控制訊號而在臨界電壓中暫時負向挪移的p-通道增強型電晶體。為了得到相反的特徵，二極體的連接可在圖1B中被顛倒，且以上方法可被使用。
〈修改實例〉
在此，被包括在控制電路100中的二極體101可使用電晶體來形成。圖3A與3B每一個皆顯示一實例，其中電晶體可被使用當作被包括在控制電路中的二極體。
例如，在圖3A的控制電路100中，第一電極被連接到輸入端IN且第二電極與閘極電極被連接到節點(A)的電晶體107可被使用當作二極體，如圖3A所示。或者，如圖3B所示，包括背閘極的電晶體109可被使用，且電晶體109的兩閘極電極可被連接到節點(A)。除了閘極電極以外，藉由將背閘極與節點(A)連接，當施加正向偏壓時的電流值可增加，且用於輸入第一輸入訊號的時間則會縮短。再者，當施加反向偏壓時的漏電流可被抑制，以致於節點(A)之電壓的固持時間可被延長。
要注意的是，為了使二極體具有相反特徵，閘極電極(與背閘極)可被連接到在輸入端IN側上的節點。
在形成通道之半導體層中包括氧化物半導體的電晶體可被使用當作被包括在控制電路中的二極體。如在稍後實施例中所說明，經由適當製造步驟所形成並且包括氧化物半導體的電晶體，其係具有極低的關閉狀態電流；因此，在控制電路中所固持之電壓的固持時間可被明顯延長。
特別是，在具有能隙3eV或更多之氧化物半導體的情形中，藉由使施體或受體的濃度為1×1012cm-3或更低，關閉狀態的電阻則會極高。例如，藉由使此一電晶體的閘極電壓最佳化，在源極與汲極之間的電阻係為1×1024Ω或更高。因此，甚至在以二極體連接之電晶體的情形中，例如，相較於其半導體層包括矽的電晶體，在關閉狀態中的漏電流可被明顯減少。
當將此一電晶體使用當作被包括在控制電路中的二極 體時，當電壓被固持在節點(A)時之來自二極體的漏電流係為極低。因此，欲被控制之電晶體的臨界電壓則可被固持，以用於極長的時間。再者，因為漏電流極低，用於固持節點(A)之電壓的電容器尺寸則可減少。結果，溢出效應，譬如電路區域的減少以及充電與放電時間的減少則可得到。
在本實施例中，由於使用控制電路，電晶體的臨界電壓可被控制於最佳位準，且甚至當停止供電電壓之供應時，電晶體的臨界電壓都還可被固持。再者，藉由臨界電壓的短暫挪移，可得到不同的電晶體特徵。
本實施例可適當地結合在本說明書中所揭露之其他實施例的任一個。
(實施例2)
在本實施例中，能夠控制在實施例1之電晶體臨界電壓的半導體電路可被使用當作為任一儲存裝置之暫存器電路的結構實例，其係可參考圖4A與4B來說明。
〈結構實例〉
圖4A顯示1位元暫存器電路的結構實例，其中在實施例1中的控制電路100會被連接。暫存器電路200包括電晶體201、電容器203與正反器電路205。在本實施例中，n-通道電晶體可被使用當作電晶體201。
電晶體201包括如在實施例1之電晶體111的背閘極 (第二閘極電極)，且來自控制電路100的輸出電壓則會被輸入到背閘極。輸入端Sig1係連接到電晶體201的第一閘極電極，輸入端Sig2係連接到電晶體201的第一電極，且電晶體201係以來自兩輸入端的輸入訊號來控制。電晶體201的第二電極會連接到電容器203的第一電極與正反器電路205。電容器203的第二電極會被接地。在此，電晶體201之第二電極與電容器203之第一電極所連接的節點係被視為節點(b)。
正反器電路205包括反向器205a與反向器205b。方向與反向器205b之方向相反的反向器205a會與反向器205b並聯連接，且反向器205a之輸出側所連接到的節點會對應暫存器電路200的輸出端OUT。
暫存器電路200儲存並且輸出具有來自輸入端Sig1與Sig2之輸入訊號的資料。例如，當高位準電壓從Sig1與Sig2輸入時，電晶體201會被開啟，以致於高位準電壓會被輸入到節點(b)。於是，藉由反向器205a之倒轉所得到的低位準電壓則會從暫存器電路200的輸出端輸出，且同時，低位準電壓的資料會被儲存在正反器電路205中。相較之下，當低位準電壓從Sig2輸入時，高位準電壓則會同樣地從暫存器電路200的輸出端輸出，且高位準電壓的資料會被儲存在正反器電路205中。
電容器203具有固持節點(b)之電壓的功能。如稍後所說明地，當藉由控制電路100而使電晶體201維持當作具有極低漏電流的增強型電晶體時，藉由提供電容器 203，甚至當停止供應供電電壓時，輸入到節點(b)的電壓仍可被固持。
要注意的是在本實施例中，兩反向器電路的簡單結構會以被包括在暫存器電路200中的正反器電路實例來說明；不過，本實施例則不限於此結構。能夠執行時鐘操作的計時反向器或者結合反及電路與反向器的結構，其係可被適當地使用。例如，已知正反器電路，譬如RS正反器電路、JK正反器電路、D正反器電路、或T正反器電路則可被適當使用。
〈電路操作的實例〉
接著，連接控制電路100之暫存器電路200的電路操作則會被說明。
首先，藉由在實施例1中的方法，具有振幅電壓低於0V(負振幅電壓)的第一輸入訊號會從控制電路100的輸入端IN輸入，且電晶體201會藉由在電晶體201之臨界電壓的改變而被控制並且維持當作一增強型電晶體。
然後，訊號會從暫存器電路200的輸入端Sig1與Sig2輸入，且訊號資料會被儲存與輸出。當高於電晶體201之臨界電壓的電壓以及具有高位準電壓或低位準電壓之訊號各別從Sig1與Sig2被輸入時，在寫入資料到暫存器電路時，資料可被儲存於正反器電路205中。
再者，在停止輸入訊號到Sig2以前，藉由使Sig1訊號具有令電晶體201關閉的電壓(例如，0V或低於0V之 電壓)，甚至在停止從Sig2輸入訊號以後，接近電壓輸入的電壓仍會被固持於電容器203中。
在此，電晶體201會被維持當作增強型電晶體，其漏電流會由於控制電路100而極低。因此，甚至當高位準電壓被固持於節點(b)時，起因於來自電晶體201之漏損之節點(b)中的電壓降則會被明顯減少。
再者，甚至在停止供電到控制電路100與暫存器電路200的情形中，因為電晶體201會被維持當作漏電流極低的增強型電晶體，所以節點(b)的電壓會被固持。藉由保留電壓資料於節點(b)同時停止供電，與僅僅在停止供電以前之資料相同的資料，其係會在重新開始供電到暫存器電路200的同時被定義為儲存在暫存器電路200中的資料。因此，資料可被同時儲存與輸出。
在此，氧化物半導體被使用於半導體層的電晶體，其係可被使用當作電晶體201，其中如實施例1所說明，一通道會被形成且關閉狀態電流極低。由於使用此關閉狀態電流極低的電晶體為電晶體201，節點(b)的電壓會被固持達一極長時間。因此，暫存器電路200則可被使用當作一所謂的非揮發性暫存器電路。
接著說明將被儲存在暫存器電路200中之資料重新設定的操作。
藉由如在實施例1中，從控制電路100輸入端，輸入具有振幅電壓高於0V(正振幅電壓)的第二輸入訊號，電晶體201的臨界電壓會被暫時負向挪移，以致於該電晶 體201會被暫時設定為空乏型電晶體。
在第二輸入訊號輸入以前，令增強型電晶體201關閉的電壓會被輸入到Sig1。藉由輸入第二輸入訊號，電晶體201會暫時呈開啟狀態。因此，節點(b)的電壓會暫時接近從Sig2輸入的電壓。例如，假如當第二輸入訊號輸入時，高位準電壓被輸入到Sig2的話，高位準電壓則可同樣地被輸入到節點(b)。假如當第二輸入訊號輸入時，低位準電壓被輸入到Sig2的話，低位準電壓則可同樣地被輸入到節點(b)。結果，該資料可被重新設定。
然後，當停止輸入第二輸入訊號的時候，電晶體201之臨界電壓的位準，其係會回到與在輸入第二輸入訊號以前之位準相同的位準；因此，電晶體201會回到漏電流極低的增強型電晶體。結果，藉由第二輸入訊號所重新設定並且輸入的資料則會被再度固持。
藉由此一方法，欲被儲存在暫存器電路200中的資料可被重新設定而無需使用來自Sig1的輸入訊號。在被儲存在複數個暫存器電路中的資料藉由在包括稍後所說明之複數個暫存器電路之儲存裝置中的一個操作所重新設定的情形中，此方法特別有效。
〈應用〉
接著說明一實例，其中本發明的控制電路會被施加到包括複數個暫存器電路200的儲存裝置。
圖4B顯示一儲存裝置210，其中在圖4A中的複數個 暫存器電路200會被排列成矩陣。除了複數個暫存器電路200以外，儲存裝置210還包括第一驅動器電路211、第二驅動器電路213以及複數個控制電路100。在本實施例中，複數個暫存器電路200會被排列成m列與n行的矩陣(m與n每一個皆為1或更大的整數)，且一控制電路100則每逢一列地被提供(亦即，全部提供有m控制電路)。
第一驅動器電路211包括m條控制線Sig1(1)至Sig1(m)，其係被連接到暫存器電路200中之電晶體201的第一閘極電極。被排列成列之暫存器電路中電晶體201的開啟與關閉，其係會受到控制線Sig1(1)至Sig1(m)的控制。第一驅動器電路211進一步包括m條控制線IN(1)至IN(m)，其係各別連接到第一至第m控制電路。m條控制線IN(1)至IN(m)控制到被連接到m條控制線IN(1)至IN(m)之控制電路100的訊號輸入。
第二驅動器電路213包括n條控制線Sig2(1)至Sig2(n)，其係被連接到暫存器電路200中之電晶體201的第一電極。輸入到排列成行之暫存器電路200之資料的訊號，其係會受到控制線Sig2(1)至Sig2(n)的控制。
輸出訊號線會被連接到暫存器電路200，且來自暫存器電路200的輸出訊號會被輸出到輸出訊號線。在本實施例中，m×n輸出訊號線會被使用，不過，一輸出訊號線可 被複數條暫存器電路共享，以致於能夠選擇性讀取資料。再者，具有許多功能之任一者的電路，譬如用來將訊號轉換成序列訊號或數位元平行訊號的轉換電路，其係可被提供在輸出訊號線的端點。
與那些在實施例1類似的第一輸入訊號與第二輸入訊號，其係會從第一驅動器電路211、經由控制線IN(1)至IN(m)被輸入到每逢一列來提供的控制電路100。藉由第一輸入訊號，在被連接到任一控制電路100之n個暫存器電路中電晶體201的臨界電壓，其係可被控制與固持於最佳位準。此外，當第二控制訊號被輸入時，在n暫存器電路中的電晶體201，其係會從增強型電晶體暫時改變成空乏型電晶體，以致於儲存在暫存器電路中的資料能夠藉由一訊號而同時被重新設定。
要注意的是，在本實施例中，一控制電路係每逢一列地提供；然而，本實施例不限於此結構。一或更多控制電路可被提供。例如，一控制電路可被提供，以控制在全部暫存器電路200中的臨界電壓；一控制電路可被提供用於複數列；或者，一控制電路100可被提供用於每一暫存器電路200。
如以上所說明地，藉由施加本發明的控制電路，可能可得到包括複數暫存器電路的儲存裝置，其係可固持臨界電壓於最佳位準並且可輕易地執行重新設定操作。再者，甚至當停止供電時，仍可能可得到能夠保留資料的所謂非揮發性暫存器電路，雖然其係為暫存器電路。
本實施例可適當地結合在本說明書中所揭露的任一其他實施例。
[實施例3]
在本實施例中，能夠控制在實施例1中電晶體臨界電壓的半導體電路被使用當作其結構不同於在實施例2中儲存裝置結構之儲存裝置的實例，其係參考圖5A與5B來說明。
〈結構實例〉
圖5A顯示在實施例1之控制電路100所連接到之1-位元記憶體單元250的結構實例。該記憶體單元250包括電晶體251、電容器253、與電晶體255。在本實施例中，n通道電晶體會被使用當作電晶體251，如在實施例2中的電晶體201。
來自控制電路100的輸出電壓會被輸入到電晶體251的背閘極。輸入端Sig3係被連接到電晶體251的第一閘極電極，輸入端Sig4係被連接到電晶體251的第一電極，且電晶體251係以來自兩輸入端的控制訊號而被控制。電晶體251的第二電極係被連接到電容器253的第一電極以及電晶體255的閘極電極。輸入端Sig5係連接到電容器253的第二電極。電晶體255的第二電極會被接地，以及，電晶體255之第一電極所連接到的節點，其係對應來自記憶體單元之資料的輸出部份。在此，電晶體 251的第二電極與電容器253的第一電極所連接到的節點會被視為節點(c)。
電容器253具有將電壓輸入固持到節點(c)的功能，如在實施例2中的電容器203。節點(c)的電壓可由來自輸入端Sig5的電壓輸入所改變。
電晶體255係被提供，以讀取被保留在記憶體單元中的資料(電壓)。功率輸入端VDD係經由電阻器257而連接到電晶體255的第一電極，且輸出端OUT係被連接於電阻器257與電晶體255的第一電極之間。在此，在本實施例中，n-通道電晶體係被使用當作電晶體255。例如，當節點(c)具有高位準電壓時，電晶體255會被開啟，且接地電壓會被輸出到輸出端OUT。相較之下，當節點(c)具有低位準電壓時，電晶體255會被關閉，以致於它具有比電阻器257高很多的電阻，且輸入到供電端的供電電壓會被輸出到輸出端OUT。以此方式，節點(c)的電壓位準則會被讀取。
雖然在此實施例中，n通道電晶體被使用當作電晶體255，但是p通道電晶體則可被使用。在那情形中，當功率輸入端VDD被連接到電晶體255的第二電極且電阻器257的第二電極被接地時，可執行讀取操作。
〈電路操作的實例〉
接著，說明連接控制電路100之記憶體單元250的電路操作。
首先，如在實施例1與2中所說明的，第一輸入訊號會被輸入到控制電路100，以致於電晶體251的臨界電壓會被調整到最佳位準，且電晶體251會被控制，以致於功能如同增強型電晶體。
如在實施例2中，藉由以來自輸入端Sig3與輸入端Sig4的輸入訊號而輸入被固持在節點(c)中的電壓，可將資料寫入到記憶體單元250中。在此，高位準電壓或低位準電壓則會被固持在節點(c)中。
在此，如在實施例2中，氧化物半導體被使用於半導體層中的電晶體可被使用當作電晶體251，其中如實施例1所說明，通道會被形成且關閉狀態電流極低。由於使用此一電晶體，其關閉狀態電流極低，如電晶體251，節點(c)的電壓可被固持一極長時間。因此，記憶體單元250則可被使用當作所謂的非揮發性儲存裝置。
讀取操作可由從功率輸入端VDD輸入供電電壓來執行。當如以上所說明，節點(c)的電壓為高位準電壓時，電晶體255會開啟並具有比電阻器257還低很多的電阻，以致於接地電壓能夠被輸出到輸出端OUT。相較之下，當節點(c)的電壓為低位準電壓時，電晶體255會關閉並具有比電阻器257還高很多的電阻，以致於供電電壓能夠被輸出到輸出端OUT。
在此，藉由輸入來自輸入端Sig5的高位準電壓，在不顧被保留在節點(c)的電壓資料之下，電晶體255可被強迫開啟。在如稍後所說明、複數個記憶體單元可被排 列在行方向且電晶體255被串聯連接的情形中，此操作對從已知記憶體單元讀取資料而言是必須的。例如，在從一記憶體單元讀取資料的情形中，高位準電壓會被輸入到在串聯連接一記憶體單元之其他記憶體單元中電容器253的第二電極，以致於電晶體255會被強迫開啟；因此，被保留在記憶體單元之節點(c)中的電壓資料則會被選擇性讀取。或者，在p-通道電晶體被使用當作電晶體255的情形中，藉由輸入低於0V之電壓以當作從輸入端Sig5輸入的電壓，電晶體255可被強迫地開啟。
接著說明用來更新被儲存在記憶體單元250中之資料的方法。
藉由將具有高於0V之振幅電壓的第二輸入訊號輸入到控制電路100，如在實施例2中，電晶體251的臨界電壓會被暫時負向挪移，以致於電晶體251能夠被暫時設定為一空乏型電晶體。因為電晶體251暫時為一空乏型電晶體，藉由將到Sig4的電壓輸入輸入到節點(c)，在記憶體單元250中的資料則可被重新更新而無需使用來自Sig3的輸入訊號。在藉由包括稍後所說明之複數個記憶體單元之儲存裝置中的一個操作而將被儲存於複數個記憶體單元的資料重新更新之情形中，此操作特別有效。
〈應用〉
接著說明將本發明控制電路應用到包括複數個記憶體單元250之儲存裝置的實例。
圖5B顯示一儲存裝置260，其中在圖5A中的複數個記憶體單元250會被排列成矩陣。除了複數個記憶體單元250以外，儲存裝置260還包括第一驅動器電路261、第二驅動器電路263以及複數個控制電路100。在本實施例中，如在實施例2中的儲存裝置，複數個記憶體單元250會被排列成m列與n行的矩陣(m與n每一個皆為1或更大的整數)，且一控制電路則每逢一列地被提供(亦即，全部提供有m控制電路100)。
第一驅動器電路261包括被連接到記憶體單元250中之電晶體251之第一閘極電極的m條控制線Sig3(1)至Sig3(m)，以及被連接到電容器253的m條控制線Sig5(1)至Sig5(m)。被排列成列之記憶體單元中電晶體的開啟與關閉以及節點(c)的電壓，其係會受到控制線Sig3(1)至Sig3(m)以及控制線Sig5(1)至Sig5(m)的控制。第一驅動器電路261進一步包括m條控制線IN(1)至IN(m)，其係各別連接到第一至第m控制電路。m條控制線IN(1)至IN(m)控制到被連接到m條控制線IN(1)至IN(m)之控制電路100的訊號輸入。
第二驅動器電路263包括n條控制線Sig4(1)至Sig4(n)，其係被連接到記憶體單元250中之電晶體251的第一電極。輸入到排列成行之記憶體單元250之資料的訊號，其係會受到控制線Sig4(1)至Sig4(n)的控制。
排列成行之該記憶體單元中的電晶體255，其係可被串聯連接並且連接到一輸出訊號線。雖然沒有被顯示，但是在圖5A中所顯示的電阻器257、功率輸入端與類似物則會被提供在每一輸出訊號線的端點上。在排列成行之複數個記憶體單元之已知記憶體單元中的資料被讀取的情形中，當無法自此讀取資料之其他記憶體單元中的所有電晶體255可藉由來自Sig5(1)至Sig5(m)之輸入訊號而開啟時，如以上所說明，儲存在已知記憶體單元中的資料則可被讀取。在此，電阻器257、功率輸入端與用來讀取資料的類似物則可被合併入第二驅動器電路263中。
如在實施例2中所說明，控制電路100可根據來自第一驅動器電路261的訊號輸入、經由控制線IN(m)，將被連接到控制電路100之n個記憶體單元中之電晶體251的臨界電壓控制與固持在最佳位準，其係並且可暫時地改變臨界電壓，以便將電晶體251設定為空乏型電晶體。當連接到控制電路100的n個電晶體251被暫時改變為空乏型電晶體時，儲存在記憶體單元中的資料則可藉由一訊號而同時被重新更新。
要注意的是，如以上所說明，一或更多控制電路100可被提供在儲存裝置260中。
要注意的是，在本實施例中，連接到每一輸出訊號線的電晶體255可被串聯連接；然而，選擇電晶體則可與記憶體單元中的讀取電晶體255串聯連接，以致於可藉由開啟或關閉選擇電晶體而選擇性讀取資料。
如以上所說明，藉由將本發明的控制電路施加到儲存裝置，可能可得到包括複數個記憶體單元的儲存裝置，其係可將臨界電壓固持在最佳位準並且可輕易地執行重新更新操作。再者，甚至當停止供電時，仍可能可得到能夠保留資料的非揮發性儲存裝置。
本實施例可適當地結合在本說明書中所揭露之其他實施例的任一個。
(實施例4)
在本實施例中，能夠控制在實施例1之電晶體臨界電壓的半導體電路可被使用當作顯示裝置的結構實例，其係可參考圖6A與6B來說明。
〈結構實例〉
圖6A顯示像素270的結構實例，其係可被施加到在實施例1中之控制電路100所連接到的顯示裝置。像素270包括電晶體271、電容器273與顯示元件275。在本實施例中，n-通道電晶體可被使用當作電晶體271，如在實施例2中的電晶體201。
電晶體271與電容器273的結構與功能類似在實施例2中的電晶體與電容器；因此，其詳細說明會被省略。在此，被連接到第一閘極電極與電晶體271之第一電極的端點係各別為輸入端Sig6與輸入端Sig7。再者，電晶體271的第二電極與電容器273的第一電極所連接到的節點 則會被視為節點(d)。
顯示元件275的一電極會被連接到節點(d)，且顯示元件275的其他電極則會被接地。當將電壓施加到其在相反端點上的電極時、其光學特徵有所改變的介質元件，其係可被使用當作顯示元件275。例如，液晶元件或使用於電子紙張的元件或類似物，譬如電泳元件或扭轉球元件則可被使用。在本實施例中，像素可將電壓固持在節點(d)中，以致於可使光學特徵維持不變同時使電壓固持在節點中。
〈電路操作的實例〉
接著說明控制電路100所連接到之像素270的電路操作。
首先，如以上實施例中所說明的，第一輸入訊號會被輸入到控制電路100，以致於電晶體271的臨界電壓可被調整到一最佳位準，且電晶體271可被控制以便具有如增強型電晶體的功能。
誠如在以上實施例中，藉由以來自輸入端Sig6與輸入端Sig7的輸入訊號而輸入被固持在節點(d)中的電壓，可將資料寫入到像素270中。在此，高位準電壓或低位準電壓則會被固持在節點(d)中。
在此，氧化物半導體被使用於半導體層中的電晶體可被使用當作電晶體271，其中如在實施例1中所說明的，通道會被形成且關閉狀態電流極低。由於使用此一電晶 體，其關閉狀態電流極低，如電晶體271，節點(d)的電壓可被固持一極長時間。因此，甚至當停止供應供電電壓時，顯示元件275的光學特徵仍可維持不變。例如，甚至在使用無法儲存資料之液晶元件的情形中，譬如扭轉向列型(TN)液晶，該元件總是可維持在施加電壓的狀態中。結果，可能可排除重新寫入操作，或者可能可明顯地減少重新寫入操作的頻率。
接著說明一種用來將寫入到像素270之電壓重新更新的方法。
藉由輸入具有振幅電壓高於0V(正振幅電壓)的第二輸入訊號到控制電路100，如以上實施例，電晶體271的臨界電壓會被暫時負向挪移，以致於該電晶體271會被設定為空乏型電晶體。藉由同時將電壓從Sig7輸入到節點(d)，在像素270中的電壓(亦即，顯示元件275的光學特徵)則可被重新更新，而無需使用來自Sig6的訊號輸入。在藉由稍後所說明之包括複數像素之顯示裝置中的一個操作而將被儲存在複數像素中的資料重新更新的情形中，此操作特別有效。
〈應用〉
接著說明一實例，其中本發明的控制電路會被施加到包括複數個像素270的顯示裝置。
圖6B顯示一顯示裝置280，其中在圖6A中的複數個像素270會被排列成矩陣。除了複數個像素270以外，儲 顯示裝置280還包括第一驅動器電路281、第二驅動器電路283以及複數個控制電路100。在本實施例中，如在實施例2中的儲存裝置210，複數個像素270會被排列成m列與n行的矩陣(m與n每一個皆為1或更大的整數)，且m條控制電路100則每逢一列地被提供。
第一驅動器電路281所具有的結構與功能類似在實施例2中之第一驅動器電路211的那些。因此，藉由使用控制線Sig6(1)至Sig6(m)與控制線IN(1)至IN(m)，在像素270中的電晶體271與控制電路100會受到第一驅動器電路281所控制。
同樣地，第二驅動器電路283所具有的結構與功能類似在實施例2中之第二驅動器電路213的那些。因此，藉由使用控制線Sig7(1)至Sig7(n)，經由電晶體271而輸入到像素的資料會受到第二驅動器電路283所控制。
在像素270中顯示元件的光學特徵可藉由輸入到節點(d)的電壓來改變。例如，在使用液晶顯示元件的情形中，當光學特徵改變時，影像會被顯示，以致於來自背光的光線會被傳送或阻擋。或者，在使用電泳元件的情形中，當相關於該元件之光(外部光線)的光學特徵(反射與類似物)改變時，影像會被顯示。再者，藉由到節點(d)之電壓輸入的改變，像素270則可執行多位準的階度顯示。
如在以上實施例中所說明的，控制電路100可根據來自第一驅動器電路281的輸入訊號，將被連接到控制電路 100之n個像素270之電晶體271的臨界電壓控制與固持在最佳位準，其係並且可暫時地改變臨界電壓，以便將電晶體271設定為空乏型電晶體。當連接到控制電路100的n個電晶體被暫時改變為空乏型電晶體時，儲存在像素中的資料(亦即，顯示影像)則可藉由一訊號而同時被重新更新。
要注意的是，如以上所說明，一或更多控制電路100可被提供在顯示裝置280中。
如以上所說明，藉由將本發明的控制電路施加到顯示裝置，可能可得到包括複數個像素的顯示裝置，其係可將臨界電壓固持在最佳位準並且可輕易地執行重新更新操作。再者，甚至當停止供電時，仍可能可得到能夠固持顯示影像的顯示裝置。
本實施例可適當地結合在本說明書中所揭露之其他實施例的任一個。
(實施例5)
在本實施例中，用於形成包括氧化物半導體之電晶體於一半導體層中的結構與方法實例，其中可應用到以上實施例的一通道會被形成、一電晶體可應用到週邊電路與一電容器，其係參考圖7A至7D來說明。
〈結構實例〉
圖7D係為顯示一結構的截面概略圖，在此一電晶體 325、一電晶體327與一電容器329會被形成在單晶半導體基板301上。
電晶體325包括一單晶半導體於半導體層中，其中一通道會被形成且可被使用當作在以上實施例所說明之控制電路100中的電晶體(除了在控制電路100中的二極體以外)。在本實施例中，單晶半導體會被使用於電晶體325；然而，形成在玻璃之絕緣基板或類似物上的薄膜電晶體則可被使用。在實施例4中，電晶體325被使用於顯示裝置的情形中，電晶體325較佳地會被形成在透光性絕緣基板上。
電晶體327包括一氧化物半導體於其中形成通道的半導體層中，並具有彼此面對的兩閘極電極，其係具有半導體層被提供於其間。在以上實施例所說明的控制電路100中，電晶體327可被使用當作二極體。電晶體327同樣可被使用當作控制電路100所被連接到的電晶體。
在本實施例中，使用於半導體層的氧化物半導體，其係為i型(本徵)氧化物半導體或實質i型(本徵)氧化物半導體。本徵氧化物半導體或實質本徵氧化物半導體，其係以功能如同n型雜質的氫被移除的此一方式來得到，且氧化物半導體會被高度純化，以得到儘可能少的雜質。
要注意的是，高度純化的氧化物半導體包括極少載子，且載子濃度會被控制在低於1×1014/cm3，較佳地低於1×1012/cm3，更佳地低於1×1011/cm3。此少載子會使在關閉狀態中的電流(關閉狀態電流)充分地低。
具體地，在包括氧化物半導體層的電晶體中，在關閉狀態中、在源極與汲極之間每微米通道寬度的漏電流密度(關閉電流密度)，其係為100zA/μm(1×10-19A/μm)或更低、10zA/μm(1×10-20A/μm)或更低、或1zA/μm(1×10-21A/μm)或更低，其係在操作溫度上(例如，25℃)具有源極-汲極電壓3.5V。
包括高純度氧化物半導體層的電晶體幾乎不具有開啟狀態電流的溫度依存性，且關閉狀態電流在高溫時仍維持極低。
電容器329可被使用當作在控制電路100或在以上實施例中所說明之不同電路的電容器。在本實施例中，電容器329可使用被使用於電晶體327的第一佈線、閘極絕緣層、與第二佈線來形成；不過，本實施例則不限於此結構。電容器329可使用第二佈線、第二中間層絕緣層與第三佈線來形成，或者可使用形成於單晶半導體基板中的雜質區域、第一中間層絕緣層與第一佈線來形成。
在本實施例中，電晶體327與電容器329會被各別假定為使用當作二極體的電晶體以及在控制電路100中的電容器，且連接到電晶體327之源極或汲極的第二佈線與電容器329的上電極則會對應一連串薄膜。要注意的是，藉由使用第一佈線、第二佈線、第三佈線、或形成在用來分開這些佈線之中間層絕緣層的接觸插塞，依據電路結構，適當地，其他電晶體彼此連接或者不同電晶體與不同電容器可彼此連接。
〈製造步驟的實例〉
接著，參考圖7A至7D來相繼說明製造步驟的實例。首先，藉由已知的半導體製造技術，一元件絕緣層303會被形成在譬如矽或砷化鎵之單晶半導體之基板301的一表面上，且電晶體325的雜質區域307a與307b以及閘極305會被形成。此外，第一中間層絕緣層309會被形成且第一接觸插塞311會被形成(見圖7A)。在此，矽化物層或類似物可被提供在雜質區域307a與307b的表面上，以便增加傳導率。再者，當形成接觸插塞311時，延伸到雜質區域的接觸插塞(沒顯示)則會被適當地形成。
然後，第一佈線313a至313c則會被形成。在此，第一佈線313b的功能如同電晶體327的第一閘極電極，且第一佈線313c的功能如同電容器329的低電極。禁得起在稍後步驟所執行之熱處理溫度的傳導材料，其係可被使用當作第一佈線的材料。例如，第一佈線可被形成以具有單層結構或多層結構，其係使用譬如鉬、鈦、鉻、鉭、鎢、銣或鈧的金屬，以及/或者包含以上金屬為其主要元件的合金或傳導性氧化物。要注意的是，鋁或銅可被使用當作金屬材料，假如其係可禁得起在稍後步驟中所執行之熱處理溫度的話。在鋁或銅被使用於第一佈線的情形中，鋁或銅可較佳地結合耐火材料來使用，以便避免耐熱性與腐蝕的問題。在銅被使用於第一佈線的情形中，較佳地，銅-鎂-鋁合金可被使用於基底層，且銅可被使用於在基底 層上之層，其係因為在基底膜(例如，氧化物膜)與銅之間的黏著有所增加。
或者，透光傳導材料，譬如氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、或添加氧化矽的氧化銦錫，其係可被使用於第一佈線。或者，第一佈線會具有使用透光傳導材料與金屬元件的疊層結構。
在充當做電晶體327之第一閘極電極的部份中，接觸閘極絕緣層的材料層可被提供在閘極電極與閘極絕緣層之間。含氮的銦-鎵-鋅-氧薄膜、含氮的銦-錫-氧薄膜、含氮的銦-鎵-氧薄膜、含氮的銦-鋅-氧薄膜、含氮的錫-氧薄膜、含氮的銦-氧薄膜或者金屬氮化物薄膜(例如，氮化銦或氮化鋅)則可被使用當作接觸閘極絕緣層的材料層。較佳地，因為電晶體327的臨界電壓可被增加，所以薄膜會具有功函數5eV或更高，較佳地5.5eV或更高。例如，在使用含氮之銦-鎵-鋅-氧薄膜的情形中，其中可使用氮濃度高於氧化物半導體層之氮濃度的銦-鎵-鋅-氧薄膜，尤其是氮濃度高於或等於7原子百分比的銦-鎵-鋅-氧薄膜。
然後，用來覆蓋第一佈線313a至313c與第一中間層絕緣層309的閘極絕緣層315會被形成。閘極絕緣層315可以是單層或疊層的氧化矽、氧氮化矽、氧化鋁、氮化鋁、氧化鉿、氧化鉭、氧化鎵、氧化鋯或類似物。閘極絕緣層315的厚度較佳地為6至200nm。
接著形成氧化物半導體層317(見圖7B)。其中銦佔 所有金屬元素中20原子百分比或更多的氧化物半導體較佳地會被使用當作氧化物半導體。在形成時，必須注意避免氫的混合，且氧化物半導體較佳地可藉由在大氣中、在目標中、與在充分減少之目標與裝置表面上以氫與水來濺射而來沈積。在氧化物半導體被沈積以後，熱處理可在將水與氫自其減少的大氣中執行，以致於能夠排除在薄膜中的水與氫。
不管基底元件的材料，譬如氧化物、氮化物或金屬，具有垂直薄膜表面而c軸對準之晶體區域的氧化物半導體層，其係可藉由執行沈積兩次與熱處理兩次來形成，以當作氧化物半導體層。例如，在具有厚度3至15nm的第一氧化物半導體層被沈積以後，在氮、氧、稀有氣體、或乾燥空氣的大氣中，第一熱處理可在450至850℃執行，較佳地550至750℃，以致於在包括其表面之區域中之包括晶狀區域(包括像平板的晶體)的第一氧化物半導體層則會被形成。然後，在具有比第一氧化物半導體層更大厚度的第二氧化物半導體層形成以後，第二熱處理可在450至850℃執行，較佳地600至700℃，以致於藉由把第一氧化物半導體層使用當作晶體生長的晶種，晶體生長能夠向上開展，且整個第二氧化物半導體層則會被結晶化。以此方式，具有厚晶體區域的氧化物半導體層可被形成。要注意的是，在那情形中，禁得起熱處理溫度的材料可被使用當作接觸插塞與佈線的材料。
再者，具有c-軸對準垂直薄膜表面之晶體區域的氧化 物半導體層，其係藉由氧化物半導體層的沈積來形成，同時基板可被加熱到將氧化物半導體c-軸對準的溫度。以此沈積，製程數目可被減少。用來加熱基板的溫度可根據其他沈積情況來適當地設定，其係依據沈積設備而有所不同。例如，當以濺射設備來執行沈積時，該基板溫度係為250℃或更高。
在本實施例中的氧化物半導體層係為非單晶，且氧化物半導體層並非全部呈非晶狀態。因為氧化物半導體層並非全部呈非晶狀態，所以其電性特徵不穩定之非晶部份的形成則會被抑制。
然後，第二佈線319a與319b會被形成(見圖7C)。例如，第二佈線可以是單層或疊層的金屬薄膜，其係包含從鋁、鉻、銅、鈦、鉬或鎢選出的元素；包含這些元素之任一個為其元件的合金；包含這些元素之任一個為其元件的金屬氮化物薄膜(例如，氮化鈦薄膜、氮化鉬薄膜、或氮化鎢薄膜)；或者類似物。此外，為了解決不良阻熱係數與高腐蝕性所造成的問題，譬如鈦、鉬、鎢、鉻、鉭、銣、鈧、或釔、或其金屬氮化物薄膜(例如，氮化鈦薄膜、氮化鉬薄膜、或氮化鎢薄膜)的耐火金屬薄膜，其係可被堆疊在鋁、銅或類似物之金屬薄膜的下側與上側其中一個或兩個上。或者，第二佈線可使用傳導金屬氧化物來形成。氧化銦、氧化錫、氧化鋅、氧化銦與氧化錫的混合氧化物、氧化銦與氧化鋅的混合氧化物、或者包含矽或矽氧化物的金屬氧化物材料，其係可被使用當作傳 導金屬氧化物。要注意的是，第二佈線319a與319b的下部份會直接接觸氧化物半導體317；因此，第二佈線319a與319b則可使用適合該目的之材料來較佳地形成。
接著形成第二中間層絕緣層321。因為第二中間層絕緣層321接觸氧化物半導體層317的頂表面，所以使用於第二中間層絕緣層321的絕緣薄膜較佳地包含儘可能少的雜質(例如，水分與氫)，其係並且可使用單層絕緣薄膜或複數層疊層絕緣薄膜來形成。例如，具有高阻障物特性的絕緣薄膜，譬如氮化矽薄膜、氧氮化矽薄膜、氮化鋁薄膜、氧氮化鋁薄膜、氧化鋁薄膜或氧化鎵薄膜則可被使用。
最後，第三佈線323則會被形成在第二中間層絕緣層321上(見圖7D)。第三佈線323可使用任一材料來形成，其係適當地以第一佈線或第二佈線的材料實例來產生。
在本實施例中，電晶體327包括背閘極；然而，當電晶體327被使用當作控制電路100中的二極體時，電晶體327不一定會包括背閘極。
以此方式，電晶體325、電晶體327與電容器329會被形成。
在關閉狀態中，以此方式形成的電晶體327會具有極低的漏電流。藉由施加此一電晶體到在控制電路中的二極體或者在儲存裝置中的電晶體或者在以上實施例中所說明的顯示裝置，被連接到電晶體之節點的電壓則可被固持一 極長的時間。
(實施例6)
在本實施例中，將包括能夠控制在以上實施例所說明之電晶體之臨界電壓之半導體電路的半導體裝置應用到電子裝置，其係參考圖8A至8F來說明。在本實施例中，可說明半導體裝置之應用到一電子裝置，譬如電腦、蜂巢式電話組(同樣稱為蜂巢式電話或蜂巢式電話裝置)、個人數位助理(包括可攜式遊戲機械、聲音複製裝置與類似物)、譬如數位相機或數位攝影相機的照相機、電子紙張、或電視組(同樣被視為電視或電視接收器)。
圖8A係為一膝上型電腦，其係包括外殼701、外殼702、顯示部份703、鍵盤704與類似物。在以上實施例中所說明的半導體裝置會被提供在外殼701、外殼702與顯示部份703的至少其中一個中。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新操作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的一膝上型電腦則可被得到。
圖8B係為個人數位助理(PDA)。主體711可提供具有顯示部份713、外部界面715、操作按鈕714與類似物。再者，用來操作個人數位助理的記錄針712與類似物則會被提供。在以上實施例所說明的半導體裝置會被提供在主體711與顯示部份713的至少其中一個中。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新操 作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的一個人數位助理則可被得到。
圖8C係為提供具有電子紙張的電子書讀取器720。電子書讀取器720具有兩外殼721與723。外殼721與外殼723各別包括顯示部份725與顯示部份727。外殼721與723可藉由鉸鏈737而彼此連接，其係並且可用使用當作一軸的鉸鏈737而來開啟與關閉。外殼721係提供具有功率切換器731、操作鍵733、喇叭735與類似物。在以上實施例所說明的半導體裝置係被提供在外殼721、外殼723、顯示部份725與顯示部份727的至少其中一個中。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新操作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的電子書讀取器則可被得到。
圖8D係為蜂巢式電話組，其係包括兩外殼740與741。再者，如圖8D所示被研發的外殼740與外殼741可藉由滑動而彼此重疊；因此，蜂巢式電話組的尺寸則可減少，其係使蜂巢式電話組適合攜帶。外殼741包括顯示面板742、喇叭743、麥克風744、指點裝置746、照相機透鏡747、外部連接端點748與類似物。外殼740包括用來儲存電力於蜂巢式電話組的太陽能單元749、外部記憶體插槽750、與類似物。此外，天線可被併入於外殼741中。在以上實施例所說明的半導體裝置係被提供在外殼740、外殼741與顯示面板742的至少其中一個。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新 操作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的蜂巢式電話組可被得到。
圖8E係為一數位照相機，其係包括主體部761、顯示部份767、目鏡763、操作切換器764、顯示部份765、電池766與類似物。在以上實施例所說明的半導體裝置會被提供在主體部761、顯示部份765與顯示部份767的至少其中一個。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新操作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的數位照相機則可被得到。
圖8F係為一電視組770，其係包括外殼771、顯示部份773、支架775與類似物。電視組770可以外殼771的操作切換器或遙控控制780來操作。在以上實施例中所說明的半導體裝置，其係可被安裝在外殼771、遙控控制780與顯示部份773的至少其中一個。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新操作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的電視組則可被得到。
如以上所說明地，在本實施例中所說明的電子裝置每一個皆包括在以上實施例中所說明的半導體裝置。因此，甚至當停止供應供電電壓並輕易執行重新設定或重新更新操作時，藉由保留在一電路或顯示影像中的資料而使功率耗損充分減少的電子裝置則可被得到。
本應用係依據序號2010-287598的日本專利申請案， 其係於2010年12月24日在日本專利局提出申請，全部內容在此以引用的方式併入。
100‧‧‧控制電路
101‧‧‧二極體
103‧‧‧電容器
105‧‧‧電容器
111‧‧‧電晶體
IN‧‧‧輸入
Node‧‧‧節點

Claims (8)

  1. 一種半導體裝置，包含：記憶體單元；第一電晶體；以及第一電容器，其中，該記憶體單元包含第二電晶體、第三電晶體及第二電容器，其中，該第一電晶體包含閘極電極及氧化物半導體層，且閘極絕緣層被提供於其間，其中，該第二電晶體包含第一閘極電極、第二閘極電極及介於該第一閘極電極和該第二閘極電極間的氧化物半導體層，其中，該第二電晶體之該第一閘極電極和該第二閘極電極係在絕緣層之上，其中，該第三電晶體係在該絕緣層之下，其中，該第二電晶體之源極與汲極之一者係電連接至該第三電晶體的閘極電極，其中，該第一電晶體之源極與汲極之一者係電連接至該第二電晶體的該第二閘極電極，其中，該第一電晶體之該閘極電極係電連接至該第二電晶體的該第二閘極電極，其中，該第一電容器係電連接至該第二電晶體的該第二閘極電極，以及其中，該第二電容器係電連接至該第三電晶體的該閘 極電極。
  2. 如申請專利範圍第1項之半導體裝置，其中，該第二電晶體的該第一閘極電極與該第一電容器之電極係在該絕緣層之上且與該絕緣層接觸。
  3. 如申請專利範圍第1項之半導體裝置，其中，該第三電晶體的通道係形成於單晶半導體基板中。
  4. 如申請專利範圍第1項之半導體裝置，更包含：第三電容器，其中，該第三電容器的第一電極係電連接至該第一電晶體的該源極與該汲極之該一者，以及其中，該第三電容器的第二電極係電連接至該第一電晶體的該源極與該汲極之另一者。
  5. 一種半導體裝置，包含：記憶體單元；第一電晶體；以及第一電容器，其中，該記憶體單元包含第二電晶體、第三電晶體及第二電容器，其中，該第一電晶體包含第一閘極電極、第二閘極電極及介於該第一閘極電極和該第二閘極電極間的氧化物半導體層，其中，該第二電晶體包含第一閘極電極、第二閘極電極及介於該第一閘極電極和該第二閘極電極間的氧化物半導體層， 其中，該第一電晶體之該第一閘極電極和該第二閘極電極係在絕緣層之上，其中，該第二電晶體之該第一閘極電極和該第二閘極電極係在該絕緣層之上，其中，該第三電晶體係在該絕緣層之下，其中，該第二電晶體之源極與汲極之一者係電連接至該第三電晶體的閘極電極，其中，該第一電晶體之源極與汲極之一者係電連接至該第二電晶體的該第二閘極電極，其中，該第一電晶體之該第一閘極電極係電連接至該第二電晶體的該第二閘極電極，其中，該第一電晶體之該第二閘極電極係電連接至該第二電晶體的該第二閘極電極，其中，該第一電容器係電連接至該第二電晶體的該第二閘極電極，以及其中，該第二電容器係電連接至該第三電晶體的該閘極電極。
  6. 如申請專利範圍第5項之半導體裝置，其中，該第二電晶體的該第一閘極電極與該第一電容器之電極係在該絕緣層之上且與該絕緣層接觸。
  7. 如申請專利範圍第5項之半導體裝置，其中，該第三電晶體的通道係形成於單晶半導體基板中。
  8. 如申請專利範圍第5項之半導體裝置，更包含：第三電容器， 其中，該第三電容器的第一電極係電連接至該第一電晶體的該源極與該汲極之該一者，以及其中，該第三電容器的第二電極係電連接至該第一電晶體的該源極與該汲極之另一者。
TW105110326A 2010-12-24 2011-12-20 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置 TWI584386B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010287598 2010-12-24

Publications (2)

Publication Number Publication Date
TW201640587A true TW201640587A (zh) 2016-11-16
TWI584386B TWI584386B (zh) 2017-05-21

Family

ID=46315553

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105110326A TWI584386B (zh) 2010-12-24 2011-12-20 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置
TW100147393A TWI539530B (zh) 2010-12-24 2011-12-20 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置
TW106105950A TWI620252B (zh) 2010-12-24 2011-12-20 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW100147393A TWI539530B (zh) 2010-12-24 2011-12-20 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置
TW106105950A TWI620252B (zh) 2010-12-24 2011-12-20 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置

Country Status (4)

Country Link
US (2) US9024317B2 (zh)
JP (3) JP5876284B2 (zh)
KR (2) KR101947823B1 (zh)
TW (3) TWI584386B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
KR102330543B1 (ko) * 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9318484B2 (en) 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109888022A (zh) * 2013-05-20 2019-06-14 株式会社半导体能源研究所 半导体装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6329843B2 (ja) * 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9385592B2 (en) 2013-08-21 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2015136413A1 (en) 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9312280B2 (en) * 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6652342B2 (ja) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9847406B2 (en) * 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
US10896923B2 (en) * 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
TWI672796B (zh) 2015-10-30 2019-09-21 聯華電子股份有限公司 半導體元件
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
JP6858549B2 (ja) * 2015-12-28 2021-04-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置
KR102613318B1 (ko) 2015-12-28 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
US10580798B2 (en) 2016-01-15 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10115741B2 (en) * 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
SG10201701689UA (en) * 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
WO2017175095A1 (en) 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10192871B2 (en) 2016-09-23 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10910407B2 (en) 2017-01-30 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018181890A (ja) * 2017-04-03 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
CN110692099A (zh) * 2017-05-19 2020-01-14 株式会社半导体能源研究所 半导体装置或存储装置
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
JP7117322B2 (ja) 2017-12-06 2022-08-12 株式会社半導体エネルギー研究所 半導体装置
WO2019111112A1 (ja) * 2017-12-08 2019-06-13 株式会社半導体エネルギー研究所 半導体装置
WO2019130144A1 (ja) 2017-12-27 2019-07-04 株式会社半導体エネルギー研究所 記憶装置
JP7359754B2 (ja) 2018-04-20 2023-10-11 株式会社半導体エネルギー研究所 半導体装置
JP7398883B2 (ja) 2019-05-13 2023-12-15 ローム株式会社 定電圧回路及びその動作方法、及び半導体装置
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
KR20230143662A (ko) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 표시 패널 및 그것을 포함하는 표시 장치
CN116230710B (zh) * 2023-05-08 2023-07-21 成都氮矽科技有限公司 静电保护电路、功率GaN晶体管和设备终端

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05167073A (ja) * 1991-12-17 1993-07-02 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0763077B2 (ja) 1992-07-06 1995-07-05 カシオ計算機株式会社 薄膜半導体素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3647523B2 (ja) * 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO1998032218A1 (fr) * 1997-01-22 1998-07-23 Seiko Epson Corporation Circuit oscillant, circuit electronique, dispositif a semi-conducteur, installation electronique et horloge
JP4046383B2 (ja) 1997-04-01 2008-02-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000207893A (ja) * 1999-01-13 2000-07-28 Hitachi Ltd Ｍｏｓ集積回路
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3928837B2 (ja) 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP4507121B2 (ja) * 1999-09-13 2010-07-21 株式会社ルネサステクノロジ 半導体集積回路装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4005304B2 (ja) * 2000-11-02 2007-11-07 Ｔｄｋ株式会社 画像表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3805987B2 (ja) * 2001-01-15 2006-08-09 株式会社東芝 半導体記憶装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3638926B2 (ja) 2001-09-10 2005-04-13 株式会社半導体エネルギー研究所 発光装置及び半導体装置の作製方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP5041672B2 (ja) 2004-04-09 2012-10-03 株式会社半導体エネルギー研究所 半導体装置
EP1733429A4 (en) 2004-04-09 2008-09-24 Semiconductor Energy Lab LIMITER AND SEMICONDUCTOR DEVICE USING THE SAME
US7532187B2 (en) * 2004-09-28 2009-05-12 Sharp Laboratories Of America, Inc. Dual-gate transistor display
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4999351B2 (ja) 2005-04-20 2012-08-15 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5647757B2 (ja) 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008181634A (ja) * 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
DE602008003953D1 (de) * 2007-05-31 2011-01-27 Semiconductor Energy Lab Stromversorgung für RFID-Transponder
JP5266029B2 (ja) * 2007-12-14 2013-08-21 ルネサスエレクトロニクス株式会社 負荷駆動装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102469154B1 (ko) 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102241160B1 (ko) 2008-11-28 2021-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101929726B1 (ko) * 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101712340B1 (ko) 2009-10-30 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기
JP2011139052A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101894400B1 (ko) 2009-12-28 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
WO2011099368A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
WO2012060202A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
TWI539530B (zh) 2016-06-21
TWI584386B (zh) 2017-05-21
TW201727765A (zh) 2017-08-01
JP2016119486A (ja) 2016-06-30
KR20120073127A (ko) 2012-07-04
KR20190017836A (ko) 2019-02-20
JP2017130690A (ja) 2017-07-27
JP5876284B2 (ja) 2016-03-02
US20120161139A1 (en) 2012-06-28
KR102081529B1 (ko) 2020-02-25
US20150171117A1 (en) 2015-06-18
KR101947823B1 (ko) 2019-02-13
US9024317B2 (en) 2015-05-05
US9735179B2 (en) 2017-08-15
JP2012146965A (ja) 2012-08-02
TW201241932A (en) 2012-10-16
JP6129365B2 (ja) 2017-05-17
TWI620252B (zh) 2018-04-01
JP6368397B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
TWI584386B (zh) 半導體電路及其驅動方法，儲存裝置，暫存器電路，顯示裝置，及電子裝置
US11876099B2 (en) Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
WO2021254053A1 (zh) 显示基板及其制备方法、驱动方法、显示装置
US9218761B2 (en) Method of driving display device, display device, and electronic appliance
GB2536148A (en) Displays with silicon and semiconducting oxide thin-film transistors
TWI836236B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器及顯示像素
Wager et al. Transparent Circuits

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees