TW201547004A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201547004A
TW201547004A TW104130289A TW104130289A TW201547004A TW 201547004 A TW201547004 A TW 201547004A TW 104130289 A TW104130289 A TW 104130289A TW 104130289 A TW104130289 A TW 104130289A TW 201547004 A TW201547004 A TW 201547004A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
oxide
transistor
semiconductor layer
Prior art date
Application number
TW104130289A
Other languages
English (en)
Other versions
TWI576990B (zh
Inventor
Shunpei Yamazaki
Junichiro Sakata
Masayuki Sakakura
Yoshiaki Oikawa
Kenichi Okazaki
Hotaka Maruyama
Masashi Tsubuku
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201547004A publication Critical patent/TW201547004A/zh
Application granted granted Critical
Publication of TWI576990B publication Critical patent/TWI576990B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

本發明的目的之一在於提高半導體裝置的可靠性。本發明的一種半導體裝置包括在同一基板上的驅動電路部和顯示部(也稱為像素部)，驅動電路部和顯示部分別包括：半導體層由氧化物半導體構成的薄膜電晶體；第一佈線；以及第二佈線，其中薄膜電晶體包括源極電極層或汲極電極層及接觸於半導體層的氧化物導電層，驅動電路部的薄膜電晶體以以閘極電極層和導電層夾著半導體層的方式構成，並且第一佈線和第二佈線在設置在閘極絕緣膜中的開口中藉由氧化物導電層電連接。

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體的半導體裝置。
另外，本說明書中的半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此液晶顯示裝置等的電光裝置、半導體電路以及電子設備都是半導體裝置。
近年來，一種利用形成在具有絕緣表面的基板上的半導體薄膜(厚度大約為幾nm至幾百nm)來構成薄膜電晶體(TFT)的技術備受矚目。薄膜電晶體被廣泛地應用於如積體電路(Integrated Circuit：略號為IC)及電光裝置之類的電子裝置，尤其是對作為影像顯示裝置的切換元件的TFT的開發日益火熱。金屬氧化物的種類繁多且用途廣。氧化銦作為較普遍的材料被用於液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知一種將這種呈 現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體(專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
作為使用氧化物半導體膜的薄膜電晶體，要求其工作速度快、製造製程較簡單並要求其具有充分的可靠性。
本發明的課題之一在於提高使用氧化物半導體膜的薄膜電晶體的工作特性及可靠性。
尤其是，最好用於驅動電路的薄膜電晶體的工作速度較快。
例如，當將薄膜電晶體的通道長度(L)形成得較短或將通道寬度W形成得較寬時可以實現工作速度的高速化。但是，當將通道長度形成得較短時，存在開關特性例如導通截止比變小的問題。另外，當將通道寬度W形成得較寬時，存在薄膜電晶體自身的電容負載上升的問題。
另外，本發明的目的之一在於提供一種半導體裝置，該半導體裝置具備即使通道長度較短也具有穩定的電特性的薄膜電晶體。
另外，當在絕緣表面上形成多個不同的電路時，例如，當將像素部和驅動電路形成在同一基板上時，用作像素部的薄膜電晶體要求具有優越的開關特性，例如要求其導通截止比較大，而用作驅動電路的薄膜電晶體要求工作 速度快。尤其是，顯示裝置的精細度越高顯示圖像的寫入時間越短，所以最好用於驅動電路的薄膜電晶體的工作速度快。
本發明的課題之一還在於降低使用氧化物半導體層的薄膜電晶體的電特性的不均勻。
本發明的一個方式是一種半導體裝置，該半導體裝置包括：同一基板上的驅動電路部以及顯示部(也稱為像素部)，其中，該驅動電路部和該顯示部包括：薄膜電晶體、第一佈線(也稱為端子或連接電極)、第二佈線(也稱為端子或連接電極)，並且，薄膜電晶體包括：由金屬構成的閘極電極、該閘極電極上的閘極絕緣膜、該閘極絕緣膜上的氧化物半導體層、該氧化物半導體層上的由金屬構成的源極電極(也稱為源極電極層)及汲極電極(也稱為汲極電極層)以及氧化物半導體層和源極電極及汲極電極上的保護絕緣層，並且，驅動電路部中的薄膜電晶體包括位於保護絕緣層上並與氧化物半導體層重疊的導電層，並且，顯示部中的薄膜電晶體電連接到像素電極(也稱為像素電極層)，並且，第一佈線由與閘極電極相同的材料形成，並且，第二佈線由與源極電極或汲極電極相同的材料形成，並且，所述驅動電路部的第一佈線和第二佈線藉由設置在閘極絕緣膜和保護絕緣層中的開口(接觸孔)電連接。
本發明的一個方式是一種半導體裝置，該半導體裝置包括：同一基板上的驅動電路部以及顯示部(也稱為像素 部)，其中，該驅動電路部和該顯示部包括：薄膜電晶體、第一佈線、第二佈線，並且，薄膜電晶體包括：由金屬構成的閘極電極、該閘極電極上的閘極絕緣膜、該閘極絕緣膜上的氧化物半導體層、該氧化物半導體層上的由金屬構成的源極電極及汲極電極以及氧化物半導體層和源極電極及汲極電極上的保護絕緣層，並且，驅動電路部中的薄膜電晶體包括位於保護絕緣層上並與氧化物半導體層重疊的導電層，並且，顯示部中的薄膜電晶體電連接到像素電極(也稱為像素電極層)，並且，第一佈線由與閘極電極相同的材料形成，並且，第二佈線由與源極電極或汲極電極相同的材料形成，並且，驅動電路部的第一佈線和第二佈線藉由形成在閘極絕緣膜中的開口電連接。
作為像素用薄膜電晶體及驅動電路用薄膜電晶體，使用底柵結構的反交錯型薄膜電晶體。像素用薄膜電晶體及驅動電路用薄膜電晶體是設置有與露出在源極電極層與汲極電極層之間的氧化物半導體層接觸的氧化物絕緣膜的通道蝕刻型薄膜電晶體。
驅動電路用薄膜電晶體採用將氧化物半導體層夾在閘極電極和導電層之間的結構。由此，可以降低薄膜電晶體的臨界值的不均勻，而可以提供具備其電特性穩定的薄膜電晶體的半導體裝置。可以將導電層設定為與閘極電極層相同的電位、浮動電位或如如GND電位、0V等固定電位。此外，藉由嚮導電層施加任意的電位，可以對薄膜電晶體的臨界值進行控制。
用來實現上述結構的本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在同一基板上的形成驅動電路部的第一區域和形成顯示部的第二區域中藉由第一微影步驟形成用作閘極電極的第一電極和由與第一電極相同的材料構成的第一佈線；在第一電極及第一佈線上形成用作閘極絕緣膜的第一絕緣膜；藉由第二微影步驟在第一絕緣膜上形成氧化物半導體層；進行用來對氧化物半導體層進行脫水化或脫氫化的熱處理；藉由第三微影步驟在氧化物半導體層上形成用作源極電極的第二電極和用作汲極電極的第三電極及由與源極電極或汲極電極相同的材料構成的第二佈線；在第二電極、第三電極及氧化物半導體層上形成用作保護絕緣層的第二絕緣膜；藉由第四微影步驟選擇性地去除重疊於第一佈線的第一絕緣膜及第二絕緣膜以形成第一開口，並且選擇性地去除重疊於第二佈線的第二絕緣膜以形成第二開口；在第二區域中，選擇性地去除位於重疊於第二電極或第三電極的部分中的第二絕緣膜以形成第三開口；藉由第五微影步驟，形成藉由第一開口及第二開口將第一佈線和第二佈線電連接的第一導電層；在第一區域中的隔著第二絕緣膜重疊於氧化物半導體層的部分中形成由與第一導電層相同的材料構成的第四電極；在第二區域中，形成由與第一導電層相同的材料構成的藉由第三開口電連接到薄膜電晶體的用作像素電極的第五電極。
藉由使用相同的微影步驟同時形成第一開口至第三開 口，並使用相同的步驟同時形成像素電極、第一導電層及第四電極，可以在不增加微影步驟的情況下實現上述結構。
藉由五回的微影步驟可以提供驅動電路部和顯示部形成在同一基板上的半導體裝置。
用來實現上述結構的本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在同一基板上的形成驅動電路部的第一區域和形成顯示部的第二區域中，藉由第一微影步驟形成用作閘極電極的第一電極以及由與第一電極相同的材料構成的第一佈線；在第一電極及第一佈線上形成用作閘極絕緣膜的第一絕緣膜；藉由第二微影步驟在第一絕緣膜上形成氧化物半導體層；進行用來對氧化物半導體層進行脫水化或脫氫化的熱處理；藉由第三微影步驟選擇性地去除第一佈線上的第一絕緣膜以形成第四開口；藉由第四微影步驟在氧化物半導體層上形成用作源極電極的第二電極、用作汲極電極的第三電極以及由與第二電極或第三電極相同的材料形成的第二佈線；在第二電極和第三電極及氧化物半導體層上形成用作保護絕緣層的第二絕緣膜；藉由第五微影步驟，選擇性地去除第二區域中的重疊於第二電極或第三電極的部分上的第二絕緣膜以形成第三開口；藉由第六微影步驟在第一區域的隔著第二絕緣膜重疊於氧化物半導體層的部分上形成第四電極；在第二區域中形成由與第四電極相同的材料構成的藉由第三開口電連接到薄膜電晶體的用作像素電極的第五電極。
只要是在形成第一絕緣膜之後，就也可以在利用第二微影步驟形成氧化物半導體層之前利用第三微影步驟形成第四開口。
雖然與之前的方式相比，由於增加了用來在形成氧化物半導體層之後在第一佈線上設置開口的微影步驟而總共藉由六回的微影步驟以在同一基板上形成驅動電路部和顯示部，但是由於用來連接第一佈線和第二佈線的開口的臺階僅為第一絕緣膜的厚度，所以可以以良好的覆蓋性對第一佈線和第二佈線進行牢固的連接，從而提高半導體裝置的可靠性。
另外，在上述微影步驟中，還可以使用由多色調掩罩形成的掩罩層來進行蝕刻步驟。該多色調掩罩是所透過的光成為多種強度的曝光掩罩。
使用多色調掩罩形成的掩罩層呈具有多種厚度的形狀，並且當對掩罩層進行蝕刻時可以進一步地改變其形狀，所以可以將其用於加工為不同圖案的多個蝕刻步驟。因此，利用一個多色調掩罩可以形成至少對應兩種以上的不同圖案的掩罩層。因此，可以減少曝光掩罩數，並且可以削減所對應的微影步驟，所以可以簡化步驟。
上述結構解決上述課題中的至少一個。
另外，作為本說明書中使用的氧化物半導體，形成由InMO3(ZnO)m(m>O)表示的薄膜，並製造將該薄膜用作半導體層的薄膜電晶體。另外，M表示從Ga、Fe、Ni、Mn和Co中選擇的一種金屬元素或多種金屬元素。例如， 作為M，除了有包含Ga的情況以外，還有包含Ga和Ni或Ga和Fe等包含Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，除了作為M而包含的金屬元素之外，有時還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物。在本說明書中，在具有由InMO3(ZnO)m(m>0)表示的結構的氧化物半導體層中，將具有作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將其薄膜稱為In-Ga-Zn-O類非單晶膜。
另外，作為用於氧化物半導體層的金屬氧化物，除了可以使用上述材料之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的金屬氧化物。另外，由上述金屬氧化物構成的氧化物半導體層還可以含有氧化矽。
當在氮或稀有氣體(氬、氦等)等惰性氣體氣圍下進行加熱處理時，氧化物半導體層藉由加熱處理變成氧缺乏型而被低電阻化，即被N型化(N-化等)，然後，藉由形成與氧化物半導體層接觸的氧化物絕緣膜並在成膜之後進行加熱處理，來使氧化物半導體層變成氧過剩狀態而被高電阻化，即被I型化。另外，也可以說成是進行使氧化物半導體層成為氧過剩狀態的固相氧化。由此，可以製造並提供具有電特性好且可靠性高的薄膜電晶體的半導體裝置。
在脫水化或脫氫化中，藉由在氮或稀有氣體(氬、氦等)等惰性氣體氣圍下以400℃或以上且低於基板的應變點的溫度，較佳的是以420℃或以上且570℃或以下的溫度進行加熱處理來減少氧化物半導體層所含有的水分等的雜質。此外，可以防止水(H2O)再浸入。
最好在H2O為20ppm或以下的氮氣圍下進行脫水化或脫氫化的熱處理。此外，也可以在H2O為20ppm或以下的超乾燥空氣中進行。
用於進行氧化物半導體層的脫水化或脫氫化的熱處理條件是：即使在將溫度升至450℃的條件下利用TDS對該進行了脫水化或脫氫化之後的氧化物半導體層進行測定，水的兩個峰值或者至少出現在300℃附近的一個峰值也不被檢測出。所以，即使在將溫度升至450℃的條件下利用TDS對使用進行了脫水化或脫氫化的氧化物半導體層的薄膜電晶體進行測定時，至少出現在300℃附近的水的峰值也不被檢測出。
並且，當對氧化物半導體層進行用於脫水化或脫氫化的加熱溫度T的降溫時，重要的是：藉由使用進行了脫水化或脫氫化的同一爐來不使氧化物半導體層接觸大氣，從而使水或氫不再混入到氧化物半導體層中。藉由進行脫水化或脫氫化，使氧化物半導體層的電阻降低，即在將其N型化(N-等)之後使其電阻增大而使其成為I型的氧化物半導體層。藉由使用該氧化物半導體層製造薄膜電晶體，可以使薄膜電晶體的臨界值電壓(Vth)為正，從而實現 所謂常關閉型的切換元件。作為半導體裝置(顯示裝置)，最好以薄膜電晶體的柵電壓為儘量近於0V的正的臨界值電壓的條件形成通道。注意，當薄膜電晶體的臨界值電壓為負時，容易成為所謂常開啟型，也就是說即使柵電壓為0V，在源極電極和汲極電極之間也有電流流過。在主動矩陣型的顯示裝置中，構成電路的薄膜電晶體的電特性十分重要，該電特性決定顯示裝置的性能。尤其是，在薄膜電晶體的電特性之中臨界值電壓很重要。即使在場效應遷移率高的情況下，當臨界值電壓值高或臨界值電壓值為負時，電路的控制比較困難。在薄膜電晶體的臨界值電壓的絕對值大的情況下，當驅動電壓低時TFT不能起到開關功能而有可能導致負載。在是n通道型的薄膜電晶體的情況下，最好是當對柵電壓施加正的電壓時初次形成通道並產生汲極電極電流的電晶體。不提高驅動電壓就不能形成通道的電晶體和即使在負的電壓狀態下也能形成通道並產生汲極電極電流的電晶體不適合用作用於電路的薄膜電晶體。
另外，可以將從加熱溫度T開始降溫的氣體氣圍轉換成與升溫到加熱溫度T的氣體氣圍不同的氣體氣圍。例如，使用與進行了脫水化或脫氫化的相同的爐而在不接觸大氣的情況下，使爐中充滿高純度的氧氣體或N2O氣體、超乾燥空氣(露點為-40℃或以下，最好為-60℃或以下)來進行冷卻。
在藉由進行脫水化或脫氫化的加熱處理使膜中所含有 的水分減少之後，在不含有水分的氣圍(露點為-40℃或以下，最好為-60℃或以下)下進行緩冷(或冷卻)。藉由使用該氧化物半導體膜，可以在提高薄膜電晶體的電特性的同時實現具有高的量產性和高的性能的薄膜電晶體。
在本說明書中，將在氮或稀有氣體(氬、氦等)等惰性氣體氣圍下的加熱處理稱為用於脫水化或脫氫化的加熱處理。在本說明書中，為了方便起見，不僅將藉由該加熱處理使H2脫離稱為脫氫化，而且將包括H、OH等的脫離也稱為脫水化或脫氫化。
當在氮或稀有氣體(氬、氦等)等惰性氣體氣圍下進行加熱處理時，氧化物半導體層藉由加熱處理變成氧缺乏型而被低電阻化，即被N型化(N-化等)。
另外，形成與汲極電極層重疊的氧缺乏型高電阻汲極區(也稱為HRD區域)。此外，還形成與源極電極層重疊的氧缺乏型高電阻源極區(也稱為HRS)。
明確而言，高電阻汲極區的載子濃度在1×1018/cm3或以上的範圍內，並且高電阻汲極區是載子濃度至少高於通道形成區的載子濃度(小於1×1018/cm3)的區域。另外，本說明書的載子濃度指的是在室溫下藉由霍爾效應測量而求出的載子濃度的值。
並且，藉由至少使經過脫水化或脫氫化的氧化物半導體層的一部分處於氧過剩狀態，來使其電阻增大，即被I型化，而形成通道形成區。另外，至於使經過脫水化或脫氫化的氧化物半導體層變為氧過剩狀態的處理，可以藉由 以下處理來實現：利用濺射法的氧化物絕緣膜的成膜，該氧化物絕緣膜接觸於經過脫水化或脫氫化的氧化物半導體層；形成氧化物絕緣膜之後的加熱處理；在含有氧的氣圍下的加熱處理；在惰性氣體氣圍下加熱之後在氧氣圍下的冷卻處理；使用超乾燥空氣(露點為-40℃或以下，最好為-60℃或以下)的冷卻處理；等等。
另外，為了將經過脫水化或脫氫化的氧化物半導體層的至少一部分(與閘極電極層重疊的部分)用作通道形成區，藉由選擇性地使其成為氧過剩狀態，可以使其電阻增大，即被I型化。將由Ti等的金屬電極構成的源極電極層及汲極電極層以與經過脫水化或脫氫化的氧化物半導體層接觸的方式形成在經過脫水化或脫氫化的氧化物半導體層上，並藉由使既不與源極電極層重疊又不與汲極電極層重疊的露出區域選擇性地處於氧過剩狀態來形成通道形成區。當使氧化物半導體層選擇性地處於氧過剩狀態時，形成有重疊於源極電極層的第一高電阻源極區及重疊於汲極電極層的第二高電阻汲極區，而第一高電阻源極區和第二高電阻汲極區之間的區域成為通道形成區。即，在源極電極層和汲極電極層之間以自對準的方式形成通道形成區。
由此，可以製作並提供具有電特性良好且可靠性高的薄膜電晶體的半導體裝置。
另外，藉由在與汲極電極層重疊的氧化物半導體層中形成高電阻汲極區，可以提高形成驅動電路時的可靠性。明確而言，藉由形成高電阻汲極區，可以形成如下結構： 從汲極電極層至高電阻汲極區、通道形成區，導電性能夠階梯性地變化。所以，當將汲極電極層連接到提供高電源電位VDD的佈線來使薄膜電晶體工作時，即使閘極電極層與汲極電極層之間被施加高電場，由於高電阻汲極區成為緩衝區而不被施加局部性的高電場，所以可以提高薄膜電晶體的耐壓性。
另外，藉由在與汲極電極層以及源極電極層重疊的氧化物半導體層中形成高電阻汲極區及高電阻源極區，可以降低形成驅動電路時的通道形成區中的洩漏電流。明確而言，藉由形成高電阻汲極區，在汲極電極層和源極電極層之間流過的電晶體的洩漏電流依次流過汲極電極層、汲極電極層一側的高電阻汲極區、通道形成區、源極電極層一側的高電阻源極區及源極電極層。此時在通道形成區中，可以將從汲極電極層一側的高電阻汲極區流向通道形成區的洩漏電流集中在當電晶體處於截止狀態時成為高電阻的閘極絕緣層與通道形成區的介面附近，而可以降低背通道部(遠離閘極電極層的通道形成區的表面的一部分)中的洩漏電流。
另外，雖然也要根據閘極電極層的寬度，但與源極電極層重疊的高電阻源極區和與汲極電極層重疊的高電阻汲極區隔著閘極絕緣層分別與閘極電極層的一部分重疊，由此能夠更有效地緩和汲極電極層的端部附近的電場強度。
此外，也可以在氧化物半導體層和源極電極及汲極電極之間形成氧化物導電層。作為氧化物導電層，最好採用 其成分中包含氧化鋅而不包含氧化銦的氧化物導電層。例如，可以使用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。氧化物導電層還用作低電阻汲極區(也稱為LRN(Low Resistance N-type conductivity)區、LRD(Low Resistance Drain)區)。明確地說，低電阻汲極區的載子濃度高於高電阻汲極區(HRD區)的載子濃度，例如最好其濃度在1×1020/cm3或以上且1×1021/cm3或以下的範圍內。藉由將氧化物導電層設置在氧化物半導體層和源極電極及汲極電極之間，可以降低電極-氧化物半導體層之間的接觸電阻，從而可以實現電晶體的高速工作，由此可以提高週邊電路(驅動電路)的頻率特性。
可以連續地形成用來形成氧化物導電層和源極電極及汲極電極的金屬層。
此外，上述第一佈線及第二佈線可以使用由與用作LRN或LRD的氧化物導電層相同的材料和金屬材料而構成的疊層佈線。藉由採用金屬和氧化物導電層的疊層，對下層佈線的重疊部分或開口等的臺階的覆蓋性得到改善，從而可以降低佈線電阻。此外，由於還能夠防止遷移等所引起的佈線的局部性的高電阻化及斷線，所以可以提供可靠性高的半導體裝置。
此外，當進行上述第一佈線和第二佈線的連接時，藉由以中間夾著氧化物導電層的方式進行連接，可以防止因連接部(接觸部)的金屬表面上形成絕緣氧化物而導致的接觸電阻的增大，從而可以提供可靠性高的半導體裝置。
另外，因為薄膜電晶體容易被靜電等損壞，所以最好將用於保護像素部的薄膜電晶體的保護電路與閘極線或源極電極線設置在同一基板上。保護電路最好由使用氧化物半導體層的非線形元件構成。
注意，為了方便起見而附加第一、第二等序數詞，但其並不表示步驟順序或疊層順序。此外，其在本說明書中不表示特定發明的事項的固有名稱。
藉由使用氧化物半導體層可以實現具備具有優越的電特性及優越的可靠性的薄膜電晶體的半導體裝置。
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入端子
22‧‧‧輸入端子
23‧‧‧輸入端子
24‧‧‧輸入端子
25‧‧‧輸入端子
26‧‧‧輸出端子
27‧‧‧輸出端子
28‧‧‧薄膜電晶體
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
100‧‧‧基板
101‧‧‧電極
102‧‧‧閘極絕緣層
103‧‧‧氧化物半導體層
107‧‧‧氧化物絕緣膜
108‧‧‧電容佈線
109‧‧‧平坦化絕緣層
110‧‧‧像素電極層
111‧‧‧導電層
116‧‧‧通道形成區
118‧‧‧接觸孔
119‧‧‧接觸孔
120‧‧‧連接電極
121‧‧‧端子
122‧‧‧端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧端子電極
129‧‧‧端子電極
130‧‧‧氧化物半導體膜
131‧‧‧氧化物半導體層
133‧‧‧氧化物半導體層
134‧‧‧氧化物半導體層
137‧‧‧抗蝕劑掩罩
138‧‧‧氧化物導電層
140‧‧‧氧化物導電膜
142‧‧‧氧化物導電層
143‧‧‧氧化物導電層
145‧‧‧佈線層
146‧‧‧電容
147‧‧‧電容
148‧‧‧電容
150‧‧‧端子
151‧‧‧端子
153‧‧‧連接電極
155‧‧‧導電膜
156‧‧‧電極
161‧‧‧閘極電極層
162‧‧‧導電層
163‧‧‧氧化物半導體層
166‧‧‧通道形成區
168‧‧‧氧化物半導體層
170‧‧‧薄膜電晶體
171‧‧‧薄膜電晶體
172‧‧‧薄膜電晶體
173‧‧‧薄膜電晶體
178‧‧‧保護絕緣層
180‧‧‧薄膜電晶體
181‧‧‧薄膜電晶體
182‧‧‧薄膜電晶體
183‧‧‧薄膜電晶體
188‧‧‧閘極絕緣層
190‧‧‧對置基板
191‧‧‧絕緣層
192‧‧‧液晶層
193‧‧‧絕緣層
194‧‧‧對置電極層
195‧‧‧著色層
202‧‧‧閘極絕緣層
203‧‧‧保護絕緣層
206‧‧‧共同電極層
210‧‧‧共同電位線
220‧‧‧薄膜電晶體
227‧‧‧像素電極層
402‧‧‧閘極絕緣層
600‧‧‧基板
601‧‧‧對置基板
602‧‧‧閘極佈線
603‧‧‧閘極佈線
604‧‧‧電容佈線
605‧‧‧電容佈線
606‧‧‧閘極絕緣膜
607‧‧‧電極層
609‧‧‧共同電位線
615‧‧‧電容電極
616‧‧‧佈線
618‧‧‧佈線
619‧‧‧佈線
620‧‧‧絕緣膜
622‧‧‧絕緣膜
623‧‧‧接觸孔
624‧‧‧像素電極層
625‧‧‧狹縫
626‧‧‧像素電極層
627‧‧‧接觸孔
628‧‧‧TFT
629‧‧‧TFT
630‧‧‧儲存電容部
631‧‧‧儲存電容部
633‧‧‧接觸孔
636‧‧‧彩色膜
637‧‧‧平坦化膜
640‧‧‧對置電極層
641‧‧‧狹縫
644‧‧‧突起
646‧‧‧對準膜
648‧‧‧對準膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
104a‧‧‧氧化物導電層
104b‧‧‧氧化物導電層
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
117a‧‧‧高電阻源極區
117b‧‧‧高電阻汲極區
135a‧‧‧抗蝕劑掩罩
136a‧‧‧抗蝕劑掩罩
164a‧‧‧氧化物導電層
164b‧‧‧氧化物導電層
165a‧‧‧源極電極層
165b‧‧‧汲極電極層
167a‧‧‧高電阻源極區
167b‧‧‧高電阻汲極區
177a‧‧‧氧化物絕緣層
177b‧‧‧氧化物絕緣層
187a‧‧‧閘極絕緣層
187b‧‧‧閘極絕緣層
196a‧‧‧偏光板
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
2700‧‧‧電子書閱讀器
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4035‧‧‧間隔物
4040‧‧‧導電層
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧信號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧開關電路部
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
9201‧‧‧顯示部
9202‧‧‧顯示鈕
9203‧‧‧操作開關
9205‧‧‧調節部
9206‧‧‧拍攝裝置部
9207‧‧‧揚聲器
9208‧‧‧麥克風
9301‧‧‧上部框體
9302‧‧‧下部框體
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧定位裝置
9307‧‧‧顯示部
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧框體
9903‧‧‧顯示部
在附圖中：圖1是說明半導體裝置的圖；圖2A至2C是說明半導體裝置的製造方法的圖；圖3A至3C是說明半導體裝置的製造方法的圖；圖4A至4C是說明半導體裝置的製造方法的圖；圖5是說明半導體裝置的圖；圖6A至6D是說明半導體裝置的製造方法的圖；圖7A和7B是說明半導體裝置的製造方法的圖；圖8A至8D是說明半導體裝置的製造方法的圖；圖9A和9B是說明半導體裝置的製造方法的圖；圖10是說明半導體裝置的圖；圖11A至11D是說明半導體裝置的圖；圖12A和12B是說明半導體裝置的方塊圖的圖； 圖13A和13B是說明信號線驅動電路的結構的圖；圖14A至14D是說明移位暫存器的結構的電路圖；圖15A和15B是說明移位暫存器的結構的電路圖及說明移位暫存器的工作的時序圖；圖16A至16C是說明半導體裝置的圖；圖17是說明半導體裝置的圖；圖18是示出電子書閱讀器的一例的外觀圖；圖19A和19B是示出電視裝置及數位相框的實例的外觀圖；圖20A和20B是示出遊戲機的實例的外觀圖；圖21A和21B是示出可攜式電腦及手機的一例的外觀圖；圖22是說明半導體裝置的圖；圖23是說明半導體裝置的圖；圖24是說明半導體裝置的圖；圖25是說明半導體裝置的圖；圖26是說明半導體裝置的圖；圖27是說明半導體裝置的圖；圖28是說明半導體裝置的圖；圖29是說明半導體裝置的圖；圖30是說明半導體裝置的圖；圖31是說明半導體裝置的圖；圖32是說明半導體裝置的圖；圖33是說明半導體裝置的圖； 圖34是說明半導體裝置的圖；圖35是說明半導體裝置的圖；圖36A和36B是說明半導體裝置的圖；圖37是說明半導體裝置的製造製程的圖；圖38是說明半導體裝置的圖；圖39是對水的生成及脫離機構的算術結果進行說明的圖；圖40是對能量圖的算術結果進行說明的圖。
參照附圖對實施例進行詳細說明。但是，本發明的實施例並不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以不脫離本發明的宗旨及其範圍地變換為各種各樣的形式。因此，不應該被解釋為僅限定在以下實施例所記載的內容中。注意，在以下說明的結構中，在不同的附圖之間共同使用同一附圖標記來表示同一部分或具有同一功能的部分，而省略其重複說明。
實施例1
參照圖1至圖5對具有薄膜電晶體的半導體裝置的製造製程進行說明。
圖1示出作為本發明的一個方式的半導體裝置的液晶顯示裝置。在圖1所示的液晶顯示裝置中，基板100和對 置基板190夾著液晶層192對置，其中基板100上設置有包括薄膜電晶體170及電容147的像素部、包括薄膜電晶體180的驅動電路部、像素電極層110以及用作對準膜的絕緣層191，並且對置基板190上設置有用作對準膜的絕緣層193，對置電極層194以及用作濾色片的著色層195。此外，在基板100和對置基板190的分別與液晶層192相反的一側上設置有偏光板(具有偏振器的層，也簡單地稱為偏振器)196a、196b，並且在閘極佈線的端子部中設置有第一端子121、連接電極120及連接用的端子電極128，並且在源極電極佈線的端子部中設置有第二端子122及連接用的端子電極129。
在驅動電路部中，在薄膜電晶體180中在閘極電極層及半導體層的上方設置有導電層111，並且汲極電極層165b電連接到由與閘極電極層相同的步驟形成的導電層162。此外，在像素部中，薄膜電晶體170的汲極電極層與像素電極層110電連接。
以下，參照圖2A至2C至圖5以及圖11A至11D對製造方法進行具體說明。圖5是液晶顯示裝置的像素部的平面圖，圖1至圖4相當於沿著圖5中的線A1-A2、B1-B2的截面圖。
在具有絕緣表面的基板100的整個表面上形成導電層之後，藉由第一微影步驟形成抗蝕劑掩罩，藉由蝕刻去除不需要的部分以形成佈線及電極(閘極電極層101、閘極電極層161、導電層162、電容佈線108(也稱作電容佈線 層)及第一端子121)。如圖2A所示，當以在佈線及電極的端部形成錐形形狀的方式進行蝕刻時，被層疊的膜的覆蓋性得到提高，所以是較佳的。注意，閘極電極層101、閘極電極層161分別包括在閘極佈線中。
雖然對可用於具有絕緣表面的基板100的基板沒有很大的限制，但是其至少需要具有能夠承受後面的加熱處理程度的耐熱性。可以使用玻璃基板作為具有絕緣表面的基板100。
另外，當後面的加熱處理的溫度較高時，可以使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。另外，藉由使玻璃基板相比硼酸而含有更多的氧化鋇(BaO)，可以獲得更實用的耐熱玻璃。因此，最好使用相比B2O3包含更多的BaO的玻璃基板。
另外，也可以使用如陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板代替上述玻璃基板。此外，還可以使用結晶化玻璃等。因為在本實施例中示出的液晶顯示裝置為透過型，所以作為基板100使用具有透光性的基板，但是，當採用反射型時，也可以使用非透光性的金屬基板等的基板用作基板100。
也可以將成為基底膜的絕緣膜設置在基板100與閘極電極層101、閘極電極層161、導電層162、電容佈線108及第一端子121之間。基底膜具有防止雜質元素從基板 100擴散的作用，可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的其中之一種或多種膜的疊層結構形成。
閘極電極層101、閘極電極層161、導電層162、電容佈線108及第一端子121可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些材料為主要成分的合金材料的單層或疊層來形成。
例如，作為閘極電極層101、閘極電極層161、導電層162、電容佈線108及第一端子121的雙層的疊層結構，最好採用：在鋁層上層疊鉬層的雙層結構；在銅層上層疊鉬層的雙層結構；在銅層上層疊氮化鈦層或氮化鉭層的雙層結構；層疊氮化鈦層和鉬層的雙層結構。作為三層的疊層結構，最好採用鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層。
接著，在閘極電極層101、閘極電極層161、導電層162、電容佈線108及第一端子121上形成閘極絕緣層102(參照圖2A)。
藉由利用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層，可以形成閘極絕緣層102。例如，作為成膜氣體使用SiH4、氧及氮並藉由電漿CVD法來形成氧氮化矽層，即可。將閘極絕緣層402的厚度設定為100nm或以上且500nm或以下。當採用疊層時，例如採用50nm或以上且200nm或以下的第一閘極絕緣層和第一閘極絕緣層上的 5nm或以上且300nm或以下的第二閘極絕緣層的疊層。
在本實施例中，利用電漿CVD法形成厚度為200nm或以下的氮化矽層作為閘極絕緣層102。
接著，在閘極絕緣層102上形成厚度為2nm或以上且200nm或以下的氧化物半導體膜130(參照圖2B)。
另外，最好在使用濺射法形成氧化物半導體膜之前，進行引入氬氣體來產生電漿的反濺射，以去除附著到閘極絕緣層102表面上的塵屑。反濺射是指使用RF電源在氬氣圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氣圍。此外，也可以在對氬氣圍添加氧、N2O等的氣圍下進行。另外，也可以在對氬氣圍中加入Cl2、CF4等的氣圍下進行。
為了即使在形成氧化物半導體膜130之後進行用於脫水化或脫氫化的加熱處理也使氧化物半導體膜處於非晶狀態，最好將氧化物半導體膜430的厚度設定得薄，即50nm或以下。藉由將氧化物半導體膜的厚度設定得薄，即使在形成氧化物半導體層之後進行加熱處理也可以抑制晶化。
氧化物半導體膜130使用In-Ga-Zn-O類非單晶膜、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、In-Ga-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。在本實施例中，使用In-Ga-Zn-O類氧化物 半導體靶材並藉由濺射法來形成氧化物半導體膜130。另外，可以在稀有氣體(典型是氬)氣圍下、在氧氣圍下或者在稀有氣體(典型是氬)及氧氣圍下藉由濺射法來形成氧化物半導體膜130。另外，當使用濺射法時，最好使用含有2wt%或以上且10wt%或以下的SiO2的靶材來進行成膜，而使氧化物半導體膜430含有阻礙晶化的SiOx(X>0)，以抑制在後面的步驟中進行用於脫水化或脫氫化的加熱處理時被晶化。
在此，使用包含In、Ga及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1[mol%]，In：Ga：Zn=1：1：0.5[at%])並以如下條件下進行成膜，該條件是：基板和靶材之間的距離是100mm；壓力是0.2Pa；直流(DC)電流是0.5kW；在氬及氧(氬：氧=30sccm：20sccm氧流量比率40%)氣圍下。另外，當使用脈衝直流(DC)電源時，可以減少塵屑且膜厚度分佈也均勻，所以是較佳的。將In-Ga-Zn-O類非單晶膜的厚度設定為5nm至200nm。在本實施例中，使用In-Ga-Zn-O類氧化物半導體靶材並藉由濺射法來形成20nm的In-Ga-Zn-O類非單晶膜作為氧化物半導體膜。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同 材料的膜，又可以在同一處理室中使多種材料同時放電而進行成膜。
此外，有利用如下濺射法的濺射裝置，該濺射法是：在處理室內具備磁體機構的磁控管濺射法；以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還有：在膜形成期間使靶材物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法；以及在膜形成期間對基板也施加電壓的偏壓濺射法。
接著，在氧化物半導體膜130上藉由進行第二微影步驟來形成抗蝕劑掩罩137並利用蝕刻去除氧化物半導體膜130及閘極絕緣層102的不需要的部分，並在閘極絕緣層102中形成到達第一端子121的接觸孔119及到達導電層162的接觸孔118(參照圖2C)。
像這樣，藉由在氧化物半導體膜130層疊在閘極絕緣層102的整個面上的狀態下進行在閘極絕緣層102中形成接觸孔的步驟，閘極絕緣層102的表面不直接與抗蝕劑掩罩接觸，從而可以防止對閘極絕緣層102的表面的污染(雜質等的附著等)。由此，可以使閘極絕緣層102和氧化物半導體膜130之間的介面狀態良好，從而提高可靠性。
還可以在閘極絕緣層上直接形成抗蝕劑圖案然後形成接觸孔的開口。在這種情況下，最好在剝離抗蝕劑之後進行熱處理來進行閘極絕緣膜表面的脫水化、脫氫化、脫羥 基化處理。例如，可以在惰性氣體氣圍(氮或氦、氖、氬等)下或氧氣圍下進行加熱處理(以400℃或以上且低於基板的應變點的溫度)，來去除閘極絕緣層內含有的氫及水等的雜質。
接著，去除抗蝕劑掩罩137，並使用藉由第三微影步驟而形成的抗蝕劑掩罩135a、135b對氧化物半導體膜130進行蝕刻，來形成島狀氧化物半導體層131、132(參照圖3A)。另外，用來形成島狀氧化物半導體層的抗蝕劑掩罩135a、135b可以使用噴墨法來形成。當藉由噴墨法形成抗蝕劑掩罩時不使用光掩罩，因此可以縮減製造成本。
接著，對氧化物半導體層131、132進行脫水化或脫氫化，來形成經過脫水化或脫氫化的氧化物半導體層133、134(參照圖3B)。將進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃或以上且低於基板的應變點，最好設定為425℃或以上。注意，當採用425℃或以上的溫度時加熱處理時間是1小時以下即可，但是當採用低於425℃的溫度時加熱處理時間長於1小時。在此，將基板放入到加熱處理裝置之一的電爐中，在氮氣圍下對氧化物半導體層進行加熱處理，然後不使其接觸於大氣而防止水或氫再次混入到氧化物半導體層，而形成氧化物半導體層。在本實施例中，在氮氣圍下使用同一爐將氧化物半導體層的溫度從進行氧化物半導體層的脫水化或脫氫化所需的加熱溫度T緩冷到水無法再次混入的溫度，明確而 言，在氮氣圍下將氧化物半導體層的溫度降低到比加熱溫度T低100℃或以上的溫度。另外，不侷限於氮氣圍，而在氦、氖、氬等稀有氣體氣圍下進行脫水化或脫氫化。
藉由以400℃至700℃的溫度對氧化物半導體層進行熱處理，可以對氧化物半導體層進行脫水化、脫氫化，從而可以防止水(H2O)再浸入氧化物半導體層。
作為氧化物半導體膜中的水的脫離機構的一個例子，對以下反應途徑進行了解析(在氧化物半導體膜中，水及作為OH或H的反應)。另外，氧化物半導體膜使用In-Ga-Zn-O類非晶膜。
此外，利用密度泛函法(DFT)算術算術模型處於基態時的最佳分子結構。以勢能、電子間靜電能、電子的動能、包括所有的複雜的電子間的互相作用的交換相關能的總和表示DFT的總能量。在DFT中，由於使用以電子密度表示的單電子勢的泛函(函數的函數之意)來近似表示交換相關作用，所以算術速度快且精度高。在此，利用作為混合泛函的B3LYP來規定關於交換相關能的各參數的權重。此外，作為基函數，銦原子、鎵原子和鋅原子使用LanL2DZ(Ne核的有效核勢加上分裂價層(split valence)基組的基函數)，除此之外的原子使用6-311(對各原子價軌道使用三個收縮函數的三重分裂價層(triple split valence)基組的基函數)。根據上述基函數，例如在氫原子的情況下考慮1s至3s的軌道，而在氧原子的情況下考慮1s至4s、2p至4p的軌道。再者，作為極化基組 (polarization basis sets)，對氫原子加上p函數，對氧原子加上d函數，以提高算術精度。
此外，作為量子化學算術程式，使用Gaussian03。使用高性能電腦(由SGI所製造，Altix4700)來進行算術。
可以認為包含在氧化物半導體膜中的-OH藉由進行脫水化或脫氫化的加熱處理互相發生反應而生成H2O。這裏，對如圖39所示那樣的水的生成.脫離機構進行解析。另外，在圖39中，由於Zn為2價，當M1M2的兩者或其中一方為Zn時，去除一個與Zn接合的M‘-O鍵。
圖39中的M表示金屬原子，In.Ga.Zn這三種適合。在初始狀態1中，-OH以與M1和M2交聯的方式形成配位元鍵。在躍遷狀態2中，-OH中的H轉位到另一個-OH。在中間狀態3中，所生成的H2O分子與金屬原子形成配位元鍵。在終結狀態4中，H2O分子脫離而離開無限遠。
由於(M1-M2)的組合一共有6種，即：1.In-In、2.Ga-Ga、3.Zn-Zn、4.In-Ga、5.In-Zn、6.Ga-Zn，所以對所有組合進行了算術。另外，在本算術中，為了算術的簡略化，採用使用H替換M‘的算術模型的集群算術(cluster computing)。
在算術中，求出對應於圖39的反應途徑的能量圖。作為(M1-M2)的共6種組合的代表而在圖40中示出1.In-In的算術結果。
由圖40可知水的生成所需要的活化能為1.16eV。由於生成的水分子的脫離，與中間狀態3相比終結狀態 41.58eV左右不穩定。
另外，若反過來將圖40看成是從右到左的反應，則可以將其看成是水進入到氧化物半導體膜內的反應。此時，配位元到金屬的水被水解而形成兩個OH鍵的反應所需要的活化能為0.47eV。
同樣，對其他的(M1-M2)組合的反應途徑進行解析。表1示出1至6的水生成反應的活化能(Ea[eV])。
由表1可知：在1.In-In和4.In-Ga中，容易發生水的生成反應。而在3.Zn-Zn中不容易發生水的生成反應。由此，可以推測當使用Zn原子時不容易發生水的生成反應。
另外，加熱處理裝置不侷限於電爐，例如還可以使用GRTA(Gas Rapid Thermal Anneal，即氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，即燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。此外，LRTA裝置除了燈以外還可以具備由從電阻發熱體等的發熱體的熱傳導或熱輻射來加熱 被處理物的設備。GRTA是指使用高溫氣體進行加熱處理的方法。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的如氬等的稀有氣體或氮。可以利用RTA法以600℃至700℃進行幾分鐘的加熱處理。
另外，在第一加熱處理中，最好氮或氦、氖、氬等的稀有氣體不包含水、氫等。尤其是，以400℃至700℃的氧化物半導體層的脫水化、脫氫化的加熱處理，最好在H20為20ppm或以下的氮氣圍下進行。另外，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)或以上，最好設定為7N(99.99999%)或以上(即，將雜質濃度設定為1ppm或以下，最好設定為0.1ppm或以下)。
另外，根據第一加熱處理的條件或氧化物半導體層的材料，也有時進行晶化，而形成微晶或多晶。例如，有時形成晶化率為90%或以上或80%或以上的微晶氧化物半導體層。此外，根據第一加熱處理的條件或氧化物半導體層的材料，有時形成不含有結晶成分的非晶氧化物半導體。
另外，也可以對加工成島狀氧化物半導體層131、132之前的氧化物半導體膜130進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後從加熱裝置拿出基板，以進行微影步驟。
作為氧化物半導體層的脫水化、脫氫化的熱處理，可以在以下任一步驟之後進行：形成氧化物半導體層之後；在氧化物半導體層上層疊了源極電極及汲極電極之後；或 者在源極電極及汲極電極上形成鈍化膜之後。
另外，還可以在進行了氧化物半導體膜130的脫水化或脫氫化處理之後，進行如圖2C所示的在閘極絕緣層102中形成接觸孔118、119的步驟。
另外，這裏的氧化物半導體膜的蝕刻不限定於濕蝕刻，而還可以使用乾蝕刻。
作為乾蝕刻所使用蝕刻氣體，最好使用含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應性離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法等。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望的加工形狀。
作為用於濕蝕刻的蝕刻液，可以使用：將磷酸、醋酸以及硝酸混合的溶液等。此外，還可以使用ITO07N(由日本關東化學公司製造)。
藉由清洗去除濕蝕刻後的蝕刻液以及被蝕刻掉的材 料。也可以提純包括該被去除了的材料的蝕刻液的廢液，來再使用所含的材料。藉由從該蝕刻後的廢液回收包含在氧化物半導體層中的銦等的材料並將它再使用，可以高效地使用資源並實現低成本化。
另外，根據材料適當地調節蝕刻條件(蝕刻液、蝕刻時間以及溫度等)，以便可以蝕刻為所希望的加工形狀。
接著，在氧化物半導體層133、134上利用濺射法或真空蒸鍍法形成由金屬材料構成的金屬導電膜。
作為金屬導電膜的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，金屬導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁層上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。另外，也可以使用：組合鋁與選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、Sc(鈧)中的一個或多個元素的合金膜或氮化膜。
當在形成金屬導電膜之後進行加熱處理時，最好金屬導電膜具有能夠耐受該加熱處理的耐熱性。
接著，進行第四微影步驟以形成抗蝕劑掩罩136a、136b、136c、136d、136e、136f，並藉由對金屬導電膜的蝕刻去除不需要的部分而形成源極電極層105a、汲極電極層105b、源極電極層165a、汲極電極層165b、連接電 極120以及第二端子122(參照圖3C)。
另外，當進行金屬導電膜的蝕刻時，以氧化物半導體層133、134不被去除的方式適當地調節各種材料及蝕刻條件。
在本實施例中，將Ti膜用作金屬導電膜，將In-Ga-Zn-O類氧化物用作氧化物半導體層133、134，並且將過氧化氫銨水(銨、水、過氧化氫水的混合液)用作蝕刻劑。
在該第四微影步驟中，將與源極電極層105a、165a、汲極電極層105b、165b相同材料的連接電極120和第二端子122分別形成於端子部。另外，第二端子122與源極電極佈線(包括源極電極層105a、165a的源極電極佈線)電連接。另外，連接電極120在接觸孔119中接觸於第一端子121地形成並與其電連接。
另外，還可以使用噴墨法形成用來形成源極電極層及汲極電極層的抗蝕劑掩罩136a、136b、136c、136d、136e、136f。當藉由噴墨法形成抗蝕劑掩罩時不使用光掩罩，因此可以縮減製造成本。
接著，去除抗蝕劑掩罩136a、136b、136c、136d、136e、136f，並形成接觸於氧化物半導體層133、134的成為保護絕緣膜的氧化物絕緣膜107。
此時，在氧化物半導體層133、134中形成接觸於氧化物絕緣膜的區域，該區域中的隔著閘極絕緣層重疊於閘極電極層且重疊於氧化物絕緣膜107的區域成為通道形成 區。
將氧化物絕緣膜107的厚度至少設定為1nm或以上，並且可以適當地使用濺射法等的防止水、氫等的雜質混入到氧化物絕緣膜107的方法來形成氧化物絕緣膜107。當氫包含於氧化物絕緣膜107中時，引起氫進入氧化物半導體層或在氧化物半導層中取出氧，藉以使氧化物半導體層之背通道具有較低的電阻(以具有n-型導電性)並形成寄生通道。所以，最好採用不使用氫之形成方法，以形成儘可能包含較少氫之氧化物絕緣膜107。
在本實施例中，使用濺射法形成300nm厚的氧化矽膜作為氧化物絕緣膜107。將形成膜時的基板溫度設定為室溫或以上且300℃或以下即可，在本實施例中將該基板溫度設定為室溫。可以在稀有氣體(典型為氬)氣圍下或氧氣圍下藉由濺射法形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以使用矽靶材在氧氣圍下藉由濺射法形成氧化矽。在第一加熱處理中，接觸於被低電阻化的氧化物半導體層地形成的氧化物絕緣膜使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氮氧化矽膜、氧化鎵膜、氧化鋁膜或者氧氮化鋁膜等。
接著，在惰性氣體氣圍下或氮氣體氣圍下進行第二加熱處理(較佳的是200℃或以上且400℃或以下，例如250℃或以上且350℃或以下)(參照圖4A)。例如，在氮氣圍下進行250℃且1小時的第二加熱處理。當進行第 二加熱處理時，重疊於氧化物絕緣膜107的氧化物半導體層133、134的一部分在接觸於氧化物絕緣膜107的狀態下被加熱。
藉由上述步驟，對成膜後的氧化物半導體層進行用於脫水化或脫氫化的加熱處理而使其電阻降低之後，選擇性地使氧化物半導體層的一部分成為氧過剩狀態。
其結果，在氧化物半導體層133中，與閘極電極層161重疊的通道形成區166成為I型，重疊於源極電極層165a的高電阻源極區167a和重疊於汲極電極層165b的高電阻汲極區167b以自對準的方式形成，並形成有氧化物半導體層163。同樣地，在氧化物半導體層134中，重疊於閘極電極層101的通道形成區116成為I型，重疊於源極電極層105a的高電阻源極區117a和重疊於汲極電極層105b的高電阻汲極區117b以自對準的方式形成，並形成有氧化物半導體層103。
另外，藉由在與汲極電極層105b、165b(及源極電極層105a、165a)重疊的氧化物半導體層103、163中形成高電阻汲極區117b、167b(或高電阻源極區117a、167a)，可以提高形成驅動電路時的可靠性。明確而言，藉由形成高電阻汲極區117b、167b，可以形成如下結構：從汲極電極層105b、165b至高電阻汲極區117b、167b、通道形成區116、166，導電性能夠階梯性地變化。所以，當將汲極電極層105b、165b連接到提供高電源電位VDD的佈線來使薄膜電晶體工作時，即使閘極電 極層101、161與汲極電極層105b、165b之間被施加高電場，由於高電阻汲極區成為緩衝區而不被施加局部性的高電場，所以可以提高電晶體的耐壓性。
另外，藉由在與汲極電極層105b、165b(以及源極電極層105a、165a)重疊的氧化物半導體層中形成高電阻汲極區117b、167b(或高電阻區117a、167a)，可以降低形成驅動電路時的通道形成區116、166中的洩漏電流。
在本實施例中，在利用濺射法形成氧化矽膜作為氧化物絕緣膜107之後，進行250℃至350℃的熱處理，以使氧從源極區和汲極區之間的氧化物半導體層的露出部分(通道形成區)向氧化物半導體層中含浸並擴散到氧化物半導體層中。藉由使用濺射法形成氧化矽膜，可以使該氧化矽膜中含有過剩的氧，並藉由熱處理使氧含浸並擴散到氧化物半導體層中。藉由使氧含浸並擴散到氧化物半導體層中，可以實現通道形成區的高電阻化(i型化)。由此，可以獲得常關閉狀態的薄膜電晶體。
根據上述步驟，可以在同一基板上，在驅動電路中形成薄膜電晶體180並在像素部中形成薄膜電晶體170。薄膜電晶體170、180是包括高電阻源極區、高電阻汲極區及包括通道形成區的氧化物半導體層的底柵型薄膜電晶體。所以，薄膜電晶體170、180具有以下結構：即使其被施加高電場，由於高電阻汲極區或高電阻源極區成為緩衝區而不被施加局部性的高電場，所以電晶體的耐壓性得 到提高。
藉由在同一基板上形成驅動電路部和像素部，可以縮短連接驅動電路和外部信號的連接佈線，所以可以實現半導體裝置的小型化和低成本化。
還可以在氧化物絕緣膜107上形成保護絕緣膜。例如，使用RF濺射法形成氮化矽膜。由於RF濺射法的量產性高，所以作為保護絕緣層的成膜方法是較佳的。保護絕緣層使用不包含水分、氫離子或OH-等的雜質並防止上述雜質從外部侵入的無機絕緣膜，例如使用氮化矽膜、氮化鋁膜、氮氧化矽膜或氧氮化鋁膜等。
接著，進行第五微影步驟以形成抗蝕劑掩罩，並藉由對氧化物絕緣層107的蝕刻，形成到達汲極電極層105b的接觸孔125，並去除抗蝕劑掩罩(參照圖4B)。另外，根據該蝕刻形成到達第二端子的122的接觸孔127以及到達連接電極120的接觸孔126。另外，還可以使用噴墨法形成用於形成接觸孔的抗蝕劑掩罩。當藉由噴墨法形成抗蝕劑掩罩時不使用光掩罩，因此可以縮減製造成本。
接著，形成具有透光性的導電膜。使用濺射法或真空蒸鍍法等形成氧化銦(In2O3)或氧化銦氧化錫合金(In2O3-SnO2，簡稱為ITO)等作為具有透光性的導電膜的材料。作為具有透光性的導電膜的其他材料，可以使用含有氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜、含有氮的Zn-O類非單晶膜、含有氮的Sn-Zn-O類非單晶膜。另外，Al-Zn-O-N類非單晶膜的鋅的組成比(原 子百分比)是47原子%以下，該鋅的組成比大於非單晶膜中的鋁的組成比(原子百分比)，並且非單晶膜中的鋁的組成比(原子百分比)大於非單晶膜中的氮的組成比(原子百分比)。上述材料的蝕刻處理使用鹽酸類的溶液進行。但是，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
另外，以具有透光性的導電膜的組成比的單位為原子百分比，並且藉由使用電子探針顯微分析儀(EPMA：Electron Probe X-ray MicroAnalyzer)的分析進行評價。
接著，進行第六微影步驟，形成抗蝕劑掩罩，藉由蝕刻去除具有透光性的導電膜的不需要的部分來形成像素電極層110、導電層111以及端子電極128、129，然後去除抗蝕劑掩罩。圖4C示出此時的截面圖。另外，圖5相當於該步驟的平面圖。
另外，在該第六蝕刻步驟中，以電容部中的閘極絕緣層102及氧化物絕緣膜107為電介質並使用電容佈線108和像素電極層110形成儲存電容。
也可以將作為以閘極絕緣層102為電介質並使用電容佈線和電容電極(也稱為電容電極層)形成的儲存電容的電容147形成在同一基板上。此外，也可以不設置電容佈線，而隔著保護絕緣膜及閘極絕緣層重疊像素電極與相鄰的像素的閘極佈線來形成儲存電容。
形成在端子部的端子電極128、129成為用於連接 FPC的電極或者佈線。隔著連接電極120形成在第一端子121上的端子電極128成為用作閘極佈線的輸入端子的連接用端子電極。形成在第二端子122上的端子電極129是用作源極電極佈線的輸入端子的連接用端子電極。
另外，圖11A及圖11B分別示出該步驟的閘極佈線端子部的截面圖及俯視圖。圖11A相當於沿著圖11B中的C1-C2線的截面圖。在圖11A中，形成在氧化物絕緣膜107上的導電膜155是用作輸入端子的連接用端子電極。另外，在圖11A中，在端子部中，由與閘極佈線相同的材料形成的第一端子151和由與源極電極佈線相同的材料形成的連接電極153隔著閘極絕緣層重疊而直接接觸地被導通。另外，連接電極153和導電膜155藉由設置在氧化物絕緣膜107中的接觸孔直接接觸地被導通。
另外，圖11C及圖11D分別示出該步驟的閘極佈線端子部的截面圖和俯視圖。另外，圖11C相當於沿著圖11D中的D1-D2線的截面圖。在圖11C中，形成在氧化物絕緣膜107上的導電膜155是用作輸入端子的連接用端子電極。另外，在圖11C中，在端子部中，由與閘極佈線相同的材料形成的電極156在與源極電極佈線電連接的第二端子150的下方隔著閘極絕緣層102與其重疊。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成用於對雜波的措施的電容或用於對靜電的措施的電容。此外，第二端子150隔著氧化物絕緣膜107與 導電膜155電連接。
根據像素密度設置多個閘極佈線、源極電極佈線及電容佈線。此外，在端子部中，排列地配置多個電位與閘極佈線相同的第一端子、多個電位與源極電極佈線相同的第二端子以及多個電位與電容佈線相同的第三端子等。各端子的數量可以是任意的，實施者可以適當地決定各端子的數量。
由此，藉由6回的微影步驟，可以使用6個光掩罩完成具有薄膜電晶體180的驅動電路部、具有薄膜電晶體170的像素部、具有儲存電容的電容147及外部提取端子部。藉由將薄膜電晶體和儲存電容對應於每個像素配置為矩陣狀來構成像素部，可以將其用作用來製造主動矩陣型顯示裝置的一方的基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層來固定主動矩陣基板和對置基板。另外，將與設置在對置基板的對置電極電連接的共同電極設置在主動矩陣基板上，並且在端子部設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位例如GND、0V等的端子。
在氧化物絕緣膜107、導電層111、像素電極層110上形成用作對準膜的絕緣層191。
在對置基板190上形成著色層195、對置電極層194以及用作對準膜的絕緣層193。使用密封材料(未圖示) 以隔著調節液晶顯示裝置的單元間隙的間隔物並夾著液晶層192的方式貼合基板100和對置基板190。可以在減壓下進行上述貼合步驟。
作為密封材料，通常最好使用可見光固化樹酯、紫外線固化樹酯或者熱固化樹酯。典型地，可以使用丙烯酸樹脂、環氧樹脂或氨基樹脂等。另外，還可以含有光(典型的是紫外線)聚合引發劑、熱固化劑、填充物、耦合劑。
液晶層192是藉由將液晶材料封入到空隙中而形成的。作為液晶層192，既可以在貼合基板100和對置基板190之前使用利用滴落的分配器法(滴落法)來形成，也可以在將基板100與對置基板190貼合之後利用毛細現象來植入液晶的植入法來形成。對於液晶材料沒有特殊的限定，而可以使用各種材料。另外，當液晶材料使用呈現藍相的材料時不需要對準膜。
藉由在基板100的外側設置偏光板196a並在對置基板190的外側設置偏光板196b，可以製造本實施例中的透過性的液晶顯示裝置(參照圖1)。
另外，雖然沒有圖示，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件及防止反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏光板及相位差板的圓偏振。此外，也可以使用背光燈或側光燈等作為光源。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由 在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調變，該光學調變被觀察者識別為顯示圖案。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身的響應慢，所以有產生餘象或動態圖像的模糊的問題。有一種所謂的被稱為黑插入的驅動技術，在該驅動技術中為了改善液晶顯示裝置的動態圖像特性，而每隔一幀地進行整個畫面的黑顯示。
此外，還有所謂的被稱為倍速驅動的驅動技術，其中藉由將垂直同步頻率設定為通常的1.5倍或2倍以上來改善動態圖像特性。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，作為背光燈使用多個LED(發光二極體)光源或多個EL光源等來構成面光源，並使構成面光源的各光源獨立地以脈衝方式在一個幀期間內進行驅動。作為面光源，可以使用三種以上的LED或白色發光的LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調變的切換時序使LED的發光時序同步。因為在該驅動技術中可以部分地關斷LED，所以尤其是在進行一個畫面中的黑色顯示區所占的比率高的圖像顯示的情況下，可以得到耗電量減少的效果。
藉由組合這些驅動技術，與現有的液晶顯示裝置相比，可以進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
藉由利用使用氧化物半導體的薄膜電晶體來形成，可以降低製造成本。尤其是，藉由根據上述方法接觸於氧化物半導體層地形成氧化絕緣膜，可以製造並提供具有穩定的電特性的薄膜電晶體。所以，可以提供具有電特性良好且可靠性高的薄膜電晶體的半導體裝置。
因為通道形成區的半導體層為高電阻區域，所以薄膜電晶體的電特性穩定，而可以防止截止電流的增加等。因此，可以製造具有電特性良好且可靠性高的薄膜電晶體的半導體裝置。
另外，由於薄膜電晶體容易因靜電等而被損壞，所以最好將保護電路設置在與像素部或驅動電路相同的基板上。最好採用使用氧化物半導體層的非線性元件構成保護電路。例如，將保護電路設置在像素部和掃描線輸入端子及信號線輸入端子之間。在本實施例中，設置多個保護電路，以便在掃描線、信號線及電容匯流排因靜電等而被施加浪湧電壓時像素電晶體等不被損壞。因此，保護電路採用當其被施加浪湧電壓時向共同佈線釋放電荷的結構。另外，保護電路由並聯配置在掃描線和共同佈線之間的非線性元件構成。非線性元件由二極體等的二端子元件或電晶體等的三端子元件構成。例如，非線性元件也可以使用與像素部的薄膜電晶體170相同的步驟形成，例如藉由電晶體的連接閘極端子和汲極電極端子，可以使非線性元件具有與二極體同樣的特性。
本實施例可以與其他實施例所記載的結構適當地組合 而實施。
實施例2
在本實施例中，使用圖6A至6D及圖7A和7B示出在實施例1中在氧化物半導體層與源極電極層或汲極電極層之間設置氧化物導電層作為源極區及汲極區的例子。因此，由於本實施例的其他部分可以與實施例1同樣地實施，所以省略對與實施例1相同的部分或具有同樣作用的部分及步驟的重複說明。另外，由於圖6A至6D及圖7A和7B與圖1至圖5除了步驟的一部分相異之外其他都相同，所以使用相同的符號表示相同的部分並省略對相同部分的詳細說明。
首先，根據實施例1進行到實施例1中的圖3B為止的步驟。圖6A與圖3B相同。
在經過脫水化或脫氫化的氧化物半導體層133、134上形成氧化物導電膜140，並在氧化物導電膜140上層疊由金屬導電材料構成的金屬導電膜。
作為氧化物導電膜140的成膜方法，可以使用濺射法、真空蒸鍍法(電子束蒸鍍法等)、電弧放電離子電鍍法或噴塗法。作為氧化物導電膜140的材料，最好在成分中含有氧化鋅而不含有氧化銦的材料。作為這種氧化物導電膜140，可以適當地使用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。作為其厚度，可以在50nm以上且300nm以下的範圍內適當地進行選擇。另外，當使用濺射 法時，最好使用含有2wt%以上且10wt%以下的SiO2的靶材進行成膜，以使氧化物導電膜含有阻礙晶化的SiOx(X>0)，以便抑制在後面的步驟中進行用於脫水化或脫氫化的加熱處理時被晶化。
接著，進行第四微影步驟，形成抗蝕劑掩罩136a、136b、136c、136d、136e、136f，並根據蝕刻去除金屬導電膜的不需要的部分以形成源極電極層105a、汲極電極層105b、源極電極層165a、汲極電極層165b、連接電極120及第二端子122(參照圖6B)。
當進行金屬導電膜的蝕刻時，以氧化物導電膜140及氧化物半導體層133、134不被去除的方式適當地調節各種材料及蝕刻條件。
接著，去除抗蝕劑掩罩136a、136b、136c、136d、136e、136f，並以源極電極層105a、汲極電極層105b、源極電極層165a、汲極電極層165b為掩罩對氧化物導電膜140進行蝕刻以形成氧化物導電層164a、164b、氧化物導電層104a、104b(參照圖6C)。作為以氧化鋅為成分的氧化物導電膜140，例如可以使用如抗蝕劑剝離液那樣的鹼性溶液容易地進行蝕刻。此外，在同步驟中在端子部中也形成氧化物導電層138、139。
利用氧化物半導體層和氧化物導電膜的蝕刻速度差，進行分割用來形成通道形成區的氧化物導電膜的蝕刻處理。利用氧化物導電膜的蝕刻速度比氧化物半導體層的蝕刻速度快這一點，對氧化物半導體層上的氧化物導電膜進 行選擇性地蝕刻。
因此，最好利用灰化步驟去除抗蝕劑掩罩136a、136b、136c、136d、136e、136f。當進行使用剝離液的蝕刻時，以氧化物導電膜140及氧化物半導體層133、134不被過剩地蝕刻的方式適當地調節蝕刻條件(蝕刻劑的種類、濃度、蝕刻時間)。
藉由如本實施例所示那樣，在將氧化物半導體層蝕刻為島狀之後層疊氧化物導電膜和金屬導電膜，並使用同一掩罩蝕刻包括源極電極層及汲極電極層的佈線圖案，可以使氧化物導電膜殘留在金屬導電膜的佈線圖案之下。
在閘極佈線(導電層162)和源極電極佈線(汲極電極層165b)的接觸部分中，藉由在源極電極佈線的下層形成氧化物導電層164b，氧化物導電層164b成為緩衝層，並且氧化物導電層164b與金屬不形成形成絕緣性氧化物，所以是較佳的。
形成接觸於氧化物半導體層133、134的成為保護絕緣膜的氧化物絕緣膜107。在本實施例中，使用濺射法形成300nm厚的氧化矽膜作為氧化物絕緣膜107。
接著，在惰性氣體氣圍下或氮氣體氣圍下進行第二加熱處理(最好的是200℃或以上且400℃或以下，例如250℃或以上且350℃或以下)。例如，在氮氣圍下進行250℃且1小時的第二加熱處理。當進行第二加熱處理時，重疊於氧化物絕緣膜107的氧化物半導體層133、134的一部分在接觸於氧化物絕緣膜107的狀態下被加 熱。
藉由上述步驟，對成膜後的氧化物半導體層進行用於脫水化或脫氫化的加熱處理而使其電阻降低之後，選擇性地使氧化物半導體層的一部分處於氧過剩狀態。
其結果，在氧化物半導體層133中，與閘極電極層161重疊的通道形成區166成為I型，重疊於源極電極層165a及氧化物導電層164a的高電阻源極區167a和重疊於汲極電極層165b及氧化物導電層164b的高電阻汲極區167b以自對準的方式形成，並形成有氧化物半導體層163。同樣地，在氧化物半導體層134中，通道形成區116成為I型，重疊於源極電極層105a及氧化物導電層104a的高電阻源極區117a和重疊於汲極電極層105b及氧化物導電層104b的高電阻汲極區117b以自對準的方式形成，並形成有氧化物半導體層103。
設置在氧化物半導體層163、103和由金屬材料構成的汲極電極層105b、汲極電極層165b之間的氧化物導電層104b、164b也發揮作為低電阻汲極區(LRN(低電阻N型導電型：Low Resistanse N-type conductivity)區(也稱為LRD(低電阻汲極電極：Low Resistance Drain)區))的功能。同樣地，設置在氧化物半導體層163、103和由金屬材料構成的源極電極層105a、源極電極層165a之間的氧化物導電層104a、164a也發揮作為低電阻源極區(LRN(低電阻N型導電型：Low Resistanse N-type conductivity)區(也稱為LRD(低電阻源極電極： Low Resistance Source)區))的功能。藉由採用氧化物半導體層、低電阻汲極區、由金屬材料構成的汲極電極層的結構，可以進一步提高電晶體的耐壓。明確而言，最好低電阻汲極區的載子濃度大於高電阻汲極區(HRD區)，例如在1×1020/cm3以上且1×1021/cm3以下的範圍內。
根據上述步驟，可以在同一基板上，在驅動電路中形成薄膜電晶體181並在像素部中形成薄膜電晶體171。薄膜電晶體171、181是包括高電阻源極區、高電阻汲極區及包括通道形成區的氧化物半導體層的底柵型薄膜電晶體。所以，薄膜電晶體171、181具有以下結構：即使其被施加高電場，由於高電阻汲極區或高電阻源極區成為緩衝區而不被施加局部性的高電場，所以電晶體的耐壓性得到提高。
另外，在電容部中形成有電容146，該電容146由電容佈線108、閘極絕緣層102、由與氧化物導電層104b相同步驟形成的氧化物導電層、由與汲極電極層105b相同步驟形成的金屬導電層以及氧化物絕緣膜107的疊層構成。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
接著，在氧化物絕緣膜107上形成平坦化絕緣層 109。另外，在本實施例中，僅在像素部中形成平坦化絕緣層109。作為平坦化絕緣層109，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成平坦化絕緣層109。
對平坦化絕緣層109的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗佈機等。在本實施例中，使用感光性的感光性丙烯酸樹脂形成平坦化絕緣層109。
接著，進行第五微影步驟，形成抗蝕劑掩罩，藉由對平坦化絕緣層109及氧化物絕緣膜107進行蝕刻來形成到達汲極電極層105b的接觸孔125，然後去除抗蝕劑掩罩(參照圖6D)。另外，還藉由該蝕刻形成到達第二端子122的接觸孔127及到達連接電極120的接觸孔126。
接著，形成具有透光性的導電膜，並進行第六微影步驟來形成抗蝕劑掩罩，利用蝕刻去除不需要的部分以形成像素電極層110、導電層111、端子電極128、129，然後去除抗蝕劑掩罩(參照圖7A)。
與實施例1同樣地，以夾著液晶層192的方式貼合基板100和對置基板190來製造本實施例的液晶顯示裝置 (參照圖7B)。
作為源極區及汲極區，藉由將氧化物導電層設置在氧化物半導體層與源極電極層及汲極電極層之間，可以實現源極區及汲極區的低電阻化，從而可以使電晶體高速工作。藉由將氧化物導電層用作源極區及汲極區，可以有效地提高週邊電路(驅動電路)的頻率特性。這是由於以下緣故：與金屬電極(Ti等)和氧化物半導體層的接觸相比，金屬電極(Ti等)和氧化物導電層的接觸可以降低接觸電阻。
另外，用於液晶面板中的佈線材料的一部分的鉬(Mo)(例如，Mo/Al/Mo)存在與氧化物半導體層的接觸電阻較大的問題。這是由於以下緣故：與Ti相比Mo不容易氧化所以其從氧化物半導體層中奪取氧的能力較弱，而導致Mo和氧化物半導體層的接觸介面不容易n型化。但是，即使在這種情況下，藉由使氧化物半導體層和源極電極層及汲極電極層之間夾著氧化物導電層，可以降低接觸電阻，從而可以提高週邊電路(驅動電路)的頻率特性。
由於薄膜電晶體的通道長度由氧化物導電層的蝕刻決定，所以可以將通道長度形成得較短。例如，可以將通道長度L形成得較短，0.1μm或以上且2μm或以下，來可以使工作速度高速化。
實施例3
在本實施例中，使用圖8A至8D及圖9A和9B示出在實施例1或實施例2中在氧化物半導體層與源極電極層或汲極電極層之間設置氧化物導電層作為源極區及汲極區的其他的例子。因此，由於本實施例的其他部分可以與實施例1或實施例2同樣地實施，所以省略對與實施例1或實施例2相同的部分或具有同樣作用的部分及步驟的重複說明。另外，由於圖8A至8D及圖9A和9B與圖1至圖7A和7B除了步驟的一部分相異之外其他都相同，所以使用相同的符號表示相同的部分並省略對相同部分的詳細說明。
首先，根據實施例1在基板100上形成金屬導電膜，然後使用藉由第一微影步驟形成的抗蝕劑掩罩對金屬導電膜進行蝕刻，來形成第一端子121、閘極電極層161、導電層162、閘極電極層101及電容佈線108。
接著，在第一端子121、閘極電極層161、導電層162、閘極電極層101及電容佈線108上形成閘極絕緣層102，並層疊氧化物半導體膜和氧化物導電膜。可以在不暴露於大氣的條件下連續地形成閘極絕緣層、氧化物半導體膜及氧化物導電膜。
利用第二微影步驟在氧化物導電膜上形成抗蝕劑掩罩。使用抗蝕劑掩罩對閘極絕緣層、氧化物半導體膜及氧化物導電膜進行蝕刻，來形成到達第一端子121的接觸孔119以及到達導電層162的接觸孔118。
利用第二微影步驟去除抗蝕劑掩罩，接著利用第三微 影步驟在氧化物導電膜上形成抗蝕劑掩罩。利用藉由第三微影步驟而形成的抗蝕劑掩罩形成島狀的氧化物半導體層及氧化物導電層。
如此，在將氧化物半導體膜及氧化物導電膜層疊在整個閘極絕緣層的表面的狀態下進行在閘極絕緣層中形成接觸孔的步驟時，由於閘極絕緣層的表面不直接接觸抗蝕劑掩罩，所以可以防止閘極絕緣層表面被污染(雜質等的附著等)。因此，可以使閘極絕緣層與氧化物半導體膜、氧化物導電膜之間的介面狀態為良好，從而提高可靠性。
接著，在氧化物半導體層及氧化物導電層互相層疊的狀態下進行脫水化、脫氫化的熱處理。藉由以400℃至700℃的溫度進行熱處理，可以進行氧化物半導體層的脫水化、脫氫化，而可以防止此後的水(H2O)的再次侵入。
根據該熱處理，只要氧化物導電層不含有氧化矽之類的阻礙晶化的物質就可以使氧化物導電層晶化。氧化物導電層的結晶相對於基底面以柱狀生長。其結果，當為了形成源極電極層及汲極電極層而對氧化物導電層的上層的金屬電導電膜進行蝕刻時，可以防止形成根切(undercut)。
另外，藉由氧化物半導體層的脫水化、脫氫化的熱處理，可以提高氧化物導電層的導電性。另外，還可以僅對氧化物導電層進行比氧化物半導體層的熱處理更低溫的熱處理。
另外，作為氧化物半導體層及氧化物導電層的第一加熱處理，也可以對加工為島狀的氧化物半導體層及氧化物導電層之前的氧化物半導體膜及氧化物導電膜進行。在這種情況下，在第一加熱處理之後從加熱裝置取出基板，然後進行微影步驟。
藉由上述步驟可以得到氧化物半導體層133、134、氧化物導電層142、143(參照圖8A)。氧化物半導體層133及氧化物導電層142、氧化物半導體層134及氧化物導電層143分別為使用相同掩罩形成的島狀疊層。
接著，進行第四微影步驟，形成抗蝕劑掩罩136a、136b、136c、136d、136e、136f，並根據蝕刻去除金屬導電膜的不需要的部分以形成源極電極層105a、汲極電極層105b、源極電極層165a、汲極電極層165b、連接電極120及第二端子122(參照圖8B)。
當進行金屬導電膜的蝕刻時，以氧化物導電層142、143及氧化物半導體層133、134不被去除的方式適當地調節各種材料及蝕刻條件。
接著，去除抗蝕劑掩罩136a、136b、136c、136d、136e、136f，並以源極電極層105a、汲極電極層105b、源極電極層165a、汲極電極層165b為掩罩對氧化物導電層142、143進行蝕刻以形成氧化物導電層164a、164b、氧化物導電層104a、104b(參照圖8C)。作為以氧化鋅為成分的氧化物導電層142、143，例如可以使用如抗蝕劑剝離液那樣的鹼性溶液容易地進行蝕刻。
因此，最好利用灰化步驟去除抗蝕劑掩罩136a、136b、136c、136d、136e、136f。當進行使用剝離液的蝕刻時，以氧化物導電層142、143及氧化物半導體層133、134不被過剩地蝕刻的方式適當地調節各種材料及蝕刻條件。
形成接觸於氧化物半導體層133、134的成為保護絕緣膜的氧化物絕緣膜107。在本實施例中，使用濺射法形成300nm厚的氧化矽膜作為氧化物絕緣膜107。
接著，在惰性氣體氣圍下或氮氣體氣圍下進行第二加熱處理(最好是200℃或以上且400℃或以下，例如250℃或以上且350℃或以下)。例如，在氮氣圍下進行250℃且1小時的第二加熱處理。當進行第二加熱處理時，重疊於氧化物絕緣膜107的氧化物半導體層133、134的一部分在接觸於氧化物絕緣膜107的狀態下被加熱。
藉由上述步驟，對成膜後的氧化物半導體層進行用於脫水化或脫氫化的加熱處理而使其電阻降低之後，選擇性地使氧化物半導體層的一部分處於氧過剩狀態。
其結果，在氧化物半導體層133中，與閘極電極層161重疊的通道形成區166成為I型，重疊於源極電極層165a及氧化物導電層164a的高電阻源極區167a和重疊於汲極電極層165b及氧化物導電層164b的高電阻汲極區167b以自對準的方式形成，並形成有氧化物半導體層163。同樣地，在氧化物半導體層134中，重疊於閘極電極層101的通道形成區116成為I型，重疊於源極電極層 105a及氧化物導電層104a的高電阻源極區117a和重疊於汲極電極層105b及氧化物導電層104b的高電阻汲極區117b以自對準的方式形成，並形成有氧化物半導體層103。
設置在氧化物半導體層163、103和由金屬材料構成的汲極電極層105b、汲極電極層165b之間的氧化物導電層104b、164b也發揮作為低電阻汲極區(LRN區、也稱為LRD區)的功能。同樣地，設置在氧化物半導體層163、103和由金屬材料構成的源極電極層105a、源極電極層165a之間的氧化物導電層104a、164a也發揮作為低電阻源極區(LRN區、也稱為LRD區)的功能。藉由採用氧化物半導體層、低電阻汲極區、由金屬材料構成的汲極電極層的結構，可以進一步提高電晶體的耐壓。明確而言，最好低電阻汲極區的載子濃度大於高電阻汲極區(HRD區)，例如在1×1020/cm3或以上且1×1021/cm3或以下的範圍內。
根據上述步驟，可以在同一基板上，在驅動電路中形成薄膜電晶體182並在像素部中形成薄膜電晶體172。薄膜電晶體172、182是包括高電阻源極區、高電阻汲極區及包括通道形成區的氧化物半導體層的底柵型薄膜電晶體。所以，薄膜電晶體172、182具有以下結構：即使其被施加高電場，由於高電阻汲極區或高電阻源極區成為緩衝區而不被施加局部性的高電場，所以電晶體的耐壓性得到提高。
接著，進行第五微影步驟，形成抗蝕劑掩罩，藉由對氧化物絕緣膜107進行蝕刻來形成到達汲極電極層105b的接觸孔125，然後去除抗蝕劑掩罩(參照圖8D)。另外，還藉由該蝕刻形成到達第二端子122的接觸孔127及到達連接電極120的接觸孔126。
接著，形成具有透光性的導電膜，並進行第六微影步驟來形成抗蝕劑掩罩，利用蝕刻去除不需要的部分以形成像素電極層110、導電層111、端子電極128、129，然後去除抗蝕劑掩罩(參照圖9A)。
與實施例1同樣地，以夾著液晶層192的方式貼合基板100和對置基板190來製造本實施例的液晶顯示裝置(參照圖9B)。
作為源極區及汲極區，藉由將氧化物導電層設置在氧化物半導體層與源極電極層及汲極電極層之間，可以實現源極區及汲極區的低電阻化，從而可以使電晶體高速工作。將氧化物導電層用作源極區及汲極區可以有效地提高週邊電路(驅動電路)的頻率特性。這是由於以下緣故：與金屬電極(Ti等)和氧化物半導體層的接觸相比，金屬電極(Ti等)和氧化物導電層的接觸可以降低接觸電阻。
藉由使氧化物半導體層和源極電極層及汲極電極層之間夾著氧化物導電層，可以降低接觸電阻，從而可以提高週邊電路(驅動電路)的頻率特性。
由於薄膜電晶體的通道長度由氧化物導電層的蝕刻決定，所以可以將通道長度形成得較短。例如，可以將通道 長度形成得較短，0.1μm或以上且2μm或以下，來可以使工作速度高速化。
實施例4
在此示出以下例子：在第一基板和第二基板之間密封有液晶層的液晶顯示裝置中，將用來與設置在第二基板的對置電極電連接的共同連接部形成在第一基板上。另外，在第一基板上形成有用作切換元件的薄膜電晶體，藉由共同地進行共同連接部的製造製程與和像素部的切換元件的製造製程，可以在不使製程複雜化的情況下形成共同連接部和像素部的切換元件。
共同連接部配置在與用來黏合第一基板和第二基板的密封材料重疊的位置，並藉由包含在密封材料中的導電粒子與對置電極電連接。或者，將共同連接部設置在不與密封材料重疊的部分(但是，該部分不包括像素部)，並以與共同連接部重疊的方式將包含導電粒子的膏劑與密封材料另行設置，而使共同連接部與對置電極電連接。
圖36A示出將薄膜電晶體和共同連接部製造在同一基板上的半導體裝置的截面結構圖。
在圖36A中，與像素電極層227電連接的薄膜電晶體220是設置在像素部的通道蝕刻型薄膜電晶體，並且在本實施例中，該薄膜電晶體採用與實施例1的薄膜電晶體170相同的結構。
此外，圖36B是示出共同連接部的俯視圖的一個例子 的圖。並且沿附圖中的虛線C3-C4的共同連接部的截面圖相當於圖36A。另外，在圖36B中，使用與圖36A同一附圖標記說明與圖36A相同的部分。
共同電位線210設置在閘極絕緣層202上並利用與薄膜電晶體220的源極電極層及汲極電極層相同的材料及步驟製造。
此外，共同電位線210被保護絕緣層203覆蓋，並且保護絕緣層203在與共同電位線210重疊的位置中具有多個開口部。該開口部使用與連接薄膜電晶體220的汲極電極層和像素電極層227的接觸孔相同的步驟製造。
注意，在此由於其面積尺寸大不相同，所以分別將其稱為像素部中的接觸孔和共同連接部的開口部。另外，在圖36A中，像素部和共同連接部使用不同的縮尺來圖示，例如共同連接部的虛線C3-C4的長度為500μm左右，而薄膜電晶體的寬度小於50μm，雖然實際上面積尺寸是其10倍以上，但是為了容易理解，在圖36A中分別改變像素部和共同連接部的縮尺而進行圖示。
另外，共同電極層206設置在保護絕緣層203上，並使用與像素部的像素電極層227相同的材料及步驟而製造。
如此，與像素部的切換元件的製造製程共同地進行共同連接部的製造製程。最好採用使用金屬佈線作為共同電位線以降低佈線電阻的結構。
並且，使用密封材料對設置有像素部和共同連接部的 第一基板和具有對置電極的第二基板進行固定。
當使密封材料包含導電粒子時，以使密封材料與共同連接部重疊的方式對一對基板進行位置對準。例如，在小型的液晶面板中，在像素部的對角等上與密封材料重疊地配置兩個共同連接部。另外，在大型的液晶面板中，與密封材料重疊地配置四個以上的共同連接部。
另外，共同電極層206是與包含在密封材料中的導電粒子接觸的電極，並與第二基板的對置電極電連接。
當使用液晶植入法時，在使用密封材料將一對基板固定之後，將液晶植入到一對基板之間。另外，當使用液晶滴落法時，在第二基板或第一基板上塗畫密封材料，在滴落液晶之後，在減壓下對一對基板進行貼合。
另外，在本實施例中，雖然示出與對置電極電連接的共同連接部的例子，但是不侷限於此，還可以將其用作與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例5
在本實施例中，圖10示出薄膜電晶體的製造製程的一部分與實施例1不同的例子。因為圖10的製程除了其一部分之外與圖1至圖5的製程相同，所以使用相同的附圖標記表示相同的部分而省略相同的部分的詳細說明。
首先，根據實施例1，在基板上形成閘極電極層、閘極絕緣層及氧化物半導體膜130，並藉由第二微影步驟將氧化物半導體膜130加工為島狀的氧化物半導體層131、132。
接著，進行氧化物半導體層131、132的脫水化或脫氫化。將進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃或以上且低於基板的應變點，最好設定為425℃或以上。注意，當溫度為425℃或以上時，加熱處理時間為1小時以下即可，而當溫度低於425℃時，加熱處理時間為長於1小時。在此，將基板放入加熱處理裝置中之一種的電爐中，並在氮氣圍下對氧化物半導體層進行加熱處理，然後不使其接觸於大氣而防止水或氫再次混入到氧化物半導體層，來獲得氧化物半導體層。然後，在相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(ultra dry air)(露點為-40℃或以下，最好為-60℃或以下)來進行冷卻。最好不使氧氣體或N2O氣體包含水、氫等。或者，最好將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為6N(99.9999%)或以上，更佳的是將其設定為7N(99.99999%)或以上(也就是說，將氧氣體或N2O氣體中的雜質濃度設定為1ppm或以下，最好設定為0.1ppm或以下)。
另外，加熱處理裝置不侷限於電爐，例如還可以使用GRTA(Gas Rapid Thermal Anneal，即氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，即燈快速熱 退火)裝置等的RTA(Rapid Thermal Anneal)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。此外，LRTA裝置除了燈以外還可以具備由從電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的設備。GRTA是指使用高溫氣體進行加熱處理的方法。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的如氬等的稀有氣體或氮。可以利用RTA法以600℃至750℃進行幾分鐘的加熱處理。
此外，也可以在進行脫水化或脫氫化的第一加熱處理之後，在氧氣體或N2O氣體氣圍下以200℃或以上且400℃或以下，最好以200℃或以上且300℃或以下的溫度進行加熱處理。
此外，也可以對加工為島狀氧化物半導體層之前的氧化物半導體膜130進行氧化物半導體層131、132的第一加熱處理。在此情況下，在第一加熱處理之後從加熱裝置取出基板並進行微影步驟。
藉由上述步驟使氧化物半導體膜的整體處於氧過剩狀態，來進行高電阻化，即I型化。由此，可以得到整體都被I型化的氧化物半導體層168、118。
接著，利用第三微影步驟在氧化物半導體層168、118上形成抗蝕劑掩罩，並進行選擇性地蝕刻以形成源極電極層及汲極電極層，並利用濺射法形成氧化物絕緣膜107。
接著，為了減少薄膜電晶體的電特性的不均勻，也可以在惰性氣圍下或氮氣體氣圍下進行加熱處理(最好以150℃或以上且低於350℃)。例如，在氮氣圍下以250℃進行1小時的加熱處理。
利用第四微影步驟形成抗蝕劑掩罩，並藉由選擇性地蝕刻在閘極絕緣層及氧化物絕緣膜中形成到達第一端子121、導電層162、汲極電極層105b及第二端子122的接觸孔。在形成具有透光性的導電膜之後，利用第五微影步驟形成抗蝕劑掩罩，並進行選擇性地蝕刻以形成像素電極層110、端子電極128、端子電極129及佈線層145。
在本實施例中，示出不隔著連接電極120直接連接第一端子121和端子電極128的例子。另外，汲極電極層165b和導電層162藉由佈線層145連接。
另外，在電容部中形成有電容148，該電容148由電容佈線108、閘極絕緣層102、由與源極電極層及汲極電極層相同步驟形成的金屬導電層、氧化物絕緣膜107及像素電極層110的疊層構成。
根據上述步驟，可以在同一基板上，在驅動電路中形成薄膜電晶體183並在像素部中形成薄膜電晶體173。
與實施例1同樣地，以夾著液晶層192的方式貼合基板100和對置基板190來製造本實施例的液晶顯示裝置(參照圖10)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例6
在本實施例中，下面說明在同一基板上至少製造驅動電路的一部分和配置在像素部的薄膜電晶體的例子。
根據實施例1至5形成配置在像素部的薄膜電晶體。此外，因為實施例1至5所示的薄膜電晶體是n通道型TFT，所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖12A示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板5300上包括：像素部5301；第一掃描線驅動電路5302；第二掃描線驅動電路5303；信號線驅動電路5304。在像素部5301中配置有從信號線驅動電路5304延伸的多個信號線以及從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的多個掃描線。此外，在掃描線與信號線的交叉區中將分別具有顯示元件的像素設置為矩陣形狀。另外，顯示裝置的基板5300藉由FPC(撓性印刷電路)等連接部連接於時序控制電路5305(也稱為控制器、控制IC)。
在圖12A中，在與像素部5301相同的基板5300上形成第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304。由此，設置在外部的驅動電路等的構件的數量減少，所以可以實現成本的降低。另外，可以減少當在基板5300的外部設置驅動電路而使佈 線延伸時的連接部的連接數量，因此可以提高可靠性或良率。
另外，作為一個例子，時序控制電路5305向第一掃描線驅動電路5302供應第一掃描線驅動電路啟動信號(GSP1)、掃描線驅動電路時鐘信號(GCLK1)。此外，作為一個例子，時序控制電路5305向第二掃描線驅動電路5303供應第二掃描線驅動電路啟動信號(GSP2)(也稱為起始脈衝)、掃描線驅動電路時鐘信號(GCLK2)。時序控制電路5305向信號線驅動電路5304供應信號線驅動電路啟動信號(SSP)、信號線驅動電路時鐘信號(SCLK)、視頻信號資料(DATA)(也簡單地稱為視頻信號)及鎖存信號(LAT)。另外，各時鐘信號可以是錯開其週期的多個時鐘信號或者與使時鐘信號反轉的信號(CKB)一起供給的信號。另外，可以省略第一掃描線驅動電路5302和第二掃描線驅動電路5303中的一方。
圖12B示出在與像素部5301相同的基板5300上形成驅動頻率低的電路(例如，第一掃描線驅動電路5302、第二掃描線驅動電路5303)，在與像素部5301不同的基板上形成信號線驅動電路5304的結構。藉由採用該結構，可以使用其場效應遷移率比使用單晶半導體的電晶體小的薄膜電晶體構成形成在基板5300上的驅動電路。從而，可以實現顯示裝置的大型化、成本的降低或良率的提高等。
另外，實施例1至5所示的薄膜電晶體是n通道型TFT。圖13A和圖13B示出由n通道型TFT構成的信號線驅動電路的結構、工作的一個例子而說明。
信號線驅動電路具有移位暫存器5601及開關電路部5602。開關電路部5602具有多個電路，即開關電路5602_1至5602_N(N是自然數)。開關電路5602_1至5602_N分別具有多個電晶體，即薄膜電晶體5603_1至5603_k(k是自然數)。對薄膜電晶體5603_1至5603_k是n通道型TFT的例子進行說明。
以開關電路5602_1為例子說明信號線驅動電路的連接關係。薄膜電晶體5603_1至5603_k的第一端子分別連接到佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接到信號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接到佈線5604_1。
移位暫存器5601具有對佈線5605_1至5605_N依次輸出H電平(也稱為H信號、高電源電位水平)的信號，並依次選擇開關電路5602_1至5602_N的功能。
開關電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態(第一端子和第二端子之間的導通)的功能，即將佈線5604_1至5604_k的電位供應還是不供應到信號線S1至Sk的功能。像這樣，開關電路5602_1具有作為選擇器的功能。另外，薄膜電晶體5603_1至5603_k分別具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態的功能，即將佈線5604_1至 5604_k的電位供應到信號線S1至Sk的功能。像這樣，薄膜電晶體5603_1至5603_k分別具有作為開關的功能。
另外，對佈線5604_1至5604_k分別輸入視頻信號用資料(DATA)。在很多情況下，視頻信號資料(DATA)是根據圖像資訊或視頻信號的模擬信號。
接著，參照圖13B的時序圖說明圖13A的信號線驅動電路的工作。圖13B示出信號Sout_1至Sout_N及信號Vdata_1至Vdata_k的一個例子。信號Sout_1至Sout_N分別是移位暫存器5601的輸出信號的一個例子，並且信號Vdata_1至Vdata_k分別是輸入到佈線5604_1至5604_k的信號的一個例子。另外，信號線驅動電路的一個工作期間對應於顯示裝置中的一個閘極選擇期間。作為一個例子，一個閘極選擇期間被分割為期間T1至期間TN。期間T1至期間TN分別是用來對屬於被選擇的行的像素寫入視頻信號資料(DATA)的期間。
在本實施例所示的附圖中，有時為了明瞭地示出，誇大表示各結構的信號波形的畸變。因此，不侷限於所示的尺寸。
在期間T1至期間TN中，移位暫存器5601將H電平的信號依次輸出到佈線5605_1至5605_N。例如，在期間T1中，移位暫存器5601將高電平的信號輸出到佈線5605_1。然後，薄膜電晶體5603_1至5603_k導通，所以佈線5604_1至5604_k與信號線S1至Sk處於導通狀態。此時，對佈線5604_1至5604_k輸入Data(S1)至Data (Sk)。Data(S1)至Data(Sk)分別藉由薄膜電晶體5603_1至5603_k寫入到屬於被選擇的行的像素中的第一列至第k列的像素。藉由上述步驟，在期間T1至TN中，對屬於被選擇的行的像素的每k列按順序寫入視頻信號資料(DATA)。
如上所述，藉由對每多個列的像素寫入視頻信號用資料(DATA)，可以減少視頻信號資料(DATA)的數量或佈線的數量。因此，可以減少與外部電路的連接數量。此外，藉由對每多個列的像素寫入視頻信號，可以延長寫入時間，因此可以防止視頻信號的寫入不足。
另外，作為移位暫存器5601及開關電路部5602，可以使用由實施例1至5所示的薄膜電晶體構成的電路。此時，移位暫存器5601所具有的所有電晶體的極性可以只由n通道型構成。
參照圖14A至14D及圖15A和15B說明用於掃描線驅動電路及/或信號線驅動電路的一部分的移位暫存器的一個方式。
掃描線驅動電路具有移位暫存器。此外，有時也可以具有電平移動器、緩衝器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大並供應到對應的掃描線。掃描線連接到一行的像素的電晶體的閘極電極。而且，由於需要將一行的像素的電晶體同時導通，因此使用能夠使大電流流過的緩衝器。
移位暫存器具有第一脈衝輸出電路10_1至第N脈衝輸出電路10_N(N是3以上的自然數)(參照圖14A)。對圖14A所示的移位暫存器的第一脈衝輸出電路10_1至第N脈衝輸出電路10_N從第一佈線11供應第一時鐘信號CK1，從第二佈線12供應第二時鐘信號CK2，從第三佈線13供應第三時鐘信號CK3，從第四佈線14供應第四時鐘信號CK4。另外，對第一脈衝輸出電路10_1輸入來自第五佈線15的起始脈衝SP1(第一起始脈衝)。此外，對第二級以後的第n脈衝輸出電路10_n(n是2以上N以上的自然數)輸入來自前一級的脈衝輸出電路的信號(稱為前級信號OUT(n-1))(n是2以上且N以下的自然數)。另外，對第一脈衝輸出電路10_1輸入來自後二級的第三脈衝輸出電路10_3的信號。同樣地，對第二級以後的第n脈衝輸出電路10_n輸入來自後二級的第(n+2)脈衝輸出電路10_(n+2)的信號(後級信號OUT(n+2))。從而，從各級的脈衝輸出電路輸出用來輸入到後級及/或前二級的脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))、電連接到其他佈線等的第二輸出信號(OUT(1)至OUT(N))。另外，如圖14A所示，由於不對移位暫存器的最後級的兩個級輸入後級信號OUT(n+2)，所以作為一個例子，採用另行分別輸入第二起始脈衝SP2、第三起始脈衝SP3的結構即可。
另外，時鐘信號(CK)是以一定間隔反復H電平和 L電平(也稱為L信號、低電源電位水平)的信號。在此，第一時鐘信號(CK1)至第四時鐘信號(CK4)依次遲延1/4週期。在本實施例中，利用第一時鐘信號(CK1)至第四時鐘信號(CK4)而進行脈衝輸出電路的驅動的控制等。注意，時鐘信號根據所輸入的驅動電路有時稱為GCLK、SCLK，在此稱為CK而說明。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一佈線11至第四佈線14中的任一個。例如，在圖14A中，在第一脈衝輸出電路10_1中，第一輸入端子21電連接到第一佈線11，第二輸入端子22電連接到第二佈線12，並且第三輸入端子23電連接到第三佈線13。此外，在第二脈衝輸出電路10_2中，第一輸入端子21電連接到第二佈線12，第二輸入端子22電連接到第三佈線13，並且第三輸入端子23電連接到第四佈線14。
第一脈衝輸出電路10_1至第N脈衝輸出電路10_N分別包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27(參照圖14B)。在第一脈衝輸出電路10_1中，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸入端子26輸出第一輸出信號OUT(1) (SR)，從第二輸出端子27輸出第二輸出信號OUT(1)。
另外，第一脈衝輸出電路10_1至第N脈衝輸出電路10_N除了三端子薄膜電晶體(TFT：Thin Film Transistor)之外還可以使用在上述實施例中說明的四端子薄膜電晶體。圖14C示出在上述實施例中說明的四端子薄膜電晶體28的等效電路。另外，在本說明書中，當薄膜電晶體隔著半導體層具有兩個閘極電極時，將位於半導體層的下方的閘極電極也稱為下方的閘極電極，而將位於半導體層的上方的閘極電極也稱為上方的閘極電極。
當將氧化物半導體用於薄膜電晶體的包括通道形成區的半導體層時，因製造製程而有時臨界值電壓移動到負一側或正一側。因此，在將氧化物半導體用於包括通道形成區的半導體層的薄膜電晶體中，最好採用能夠進行臨界值電壓的控制的結構。藉由控制上方及/或下方的閘極電極的電位，而可以將四端子的薄膜電晶體28的臨界值電壓控制為所希望的值。
接著，參照圖14D說明圖14B所示的脈衝輸出電路的具體的電路結構的一個例子。
圖14D所示的脈衝輸出電路具有第一電晶體31至第十三電晶體43。此外，除了上述第一輸出端子21至第五輸出端子25以及第一輸出端子26、第二輸出端子27以外，從被供應第一高電源電位VDD的電源線51、被供應第二高電源電位VCC的電源線52、被供應低電源電位 VSS的電源線53對第一電晶體31至第十三電晶體43供應信號或電源電位。在此，示出圖14D的各電源線的電源電位的大小關係：即第一電源電位VDD是第二電源電位VCC以上的電位，並且第二電源電位VCC是大於第三電源電位VSS的電位。此外，第一時鐘信號(CK1)至第四時鐘信號(CK4)是以一定間隔反復H電平和L電平的信號，並且當H電平時電位為VDD，並且當L電平時電位為VSS。另外，藉由使電源線51的電位VDD高於電源線52的電位VCC，可以不影響到工作地將施加到電晶體的閘極電極的電位抑制得低，並降低電晶體的臨界值的移動，而可以抑制劣化。另外，作為第一電晶體31至第十三電晶體43中的第一電晶體31、第六電晶體36至第九電晶體39，使用四端子薄膜電晶體。要求第一電晶體31、第六電晶體36至第九電晶體利用閘極電極的控制信號切換連接有成為源極電極或汲極電極的電極之一的節點的電位。即，第一電晶體31、第六電晶體36至第九電晶體是如下電晶體，即對於輸入到閘極電極的控制信號的回應越快(導通電流的上升陡峭)，越可以減少脈衝輸出電路的錯誤工作。因此，藉由使用四端子薄膜電晶體，可以控制臨界值電壓，以可以得到更可以減少錯誤工作的脈衝輸出電路。
在圖14D的第一電晶體31中，第一端子電連接到電源線51，第二端子電連接到第九電晶體39的第一端子，閘極電極(下方的閘極電極及上方的閘極電極)電連接到 第四輸入端子24。在第二電晶體32中，第一端子電連接到電源線53，第二端子電連接到第九電晶體39的第一端子，閘極電極電連接到第四電晶體34的閘極電極。在第三電晶體33中，第一端子電連接到第一輸入端子21，第二端子電連接到第一輸出端子26。在第四電晶體34中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26。在第五電晶體35中，第一端子電連接到電源線53，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極電連接到第四輸入端子24。在第六電晶體36中，第一端子電連接到電源線52，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第五輸入端子25。在第七電晶體37中，第一端子電連接到電源線52，第二端子電連接到第八電晶體38的第二端子，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第三輸入端子23。在第八電晶體38中，第一端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第二輸入端子22。在第九電晶體39中，第一端子電連接到第一電晶體31的第二端子及第二電晶體32的第二端子，第二端子電連接到第三電晶體33的閘極電極及第十電晶體40的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到電源線52。在第十電晶體40中，第一端子電連接到 第一輸入端子21，第二端子電連接到第二輸出端子27，閘極電極電連接到第九電晶體39的第二端子。在第十一電晶體41中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極。在第十二電晶體42中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)。在第十三電晶體43中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26，閘極電極電連接到第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)。
在圖14D中，以第三電晶體33的閘極電極、第十電晶體40的閘極電極以及第九電晶體39的第二端子的連接部分為節點A。此外，以第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子以及第十一電晶體41的閘極電極的連接部分為節點B。
圖15A示出如下信號，即當將圖14D所說明的脈衝輸出電路應用於第一脈衝輸出電路10_1時輸入到第一輸入端子21至第五輸入端子25的信號或者從第一輸出端子26及第二輸出端子27輸出的信號。
明確而言，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第 三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸出端子26輸出第一輸出信號OUT(1)(SR)，並且從第二輸出端子27輸出第二輸出信號OUT(1)。
此外，薄膜電晶體是指至少具有包括閘極、汲極電極以及源極電極的三個端子的元件。另外，在與閘極重疊的區域中具有形成通道形成區的半導體，因此藉由控制閘極的電位，可以藉由通道形成區控制流在汲極電極和源極電極之間的電流。在此，因為源極電極和汲極電極根據薄膜電晶體的結構或工作條件等而變化，所以很難限定哪個是源極電極哪個是汲極電極。因此，有時不將用作源極電極及汲極電極的區域稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將用作源極電極及汲極電極的區域分別記為第一端子、第二端子。
另外，在圖14D、圖15A中，也可以另行設置用來藉由使節點A處於浮動狀態來進行自舉工作的電容元件。另外，也可以另行設置將其一方的電極電連接到節點B的電容元件，以保持節點B的電位。
在此，圖15B示出圖15A所示的具備多個脈衝輸出電路的移位暫存器的時序圖。此外，在移位暫存器是掃描線驅動電路時，圖15B中的期間61相當於垂直回掃期間，並且期間62相當於閘極選擇期間。
此外，如圖15A所示，藉由設置其閘極被施加第二電 源電位VCC的第九電晶體39，在自舉工作的前後有如下優點。
在沒有其閘極電極被施加第二電源電位VCC的第九電晶體39的情況下，當因自舉工作而節點A的電位上升時，第一電晶體31的第二端子的源極電極電位上升，而該源極電極電位變大於第一電源電位VDD。然後，第一電晶體31的源極電極轉換為第一端子一側，即電源線51一側。因此，在第一電晶體31中，因為對閘極和源極電極之間以及閘極和汲極電極之間施加較大的偏壓，所以閘極和源極電極之間以及閘極和汲極電極之間受到較大的壓力，這會導致電晶體的劣化。於是，藉由設置其閘極電極被施加第二電源電位VCC的第九電晶體39，雖然因自舉工作而節點A的電位上升，但是可以不使第一電晶體31的第二端子的電位上升。換言之，藉由設置第九電晶體39，可以將對第一電晶體31的閘極和源極電極之間施加的負偏壓得值設定得小。由此，由於藉由採用本實施例的電路結構來可以將施加到第一電晶體31的閘極和源極電極之間的負偏壓設定得小，所以可以抑制因壓力而導致的第一電晶體31的劣化。
此外，只要在第一電晶體31的第二端子和第三電晶體33的閘極之間以藉由第一端子和第二端子連接的方式設置第九電晶體39，就對設置第九電晶體39的結構沒有特別的限制。另外，在採用具有多個本實施例的脈衝輸出電路的移位暫存器時，在其級數與掃描線驅動電路相比多 的信號線驅動電路中也可以省略第九電晶體39，而減少電晶體的數量是優點。
另外，藉由作為第一電晶體31至第十三電晶體43的半導體層使用氧化物半導體，可以降低薄膜電晶體的截止電流並提高導通電流及場效應遷移率，並且還可以降低劣化的程度，所以可以減少電路內的錯誤工作。此外，與使用非晶矽的電晶體相比因對其閘極電極施加高電位而導致的電晶體的劣化的程度小。由此，即使對供應第二電源電位VCC的電源線供應第一電源電位VDD也可以得到相同的工作，並且可以減少引導電路之間的電源線的數量，因此可以實現電路的小型化。
另外，即使以對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)藉由第三輸入端子23供應的時鐘信號、對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)藉由第二輸入端子22供應的時鐘信號成為對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)藉由第二輸入端子22供應的時鐘信號、對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)藉由第三輸入端子23供應的時鐘信號的方式替換接線關係，也具有同樣的作用。此外，在圖15A所示的移位暫存器中，藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37截止且第八電晶體38導通的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22及 第三輸入端子23的電位降低所產生的節點B的電位的降低發生兩次，該節點B的電位的降低起因於第七電晶體37的閘極電極的電位的降低及第八電晶體38的閘極電極的電位的降低。另一方面，在圖15A所示的移位暫存器中，藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37導通且第八電晶體38截止的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22及第三輸入端子23的電位的降低所產生的節點B的電位的降低僅發生一次，該節點B的電位的降低起因於第八電晶體38的閘極電極的電位的降低。由此，最好採用藉由第三輸入端子23對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)供應的時鐘信號並藉由第二輸入端子22對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)供應的時鐘信號的連接關係。這是由於這樣可以使節點B的電位的變動次數變小以降低雜訊的緣故。
像這樣，藉由採用在將第一輸出端子26及第二輸出端子27的電位保持為L電平的期間中對節點B定期供應H電平的信號的結構，可以抑制脈衝輸出電路的錯誤工作。
實施例7
藉由製造薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路，可以製造具有顯示功能的半導體裝置(也稱為 顯示裝置)。此外，可以在與像素部同一基板上一體地形成使用薄膜電晶體的驅動電路的一部分或整體，而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)。此外，也可以使用電子墨水等的其對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式的元件基板在多個像素的每一個中分別具備用來將電流供應到顯示元件的單元。明確而言，元件基板既可以處於只形成有顯示元件的像素電極的狀態，又可以處於形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，可以是任何狀態。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC(Flexible Printed Circuit：撓性印刷電路)、TAB(Tape Automated Bonding：載帶自動接合)帶或TCP(Tape Carrier Package：載帶封裝)的模組；在TAB帶或TCP的端部上設置有印刷線路板的模組；藉由COG(Chip On Glass：玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
參照圖16A至16C說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖16A、圖16B是一種 面板的平面圖，其中利用密封材料4005將薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖16C相當於沿著圖16A、圖16B的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖16A是藉由COG方法安裝信號線驅動電路4003的例子，並且圖16B是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖16C中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有保護絕緣層4020、4021。
可以將實施例1至5所示的包括氧化物半導體層的可 靠性高的薄膜電晶體用於薄膜電晶體4010、4011。作為用於驅動電路的薄膜電晶體4011可以使用實施例1至5所示的薄膜電晶體180、181、182、183，並且作為用於像素的薄膜電晶體4010可以使用薄膜電晶體170、171、172、173。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
在絕緣層4021上，在與用於驅動電路的薄膜電晶體4011的氧化物半導體層的通道形成區重疊的位置上設置有導電層4040。藉由在與氧化物半導體層的通道形成區重疊的位置上設置導電層4040，可以降低BT測試前後的薄膜電晶體4011的臨界值電壓的變化量。另外，導電層4040的電位可以與薄膜電晶體4011的閘極電極層相同或不同，並且也可以將導電層4040用作第二閘極電極層。另外，導電層4040的電位可以是GND、0V或浮動狀態。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，並隔著絕緣層4032、4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用透光基板，而可以使用玻璃、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：纖維增強 塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(盒間隙(cell gap))而設置的。另外，還可以使用球狀間隔物。另外，對置電極層4031電連接到設置在與薄膜電晶體4010同一基板上的共同電位線。可以使用共同連接部並藉由配置在一對基板之間的導電粒子電連接對置電極層4031和共同電位線。此外，將導電粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到各相同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%或以上的手性試劑的液晶組成物用於液晶層4008。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec或以下，並且它具有光學各向同性，所以不需要對準處理，從而視角依賴性低。
另外，除了可以應用於透過型液晶顯示裝置之外，還可以應用於半透過型液晶顯示裝置。
另外，雖然示出在基板的外側(可見一側)設置偏光板，並且在內側依次設置著色層(濾色片)、用於顯示元件的電極層的液晶顯示裝置的例子，但是也可以在基板的 內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑底(black matrix)的遮光膜。
另外，在薄膜電晶體4010、4011上形成有絕緣層4020。絕緣層4020可以使用與實施例1所示的氧化物絕緣膜107相同的材料及相同的方法來形成，但是，這裏作為絕緣層4020，利用濺射法形成氧化矽膜。
此外，還可以在絕緣層4020上形成保護絕緣層。這裏，作為保護絕緣層，利用RF濺射法形成氮化矽膜(未圖示)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，使用與實施例2所示的平坦化絕緣層109相同的材料及方法即可，而可以使用具有耐熱性的有機材料如丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層4021。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用如下方法及設備：濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等的方法；刮片、輥塗機、幕塗機、刮刀塗佈機等的 設備。藉由兼作絕緣層4021的焙燒步驟和對半導體層的退火，可以有效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻最好為10000Ω/□或以下，並且其波長為550nm時的透光率最好為70%或以上。另外，導電組成物所包含的導電高分子的電阻率最好為0.1Ω．cm或以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供應的。
連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4011的源極電極層及汲極電極層相同的導電膜形成。
此外，雖然在圖16A至16C中示出另行形成信號線驅動電路4003並將信號線驅動電路4003安裝在第一基板4001上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖17示出使用藉由本說明書所公開的製造方法製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一個例子。
圖17是液晶顯示模組的一個例子，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素地設置有分別對應於紅色、綠色、藍色的各顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且其中組裝有控制電路、電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組，可以採用TN(扭曲向列：Twisted Nematic)模式、IPS(平面內轉換：In-Plane-Switching)模式、FFS(邊緣電場轉換：Fringe Field Switching)模式、MVA(多疇垂直對準：Multi-domain Vertical Alignment)模式、PVA(垂直對準構型：Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞：Axially Symmetric Aligned Micro-cell)模式、OCB(光學補償彎曲：Optical Compensated Birefringence)模式、FLC(鐵電性液晶：Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶：AntiFerroelectric Liquid Crystal)模式等。
藉由上述步驟，可以製造作為半導體裝置的可靠性高的液晶顯示面板。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例8
作為本說明書所公開的半導體裝置，藉由使其具有撓性而可以將其用於電子書閱讀器、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖18示出電子設備的一個例子。
圖18示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉動作。藉由該結構，可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可 以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖18中的顯示部2705)中顯示文章，並且在左邊的顯示部(圖18中的顯示部2707)中顯示圖像。
此外，在圖18中示出框體2701具備操作部等的例子。例如，在框體2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子或可以與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線方式收發資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。
實施例9
本說明書所公開的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出：電視裝置(也稱為電視或電視接收機)；用於電腦等的監視器；如數位相機、數位攝像機等影像拍攝裝置；數位相框；行動電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等 大型遊戲機等。
圖19A示出電視裝置的一個例子。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的影像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機、數據機等的結構。藉由利用接收機可以接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖19B示出數位相框的一個例子。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝 到與顯示部相同面上，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資訊的結構。也可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖20A示出一種可攜式遊戲機，它由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖20A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備本說明書所公開的半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖20A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上的功能；以及藉由與其他可攜式遊戲機進行無線通 信而實現資訊共用的功能。另外，圖20A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖20B示出大型遊戲機的一種的投幣機的一個例子。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動手柄、停止開關等的操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用至少具備本說明書所公開的半導體裝置的結構即可。因此，可以採用適當地設置有其他附屬設備的結構。
圖21A是示出可攜式電腦的一個例子的立體圖。
在圖21A所示的可攜式電腦中，當將連接上部框體9301與下部框體9302的鉸鏈裝置設置為關閉狀態時，可以使具有顯示部9303的上部框體9301與具有鍵盤9304的下部框體9302處於重疊狀態，而便於攜帶，並且，當使用者利用鍵盤進行輸入時，將鉸鏈裝置設置為打開狀態，而可以看著顯示部9303進行輸入操作。
另外，下部框體9302除了鍵盤9304之外還包括進行輸入操作的定位裝置9306。另外，當顯示部9303為觸屏輸入面板時，可以藉由觸摸顯示部的一部分來進行輸入操作。另外，下部框體9302還包括CPU、硬碟等的算術功能部。此外，下部框體9302還具有其他的裝置，例如包括用來插入符合USB的通信標準的通信電纜的外部連接埠9305。
在上部框體9301中還具有藉由使它滑動到上部框體9301內部而可以收納的顯示部9307，因此可以實現寬顯示畫面。另外，使用者可以調節可以收納的顯示部9307的畫面的方向。另外，當可以收納的顯示部9307為觸屏輸入面板時，藉由觸摸可以收納的顯示部的一部分來可以進行輸入操作。
顯示部9303或可以收納的顯示部9307使用如液晶顯示面板等的影像顯示裝置。
另外，圖21A的可攜式電腦安裝有接收機等，而可以接收電視廣播並將影像顯示於顯示部9303或顯示部9307。另外，使用者可以在連接上部框體9301與下部框體9302的鉸鏈裝置處於關閉狀態的狀態下藉由滑動顯示部9307而使其整個面露出並調整畫面角度來觀看電視廣播。此時，不將鉸鏈裝置設置為打開狀態來使顯示部9303進行顯示，而僅啟動只顯示電視廣播的電路，所以可以將耗電量控制為最少，這對於電池電容有限的可攜式電腦而言是十分有利的。
另外，圖21B是示出像手錶一樣能夠戴在使用者的手臂上的行動電話的一個例子的立體圖。
該移動電括包括：至少包括具有電話功能的通信裝置及電池的主體；用來將主體戴在手臂上的帶部9204；調節帶部與手臂的固定狀態的調節部9205；顯示部9201；揚聲器9207；以及麥克風9208。
另外，主體具有操作開關9203，該操作開關9203可 以為電源開關、顯示轉換開關、攝像開始指示開關、或者按一下就可以啟動網路的程式的開關等，並且可以利用其對應各種功能。
藉由用手指或輸入筆等觸碰顯示部9201；操作操作開關9203；或者對麥克風9208輸入聲音來進行該移動電括的輸入操作。另外，在圖21B中，示出顯示在顯示部9201上的顯示鈕9202，藉由用手指等觸碰該顯示鈕9202來可以進行輸入。
另外，主體具有拍攝裝置部9206，該拍攝裝置部9206具有將藉由攝影透鏡成像的物體圖像轉換為電子視頻信號的攝影單元。另外，也可以不特別設置拍攝裝置部。
另外，圖21B所示的行動電話安裝有電視廣播的接收機等，而可以接收電視廣播並將影像顯示於顯示部9201，並且它還具有記憶體等的儲存裝置等，而可以將電視廣播錄像到記憶體中。此外，圖21B所示的行動電話還可以具有能夠收集GPS等的位置資訊的功能。
顯示部9201使用如液晶顯示面板等的影像顯示裝置。由於圖21B所示的行動電話為小型且重量輕，所以其電池電容有限，從而最好將能夠使用低耗電量進行驅動的面板用作用於顯示部9201的顯示裝置。
另外，雖然在圖21B中示出戴在“手臂”上的方式的電子裝置，但是不侷限於此，只要是具有能夠攜帶的形狀的即可。
實施例10
在本實施例中，作為半導體裝置的一個形式，使用圖22至圖35說明具有實施例1、2至5所示的薄膜電晶體的顯示裝置的例子。在本實施例中，使用圖24至圖35說明作為顯示元件使用液晶元件的液晶顯示裝置的例子。作為用於圖24至圖35的液晶顯示裝置的TFT628、629，可以使用實施例1、2至5所示的薄膜電晶體，並且該TFT628、629是可以藉由實施例1、2至5所示的步驟同樣地製造的電特性及可靠性高的薄膜電晶體。
首先，對VA(Vertical Alignment：垂直對準)型液晶顯示裝置進行描述。VA是指一種控制液晶顯示面板的液晶分子的排列的方式，並是一種在沒有施加電壓時液晶分子朝垂直於面板表面的方向排列的方式。在本實施例中，特別地，將像素分成多個區域(子像素)，並分別將分子朝不同的方向推倒。這稱為多疇(multi-domain)化、或者多域設計。在下面的說明中，對考慮多域設計的液晶顯示裝置進行說明。
圖23及圖24分別示出像素電極及對置電極。圖23是形成像素電極的基板一側的平面圖，並且將沿圖中所示的切斷線E-F的截面結構示出於圖22。另外，圖24是形成對置電極的基板一側的平面圖。下面，參照這些附圖進行說明。
圖22示出基板600和對置基板601重疊且植入有液 晶的狀態，在該基板600上形成有TFT628、與TFT628連接的像素電極層624以及儲存電容部630，並在該對置基板601上形成有對置電極層640等。
雖然沒有圖示，但在對置基板601上的形成有隔離物的位置上形成有第一彩色膜、第二彩色膜、第三彩色膜及對置電極層640。藉由採用該結構，使用於控制液晶對準的突起644和間隔物的高度彼此不同。在像素電極層624上形成有對準膜648，同樣地在對置電極層640上也形成有對準膜646。在基板600與對置基板601之間形成有液晶層650。
既可以形成柱狀間隔物，又可以散佈珠狀間隔物。當間隔物具有透光性時，也可以在形成在基板600上的像素電極層624上形成間隔物。
在基板600上形成有TFT628、與TFT628連接的像素電極層624以及儲存電容部630。像素電極層624藉由接觸孔623連接到佈線618，該接觸孔分別貫穿：覆蓋TFT628、佈線618及儲存電容部630的絕緣膜620；以及覆蓋絕緣膜620的第三絕緣膜622。作為TFT628，可以適當地使用實施例1、2、5及6所示的薄膜電晶體。
藉由像素電極層624、液晶層650以及對置電極層640重疊，形成液晶元件。
圖23示出基板600上的結構。像素電極層624使用實施例1所示的材料來形成。在像素電極層624中設置有狹縫625。狹縫625用來控制液晶對準。
圖23所示的TFT629、與TFT629連接的像素電極層626及儲存電容部631可以分別與TFT628、像素電極層624及儲存電容部630同樣地形成。TFT628和TFT629都連接到佈線616。該液晶面板的像素由像素電極層624及像素電極層626構成。像素電極層624及像素電極層626是子像素。
圖24示出對置基板一側的結構。對置電極層640最好使用與像素電極層624同樣的材料形成。在對置電極層640上形成有用來控制液晶對準的突起644。
圖25示出該像素結構的等效電路。TFT628和TFT629都連接到閘極佈線602和佈線616。在此情況下，藉由使電容佈線604的電位和電容佈線605的電位不同，可以使液晶元件651和液晶元件652進行不同的工作。就是說，藉由分別控制電容佈線604和電容佈線605的電位，精密地控制液晶的對準並擴大視角。
當對設置有狹縫625的像素電極層624施加電壓時，在狹縫625附近發生電場的畸變(傾斜電場)。藉由互相咬合地配置所述狹縫625和對置基板601一側的突起644，有效地產生傾斜電場來控制液晶的對準，從而根據其位置使液晶具有彼此不同的對準方向。就是說，藉由進行多疇化來擴大液晶顯示面板的視角。
接著，參照圖26至圖39說明與上述不同的VA型液晶顯示裝置。
圖26及圖27示出VA型液晶顯示面板的像素結構。 圖27是基板600的平面圖，而圖26示出沿圖中所示的切斷線Y-Z的截面結構。在該像素結構中，一個像素具有多個像素電極，並且各像素電極連接到TFT。各TFT藉由不同閘極信號驅動。就是說，在以多疇方式設計的像素中，獨立地控制施加到各像素電極的信號。
像素電極層624在接觸孔623中使用佈線618連接到TFT628。另外，像素電極層626在接觸孔627中使用佈線619連接到TFT629。TFT628的閘極佈線602和TFT629的閘極佈線603彼此分離，以能夠提供不同的閘極信號。另一方面，TFT628和TFT629共通使用用作資料線的佈線616。TFT628和TFT629可以適當地使用實施例1、2、5及6所示的薄膜電晶體。
像素電極層624和像素電極層626具有不同的形狀，並且被狹縫625彼此分離。像素電極層626被形成為圍繞呈V字狀擴展的像素電極層624的外側。藉由使用TFT628及TFT629使施加到像素電極層624和像素電極層626的電壓不相同，來控制液晶的對準。圖29示出該像素結構的等效電路。TFT628連接到閘極佈線602，而TFT629連接到閘極佈線603。另外，TFT628和TFT629都與佈線616連接。藉由對閘極佈線602和閘極佈線603提供不同的閘極信號，可以使液晶元件651和液晶元件652的工作時序互不相同。也就是說，藉由單獨地控制TFT628和TFT629的工作，能夠對液晶元件651和液晶元件652的液晶對準進行精密地控制從而可以擴大視角。
在對置基板601上形成有彩色膜636、對置電極層640。此外，在彩色膜636和對置電極層640之間形成有平坦化膜637，以防止液晶對準的錯亂。圖28示出對置基板一側的結構。不同的像素之間共同使用對置電極層640，該對置電極層640形成有狹縫641。藉由互相咬合地配置所述狹縫641與像素電極層624及像素電極層626一側的狹縫625，可以有效地產生傾斜電場來控制液晶的對準。由此，可以根據其位置使液晶具有彼此不同的對準方向，從而擴大視角。另外，在圖28中，使用虛線表示圖26所示的形成在基板600上的像素電極層624及像素電極層626，並示出對置電極層640與像素電極層624及像素電極層626重疊配置的樣子。
在像素電極層624及像素電極層626上形成有對準膜648，同樣地在對置電極層640上也形成有對準膜646。基板600與對置基板601之間形成有液晶層650。另外，藉由像素電極層624、液晶層650和對置電極層640相重疊，形成第一液晶元件。另外，藉由像素電極層626、液晶層650和對置電極層640相重疊，形成第二液晶元件。圖26至圖29所說明的顯示面板的像素結構採用在一個像素中設置有第一液晶元件和第二液晶元件的多疇結構。
接著，說明橫向電場方式的液晶顯示裝置。橫向電場方式是指藉由對單元內的液晶分子沿水平方向施加電場來驅動液晶而顯示灰度的方式。藉由橫向電場方式，可以使視角增大到大約180度。以下，對採用橫向電場方式的液 晶顯示裝置進行說明。
圖32示出將基板600和對置基板601重疊並植入有液晶的狀態，在該基板600上形成有電極層607、TFT628及與TFT628連接的像素電極層624。在對置基板601上形成有彩色膜636以及平坦化膜637等。另外，不在對置基板601一側設置對置電極。此外，在基板600和對置基板601之間隔著對準膜646及對準膜648形成有液晶層650。
在基板600上，形成有電極層607以及與電極層607連接的電容佈線604及TFT628。電容佈線604可以與TFT628的閘極佈線602同時形成。TFT628可以使用實施例1至5所示的薄膜電晶體。電極層607可以使用與實施例1至5所示的像素電極層相同的材料。另外，電極層607形成為大致分割成像素形狀的形狀。另外，在電極層607及電容佈線604上形成閘極絕緣膜606。
在閘極絕緣膜606上形成TFT628的佈線616及618。佈線616是在液晶顯示面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且佈線616與TFT628的源極區或汲極區連接而成為源極電極及汲極電極中的一方的電極。佈線618是成為源極區及汲極區中另一方的電極且與像素電極層624連接的佈線。
在佈線616及佈線618上形成絕緣膜620。另外，在絕緣膜620上形成藉由形成於絕緣膜620中的接觸孔623連接到佈線618的像素電極層624。像素電極層624使用 與實施例1至5所示的像素電極相同的材料形成。
如上所述，在基板600上形成TFT628以及與TFT628連接的像素電極層624。再者，儲存電容藉由在電極層607和像素電極層624之間設置閘極絕緣膜606而形成。
圖31是說明像素電極的結構的平面圖。圖30示出對應於圖31所示的切斷線O-P的截面結構。在像素電極層624中設置狹縫625。該狹縫625用來控制液晶的對準。在此情況下，電場在電極層607和像素電極層624之間發生。在電極層607和第像素電極層624之間設置有閘極絕緣膜606，但是閘極絕緣膜606的厚度為50nm以上且200nm以下，該厚度與2μm以上且10μm以下的液晶層的厚度相比充分薄，因此在實際上在平行於基板600的方向(水平方向)上發生電場。該電場控制液晶的對準。藉由利用該大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下均為水平，所以觀看角度導致的對比度等的影響很少，從而擴大視角。而且，電極層607和像素電極層624都是透光電極，因此可以提高孔徑比。
接著，說明橫向電場方式的液晶顯示裝置的另一例。
圖32及圖33示出IPS型液晶顯示裝置的像素結構。圖33是平面圖，而圖32示出沿圖33中所示的切斷線V-W的截面結構。
圖32示出基板600與對置基板601重疊且植入有液晶的狀態，在該基板600上形成有TFT628及與TFT628 連接的像素電極層624。在對置基板601上形成有彩色膜636、平坦化膜637等。另外，由於像素電極設置在基板600一側，所以不在對置基板601一側設置對置電極層。在基板600和對置基板601之間隔著對準膜646及對準膜648形成有液晶層650。
在基板600上形成共同電位線609及TFT628。共同電位線609可以與TFT628的閘極佈線602同時形成。TFT628使用實施例1至5所示的薄膜電晶體。
TFT628的佈線616及佈線618形成在閘極絕緣膜606上。佈線616是在液晶面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且佈線616與TFT628的源極區或汲極區連接而成為源極電極及汲極電極中一方的電極。佈線618成為源極電極及汲極電極中另一方的電極，並且佈線618是與像素電極層624連接的佈線。
在佈線616及佈線618上形成絕緣膜620。另外，在絕緣膜620上形成藉由形成在絕緣膜620中的接觸孔623連接到佈線618的像素電極層624。像素電極層624使用與實施例1至5所示的像素電極層同樣的材料形成。如圖33所示，像素電極層624以與在形成共同電位線609的同時形成的梳形電極形成橫向電場的方式而形成。並且，像素電極層624的梳齒部分與在形成共同電位線609的同時形成的梳形電極互相咬合。
當在施加到像素電極層624的電位和共同電位線609 的電位之間產生電場時，由該電場控制液晶的對準。藉由利用該大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下也處於水平，所以觀看角度導致的對比度等的影響很少，從而視角擴大。
如上所述，在基板600上形成TFT628以及與TFT628連接的像素電極層624。另外，儲存電容藉由在共同電位線609和電容電極615之間設置閘極絕緣膜606而形成。電容電極615和像素電極層624藉由接觸孔633連接。
下面，示出TN型液晶顯示裝置的方式。
圖34及圖35示出TN型液晶顯示裝置的像素結構。圖35是平面圖，而圖34示出沿圖35所示的K-L線的截面結構。下面，參照上述兩個附圖進行說明。
像素電極層624藉由形成在絕緣膜620中的接觸孔623及佈線618連接到TFT628。用作資料線的佈線616與TFT628連接。TFT628可以應用實施例1至5所示的任何TFT。
像素電極層624使用實施例1至5所示的像素電極層而形成。電容佈線604可以與TFT628的閘極佈線602同時形成。在閘極佈線602及電容佈線604上形成閘極絕緣膜606。儲存電容藉由在電容佈線604與電容電極615之間夾著閘極絕緣膜606而形成。電容電極615和像素電極層624藉由接觸孔623連接。
在對置基板601上形成有彩色膜636及對置電極層 640。而且，在彩色膜636和對置電極層640之間形成有平坦化膜637，以防止液晶的對準混亂。液晶層650藉由在像素電極層624和對置電極層640之間夾著對準膜648及對準膜646而形成。
像素電極層624、液晶層650及對置電極層640重疊，從而形成液晶元件。
此外，也可以將彩色膜636形成在基板600一側。此外，將偏光板貼合在與基板600的形成薄膜電晶體的面相反一側的面上，並將偏光板貼合在與對置基板601的形成對置電極層640的面相反一側的面上。
藉由上述步驟，作為顯示裝置可以製造液晶顯示裝置。
實施例11
在本實施例中，參照圖37對本發明的一個方式的半導體裝置的製造方法的其他的例子進行說明。
在具有絕緣表面的基板上形成閘極電極層(圖37的S101)。閘極電極層可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層來形成。
在閘極電極層上形成閘極絕緣層(圖37的S102)。可以利用電漿CVD法或濺射法等形成氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層作為閘極絕緣層。在本實施例中，利用電漿CVD法形成厚 度為200nm以下的氮化矽層作為閘極絕緣層。
接著，在閘極絕緣層上形成厚度為2nm以上且200nm以下的氧化物半導體膜(圖37的S103)。在本實施例中，使用In-Ga-Zn-O類氧化物半導體靶材並藉由濺射法形成In-Ga-Zn-O類氧化物半導體膜。
接著，使用藉由微影步驟形成的抗蝕劑掩罩對氧化物半導體膜進行蝕刻，以形成島狀的氧化物半導體層(圖37的S104)。
接著，進行氧化物半導體層的脫水化或脫氫化的加熱處理。將進行脫水化或脫氫化的加熱處理的溫度設定為400℃或以上且700℃或以下(圖37的S105)。在本實施例中，在氮氣圍下進行450℃的加熱處理。這裏，將基板放入到加熱處理裝置之一種的電爐中，並在氮氣圍下對氧化物半導體層進行加熱處理之後，不使其接觸於大氣而防止水或氫再次混入到氧化物半導體層，而形成氧化物半導體層。在本實施例中，在氮氣圍下使用同一爐將氧化物半導體層的溫度從進行氧化物半導體層的脫水化或脫氫化所需的加熱溫度T緩冷到水無法再次混入的溫度，明確而言，在氮氣圍下將氧化物半導體層的溫度降低到比加熱溫度T低100℃或以上的溫度。另外，不侷限於氮氣圍，而在氦、氖、氬等稀有氣體氣圍下進行脫水化或脫氫化。
藉由在400℃至700℃的溫度下對氧化物半導體層進行熱處理，可以實現氧化物半導體層的脫水化、脫氫化，從而可以防止此後水(H2O)再浸入。
另外，加熱處理裝置不侷限於電爐，例如還可以使用GRTA(Gas Rapid Thermal Anneal，即氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，即燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。此外，LRTA裝置除了燈以外還可以具備由從電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的設備。GRTA是指使用高溫氣體進行加熱處理的方法。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的如氬等的稀有氣體或氮。可以利用RTA法以600℃至750℃進行幾分鐘的加熱處理。
另外，在脫水化或脫氫化的加熱處理中，最好氮或氦、氖、氬等的稀有氣體不包含水、氫等。尤其是，以400℃至700℃的氧化物半導體層的脫水化、脫氫化的加熱處理，最好在H20為20ppm以下的氮氣圍下進行。另外，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)或以上，最好設定為7N(99.99999%)或以上(即，將雜質濃度設定為1ppm或以下，最好設定為0.1ppm或以下)。
接著，使用藉由微影步驟形成的抗蝕劑掩罩去除閘極絕緣層的不需要的部分，以在閘極絕緣層中形成開口(接觸孔)(圖37的S106)。
接著，在氧化物半導體層上利用濺射法或真空蒸鍍法 形成由金屬材料構成的金屬導電膜。
作為金屬導電膜的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，金屬導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁層上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。另外，也可以使用：組合鋁與選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、Sc(鈧)中的一個或多個元素的膜、合金膜或氮化膜。
在對金屬導電膜進行加熱處理的情況下，最好金屬導電膜具有能夠耐受該加熱處理的耐熱性。
接著，進行微影步驟，以形成抗蝕劑掩罩，並藉由對金屬導電膜的蝕刻去除不需要的部分而形成源極電極層及汲極電極層(參照圖37的S107)。
另外，當進行金屬導電膜的蝕刻時，以氧化物半導體層不被去除的方式適當地調節各種材料及蝕刻條件。
在本實施例中，將Ti膜、Al膜及Ti膜的疊層用作金屬導電膜，將In-Ga-Zn-O類氧化物用作氧化物半導體層，並且將過氧化氫銨水(銨、水、過氧化氫水的混合液)用作蝕刻劑。
接著，在形成氧化物絕緣膜的處理室內對靶材及基板進行加熱處理(圖37的S108)。在加熱處理之後，對靶 材及基板進行冷卻(圖37的S109)，而在室溫下形成氧化物絕緣膜(圖37的S110)。將加熱溫度設定為100℃或以上且250℃或以下即可。
將氧化物絕緣膜的厚度至少設定為1nm或以上(最好為100nm或以上且500nm或以下)，並且可以適當地使用濺射法等的防止水、氫等的雜質混入到氧化物絕緣膜的方法來形成氧化物絕緣膜。在本實施例中，使用濺射法形成300nm厚的氧化矽膜作為氧化物絕緣膜。將形成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例中將該基板溫度設定為室溫。可以在稀有氣體(典型為氬)氣圍下、在氧氣圍下或者在稀有氣體(典型為氬)和氧的氣圍下藉由濺射法形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以使用矽靶材在氧氣圍下藉由濺射法形成氧化矽。接觸於被低電阻化的氧化物半導體層地形成的氧化物絕緣膜使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氮氧化矽膜、氧化鋁膜或者氧氮化鋁膜等。
另外，還可以在氧化物絕緣膜上形成保護絕緣膜。例如，使用RF濺射法形成氮化矽膜。由於RF濺射法的量產性高，所以作為保護絕緣層的成膜方法是較佳的。保護絕緣層使用不包含水分、氫離子或OH-等的雜質並防止上述雜質從外部侵入的無機絕緣膜，例如使用氮化矽膜、氮化鋁膜、氮氧化矽膜或氧氮化鋁膜等。在本實施例中，使 用氮化矽膜形成保護絕緣層。
作為氧化物絕緣膜，既可以利用濺射法(氧氣圍下、室溫)形成厚度為100nm的氧化矽膜，也可以利用濺射法(氮及氬氣圍下、室溫)形成厚度為100nm的保護絕緣層的疊層。
此外，在形成氧化物絕緣膜之後，也可以在惰性氣體氣圍下或氮氣體氣圍下進行加熱處理(最好是200℃或以上且400℃或以下，例如250℃或以上且350℃或以下)。例如，在氮氣圍下以250℃進行1小時的加熱處理。
接著選擇性地蝕刻氧化物絕緣膜及保護絕緣層以形成開口(圖37的S111)。還可以在保護絕緣層上形成平坦化絕緣層。根據平坦化絕緣層的材料及形成方法，有時在形成時進行250℃左右的加熱處理，在這種情況下，可以省略在形成上述氧化物絕緣膜之後的在惰性氣體氣圍下或在氮氣體氣圍下的加熱處理。
接著，形成具有透光性的導電膜。使用濺射法或真空蒸鍍法等形成氧化銦(In2O3)或氧化銦氧化錫合金(In2O3-SnO2，簡稱為ITO)等作為具有透光性的導電膜的材料。作為具有透光性的導電膜的其他材料，可以使用含有氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜、含有氮的Zn-O類非單晶膜、含有氮的Sn-Zn-O類非單晶膜。另外，Al-Zn-O-N類非單晶膜的鋅的組成比(原子百分比)是47原子%以下，該鋅的組成比大於非單晶 膜中的鋁的組成比(原子百分比)，並且非單晶膜中的鋁的組成比(原子百分比)大於非單晶膜中的氮的組成比(原子百分比)。上述材料的蝕刻處理使用鹽酸類的溶液進行。但是，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行微影步驟形成抗蝕劑掩罩，並藉由蝕刻去除具有透光性的導電膜的不需要的部分來形成像素電極層及導電層，然後去除抗蝕劑掩罩(參照圖37的S112)。
接著，在大氣中，以100℃或以上且200℃或以下的溫度進行1小時或以上且30小時或以下的加熱處理(圖37的S113)。在本實施例中以150℃進行10小時的加熱處理。作為該加熱處理，既可以在保持一定的加熱溫度的情況下進行，也可以將溫度反復多次地從室溫升至100℃以上且200℃以下再從加熱溫度降至室溫的情況下進行。另外，該加熱處理還可以在形成氧化物絕緣膜之前在減壓下進行。當在減壓下進行加熱處理時，可以縮短加熱時間。藉由該加熱處理，氫被從氧化物半導體層中引入到氧化物絕緣層中，從而可以獲得常關閉狀態的薄膜電晶體。由此可以提高半導體裝置的可靠性。
根據上述步驟，可以在同一基板上在驅動電路部及像素部中製造薄膜電晶體。
可以藉由與實施例1同樣地夾著液晶層貼合對置基板來製造本實施例的液晶顯示裝置。
實施例12
在本實施例中，圖38示出從截面看時使用氮化物絕緣膜圍繞氧化物半導體層的例子。由於圖38與圖1除了氧化物絕緣層的上表面形狀及端部的位置不同以及閘極絕緣層的結構不同之外其他都相同，所以使用相同的符號表示相同的部分並省略對相同部分的詳細說明。
設置在驅動電路中的薄膜電晶體180為通道蝕刻型的薄膜電晶體，並在具有絕緣表面的基板100上包括閘極電極層161、由氮化物絕緣膜構成的第一閘極絕緣層188、由氧化物絕緣膜構成的第二閘極絕緣層187a、氧化物半導體層163、源極電極層165a及汲極電極層165b。另外，覆蓋薄膜電晶體180地設置有接觸於氧化物半導體層163的通道形成區的氧化物絕緣層177a。在氧化物絕緣層177a上還形成有保護絕緣層178，並且在氧化物絕緣層177a上的與閘極電極層161及氧化物半導體層163重疊的位置上還設置有導電層111。
設置在像素部中的薄膜電晶體170為通道蝕刻型薄膜電晶體，並在具有絕緣表面的基板100上包括閘極電極層101、由氮化物絕緣膜構成的第一閘極絕緣層188、由氧化物絕緣膜構成的第二閘極絕緣層187b、氧化物半導體層103、源極電極層105a及汲極電極層105b。另外，覆蓋薄膜電晶體170地設置有接觸於氧化物半導體層103的通道形成區的氧化物絕緣層177b。在氧化物絕緣層177b 上還形成有保護絕緣層178，並且在保護絕緣層178上設置有接觸於汲極電極層105b的像素電極層110。
在本實施例中，在薄膜電晶體170、180中閘極絕緣層採用由閘極電極層一側的氮化物絕緣膜和氧化物絕緣膜構成的疊層結構。此外，當形成氧化物絕緣層的開口時，選擇性地去除第二閘極絕緣層的氧化物絕緣膜並以露出氮化物絕緣膜的方式進行加工。
至少氧化物絕緣層177a、177b、第二閘極絕緣層187a、187b的上表面形狀寬於氧化物半導體層163、103的上表面形狀，並且最好氧化物絕緣層177a、177b、第二閘極絕緣層187a、187b的上表面覆蓋薄膜電晶體180、170。
並且，覆蓋氧化物絕緣層177a、177b的上表面及側面並以接觸於第一閘極絕緣層的氮化物絕緣膜的方式形成由氮化物絕緣膜構成的保護絕緣層178。
作為由氮化物絕緣膜構成的保護絕緣層178及第一閘極絕緣層188，使用藉由濺射法或電漿CVD法獲得的氮化矽膜、氧氮化矽膜、氮化鋁膜、氧氮化鋁膜等的不包含水分、氫離子或OH-等的雜質並阻擋上述雜質從外部侵入的無機絕緣膜。
在本實施例中，作為由氮化物絕緣膜構成的保護絕緣層178，以圍繞氧化物半導體層163、103的上表面及側面的方式藉由RF濺射法形成厚度為100nm的氮化矽膜。另外，保護絕緣層178接觸於由氮化物絕緣膜構成的第一 閘極絕緣層188。
藉由採用圖38所示的結構，可以在形成由氮化物絕緣膜構成的保護絕緣層178之後的製造步驟中防止來自外部的水分的侵入。此外，即使在將裝置作為半導體裝置，如作為液晶顯示裝置而完成之後，也可以長期防止來自外部的水分的侵入，所以能夠提高裝置的長期可靠性。
另外，雖然在本實施例中示出使用氮化物絕緣膜圍繞一個薄膜電晶體的結構，但並不侷限於此，而還可以採用使用氮化物絕緣膜圍繞多個薄膜電晶體的結構或者使用氮化物絕緣膜圍繞像素部的多個薄膜電晶體的結構。以至少圍繞主動矩陣基板的像素部的邊緣的方式設置保護絕緣層178與第一閘極絕緣層188接觸的區域。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
本說明書根據2009年8月7日在日本專利局受理的日本專利申請編號2009-185317而製作，所述申請內容包括在本說明書中。
100‧‧‧基板
102‧‧‧閘極絕緣層
107‧‧‧氧化物絕緣膜
108‧‧‧電容佈線
110‧‧‧像素電極層
111‧‧‧導電層
120‧‧‧連接電極
121‧‧‧端子
122‧‧‧端子
128‧‧‧端子電極
129‧‧‧端子電極
147‧‧‧電容
162‧‧‧導電層
165b‧‧‧汲極電極層
170‧‧‧薄膜電晶體
180‧‧‧薄膜電晶體
190‧‧‧對置基板
191‧‧‧絕緣層
192‧‧‧液晶層
193‧‧‧絕緣層
194‧‧‧對置電極層
195‧‧‧著色層
196a、196b‧‧‧偏光板

Claims (11)

  1. 一種半導體裝置，包括：包括第一電晶體的驅動電路部，該第一電晶體包括第一氧化物半導體層及在該第一氧化物半導體層上的導電層；以及包括第二電晶體的像素部，該第二電晶體包括第二氧化物半導體層，其中絕緣層在該第一氧化物半導體層及該第二氧化物半導體層上，其中各該第一氧化物半導體層及該第二氧化物半導體層包括與該絕緣層接觸的部分，其中該部分係在氧過剩狀態，且其中該導電層與該部分重疊。
  2. 如申請專利範圍第1項的半導體裝置，其中各該第一氧化物半導體層和該第二氧化物半導體層更包括源極區和汲極區，且其中該部分在該源極區和該汲極區之間。
  3. 一種半導體裝置，包括：包括第一電晶體的驅動電路部，該第一電晶體包括第一氧化物半導體層及在該第一氧化物半導體層上的導電層；以及包括第二電晶體的像素部，該第二電晶體包括第二氧化物半導體層，其中絕緣層在該第一氧化物半導體層及該第二氧化物 半導體層上，其中各該第一氧化物半導體層及該第二氧化物半導體層包括源極區、汲極區和在該源極區和該汲極區之間的部分，其中該部分接觸該絕緣層，其中該部分係在氧過剩狀態，且其中該導電層與該部分重疊。
  4. 如申請專利範圍第2或3項的半導體裝置，其中該部分的載子濃度低於該源極區和該汲極區的載子濃度。
  5. 如申請專利範圍第2或3項的半導體裝置，其中各該第一電晶體和該第二電晶體更包括源極電極層和汲極電極層，其中該源極電極層電連接至該源極區，且其中該汲極電極層電連接至該汲極區。
  6. 如申請專利範圍第1或3項的半導體裝置，其中各該第一電晶體和該第二電晶體更包括閘極電極層，且其中該閘極電極層與該部分彼此重疊。
  7. 如申請專利範圍第1或3項的半導體裝置，其中各該第一氧化物半導體層及該第二氧化物半導體層含有銦、鎵及鋅。
  8. 如申請專利範圍第1或3項的半導體裝置，其中各該第一氧化物半導體層及該第二氧化物半導體層含有銦、錫及鋅。
  9. 如申請專利範圍第1或3項的半導體裝置，其中該第一氧化物半導體層的材料與該第二氧化物半導體層的材料相同。
  10. 一種電子設備，包括如申請專利範圍第1或3項的半導體裝置，其中該電子設備係選自電視裝置、電腦的監視器、影像拍攝裝置、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、聲音再現裝置及大型遊戲機的群組的之一。
  11. 一種電子設備，包括如申請專利範圍第1或3項的半導體裝置，其中該電子設備係手錶。
TW104130289A 2009-08-07 2010-08-05 半導體裝置及其製造方法 TWI576990B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009185317 2009-08-07
JP2009206489 2009-09-07

Publications (2)

Publication Number Publication Date
TW201547004A true TW201547004A (zh) 2015-12-16
TWI576990B TWI576990B (zh) 2017-04-01

Family

ID=43032924

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105143917A TWI617006B (zh) 2009-08-07 2010-08-05 半導體裝置及其製造方法
TW104130289A TWI576990B (zh) 2009-08-07 2010-08-05 半導體裝置及其製造方法
TW099126108A TWI511272B (zh) 2009-08-07 2010-08-05 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105143917A TWI617006B (zh) 2009-08-07 2010-08-05 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099126108A TWI511272B (zh) 2009-08-07 2010-08-05 半導體裝置及其製造方法

Country Status (6)

Country Link
US (5) US8654272B2 (zh)
EP (1) EP2284891B1 (zh)
JP (8) JP5779327B2 (zh)
KR (3) KR20110015375A (zh)
CN (2) CN101997036B (zh)
TW (3) TWI617006B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
US8735231B2 (en) * 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
TWI637483B (zh) * 2011-08-29 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6014324B2 (ja) * 2011-12-22 2016-10-25 株式会社ジャパンディスプレイ 液晶表示装置
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
TWI546590B (zh) * 2012-07-13 2016-08-21 鴻海精密工業股份有限公司 液晶顯示屏
KR102081468B1 (ko) 2012-07-20 2020-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR102343715B1 (ko) * 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014041344A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP5968275B2 (ja) * 2012-08-07 2016-08-10 株式会社ジャパンディスプレイ タッチセンサ付き表示装置、及び電子機器
CN111477634B (zh) * 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9754971B2 (en) * 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
JP6473626B2 (ja) * 2014-02-06 2019-02-20 株式会社半導体エネルギー研究所 半導体装置
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN106960814A (zh) * 2016-01-08 2017-07-18 中华映管股份有限公司 像素结构的制造方法
US10651209B2 (en) * 2016-01-27 2020-05-12 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR20170136740A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR102359245B1 (ko) * 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
US10957268B2 (en) 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
JP6963003B2 (ja) * 2017-03-06 2021-11-05 シャープ株式会社 液晶表示装置
TWI616792B (zh) * 2017-05-03 2018-03-01 友達光電股份有限公司 觸控顯示裝置的製造方法
US11081507B2 (en) * 2017-07-12 2021-08-03 Sakai Display Products Corporation Semiconductor device and method for manufacturing same
CN113764533A (zh) * 2017-08-24 2021-12-07 上海耕岩智能科技有限公司 红外光敏晶体管、红外光侦测器件、显示装置、制备方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
JP7263013B2 (ja) * 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11367745B2 (en) 2020-08-20 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for sensing long wavelength light

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
KR930011275A (ko) * 1991-11-11 1993-06-24 이헌조 박막 트랜지스터 구조
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06202156A (ja) * 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
CN1154490A (zh) * 1995-12-08 1997-07-16 Lg半导体株式会社 薄膜晶体管的液晶显示装置及其制造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3992797B2 (ja) 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4552239B2 (ja) * 1999-05-12 2010-09-29 ソニー株式会社 表示用薄膜半導体素子及び表示装置
JP3904807B2 (ja) * 1999-06-04 2007-04-11 株式会社半導体エネルギー研究所 表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3581073B2 (ja) * 2000-03-07 2004-10-27 シャープ株式会社 イメージセンサおよびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002175053A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
EP1343134A4 (en) 2000-12-06 2008-07-09 Sony Corp TIME CONTROL GENERATION CIRCUIT FOR A DISPLAY AND DISPLAY THEREOF
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2005071478A1 (en) 2004-01-26 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Electric appliance, semiconductor device, and method for manufacturing the same
CN1914552A (zh) * 2004-01-26 2007-02-14 株式会社半导体能源研究所 电器、半导体装置及其制造方法
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN100444405C (zh) * 2004-07-02 2008-12-17 中华映管股份有限公司 双栅级薄膜电晶体与像素结构及其制造方法
JP4906039B2 (ja) * 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006352082A (ja) 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
JP5177962B2 (ja) * 2005-05-20 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR20070009329A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR20080108223A (ko) 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5278637B2 (ja) * 2006-04-28 2013-09-04 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4713415B2 (ja) * 2006-07-13 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体素子
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
CN100526962C (zh) * 2006-09-14 2009-08-12 爱普生映像元器件有限公司 显示装置及其制造方法
JP4179393B2 (ja) 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101414125B1 (ko) * 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
US7767595B2 (en) * 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US20080208797A1 (en) * 2007-01-30 2008-08-28 Apple Inc. Automated record attribute value merging from multiple directory servers
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8552948B2 (en) * 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
TWI366834B (en) * 2007-11-21 2012-06-21 Wintek Corp Shift register
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101369758B1 (ko) 2007-12-08 2014-03-05 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101383705B1 (ko) * 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
EP2073255B1 (en) * 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101525806B1 (ko) * 2008-01-23 2015-06-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4560575B2 (ja) 2008-01-31 2010-10-13 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP2009185317A (ja) 2008-02-05 2009-08-20 Chuo Seisakusho Ltd エレベータ式めっき装置におけるワークの汚染防止装置
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2327070B1 (en) * 2008-09-19 2018-10-17 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101414926B1 (ko) * 2009-07-18 2014-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法

Also Published As

Publication number Publication date
EP2284891B1 (en) 2019-07-24
KR20110015375A (ko) 2011-02-15
EP2284891A3 (en) 2015-10-07
CN104934447B (zh) 2019-01-22
TWI576990B (zh) 2017-04-01
US9153602B2 (en) 2015-10-06
JP2020031223A (ja) 2020-02-27
US20110032444A1 (en) 2011-02-10
EP2284891A2 (en) 2011-02-16
TW201719860A (zh) 2017-06-01
CN101997036A (zh) 2011-03-30
JP2017123487A (ja) 2017-07-13
CN101997036B (zh) 2015-07-29
JP6817398B2 (ja) 2021-01-20
JP2021064799A (ja) 2021-04-22
US8654272B2 (en) 2014-02-18
KR20170100466A (ko) 2017-09-04
JP2011077503A (ja) 2011-04-14
US20140138681A1 (en) 2014-05-22
TW201133791A (en) 2011-10-01
JP2015181205A (ja) 2015-10-15
US20150364502A1 (en) 2015-12-17
US20160365460A1 (en) 2016-12-15
US8885115B2 (en) 2014-11-11
US20150041806A1 (en) 2015-02-12
TWI617006B (zh) 2018-03-01
JP6420391B2 (ja) 2018-11-07
JP5779327B2 (ja) 2015-09-16
JP2024009858A (ja) 2024-01-23
CN104934447A (zh) 2015-09-23
TWI511272B (zh) 2015-12-01
KR20170012522A (ko) 2017-02-02
US9837442B2 (en) 2017-12-05
JP2023011584A (ja) 2023-01-24
JP2019036743A (ja) 2019-03-07
JP6606246B2 (ja) 2019-11-13
US9583509B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
TWI576990B (zh) 半導體裝置及其製造方法
KR102005257B1 (ko) 표시 장치
TWI559552B (zh) 半導體裝置和其製造方法
TWI619228B (zh) 半導體裝置及其製造方法