CN100526962C - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN100526962C CN100526962C CNB2007101540577A CN200710154057A CN100526962C CN 100526962 C CN100526962 C CN 100526962C CN B2007101540577 A CNB2007101540577 A CN B2007101540577A CN 200710154057 A CN200710154057 A CN 200710154057A CN 100526962 C CN100526962 C CN 100526962C
- Authority
- CN
- China
- Prior art keywords
- capacitance electrode
- film
- lower floor
- keeps
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims abstract description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000002425 crystallisation Methods 0.000 claims abstract description 31
- 230000008025 crystallization Effects 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 238000005224 laser annealing Methods 0.000 claims abstract description 8
- 238000012423 maintenance Methods 0.000 claims description 63
- 239000002245 particle Substances 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 67
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 239000012535 impurity Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Abstract
一种显示装置及其制造方法。本发明的目的为在衬底上具备有薄膜晶体管以及用以保持经由该薄膜晶体管而施加至像素电极的显示信号的保持电容的显示装置中，提升用以形成保持电容的电极间的绝缘耐压，并提高制造成品率。本发明的显示装置的制造方法如下。在保持电容中，堆叠下层保持电容电极、薄的下层保持电容膜、多晶硅层、上层保持电容膜、以及上层保持电容电极。多晶硅层通过激光退火而产生的结晶化而形成。保持电容的多晶硅层即成为微结晶，而其表面平坦性良好。多晶硅层(保持电容电极)的图案形成为比开口部的底部还大，且形成为多晶硅层外周部的边缘配置在开口部的倾斜部上或开口部外的缓冲膜上。
Description
技术领域
本发明涉及一种在衬底上具备有薄膜晶体管以及用以保持经由该薄膜晶体管而施加至像素电极的显示信号的保持电容的显示装置及其制造方法。
背景技术
在主动矩阵(active matrix)型的液晶显示装置中，在玻璃衬底上配置成矩阵状的多个像素形成有选择像素用的薄膜晶体管(以下简称为“像素TFT”)。此外，形成有用以保持经由像素TFT施加至像素电极的显示信号的保持电容。
参照图5针对该液晶显示装置及其制造方法加以说明。首先，在第一衬底10上，在像素TFT部形成有由钼或铬等所构成的用以遮蔽射入至第一衬底10的外部光线的遮光金属层11。该遮光金属层11用以抑制因射入至像素TFT100的光线所导致的光漏电流。接着，通过例如等离子体化学气相沉积法(Plasma Chemical Vapor Deposition；以下简称为等离子体CVD)形成由氧化硅膜或氮化硅膜等的绝缘膜所构成的用以覆盖遮光金属层11的缓冲膜53。接着，在缓冲膜53上形成非晶硅(amorphous silicon)层。之后，通过激光退火将非晶硅层予以结晶化而形成多晶硅层55。多晶硅层55被蚀刻成岛(island)状的图案。多晶硅层55具有作为像素TFT 100T的主动层以及保持电容100C的保持电容电极的功能。
接着，通过等离子体CVD形成由氧化硅膜等所构成的用以覆盖多晶硅层55的栅极绝缘膜56。该栅极绝缘膜56成为保持电容100C的保持电容膜56C。
接着，在像素TFT 100T的栅极绝缘膜56上形成由钼或铬等所构成的栅极电极57。另一方面，在保持电容膜56C上形成由与栅极电极57相同的金属所构成的上层电容电极58。之后，将栅极电极57及上层电容电极58作为屏蔽并对多晶硅层55予以离子植入杂质而形成源极与漏极。当为N通道型的薄膜晶体管时，该杂质为磷或砷。源极与漏极间的区域成为沟道(channel)。
接着，形成用以覆盖栅极电极57与上层电容电极58的层间绝缘膜19。在栅极绝缘膜56及层间绝缘膜19设置接触孔(contact hole)CH1、CH2，并形成经由该接触孔CH1、CH2而与多晶硅层55连接的源极电极20S及漏极电极20D。接着，根据需求，形成由用以覆盖源极电极20S与漏极电极20D的氮化硅膜等所构成的钝化(passivation)膜21、以及由感光性材料等所构成的平坦化膜22。在钝化膜21及平坦化膜22设置接触孔CH3，并形成由经由该接触孔CH3而与源极电极20S连接的ITO(indium tin oxide；铟锡氧化物)等的透明金属所构成的像素电极23。
并且，在第一衬底10贴合由玻璃等透明材料所构成的、用以密封液晶层LC的第二衬底30。在第二衬底30形成由ITO等透明金属所构成的共通电极31，且该共通电极31与像素电极23为相对向。此外，在第一衬底10及第二衬底30形成未图示的偏光板。
该显示装置的动作如下。当像素TFT 100T根据施加至栅极电极57的像素选择信号而成为导通(ON)状态时，即根据经由源极电极20S而施加至像素电极23的显示信号来控制液晶层LC的液晶分子的配向。此时，显示信号被保持电容100C保持，而施加至像素电极23一定期间。由此，控制对于来自背光BL的光线的像素的通过光量，以进行黑显示或白显示。
作为关联的技术文件，列举例如以下的专利文件。
专利文件1：日本特开平11-111998号公报
发明内容
(发明所欲解决的课题)
然而，以往当通过激光退火将非晶硅层予以结晶化，而形成结晶粒径为300nm至400nm的多晶硅层55时，会在多晶硅层55的表面产生比粒界部的膜厚还高两倍左右的隆起。因为该隆起，有使堆叠在保持电容电极上的保持电容膜56C的覆盖性劣化、而降低多晶硅层55(保持电容电极)与上层保持电容电极58之间的绝缘耐压、而降低制造成品率的问题。此外，当以提升表面平坦性的条件来形成多晶硅层55时，由于结晶粒径变小，且保持电容电极电阻变的高电阻化，所以有薄膜晶体管与保持电容的连接电阻变高且降低制造成品率的问题。
(解决课题的手段)
本发明的显示装置是在衬底上具备有薄膜晶体管以及用以保持经由薄膜晶体管而施加至像素电极的显示信号的保持电容，其特征为：薄膜晶体管具备有：遮光层，形成在衬底上；多晶硅层，在遮光层上隔着缓冲膜而形成；栅极绝缘膜，覆盖多晶硅层；栅极电极，形成在栅极绝缘膜上；而保持电容具备有：下层保持电容电极，形成在衬底上；下层保持电容膜，经由形成在下层保持电容电极上的缓冲膜的开口部而与下层保持电容电极接触，且比缓冲膜还薄；保持电容电极，隔着下层保持电容膜而形成在下层保持电容电极上，且具有比缓冲膜上的多晶硅层的结晶粒径还小的微结晶多晶硅部分；上层保持电容膜，覆盖保持电容电极；以及上层保持电容电极，隔着上层保持电容膜而形成在保持电容电极上。
依据上述结构，由于保持电容电极是由微结晶多晶硅所构成且其表面平坦性良好，所以能提升与上层保持电容电极之间的绝缘耐压。
此外，除了上述结构外，特征还在于，保持电容电极的图案形成为比开口部的底部还大，保持电容电极外周部的边缘配置在开口部的倾斜部的缓冲膜上或开口部外侧的缓冲膜上，且保持电容电极外周部的结晶粒径比内侧的结晶粒径还大。
依据上述结构，由于保持电容电极的图案形成为比开口部的底部还大，保持电容电极外周部的边缘配置在所述开口部的倾斜部的缓冲膜上或开口部外侧的缓冲膜上，且所述保持电容电极外周部的结晶粒径比内侧的结晶粒径还大，所以能降低所述保持电容电极外周部的薄片电阻(sheet resistance)，且减小薄膜晶体管与保持电容的连接电阻。此外，能防止因开口部的台阶而导致保持电容电极的断线。
此外，本发明还是在衬底上具备有薄膜晶体管以及用以保持经由该薄膜晶体管而施加至像素电极的显示信号的保持电容的显示装置的制造方法，该制造方法具备有：在衬底上形成遮光层及下层保持电容电极的步骤；形成缓冲膜并覆盖遮光层及下层保持电容电极的步骤；选择性地蚀刻下层保持电容电极上的缓冲膜以形成开口部的步骤；经由开口部在下层保持电容电极上形成比缓冲膜还薄的下层保持电容膜的步骤；在缓冲膜及下层保持电容膜上形成非晶硅层，并对该非晶硅层进行激光退火，由此将非晶硅层形成为多晶硅层的步骤；将多晶硅层予以图案化以形成保持电容电极的步骤；形成用以覆盖多晶硅层的栅极绝缘膜以及用以覆盖保持电容电极的上层保持电容膜的步骤；以及在栅极绝缘膜上形成栅极电极，且在上层保持电容膜上形成上层保持电容电极的步骤。
(发明的效果)
依据本发明，可在衬底上具备有薄膜晶体管以及用以保持经由该薄膜晶体管而施加至像素电极的显示信号的保持电容的显示装置中，提升用以形成保持电容的电极间的绝缘耐压，并可以提高制造的成品率。
此外，依据本发明，由于能以小面积将保持电容予以大电容化，所以对于高细致化及高开口率也有效。
并且，依据本发明，能减小薄膜晶体管与保持电容的连接电阻。此外，能防止因保持电容部所形成的开口部的台阶而导致保持电容电极断线的情况。
附图说明
图1是本发明的实施方式的液晶显示装置的剖面图。
图2是本发明的实施方式的液晶显示装置的平面图。
图3是本发明的实施方式的液晶显示装置的保持电容的平面图。
图4是本发明的实施方式的液晶显示装置的保持电容的平面图。
图5是显示现有例的液晶显示装置的剖面图。
符号说明
1、100 像素
1T、100T 像素TFT
1C、100C 保持电容
10 第一衬底
11 遮光金属层
12 下层保持电容电极
13、53 缓冲膜
14 下层保持电容膜
15、15C、55 多晶硅层
16、56 栅极绝缘膜
16C 上层保持电容膜
17 栅极电极
18 上层保持电容电极
19 层间绝缘膜
20D 漏极电极
20S 源极电极
21 钝化膜
22 平坦化膜
23 像素电极
30 第二衬底
31 共通电极
56C 保持电容膜
57 栅极电极
58 上层电容电极
OP 开口部
CH1、CH2、CH3接触孔
K 倾斜部
LC 液晶层
具体实施方式
参照附图针对本发明的实施方式的显示装置及其制造方法加以说明。虽在显示装置形成有多个像素，但在图1中仅显示一个像素1。图1所示的第一衬底10侧的剖面结构相当于沿着图2平面图的X—X剖线的剖面。此外，在图1及图2中，针对与图5所示的相同结构要素，附上相同的符号来参照。
由玻璃等透明的绝缘材料所构成的第一衬底10包含有形成有像素TFT 1T的像素TFT部以及形成有保持电容1C的电容部。首先，在第一衬底10上，在像素TFT部形成有由钼或铬等所构成的用以遮蔽射入至第一衬底10的外部光线的遮光金属层11。另一方面，在第一衬底10的电容部形成下层保持电容电极12。下层保持电容电极12较佳为以与遮光金属层11相同的材料来形成。在该情况下，在第一衬底10上形成作为遮光金属层11的金属层，并对该金属层进行图案化，由此形成遮光金属层11及下层保持电容电极12。
遮光金属层11较佳为连接至后述的栅极电极17。此外，也可将遮光金属层11的电位作为接地(ground)等的预定的固定电位。在该情况下，也可将遮光金属层11与下层保持电容电极12予以连接。
接着，通过等离子体CVD等，形成由氧化硅膜或氮化硅膜等的绝缘膜所构成的用以覆盖遮光金属层11及下层保持电容电极12的缓冲膜13。该缓冲膜13与后述的下层保持电容层14的膜厚总和较佳为300nm以上，以使多晶硅层15的结晶粒径均匀化。选择性地蚀刻下层保持电容电极12上的缓冲膜13，以形成露出下层保持电容电极12的开口部OP。此时，在缓冲膜13的开口部OP的边缘形成倾斜部K。
接着，形成用以覆盖缓冲膜13以及在开口部OP内所露出的下层保持电容电极12的下层保持电容膜14。该下层保持电容膜14形成为与开口部OP内露出的下层保持电容电极12接触。下层保持电容膜14的膜厚比缓冲膜13的膜厚还薄，较佳为100nm以下。下层保持电容膜14是由氧化硅膜或氮化硅膜等的绝缘膜所构成，且通过等离子体CVD等所形成。
接着，在下层保持电容膜14上形成约45nm膜厚的非晶硅层。之后，通过激光退火(较佳为受激准分子激光(excimer laser)退火)将非晶硅层予以结晶化，以形成结晶粒径约300nm至400nm的多晶硅层15。此时，在电容部结晶化前的多晶硅层15C中，由于下层保持电容膜14比像素TFT1T的遮光金属层11上的缓冲膜13还薄，所以与遮光金属层11上的结晶化前的多晶硅层15相比，激光退火所产生的热会经由下层保持电容膜14而传达至下层保持电容电极12，所以容易散热。由此，下层保持电容膜14及下层保持电容电极12上的多晶硅层15C变的难以进行结晶化，所以与像素TFT 1T的多晶硅层15相比，多晶硅结晶粒径变小。结果，使用在上述像素TFT 1T的多晶硅层15中能获得结晶粒径约300nm至400nm的激光退火条件下，保持电容1C的多晶硅层15C会变成结晶粒径约50nm以下的微结晶，且平坦性变的良好。
之后，对多晶硅层15C进行杂质的离子植入。由此，电容部的多晶硅层15C具有作为保持电容电极的功能。并且，多晶硅层15、15C被图案化成预定的图案。
接着，形成用以覆盖像素TFT部及电容部的多晶硅层15、15C的栅极绝缘膜16。在此，与保持电容1C的多晶硅层15C重叠的栅极绝缘膜16具有作为上层保持电容膜16C的功能。
接着，在像素TFT部的栅极绝缘膜16上形成由钼或铬等所构成的栅极电极17。另一方面，在上层保持电容膜16C上形成上层保持电容电极18。由于下层的多晶硅层15C的平坦性反映至上层保持电容膜16，所以提升多晶硅层15C(保持电容电极)与上层保持电容电极18的绝缘耐压。
上层保持电容电极18以与栅极电极17相同的材料所形成。即，在栅极绝缘膜16及上层保持电容膜16C上形成作为栅极电极17的金属层，且将该金属层予以图案化，由此形成栅极电极17及上层保持电容电极18。
由此，保持电容1C夹着作为保持电容电极的多晶硅层15C，并在多晶硅层15C的上下形成为电容。因此，能增大单位面积的电容值。
接着，将栅极电极17及上层保持电容电极18作为屏蔽，对像素TFT部的多晶硅层15予以离子植入杂质，而形成源极及漏极。当为N通道型的薄膜晶体管时，该杂质为磷或砷。源极与漏极之间的区域变成沟道。并且，根据需求，也可形成由低浓度杂质层及高浓度杂质层所构成的LDD(Lightly Doped Drain；轻掺杂漏极)构造的源极及漏极。
接着，形成用以覆盖栅极电极17及上层保持电容电极18的层间绝缘膜19。从此层开始的上层的结构要素(即，层间绝缘膜19、分别与多晶硅层15的源极及漏极连接的源极电极20S及漏极电极20D、钝化膜21、平坦化膜22、以及像素电极23)形成为与图5所示的结构要素相同。
此外，第二衬底30及共通电极31也与图5所示相同，贴合至第一衬底10，以密封位于第二衬底30与第一衬底10之间的液晶层LC。并且，在第一衬底10与第二衬底30形成未图示的偏光板。该显示装置的显示动作与现有例所示内容相同。
接着，参照图3与图4，针对保持电容1C的另一个特征结构加以说明。图3与图4是保持电容1C的平面图，图4的Y—Y剖线的剖面相当于图1的保持电容1C的剖面。如图3所示，当多晶硅层15C(保持电容电极)的图案比缓冲膜13的开口部OP的底部还小时，由于该部分的多晶硅层15C由微结晶多晶硅所构成，所以有该部分的电阻变高，且与像素TFT 1T的源极的连接电阻变高的问题。此外，当开口部OP的台阶覆盖率(step coverage)差时，有因该台阶部D而导致断线的问题。
因此，如图4所示，多晶硅层15C(保持电容电极)的图案形成为比开口部OP的底部还大，且形成为将多晶硅层15C外周部的边缘配置在开口部OP的倾斜部K的缓冲膜13上或开口部OP外侧的缓冲膜13上。由此，多晶硅层15C(保持电容电极)外周部的结晶粒径变的比内侧的结晶粒径还大。即，多晶硅层15C(保持电容电极)的图案变成为以低电阻的外周多晶硅部来包围高电阻的微结晶多晶硅部的周围。由此，能减小像素TFT 1T的源极与多晶硅层15C(保持电容电极)的连接电阻。此外，由于以保持电容电极18来覆盖开口部OP的台阶整体，所以能减轻/防止因台阶部位所造成的保持电容电极的断线。并且，上层保持电容电极18也可配置成不与多晶硅层15C(保持电容电极)外周部平坦性不良好的部分重叠。由此，能抑制上层保持电容电极18与多晶硅层15间的绝缘耐压的降低。
并且，在本实施方式中，虽在第一衬底10配置像素电极23且在第二衬底30配置共通电极31，但本发明也可适用于具有上述以外的结构的液晶显示装置。例如，本发明也可适用于在第一衬底10配置像素电极与共通电极两者，且针对第一衬底10使用大致水平方向的电场来进行液晶层LC的光学性控制的FFS(Fringe-Field Switching；边缘电场切换)方式或IPS(In-Plain Switching；横向电场切换)方式的液晶显示装置。为FFS方式时，由于像素电极与共通电极隔着绝缘膜而相对向配置，由此构成为电容。由于加上此电容，故能增大保持电容1C整体的电容值，所以对高细致化及高开口率化更为有效。
此外，本实施方式虽以液晶显示装置为例来说明，但本发明也可适用于液晶显示装置以外的显示装置，例如也可适用于具备有有机电致发光(electro luminescence)组件的显示装置。
Claims (12)
1.一种显示装置，其在衬底上具备有薄膜晶体管以及用以保持经由所述薄膜晶体管而施加至像素电极的显示信号的保持电容，其特征在于，
所述薄膜晶体管具备有：
遮光层，形成在所述衬底上；
多晶硅层，在所述遮光层上隔着缓冲膜而形成；
栅极绝缘膜，覆盖所述多晶硅层；以及
栅极电极，形成在所述栅极绝缘膜上；
而所述保持电容具备有：
下层保持电容电极，形成在所述衬底上；
下层保持电容膜，经由形成在所述下层保持电容电极上的所述缓冲膜的开口部而与所述下层保持电容电极接触，且比所述缓冲膜还薄；
保持电容电极，隔着所述下层保持电容膜而形成在所述下层保持电容电极上，且具有比所述缓冲膜上的多晶硅层的结晶粒径还小的微结晶多晶硅部分；
上层保持电容膜，覆盖所述保持电容电极；以及
上层保持电容电极，隔着所述上层保持电容膜而形成在所述保持电容电极上。
2.根据权利要求1所述的显示装置，其特征在于，所述保持电容电极的图案形成为比所述开口部的底部还大，所述保持电容电极外周部的边缘配置在所述开口部的倾斜部的所述缓冲膜上，且所述保持电容电极外周部的结晶粒径比内侧的结晶粒径还大。
3.根据权利要求1所述的显示装置，其特征在于，所述保持电容电极的图案形成为比所述开口部的底部还大，所述保持电容电极外周部的边缘配置在所述开口部的外侧的所述缓冲膜上，且所述保持电容电极外周部的结晶粒径比内侧的结晶粒径还大。
4.根据权利要求1所述的显示装置，其特征在于，所述缓冲膜与所述下层保持电容膜的膜厚总和为300nm以上。
5.根据权利要求1所述的显示装置，其特征在于，所述下层保持电容膜的膜厚为100nm以下。
6.根据权利要求2所述的显示装置，其特征在于，所述保持电容电极的外周部未与所述上层保持电容电极重叠。
7.根据权利要求3所述的显示装置，其特征在于，所述保持电容电极的外周部未与所述上层保持电容电极重叠。
8.一种显示装置的制造方法，该显示装置在衬底上具备有薄膜晶体管以及用以保持经由该薄膜晶体管而施加至像素电极的显示信号的保持电容，该制造方法的特征在于具备有：
在所述衬底上形成遮光层及下层保持电容电极的步骤；
形成缓冲膜并覆盖所述遮光层及下层保持电容电极的步骤；
选择性地蚀刻所述下层保持电容电极上的所述缓冲膜以形成开口部的步骤；
经由所述开口部在所述下层保持电容电极上形成比所述缓冲膜还薄的下层保持电容膜的步骤；
在所述缓冲膜及所述下层保持电容膜上形成非晶硅层，并对该非晶硅层进行激光退火，由此将非晶硅层形成为多晶硅层的步骤；
将所述多晶硅层予以图案化以形成保持电容电极的步骤；
形成用以覆盖所述多晶硅层的栅极绝缘膜以及用以覆盖所述保持电容电极的上层保持电容膜的步骤；以及
在所述栅极绝缘膜上形成栅极电极，且在所述上层保持电容膜上形成上层保持电容电极的步骤。
9.根据权利要求8所述的显示装置的制造方法，其特征在于，形成所述保持电容电极的步骤，将所述保持电容电极形成为比所述开口部的底部还大，且使所述保持电容电极的边缘配置在所述开口部的倾斜部的所述缓冲膜上。
10.根据权利要求8所述的显示装置的制造方法，其特征在于，形成所述保持电容电极的步骤，将所述保持电容电极形成为比所述开口部的底部还大，且使所述保持电容电极的边缘配置在所述开口部的外侧的所述缓冲膜上。
11.根据权利要求8所述的显示装置的制造方法，其特征在于，所述缓冲膜与所述下层保持电容膜的膜厚总和为300nm以上。
12.根据权利要求8所述的显示装置的制造方法，其特征在于，所述下层保持电容膜的膜厚为100nm以下。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006249671 | 2006-09-14 | ||
| JP2006249670 | 2006-09-14 | ||
| JP2006249670 | 2006-09-14 | ||
| JP2007179898 | 2007-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101145566A CN101145566A (zh) | 2008-03-19 |
| CN100526962C true CN100526962C (zh) | 2009-08-12 |
Family
ID=39207962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101540577A Active CN100526962C (zh) | 2006-09-14 | 2007-09-13 | 显示装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100526962C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104393018A (zh) * | 2014-01-21 | 2015-03-04 | 苹果公司 | 具有底部屏蔽的有机发光二极管显示器 |
| CN104900655A (zh) * | 2015-04-14 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US9716134B2 (en) | 2014-01-21 | 2017-07-25 | Apple Inc. | Organic light-emitting diode display with bottom shields |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2284891B1 (en) * | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015015440A (ja) * | 2013-07-08 | 2015-01-22 | ソニー株式会社 | 半導体装置およびその製造方法、並びに表示装置および電子機器 |
| CN105334680A (zh) * | 2014-08-15 | 2016-02-17 | 群创光电股份有限公司 | 阵列基板结构及接触结构 |
| JP6432222B2 (ja) * | 2014-09-03 | 2018-12-05 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置および電子機器 |
| KR102471668B1 (ko) * | 2014-11-10 | 2022-11-29 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그 제조방법 |
| KR102441882B1 (ko) * | 2015-12-28 | 2022-09-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102526611B1 (ko) * | 2016-05-31 | 2023-04-28 | 엘지디스플레이 주식회사 | 표시장치 |
| CN106952964B (zh) * | 2017-05-22 | 2020-02-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
| CN107331669B (zh) * | 2017-06-19 | 2020-01-31 | 深圳市华星光电半导体显示技术有限公司 | Tft驱动背板的制作方法 |
-
2007
- 2007-09-13 CN CNB2007101540577A patent/CN100526962C/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104393018A (zh) * | 2014-01-21 | 2015-03-04 | 苹果公司 | 具有底部屏蔽的有机发光二极管显示器 |
| US9716134B2 (en) | 2014-01-21 | 2017-07-25 | Apple Inc. | Organic light-emitting diode display with bottom shields |
| CN104900655A (zh) * | 2015-04-14 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101145566A (zh) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100526962C (zh) | 显示装置及其制造方法 | |
| JP4179393B2 (ja) | 表示装置及びその製造方法 | |
| US10451946B2 (en) | Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method | |
| US7622316B2 (en) | Active matrix organic luminescence display device and manufacturing method for the same | |
| JP5796760B2 (ja) | トランジスタ回路 | |
| TWI401802B (zh) | 薄膜電晶體板及其製造方法 | |
| US7315076B2 (en) | Display device and manufacturing method of the same | |
| US9214533B2 (en) | Semiconductor device having transparent electrodes | |
| US8018013B2 (en) | Pixel structure and method for manufacturing thereof | |
| US9337213B2 (en) | Semiconductor device and method for manufacturing same | |
| US9583510B2 (en) | Semiconductor device, display device, and method for manufacturing semiconductor device | |
| KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
| US20090085041A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| WO2018180617A1 (ja) | アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置 | |
| US9276126B2 (en) | Semiconductor device and method for producing same | |
| US11226529B2 (en) | Liquid crystal display device | |
| CN111755507B (zh) | 有源矩阵基板及其制造方法 | |
| US7646021B2 (en) | Thin film transistor array substrate | |
| KR100894594B1 (ko) | 표시장치용 소자기판 및 이의 제조방법 | |
| TWI445176B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| JP7471075B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2015181194A (ja) | トランジスタ回路 | |
| JP2023076275A (ja) | アクティブマトリクス基板および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NANKAI UNIVERSITY Free format text: FORMER OWNER: SANYO EPSON IMAGING DEVICES CO. Effective date: 20110518 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: NAGANO PREFECTURE, JAPAN TO: TOKYO, JAPAN |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110518 Address after: Tokyo, Japan Patentee after: Sony Corp. Address before: Nagano Patentee before: Sanyo Epson Imaging Devices Co. |
|
| ASS | Succession or assignment of patent right |
Owner name: NIPPON DISPLAY CO., LTD. Free format text: FORMER OWNER: SONY CORPORATION Effective date: 20121123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121123 Address after: Aichi Patentee after: Japan display West Co.,Ltd. Address before: Tokyo, Japan Patentee before: Sony Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20211027 Address after: Tokyo, Japan Patentee after: JAPAN DISPLAY Inc. Address before: Aichi Patentee before: Japan display West Co.,Ltd. |
|
| TR01 | Transfer of patent right |