CN106952964B - 一种薄膜晶体管及其制备方法、阵列基板和显示面板 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN106952964B CN106952964B CN201710361808.6A CN201710361808A CN106952964B CN 106952964 B CN106952964 B CN 106952964B CN 201710361808 A CN201710361808 A CN 201710361808A CN 106952964 B CN106952964 B CN 106952964B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- gate insulating
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 230000008025 crystallization Effects 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 187
- 239000010408 film Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004781 supercooling Methods 0.000 description 2
- 241000695274 Processa Species 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
本申请提供一种薄膜晶体管及其制备方法、阵列基板和显示面板，以改善现有技术中采用循序性横向晶化制备薄膜晶体管时，由于栅极绝缘层厚度不一致导致的薄膜晶体管的阈值电压不稳定的问题。所述薄膜晶体管的制作方法，包括：通过循序性横向晶化法在衬底基板之上形成多晶硅有源层；在所述多晶硅有源层之上形成栅极绝缘层，其中，形成的所述栅极绝缘层内厚度差在第一预设范围内；薄化所述晶粒内部区的所述栅极绝缘层，使薄化后的所述栅极绝缘层内厚度差在第二预设范围内，其中，所述第二预设范围小于所述第一预设范围。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
背景技术
低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜由于其原子排列规则，载流子迁移率高(10～300cm2/Vs)，一般作为薄膜晶体管的有源层，在应用到液晶显示面板时，可以使液晶显示面板具有较高的驱动电流，可加快液晶分子的反应时间，缩小薄膜晶体管的体积，增加像素单元中的透过面积，使显示装置具有更高的亮度和分辨率，因此，薄膜晶体管的制作工艺中广泛采用LTPS薄膜制备有源层。非晶硅的晶化问题一直是LTPS领域研究的重点。
循序性横向晶化法(Sequential Lateral Solidification，SLS)，一般常用来将非晶硅晶化为多晶硅，通常是使用308或355nm准分子激光或固态激光，同时搭配具有图形的光刻板与光学系统，改变激光的强度分布，控制硅晶界的位置与微米级尺寸晶粒的形成。为了增大晶粒尺寸，必须控制好成核时的超级冷却特性，较低的超级冷却具有较慢的结晶速率，配合外在光刻板的辅助形成较大的温度梯度，使得晶粒往同一个方向生长。
但是，现有技术在通过循序性横向晶化方法将非晶硅转换为多晶硅时，会使多晶硅膜层在晶界区形成隆起，而在晶界区形成的隆起会使后续在多晶硅膜层上形成的栅极绝缘层膜厚不均匀，而栅极绝缘层膜厚不均匀会导致最终形成的薄膜晶体管的阈值电压不稳定，甚至在晶界区会出现由于栅极绝缘层太薄而漏电的现象。
发明内容
本申请提供一种薄膜晶体管及其制备方法、阵列基板和显示面板，以改善现有技术中采用循序性横向晶化制备薄膜晶体管时，由于栅极绝缘层厚度不一致导致的薄膜晶体管的阈值电压不稳定的问题。
本申请实施例提供一种薄膜晶体管的制作方法，包括：
通过循序性横向晶化法在衬底基板之上形成多晶硅有源层，所述多晶硅有源层的表面具有多个凸起结构，所述凸起结构所在区域作为晶界区，相邻两个所述凸起结构之间所在区域作为晶粒内部区；
在所述多晶硅有源层之上形成栅极绝缘层，其中，形成的所述栅极绝缘层内厚度差在第一预设范围内；
薄化所述晶粒内部区的所述栅极绝缘层，使薄化后的所述栅极绝缘层内厚度差在第二预设范围内，其中，所述第二预设范围小于所述第一预设范围。
优选的，所述薄化所述晶粒内部区的所述栅极绝缘层，具体包括：
将所述晶粒内部区的所述栅极绝缘层的厚度薄化至与所述晶界区的所述栅极绝缘层的厚度一致。
优选的，所述薄化所述晶粒内部区的所述栅极绝缘层，具体包括：
在所述栅极绝缘层之上形成遮挡所述晶界区的光刻胶层图案；
对所述晶粒内部区的所述栅极绝缘层刻蚀预设时长。
优选的，所述通过循序性横向晶化法在衬底基板之上形成多晶硅有源层，具体包括：
在衬底基板之上形成非晶硅膜层；
通过循序性横向晶化法，晶化所述非晶硅膜层形成多晶硅膜层；
通过构图工艺，使所述多晶硅膜层形成多晶硅有源层。
优选的，所述通过循序性横向晶化法，晶化所述非晶硅膜层形成多晶硅膜层之前，所述制作方法还包括：
对所述非晶硅膜层退火，去除所述非晶硅膜层中的氢。
优选的，所述在衬底基板之上形成非晶硅膜层之前，所述制作方法还包括：在衬底基板之上形成缓冲层。
优选的，所述薄化所述晶粒内部区的所述栅极绝缘层，之后，所述制作方法还包括：在所述栅极绝缘层之上依次形成栅极、层间绝缘层以及源漏极层。
一种采用本申请实施例提供的所述制作方法制作的薄膜晶体管，所述薄膜晶体管包括：
设置在衬底基板之上的多晶硅有源层；
设置在所述多晶硅有源层之上的栅极绝缘层，其中，所述栅极绝缘层内厚度差在所述第二预设范围内。
本申请实施例还提供一种阵列基板，包括本申请实施例提供的所述的薄膜晶体管。
本申请实施例还提供一种显示面板，包括本申请实施例提供的所述的阵列基板。
本申请实施例有益效果如下：本申请实施例的薄膜晶体管，在通过循序性横向晶化法将非晶硅膜层转换为多晶硅膜层后，对形成在多晶硅膜层上的栅极绝缘层的相邻两个晶界区之间的晶粒内部区进行减薄处理，使薄化后的所述栅极绝缘层内厚度差在第二预设范围内，进而可以使最终形成的栅极绝缘层在各个位置处的膜厚基本一致，改善薄膜晶体管由于栅极绝缘层厚度不一致导致的薄膜晶体管的阈值电压不稳定的问题。
附图说明
图1为本申请实施例提供的薄膜晶体管的制备方法的流程图；
图2为本申请实施例中，制备完成非晶硅层的薄膜晶体管的结构示意图；
图3为本申请实施例中，制备完成多晶硅有源层的薄膜晶体管的结构示意图；
图4为本申请实施例中，制备完成栅极绝缘层的薄膜晶体管的结构示意图；
图5为本申请实施例中，薄化完晶粒内部区的栅极绝缘层的薄膜晶体管的结构示意图；
图6为本申请实施例提供的一种薄膜晶体管的结构示意图。
具体实施方式
下面结合说明书附图对本申请实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
参见图1，本申请实施例提供一种薄膜晶体管的制作方法，包括：
步骤101、通过循序性横向晶化法在衬底基板之上形成多晶硅有源层，多晶硅有源层的表面具有多个凸起结构，凸起结构所在区域作为晶界区，相邻两个凸起结构之间所在区域作为晶粒内部区。
在具体实施时，对于通过循序性横向晶化法在衬底基板之上形成多晶硅有源层，具体包括：
在衬底基板之上形成非晶硅膜层；
通过循序性横向晶化法，晶化非晶硅膜层形成多晶硅膜层；
通过构图工艺，使多晶硅膜层形成多晶硅有源层。
优选的，在衬底基板之上形成非晶硅膜层之前，制作方法还可以包括：在衬底基板之上形成缓冲层。
优选的，通过循序性横向晶化法，晶化非晶硅膜层形成多晶硅膜层之前，制作方法还包括：对非晶硅膜层退火，去除非晶硅膜层中的氢。
步骤102、在多晶硅有源层之上形成栅极绝缘层，其中，形成的栅极绝缘层内厚度差在第一预设范围内。
需要说的是，采用循序性横向晶化法将非晶硅膜层转换为多晶硅膜层时，通常形成的多晶硅膜层表面会有多个凸起结构，而再在这种具有凸起结构的膜层表面形成栅极绝缘层时，栅极绝缘层自然也会在相应的区域形成凸起，并使最终整个栅极绝缘层的膜厚不一致，而本申请实施例中的第一预设范围，是指再多晶硅膜层上形成栅极绝缘层后，在栅极绝缘层各个区域自然形成的厚度差，例如，一般的，在多晶硅膜层上形成栅极绝缘层后，若晶粒内部区的栅极绝缘层膜厚为
时，晶界区最薄处的栅极绝缘层的膜厚为
则栅极绝缘层内厚度差在
即第一预设范围可以为具体的第一预设范围可以根据经验进行选取。
步骤103、薄化晶粒内部区的栅极绝缘层，使薄化后的栅极绝缘层内厚度差在第二预设范围内，其中，第二预设范围小于第一预设范围。
在具体实施时，对于薄化晶粒内部区的栅极绝缘层，具体可以包括：
在栅极绝缘层之上形成遮挡晶界区的光刻胶层图案；
对晶粒内部区的栅极绝缘层刻蚀预设时长。
需要说明的是，对于第二预设范围，其为处理后的栅极绝缘层各个区域的厚度差，例如，在未处理之前，晶粒内部区的栅极绝缘层膜厚为
晶界区最薄处的栅极绝缘层的膜厚为
当然，考虑到晶界区的隆起为一个渐变的过程，在靠近晶粒区的厚度可能稍微大于
即，例如，为
则可以将晶粒区的栅极绝缘层膜厚薄化为晶界区膜厚的中间值，
即，第二预设范围具体可以为
具体的第二预设范围，可以根据经验进行设定，使最终的阵列基板上的薄膜晶体管的阈值电压基本相等即可。对于本申请实施例，由于形成的栅极绝缘层在晶粒内部区相对于晶界区厚度较厚，而通过将晶粒内部区的厚度进行减薄，进而可以到达使整个栅极绝缘层的厚度基本一致，改善薄膜晶体管有源栅极绝缘层的厚度不一致导致最终形成的薄膜晶体管的阈值电压不同的问题。
在具体实施时，由于对于整个栅极绝缘层而言，晶界区相对于晶粒内部区所占区域较小，进而可以将栅极绝缘层在晶界区的厚度近似为基本相等，而为了达到使栅极绝缘层各个区域的膜层厚度基本一致，优选的，可以将晶粒内部区的栅极绝缘层的厚度薄化至与晶界区的栅极绝缘层的厚度一致。
为了更详细的对本申请实施例提供的薄膜晶体管的制备方法进行说明，结合附图2至附图5举例如下：
步骤一、在衬底基板1上沉积SiO2或SiNx作为缓冲层2，以及在缓冲层2上沉积非晶硅膜层30，参见图2所示。
步骤二、采用退火工艺，去除非晶硅膜层30中的氢，防止激光晶化过程中的氢爆现象。
步骤三、采用循序性横向晶化法将非晶硅膜层30晶化为多晶硅膜层，并通过构图工艺，使多晶硅膜层形成多晶硅有源层3。具体可以使用能量密度500-600mj/cm2，控制横向晶粒尺寸为3μm，进行激光晶化，形成多晶硅有源层3后的薄膜晶体管的结构示意图如图3所示，其中，多晶硅有源层3包括形成在晶界区51的多个凸起结构，相邻两个晶界区51间隔有晶粒内部区52。
步骤四、在多晶硅有源层3上沉积栅极绝缘层4。栅极绝缘层4的膜层厚度可以为
由于SLS晶界的隆起，导致晶界区51的栅极绝缘层的厚度d1比晶粒内部区52的厚度d2低。具体的，晶界区51栅极绝缘层厚度可以为
晶粒内部区52的厚度可以为形成栅极绝缘层后的示意图如图4所示。
一般而言，现有技术中沉积的栅极绝缘层的预设厚度为的任一值，即，可以通过沉积参数设置，使沉积的栅极绝缘层的预设厚度为一确定值，该确定值为
范围内的一个值，但是，由于有源层的凸起结构，最终在有源层上形成的栅极绝缘层会出现厚度不均一，即，在晶粒内部区的厚度可能和预设厚度基本相等，但对于晶界区会相对较薄，甚至由于晶界区的栅极绝缘层太薄，可能会使最终形成的薄膜晶体管由于在晶界区太薄而发生漏电，因此，优选的，本申请实施例在沉积时，通过沉积参数的调整，优选沉积的栅极绝缘层的预设厚度为
的任一值，即，先沉积的栅极绝缘层的厚度整体较厚，保证即使在晶界区有凸起结构，而最终形成的薄膜晶体管也不会在晶界区发生漏电。
步骤五、进行光刻胶层的构图工艺，形成遮挡晶界区的图案化的光刻胶层，即，构图后光刻胶层覆盖晶界区，其它区域无覆盖，之后通过干刻工艺刻蚀，通过刻蚀时间的控制对无光刻胶覆盖区域的栅极绝缘层进行部分刻蚀，蚀刻后晶粒内部区的栅极绝缘层的厚度也达到
(原厚度为
)具体可以是刻蚀前为刻蚀后为
(与晶界区厚度一致)，薄化晶粒内部区的栅极绝缘层后的示意图如图5所示，使d2’与d1相等。
步骤六、为了形成完整的薄膜晶体管，可以在栅极绝缘层之上再依次形成栅极、层间绝缘层以及源漏极层。其中，在形成层间绝缘层之前还可以通过离子注入使多晶硅有源层形成沟道区、位于沟道区一侧的掺杂源区，以及沟道区另一侧的掺杂漏区。在形成源漏极层之前还可以对多晶硅有源层进行注入活化工艺，以及进行接触孔刻蚀工艺，以使源漏极层的源极通过过孔与掺杂源区接触，源漏极层的漏极通过另一过孔与掺杂漏区接触。当然，为了形成阵列基板，还可以在源漏极层上再形成平坦层(具体的材质可以为亚克力：
)、阳极(具体的材质可以为
)。
参见图6，本申请实施例还提供一种薄膜晶体管，采用本申请实施例提供的制作方法制作，薄膜晶体管包括：
设置在衬底基板1之上的多晶硅有源层3；
设置在多晶硅有源层3之上的栅极绝缘层4，其中，栅极绝缘层4内厚度差在第二预设范围内。在具体实施时，多晶硅有源层3与衬底基板1之间还可以设置缓冲层2。其中，多晶硅有源具有多个凸起结构，凸起结构所在的区域作为晶界区51，相邻晶界区之间的区域作为晶粒内部区52。
在具体实施时，薄膜晶体管在栅极绝缘层之上还可以依次设置栅极、层间绝缘层以及源漏极层。
本申请实施例还提供一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例还提供一种显示面板，包括本申请实施例提供的阵列基板。
本申请实施例有益效果如下：本申请实施例的薄膜晶体管，在通过循序性横向晶化法将非晶硅膜层转换为多晶硅膜层后，对形成在多晶硅膜层上的栅极绝缘层的相邻两个晶界区之间的晶粒内部区进行减薄处理，使薄化后的所述栅极绝缘层内厚度差在第二预设范围内，进而可以使最终形成的栅极绝缘层在各个位置处的膜厚基本一致，改善薄膜晶体管由于栅极绝缘层厚度不一致导致的薄膜晶体管的阈值电压不稳定的问题。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
通过循序性横向晶化法在衬底基板之上形成多晶硅有源层，所述多晶硅有源层的表面具有多个凸起结构，所述凸起结构所在区域作为晶界区，相邻两个所述凸起结构之间所在区域作为晶粒内部区；
在所述多晶硅有源层之上形成栅极绝缘层，其中，形成的所述栅极绝缘层内厚度差在第一预设范围内；
薄化所述晶粒内部区的所述栅极绝缘层，使薄化后的所述栅极绝缘层内厚度差在第二预设范围内，其中，所述第二预设范围小于所述第一预设范围。
2.如权利要求1所述的制作方法，其特征在于，所述薄化所述晶粒内部区的所述栅极绝缘层，具体包括：
将所述晶粒内部区的所述栅极绝缘层的厚度薄化至与所述晶界区的所述栅极绝缘层的厚度一致。
3.如权利要求1所述的制作方法，其特征在于，所述薄化所述晶粒内部区的所述栅极绝缘层，具体包括：
在所述栅极绝缘层之上形成遮挡所述晶界区的光刻胶层图案；
对所述晶粒内部区的所述栅极绝缘层刻蚀预设时长。
4.如权利要求1所述的制作方法，其特征在于，所述通过循序性横向晶化法在衬底基板之上形成多晶硅有源层，具体包括：
在衬底基板之上形成非晶硅膜层；
通过循序性横向晶化法，晶化所述非晶硅膜层形成多晶硅膜层；
通过构图工艺，使所述多晶硅膜层形成多晶硅有源层。
5.如权利要求4所述的制作方法，其特征在于，所述通过循序性横向晶化法，晶化所述非晶硅膜层形成多晶硅膜层之前，所述制作方法还包括：
对所述非晶硅膜层退火，去除所述非晶硅膜层中的氢。
6.如权利要求4所述的制作方法，其特征在于，所述在衬底基板之上形成非晶硅膜层之前，所述制作方法还包括：在衬底基板之上形成缓冲层。
7.如权利要求1所述的制作方法，其特征在于，所述薄化所述晶粒内部区的所述栅极绝缘层之后，所述制作方法还包括：在所述栅极绝缘层之上依次形成栅极、层间绝缘层以及源漏极层。
8.一种采用如权利要求1-7任一项所述制作方法制作的薄膜晶体管，其特征在于，所述薄膜晶体管包括：
设置在衬底基板之上的多晶硅有源层；
设置在所述多晶硅有源层之上的栅极绝缘层，其中，所述栅极绝缘层内厚度差在第二预设范围内。
9.一种阵列基板，其特征在于，包括如权利要求8所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710361808.6A CN106952964B (zh) | 2017-05-22 | 2017-05-22 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710361808.6A CN106952964B (zh) | 2017-05-22 | 2017-05-22 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952964A CN106952964A (zh) | 2017-07-14 |
| CN106952964B true CN106952964B (zh) | 2020-02-14 |
Family
ID=59480011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710361808.6A Active CN106952964B (zh) | 2017-05-22 | 2017-05-22 | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952964B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307730A (zh) * | 1998-06-30 | 2001-08-08 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法 |
| CN101145566A (zh) * | 2006-09-14 | 2008-03-19 | 爱普生映像元器件有限公司 | 显示装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719919B1 (ko) * | 2004-09-08 | 2007-05-18 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터 형성방법 |
-
2017
- 2017-05-22 CN CN201710361808.6A patent/CN106952964B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307730A (zh) * | 1998-06-30 | 2001-08-08 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法 |
| CN101145566A (zh) * | 2006-09-14 | 2008-03-19 | 爱普生映像元器件有限公司 | 显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952964A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093937A (en) | Semiconductor thin film, semiconductor device and manufacturing method thereof | |
| US7611932B2 (en) | Method of manufacturing a thin film transistor | |
| EP3113217B1 (en) | Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor | |
| US10192975B2 (en) | Low temperature polycrystalline silicon thin film transistor | |
| TW200534017A (en) | Structure of LTPS-TFT and fabricating method thereof | |
| EP3518290A1 (en) | Low-temperature poly-silicon thin film transistor and manufacture method therefor, and display substrate | |
| CN107863355B (zh) | 一种显示基板、显示装置和显示基板的制造方法 | |
| US20170125606A1 (en) | Combo amorphous and ltps transistors | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2003158137A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR20050117133A (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| KR101257846B1 (ko) | 단결정 실리콘 제조방법 및 이를 이용한 ｔｆｔ의 제조방법 | |
| CN106952964B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| US20060006390A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| KR100623689B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| WO2016138715A1 (zh) | 低温多晶硅薄膜及薄膜晶体管的制备方法、薄膜晶体管、显示面板及显示装置 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| US20060141684A1 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| US6982195B2 (en) | Method of forming poly-silicon crystallization | |
| US20210335834A1 (en) | Display substrate, display apparatus and manufacturing method of display substrate | |
| EP3336897B1 (en) | Method of manufacturing thin film transistor | |
| WO2020107753A1 (zh) | 薄膜晶体管、薄膜晶体管制备方法及制备系统 | |
| KR100914973B1 (ko) | 반도체 소자의 형성방법 | |
| US20180217421A1 (en) | Display substrate and manufacturing method thereof and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |