KR940004831A - 불휘발성 반도체메모리장치 및 그 제조방법 - Google Patents

불휘발성 반도체메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR940004831A
KR940004831A KR1019920014810A KR920014810A KR940004831A KR 940004831 A KR940004831 A KR 940004831A KR 1019920014810 A KR1019920014810 A KR 1019920014810A KR 920014810 A KR920014810 A KR 920014810A KR 940004831 A KR940004831 A KR 940004831A
Authority
KR
South Korea
Prior art keywords
impurity region
impurity
forming
region
memory device
Prior art date
Application number
KR1019920014810A
Other languages
English (en)
Other versions
KR960012303B1 (ko
Inventor
조명관
최정혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19338109&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR940004831(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920014810A priority Critical patent/KR960012303B1/ko
Priority to JP20435493A priority patent/JP3830540B2/ja
Priority to US08/107,901 priority patent/US5514889A/en
Publication of KR940004831A publication Critical patent/KR940004831A/ko
Priority to US08/477,323 priority patent/US5712178A/en
Application granted granted Critical
Publication of KR960012303B1 publication Critical patent/KR960012303B1/ko
Priority to JP2004107403A priority patent/JP2004235663A/ja
Priority to JP2008000017A priority patent/JP4660560B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 불휘발성 반도체메모리장치 및 그 제조방법에 관한 것이다.
본 발명은 제1도전형의 반도체기판, 상기 제1도전형의 반도체기판에 형성된 제2도전형의 제2불순물영역과 상기 제2불순물영역내에 형성된 제1도전형의 제1불순물영역 및 상기 제1불순물영역상에 형성된 부유게이트와 제어게이트 그리고 소오스, 드레인영역으로 이루어진 다수의 메모리셀로 구성된 셀어레이, 및 상기 제1도전형의 반도체기판에 형성된 또다른 제2불순물영역과 상기 제1도전형의 반도체기판에 형성된 제1불순물영역, 상기 반도체기판에 형성된 제1불순물영역 및 반도체기판에 형성된 또다른 제2불순물영역과 상기 제1 및 제2불순물영역 사이의 상기 제1도전형의 반도체기판상에 각각 형성된 게이트 및 소오스 드레인영역으로 이루어진 트랜지스터로 구성된 주변회로를 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도체메모리장치를 제공한다.
본 발명에 의하면, 단축된 공정에 의해 특성이 우수한 불휘발성 반도체메모리장치를 제조할 수 있다.

Description

불휘발성 반도체메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 NAND형 EEPROM의 구성을 나타낸 단면도,
제4도 내지 제12도는 본 발명의 제1실시예에 의한 NAND형 EERPOM의 제조방법을 나타낸 공정순서단면도.

Claims (22)

  1. 제1도전형의 반도체기판, 상기 제1도전형의 반도체기판에 형성된 제2도전형의 제2불순물영역과 상기 제2불순물영역내에 형성된 제1도전형의 제1불순물영역 및 상기 제1불순물영역상에 형성된 부유게이트와 제어게이트 그리고 소오스, 드레인영역으로 이루어진 다수의 메모리셀로 구성된 셀어레이, 및 상기 제1도전형의 반도체기판에 형성된 또다른 제2불순물영역과 상기 제1도전형의 반도체기판에 형성된 제1불순물영역, 상기 반도체기판에 형성된 제1불순물영역 및 반도체기판에 형성된 또다른 제2불술물영역과 상기 제1 및 제2불순물영역 사이의 상기 제1도전헝의 반도체기판상에 각자 형성된 게이트 및 소오스, 드레인영역으로 이루어진 트랜지스터로 구성된 주변회로를 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도체메모리장치.
  2. 제1항에 있어서, 상기 제2불순물영역은 N웰임을 특징으로 하는 불휘발성 반도체메모리장치.
  3. 제1항에 있어서, 상기 제2불순물영역내에 형성된 제1불순물영역은 포켓 P웰임을 특징으로 하는 불휘발성 반도체메모리장치.
  4. 제1항에 있어서, 상기 제1도전형의 반도체기판에 형성된 제1불순물영역은 포켓 P웰임을 특징으로 하는 불휘발성 반도체메모리장치.
  5. 제1항에 있어서, 상기 주변회로의 제1불순물영역과 제1도전형의 반도체기판상에 형성된 트랜지스터는 NMOS트랜지스터임을 특징으로 하는 불휘발성 반도체메모리장치.
  6. 제1항에 있어서, 상기 주변회로의 제2불순물영역상에 형성된 트랜지스터는 PMONS트랜지스터임을 특징으로 하는 불휘발성 반도체메모리장치.
  7. 제1도전형의 반도체기판상에 제1산화막과 산화방지막을 차례로 형성하고 사진식각공정을 통해 소정부분의 상기 산화방지막을 식각한 후, 제2도전형의 불순물을 이온주입하고 열처리하고 다수의 제2불순물영역을 형성한 다음 결과물을 산화하여 제2산화막을 형성하는 제1공정, 사진식각공정을 통해 상기 다수의 제2불순물영역중의 일부 및 상기 제1도전형의 반도체기판의 소정부분에 제1도전형의 불순물을 이온주입하고 열처리하여 다수의 제1불순물영역을 형성하는 제2공정, 상기 제2불순물영역과 제1불순물영역이 각각 소정위치에 형성된 상기 반도체기판상에 소자분리용 절연막을 형성하여 셀어레이영역과 주변회로를 이루는 트랜지스터를 각각의 영역을 한정하고 상기 주변회로영역상에 제1게이트산화막을 형성하는 제3공정, 상기 셀어레이영역상에 터널산화막을 형성하고 이어서 제1도전층을 형성하고 패터닝하여 상기 셀어레이영역상에만 제1도전층을 남기는 제4공정, 결과물상에 절연막을 형성한 후 사진식각공정을 통해 주변회로영역을 노출시키고 제1도전형의 불순물을 이온주입하는 제5공정, 주변회로영역상에 제2게이트산화막을 형성한 후 사진식각공정에 의해 상기 주변회로영역의 제1 및 제2불순물영역을 노출시키는 제6공정, 상기 주변회로영역의 제1 및 제2불순물영역상에 제3게이트산화막을 형성하는 제7공정, 결과물상에 제2도전층을 형성하고 패터닝하여 상기 주변회로영역상에 게이트전극을 형성하는 제8공정, 상기 제2도전층과 절연막 및 제1도전층을 패터닝하여 셀어레이의 부유게이트 및 제어게이트를 형성하는 제9공정, 제2도전형의 불순물을 이온주입하여 셀어레이 및 주변회로의 NMOS트랜지스터의 소오스, 드레인영역을 형성하는 제 10공정, 및 제 1도전형의 불순물을 이온주입하여 주변회로의 PMOS트랜지스터의 소오스, 드레인영역을 형성하는 제11공정을 포함하여 구성된 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  8. 제7항에 있어서, 상기 제2공정은 상기 제1공정의 결과물상에 포토레지스트를 도포하고 상기 제1불순물영역 형성용 포토마스크를 적용한 사진식각공정을 행하여 이에 따라 노출되는 상기 제2산화막을 식각한 후, 상기 산화방지막을 투과할 수 없는 에너지로 제1도전형의 불순물을 주입한 다음 다시 상기 산화방지막을 투과할 수 있는 에너지로 제1도전형의 불순물을 주입하고 열처리하는 공정임을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  9. 제7항에 있어서, 상기 제2공정은 상기 제1공정의 결과물상에 포토레지스트를 도포하고 상기 제7불순물영역 형성용 포토마스크를 적용한 사진공정을 행하여 상기 포토레지스트를 패터닝한 후 상기 제2산화막과 산화방지막을 투과할 수 있는 에너지로 제1도전형의 불순물을 이온주입한 다음 다시 상기 제2산화막은 투과하고 산화방지막은 투과할 수 없는 에너지로 제1도전형의 불순물을 이온주입하고 열처리하는 공정임을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  10. 제7항에 있어서, 상기 제2공정은 상기 제1공정의 결과물상에 포토레지스트를 도포하고 상기 제1불순물영역 형성용 포토마스크를 적용한 사진식각공정을 행하여 이에 따라 노출되는 상기 제2산화막을 제거한 후 상기 산화방지막을 투과할 수 있는 에너지로 제1도전형의 불순물을 이온주입하고 열처리하는 공정임을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  11. 제7항에 있어서, 상기 제2공정은 상기 제1공정의 결과물상에 포토레지스트를 도포하고 상기 제1불순물영역 형성용 포토마스크를 적용한 사진식각공정을 행하여 상기 포토레지스트를 패터닝한 후 상기 산화방지막은 투과할 수 있고 제2산화막은 투과할 수 없는 에너지로 제1도전형의 불순물을 이온주입한 다음 상기 제2산화막을 제거하고 상기 산화방지막을 투과할 수 있는 에너지로 제1도전형의 불순물을 이온주입하고 열처리하는 공정임을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  12. 제7항에 있어서, 상기 제2도전형의 불순물로 인(P)을 사용하는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  13. 제7항에 있어서, 상기 제1도전형의 불순물로 보론을 사용하는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  14. 제7항에 있어서, 상기 제2산화막은 상기 산화방지막보다 두껍게 형성하는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  15. 제7항에 있어서, 상기 산화방지막은 실리콘질화막임을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  16. 제7항에 있어서, 상기 제1도전층은 다결정실리콘을 침적한 후 POC13를 도핑시켜 형성함을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  17. 제7항에 있어서, 상기 절연막은 ONO막임을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  18. 제7항에 있어서, 상기 제2도전층은 다결정실리콘을 침적한 후 POCL3을 도핑시킨 다음 그 위에 WSi를 침적하여 형성함을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  19. 제7항에 있어서, 상기 제5공정후에 포토레지스트를 도포하고 사진식각공정을 행하여 상기 주변회로영역의 제1불순물영역을 노출시킨 후 제1도전형의 불순물을 이온주입하고 상기 포토레지스트를 제거한 다음, 다시 포토레지스트를 도포하고 사진식각공정을 행하여 상기 주변회로영역의 반도체기판의 소정영역을 노출시킨 후 제2도전형의 불순물을 이온주입하는 공정이 더 포함되는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  20. 제19항에 있어서, 상기 제1도전형의 불순물을 이온주입하는 공정은 보론을 이용하여 행하는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  21. 제19항에 있어서, 상기 제2도전형의 불순물을 이온주입하는 공정은 비소를 이용하여 행하는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
  22. 제7항에 있어서, 상기 제10공정후에 결과물상에 층간절연막을 형성하고 평탄화시킨 후 통상의 콘택공정 및 금속공정을 행하는 공정이 더 포함되는 것을 특징으로 하는 불휘발성 반도체메모리장치의 제조방법.
KR1019920014810A 1992-08-18 1992-08-18 불휘발성 반도체메모리장치 및 그 제조방법 KR960012303B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920014810A KR960012303B1 (ko) 1992-08-18 1992-08-18 불휘발성 반도체메모리장치 및 그 제조방법
JP20435493A JP3830540B2 (ja) 1992-08-18 1993-08-18 不揮発性半導体メモリ装置の製造方法
US08/107,901 US5514889A (en) 1992-08-18 1993-08-18 Non-volatile semiconductor memory device and method for manufacturing the same
US08/477,323 US5712178A (en) 1992-08-18 1995-06-07 Non-volatile semiconductor memory device and method for manufacturing the same
JP2004107403A JP2004235663A (ja) 1992-08-18 2004-03-31 不揮発性半導体メモリ装置およびその製造方法
JP2008000017A JP4660560B2 (ja) 1992-08-18 2008-01-04 不揮発性半導体メモリ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014810A KR960012303B1 (ko) 1992-08-18 1992-08-18 불휘발성 반도체메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR940004831A true KR940004831A (ko) 1994-03-16
KR960012303B1 KR960012303B1 (ko) 1996-09-18

Family

ID=19338109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014810A KR960012303B1 (ko) 1992-08-18 1992-08-18 불휘발성 반도체메모리장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5514889A (ko)
JP (3) JP3830540B2 (ko)
KR (1) KR960012303B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627928B1 (ko) * 1998-12-04 2006-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Ｎａｎｄ 플래시 메모리 제품을 위한 반도체 제조 공정
WO2023128055A1 (ko) * 2021-12-28 2023-07-06 한전원자력연료 주식회사 핵연료 집합체의 상단고정체 조립 및 분해 장비

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
JP3002371B2 (ja) * 1993-11-22 2000-01-24 富士通株式会社 半導体装置とその製造方法
JP3290827B2 (ja) * 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JP3601612B2 (ja) * 1994-09-22 2004-12-15 富士通株式会社 半導体装置及びその製造方法
KR0170285B1 (ko) * 1995-05-12 1999-03-30 김광호 반도체 장치의 소자 분리 방법
DE69528971D1 (de) * 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren von mindestens zwei unterschiedlichen Typen enthält, und entsprechender IC
US5674762A (en) * 1995-08-28 1997-10-07 Motorola, Inc. Method of fabricating an EPROM with high voltage transistors
US5687118A (en) * 1995-11-14 1997-11-11 Programmable Microelectronics Corporation PMOS memory cell with hot electron injection programming and tunnelling erasing
US6750527B1 (en) * 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
EP0810667B1 (en) * 1996-05-30 2013-02-27 Hyundai Electronics America, Inc. Triple well flash memory cell and fabrication process
US6330190B1 (en) 1996-05-30 2001-12-11 Hyundai Electronics America Semiconductor structure for flash memory enabling low operating potentials
MY130465A (en) * 1996-05-30 2007-06-29 Hyundai Electronics America Triple well flash memory cell and fabrication process
US6043123A (en) * 1996-05-30 2000-03-28 Hyundai Electronics America, Inc. Triple well flash memory fabrication process
JPH104182A (ja) * 1996-06-14 1998-01-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100199382B1 (ko) * 1996-06-27 1999-06-15 김영환 플래쉬 메모리 소자의 제조방법
US5908311A (en) * 1996-07-25 1999-06-01 National Semiconductor Corporation Method for forming a mixed-signal CMOS circuit that includes non-volatile memory cells
JP3777000B2 (ja) 1996-12-20 2006-05-24 富士通株式会社 半導体装置とその製造方法
US5913122A (en) * 1997-01-27 1999-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
US5872378A (en) * 1997-04-07 1999-02-16 International Business Machines Corporation Dual thin oxide ESD network for nonvolatile memory applications
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US6027974A (en) * 1997-04-11 2000-02-22 Programmable Silicon Solutions Nonvolatile memory
US5856222A (en) * 1997-05-05 1999-01-05 National Semiconductor Corp. Method of fabricating a high density EEPROM cell
EP0902465B1 (en) * 1997-08-27 2008-10-15 STMicroelectronics S.r.l. Process for manufacturing electronic virtual-ground memory devices
AU735045B2 (en) * 1997-10-30 2001-06-28 Texas Instruments Incorporated A process flow to integrate high and low voltage peripheral transistors with a floating gate array
JP3244037B2 (ja) * 1997-10-31 2002-01-07 日本電気株式会社 半導体装置及びその製造方法
US5930613A (en) * 1997-11-03 1999-07-27 Delco Electronics Corporation Method of making EPROM in high density CMOS having metallization capacitor
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5956271A (en) * 1997-12-12 1999-09-21 Texas Instruments Incorporated Channel hot electron programmed memory device having improved reliability and operability
US6005804A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Split voltage for NAND flash
JPH11265987A (ja) * 1998-01-16 1999-09-28 Oki Electric Ind Co Ltd 不揮発性メモリ及びその製造方法
TW420874B (en) * 1998-05-04 2001-02-01 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
KR100265225B1 (ko) 1998-06-05 2000-09-15 김영환 반도체 소자의 제조 방법
KR100270958B1 (ko) 1998-07-10 2000-11-01 윤종용 비휘발성 반도체 소자 및 그 제조방법
EP0975020B1 (en) * 1998-07-22 2009-02-11 STMicroelectronics S.r.l. Method for manufacturing electronic devices and corresponding devices comprising HV transistors and LV transistors with salicided junctions
US6649128B1 (en) * 1998-09-23 2003-11-18 Randox Laboratories Ltd Assay device processing instrument
EP1001466A1 (en) * 1998-11-10 2000-05-17 STMicroelectronics S.r.l. High-voltage transistor structure for handling high-voltages in CMOS integrated circuits
JP3536693B2 (ja) * 1998-11-24 2004-06-14 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
TW428287B (en) * 1998-12-21 2001-04-01 United Microelectronics Corp Manufacturing method for flash memory and the operation method for its erasure
US6214675B1 (en) * 1999-02-08 2001-04-10 Lucent Technologies Inc. Method for fabricating a merged integrated circuit device
JP3743486B2 (ja) * 1999-06-23 2006-02-08 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
JP2001007227A (ja) 1999-06-23 2001-01-12 Seiko Epson Corp 不揮発性半導体記憶装置
US6522587B1 (en) 1999-06-23 2003-02-18 Seiko Epson Corporation Non-volatile semiconductor memory devices
US6204159B1 (en) * 1999-07-09 2001-03-20 Advanced Micro Devices, Inc. Method of forming select gate to improve reliability and performance for NAND type flash memory devices
US6190979B1 (en) * 1999-07-12 2001-02-20 International Business Machines Corporation Method for fabricating dual workfunction devices on a semiconductor substrate using counter-doping and gapfill
US6133079A (en) * 1999-07-22 2000-10-17 Chartered Semiconductor Manufacturing Ltd. Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions
JP2001060674A (ja) 1999-08-20 2001-03-06 Seiko Epson Corp 不揮発性メモリトランジスタを含む半導体装置
JP3587100B2 (ja) 1999-09-17 2004-11-10 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
JP3430084B2 (ja) * 1999-10-22 2003-07-28 富士通株式会社 不揮発性半導体記憶装置の製造方法
JP2002009183A (ja) * 2000-06-26 2002-01-11 Nec Corp 半導体記憶装置およびその製造方法
JP4149644B2 (ja) * 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
KR100414211B1 (ko) * 2001-03-17 2004-01-07 삼성전자주식회사 모노스 게이트 구조를 갖는 비휘발성 메모리소자 및 그제조방법
JP3921363B2 (ja) * 2001-08-20 2007-05-30 松下電器産業株式会社 不揮発性半導体記憶装置の製造方法
US6743674B2 (en) * 2001-09-18 2004-06-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby
JP4225728B2 (ja) * 2002-01-08 2009-02-18 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
US20040229948A1 (en) * 2002-04-12 2004-11-18 Summar Marshall L. Method for preventing hepatic encephalopathic episodes
KR100437453B1 (ko) * 2002-05-23 2004-06-23 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리 소자및 그 제조방법
KR100518577B1 (ko) * 2003-05-26 2005-10-04 삼성전자주식회사 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법
DE10326330A1 (de) * 2003-06-11 2005-01-05 Infineon Technologies Ag Verfahren und Hilfstransistorstruktur zur Herstellung einer Halbleiterspeichereinrichtung
KR100542395B1 (ko) * 2003-11-13 2006-01-11 주식회사 하이닉스반도체 낸드 플래시 소자의 제조 방법
KR100559715B1 (ko) * 2004-02-25 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법
KR100626378B1 (ko) * 2004-06-25 2006-09-20 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법
JP4551795B2 (ja) * 2005-03-15 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4718894B2 (ja) * 2005-05-19 2011-07-06 株式会社東芝 半導体装置の製造方法
US7560335B2 (en) * 2005-08-30 2009-07-14 Micron Technology, Inc. Memory device transistors
US7250654B2 (en) * 2005-11-07 2007-07-31 Ememory Technology Inc. Non-volatile memory device
US7651915B2 (en) * 2006-10-12 2010-01-26 Infineon Technologies Ag Strained semiconductor device and method of making same
US20080150011A1 (en) * 2006-12-21 2008-06-26 Spansion Llc Integrated circuit system with memory system
WO2009016437A1 (en) * 2007-08-01 2009-02-05 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor device and semiconductor device obtainable therewith
KR20100002832A (ko) * 2008-06-30 2010-01-07 삼성전자주식회사 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의제조 방법
JP5443814B2 (ja) * 2009-04-14 2014-03-19 株式会社東芝 半導体記憶装置の製造方法
CN102110655B (zh) * 2009-12-24 2013-09-11 上海华虹Nec电子有限公司 Eeprom器件的制作方法
KR101591531B1 (ko) * 2009-12-31 2016-02-03 주식회사 동부하이텍 반도체 메모리 소자, 반도체 메모리 소자의 제조 방법 및 반도체 메모리 소자의 셀어레이
JP5623849B2 (ja) * 2010-09-24 2014-11-12 ラピスセミコンダクタ株式会社 半導体集積回路装置の製造方法
KR20130104270A (ko) * 2012-03-13 2013-09-25 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 스플릿 게이트형 비휘발성 메모리 장치가 임베디드된 반도체 장치
US9466373B2 (en) * 2013-12-27 2016-10-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
JP5732574B2 (ja) * 2014-04-14 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104269409B (zh) * 2014-10-16 2017-02-15 上海新储集成电路有限公司 一种nand闪存及制备方法
CN114171589B (zh) * 2022-02-11 2022-04-29 晶芯成(北京)科技有限公司 半导体器件结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183161A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 半導体集積回路装置
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
FR2616953B1 (fr) * 1987-06-16 1989-08-25 Thomson Semiconducteurs Memoire eprom effacable par impulsions
JPS6410656A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Complementary type semiconductor device
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
IT1225873B (it) * 1987-07-31 1990-12-07 Sgs Microelettrica S P A Catan Procedimento per la fabbricazione di celle di memoria eprom cmos con riduzione del numero di fasi di mascheratura.
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
JP2825585B2 (ja) * 1990-01-29 1998-11-18 株式会社日立製作所 半導体集積回路装置及びその製造方法
JPH03228377A (ja) * 1990-02-02 1991-10-09 Toshiba Corp 半導体装置
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5283203A (en) * 1992-02-28 1994-02-01 Texas Instruments Incorporated Self-aligned contact process for complementary field-effect integrated circuits
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627928B1 (ko) * 1998-12-04 2006-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Ｎａｎｄ 플래시 메모리 제품을 위한 반도체 제조 공정
WO2023128055A1 (ko) * 2021-12-28 2023-07-06 한전원자력연료 주식회사 핵연료 집합체의 상단고정체 조립 및 분해 장비

Also Published As

Publication number Publication date
JP2008098677A (ja) 2008-04-24
JP2004235663A (ja) 2004-08-19
US5712178A (en) 1998-01-27
US5514889A (en) 1996-05-07
JPH06163926A (ja) 1994-06-10
JP4660560B2 (ja) 2011-03-30
KR960012303B1 (ko) 1996-09-18
JP3830540B2 (ja) 2006-10-04

Similar Documents

Publication Publication Date Title
KR940004831A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
US6627928B2 (en) Method of manufacturing an integrated circuit, for integrating an electrically programmable, non-volatile memory and high-performance logic circuitry in the same semiconductor chip
JP4846889B2 (ja) 集積回路の製造方法
US7563664B2 (en) Semiconductor memory device equipped with memory transistor and peripheral transistor and method of manufacturing the same
US6287907B1 (en) Method of manufacturing a flash memory having a select transistor
KR19990021893A (ko) 플로팅 게이트를 구비한 비휘발성 메모리 소자 및 그 제조 방법
US5917218A (en) Peripheral circuits including high voltage transistors with LDD structures for nonvolatile memories
JPH11265987A (ja) 不揮発性メモリ及びその製造方法
JP3452522B2 (ja) 埋込み型ｎｖｒａｍアレイを有する集積回路チップの製造方法
US6069033A (en) Method of manufacturing a non-volatile memory and a CMOS transistor
WO1998044552A9 (en) Method of manufacturing a non-volatile memory combining an eprom with a standard cmos process
US20010016390A1 (en) Manufacturing process for non-volatile floating gate memory cells integrated on a semiconductor substrate and comprised in a cell matrix with an associated control circuitry
KR100431324B1 (ko) 반도체장치의 제조방법
KR100263063B1 (ko) 씨모오스트랜지스터의제조방법
JP3335876B2 (ja) 半導体装置の製造方法及び半導体装置
KR100264762B1 (ko) Mos 트랜지스터 제조 방법
JP2003031680A (ja) 半導体装置の製造方法
US20080014691A1 (en) Mask rom cell, nor-type mask rom device, and related methods of fabrication
JPH1126609A (ja) 半導体記憶装置及びその製造方法
KR20010037863A (ko) 플래시 메모리 소자의 제조방법
KR0161396B1 (ko) 비휘발성 반도체 메모리 장치의 제조방법
KR20010061414A (ko) 플래쉬 메모리 소자의 제조방법
KR940009366B1 (ko) 듀얼 폴리 게이트 구조를 구비한 반도체 장치 및 그 제조방법
KR19980028664A (ko) 임베디드 메모리 논리소자의 트랜지스터 제조방법
KR970053947A (ko) 불휘발성 반도체 메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20040324

Effective date: 20051130

FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 16

EXPY Expiration of term