CN102110655B - Eeprom器件的制作方法 - Google Patents

Eeprom器件的制作方法 Download PDF

Info

Publication number
CN102110655B
CN102110655B CN 200910202026 CN200910202026A CN102110655B CN 102110655 B CN102110655 B CN 102110655B CN 200910202026 CN200910202026 CN 200910202026 CN 200910202026 A CN200910202026 A CN 200910202026A CN 102110655 B CN102110655 B CN 102110655B
Authority
CN
China
Prior art keywords
oxide layer
pressure well
pressure
low
injects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910202026
Other languages
English (en)
Other versions
CN102110655A (zh
Inventor
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910202026 priority Critical patent/CN102110655B/zh
Publication of CN102110655A publication Critical patent/CN102110655A/zh
Application granted granted Critical
Publication of CN102110655B publication Critical patent/CN102110655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种EEPROM器件的制作方法，其中依次包括有如下步骤：首先，生长一层高压井注入的牺牲氧化层，形成高压井注入；然后，去除该牺牲氧化层，生长高压栅氧化层、形成隧穿窗口；之后，淀积浮栅，在逻辑区刻蚀掉浮栅，再淀积ONO介质层，在逻辑区刻蚀掉ONO；最后，生长5V栅氧化层，作为低压井注入的牺牲氧化层，形成低压井注入，并制作低压器件。本发明通过上述方法，将高低压井注入放在高压栅氧生长后进行，避免了低压器件的沟道注入受到高压栅氧生长的影响而耗尽，从而增强了低压器件的阈值电压可调节性。

Description

EEPROM器件的制作方法
技术领域
本发明涉及一种半导体存储器的制作方法，尤其是一种EEPROM器件的制作方法。
背景技术
在嵌入式EEPROM工艺中，需要多种器件实现各种功能：在0.18um工艺中，1.8V作为逻辑器件，5V作为输入输出端口器件，18V作为实现EEPROM操作的高压器件。集成不同电压的器件和EEPROM存储器件是嵌入式存储器工艺的重大挑战。
传统的嵌入式EEPROM工艺，高低压井注入利用同一牺牲氧化层。牺牲氧化层在井注入结束后去除，然后分别生长高压栅氧，形成隧穿窗口、浮栅以及ONO(氧化硅/氮化硅/氧化硅)介质层，最后形成逻辑低压器件的栅氧化层。这种方式会使低压器件的沟道注入受到高压栅氧生长的影响而耗尽，导致低压器件的阈值电压难以调节，最终使得器件失效。
发明内容
本发明所要解决的技术问题是提供一种EEPROM器件的制作方法，能够采用简单便捷的步骤，避免EEPROM器件的制作工艺中高压井注入和低压井注入相互之间的影响，提高器件的可靠性。
为解决上述技术问题，本发明EEPROM器件的制作方法的技术方案是，其中依次包括有如下步骤：
首先，生长一层高压井注入的牺牲氧化层，形成高压井注入；
然后，去除该牺牲氧化层，生长高压栅氧化层、形成隧穿窗口；
之后，淀积浮栅，在逻辑区刻蚀掉浮栅，再淀积ONO介质层，在逻辑区刻蚀掉ONO；
最后，生长5V栅氧化层，作为低压井注入的牺牲氧化层，形成低压井注入，并制作低压器件。
本发明通过上述方法，将高低压井注入放在高压栅氧生长后进行，避免了低压器件的沟道注入受到高压栅氧生长的影响而耗尽，从而增强了低压器件的阈值电压可调节性。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为本发明中生长高压井注入的牺牲氧化层的示意图；
图2为本发明中生长高压栅氧化层、形成隧穿窗口的示意图；
图3为本发明中刻蚀掉ONO介质层之后的示意图；
图4为本发明中生长5V栅氧化层作为低压井注入的牺牲氧化层的示意图。
具体实施方式
本发明提供了一种EEPROM器件的制作方法，如图1～图4所示，其中依次包括有如下步骤：
首先，生长一层高压井注入的牺牲氧化层，形成高压井注入；
然后，去除该牺牲氧化层，生长高压栅氧化层、形成隧穿窗口；
之后，淀积浮栅，在逻辑区刻蚀掉浮栅，再淀积ONO介质层，在逻辑区刻蚀掉ONO；
最后，生长5V栅氧化层，作为低压井注入的牺牲氧化层，形成低压井注入，并制作低压器件。
所述高压井注入的牺牲氧化层的厚度为
Figure G2009102020263D00031
所述高压栅氧化层的厚度为
Figure G2009102020263D00032
所述浮栅的厚度为
本发明通过上述方法，将高低压井注入放在高压栅氧生长后进行，避免了低压器件的沟道注入受到高压栅氧生长的影响而耗尽，从而增强了低压器件的阈值电压可调节性。

Claims (4)

1.一种EEPROM器件的制作方法，其特征在于，其中依次包括有如下步骤：
首先，生长一层高压井注入的牺牲氧化层，形成高压井注入；
然后，去除该牺牲氧化层，生长高压栅氧化层、形成隧穿窗口；
之后，淀积浮栅，在逻辑区刻蚀掉浮栅，再淀积ONO介质层，在逻辑区刻蚀掉ONO；
最后，生长5V栅氧化层，作为低压井注入的牺牲氧化层，形成低压井注入，并制作低压器件；
所述高压井和低压井形成于P型衬底中。
2.根据权利要求1所述的EEPROM器件的制作方法，其特征在于，所述高压井注入的牺牲氧化层的厚度为
Figure FSB00001010201600011
3.根据权利要求1所述的EEPROM器件的制作方法，其特征在于，所述高压栅氧化层的厚度为
Figure FSB00001010201600012
4.根据权利要求1所述的EEPROM器件的制作方法，其特征在于，所述浮栅的厚度为
CN 200910202026 2009-12-24 2009-12-24 Eeprom器件的制作方法 Active CN102110655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910202026 CN102110655B (zh) 2009-12-24 2009-12-24 Eeprom器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910202026 CN102110655B (zh) 2009-12-24 2009-12-24 Eeprom器件的制作方法

Publications (2)

Publication Number Publication Date
CN102110655A CN102110655A (zh) 2011-06-29
CN102110655B true CN102110655B (zh) 2013-09-11

Family

ID=44174769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910202026 Active CN102110655B (zh) 2009-12-24 2009-12-24 Eeprom器件的制作方法

Country Status (1)

Country Link
CN (1) CN102110655B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841626B (zh) * 2017-11-27 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514889A (en) * 1992-08-18 1996-05-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and method for manufacturing the same
CN1525552A (zh) * 2003-02-27 2004-09-01 ����ʿ�뵼�����޹�˾ 制造高压双栅装置的方法
US7598139B2 (en) * 2003-06-20 2009-10-06 Samsung Electronics Co., Ltd. Single chip data processing device with embedded nonvolatile memory and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514889A (en) * 1992-08-18 1996-05-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and method for manufacturing the same
CN1525552A (zh) * 2003-02-27 2004-09-01 ����ʿ�뵼�����޹�˾ 制造高压双栅装置的方法
US7598139B2 (en) * 2003-06-20 2009-10-06 Samsung Electronics Co., Ltd. Single chip data processing device with embedded nonvolatile memory and method thereof

Also Published As

Publication number Publication date
CN102110655A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN104137239B (zh) 非易失性半导体存储器以及非易失性半导体存储器的制造方法
CN101447435B (zh) 分栅式闪存的制造方法
CN204271081U (zh) 存储器单元及电路
US9847340B2 (en) Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices
CN102005415A (zh) 提高sonos闪存器件可靠性的方法
CN102110655B (zh) Eeprom器件的制作方法
CN101872746A (zh) 采用nd3退火来提高sonos闪存器件可靠性的方法
CN100490123C (zh) 闪存制造工艺方法
CN101459141B (zh) 利用SiN保护逻辑低压区的嵌入式EEPROM工艺方法
CN100552900C (zh) 电可擦可编程只读存储器的制造工艺方法
CN108666317A (zh) 分栅sonos闪存存储器的制造方法
CN102136481B (zh) Eeprom器件的制作方法
CN103579119A (zh) 一种eeprom存储单元的制造方法
CN103066023A (zh) 一种改善sonos存储器可靠性性能的方法
CN101872767A (zh) Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法
CN101179017A (zh) 分离栅浮栅尖端的制造方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN102064101B (zh) 采用p型多晶硅电极来抑制栅电极注入的方法
CN100501971C (zh) 提高高压栅氧化层均匀性的工艺方法
CN102723275B (zh) 基于nmos的otp器件的制造方法
CN101887850B (zh) 提升sonos数据保持能力的单晶硅无损伤隧穿窗口集成方法
CN103855160A (zh) 新型otp器件结构及其制造方法
CN101170064B (zh) 闪存工艺高压栅氧和隧穿氧化层形成方法
CN102446861B (zh) 利用选择性碳化硅外延来提升sonos擦写速度的方法
CN102446850B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.