KR20100105377A - 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 및 전자 기기 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20100105377A
KR20100105377A KR20100018846A KR20100018846A KR20100105377A KR 20100105377 A KR20100105377 A KR 20100105377A KR 20100018846 A KR20100018846 A KR 20100018846A KR 20100018846 A KR20100018846 A KR 20100018846A KR 20100105377 A KR20100105377 A KR 20100105377A
Authority
KR
South Korea
Prior art keywords
substrate
photoelectric conversion
imaging device
solid
state imaging
Prior art date
Application number
KR20100018846A
Other languages
English (en)
Other versions
KR101640254B1 (ko
Inventor
히로시 타카하시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100105377A publication Critical patent/KR20100105377A/ko
Application granted granted Critical
Publication of KR101640254B1 publication Critical patent/KR101640254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8019—Arrangement of the bonding areas prior to mounting
    • H01L2224/80194—Lateral distribution of the bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

[과제] 고체 촬상 장치가 형성된 칩 면적의 축소화가 도모되고, 칩 단체의 비용의 절감이 도모된 고체 촬상 장치를 제공한다. 또, 그 고체 촬상 장치를 이용하여, 소형화가 도모된 전자 기기를 제공한다.
[해결 수단] 본 발명의 고체 촬상 장치는, 광전 변환부(PD)가 형성된 제 1의 기판(80)과, 전하 축적 용량부(61) 및 복수의 MOS 트랜지스터가 형성된 제 2의 기판(81)이 접착된 구성으로 되어 있다. 또, 제 1의 기판(80)과, 제 2의 기판(81)에는 각각 접속 전극(26, 27, 56, 57)이 형성되어 있고, 제 1의 기판(80)과 제 2의 기판(81)은, 접속 전극에 의하여 전기적으로 접속되어 있다. 이것에 의해, 글로벌 셔터 기능을 갖는 고체 촬상 장치를 보다 작은 면적에 형성하는 것이 가능해진다.

Description

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 및 전자 기기{SOLID-STATE IMAGING DEVICE, METHOD OF MANUFACTURING THE SAME, METHOD OF DRIVING THE SAME, AND ELECTRONIC APPARATUS}
본 발명은, 고체 촬상 장치에 관한 것으로, 특히, 글로벌 셔터 기능을 갖는 CMOS 형의 고체 촬상 장치와 그 제조 방법에 관한 것이다. 또한, 그 고체 촬상 장치의 구동 방법 및, 그 고체 촬상 장치를 이용한 전자 기기에 관한 것이다.
근래, 비디오 카메라나 전자 스틸 카메라 등이 폭넓게 일반적으로 보급되어 있다. 이러한 카메라에는, CCD(Charge Coupled Device)형이나 증폭형의 고체 촬상 장치가 사용되어 있다. 증폭형의 고체 촬상 장치에서는, 수광 화소의 광전 변환부에 생성, 축적된 신호 전하를 화소에 설치된 증폭부에 유도하고, 증폭부에서 증폭된 신호를 화소로부터 출력한다. 그리고, 증폭형의 고체 촬상 장치에서는, 이와 같은 화소가 매트릭스 형상으로 복수 배치되어 있다. 증폭형의 고체 촬상 장치에는, 예를 들면 증폭부에 접합형 전계 효과 트랜지스터를 이용하는 고체 촬상 장치나, 증폭부에 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터를 이용하는 CMOS형 고체 촬상 장치 등이 있다.
종래, 일반적인 CMOS형 고체 촬상 장치에서는, 2차원 매트릭스 형상으로 배열된 각 화소의 광전 변환부에서 생성·축적된 신호 전하를, 행마다 순차로 판독하는 방식이 채택되어 있다. 이 경우, 각 화소의 광전 변환부에 있어서 노광의 타이밍은, 신호 전하의 판독의 시작과 종료에 의하여 정해지기 때문에, 화소마다 노광의 타이밍이 다르다. 이때문에, 이와 같은 CMOS형 고체 촬상 장치를 이용하여 빠른 움직임의 피사체를 촬상하는 경우에는, 피사체가 비뚤어져 촬상되는 문제가 있다.
이상과 같은 문제를 해결하기 위해, 근래, 신호 전하의 축적의 동시각성을 실현하는 동시 촬상 기능(글로벌 셔터 기능)이 제안되어 있고, 또, 글로벌 셔터 기능을 갖는 CMOS형 고체 촬상 장치의 용도도 많아지고 있다.
글로벌 셔터 기능을 갖는 CMOS형 고체 촬상 장치에서는, 통상, 광전 변환부에서 생성된 신호 전하를 판독할 때까지 축적해 두기 때문에, 차광성을 갖는 축적 용량부를 가지는 것이 필요해진다(예를 들면 특허 문헌 1 참조). 이와 같은 종래의 CMOS형 고체 촬상 장치에서는, 전 화소를 동시에 노광한 후, 각 광전 변환부에 생성된 신호 전하를 전 화소 동시에 각 축적 용량부에 전송하여 일단 축적해 두고, 이 신호 전하를 소정의 판독 타이밍에 순차로 화소 신호로 변환하도록 하고 있다.
특허 문헌 1: 일본 특개 2004-111590호 공보
그렇지만, 종래의 글로벌 셔터 기능을 갖는 CMOS형 고체 촬상 장치에서는, 광전 변환부와 축적 용량부를 기판의 동일 평면상에 만들어야만 하므로, 칩 면적의 증대를 피할 수 없다. 또한, 매년 미세화와 다(多)화소화가 진행되는 고체 촬상 장치의 시장에 있어서, 칩 면적의 증대에 따른 비용 증가의 부담은 심각해지고 있다. 또, 광전 변환부와 축적 용량부를 기판의 동일 평면상에 형성하는 경우, 기판의 면적이 축적 용량부로 채택되기 때문에, 면적 광전 변환부의 수광 면적이 작아지는 문제가 있다.
상술한 점을 감안하여, 본 발명은, 고체 촬상 장치가 형성된 칩 면적의 축소화를 도모하고, 칩 단체의 비용 절감이 도모된 고체 촬상 장치를 제공한다. 또, 그 고체 촬상 장치를 이용하여, 소형화가 도모된 전자 기기를 제공한다.
상기 과제를 해결하고, 본 발명의 목적을 달성하기 위해, 본 발명의 고체 촬상 장치는, 광전 변환부가 형성된 제 1의 기판과, 복수의 MOS 트랜지스터가 형성된 제 2의 기판이 접착된 구성으로 되어 있다. 또, 제 1의 기판 또는 제 2의 기판에는, 전하 축적 용량부가 형성되어 있다.
광전 변환부는, 입사광에 따른 신호 전하를 생성하여 축적하는 영역이다. 또, 전하 축적 용량부는, 광전 변환부에서 전송된 신호 전하를 축적하는 영역이다. 또, 복수의 MOS 트랜지스터는, 전하 축적 용량부에 축적된 신호 전하를 전송하기 위해 구성되는 것이다. 그리고, 이러한 광전 변환부, 전하 축적 용량부, 및 복수의 MOS 트랜지스터에 의하여, 화소가 형성되어 있다. 또, 제 1의 기판과, 제 2의 기판에는 각각 접속 전극이 형성되어 있고, 제 1의 기판과 제 2의 기판은, 접속 전극에 의하여 전기적으로 접속되어 있다.
본 발명의 고체 촬상 장치에서는, 제 1의 기판과 제 2의 기판이 접속 전극에 의하여 전기적으로 접속된 것에 의하여, 제 1의 기판과 제 2의 기판이 일체화되어 있다. 또, 제 1의 기판에 광전 변환부가 형성되어 있고, 제 2의 기판에 복수의 MOS 트랜지스터가 형성되어 있기 때문에, 제 1의 기판에 형성된 광전 변환부의 면적을 크게 확보할 수 있다.
본 발명의 고체 촬상 장치의 제조 방법은, 제 1의 기판에 입사광에 따른 신호 전하를 생성하여 축적하는 광전 변환부와, 표면에 노출하도록 형성된 접속 전극을 형성하는 공정을 갖는다. 또, 광전 변환부에서 전송된 신호 전하를 축적하는 전하 축적 용량부를 제 1의 기판 또는 제 2의 기판에 형성하는 공정을 갖는다. 또, 전하 축적 용량부에 축적된 신호 전하를 순차로 전송하기 위한 복수의 MOS 트랜지스터와, 표면에 노출하도록 형성된 접속 전극을 제 2의 기판에 형성하는 공정을 갖는다. 또, 제 2의 기판 표면에 노출된 접속 전극과, 제 1의 기판 표면에 노출된 접속 전극이 전기적으로 접속되도록, 제 2의 기판 상부의 광 입사측에 제 1의 기판을 접합하는 공정을 갖는다.
본 발명의 고체 촬상 장치의 구동 방법은, 상술한 본 발명의 고체 촬상 장치에 있어, 전 화소 동시각에 광전 변환부에 있어 신호 전하의 축적을 시작하는 공정과, 전 화소 동시각에, 광전 변환부에 있어 축적된 신호 전하를 전하 축적 용량부에 전송하는 공정을 갖는다. 그리고, 화소마다, 전하 축적 용량부에 축적된 신호 전하를 복수의 MOS 트랜지스터를 이용하여 순차로 전송하는 공정을 갖는다.
본 발명의 전자 기기는, 광학 렌즈와, 상술한 본 발명의 고체 촬상 장치와, 고체 촬상 장치로부터 출력되는 출력 신호를 처리하는 신호 처리 회로를 구비하여 구성되어 있다.
본 발명에 의하면, 고체 촬상 장치가 형성된 칩 면적의 축소화가 도모됨과 동시에, 칩 단체의 비용 절감이 도모된다. 또, 본 발명의 고체 촬상 장치를 이용하여, 소형화가 도모된 전자 기기를 얻을 수 있다.
도 1은 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 전체를 나타내는 개략 구성도이다.
도 2는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 1 화소 분의 개략 단면 구성도이다.
도 3의 A, B는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 과정 중에 있어서 개략 단면 구성도이다.
도 4의 A, B는 제 1의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 제조 공정도 및 제 2의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 제조 공정도(그 1) 이다.
도 5의 A, B는 제 1의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 제조 공정도 및 제 2의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 제조 공정도(그 2) 이다.
도 6의 A, B는 제 1의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 제조 공정도 및 제 2의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 제조 공정도(그 3) 이다.
도 7은 제 1의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극과, 제 2의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 접착 방법을 나타내는 도면이다.
도 8은 제 1의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극과, 제 2의 기판에 있어서 제 1 접속 전극 및 제 2 접속 전극의 접착 방법을 나타내는 도면이다.
도 9는 본 발명의 제 1의 실시 형태에 있어서 고체 촬상 장치의 1 화소분의 회로 구성이다.
도 10은 본 발명의 제 1의 실시 형태에 있어서 고체 촬상 장치의, 인접하는 2행 2열, 4 화소분의 회로 구성이다.
도 11은 본 발명의 제 1의 실시 형태에 있어서 고체 촬상 장치의 구동 방법을 나타내는 타이밍 차트의 일례이다.
도 12는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 개략 단면 구성도이다.
도 13은 본 발명의 제 3의 실시 형태에 관한 전자 기기의 개략 구성도이다.
이하에, 본 발명의 실시 형태에 관한 고체 촬상 장치와 그 제조 방법, 및 전자 기기의 일례를, 도 1 내지 도 13을 참조하면서 설명한다. 본 발명의 실시 형태는 이하의 순서로 설명한다. 또한, 본 발명은 이하의 예로 한정되는 것은 아니다.
1. 제 1의 실시 형태：고체 촬상 장치
1. 1 고체 촬상 장치 전체의 구성
1. 2 주요 부분의 구성
1. 3 고체 촬상 장치의 제조 방법
1. 4 고체 촬상 장치의 회로 구성
1. 5 고체 촬상 장치의 구동 방법
2. 제 2의 실시 형태：고체 촬상 장치
3. 제 3의 실시 형태：전자 기기
1. 제 1의 실시 형태：고체 촬상 장치
[1. 1 고체 촬상 장치 전체의 구성］
도 1은, 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치(1)의 전체를 나타내는 개략 구성도이다.
본 실시 형태 예의 고체 촬상 장치(1)는, 실리콘으로 된 기판(11) 상에 배열된 복수의 화소(2)로 구성된 화소부(3)와, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등으로 구성된다.
화소(2)는, 포토 다이오드로 된 광전 변환부와, 전하 축적 용량부와, 복수의 MOS 트랜지스터로 구성되고, 기판(11) 상에, 2 차원 배열 형상으로 규칙적으로 복수 배열된다. 화소(2)를 구성하는 MOS 트랜지스터는, 전송 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 앰프 트랜지스터로 구성된 4개의 MOS 트랜지스터라도 좋고, 또, 선택 트랜지스터를 제외한 3개의 MOS 트랜지스터라도 좋다.
화소부(3)는, 2 차원 배열 형상으로 규칙적으로 복수 배열된 화소(2)로 구성된다. 화소부(3)는, 실제로 빛을 수광하고 광전 변환에 의하여 생성된 신호 전하를 증폭하여 칼럼 신호 처리 회로(5)에 판독하는 유효 화소 영역과, 흑(黑) 레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑 기준 화소 영역(도시하지 않음)으로 구성되어 있다. 흑 기준 화소 영역은, 통상, 유효 화소 영역의 외주부에 형성된다.
제어 회로(8)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 근거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호 등을 생성한다. 그리고, 제어 회로(8)에서 생성된 클록 신호나 제어 신호 등은, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력된다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의하여 구성되고, 화소부(3)의 각 화소(2)를 행 단위로 순차로 수직 방향에 선택 주사한다. 그리고, 각 화소(2)의 포토 다이오드에 있어 수광량에 따라 생성한 신호 전하에 근거한 화소 신호를, 수직 신호선을 통하여 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 예를 들면, 화소(2)의 열마다 배치되어 있고, 1행 분의 화소(2)로부터 출력된 신호를 화소 열마다 흑 기준 화소 영역(도시하지 않지만, 유효 화소 영역의 주위에 형성된다)으로부터의 신호에 의하여, 노이즈 제거나 신호 증폭 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는, 수평 선택 스위치(도시하지 않음)가 수평 신호선(10)과의 사이에 마련되어 있다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의하여 구성되고, 수평 주사 펄스를 순차로 출력하여, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여, 순차로 공급된 신호에 대해 신호 처리를 행하여 출력한다.
［1. 2 주요 부분의 구성］
다음에, 도 2 내지 도 3을 이용하여, 본 실시 형태 예의 고체 촬상 장치(1)의 주요 부분의 개략 구성에 관하여 설명한다. 도 2는, 본 실시 형태 예에 관한 고체 촬상 장치(1)의 1 화소분의 개략 단면 구성도이고, 도 3의 A, B는, 도 2에 나타낸 고체 촬상 장치의 제조 과정에 있어서 개략 단면 구성도이다.
본 실시 형태 예의 고체 촬상 장치(1)는, 도 1에 나타낸 바와 같이, 광전 변환부(PD)가 형성된 제 1의 기판(80)과, 전하 축적 용량부(61) 및 복수의 MOS 트랜지스터가 형성된 제 2의 기판(81)을 갖고 구성되어 있다. 그리고, 제 1의 기판(80) 및 제 2의 기판(81)은, 적층하여 접착된 구성으로 되어 있다. 또, 광전 변환부(PD)가 형성된 제 1의 기판(80) 측이, 빛(L)이 입사되는 광입사면을 구성하고 있고, 제 1의 기판(80)의 광입사면 상에는, 컬러 필터(59) 및 온 칩 렌즈(60)가 형성되어 있다.
도 3의 A, B를 이용하여, 제 1의 기판(80) 및 제 2의 기판(81)의 구성에 관하여 상술한다.
먼저, 제 1의 기판(80)에 관하여 설명한다.
제 1의 기판(80)은, 도 3의 A에 나타낸 바와 같이, 광전 변환부(PD)와, 제 1 전송 트랜지스터(Tr1)의 드레인으로 된 불순물 영역(16)이 형성된 반도체 기판(12)과, 그 반도체 기판(12) 상부에 형성된 다층 배선층(17)으로 구성되어 있다.
반도체 기판(12)은, N형의 실리콘 기판에 의하여 형성되고, 그 반도체 기판(12) 상부에는, P형 웰층(13)이 형성되어 있다. P형 웰층(13)은 반도체 기판(12)에 P형의 불순물을 이온 주입함으로써 형성할 수 있다.
광전 변환부(PD)는, P형 웰층(13)에 형성된 N형 웰층(14)과, N형 웰층(14)에 접하는 영역이고, P형 웰층(13)의 표면 측에 형성된 P＋형 불순물 영역(15)에 의하여 구성되어 있다. N형 웰층(14)은, P형 웰층(13)의 원하는 영역에 N형의 불순물을 이온 주입함으로써 형성되어 있다. 또, P＋형 불순물 영역(15)은, P형 웰층(13)의 원하는 영역에 P형의 불순물을 고농도로 이온 주입함으로써 형성되어 있다. 이 광전 변환부(PD)에 있어서는, P＋형 불순물 영역(15)과 N형 웰층(14)의 pn 접합, 및 N형 웰층(14)과 P형 웰층(13)의 pn 접합의 효과에 의해, HAD(Hole Accumulation Diode: 등록상표) 구조가 구성된다.
이와 같은 구성을 갖는 광전 변환부(PD)에서는, 입사한 빛(L)의 광량에 따른 신호 전하가 생성되고, P＋형 불순물 영역(15)과 N형 웰층(14) 사이에 형성된 공핍(空乏)층에 광전 변환된 신호 전하가 축적된다.
불순물 영역(16)은, P형 웰층(13) 표면측으로서, 광전 변환부(PD)로부터 소정의 거리만큼 떼어놓은 영역에 형성되어 있고, 광전 변환부(PD)로부터 전송되어 오는 신호 전하를 일시적으로 축적하는 영역으로 된다. 이 불순물 영역(16)은, P형 웰층(13)의 원하는 영역에 N형의 불순물을 고농도에 이온 주입함으로써 형성된다.
본 실시 형태 예에서는, 광전 변환부(PD)와 불순물 영역(16) 사이의 영역이, 제 1 전송 트랜지스터(Tr1)의 채널부로 된다.
다층 배선층(17)은, 반도체 기판(12)의, 광전 변환부(PD)나 불순물 영역(16)이 형성된 P형 웰층(13) 상부에 형성되어 있다. 다층 배선층(17)에서는, 제 1 전송 트랜지스터(Tr1)를 구성하는 게이트 전극(19)과, 게이트 전극(19) 상부에 형성된 제 1 배선층(M1)과, 제 1 배선층(M1) 상부에 형성된 제 2 배선층(M2)이, 층간 절연막(18)을 이용하여 적층되어 구성되어 있다.
게이트 전극(19)은, P형 웰층(13)에 형성된 광전 변환부(PD)와 불순물 영역(16) 사이의 채널부 상부에, 도시하지 않은 게이트 절연막을 이용하여 형성되어 있다.
제 1 배선층(M1)에서는, 제 1 접속 배선(23)과 제 2 접속 배선(22)이 각각 구성되어 있다. 제 1 접속 배선(23)은, 층간 절연막(18)에 형성된 콘택트부(21)를 이용하여 불순물 영역(16)에 접속되어 있다. 또, 제 2 접속 배선(22)은, 층간 절연막(18)에 형성된 콘택트부(20)를 이용하여 게이트 전극(19)에 접속되어 있다.
제 2 배선층(M2)에서는, 제 1 접속 전극(27)과 제 2 접속 전극(26)이 각각 구성되어 있고, 제 1 접속 전극(27) 및 제 2 접속 전극(26)은, 다층 배선층(17) 표면에 노출하여 형성되어 있다. 제 1 접속 전극(27)은, 층간 절연막(18)에 형성된 콘택트부(24)를 이용하여, 제 1 배선층(M1)으로 된 제 1 접속 배선(23)에 접속되어 있다. 또, 제 2 접속 전극(26)은, 층간 절연막(18)에 형성된 콘택트부(25)를 이용하여, 제 1 배선층(M1)으로 된 제 2 접속 배선(22)에 접속되어 있다.
이상의 구성을 갖는 제 1의 기판(80)에 있어서는, 반도체 기판(12)의 제 1 접속 전극(27), 제 2 접속 전극(26)이 형성된 측과는 반대측이 광 입사측으로 된다. 또, 후술하지만, 제 1의 기판에 있어서 반도체 기판(12)은, 후의 공정으로 소정의 두께까지 제거된 것이다.
다음에, 제 2의 기판(81)에 관하여 설명한다.
제 2의 기판(81)은, 도 3의 B에 나타낸 바와 같이, 복수의 MOS 트랜지스터의 소스·드레인으로 된 불순물 영역(30, 31, 32, 34, 35)이 형성된 반도체 기판(28)과, 그 반도체 기판(28) 상부에 형성된 다층 배선층(36)으로 구성되어 있다. 그리고, 다층 배선층(36)에는, 전하 축적 용량부(61)가 형성되어 있다. 본 실시 형태 예에 있어서, 제 2의 기판(81)에 있어 형성된 복수의 MOS 트랜지스터는, 제 2 전송 트랜지스터(Tr2)와, 리셋 트랜지스터(Tr3)와, 증폭 트랜지스터(Tr4)와, 선택 트랜지스터(Tr5) 이다.
반도체 기판(28)은, N형의 실리콘 기판에 의하여 형성되고, 이 반도체 기판(28) 상부에는, P형 웰층(29)이 형성되어 있다. P형 웰층(29)은 반도체 기판(28)에 P형의 불순물을 이온 주입함으로써 형성할 수 있다.
제 2 전송 트랜지스터(Tr2), 리셋 트랜지스터(Tr3), 증폭 트랜지스터(Tr4), 선택 트랜지스터(Tr5)를 구성하는 각 불순물 영역(30, 31, 32, 34, 35)은, P형 웰층(29) 표면측의 원하는 영역에, 각각 형성되어 있다. 이러한 불순물 영역(30, 31, 32, 34, 35)는, P형 웰층(29)의 원하는 영역에 N형의 불순물을 고농도로 이온 주입함으로써 형성된 것이다.
불순물 영역(30)은, 제 2 전송 트랜지스터(Tr2)의 소스로 된다. 또, 불순물 영역(31)은, 제 2 전송 트랜지스터(Tr2)의 드레인과, 리셋 트랜지스터(Tr3)의 소스에 공용되고, 신호 전하가 판독되는 플로팅 디퓨전 영역으로서 사용된다. 또, 불순물 영역(32)은, 리셋 트랜지스터(Tr3)의 드레인과, 증폭 트랜지스터(Tr4)의 소스에 공용된다. 또, 불순물 영역(34)은, 증폭 트랜지스터(Tr4)의 드레인과, 선택 트랜지스터(Tr5)의 소스에 공용된다. 또, 불순물 영역(35)은, 선택 트랜지스터(Tr5)의 드레인으로 된다. 그리고, 각 불순물 영역(30, 31, 32, 34, 35) 사이의 P형 웰층(29) 영역은, 각 MOS 트랜지스터를 구성하는 채널부로 된다.
다층 배선층(36)은, 반도체 기판(28)의, 불순물 영역(30, 31, 32, 34, 35)이 형성된 P형 웰층(29) 상부에 형성되어 있다. 다층 배선층(36)에서는, 각 MOS 트랜지스터를 구성하는 게이트 전극(38, 39, 40, 41)과, 제 1 배선층(M1')과, 제 2 배선층(M2')과, 제 3 배선층(M3')이, 층간 절연막(37)을 이용하여 적층되어 구성되고 있다.
각 게이트 전극(38, 39, 40, 41)은, 각 MOS 트랜지스터를 구성하는 채널부 상에, 도시하지 않는 게이트 절연막을 이용하여 형성되어 있다. 불순물 영역(30)과 불순물 영역(31) 사이의 P형 웰층(29) 상부에 형성된 게이트 전극(38)은, 제 2 전송 트랜지스터(Tr2)의 게이트 전극(38)으로 된다. 또, 불순물 영역(31)과 불순물 영역(32) 사이의 P형 웰층(29) 상부에 형성된 게이트 전극(39)는, 리셋 트랜지스터(Tr3)의 게이트 전극으로 된다. 또, 불순물 영역(32)과 불순물 영역(34) 사이의 P형 웰층(29) 상부에 형성된 게이트 전극(40)은, 증폭 트랜지스터(Tr4)의 게이트 전극으로 된다. 또, 불순물 영역(34)와 불순물 영역(35) 사이의 P형 웰층(29) 상부에 형성된 게이트 전극(41)은, 선택 트랜지스터(Tr5)의 게이트 전극으로 된다.
제 1 배선층(M1')은, 게이트 전극(38, 39, 40, 41) 상부에 층간 절연막(37)을 이용하여 형성되어 있고, 이 제 1 배선층(M1')에서는 제 1 접속 배선(50), 제 2 접속 배선(49), 선택 배선(48), 및 수직 신호선(9)이 각각 구성되어 있다. 제 1 접속 배선(50)은, 층간 절연막(37)에 형성된 콘택트부(42)를 이용하여, 제 2 전송 트랜지스터(Tr2)의 소스로 된 불순물 영역(30)에 접속되어 있다. 제 2 접속 배선(49)는, 층간 절연막(37)에 형성된 콘택트부(43, 44)를 이용하여, 각각 불순물 영역(31) 및 증폭 트랜지스터(Tr4)의 게이트 전극(40)에 접속되어 있다. 즉, 제 2 접속 배선(49)에 의하여, 플로팅 디퓨전 영역인 불순물 영역(31)과 증폭 트랜지스터(Tr4)의 게이트 전극(40)은 전기적으로 접속되어 있다. 또, 선택 배선(48)은, 층간 절연막(37)에 형성된 콘택트부(45)를 이용하여 선택 트랜지스터(Tr5)의 게이트 전극(41)에 접속되어 있다. 그리고, 선택 트랜지스터(Tr5)의 게이트 전극(41)에는, 선택 배선(48)으로부터, 선택 펄스가 공급된다. 또, 수직 신호선(9)는, 층간 절연막(37)에 형성된 콘택트부(46)을 이용하여, 선택 트랜지스터(Tr5)의 드레인인 불순물 영역(35)에 접속되어 있다.
제 2 배선층(M2')에서는, 제 3 접속 배선(52), 및 전하 보유용 전극(51)이 구성되어 있다. 제 3 접속 배선(52)은, 층간 절연막(37)에 형성된 콘택트부(47)를 이용하여 제 1 접속 배선(50)에 접속되어 있다. 또, 전하 보유용 전극(51)은, 소정의 영역으로 연장되어 형성되어 있다. 이 전하 보유용 전극(51)은, 후술하지만, 전하 축적 용량부(61)를 구성하는 전극이다. 이때문에, 전하 보유용 전극(51)은 전하 축적 용량부(61)의 용량치가 충분하게 얻어지는 크기로 형성되어 있다. 또, 이 전하 보유용 전극(51)에는, 도시하지 않은 제 2의 기판(81)의 다층 배선층(36)에 형성된 제 1 전송 배선이 접속되어 있고, 제 1 전송 배선으로부터 전하 보유용 전극(51)에는 제 1 전송 펄스가 공급된다.
그리고, 제 2 배선층(M2')의 제 3 접속 배선(52) 및 전하 보유용 전극(51) 상부에는, 유전체층(53)이 형성되고, 제 3 배선층(M3')은, 유전체층(53)을 이용하여 제 2 배선층(M2') 상부에 형성되어 있다. 즉, 유전체층(53)은, 제 2 배선층(M2')과 제 3 배선층(M3') 사이에 끼여 구성되어 있다. 이 유전체층(53)의 재료로서는, 고유전체 재료인 TaO, HfO, AlO 등을 이용할 수 있다.
제 3 배선층(M3')에서는, 제 1 접속 전극(56)과 제 2 접속 전극(57)이 각각 구성되어 있고, 제 1 접속 전극(56) 및 제 2 접속 전극(57)은, 다층 배선층(36) 표면에 노출하여 형성되어 있다. 제 1 접속 전극(56)은, 유전체층(53)에 형성된 콘택트부(55)를 이용하여, 제 2 배선층(M2')으로 된 제 3 접속 배선(52)에 접속되고, 또, 제 2 배선층(M2')으로 구성된 전하 보유용 전극(51) 상부로 연장하여 형성되어 있다. 또, 제 2 접속 전극(57)은, 유전체층(53)에 형성된 콘택트부(54)를 이용하여, 제 2 배선층(M2')으로 된 전하 보유용 전극(51)에 접속되어 있다. 본 실시 형태 예에서는, 전하 보유용 전극(51)과, 그 상부에 유전체층(53)을 이용하여 형성된 제 1 접속 전극(56)에 의하여, 전하 축적 용량부(61)가 형성되어 있다.
또한, 도 3의 B에 있어서는 도시를 생략하지만, 제 2 전송 트랜지스터(Tr2)의 게이트 전극(38)에는, 제 2 전송 펄스를 공급하기 위한 제 2 전송 배선이 접속되어 있다. 마찬가지로, 리셋 트랜지스터(Tr3)의 게이트 전극(39)에도, 리셋 펄스를 공급하기 위한 리셋 배선이 접속되어 있다. 그리고, 이러한 제 2 전송 배선 및 리셋 배선은 다층 배선층(36)에 형성되어 있는 원하는 배선층에 의하여 형성되어 있다.
그리고, 본 실시 형태 예의 고체 촬상 장치(1)는, 제 2의 기판(81) 상부에, 제 1의 기판(80) 및 제 2의 기판(81)의 서로의 제 1 접속 전극(56, 19) 및 제 2 접속 전극(57, 26) 사이가 접속되도록 제 1의 기판(80)이 적층된 구성으로 되어 있다. 그리고, 제 1의 기판(80)과 제 2의 기판이 접착시켜져, 제 1 전송 트랜지스터(Tr1)를 구성하는 불순물 영역(16)과, 전하 축적 용량부(61)와, 제 2 전송 트랜지스터(Tr2)를 구성하는 불순물 영역(30)이 전기적으로 접속된다. 또, 본 실시 형태 예의 고체 촬상 장치(1)에서는, 제 1의 기판(80)과 제 2의 기판(81)이 적층되어 접착시켜져, 광전 변환부(PD)와 전하 축적 용량부(61)가 입체적으로 적층된다.
또, 본 실시 형태 예의 고체 촬상 장치(1)에서는, 제 1 접속 전극(56)은 차광막을 겸하는 것이고, 제 2 전송 트랜지스터(Tr2)의 소스로 된 불순물 영역(30)은 제 1 접속 전극(56)에 차광되어 있다. 이때문에, 불순물 영역(30)으로의 빛의 입사가 억제되고, 불필요한 신호 전하의 발생이 억제되기 때문에, 혼색이 줄어든다. 그리고 이 경우, 광전 변환부(PD)의 개구부분을 제외한 모든 영역이 차광되는 것이 바람직하다.
다음에, 제 1의 기판(80)과 제 2의 기판(81)을 적층하여 형성하는 본 실시 형태 예의 고체 촬상 장치(1)의 제조 방법에 관하여 설명한다.
[1. 3 고체 촬상 장치의 제조 방법］
도 4의 A, 도 5의 A, 도 6의 A는, 제 1의 기판(80)에 있어서 제 1 접속 전극(27) 및 제 2 접속 전극(26)의 제조 공정도이고, 도 4의 B, 도 5의 B, 도 6의 B는, 제 2의 기판(81)에 있어서 제 1 접속 전극(56) 및 제 2 접속 전극(57)의 제조 공정도이다. 또, 도 7 및 도 8은, 제 1 접속 전극(27, 56) 및 제 2 접속 전극(26, 57) 사이의 접착 방법을 나타내는 도면이다. 또한, 제 1의 기판(80)에 있어서 제 1 접속 전극(27) 및 제 2 접속 전극(26), 및 제 2의 기판(81)에 있어서 제 1 접속 전극(56) 및 제 2 접속 전극(57)을 형성하는 전단의 공정은, 통상의 고체 촬상 장치의 제조 방법과 마찬가지이기 때문에 설명을 생략한다. 또, 도 4 내지 도 8에 있어, 도 2 및 도 3에 대응하는 부분에는 동일 부호를 붙이다.
도 4의 A에 나타낸 바와 같이, 제 1의 기판(80)에 있어, 제 1 배선층(M1)을 피복하는 층간 절연막(18)을 형성한 후, 제 2 배선층(M2)으로 된 제 1 접속 전극(27) 및 제 2 접속 전극(26)을 형성한다. 제 1 접속 전극(27)은, 콘택트부(24)를 이용하여 제 1 접속 배선(23)에 접속되도록 형성되고, 또, 제 2 접속 전극(26)은, 제 2 접속 배선(22)에 콘택트부(25)를 이용하여 접속되도록 형성한다. 제 2의 기판(81)에 있어도 마찬가지로, 도 4의 B에 나타낸 바와 같이, 제 2 배선층(M2')를 피복하는 층간 절연막(37)을 형성한 후 제 3 배선층(M3')으로 된 제 1 접속 전극(56) 및 제 2 접속 전극(57)을 형성한다. 제 1 접속 전극(56)은, 콘택트부(55)를 이용하여 제 3 접속 배선(52)에 접속되도록 형성되고, 또, 제 2 접속 전극(57)은, 전하 보유용 전극(51)에 콘택트부(54)를 이용하여 접속되도록 형성한다. 그리고, 본 실시 형태 예에서는, 이러한 제 1 접속 전극(27, 56) 및 제 2 접속 전극(26, 57)은 각각 알루미늄으로 형성되어 있다.
그 후, 도 5의 A에 나타낸 바와 같이, 제 1의 기판(80)에 있어, 알루미늄으로 이루어지는 제 1 접속 전극(27) 및 제 2 접속 전극(26)을 형성한 후, 제 1 접속 전극(27) 및 제 2 접속 전극(26)을 피복하도록 접착제를 도포하여, 접착제층(18a)을 형성한다. 마찬가지로, 도 5의 B에 나타낸 바와 같이, 제 2의 기판(81)에 있어, 알루미늄으로 이루어지는 제 1 접속 전극(56) 및 제 2 접속 전극(57)을 형성한 후, 제 1 접속 전극(56) 및 제 2 접속 전극(57)을 피복하도록 접착제를 도포하여, 접착제층(37a)을 형성한다. 이 접착제층(18a, 37a)은, 층간 절연막(18, 37)을 겸한 것이다.
그 후, 도 6의 A, B에 나타낸 바와 같이, 접착제층(18a, 37a)을 산소 플라즈마 에칭에 의하여 제거하고, 제 1의 기판(80) 및 제 2의 기판(81)의 제 1 접속 전극(27, 56) 및 제 2 접속 전극(26, 57)의 표면을 노출시킨다. 그 후, 예를 들면, 아르곤 스퍼터에 의하여, 각각의 전극 표면을 활성화하여, 활성화층(18b, 37b)을 형성한다.
그 후, 도 7에 나타낸 바와 같이, 제 2의 기판(81)의 활성화층(37b)에, 제 1의 기판(80)의 활성화층(18b)이 접착되도록 압착한다. 그러면, 활성화된 전극면끼리 압착됨으로써, 제 1의 기판(80) 및 제 2의 기판(81)은, 일체화됨과 동시에, 각각의 제 1 접속 전극(27)과 제 1 접속 전극(56), 및 제 2 접속 전극(26)과 제 2 접속 전극(57)이 서로 전기적으로 접합된다.
이상과 같이 하여 접착됨으로써, 제 1의 기판(80)과 제 2의 기판(81)이 일체화되고, 전기적으로도 접속된다.
제 1의 기판(80)과 제 2의 기판(81)이 접속된 후, 도 8에 나타낸 바와 같이, 제 1의 기판(80)의 광 입사측의 반도체 기판(12)을 에칭에 의해 제거하고, 광전 변환부(PD)의 기능을 하기 위해(광전 변환부(PD)로 빛이 흡수되기 위해) 필요한 두께까지 박육화(薄肉化) 한다.
그 후, 도 2에 나타낸 바와 같이, 제 1의 기판(80) 상부의 광입사면 측에, 컬러 필터(59), 및 온 칩 렌즈(60) 등을 순차로 형성하여, 본 실시 형태 예의 고체 촬상 장치(1)가 완성된다. 컬러 필터(59) 및 온 칩 렌즈(60) 등도, 통상의 고체 촬상 장치의 제조 방법과 마찬가지로 형성한다.
[1. 4 고체 촬상 장치의 회로 구성]
다음에, 도 9를 이용하여, 본 실시 형태 예의 고체 촬상 장치(1)의 구동 방법에 관하여 설명한다. 도 9는, 본 실시 형태 예의 고체 촬상 장치(1)의 1화소분의 회로 구성이고, 도 10은, 인접하는 2행 2열, 4화소분의 회로 구성이다.
도 9의 선 a는, 제 1의 기판(80)에 형성된 제 1 접속 전극(27) 및 제 2 접속 전극(26)과, 제 2의 기판(81)에 형성된 제 1 접속 전극(56)과 제 2 접속 전극(57)과의 전극 접속 면이다.
광전 변환부(PD)인 포토 다이오드의 양극 측은 접지되고, 캐소드 측은, 제 1 전송 트랜지스터(Tr1)의 소스에 접속되어 있다. 또 도 2에서는 도시를 생략하고 있지만, 도 9, 10에 나타낸 바와 같이, 제 1의 기판(80)에는, 광전 변환부용 리셋 트랜지스터(Tr6)가 구성되어 있고, 광전 변환부(PD)의 캐소드 측에는, 광전 변환부용 리셋 트랜지스터(Tr6)의 드레인이 접속되어 있다. 광전 변환부용 리셋 트랜지스터(Tr6)의 소스에는 전원 전압(VDD)을 인가하기 위한 전원 전압 배선(85)이 접속되어 있다. 또 광전 변환부용 리셋 트랜지스터(Tr6)의 게이트 전극(62)에는 리셋 펄스(φPDRST)를 공급하기 위한 리셋 배선(75)이 접속되어 있다.
제 1 전송 트랜지스터(Tr1)의 드레인은, 전하 축적 용량부(61)을 구성하는 제 1 접속 전극(56)을 이용하여, 제 2 전송 트랜지스터(Tr2)의 소스에 접속되어 있다. 제 1 전송 트랜지스터(Tr1)의 게이트 전극(38)에는, 제 1 전송 펄스(φTRG1)가 공급되는 제 1 전송 배선(84)이 접속되어 있다. 또, 제 1 전송 배선(84)은, 전하 축적 용량부(61)를 구성하는 전하 보유용 전극(51)에 접속되어 있다.
제 2 전송 트랜지스터(Tr2)의 드레인은, 리셋 트랜지스터(Tr3)의 소스에 접속됨과 동시에, 증폭 트랜지스터(Tr4)의 게이트 전극(40)에 접속되어 있다. 제 2 전송 트랜지스터(Tr2)의 게이트 전극(38)에는 제 2 전송 펄스(φTRG2)를 공급하기 위한 제 2 전송 배선(63)이 접속되어 있다.
리셋 트랜지스터(Tr3)의 드레인에는 전원 전압(VDD)을 인가하기 위한 전원 전압 배선(88)이 접속되어 있고, 리셋 트랜지스터(Tr3)의 게이트 전극(39)에는 리셋 펄스(φRST)를 공급하기 위한 리셋 배선(64)이 접속되어 있다.
증폭 트랜지스터(Tr4)의 소스에는 전원 전압(VDD)을 인가하기 위한 전원 전압 배선(88)이 접속되어 있고, 증폭 트랜지스터(Tr4)의 드레인은 선택 트랜지스터(Tr5)의 소스에 접속되어 있다.
선택 트랜지스터(Tr5)의 게이트 전극(41)에는 선택 펄스(φSEL)를 공급하기 위한 선택 배선(48)이 접속되어 있고, 선택 트랜지스터(Tr5)의 드레인은 수직 신호선(9)에 접속되어 있다.
그리고, 도 10에 나타낸 바와 같이, 화소(2)가 2차원 매트릭스 형상으로 배열되는 고체 촬상 장치(1)에 있어서는, 각 게이트 전극(38, 39, 41)에 행마다 공통의 제 2 전송 배선(63), 리셋 배선(64), 선택 배선(48)이 접속된다. 그리고, 각 게이트 전극(38, 39, 41)에 입력된 제 2 전송 펄스(φTRG2), 리셋 펄스(φRST), 선택 펄스(φSEL)는, 수직 구동 회로(4)로부터 공급된다. 또, 도시하지 않지만 광전 변환부용 리셋 트랜지스터(Tr6)의 게이트 전극(62)에 공급된 리셋 펄스(φPDRST), 제 1 전송 트랜지스터(Tr1)의 게이트 전극(19)에 공급된 제 1 전송 펄스(φTRG1)도 수직 구동 회로(4)에 의하여 공급된다.
또, 선택 트랜지스터(Tr5)의 드레인에는 열마다 공통의 수직 신호선(9)이 접속된다. 수직 신호선(9)의 후단에는, 열마다 설치된 칼럼 신호 처리 회로(5)가 접속되어 있다. 그리고, 칼럼 신호 처리 회로(5)의 후단에는 수평 구동 회로(6)로부터의 수평 선택 펄스가 입력되는 수평 트랜지스터(Tr7)가 접속되어 있다.
[1. 5 고체 촬상 장치의 구동 방법]
다음에, 이상의 회로 구성을 갖는 고체 촬상 장치(1)에 있어서 구동 방법을, 도 11에 나타내는 타이밍 차트 및 도 10의 회로 구성을 이용하여 설명한다.
먼저, 리셋 펄스(φPDRST)를 하이(high)로 하여, 전 화소의 광전 변환부용 리셋 트랜지스터(Tr6)를 동시에 온(ON) 함으로써, 전 화소의 광전 변환부(PD)의 전위를 전원 전압(VDD)과 동전위가 되도록 리셋한다. 즉, 이 동작에 의하여, 전 화소의 광전 변환부(PD)에 모여 있던 불필요한 전하가 배출되고, 광전 변환부(PD)의 전위가 일정치(VDD)로 리셋된다.
다음에, 리셋 펄스(φPDRST)를 로우(low)로 하여, 전 화소의 광전 변환부용 리셋 트랜지스터(Tr6)을 동시에 오프(OFF) 하여, 전 화소의 광전 변환부(PD)에 있어 신호 전하의 생성·축적을 시작한다. 신호 전하는, 광전 변환부(PD)에 입사하는 빛의 광량에 따라 생성되고, 생성된 신호 전하는, 광전 변환부(PD)에 있어서 pn 접합의 효과에 의해 생긴 전위의 우물에 축적된다. 이때, 전하 축적 용량부(61)에 모여 있던 신호 전하는, 앞의 판독하는 때에 순차로 판독되어 전하 축적 용량부(61)은 비어 있다고 가정하지만, 별도로, 전하 축적 용량부(61)을 리셋하는 타이밍을 설치해도 좋다.
뒤이어, 리셋 펄스(φPDRST)를 로우로 하고 나서 소정의 축적 시간을 경과하기 전에, 제 1 전송 펄스(φTRG1)를 하이로 하여, 전 화소의 제 1 전송 트랜지스터(Tr1)를 동시에 온 하여, 광전 변환부(PD)에 모여 있는 신호 전하를 불순물 영역(16)에 전송한다. 그러면, 불순물 영역(16), 불순물 영역(30), 및 전하 축적 용량부(61)는 전기적으로 접속되고 있기 때문에, 신호 전하는 제 1의 기판(80)에 형성된 불순물 영역(16), 불순물 영역(30), 및 전하 축적 용량부(61)에 일시적으로 축적된다. 또, 이와 같이 제 1 전송 펄스(φTRG1)가 하이로 되어 있는 동안은, 신호 전하는, 전하 축적 용량부(61)에 주로 축적되어 있다.
그 후, 제 1 전송 펄스(φTRG1)를 로우로 하여 전 화소의 제 1 전송 트랜지스터(Tr1)를 오프 함으로써, 주로 전하 축적 용량부(61)에 축적되어 있던 신호 전하가, 불순물 영역(16) 및 불순물 영역(30)의 공핍층에 전송된다. 도 11에 나타낸 바와 같이, 리셋 펄스(φPDRST)를 로우로 하고 나서 제 1 전송 펄스(φTRG1)를 한번 더 로우로 하기까지의 시간이 축적 노광 시간(전자 셔터의 시간)으로 된다. 또한, 제 1 전송 펄스(φTRG1)를 하이로 하여, 광전 변환부(PD)로부터 전하 축적 용량부(61)로 신호 전하를 전송할 때에는, 제 1 전송 펄스(φTRG1)의 전위는, 광전 변환부(PD)로부터의 신호 전하를 완전히 전송할 수 있는 전위로 한다.
다음에, 리셋 펄스(φPDRST)를 하이로 하여, 전 화소의 광전 변환부용 리셋 트랜지스터(Tr6)를 온 하여 광전 변환부(PD)를 리셋한다. 이것에 의해, 전하 축적 용량부(61)에 모여 있는 신호 전하를 판독하는 사이에, 광전 변환부(PD)에 축적되고, 광전 변환부(PD)의 최대 축적 전하량을 초과하는 부분의 신호 전하가, 전하 축적 용량부(61)로 넘쳐버리는 것을 막는다. 또는, 다음 신호 전하의 축적에 대비하여, 광전 변환부(PD)를 전원 전압(VDD)과 동전위로 리셋한다. 전하 축적 용량부(61)나, 불순물 영역(16, 30)에 신호 전하를 축적하고 있는 동안은, 제 1 전송 펄스(φTRG1)의 전위로서, 전하 축적 용량부(61)의 표면에 반전층을 형성하도록 하는 전위를 더해도 좋다. 이것에 의해, 신호 전하의 축적 중에, 암(暗) 전류의 발생을 억제할 수 있다.
그 후, 선택 펄스(φSEL(1))를 하이로 하여, 1행째의 선택 트랜지스터(Tr5)를 온 하고, 1행째의 화소(2)를 선택한다. 이 1행째의 선택 펄스(φSEL(1))를 하이로 한 상태에서, 리셋 펄스(φRST(1))를 하이로 하여, 1행째의 리셋 트랜지스터(Tr3)를 온 한다. 이것에 의해, 증폭 트랜지스터(Tr4)의 게이트 전극(40)에 접속되고 있는 플로팅 디퓨전 영역으로 된 불순물 영역(31)의 전위가 전원 전압(VDD)과 동전위로 리셋된다. 이때, 증폭 트랜지스터(Tr4)의 리셋시 출력은, 수직 신호선(9)을 이용하여 칼럼 신호 처리 회로(5)에 보존된다.
뒤이어, 제 2 전송 펄스(φTRG2(1))를 하이로 하여, 1행째의 화소(2)의 제 2 전송 트랜지스터(Tr2)를 온 하여, 1행째의 화소(2)의 불순물 영역(30), 및 불순물 영역(16)에 있는 신호 전하를 플로팅 디퓨전 영역인 불순물 영역(31)에 전송한다. 이때, 제 2 전송 펄스(φTRG2(1))의 전위는, 불순물 영역(30), 및 불순물 영역(16)으로부터 불순물 영역(31)에 신호 전하를 완전 전송할 수 있는 전위로 한다. 불순물 영역(31)에 신호 전하가 판독됨으로써, 플로팅 디퓨전 영역인 불순물 영역(31)의 전위가 변화하고, 그 전위 변화에 따른 신호 전압이 증폭 트랜지스터(Tr4)의 게이트 전극(40)에 인가된다. 그리고, 증폭 트랜지스터(Tr4)에 의하여 증폭된 신호 전압이, 수직 신호선(9)으로 출력된다.
그리고, 수직 신호선(9)으로 출력된 신호 전압은, 칼럼 신호 처리 회로(5)에 보내진다. 칼럼 신호 처리 회로(5)에서는, 전에 보존된 리셋시 출력과, 증폭된 신호 전압과의 차이를 1행째의 화소(2)의 화소 신호로서 출력한다. 그리고, 이러한 1행째의 화소(2)의 화소 신호는, 수평 구동 회로(6)에 의하여 수평 트랜지스터(Tr7)를 순차로 온 함으로써, 출력 회로(7)를 거쳐 출력 단자(Vout)로부터 시리얼에 출력된다.
그 후, 선택 펄스(φSEL(1))를 로우로 한 후, 선택 펄스(φSEL(2))를 하이로 하여, 2행째의 선택 트랜지스터(Tr5)를 온 하여, 2행째의 화소(2)를 선택한다. 이 2행째의 선택 트랜지스터(Tr5)의 선택 펄스(φSEL(2))를 하이로 한 상태에 있어 제 2 전송 펄스(φTRG2(2)), 리셋 펄스(φRST(2))의 상태를, 1행째의 제 2 전송 펄스(φTRG2(1)), 리셋 펄스(φRST(1))와 마찬가지로 구동한다. 이것에 의해, 2행째의 화소(2)에 관하여, 먼저 설명한 1행면과 마찬가지로 판독 동작이 행해진다.
이상의 설명으로부터 알 수 있는 바와 같이, 본 실시 형태 예의 고체 촬상 장치(1)에서는, 광전 변환부(PD)에 있어 신호 전하를 생성, 축적하는 축적 노광 시간은 전 화소 동시각에 행해진다. 그리고, 전 화소 동시각에 축적된 신호 전하는, 각각의 전하 축적 용량부(61)로 축적 보유되고, 라인 순차로, 불순물 영역(31)에 판독되고, 신호 전하의 전위에 따라 증폭된 신호 전압이 수직 신호선(9)을 이용하여 출력된다.
본 실시 형태 예의 고체 촬상 장치(1)에 의하면, 종래의 글로벌 셔터 기능을 갖는 고체 촬상 장치와 회로 구성 자체에 큰 변경은 없지만, 광전 변환부(PD)와, 회로부분을 다른 기판에 형성함으로써, 광전 변환부(PD)의 개구면적을 크게 할 수 있다. 즉, 본 실시 형태 예에서는, 제 1의 기판(80)에 있어서 수광면의 유효 면적의 전부를, 광전 변환부(PD)로서 이용할 수 있기 때문에, 광전 변환부(PD) 자체의 면적을 확보하는 것도 가능하고, 또, 개구면적도 크게 할 수 있다. 이것에 의해, 수광 감도의 향상이 도모된다.
또, 제 1의 기판(80)에 형성된 광전 변환부(PD)와, 제 2의 기판(81)에 형성된 복수의 MOS 트랜지스터는, 종래의 고체 촬상 장치(1)의 제조 방법에 있어도, 각각 독립의 공정으로 형성되는 것이다. 그 때문에, 1개의 기판에 전부 형성한 것으로 공통화할 수 있는 공정을 제외하면, 본 실시 형태 예의 제 1의 기판(80)을 형성하는 공정과, 제 2의 기판(81)을 형성하는 공정을 서로 더한 공정수는, 종래의 고체 촬상 장치의 제조에 있어서 공정수에 가까워진다. 즉, 종래의 1개의 기판에 모든 요소를 형성하는 고체 촬상 장치와, 제 1의 기판(80)과 제 2의 기판(81)에 각각 필요한 요소를 형성하는 본 실시 형태 예의 고체 촬상 장치(1)란, 제조 공정수은 그다지 변하지 않는다. 한편, 본 실시 형태 예의 고체 촬상 장치(1)에서는, 광전 변환부(PD)를 형성하는 제 1의 기판(80)과, 전하 축적 용량부(61)과 복수의 MOS 트랜지스터를 형성하는 제 2의 기판(81)을 별개로 형성하기 위해, 1개의 기판 면적을 작게 할 수 있다. 이 때문에, 고체 촬상 장치(1)가 형성된 칩 면적의 축소화가 도모되고, 1장의 웨이퍼에서 취할 수 있는 칩의 수를 늘릴 수 있다. 이와 같이, 본 실시 형태 예에서는, 공정수은 변하지 않고, 1장의 웨이퍼에서 취할 수 있는 칩 수를 늘릴 수 있기 때문에, 이론상, 칩 단체의 비용을 싸게 할 수 있다.
또, 본 실시 형태 예의 고체 촬상 장치(1)에서는, 제 1의 기판(80)과 제 2의 기판(81)이 전기적으로 접속되기 때문에, 복수의 MOS 트랜지스터를 구동하는 회로 구성은, 전부 제 2의 기판(81)에 형성하면 좋고, 회로가 복잡하게 되지 않는다.
이상과 같이, 본 실시 형태 예의 고체 촬상 장치(1)에 의하면, 각 화소(2)가, 전하 축적 용량부(61)를 보유한 것으로, 전 화소 동시의 전자 셔터 동작(글로벌 셔터 동작)을 행할 수가 있다. 또, 전하 축적 용량부(61)와, 광전 변환부(PD)를 입체적으로 적층함으로써, 광전 변환부(PD)의 수광면적을 최대한으로 활용한 것으로, 작은 면적에서 최대의 수광 감도를 얻는 것이 가능해진다. 동일한 성능의 소자를 종래의 고체 촬상 장치보다 훨씬 작은 면적에서 실현할 수 있기 때문에, 칩 단체의 비용을 내리는 동시에, 영상 기기 등, 전자 기기의 소형화에 적합한 고체 촬상 장치를 얻을 수 있다.
2. 제 2의 실시 형태：고체 촬상 장치
다음에, 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치에 관하여 설명한다. 도 12는, 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치(90)의 전체를 나타내는 개략 구성도이다.
본 실시 형태 예의 고체 촬상 장치(90)는, 제 1의 실시 형태에 있어서 고체 촬상 장치(1)와, 전하 축적 용량부의 구성이 다른 것이다. 또, 본 실시 형태 예의 고체 촬상 장치(90)의 전체 구성은, 도 1과 마찬가지이기 때문에, 중복 설명을 생략한다. 도 12에 있어, 도 2에 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
본 실시 형태 예의 제 2의 기판(91)은, 도 12에 나타낸 바와 같이, 원하는 불순물 영역(31, 32, 33, 34, 35) 및, 매립형의 전하 축적 용량부(74)가 형성된 반도체 기판(78)과, 원하는 배선, 및 전극이 형성된 다층 배선층(76)으로 구성되어 있다. 제 2의 기판(91)에 있어 형성된 복수의 MOS 트랜지스터는, 제 2 전송 트랜지스터(Tr2)와, 리셋 트랜지스터(Tr3)과, 증폭 트랜지스터(Tr4)와, 선택 트랜지스터(Tr5)이다.
반도체 기판(78)은, N형의 실리콘 기판에 의하여 형성되고, 반도체 기판(78) 상부의, MOS 트랜지스터 및 전하 축적 용량부(74)가 형성된 영역에는, P형 웰층(79)이 형성되어 있다. P형 웰층(79)은 반도체 기판(78)에 P형의 불순물을 이온 주입함으로써 형성할 수 있다.
제 2 전송 트랜지스터(Tr2), 리셋 트랜지스터(Tr3), 증폭 트랜지스터(Tr4), 선택 트랜지스터(Tr5)를 구성하는 각 불순물 영역(31, 32, 34, 35)은, P형 웰층 표면측의 원하는 영역에, 각각 형성되어 있다. 이러한 불순물 영역(31, 32, 34, 35)은, P형 웰층(79)의 원하는 영역에 N형의 불순물을 고농도에 이온 주입함으로써 형성된다.
불순물 영역(31)은, 제 2 전송 트랜지스터(Tr2)의 드레인과, 리셋 트랜지스터(Tr3)의 소스에 공용된다, 신호 전하가 판독되는 플로팅 디퓨전 영역으로서 사용된다. 또, 불순물 영역(32)은, 리셋 트랜지스터(Tr3)의 드레인과, 증폭 트랜지스터(Tr4)의 소스에 공용된다. 또, 불순물 영역(34)은, 증폭 트랜지스터(Tr4)의 드레인과, 선택 트랜지스터(Tr5)의 소스에 공용된다. 또, 불순물 영역(35)는, 선택 트랜지스터(Tr5)의 드레인으로 된다.
전하 축적 용량부(74)는, 반도체 기판(78)의 홈부(70)에 형성된 제 1 전극층(72), 유전체층(71), 제 2 전극층(73)에 의하여 구성되어 있다. 즉, 본 실시 형태 예의 전하 축적 용량부(74)는, 도랑 캐패시터를 구성하고 있다.
홈부(70)는, P형 웰층(79) 표면에서, 반도체 기판(78)의 N영역에 이르는 깊이까지 개구함으로써 형성되어 있다. 그리고, 제 1 전극층(72)은, 홈부(70) 바닥부의 주변 영역을 감싸는 영역에, 반도체 기판(78)의 N영역에 접하도록 형성된 N형의 불순물 영역에 의하여 구성되어 있다. 이 제 1 전극층(72)은, P형 웰층(79)과, 반도체 기판(78)을 구성하는 N영역과의 경계면에, N형의 불순물을 이온 주입함으로써 형성한다. 유전체층(71)은, 홈부(70)내 표면에 형성된 실리콘 산화막에 의하여 형성되어 있다. 제 2 전극층(73)은, 유전체층(71)을 이용하여 홈부(70) 내를 매립하도록 형성된 다결정 실리콘에 의하여 형성되어 있다. 이 제 2 전극층(73)을 구성하는 다결정 실리콘은, N형의 불순물이 도프되어 있는 것이 바람직하다. 그리고, 전하 축적 용량부(74)를 구성하는 제 2 전극층(73)은, 반도체 기판(78)의 표면측에서, 전하 축적 용량부(74)와 불순물 영역(31)의 사이에 형성되는 제 2 전송 트랜지스터(Tr2)의 채널부로 된 영역에 접속되도록 형성되어 있다.
또, 본 실시 형태 예에서는, 반도체 기판(78)의 P형 웰층(79)이 형성된 영역 이외의 표면에, N형의 불순물이 고농도로 이온 주입되고 불순물 영역(33)이 형성되어 있다. 그리고, 이 불순물 영역(33)과 제 1 전극층(72)은, 반도체 기판(78)을 구성하는 동전위의 N영역에 의하여 전기적으로 접속되는 구성으로 되어 있다.
이와 같은 구성의 전하 축적 용량부(74)에 있어서 제 2 전극층(73)은, 제 2 전송 트랜지스터(Tr2)의 소스로 된다. 그리고, 전하 축적 용량부(74) 및 각 불순물 영역(31, 32, 34, 35)과의 사이의 P형 웰층(79)의 영역은 각 MOS 트랜지스터의 채널부로 된다.
다층 배선층(76)은, 반도체 기판(78) 상부에 형성되어 있다. 다층 배선층(76)에서는, MOS 트랜지스터를 구성한 게이트 전극(38, 39, 40, 41)과, 제 1 배선층(M1')과, 제 2 배선층(M2')이, 층간 절연막(77)을 이용하여 적층되어 구성되어 있다.
게이트 전극(38, 39, 40, 41)은, 각 채널부 상부에, 도시하지 않는 게이트 절연막을 이용하여 형성되어 있다. 전하 축적 용량부(74)와 불순물 영역(31) 사이의 P형 웰층(79) 상부에 형성된 게이트 전극(38)은, 제 2 전송 트랜지스터(Tr2)의 게이트 전극으로 된다. 또, 불순물 영역(31)과 불순물 영역(32) 사이의 P형 웰층(79) 상부에 형성된 게이트 전극(39)는, 리셋 트랜지스터(Tr3)의 게이트 전극으로 된다. 또, 불순물 영역(32)과 불순물 영역(34) 사이의 P형 웰층(79) 상부에 형성된 게이트 전극(40)은, 증폭 트랜지스터(Tr4)의 게이트 전극으로 된다. 또, 불순물 영역(34)과 불순물 영역(35) 사이의 P형 웰층(79) 상부에 형성된 게이트 전극(41)은, 선택 트랜지스터(Tr5)의 게이트 전극으로 된다.
제 1 배선층(M1')에서는, 제 1 접속 배선(50), 제 2 접속 배선(49), 선택 배선(48), 및 수직 신호선(9)이 각각 구성되어 있다. 제 1 접속 배선(50)은, 층간 절연막(77)에 형성된 콘택트부(42)를 이용하여, 제 2 전송 트랜지스터(Tr2)의 소스로 된 제 2 전극층(73)에 접속되어 있다. 제 2 접속 배선(49)은, 층간 절연막(77)에 형성된 콘택트부(43, 44)를 이용하여, 각각 불순물 영역(31) 및 증폭 트랜지스터(Tr4)의 게이트 전극(40)에 접속되어 있다. 즉, 제 2 접속 배선(49)에 의하여, 플로팅 디퓨전 영역으로 된 불순물 영역(31)과 증폭 트랜지스터(Tr4)의 게이트 전극(40)은 전기적으로 접속되어 있다. 또, 선택 배선(48)은, 층간 절연막(77)에 형성된 콘택트부(45)를 이용하여 선택 트랜지스터(Tr5)의 게이트 전극(41)에 접속되어 있다. 선택 배선(48)에 의하여, 선택 트랜지스터(Tr5)의 게이트 전극(41)에는, 선택 펄스가 공급된다. 또, 수직 신호선(9)은, 층간 절연막(77)에 형성된 콘택트부(46)을 이용하여, 선택 트랜지스터(Tr5)의 드레인인 불순물 영역(35)에 접속되어 있다.
제 2 배선층(M2')에서는, 제 1 접속 전극(86)과 제 2 접속 전극(87)이 각각 구성되어 있고, 제 1 접속 전극(86) 및 제 2 접속 전극(87)은, 다층 배선층(76) 표면에 노출하여 형성되어 있다. 제 1 접속 전극(86)은, 층간 절연막(77)에 형성된 콘택트부(82)를 이용하여, 제 1 배선층(M1')으로 된 제 1 접속 배선(50)에 접속되어 있다. 또, 제 2 접속 전극(87)은, 층간 절연막(77)에 형성된 콘택트부(82)을 이용하여 반도체 기판(78)을 구성하는 N영역에 형성된 불순물 영역(33)에 접속되어 있다. 또, 이 제 2 접속 전극(87)에는, 도시하지 않는 제 2의 기판(91)의 다층 배선층(76)에 형성된 제 1 전송 배선이 접속되어 있고, 제 1 전송 배선으로부터, 제 1 전송 트랜지스터(Tr1)의 게이트 전극(19) 및 불순물 영역(33)에는, 제 1 전송 펄스가 공급된다.
또한, 도 12에 있어서는 도시를 생략하지만, 제 2 전송 트랜지스터(Tr2)의 게이트 전극(38)에는, 제 2 전송 펄스를 공급한 제 2 전송 배선이 접속되어 있다. 마찬가지로, 리셋 트랜지스터(Tr3)의 게이트 전극(39)에도, 리셋 펄스를 공급하는 리셋 배선이 접속되어 있다. 그리고, 이러한 제 2 전송 배선 및 리셋 배선은 다층 배선층의, 원하는 배선층에 의하여 형성되어 있다.
그리고, 본 실시 형태 예의 고체 촬상 장치(90)는, 제 2의 기판(91) 상부에, 제 1의 기판(80) 및 제 2의 기판(91) 상호의 제 1 접속 전극(27, 86), 제 2 접속 전극(26, 87) 사이가 접속되도록 제 1의 기판(80)이 적층된 구성으로 되어 있다.
본 실시 형태 예의 고체 촬상 장치(90)에 있어도, 제 1의 실시 형태에 있어서 고체 촬상 장치(1)와 마찬가지 방법에 의하여, 제 1의 기판(80)과 제 2의 기판(91)이 접착시켜진다. 또, 본 실시 형태 예의 고체 촬상 장치(90)에 있어도, 제 1의 실시 형태에 있어서 고체 촬상 장치(1)와 동일한 회로 구성을 갖는다.
본 실시 형태 예의 고체 촬상 장치(90)에서는, 제 1 전송 트랜지스터(Tr1)의 게이트 전극(19)에 공급되는 제 1 전송 펄스가 하이로 된 것에 의하여, 제 1 전송 트랜지스터(Tr1)가 온 되고, 신호 전하는, 광전 변환부(PD)로부터 불순물 영역(16)으로 전송된다. 이때, 제 2의 기판(91)의 제 1 전극층(72)에는, 게이트 전극(19)과 동전위가 공급되고 있기 때문에, 신호 전하는, 제 1의 기판(80)의 불순물 영역(16)과, 제 2의 기판(91)에 형성된 전하 축적 용량부(74)에 의하여 일시적으로 보유된다. 이때, 신호 전하는, 주로 전하 축적 용량부(74)에 축적된다. 그 후, 화소마다 플로팅 디퓨전 영역인 불순물 영역(31)에 전송되어 화소마다 판독된다. 이와 같은 구동 방법은 제 1의 실시 형태에 있어서 고체 촬상 장치(1)와 마찬가지이다.
본 실시 형태 예의 고체 촬상 장치(90)에 의하면, 전하 축적 용량부(74)를 반도체 기판(78)에 형성된 홈부(70)에 형성함으로써, 전하 축적 용량부를 구성하는 배선층을 줄일 수 있는 외에, 제 1의 실시 형태에 있어서 고체 촬상 장치(1)와 동일한 효과를 얻을 수 있다.
상술한 제 1의 실시 형태 및 제 2의 실시 형태에서는, 전하 축적 용량부를 제 2의 기판측에 형성하는 예로 하였지만, 제 1의 기판측에 형성해도 좋다. 그러나, 수광면적을 크게 취한다는 목적으로부터는, 제 1의 기판에 형성한 것이 바람직하다.
또, 상술한 제 1의 실시 형태, 및 제 2의 실시 형태에서는, 입사광량에 따른 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬 형상으로 배치되어 된 CMOS형 고체 촬상 장치에 적용한 경우를 예로 들어 설명했다. 그렇지만, 본 발명은 CMOS형 고체 촬상 장치에의 적용에 한정되는 것은 아니다. 또 화소가 2차원 매트릭스 형상에 형성된 화소부의 화소렬마다 칼럼 회로를 배치해 된 칼럼 방식의 고체 촬상 장치 전반으로 한정하는 것도 아니다.
또, 본 발명은, 가시광의 입사광량의 분포를 검지하고 화상으로서 촬상하는 고체 촬상 장치에의 적용에 한하지 않고, 적외선이나 X 선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에도 적용 가능하다. 또, 광의의 의미로서, 압력이나 정전 용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 발명은, 화소부의 각 단위 화소를 행 단위로 순차로 주사하여 각 단위 화소로부터 화소 신호를 판독하는 고체 촬상 장치에 한정된 것이 아니다. 화소 단위로 임의의 화소를 선택하고, 당해 선택 화소로부터 화소 단위로 신호를 판독하는 X-Y 어드레스 형의 고체 촬상 장치에 대해서도 적용 가능하다.
또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 화소부와, 신호 처리부 또는 광학계가 통합되어 팩키징된 촬상 기능을 갖는 모듈 형상의 형태라도 좋다.
또, 본 발명은, 고체 촬상 장치에의 적용에 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기에서, 촬상 장치란, 디지털 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기에 관한 것을 말하다. 또한, 전자 기기에 탑재된 상기 모듈 형상의 형태, 즉 카메라 모듈을 촬상 장치라고 하는 경우도 있다.
3. 제 3의 실시 형태：전자 기기
다음에, 본 발명의 제 3의 실시 형태에 관한 전자 기기에 관하여 설명한다. 도 13은, 본 발명의 제 3의 실시 형태에 관한 전자 기기(200)의 개략 구성도이다.
본 실시 형태 예의 전자 기기(200)는, 상술한 본 발명의 제 1의 실시 형태에 있어서 고체 촬상 장치(1)를 전자 기기(카메라)에 이용한 경우의 실시 형태를 나타낸다.
도 13에, 본 실시 형태 예에 관한 전자 기기(200)의 개략 단면 구성을 나타낸다. 본 실시 형태에 관한 전자 기기(200)는, 정지 화상 촬영이 가능한 디지털 카메라를 예로 한 것이다.
본 실시 형태에 관한 전자 기기(200)는, 고체 촬상 장치(1)와, 광학 렌즈(210)와, 셔터 장치(211)와, 구동 회로(212)와, 신호 처리 회로(213)를 갖는다.
광학 렌즈(210)는, 피사체로부터의 상광(像光, 입사광)을 고체 촬상 장치(1)의 촬상 면상에 결상시킨다. 이것에 의해 고체 촬상 장치(1) 내에 일정 기간 당해 신호 전하가 축적된다.
셔터 장치(211)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어한다.
구동 회로(212)는, 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(211)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(212)로부터 공급된 구동 신호(타이밍 신호)에 의하여, 고체 촬상 장치(1)의 신호 전송을 행한다. 신호 처리 회로(213)은, 각종의 신호 처리를 행한다. 신호 처리가 행해진 영상 신호는, 메모리 등의 기억 매체에 기억되거나, 또는 모니터에 출력된다.
본 실시 형태 예의 전자 기기(200)에서는, 고체 촬상 장치(1)의 미세화가 가능하기 때문에, 전자 기기(200) 전체의 소형화가 가능하게 되다. 또, 고체 촬상 장치(1)를 형성하는 비용이 절감되기 때문에, 전자 기기(200)의 제조 비용도 절감된다.
이처럼, 고체 촬상 장치(1)를 적용할 수 있는 전자 기기(200)로서는, 카메라에 한정되는 것은 아니고, 디지털 카메라, 나아가 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
본 실시 형태 예에 있어서는, 고체 촬상 장치(1)를 전자 기기에 이용하는 구성으로 했지만, 전술한 제 2의 실시 형태에 있어서 고체 촬상 장치를 이용한 것도 가능하다.
1 고체 촬상 장치 2 화소
3 화소부 4 수직 구동 회로
5 칼럼 신호 처리 회로 6 수평 구동 회로
7 출력 회로 8 제어 회로
9 수직 신호선 10 수평 신호선
11 기판 12 반도체 기판
13 P형 웰층 14 N형 웰층
15 P＋형 불순물 영역 16 불순물 영역
17 다층 배선층 18 층간 절연막
18a 접착제층 18b 활성화층
19 게이트 전극 22 제 2 접속 배선
23 제1 접속 배선 26 제 2 접속 전극
27 제 1 접속 전극 28 반도체 기판
29 P형 웰층 30 내지 35 불순물 영역
36 다층 배선층 37 층간 절연막
37a 접착제층 37b 활성화층
38 내지 41 게이트 전극 48 선택 배선
49 제 2 접속 배선 50 제1 접속 배선
51 전하 보유용 전극 52 제3 접속 배선
53 유전체층 56 제 1 접속 전극
57 제 2 접속 전극 59 컬러 필터
60 온 칩 렌즈 61 전하 축적 용량부
80 제 1의 기판 81 제 2의 기판

Claims (12)

  1. 제 1의 기판에 형성된 광전 변환부로서, 입사광에 따른 신호 전하를 생성하여 축적하는 광전 변환부와, 상기 제 1의 기판 또는 제 2의 기판에 형성된 전하 축적 용량부로서, 상기 광전 변환부에서 전송된 신호 전하를 일시적으로 보유하는 전하 축적 용량부와, 상기 제 2의 기판에 형성된 복수의 MOS 트랜지스터로서, 상기 전하 축적 용량부에 축적된 신호 전하를 전송하기 위한 복수의 MOS 트랜지스터를 구비하는 복수의 화소와,
    상기 제 1의 기판에 형성된 접속 전극과,
    상기 제 1의 기판에 형성된 접속 전극과 전기적으로 접속되는 상기 제 2의 기판에 형성된 접속 전극을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 제 1의 기판에 형성된 접속 전극과 상기 제 2의 기판에 형성된 접속 전극의 전기적 접속은, 상기 제 1의 기판이 광입사측으로 오도록, 상기 제 1의 기판과 상기 제 2의 기판을 접합함으로써 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 2항에 있어서,
    상기 제 1의 기판은, 광전 변환부에서 생성되어, 축적된 신호 전하를 상기 전하 축적 용량부에 전송하는 제 1 전송 트랜지스터를 구비하고,
    상기 제 2의 기판은, 상기 전하 축적 용량부에 축적된 신호 전하를 플로팅 디퓨전 영역에 전송하는 제 2 전송 트랜지스터를 구비하고,
    상기 제 1 전송 트랜지스터의 드레인과, 상기 전하 축적 용량부와, 상기 제 2 전송 트랜지스터의 소스는 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 3항에 있어서,
    상기 전하 축적 용량부는, 유전체층과, 상기 유전체층을 협지하여 형성되는 2개의 배선층에 따라 형성되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 4항에 있어서,
    상기 제 2의 기판에 형성된 접속 전극은, 상기 제 2 전송 트랜지스터의 소스로 된 영역을 차광하기 위한 차광막을 겸하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 1항에 있어서,
    상기 전하 축적 용량부는, 상기 제 2의 기판을 구성하는 반도체 기판에 형성된 홈부와, 상기 홈부내 표면에 형성된 제 1 전극층과, 상기 제 1 전극층이 형성된 홈부내에 유전체층을 이용하여 매립된 제 2 전극층에 따라 형성되는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 1의 기판에, 입사광에 따른 신호 전하를 생성하여 축적하는 광전 변환부와, 표면에 노출하도록 형성된 접속 전극을 형성하는 공정과,
    상기 제 1의 기판 또는 제 2의 기판에 상기 광전 변환부에서 전송된 신호 전하를 축적하는 전하 축적 용량부를 형성하는 공정과,
    상기 제 2의 기판에, 상기 전하 축적 용량부에 축적된 신호 전하를 순차로 전송하기 위한 복수의 MOS 트랜지스터와, 표면에 노출하도록 형성된 접속 전극을 형성하는 공정과,
    상기 제 2의 기판 표면에 노출된 상기 접속 전극과, 상기 제 1의 기판 표면에 노출된 상기 접속 전극이 전기적으로 접속되도록 상기 제 2의 기판 상부의 광 입사측에 상기 제 1의 기판을 접합하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 제 1의 기판 및 상기 제 2의 기판의 각각의 접속 전극의 표면에의 노출은, 접속 전극이 형성된 후, 상기 접속 전극을 피복하도록 접착제층을 형성하여, 상기 접착제층을 에칭함으로써 행하고,
    상기 제 1의 기판과 상기 제 2의 기판의 접합은, 상기 제 1의 기판 및 상기 제 2의 기판 표면에 노출된 각각의 접속 배선 표면을 활성화한 후에, 압착함으로써 행하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 전하 축적 용량부는, 유전체층과, 상기 유전체층을 협지하여 형성된 2개의 배선층을 형성함으로써 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  10. 제 8항에 있어서,
    상기 전하 축적 용량부는, 상기 제 2의 기판을 구성하는 반도체 기판에 홈부를 형성하고, 상기 홈부내 표면에 제 1 전극층을 형성하고, 상기 제 1 전극층이 형성된 홈부 내에, 유전체층을 이용하여 제 2 전극층을 형성함으로써 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  11. 제 1의 기판에 형성된 광전 변환부로서, 입사광에 따른 신호 전하를 생성하여 축적하는 광전 변환부와, 상기 제 1의 기판 또는 제 2의 기판에 형성된 전하 축적 용량부로서, 상기 광전 변환부에서 전송된 신호 전하를 축적하는 전하 축적 용량부와, 상기 제 2의 기판에 형성된 복수의 MOS 트랜지스터로서, 상기 전하 축적 용량부에 축적된 신호 전하를 전송하기 위한 복수의 MOS 트랜지스터를 구비하는 복수의 화소와,
    상기 제 1의 기판에 형성된 접속 전극과,
    상기 제 1의 기판에 형성된 접속 전극과 전기적으로 접속되는 상기 제 2의 기판에 형성된 접속 전극을 포함하는 고체 촬상 장치에 있어서,
    전 화소 동시각에, 상기 광전 변환부에 있어서 신호 전하의 축적을 시작하는 공정과,
    전 화소 동시각에, 상기 광전 변환부에 있어서 축적된 신호 전하를, 상기 전하 축적 용량부에 전송하는 공정과,
    화소마다, 상기 전하 축적 용량부에 축적된 신호 전하를 상기 복수의 MOS 트랜지스터를 이용하여 순차로 전송하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  12. 광학 렌즈와,
    제 1의 기판에 형성된 광전 변환부로서, 입사광에 따른 신호 전하를 생성하여 축적하는 광전 변환부와, 상기 제 2의 기판에 형성된 전하 축적 용량부로서, 상기 광전 변환부에서 전송된 신호 전하를 축적하는 전하 축적 용량부와, 상기 제 2의 기판에 형성된 복수의 MOS 트랜지스터로서, 상기 전하 축적 용량부에 축적된 신호 전하를 전송하기 위한 복수의 MOS 트랜지스터를 구비하는 복수의 화소와, 상기 제 1의 기판에 형성된 접속 전극과, 상기 제 1의 기판에 형성된 접속 전극과 전기적으로 접속되는 상기 제 2의 기판에 형성된 접속 전극을 포함하는 고체 촬상 장치와,
    상기 고체 촬상 장치로부터 출력되는 출력 신호를 처리하는 신호 처리 회로를 포함하는 것을 특징으로 하는 전자 기기.
KR1020100018846A 2009-03-17 2010-03-03 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 및 전자 기기 KR101640254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-064956 2009-03-17
JP2009064956A JP4835710B2 (ja) 2009-03-17 2009-03-17 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器

Publications (2)

Publication Number Publication Date
KR20100105377A true KR20100105377A (ko) 2010-09-29
KR101640254B1 KR101640254B1 (ko) 2016-07-15

Family

ID=42279431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018846A KR101640254B1 (ko) 2009-03-17 2010-03-03 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 및 전자 기기

Country Status (6)

Country Link
US (2) US8792034B2 (ko)
EP (1) EP2230690B1 (ko)
JP (1) JP4835710B2 (ko)
KR (1) KR101640254B1 (ko)
CN (2) CN101840926B (ko)
TW (1) TWI401795B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007444A (ko) * 2011-06-30 2013-01-18 소니 주식회사 촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기
KR20180118927A (ko) * 2017-04-24 2018-11-01 에스케이하이닉스 주식회사 적층형 이미지 센서
KR20200003770A (ko) * 2014-04-23 2020-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR20210092339A (ko) * 2012-07-18 2021-07-23 소니그룹주식회사 수광 장치 및 수광 장치의 제조 방법, 전자 기기
KR20210157485A (ko) * 2014-03-14 2021-12-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 그 구동 방법 및 전자 기기
KR20220106237A (ko) * 2011-10-11 2022-07-28 소니그룹주식회사 고체 촬상 장치, 촬상 장치

Families Citing this family (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2011055625A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
EP3051588A1 (en) 2009-11-06 2016-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20110278687A1 (en) * 2010-05-17 2011-11-17 Fang-Ming Huang Backside-illuminated sensor with noise reduction
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5797471B2 (ja) * 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
JP5766519B2 (ja) * 2010-06-16 2015-08-19 株式会社半導体エネルギー研究所 入出力装置
JP5606182B2 (ja) * 2010-06-30 2014-10-15 キヤノン株式会社 固体撮像装置
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP5671890B2 (ja) * 2010-08-31 2015-02-18 株式会社ニコン 撮像装置
JP5582945B2 (ja) * 2010-09-28 2014-09-03 キヤノン株式会社 撮像システム
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP2012124318A (ja) 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP5682327B2 (ja) 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5802432B2 (ja) * 2011-05-18 2015-10-28 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
CN105938825B (zh) * 2011-05-24 2019-04-05 索尼公司 半导体图像接收装置
JP2012248953A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
US9257468B2 (en) 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP5820620B2 (ja) * 2011-05-25 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5820627B2 (ja) * 2011-06-09 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5835963B2 (ja) * 2011-06-24 2015-12-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP6127360B2 (ja) * 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5982748B2 (ja) * 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
JP5791982B2 (ja) 2011-07-06 2015-10-07 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP2013058661A (ja) * 2011-09-09 2013-03-28 Sony Corp 固体撮像素子および電子機器
JP5839872B2 (ja) * 2011-07-19 2016-01-06 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
CN106449676A (zh) 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP5537523B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 固体撮像装置
JP5953028B2 (ja) 2011-11-02 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JPWO2013065212A1 (ja) * 2011-11-02 2015-04-02 株式会社島津製作所 放射線検出器
JP5963421B2 (ja) 2011-11-17 2016-08-03 オリンパス株式会社 固体撮像装置および撮像装置
JP5930158B2 (ja) * 2011-11-21 2016-06-08 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates
CN103208501B (zh) 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP5953087B2 (ja) * 2012-01-17 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP6044847B2 (ja) 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013172210A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置
JP5965674B2 (ja) 2012-03-05 2016-08-10 オリンパス株式会社 固体撮像装置および撮像装置
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
JP5973758B2 (ja) 2012-03-22 2016-08-23 オリンパス株式会社 固体撮像装置
JP6402624B2 (ja) 2012-03-30 2018-10-10 株式会社ニコン 撮像素子および撮像装置
CN104247401B (zh) 2012-03-30 2019-07-02 株式会社尼康 拍摄元件以及拍摄装置
JP6016434B2 (ja) 2012-04-23 2016-10-26 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
JPWO2013164915A1 (ja) 2012-05-02 2015-12-24 株式会社ニコン 撮像装置
FR2990565B1 (fr) 2012-05-09 2016-10-28 Commissariat Energie Atomique Procede de realisation de detecteurs infrarouges
JP6042636B2 (ja) * 2012-05-28 2016-12-14 オリンパス株式会社 固体撮像素子および固体撮像装置
JP6071315B2 (ja) 2012-08-08 2017-02-01 オリンパス株式会社 固体撮像装置および撮像装置
JP6083977B2 (ja) 2012-08-23 2017-02-22 オリンパス株式会社 固体撮像装置および撮像装置
US9165968B2 (en) * 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
JP2014086596A (ja) 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
WO2014064837A1 (ja) 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
CN102938410B (zh) * 2012-12-03 2017-06-23 上海集成电路研发中心有限公司 一种cmos图像传感器制造方法
US9153616B2 (en) 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
JP5925713B2 (ja) * 2013-02-26 2016-05-25 株式会社東芝 固体撮像装置
US9293500B2 (en) 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9041837B2 (en) 2013-03-05 2015-05-26 Apple Inc. Image sensor with reduced blooming
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
TWI617014B (zh) * 2013-03-12 2018-03-01 Sony Semiconductor Solutions Corp Solid-state imaging device, manufacturing method, and electronic device
US9549099B2 (en) * 2013-03-12 2017-01-17 Apple Inc. Hybrid image sensor
US9319611B2 (en) 2013-03-14 2016-04-19 Apple Inc. Image sensor with flexible pixel summing
JP6234074B2 (ja) 2013-06-07 2017-11-22 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP2015041677A (ja) 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP6257235B2 (ja) 2013-09-17 2018-01-10 キヤノン株式会社 撮像素子及び撮像装置
JP6141160B2 (ja) 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9596420B2 (en) 2013-12-05 2017-03-14 Apple Inc. Image sensor having pixels with different integration periods
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
JP6247918B2 (ja) 2013-12-09 2017-12-13 浜松ホトニクス株式会社 放射線イメージセンサ
JP6658782B2 (ja) * 2013-12-19 2020-03-04 ソニー株式会社 半導体装置の製造方法
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9277144B2 (en) 2014-03-12 2016-03-01 Apple Inc. System and method for estimating an ambient light condition using an image sensor and field-of-view compensation
US9232150B2 (en) 2014-03-12 2016-01-05 Apple Inc. System and method for estimating an ambient light condition using an image sensor
US9584743B1 (en) 2014-03-13 2017-02-28 Apple Inc. Image sensor with auto-focus and pixel cross-talk compensation
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
US9538106B2 (en) 2014-04-25 2017-01-03 Apple Inc. Image sensor having a uniform digital power signature
US9245846B2 (en) * 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
FR3022425B1 (fr) * 2014-06-12 2017-09-01 New Imaging Tech Structure de circuit de lecture a injection de charge
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
US20160099281A1 (en) * 2014-10-07 2016-04-07 Terapede Systems Inc. 3d high resolution x-ray sensor with integrated scintillator grid
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
CN110649050B (zh) * 2014-12-18 2022-11-18 索尼公司 固态图像传感器、成像装置和电子设备
KR102261268B1 (ko) 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
KR102530162B1 (ko) * 2015-02-27 2023-05-09 소니그룹주식회사 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
CN107408565B (zh) * 2015-03-03 2021-07-20 索尼公司 半导体装置和电子设备
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102314905B1 (ko) 2015-09-30 2021-10-19 가부시키가이샤 니콘 촬상 소자 및 전자 카메라
CN108141553B (zh) * 2015-09-30 2020-10-30 株式会社尼康 摄像元件、摄像装置及电子设备
US10574930B2 (en) * 2015-09-30 2020-02-25 Nikon Corporation Image sensor and electronic camera
US9565375B1 (en) * 2015-11-03 2017-02-07 Stmicroelectronics (Grenoble 2) Sas Pixel and an array of pixels
CN106876419B (zh) * 2015-12-10 2019-07-30 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法
JP6682839B2 (ja) * 2015-12-14 2020-04-15 セイコーエプソン株式会社 画像読取装置及び半導体装置
CN106981495B (zh) * 2016-01-15 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
WO2017150469A1 (ja) * 2016-02-29 2017-09-08 株式会社ニコン 撮像素子および撮像装置
JP6197901B2 (ja) * 2016-03-04 2017-09-20 ソニー株式会社 固体撮像装置、及び、電子機器
CN113225498A (zh) * 2016-03-24 2021-08-06 株式会社尼康 摄像元件和摄像装置
CN108886048B (zh) 2016-03-31 2022-12-16 索尼公司 摄像装置、摄像装置的制造方法和电子装置
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
CN106098714B (zh) * 2016-06-07 2019-06-07 上海集成电路研发中心有限公司 背照式全局曝光像素单元结构及制造方法
US10128284B2 (en) * 2016-06-23 2018-11-13 Qualcomm Incorporated Multi diode aperture simulation
JP6753169B2 (ja) 2016-06-28 2020-09-09 セイコーエプソン株式会社 画像読取装置及び半導体装置
CN106229322B (zh) * 2016-07-27 2019-08-20 上海集成电路研发中心有限公司 一种背照堆叠式全局曝光像素单元结构及其形成方法
EP3712945A3 (en) 2016-09-23 2020-12-02 Apple Inc. Stacked backside illuminated spad array
JP6257726B2 (ja) * 2016-09-30 2018-01-10 キヤノン株式会社 固体撮像装置およびカメラ
CN108475689B (zh) * 2016-10-18 2023-05-12 索尼半导体解决方案公司 传感器
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
EP3574344B1 (en) 2017-01-25 2024-06-26 Apple Inc. Spad detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US9991298B1 (en) * 2017-02-03 2018-06-05 SmartSens Technology (US), Inc. Stacked image sensor pixel cell with a charge amplifier and selectable shutter modes and in-pixel CDS
US10070090B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with selectable shutter modes and in-pixel CDS
CN107240593B (zh) * 2017-05-19 2020-01-10 上海集成电路研发中心有限公司 一种堆叠式全局曝光像素单元结构及其形成方法
JP7038494B2 (ja) * 2017-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 固体撮像素子
JP6804395B2 (ja) * 2017-06-21 2020-12-23 ソニー株式会社 固体撮像装置
KR20230119268A (ko) * 2017-06-29 2023-08-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 웨이퍼 접합 이면 조사형 이미저
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10090342B1 (en) * 2017-08-01 2018-10-02 Semiconductor Components Industries, Llc Stacked image sensor capacitors and related methods
JP2017216480A (ja) * 2017-09-01 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
KR102467845B1 (ko) 2017-10-24 2022-11-16 삼성전자주식회사 적층형 씨모스 이미지 센서
CN108171192B (zh) * 2018-01-05 2020-06-26 京东方科技集团股份有限公司 指纹识别检测电路及其驱动方法、显示装置
JP7267940B2 (ja) 2018-02-01 2023-05-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102598041B1 (ko) * 2018-02-28 2023-11-07 삼성전자주식회사 이미지 센서 칩
US10560646B2 (en) * 2018-04-19 2020-02-11 Teledyne Scientific & Imaging, Llc Global-shutter vertically integrated pixel with high dynamic range
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
CN112424928A (zh) * 2018-07-24 2021-02-26 索尼半导体解决方案公司 半导体装置
KR102591627B1 (ko) * 2018-08-17 2023-10-20 삼성전자주식회사 이미지 센서
JP2020047734A (ja) * 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR102587498B1 (ko) * 2018-10-02 2023-10-10 삼성전자주식회사 이미지 센서
WO2020081006A1 (en) * 2018-10-16 2020-04-23 Agency For Science, Technology And Research Stacked arrangement and method of forming the same
WO2020100806A1 (en) 2018-11-16 2020-05-22 Sony Semiconductor Solutions Corporation Imaging device
JP7452962B2 (ja) 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN110379790A (zh) 2019-07-25 2019-10-25 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构
US11196947B2 (en) * 2019-09-17 2021-12-07 New Imaging Technologies Optical sensor
JP2021082775A (ja) * 2019-11-22 2021-05-27 株式会社半導体エネルギー研究所 撮像装置およびその作製方法
CN111180477B (zh) * 2020-01-06 2022-06-28 宁波飞芯电子科技有限公司 图像传感器及图像采集设备
JPWO2021200174A1 (ko) 2020-03-31 2021-10-07
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
KR20220021159A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 이미지 센서
US11990448B2 (en) 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies
US20220093492A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies
JP2022119378A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、機器
JP2022124338A (ja) * 2021-02-15 2022-08-25 キヤノン株式会社 撮像装置
US11791332B2 (en) * 2021-02-26 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked semiconductor device and method
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
WO2023002662A1 (ja) * 2021-07-19 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024095743A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146233A1 (en) * 2004-12-30 2006-07-06 Magnachip Semiconductor Ltd. Image sensor with enlarged photo detection area and method for fabricating the same
JP2007042933A (ja) * 2005-08-04 2007-02-15 Sony Corp 固体撮像素子及び撮像装置
US20080210982A1 (en) * 2006-12-27 2008-09-04 Jae Won Han Image Sensor and Method for Manufacturing the Same
US20080265296A1 (en) * 2007-04-27 2008-10-30 Shinji Uya Imaging element and imaging device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142663A (ja) * 1986-12-04 1988-06-15 Sharp Corp 半導体装置とその製造方法
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
JP3436196B2 (ja) * 1999-09-06 2003-08-11 株式会社島津製作所 ２次元アレイ型検出装置
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
JP4006207B2 (ja) 2001-09-27 2007-11-14 シャープ株式会社 電荷検出装置並びにそれを含むｍｏｓ型固体撮像装置およびｃｃｄ型固体撮像装置
JP2003133437A (ja) * 2001-10-24 2003-05-09 Hitachi Ltd 半導体装置の製造方法および半導体装置
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4269653B2 (ja) * 2002-11-20 2009-05-27 株式会社島津製作所 放射線検出器の製造方法
US6960796B2 (en) * 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
JP4683872B2 (ja) * 2004-07-28 2011-05-18 京セラ株式会社 マイクロ化学チップおよびその製造方法
JP4497366B2 (ja) * 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
JP4442570B2 (ja) * 2005-04-11 2010-03-31 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7326986B2 (en) * 2006-01-06 2008-02-05 International Business Machines Corporation Trench memory
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP4106397B2 (ja) * 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
KR100835892B1 (ko) * 2007-03-26 2008-06-09 (주)실리콘화일 칩 적층 이미지센서
US7965329B2 (en) * 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146233A1 (en) * 2004-12-30 2006-07-06 Magnachip Semiconductor Ltd. Image sensor with enlarged photo detection area and method for fabricating the same
JP2007042933A (ja) * 2005-08-04 2007-02-15 Sony Corp 固体撮像素子及び撮像装置
US20080210982A1 (en) * 2006-12-27 2008-09-04 Jae Won Han Image Sensor and Method for Manufacturing the Same
US20080265296A1 (en) * 2007-04-27 2008-10-30 Shinji Uya Imaging element and imaging device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007444A (ko) * 2011-06-30 2013-01-18 소니 주식회사 촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기
KR20220106237A (ko) * 2011-10-11 2022-07-28 소니그룹주식회사 고체 촬상 장치, 촬상 장치
US11929376B2 (en) 2011-10-11 2024-03-12 Sony Group Corporation Solid-state imaging device and imaging apparatus
US11869907B2 (en) 2011-10-11 2024-01-09 Sony Group Corporation Solid-state imaging device and imaging apparatus
US11569281B2 (en) 2011-10-11 2023-01-31 Sony Group Corporation Solid-state imaging device and imaging apparatus
US11482565B2 (en) 2012-07-18 2022-10-25 Sony Group Corporation Solid-state imaging device and electronic apparatus
KR20230012660A (ko) * 2012-07-18 2023-01-26 소니그룹주식회사 수광 장치 및 수광 장치의 제조 방법, 전자 기기
KR20210092339A (ko) * 2012-07-18 2021-07-23 소니그룹주식회사 수광 장치 및 수광 장치의 제조 방법, 전자 기기
KR20210157485A (ko) * 2014-03-14 2021-12-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 그 구동 방법 및 전자 기기
US11575847B2 (en) 2014-03-14 2023-02-07 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of driving the same, and electronic apparatus
US11902678B2 (en) 2014-03-14 2024-02-13 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of driving the same, and electronic apparatus
KR20200003770A (ko) * 2014-04-23 2020-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR20180118927A (ko) * 2017-04-24 2018-11-01 에스케이하이닉스 주식회사 적층형 이미지 센서

Also Published As

Publication number Publication date
TWI401795B (zh) 2013-07-11
JP4835710B2 (ja) 2011-12-14
JP2010219339A (ja) 2010-09-30
CN101840926A (zh) 2010-09-22
EP2230690A2 (en) 2010-09-22
KR101640254B1 (ko) 2016-07-15
US20140312392A1 (en) 2014-10-23
CN103227182B (zh) 2017-04-12
US20100238334A1 (en) 2010-09-23
EP2230690A3 (en) 2013-11-06
EP2230690B1 (en) 2014-09-10
CN103227182A (zh) 2013-07-31
US9159763B2 (en) 2015-10-13
US8792034B2 (en) 2014-07-29
CN101840926B (zh) 2013-04-03
TW201126702A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
KR101640254B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 및 전자 기기
KR101679864B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
US8049293B2 (en) Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP6138661B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP4941490B2 (ja) 固体撮像装置、及び電子機器
JP5269425B2 (ja) 固体撮像素子および固体撮像装置
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2013041915A (ja) 固体撮像素子および製造方法、並びに電子機器
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
KR20140099811A (ko) 카메라 모듈, 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
TW202025467A (zh) 固體攝像裝置及電子機器
JP5348176B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
KR20140110844A (ko) 고체 촬상 소자 및 전자 기기
JP2006129298A (ja) Ｃｍｏｓ固体撮像素子
JP5278491B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
WO2020095850A1 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2014053431A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant