JP6753169B2 - 画像読取装置及び半導体装置 - Google Patents

Description

本発明は、画像読取装置及び半導体装置に関する。

コンタクトイメージセンサーを用いた画像読取装置（スキャナー）や、これに印刷機能を加えたコピー機や複合プリンターなどが開発されている。画像読取装置に用いられるコンタクトイメージセンサーとしては、半導体基板に設けられたフォトダイオードを用いる構成が用いられている。一般に、画像読取装置（スキャナー）では、複数の画素の出力信号を混合する画素混合を行うことで、複数の解像度での画像の読み取り機能を実現している。

例えば、特許文献１には、電荷検出部（フローティングディフュージョン）と２つのフォトダイオードの間にそれぞれ転送ゲートが配置され、２つの転送ゲートを駆動させると２つのフォトダイオードに蓄積した電荷が電荷検出部に移動して画素混合された信号を出力する固体撮像装置が開示されている。

特開２０１４−２１６７９５号公報

しかしながら、特許文献１に記載の固体撮像装置では、転送ゲートは画素に含まれる素子であるため、画素混合数が従前と異なる場合には、新規に画素の開発が必要となり、大きな開発費や長い開発期間が必要となってしまう。これに対して、反転増幅器と画素混合用の転送スイッチを用いて画素を構成することで開発期間を短縮することは可能であるが、転送スイッチでリーク電流が発生し、検出容量が数ｆＦと小さいため、僅かなリーク電流が画質の劣化を招くという新たな問題が生じる。

本発明は、以上のような問題に鑑みてなされたものであり、本発明のいくつかの態様によれば、画素混合用のスイッチにおけるリーク電流の影響を小さくすることにより、読み取り画像の画質を向上させることが可能な画像読取装置を提供することができる。また、本発明のいくつかの態様によれば、画素混合用のスイッチにおけるリーク電流の影響を小さくすることにより、出力される画像信号の精度を向上させることが可能な半導体装置を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る画像読取装置は、画像を読み取る画像読取装置であって、光電変換する第１の受光素子を含む第１の画素と、光電変換する第２の受光素子を含む第２の画素と、前記第１の画素と電気的に接続される第１の容量と、入力端子が前記第１の容量と電気的に接続される第１の増幅器と、を含む第１の読み出し回路と、前記第２の画素と電気的に接続される第２の容量と、第２の増幅器と、前記第２の容量と前記第２の増幅器の入力端子とを電気的に接続するか否かを切り替える第１のスイッチと、を含む第２の読み出し回
路と、前記第１の容量と前記第１の増幅器の間の第１ノードと、前記第２の容量と前記第２の増幅器の間の第２ノードと、を電気的に接続するか否かを切り替える第２のスイッチと、を備える。

一般に、画素の感度は画素が有する検出容量に反比例するため小さい検出容量が望ましい（例えば、数ｆＦ）。従って、従来技術のように、仮に、転送スイッチを導通させて２つの画素の検出容量に蓄積された電荷の加算（画素混合）を行うと、画素混合により得られる信号において転送スイッチで発生するリーク電流による電圧成分の締める割合が非常に大きくなり、読み取り画像の画質の劣化を招くことになり得る。

これに対して、本適用例に係る画像読取装置では、第１の画素の後段にある第１の読み出し回路や第２の画素の後段にある第２の読み出し回路は、例えば、第１の容量と第２の容量比に応じた雑音除去回路であり、容量の絶対値の制約が小さいため、第１の容量や第２の容量は第１の画素や第２の画素が有する検出容量（例えば、数ｆＦ）よりもかなり大きくすることができる（例えば、数百ｆＦ）。そして、本適用例に係る画像読取装置では、第１のスイッチを介して、第１の画素から読み出されて第１の容量に蓄積される第１の電荷と第２の画素から読み出されて第２の容量に蓄積される第２の電荷とが加算されることで画素混合が可能である。従って、本適用例に係る画像読取装置によれば、画素混合により得られる信号において第１のスイッチで発生するリーク電流による電圧成分の締める割合が非常に小さくなり、読み取り画像の画質を向上させることが可能である。

また、本適用例によれば、第１のスイッチにより第１の画素や第２の画素の外部で画素混合が行われるので、画素混合数が従前と異なる画像読取装置を開発する場合に、第１のスイッチの数を増減すればよいので新規に画素の開発が不要であり、開発費の低減や開発期間の短縮が実現される。

［適用例２］
上記適用例に係る画像読取装置において、前記第１のスイッチが非導通状態である場合、前記第２のスイッチは導通状態であり、前記第１のスイッチが導通状態である場合、前記第２のスイッチは非導通状態であってもよい。

本適用例に係る画像読取装置では、第１のスイッチが非導通状態であり、かつ、第２のスイッチが導通状態である場合、第１のスイッチを介して、第１の画素から読み出されて第１の容量に蓄積される第１の電荷と第２の画素から読み出されて第２の容量に蓄積される第２の電荷とが加算されるので、画素混合が行われる。また、第１のスイッチが導通状態であり、かつ、第２のスイッチが非導通状態である場合、第１の画素から読み出されて第１の容量に蓄積される第１の電荷は第１の増幅器に入力されて増幅され、第２の画素から読み出されて第２の容量に蓄積される第２の電荷は第２のスイッチを介して第１の増幅器に入力されて増幅されるので、画素混合は行われない。すなわち、本適用例に係る画像読取装置によれば、画素混合を行うか否かを選択することにより、読み取り画像の解像度の変更が可能である。

［適用例３］
上記適用例に係る画像読取装置において、前記第１のスイッチが非導通状態であり、かつ、前記第２のスイッチが導通状態である場合、前記第２の読み出し回路の動作は停止されてもよい。

本適用例に係る画像読取装置によれば、第１のスイッチが非導通状態であり、かつ、第２のスイッチが導通状態である場合、すなわち、画素混合が行われる場合、画素混合により得られる信号は第１の増幅器（第１の読み出し回路）から出力されるため、第２の読み
出し回路は動作する必要がないので、第２の読み出し回路の動作が停止されることにより低消費電力化が可能である。

［適用例４］
上記適用例に係る画像読取装置において、前記第１の読み出し回路は、前記第１の容量と前記第１の増幅器とを電気的に接続する、導通状態の第３のスイッチをさらに含んでもよい。

本適用例に係る画像読取装置では、第１のスイッチが導通状態であり、かつ、第２のスイッチが非導通状態である場合、すなわち、画素混合が行われない場合、第１の画素から読み出されて第１の容量に蓄積される第１の電荷は第３のスイッチを介して第１の増幅器に入力されて増幅され、第２の画素から読み出されて第２の容量に蓄積される第２の電荷は第２のスイッチを介して第１の増幅器に入力されて増幅される。従って、本適用例に係る画像読取装置によれば、第３のスイッチを有することにより、画素混合が行われない場合の第１の読み出し回路と第２の読み出し回路との構成上の差が小さくなり、その結果、第１の読み出し回路の出力信号と第２の読み出し回路の出力信号との特性差が小さくなるので、読み取り画像の画質を向上させることができる。

［適用例５］
上記適用例に係る画像読取装置において、前記第１の画素は、前記第１の受光素子と電気的に接続される第１の反転増幅部と、前記第１の反転増幅部の両端と電気的に接続される第４のスイッチと、前記第１の反転増幅部の両端と電気的に接続される第３の容量と、を含み、前記第２の画素は、前記第２の受光素子と電気的に接続される第２の反転増幅部と、前記第２の反転増幅部の両端と電気的に接続される第５のスイッチと、前記第２の反転増幅部の両端と電気的に接続される第４の容量と、を含んでもよい。

本適用例に係る画像読取装置では、第１の画素や第２の画素は、従来技術のように、受光素子の光電変換によって生成された電荷を転送ゲートによって転送する画素ではなく、反転増幅部を用いた画素であるので、仮に、第１の画素において画素混合を実現するためには、転送スイッチが必要となるが、この転送スイッチでのリーク電流は従来技術における転送ゲートでのリークよりも大きくなる傾向がある。しかしながら、本適用例に係る画像読取装置によれば、第１の読み出し回路において画素混合が行われるため、第１の画素に転送スイッチが設けられず、リーク電流の増加が生じにくい。

［適用例６］
本適用例に係る半導体装置は、光電変換する第１の受光素子を含む第１の画素と、光電変換する第２の受光素子を含む第２の画素と、前記第１の画素と電気的に接続される第１の容量と、入力端子が前記第１の容量と電気的に接続される第１の増幅器と、を含む第１の読み出し回路と、前記第２の画素と電気的に接続される第２の容量と、入力端子が前記第２の容量と電気的に接続される第２の増幅器と、前記第２の容量と前記第２の増幅器とを電気的に接続するか否かを切り替える第１のスイッチと、を含む第２の読み出し回路と、前記第１の容量と前記第１の増幅器の間の第１ノードと、前記第２の容量と前記第２の増幅器の間の第２ノードと、を電気的に接続するか否かを切り替える第２のスイッチと、を備える。

本適用例に係る半導体装置では、第１の画素の後段にある第１の読み出し回路や第２の画素の後段にある第２の読み出し回路は、例えば、第１の容量と第２の容量比に応じた雑音除去回路であり、容量の絶対値の制約が小さいため、第１の容量や第２の容量を第１の画素や第２の画素が有する検出容量（例えば、数ｆＦ）よりもかなり大きくすることができる（例えば、数百ｆＦ）。そして、本適用例に係る半導体装置では、第１の画素から読
み出されて第１の容量に蓄積される第１の電荷と第２の画素から読み出されて第２の容量に蓄積される第２の電荷とが加算されることで画素混合が可能である。従って、本適用例に係る半導体装置によれば、画素混合により得られる信号において、第１のスイッチで発生するリーク電流による電圧成分の締める割合が非常に小さくなり、読み取り画像の画質を向上させることが可能である。

また、本適用例によれば、第１のスイッチにより第１の画素や第２の画素の外部で画素混合が行われるので、画素混合数が従前と異なる半導体装置を開発する場合に、第１のスイッチの数を増減すればよいので新規に画素の開発が不要であり、開発費の低減や開発期間の短縮が実現される。

本実施形態に係る複合機を示した外観斜視図である。 スキャナーユニットの内部構造を示した斜視図である。 イメージセンサーモジュールの構成を模式的に示す分解斜視図である。 画像読取チップの配置を模式的に示す平面図である。 スキャナーユニットの機能構成例を示す図である。 画像読取チップの回路構成例を示す図である。 画素ユニット、読み出し回路ユニット及びメモリーユニットの回路構成例を示す図である。 反転増幅部の回路構成例を示す図である。 解像度とスイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３との関係を示す図である。 解像度が１２００ｄｐｉに設定された場合のタイミングチャート図である。 解像度が６００ｄｐｉに設定された場合のタイミングチャート図である。 解像度が３００ｄｐｉに設定された場合のタイミングチャート図である。 第２実施形態における画素ユニット、読み出し回路ユニット及びメモリーユニットの回路構成例を示す図である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

以下、添付した図面を参照して、本発明の画像読取装置を適用した複合機（複合装置）１について説明する。

１．第１実施形態
１−１．複合機の構造
図１は、複合機１を示した外観斜視図である。図１に示すように、複合機１は、装置本体であるプリンターユニット（画像記録装置）２と、プリンターユニット２の上部に配設されたアッパーユニットであるスキャナーユニット（画像読取装置）３と、を一体に備えている。なお、以下、図１においての前後方向をＸ軸方向とし、左右方向をＹ軸方向として説明する。

一方、図１に示すように、プリンターユニット２は、枚葉の記録媒体（印刷用紙や単票紙）を送り経路に沿って送る搬送部（不図示）と、送り経路の上方に配設され、記録媒体にインクジェット方式で印刷処理を行う印刷部（不図示）と、前面に配設されたパネル形
式の操作部６３と、搬送部、印刷部および操作部６３を搭載した装置フレーム（不図示）と、これらを覆う装置ハウジング６５と、を備えている。装置ハウジング６５には、印刷を終えた記録媒体が排出される排出口６６が設けられている。また、図示省略するが、後面下部には、ＵＳＢポートおよび電源ポートが配設されている。すなわち、複合機１は、ＵＳＢポートを介してコンピューター等に接続可能に構成されている。

スキャナーユニット３は、後端部のヒンジ部４を介してプリンターユニット２に回動自在に支持されており、プリンターユニット２の上部を開閉自在に覆っている。すなわち、スキャナーユニット３を回動方向に引き上げることで、プリンターユニット２の上面開口部を露出させ、当該上面開口部を介して、プリンターユニット２の内部が露出させる。一方、スキャナーユニット３を回動方向に引き降ろし、プリンターユニット２上に載置することで、スキャナーユニット３によって当該上面開口部を閉塞する。このように、スキャナーユニット３を開放することで、インクカートリッジの交換や紙詰まりの解消等が可能な構成となっている。

図２は、スキャナーユニット３の内部構造を示した斜視図である。図１および図２に示されるように、スキャナーユニット３は、筐体であるアッパーフレーム１１と、アッパーフレーム１１に収容された画像読取部１２と、アッパーフレーム１１の上部に回動自在に支持された上蓋１３と、を備えている。図２に示すように、アッパーフレーム１１は、画像読取部１２を収容する箱型の下ケース１６と、下ケース１６の天面を覆う上ケース１７と、を備えている。上ケース１７には、ガラス製の原稿載置板（原稿台；不図示）が広く配設されており、被読取面を下にした被読取媒体（原稿）をこれに載置する。一方、下ケース１６は、上面を開放した浅い箱状に形成されている。

図２に示されるように、画像読取部１２は、ラインセンサー方式のセンサーユニット３１と、センサーユニット３１を搭載したセンサーキャリッジ３２と、Ｙ軸方向に延在し、センサーキャリッジ３２をスライド自在に支持するガイド軸３３と、センサーキャリッジ３２をガイド軸３３に沿って移動する自走式のセンサー移動機構３４と、を備えている。センサーユニット３１は、Ｘ軸方向に延在したＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ラインセンサーであるイメージセンサーモジュール４１を有し、モーター駆動のセンサー移動機構３４により、ガイド軸３３に沿ってＹ軸方向に往復動する。これにより、原稿載置板上の被読取媒体（原稿）の画像を読み取るようになっている。なお、センサーユニット３１は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）ラインセンサーであってもよい。

図３は、イメージセンサーモジュール４１の構成を模式的に示す分解斜視図である。図３に示される例では、イメージセンサーモジュール４１は、ケース４１１、光源４１２、レンズ４１３、モジュール基板４１４および画像を読み取るための画像読取チップ４１５（半導体装置）を含んで構成されている。光源４１２、レンズ４１３および画像読取チップ４１５は、ケース４１１とモジュール基板４１４との間に収容されている。ケース４１１にはスリットが設けられている。光源４１２は、例えば、Ｒ，Ｇ，Ｂの各発光ダイオード（ＬＥＤ：Light emitting diode）を有し、Ｒ，Ｇ，Ｂの各発光ダイオード（赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ）を高速に切り換えながら順番に発光させる。光源４１２が発する光は当該スリットを介して被読取媒体へ照射され、被読取媒体からのは当該スリットを介してレンズ４１３に入力される。レンズ４１３は、入力された光を画像読取チップ４１５へと導く。

図４は、画像読取チップ４１５の配置を模式的に示す平面図である。図４に示されるように、複数の画像読取チップ４１５が、モジュール基板４１４上に１次元方向（図４においてはＸ軸方向）に並べて配置されている。各画像読取チップ４１５は、一列に配置され
た多数の受光素子を有しており（図６，図７参照）、各画像読取チップ４１５が有する受光素子の密度が高いほど、画像を読み取る解像度が高いスキャナーユニット３（画像読取装置）を実現することができる。また、画像読取チップ４１５の数が多いほど、大きな画像も読み取り可能なスキャナーユニット３（画像読取装置）を実現することができる。

１−２．スキャナーユニット（画像読取装置）の機能構成
図５は、スキャナーユニット（画像読取装置）３の機能構成例を示す機能ブロック図である。図５に示される例では、スキャナーユニット（画像読取装置）３は、制御部２００、アナログフロンエンド（ＡＦＥ）２０２、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ、青色ＬＥＤ４１２Ｂ及び複数の画像読取チップ４１５を含んで構成されている。前述したように、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ及び青色ＬＥＤ４１２Ｂは光源４１２に備えられており、複数の画像読取チップ４１５は、モジュール基板４１４上に並べて配置されている。赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ及び青色ＬＥＤ４１２Ｂは、それぞれ複数個存在してもよい。また、制御部２００及びアナログフロンエンド（ＡＦＥ）２０２は、モジュール基板４１４あるいはモジュール基板４１４とは異なる不図示の基板に備えられている。制御部２００及びアナログフロンエンド（ＡＦＥ）２０２は、それぞれ、集積回路（ＩＣ：Integrated Circuit）で実現されてもよい。

制御部２００は、画像を読み取る周期をＴとしたとき、赤色ＬＥＤ４１２Ｒに対して３Ｔ毎に一定の露光時間Δｔだけ駆動信号ＤｒｖＲを供給し、赤色ＬＥＤ４１２Ｒを発光させる。同様に、制御部２００は、緑色ＬＥＤ４１２Ｇに対して３Ｔ毎に露光時間Δｔだけ駆動信号ＤｒｖＧを供給して緑色ＬＥＤ４１２Ｇを発光させ、青色ＬＥＤ４１２Ｂに対して３Ｔ毎に露光時間Δｔだけ駆動信号ＤｒｖＢを供給して青色ＬＥＤ４１２Ｂを発光させる。制御部２００は、各周期Ｔにおいて、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ及び青色ＬＥＤ４１２Ｂのいずれか１つのみを発光させる。

また、制御部２００は、複数の画像読取チップ４１５に対して、クロック信号ＣＬＫ及び解像度設定信号ＲＥＳを共通に供給する。クロック信号ＣＬＫは画像読取チップ４１５の動作クロック信号であり、解像度設定信号ＲＥＳは、スキャナーユニット（画像読取装置）３による画像の読み取りの解像度を設定するための信号である。以下では、解像度設定信号ＲＥＳにより、１２００ｄｐｉ、６００ｄｐｉ及び３００ｄｐｉのいずれかの解像度に設定可能であるものとする。

各画像読取チップ４１５は、クロック信号ＣＬＫに同期して動作し、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂの発光によって、各受光素子が被読取媒体に形成されている画像から受けた光に基づき、解像度設定信号ＲＥＳによって設定された解像度の画像情報を有する画像信号ＳＯを生成し、出力する。この画像読取チップ４１５の詳細な回路構成及び動作については後述する。

アナログフロンエンド（ＡＦＥ）２０２は、各画像読取チップ４１５が出力する複数の画像信号ＳＯを受け取り、各画像信号ＳＯに対して、増幅処理やＡ／Ｄ変換処理を行って、各受光素子の受光量に応じたデジタル値を含むデジタル信号に変換し、各デジタル信号を順番に制御部２００に送信する。

制御部２００は、アナログフロンエンド（ＡＦＥ）２０２から順番に送信される各デジタル信号を受け取って、イメージセンサーモジュール４１が読み取った画像情報を生成する。

１−３．画像読取チップの回路構成及び動作
図６は、画像読取チップ４１５の回路構成例を示す図である。図６に示される画像読取
チップ４１５は、タイミング制御回路１００、駆動回路１０１、水平走査回路１０２、ｎ個の画素ユニット１１０−１〜１１０−ｎ、ｎ個の読み出し回路ユニット１２０−１〜１２０−ｎ、ｎ個のメモリーユニット１３０−１〜１３０−ｎ及び演算増幅器１０５を備えている。

タイミング制御回路１００は、クロック信号ＣＬＫのパルスをカウントし、画像の読み取りの周期Ｔ毎にカウント値を初期化する不図示のカウンターを有し、当該カウンターの出力値（カウント値）に基づいて、駆動回路１０１の動作を制御する制御信号及び水平走査回路１０２の動作を制御する制御信号を生成する。

駆動回路１０１は、タイミング制御回路１００からの制御信号に基づいて、周期Ｔにおいて、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂが発光する前の所定のタイミングで一定時間アクティブ（本実施形態ではハイレベル）となる、クロック信号ＣＬＫに同期したリセット信号ＲＳＴ１，ＲＳＴ２を発生させる。また、駆動回路１０１は、リセット信号ＲＳＴ２の論理反転信号であるリセット信号ＸＲＳＴ２を発生させる。リセット信号ＲＳＴ１は、ｎ個の画素ユニット１１０−１〜１１０−ｎに共通に供給され、リセット信号ＲＳＴ２，ＸＲＳＴ２は、ｎ個の読み出し回路ユニット１２０−１〜１２０−ｎに共通に供給される。

また、駆動回路１０１は、解像度設定信号ＲＥＳに基づいて、６つのスイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３，ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３を発生させる。これらのスイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３，ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３は、解像度設定信号ＲＥＳによって設定された解像度を実現するための信号であり、解像度設定信号ＲＥＳに連動してローレベル又はハイレベルになる。スイッチ制御信号ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３は、それぞれ、スイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３の論理反転信号である。

また、駆動回路１０１は、タイミング制御回路１００からの制御信号に基づいて、周期Ｔにおいて、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂが発光を終えた後の所定のタイミングで一定時間アクティブ（本実施形態ではハイレベル）となる、クロック信号ＣＬＫに同期した読み出し信号ＳＡを発生させる。この読み出し信号ＳＡは、ｎ個のメモリーユニット１３０−１〜１３０−ｎに共通に供給される。

水平走査回路１０２は、タイミング制御回路１００からの制御信号と解像度設定信号ＲＥＳとに基づいて、周期Ｔにおいて、読み出し信号ＳＡがアクティブ（ハイレベル）から非アクティブ（ローレベル）に変わった後の所定のタイミングで、互いに排他的に、一定時間アクティブ（本実施形態ではハイレベル）となる、クロック信号ＣＬＫに同期した４ｎ個の選択信号ＳＥＬ１〜ＳＥＬ（４ｎ）を発生させる。この水平走査回路１０２は、解像度設定信号ＲＥＳによって解像度が１２００ｄｐｉに設定された場合は、４ｎ個の選択信号ＳＥＬ１〜ＳＥＬ（４ｎ）を、クロック信号ＣＬＫの１周期分だけ１つずつ順番にアクティブ（ハイレベル）にする。また、水平走査回路１０２は、解像度設定信号ＲＥＳによって解像度が６００ｄｐｉに設定された場合は、２ｎ個の選択信号ＳＥＬ（４ｋ−３），ＳＥＬ（４ｋ−１）（ｋ＝１〜ｎ）を、クロック信号ＣＬＫの１周期分だけ１つずつ順番にアクティブ（ハイレベル）にする。また、水平走査回路１０２は、解像度設定信号ＲＥＳによって解像度が３００ｄｐｉに設定された場合は、ｎ個の選択信号ＳＥＬ（４ｋ−３）（ｋ＝１〜ｎ）を、クロック信号ＣＬＫの１周期分だけ１つずつ順番にアクティブ（ハイレベル）にする。

画素ユニット１１０−ｋ（ｋ＝１〜ｎ）は、４つの画素回路を含み、当該４つの画素回路は、駆動回路１０１からのリセット信号ＲＳＴ１によって初期化され、その後、赤色Ｌ
ＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂの発光によって露光時間Δｔの間に被読取媒体から受けた光に応じた電圧（画素電圧）Ｖｓ（４ｋ−３），Ｖｓ（４ｋ−２），Ｖｓ（４ｋ−１），Ｖｓ（４ｋ）をそれぞれ出力する。すなわち、画像読取チップ４１５は４ｎ個の画素回路を有し、４ｎ個の画素回路は画素電圧Ｖｓ１〜Ｖｓ（４ｎ）をそれぞれ出力する。なお、本実施形態では、解像度が６００ｄｐｉに設定された場合の露光時間Δｔは、解像度が１２００ｄｐｉに設定された場合の露光時間Δｔの約１／２の時間であり、解像度が３００ｄｐｉに設定された場合の露光時間Δｔは、解像度が１２００ｄｐｉに設定された場合の露光時間Δｔの約１／４の時間である。

読み出し回路ユニット１２０−ｋ（ｋ＝１〜ｎ）は、４つの読み出し回路を含み、当該４つの読み出し回路は、駆動回路１０１からのリセット信号ＲＳＴ２，ＸＲＳＴ２によって初期化され、その後、画素ユニット１１０−ｋが出力する画素電圧Ｖｓ（４ｋ−３），Ｖｓ（４ｋ−２），Ｖｓ（４ｋ−１），Ｖｓ（４ｋ）とスイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３，ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３とに基づいて、４つの読み出し電圧Ｖｃｄｓ（４ｋ−３），Ｖｃｄｓ（４ｋ−２），Ｖｃｄｓ（４ｋ−１），Ｖｃｄｓ（４ｋ）を出力する。解像度が１２００ｄｐｉに設定された場合、読み出し電圧Ｖｃｄｓ（４ｋ−３），Ｖｃｄｓ（４ｋ−２），Ｖｃｄｓ（４ｋ−１），Ｖｃｄｓ（４ｋ）は、露光前後での画素電圧Ｖｓ（４ｋ−３），Ｖｓ（４ｋ−２），Ｖｓ（４ｋ−１），Ｖｓ（４ｋ）の各電位差（露光時間Δｔの経過によって変化する各電圧）がそれぞれ反転増幅された電圧となる。また、解像度が６００ｄｐｉに設定された場合、読み出し電圧Ｖｃｄｓ（４ｋ−３）は、露光前後での画素電圧Ｖｓ（４ｋ−３），Ｖｓ（４ｋ−２）の各電位差が加算されて反転増幅された電圧となり、読み出し電圧Ｖｃｄｓ（４ｋ−１）は、露光前後での画素電圧Ｖｓ（４ｋ−１），Ｖｓ（４ｋ）の各電位差が加算されて反転増幅された電圧となる。また、解像度が３００ｄｐｉに設定された場合、読み出し電圧Ｖｃｄｓ（４ｋ−３）は、露光前後での画素電圧Ｖｓ（４ｋ−３），Ｖｓ（４ｋ−２），Ｖｓ（４ｋ−１），Ｖｓ（４ｋ）の各電位差が加算されて反転増幅された電圧となる。

メモリーユニット１３０−ｋ（ｋ＝１〜ｎ）は、４つのメモリー回路を含み、当該４つのメモリー回路は、駆動回路１０１からの読み出し信号ＳＡによって、読み出し回路ユニット１２０−ｋが出力する読み出し電圧Ｖｃｄｓ（４ｋ−３），Ｖｃｄｓ（４ｋ−２），Ｖｃｄｓ（４ｋ−１），Ｖｃｄｓ（４ｋ）をそれぞれ保持し、水平走査回路１０２からの４つの選択信号ＳＥＬ（４ｋ−３），ＳＥＬ（４ｋ−２），ＳＥＬ（４ｋ−１），ＳＥＬ（４ｋ）によって選択されたメモリー回路が保持する読み出し電圧を出力する。メモリーユニット１３０−ｋ（ｋ＝１〜ｎ）は、選択信号ＳＥＬ（４ｋ−３）がアクティブ（ハイレベル）のときは読み出し電圧Ｖｃｄｓ（４ｋ−３）を出力し、選択信号ＳＥＬ（４ｋ−２）がアクティブ（ハイレベル）のときは読み出し電圧Ｖｃｄｓ（４ｋ−２）を出力し、選択信号ＳＥＬ（４ｋ−１）がアクティブ（ハイレベル）のときは読み出し電圧Ｖｃｄｓ（４ｋ−１）を出力し、選択信号ＳＥＬ（４ｋ）がアクティブ（ハイレベル）のときは読み出し電圧Ｖｃｄｓ（４ｋ）を出力する。

演算増幅器１０５は、非反転入力端子にｎ個のメモリーユニット１３０−１〜１３０−ｎの出力端子が共通に接続され、反転入力端子と出力端子が接続されている。この演算増幅器１０５は、ボルテージフォロワーであり、出力信号の電圧は非反転入力端子に入力される画像信号Ｖｏの電圧と一致する。そして、演算増幅器１０５の出力信号が、画像信号ＳＯとして、画像読取チップ４１５から出力される。従って、解像度が１２００ｄｐｉに設定された場合、画像信号ＳＯの電圧は、周期Ｔにおける所定の期間において、４ｎ個の選択信号ＳＥＬ１〜ＳＥＬ４ｎによって順番に選択された読み出し電圧Ｖｃｄｓ１〜Ｖｃｄｓ（４ｎ）となる。また、解像度が６００ｄｐｉに設定された場合、画像信号ＳＯの電圧は、周期Ｔにおける所定の期間において、２ｎ個の選択信号ＳＥＬ（４ｋ−３），ＳＥＬ（４ｋ−２）（ｋ＝１〜ｎ）によって順番に選択された読み出し電圧Ｖｃｄｓ（４ｋ−
３），Ｖｃｄｓ（４ｋ−２）となる。また、解像度が３００ｄｐｉに設定された場合、画像信号ＳＯの電圧は、周期Ｔにおける所定の期間において、ｎ個の選択信号ＳＥＬ（４ｋ−３）（ｋ＝１〜ｎ）によって順番に選択された読み出し電圧Ｖｃｄｓ（４ｋ−３）となる。

１−４．画素ユニット、読み出し回路ユニット及びメモリーユニットの構成及び動作
図７は、画素ユニット１１０−１、読み出し回路ユニット１２０−１及びメモリーユニット１３０−１の回路構成例を示す図である。なお、画素ユニット１１０−ｋ（ｋ＝２〜ｎ）、読み出し回路ユニット１２０−ｋ及びメモリーユニット１３０−ｋの回路構成は、画素ユニット１１０−１、読み出し回路ユニット１２０−１及びメモリーユニット１３０−１の回路構成と同様である。また、図１０、図１１及び図１２は、スキャナーユニット（画像読取装置）３による画像の読み取りの解像度がそれぞれ１２００ｄｐｉ、６００ｄｐｉ、３００ｄｐｉに設定された場合のタイミングチャート図である。

図７に示されるように、画素ユニット１１０−１は、４つの画素回路１１１ａ，１１１ｂ，１１１ｃ，１１１ｄを含んで構成されている。

画素回路１１１ａ（「第１の画素」の一例）は、受光素子１１２ａ、反転増幅部１１３ａ、容量１１４ａ及びスイッチ１１５ａを備えている。

受光素子１１２ａ（「第１の受光素子」の一例）は、光（本実施形態では、被読取媒体に形成されている画像からの光）を受けて電気信号に変換（光電変換）する。本実施形態では、受光素子１１２ａは、フォトダイオードで構成されており、アノードは接地され、カソードは反転増幅部１１３ａの入力端子と電気的に接続されている。

反転増幅部１１３ａ（「第１の反転増幅部」の一例）は、受光素子１１２ａと電気的に接続され、受光素子１１２ａによる光電変換により生成された信号を反転増幅する。具体的には、反転増幅部１１３ａは、入力端子が受光素子１１２ａのカソードと電気的に接続され、入力端子の電圧を−Ｇ倍した電圧を出力端子から出力する反転増幅器である。この反転増幅部１１３ａの出力電圧が、画素回路１１１ａの出力電圧（画素電圧）Ｖｓ１となる。

容量１１４ａ（「第３の容量」の一例）は、反転増幅部１１３ａと並列に、反転増幅部１１３ａの両端（入力端子及び出力端子）と電気的に接続されている。すなわち、容量１１４ａは、反転増幅部１１３ａの出力端子から入力端子への信号帰還経路に設けられた帰還容量として機能する。

スイッチ１１５ａ（「第４のスイッチ」の一例）は、反転増幅部１１３ａと並列に、反転増幅部１１３ａの両端（入力端子及び出力端子）と電気的に接続されている。

また、画素回路１１１ｂ（「第２の画素」の一例）は、受光素子１１２ｂ、反転増幅部１１３ｂ、容量１１４ｂ及びスイッチ１１５ｂを備えている。

受光素子１１２ｂ（「第２の受光素子」の一例）は、光（本実施形態では、被読取媒体に形成されている画像からの光）を受けて電気信号に変換（光電変換）する。本実施形態では、受光素子１１２ｂは、フォトダイオードで構成されており、アノードは接地され、カソードは反転増幅部１１３ｂの入力端子と電気的に接続されている。

反転増幅部１１３ｂ（「第２の反転増幅部」の一例）は、受光素子１１２ｂと電気的に接続され、受光素子１１２ｂによる光電変換により生成された信号を反転増幅する。具体
的には、反転増幅部１１３ｂは、入力端子が受光素子１１２ｂのカソードと電気的に接続され、入力端子の電圧を−Ｇ倍した電圧を出力端子から出力する反転増幅器である。この反転増幅部１１３ｂの出力電圧が、画素回路１１１ｂの出力電圧（画素電圧）Ｖｓ２となる。

容量１１４ｂ（「第４の容量」の一例）は、反転増幅部１１３ｂと並列に、反転増幅部１１３ｂの両端（入力端子及び出力端子）と電気的に接続されている。すなわち、容量１１４ｂは、反転増幅部１１３ｂの出力端子から入力端子への信号帰還経路に設けられた帰還容量として機能する。

スイッチ１１５ｂ（「第５のスイッチ」の一例）は、反転増幅部１１３ｂと並列に、反転増幅部１１３ｂの両端（入力端子及び出力端子）と電気的に接続されている。

また、説明を省略するが、画素回路１１１ｃは、受光素子１１２ｃ、反転増幅部１１３ｃ、容量１１４ｃ及びスイッチ１１５ｃを備えた、画素回路１１１ａ，１１１ｂと同様の構成の回路であり、反転増幅部１１３ｃの出力電圧が、画素回路１１１ｃの出力電圧（画素電圧）Ｖｓ３となる。同様に、説明を省略するが、画素回路１１１ｄは、受光素子１１２ｄ、反転増幅部１１３ｄ、容量１１４ｄ及びスイッチ１１５ｄを備えた、画素回路１１１ａ，１１１ｂと同様の構成の回路であり、反転増幅部１１３ｄの出力電圧が、画素回路１１１ｄの出力電圧（画素電圧）Ｖｓ４となる。

４つのスイッチ１１５ａ，１１５ｂ，１１５ｃ，１１５ｄの各制御端子には、リセット信号ＲＳＴ１が共通に入力され、リセット信号ＲＳＴ１がアクティブ（ハイレベル）のときにスイッチ１１５ａ，１１５ｂ，１１５ｃ，１１５ｄの両端が導通し、リセット信号ＲＳＴ１が非アクティブ（ローレベル）のときにスイッチ１１５ａ，１１５ｂ，１１５ｃ，１１５ｄの両端が非導通となる。前述の通り、リセット信号ＲＳＴ１は、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂが発光する前（露光時間Δｔの前）の所定のタイミングで一定時間アクティブ（ハイレベル）となる。このとき、スイッチ１１５ａ，１１５ｂ，１１５ｃ，１１５ｄの両端が導通するため、容量１１４ａ，１１４ｂ，１１４ｃ，１１４ｄは、その両端がショートされて蓄積された電荷がリセットされる（図１０〜図１２参照）。なお、４つの容量１１４ａ，１１４ｂ，１１４ｃ，１１４ｄは、同じ容量値Ｃ_ｆ１を有する。

図８は、反転増幅器である反転増幅部１１３ａ，１１３ｂ，１１３ｃ，１１３ｄの回路構成例を示す図である。図８に示されるように、反転増幅部１１３ａ，１１３ｂ，１１３ｃ，１１３ｄは、ＮＭＯＳトランジスターＭＮ１、ＮＭＯＳトランジスターＭＮ２、ＰＭＯＳトランジスターＭＰ１及びＰＭＯＳトランジスターＭＰ２を備えている。

ＮＭＯＳトランジスターＭＮ１は、ゲート端子が入力端子ＩＮと接続され、ソース端子が接地され、ドレイン端子がＮＭＯＳトランジスターＭＮ２のソース端子と接続されている。従って、ＮＭＯＳトランジスターＭＮ１は、ゲート端子に受光素子１１２ａ，１１２ｂ，１１２ｃ，１１２ｄの光電変換により生成された信号が入力される。

ＮＭＯＳトランジスターＭＮ２は、ゲート端子に一定のバイアス電圧Ｖｂｎ２が供給され、ソース端子がＮＭＯＳトランジスターＭＮ１のドレイン端子と接続され、ドレイン端子がＰＭＯＳトランジスターＭＰ２のドレイン端子及び出力端子ＯＵＴと接続されている。すなわち、ＮＭＯＳトランジスターＭＮ２は、ＮＭＯＳトランジスターＭＮ１と出力端子ＯＵＴとの間に電気的に接続されており、ＮＭＯＳトランジスターＭＮ１とＮＭＯＳトランジスターＭＮ２はカスコード接続されている。

ＰＭＯＳトランジスターＭＰ１は、ゲート端子に一定のバイアス電圧Ｖｂｐ１が供給され、ソース端子には画像読取チップ４１５に外部から供給される電源電圧が印加され、ドレイン端子がＰＭＯＳトランジスターＭＰ２のソース端子と接続されている。

ＰＭＯＳトランジスターＭＰ２は、ゲート端子に一定のバイアス電圧Ｖｂｐ２が供給され、ソース端子がＰＭＯＳトランジスターＭＰ１のドレイン端子と接続され、ドレイン端子がＮＭＯＳトランジスターＭＮ２のドレイン端子及び出力端子ＯＵＴと接続されている。

バイアス電圧Ｖｂｎ２，Ｖｂｐ１，Ｖｂｐ２は、ＮＭＯＳトランジスターＭＮ２、ＰＭＯＳトランジスターＭＰ１、ＰＭＯＳトランジスターＭＰ２がそれぞれ飽和領域で動作するような一定の電圧であり、図７及び図８では不図示の定電圧源において生成される。

このような構成の反転増幅部１１３ａ，１１３ｂ，１１３ｃ，１１３ｄでは、ＰＭＯＳトランジスターＭＰ１が定電流源として機能し、ＰＭＯＳトランジスターＭＰ１からの定電流がＮＭＯＳトランジスターＭＮ１のドレイン−ソース間に流れることにより、ＮＭＯＳトランジスターＭＮ１のドレイン電圧は、入力端子ＩＮの電圧を反転増幅した電圧となる。ＮＭＯＳトランジスターＭＮ２とＰＭＯＳトランジスターＭＰ２は、出力インピーダンスを高くするために設けられており、換言すれば、電圧増幅率Ｇを高くするために設けられている。これにより、１０００倍以上の電圧増幅率Ｇが実現される。

図７に戻り、読み出し回路ユニット１２０−１は、４つの読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄ及び３つのスイッチ１２９ａ，１２９ｂ，１２９ｃを含んで構成されている。

読み出し回路１２１ａ（「第１の読み出し回路」の一例）は、容量１２２ａ、反転増幅部１２３ａ、スイッチ１２４ａ、容量１２５ａ、スイッチ１２６ａ及びスイッチ１２７ａを備えている。

容量１２２ａ（「第１の容量」の一例）は、画素回路１１１ａと電気的に接続されている。具体的には、容量１２２ａは、一端が反転増幅部１１３ａの出力端子と電気的に接続されており、他端が反転増幅部１２３ａの入力端子と電気的に接続されている。

反転増幅部１２３ａ（「第１の増幅器」の一例）は、入力端子が容量１２２ａの他端と電気的に接続され、入力端子の電圧を−Ｇ倍した電圧を出力端子から出力する反転増幅器である。この反転増幅部１２３ａの出力電圧が、読み出し回路１２１ａから出力される読み出し電圧Ｖｃｄｓ１となる。

スイッチ１２４ａは、反転増幅部１２３ａと並列に、反転増幅部１２３ａの両端（入力端子及び出力端子）と電気的に接続されている。

容量１２５ａは、一端が反転増幅部１２３ａの入力端子と電気的に接続され、他端がスイッチ１２６ａの一端と電気的に接続されている。

スイッチ１２６ａは、一端が容量１２５ａの他端と電気的に接続され、他端が反転増幅部１２３ａの出力端子と電気的に接続されている。

スイッチ１２７ａは、一端が容量１２５ａの他端と電気的に接続され、他端には基準電圧ＶＲＥＦ（例えば、２．４Ｖ）が印加される。

このように構成されている読み出し回路１２１ａは、画素回路１１１ａの出力電圧（画素電圧）Ｖｓ１を容量１２２ａによってノイズキャンセルし、さらに反転増幅部１２３ａによって反転増幅するＣＤＳ（Correlated Double Sampling）回路として機能する。

また、読み出し回路１２１ｂ（「第２の読み出し回路」の一例）は、容量１２２ｂ、反転増幅部１２３ｂ、スイッチ１２４ｂ、容量１２５ｂ、スイッチ１２６ｂ、スイッチ１２７ｂ及びスイッチ１２８ｂを備えている。

容量１２２ｂ（「第２の容量」の一例）は、画素回路１１１ｂと電気的に接続されている。具体的には、容量１２２ｂは、一端が反転増幅部１１３ｂの出力端子と電気的に接続されており、他端がスイッチ１２８ｂの一端と電気的に接続されている。

スイッチ１２８ｂ（「第１のスイッチ」の一例）は、一端が容量１２２ｂの他端と電気的に接続され、他端が反転増幅部１２３ｂの入力端子と電気的に接続されており、容量１２２ｂと反転増幅部１２３ｂの入力端子とを電気的に接続するか否かを切り替えるスイッチである。

反転増幅部１２３ｂ（「第２の増幅器」の一例）は、入力端子がスイッチ１２８ｂの他端と電気的に接続され、入力端子の電圧を−Ｇ倍した電圧を出力端子から出力する反転増幅器である。この反転増幅部１２３ｂの出力電圧が、読み出し回路１２１ｂから出力される読み出し電圧Ｖｃｄｓ２となる。

スイッチ１２４ｂは、反転増幅部１２３ｂと並列に、反転増幅部１２３ｂの両端（入力端子及び出力端子）と電気的に接続されている。

容量１２５ｂは、一端が反転増幅部１２３ｂの入力端子と電気的に接続され、他端がスイッチ１２６ｂの一端と電気的に接続されている。

スイッチ１２６ｂは、一端が容量１２５ｂの他端と電気的に接続され、他端が反転増幅部１２３ｂの出力端子と電気的に接続されている。

スイッチ１２７ｂは、一端が容量１２５ｂの他端と電気的に接続され、他端には基準電圧ＶＲＥＦが印加される。

このように構成されている読み出し回路１２１ｂは、画素回路１１１ｂの出力電圧（画素電圧）Ｖｓ２を容量１２２ｂによってノイズキャンセルし、さらに反転増幅部１２３ｂによって反転増幅するＣＤＳ回路として機能する。

また、説明を省略するが、読み出し回路１２１ｃは、容量１２２ｃ、反転増幅部１２３ｃ、スイッチ１２４ｃ、容量１２５ｃ、スイッチ１２６ｃ、スイッチ１２７ｃ及びスイッチ１２８ｃを備えた、読み出し回路１２１ｂと同様の構成のＣＤＳ回路であり、反転増幅部１２３ｃの出力電圧が、読み出し回路１２１ｃから出力される読み出し電圧Ｖｃｄｓ３となる。同様に、説明を省略するが、読み出し回路１２１ｄは、容量１２２ｄ、反転増幅部１２３ｄ、スイッチ１２４ｄ、容量１２５ｄ、スイッチ１２６ｄ、スイッチ１２７ｄ及びスイッチ１２８ｄを備えた、読み出し回路１２１ｂと同様の構成のＣＤＳ回路であり、反転増幅部１２３ｄの出力電圧が、読み出し回路１２１ｄから出力される読み出し電圧Ｖｃｄｓ４となる。

８つのスイッチ１２４ａ，１２７ａ，１２４ｂ，１２７ｂ，１２４ｃ，１２７ｃ，１２４ｄ，１２７ｄの各制御端子には、リセット信号ＲＳＴ２が共通に入力され、リセット信
号ＲＳＴ２がアクティブ（ハイレベル）のときにスイッチ１２４ａ，１２７ａ，１２４ｂ，１２７ｂ，１２４ｃ，１２７ｃ，１２４ｄ，１２７ｄの両端が導通し、リセット信号ＲＳＴ２が非アクティブ（ローレベル）のときにスイッチ１２４ａ，１２７ａ，１２４ｂ，１２７ｂ，１２４ｃ，１２７ｃ，１２４ｄ，１２７ｄの両端が非導通となる。また、４つのスイッチ１２６ａ，１２６ｂ，１２６ｃ，１２６ｄの各制御端子には、リセット信号ＸＲＳＴ２が共通に入力され、リセット信号ＸＲＳＴ２がアクティブ（ハイレベル）のときにスイッチ１２６ａ，１２６ｂ，１２６ｃ，１２６ｄの両端が導通し、リセット信号ＸＲＳＴ２が非アクティブ（ローレベル）のときにスイッチ１２６ａ，１２６ｂ，１２６ｃ，１２６ｄの両端が非導通となる。

前述の通り、リセット信号ＲＳＴ２は、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂが発光する前（露光時間Δｔの前）の所定のタイミングで一定時間アクティブ（ハイレベル）となる。このとき、スイッチ１２４ａ，１２７ａ，１２４ｂ，１２７ｂ，１２４ｃ，１２７ｃ，１２４ｄ，１２７ｄの両端が導通し、リセット信号ＸＲＳＴ２はリセット信号ＲＳＴ２の論理反転信号であるので、スイッチ１２６ａ，１２６ｂ，１２６ｃ，１２６ｄの両端は非導通となる。これにより、反転増幅部１２３ａ，１２３ｂ，１２３ｃ，１２３ｄの入出力間がショートされ、反転増幅部１２３ａ，１２３ｂ，１２３ｃ，１２３ｄの入力端子が所定の電圧Ｖｔとなり、容量１２５ａ，１２５ｂ，１２５ｃ，１２５ｄは、その両端にＶｔ−ＶＲＥＦの電位差が生じ、この電位差に応じた電荷が蓄積される（リセットされる）（図１０〜図１２参照）。

その後、リセット信号ＲＳＴ２が非アクティブ（ローレベル）となると、スイッチ１２６ａ，１２６ｂ，１２６ｃ，１２６ｄの両端が導通し、スイッチ１２４ａ，１２７ａ，１２４ｂ，１２７ｂ，１２４ｃ，１２７ｃ，１２４ｄ，１２７ｄの両端は非導通となる。このとき、容量１２５ａ，１２５ｂ，１２５ｃ，１２５ｄは、それぞれ、反転増幅部１２３ａ，１２３ｂ，１２３ｃ，１２３ｄの両端と接続され、帰還容量として機能する。

なお、４つの容量１２２ａ，１２２ｂ，１２２ｃ，１２２ｄは、同じ容量値Ｃ_ｉ２を有し、４つの容量１２５ａ，１２５ｂ，１２５ｃ，１２５ｄは、同じ容量値Ｃ_ｆ２を有する。

スイッチ１２９ａは、一端が容量１２２ａの他端と電気的に接続され、他端が容量１２２ｂの他端と電気的に接続されている。このスイッチ１２９ａ（「第２のスイッチ」の一例）は、容量１２２ａと反転増幅部１２３ａの間のノード（「第１ノード」の一例）と、容量１２２ｂと反転増幅部１２３ｂの間のノード（「第２ノード」の一例）と、を電気的に接続するか否かを切り替えるスイッチとして機能する。スイッチ１２９ａの制御端子には、スイッチ制御信号ＡＤＤ１が入力され、スイッチ制御信号ＡＤＤ１がアクティブ（ハイレベル）のときにスイッチ１２９ａの両端が導通し、スイッチ制御信号ＡＤＤ１が非アクティブ（ローレベル）のときにスイッチ１２９ａの両端が非導通となる。一方、スイッチ１２８ｂの制御端子には、スイッチ制御信号ＸＡＤＤ１が入力され、スイッチ制御信号ＸＡＤＤ１がアクティブ（ハイレベル）のときにスイッチ１２８ｂの両端が導通し、スイッチ制御信号ＸＡＤＤ１が非アクティブ（ローレベル）のときにスイッチ１２８ｂの両端が非導通となる。前述の通り、スイッチ制御信号ＸＡＤＤ１は、スイッチ制御信号ＡＤＤ１の論理反転信号であるので、スイッチ１２８ｂが非導通状態である場合、スイッチ１２９ａは導通状態であり、スイッチ１２８ｂが導通状態である場合、スイッチ１２９ａは非導通状態である。

同様に、スイッチ１２９ｂは、一端が容量１２２ｂの他端と電気的に接続され、他端が容量１２２ｃの他端と電気的に接続されている。このスイッチ１２９ｂは、容量１２２ｂと反転増幅部１２３ｂの間のノードと、容量１２２ｃと反転増幅部１２３ｃの間のノード
と、を電気的に接続するか否かを切り替えるスイッチとして機能する。スイッチ１２９ｂの制御端子には、スイッチ制御信号ＡＤＤ２が入力され、スイッチ制御信号ＡＤＤ２がアクティブ（ハイレベル）のときにスイッチ１２９ｂの両端が導通し、スイッチ制御信号ＡＤＤ２が非アクティブ（ローレベル）のときにスイッチ１２９ｂの両端が非導通となる。一方、スイッチ１２８ｃの制御端子には、スイッチ制御信号ＸＡＤＤ２が入力され、スイッチ制御信号ＸＡＤＤ２がアクティブ（ハイレベル）のときにスイッチ１２８ｃの両端が導通し、スイッチ制御信号ＸＡＤＤ２が非アクティブ（ローレベル）のときにスイッチ１２８ｃの両端が非導通となる。前述の通り、スイッチ制御信号ＸＡＤＤ２は、スイッチ制御信号ＡＤＤ２の論理反転信号であるので、スイッチ１２８ｃが非導通状態である場合、スイッチ１２９ｂは導通状態であり、スイッチ１２８ｃが導通状態である場合、スイッチ１２９ｂは非導通状態である。

同様に、スイッチ１２９ｃは、一端が容量１２２ｃの他端と電気的に接続され、他端が容量１２２ｄの他端と電気的に接続されている。このスイッチ１２９ｃは、容量１２２ｃと反転増幅部１２３ｃの間のノードと、容量１２２ｄと反転増幅部１２３ｄの間のノードと、を電気的に接続するか否かを切り替えるスイッチとして機能する。スイッチ１２９ｃの制御端子には、スイッチ制御信号ＡＤＤ３が入力され、スイッチ制御信号ＡＤＤ３がアクティブ（ハイレベル）のときにスイッチ１２９ｃの両端が導通し、スイッチ制御信号ＡＤＤ３が非アクティブ（ローレベル）のときにスイッチ１２９ｃの両端が非導通となる。一方、スイッチ１２８ｄの制御端子には、スイッチ制御信号ＸＡＤＤ３が入力され、スイッチ制御信号ＸＡＤＤ３がアクティブ（ハイレベル）のときにスイッチ１２８ｄの両端が導通し、スイッチ制御信号ＸＡＤＤ３が非アクティブ（ローレベル）のときにスイッチ１２８ｄの両端が非導通となる。前述の通り、スイッチ制御信号ＸＡＤＤ３は、スイッチ制御信号ＡＤＤ３の論理反転信号であるので、スイッチ１２８ｄが非導通状態である場合、スイッチ１２９ｃは導通状態であり、スイッチ１２８ｄが導通状態である場合、スイッチ１２９ｃは非導通状態である。

なお、スイッチ１２８ｂが非導通状態であり、かつ、スイッチ１２９ａが導通状態である場合、読み出し回路１２１ｂの動作は停止されるようにしてもよい。同様に、スイッチ１２８ｃが非導通状態であり、かつ、スイッチ１２９ｂが導通状態である場合、読み出し回路１２１ｃの動作は停止されるようにしてもよい。同様に、スイッチ１２８ｄが非導通状態であり、かつ、スイッチ１２９ｃが導通状態である場合、読み出し回路１２１ｄの動作は停止されるようにしてもよい。具体的には、反転増幅部１２３ｂ，１２３ｃ，１２３ｄに、イネーブル信号としてスイッチ制御信号ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３がそれぞれ供給されるようにしてもよい。

図９は、解像度とスイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３との関係を示す図である。図９に示されるように、解像度が１２００ｄｐｉに設定された場合は、スイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３はすべてローレベル（スイッチ制御信号ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３はすべてハイレベル）となる（図１０参照）。従って、スイッチ１２８ｂ，１２８ｃ，１２８ｄが導通状態となるとともに、スイッチ１２９ａ，１２９ｂ，１２９ｃが非導通状態となる。この場合、画素電圧Ｖｓ１〜Ｖｓ４のそれぞれの露光前後での電位差（露光時間Δｔの経過によって変化する電圧）をΔＶｓ１〜ΔＶｓ４とすると、読み出し電圧Ｖｃｄｓ１〜Ｖｃｄｓ４は式（１）のようになる。

また、解像度が６００ｄｐｉに設定された場合は、スイッチ制御信号ＡＤＤ１，ＡＤＤ３はハイレベル（スイッチ制御信号ＸＡＤＤ１，ＸＡＤＤ３はローレベル）となり、スイッチ制御信号ＡＤＤ２はローレベル（スイッチ制御信号ＸＡＤＤ２はハイレベル）となる（図１１参照）。従って、スイッチ１２８ｃ，１２９ａ，１２９ｃが導通状態となるとともに、スイッチ１２８ｂ，１２８ｄ，１２９ｂが非導通状態となる。この場合、画素電圧Ｖｓ１〜Ｖｓ４のそれぞれの露光前後での電位差（露光時間Δｔの経過によって変化する電圧）をΔＶｓ１〜ΔＶｓ４とすると、読み出し電圧Ｖｃｄｓ１〜Ｖｃｄｓ４は式（２）のようになる。

式（２）のように、読み出し電圧Ｖｃｄｓ１は画素電圧Ｖｓ１，Ｖｓ２の露光前後での電位差ΔＶｓ１，ΔＶｓ２が加算されて反転増幅された電圧となり、読み出し電圧Ｖｃｄｓ３は画素電圧Ｖｓ３，Ｖｓ４の露光前後での電位差ΔＶｓ３，ΔＶｓ４が加算されて反転増幅された電圧となる。このように、解像度が６００ｄｐｉに設定された場合は２画素混合が実現される。

また、解像度が３００ｄｐｉに設定された場合は、スイッチ制御信号ＡＤＤ１，ＡＤＤ２，ＡＤＤ３はすべてハイレベル（スイッチ制御信号ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３はすべてローレベル）となる（図１２参照）。従って、スイッチ１２９ａ，１２９ｂ，１２９ｃが導通状態となるとともに、スイッチ１２８ｂ，１２８ｃ，１２８ｄが非導通状態となる。この場合、画素電圧Ｖｓ１〜Ｖｓ４のそれぞれの露光前後での電位差（露光時間Δｔの経過によって変化する電圧）をΔＶｓ１〜ΔＶｓ４とすると、読み出し電圧Ｖｃｄｓ１〜Ｖｃｄｓ４は式（３）のようになる。

式（３）のように、読み出し電圧Ｖｃｄｓ１は画素電圧Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓ４の露光前後での電位差ΔＶｓ１，ΔＶｓ２，ΔＶｓ３，ΔＶｓ４が加算されて反転増幅された電圧となる。このように、解像度が３００ｄｐｉに設定された場合は４画素混合が実現される。

図７に戻り、メモリーユニット１３０−１は、４つのメモリー回路１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを含んで構成されている。

メモリー回路１３１ａは、スイッチ１３２ａ、容量１３３ａ及びスイッチ１３４ａを備えている。

スイッチ１３２ａは、読み出し回路１２１ａと電気的に接続されている。具体的には、スイッチ１３２ａは、一端が反転増幅部１２３ａの出力端子（読み出し回路１２１ａの出力端子）と電気的に接続されており、他端が容量１３３ａの一端と電気的に接続されている。

容量１３３ａは、一端がスイッチ１３２ａの他端と電気的に接続され、他端には所定の基準電位（例えば接地電位（０Ｖ））が供給される。

スイッチ１３４ａは、一端が容量１３３ａの他端と電気的に接続され、他端が演算増幅器１０５の非反転入力端子と電気的に接続されている。

また、メモリー回路１３１ｂは、スイッチ１３２ｂ、容量１３３ｂ及びスイッチ１３４ｂを備えている。

スイッチ１３２ｂは、読み出し回路１２１ｂと電気的に接続されている。具体的には、スイッチ１３２ｂは、一端が反転増幅部１２３ｂの出力端子（読み出し回路１２１ｂの出力端子）と電気的に接続されており、他端が容量１３３ｂの一端と電気的に接続されている。

容量１３３ｂは、一端がスイッチ１３２ｂの他端と電気的に接続され、他端には所定の基準電位（例えば接地電位（０Ｖ））が供給される。

スイッチ１３４ｂは、一端が容量１３３ｂの他端と電気的に接続され、他端が演算増幅器１０５の非反転入力端子と電気的に接続されている。

また、説明を省略するが、メモリー回路１３１ｃは、スイッチ１３２ｃ、容量１３３ｃ及びスイッチ１３４ｃを備えた、メモリー回路１３１ａ，１３１ｂと同様の構成の回路である。同様に、説明を省略するが、メモリー回路１３１ｄは、スイッチ１３２ｄ、容量１３３ｄ及びスイッチ１３４ｄを備えた、メモリー回路１３１ａ，１３１ｂと同様の構成の
回路である。

４つのスイッチ１３２ａ，１３２ｂ，１３２ｃ，１３２ｄの各制御端子には、読み出し信号ＳＡが共通に入力され、読み出し信号ＳＡがアクティブ（ハイレベル）のときにスイッチ１３２ａ，１３２ｂ，１３２ｃ，１３２ｄの両端が導通し、読み出し信号ＳＡが非アクティブ（ローレベル）のときにスイッチ１３２ａ，１３２ｂ，１３２ｃ，１３２ｄの両端が非導通となる。前述の通り、読み出し信号ＳＡは、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂが発光を終えた後の所定のタイミングで一定時間アクティブ（ハイレベル）となる。これにより、スイッチ１３２ａ，１３２ｂ，１３２ｃ，１３２ｄの両端が導通し、容量１３３ａ，１３３ｂ，１３３ｃ，１３３ｄに、読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄがそれぞれ出力する読み出し電圧Ｖｃｄｓ１，Ｖｃｄｓ２，Ｖｃｄｓ３，Ｖｃｄｓ４に応じた電荷がそれぞれ保持される。

また、スイッチ１３４ａの制御端子には、選択信号ＳＥＬ１が入力され、選択信号ＳＥＬ１がアクティブ（ハイレベル）のときにスイッチ１３４ａの両端が導通し、選択信号ＳＥＬ１が非アクティブ（ローレベル）のときにスイッチ１３４ａの両端が非導通となる。また、スイッチ１３４ｂの制御端子には、選択信号ＳＥＬ２が入力され、選択信号ＳＥＬ２がアクティブ（ハイレベル）のときにスイッチ１３４ｂの両端が導通し、選択信号ＳＥＬ２が非アクティブ（ローレベル）のときにスイッチ１３４ｂの両端が非導通となる。また、スイッチ１３４ｃの制御端子には、選択信号ＳＥＬ３が入力され、選択信号ＳＥＬ３がアクティブ（ハイレベル）のときにスイッチ１３４ｃの両端が導通し、選択信号ＳＥＬ３が非アクティブ（ローレベル）のときにスイッチ１３４ｃの両端が非導通となる。また、スイッチ１３４ｄの制御端子には、選択信号ＳＥＬ４が入力され、選択信号ＳＥＬ４がアクティブ（ハイレベル）のときにスイッチ１３４ｄの両端が導通し、選択信号ＳＥＬ４が非アクティブ（ローレベル）のときにスイッチ１３４ｄの両端が非導通となる。

前述の通り、選択信号ＳＥＬ１〜ＳＥＬ４は、読み出し信号ＳＡがアクティブ（ハイレベル）から非アクティブ（ローレベル）に変わった後の所定のタイミングで、互いに排他的に、一定時間アクティブ（ハイレベル）となる。そして、選択信号ＳＥＬ１がアクティブ（ハイレベル）のとき、容量１３３ａの一端がスイッチ１３４ａを介して演算増幅器１０５の非反転入力端子と電気的に接続され、画像信号Ｖｏの電圧が容量１３３ａに蓄積された電荷に応じた電圧（読み出し電圧Ｖｃｄｓ１）となる（図１０〜図１２参照）。また、選択信号ＳＥＬ２がアクティブ（ハイレベル）のとき、容量１３３ｂの一端がスイッチ１３４ｂを介して演算増幅器１０５の非反転入力端子と電気的に接続され、画像信号Ｖｏの電圧が容量１３３ｂに蓄積された電荷に応じた電圧（読み出し電圧Ｖｃｄｓ２）となる（図１０参照）。また、選択信号ＳＥＬ３がアクティブ（ハイレベル）のとき、容量１３３ｃの一端がスイッチ１３４ｃを介して演算増幅器１０５の非反転入力端子と電気的に接続され、画像信号Ｖｏの電圧が容量１３３ｃに蓄積された電荷に応じた電圧（読み出し電圧Ｖｃｄｓ３）となる（図１０，図１１参照）。また、選択信号ＳＥＬ４がアクティブ（ハイレベル）のとき、容量１３３ｄの一端がスイッチ１３４ｄを介して演算増幅器１０５の非反転入力端子と電気的に接続され、画像信号Ｖｏの電圧が容量１３３ｄに蓄積された電荷に応じた電圧（読み出し電圧Ｖｃｄｓ４）となる（図１０参照）。

１−５．作用効果
一般に、画素の感度は画素が有する検出容量に反比例するため小さい検出容量が望ましい（例えば、数ｆＦ）。従って、従来技術のように、仮に、画素回路において転送スイッチを導通させて画素混合を行うと、画素混合により得られる信号において転送スイッチで発生するリーク電流による電圧成分の締める割合が非常に大きくなり、読み取り画像の画質の劣化を招くことになり得る。例えば、検出容量を２ｆＦ、転送ゲートで発生するリーク電流を１０ｐＡ、露光時間を１０００μｓとすると、リーク電流による電圧成分は、例
えば５００ｍＶにもなる。

これに対して、第１実施形態のスキャナーユニット（画像読取装置）３では、画像読取チップ４１５において、読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄは画素回路１１１ａ，１１１ｂ，１１１ｃ，１１１ｄと比較して容量の絶対値の制約が小さいため、帰還容量である容量１２２ａ，１２２ｂ，１２２ｃ，１２２ｄは、検出容量である容量１１４ａ，１１４ｂ，１１４ｃ，１１４ｄ（例えば、数ｆＦ）よりもかなり大きくすることができる（例えば、数百ｆＦ）。そして、第１実施形態のスキャナーユニット（画像読取装置）３では、画像読取チップ４１５において、転送スイッチであるスイッチ１２９ａ及びスイッチ１２９ｃが導通状態であり、かつ、スイッチ１２９ｂが非導通状態である場合に２画素混合が行われ、転送スイッチであるスイッチ１２９ａ，１２９ｂ，１２９ｃがすべて導通状態の場合に４画素混合が行われるので、画素混合により得られる信号においてスイッチ１１５ａ，１１５ｂ，１１５ｃ，１１５ｄで発生するリーク電流による電圧成分の締める割合が非常に小さくなり、読み取り画像の画質を向上させることが可能である。例えば、容量１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ（帰還容量）を０．２ｐＦ、スイッチ１１５ａ，１１５ｂ，１１５ｃ，１１５ｄ（転送スイッチ）で発生するリーク電流を１０ｐＡ、露光時間を１０００μｓとすると、リーク電流による電圧成分は、例えば５ｍＶに抑えられる。

特に、第１実施形態のスキャナーユニット（画像読取装置）３では、画像読取チップ４１５において、画素回路１１１ａ，１１１ｂ，１１１ｃ，１１１ｄは、従来技術のように、受光素子の光電変換によって生成された電荷を転送ゲートによって転送する画素ではなく、反転増幅部１１３ａ，１１３ｂ，１１３ｃ，１１３ｄを用いた画素（反転増幅型の画素）であるので、仮に、画素ユニット１１０−１〜１１０−ｎの各々において画素混合を実現するためには、転送スイッチが必要となるが、この転送スイッチでのリーク電流は従来技術における転送ゲートでのリークよりも大きくなる傾向がある。しかしながら、本第１実施形態のスキャナーユニット（画像読取装置）３によれば、画像読取チップ４１５において、画素ユニット１１０−１〜１１０−ｎの各々において画素混合が行われるため、画素ユニット１１０−１〜１１０−ｎに転送スイッチが設けられず、リーク電流の増加が生じにくい。

また、第１実施形態によれば、画素ユニット１１０−１〜１１０−ｎの後段にある読み出し回路ユニット１２０−１〜１２０−ｎにおいて画素混合が行われるので、画素混合数（解像度）が従前と異なるスキャナーユニット（画像読取装置）３を開発する場合に、新規に画素ユニット１１０−１〜１１０−ｎの開発が不要であり、開発費の低減や開発期間の短縮が実現される。

また、第１実施形態のスキャナーユニット（画像読取装置）３では、画像読取チップ４１５において、スイッチ１２９ａ及びスイッチ１２９ｃが導通状態であり、かつ、スイッチ１２９ｂが非導通状態である場合（２画素混合が行われる場合）、画素混合により得られた信号は読み出し回路１２１ａ，１２１ｃから出力されるため、スイッチ１２８ｂ，１２８ｄが非導通状態となることにより、読み出し回路１２１ｂ，１２１ｄの動作が停止される。また、スイッチ１２９ａ，１２９ｂ，１２９ｃがすべて導通状態である場合（４画素混合が行われる場合）、画素混合により得られた信号は読み出し回路１２１ａから出力されるため、スイッチ１２８ｂ，１２８ｃ，１２８ｄが非導通状態となることにより、読み出し回路１２１ｂ，１２１ｃ，１２１ｄの動作が停止される。従って、第１実施形態のスキャナーユニット（画像読取装置）３あるいは画像読取チップ４１５によれば、低消費電力化が可能である。

２．第２実施形態
以下、第２実施形態の複合機１について、第１実施形態と同様の構成要素には同じ符号を付し、第１実施形態と重複する説明を省略し、主に第１実施形態と異なる内容について説明する。

第２実施形態の複合機１の構造は第１実施形態（図１〜図４）と同様であるため、その図示及び説明を省略する。また、第２実施形態におけるスキャナーユニット（画像読取装置）３の機能ブロック図は、第１実施形態（図５）と同様であるため、その図示及び説明を省略する。また、第２実施形態における画像読取チップ４１５の機能ブロック図は第１実施形態（図６）と同様であるため、その図示及び説明を省略する。ただし、第２実施形態では、画像読取チップ４１５におけるタイミング制御回路１００の構成が第１実施形態と異なる。

図１３は、第２実施形態における画素ユニット１１０−１、読み出し回路ユニット１２０−１及びメモリーユニット１３０−１の回路構成例を示す図である。なお、画素ユニット１１０−ｋ（ｋ＝２〜ｎ）、読み出し回路ユニット１２０−ｋ及びメモリーユニット１３０−ｋの回路構成は、画素ユニット１１０−１、読み出し回路ユニット１２０−１及びメモリーユニット１３０−１の回路構成と同様である。

図１３に示されるように、第２実施形態における画素ユニット１１０−１及びメモリーユニット１３０−１の回路構成は、第１実施形態（図７）と同様であるため、その説明を省略する。

第２実施形態における読み出し回路ユニット１２０−１は、第１実施形態と同様、４つの読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄ及び３つのスイッチ１２９ａ，１２９ｂ，１２９ｃを含んで構成されている。第２実施形態における読み出し回路１２１ｂ，１２１ｃ，１２１ｄの構成は、第１実施形態（図７）と同様であるため、その説明を省略する。

第２実施形態における読み出し回路１２１ａは、第１実施形態における読み出し回路１２１ａ（図７）に対して、スイッチ１２８ａが追加されている。スイッチ１２８ａ（「第３のスイッチ」の一例）は、一端が容量１２２ａの他端と電気的に接続され、他端が反転増幅部１２３ａの入力端子と電気的に接続されている。スイッチ１２８ａは、常に導通状態であり、容量１２２ａと反転増幅部１２３ａとを電気的に接続する。読み出し回路１２１ａのその他の構成は、第１実施形態（図７）と同様であるため、その説明を省略する。

このように構成されている第２実施形態における読み出し回路１２１ａは、スイッチ１２８ａが常に導通状態であるため、その機能及び動作は第１実施形態における読み出し回路１２１ａと同様である。

さらに、第２実施形態では、読み出し回路１２１ａは、スイッチ１２８ａがスイッチ１２８ｂ，１２８ｃ，１２８ｄとは異なり常に導通状態である点を除いて、読み出し回路１２１ｂ，１２１ｃ，１２１ｄと同様の構成である。

第１実施形態では、解像度が１２００ｄｐｉに設定された場合（画素混合がされない場合）、スイッチ１２８ｂ，１２８ｃ，１２８ｄが導通状態となり、ＣＤＳ回路である読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄはすべて同様に機能するが、読み出し回路１２１ａは、スイッチ１２８ａが設けられていないため、読み出し回路１２１ｂ，１２１ｃ，１２１ｄと比較して、周波数特性や容量比に若干の差が生じる。そのため、読み出し回路１２１ａと読み出し回路１２１ｂ，１２１ｃ，１２１ｄとではわずかに特性が異なり、４画素毎にわずかな画質の差が生じることになるが、人間の目は周期的な画質の変
化に敏感であるため、画質の低下が生じる場合がある。

これに対して、第２実施形態では、読み出し回路１２１ａにスイッチ１２８ａが設けられているため、解像度が１２００ｄｐｉに設定された場合（画素混合がされない場合）、スイッチ１２８ｂ，１２８ｃ，１２８ｄが導通状態となるので、読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄはすべて同じ構成となる。そのため、読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄの特性の差が無くなり、周期的な雑音成分が抑制されるので、画素混合がされないときの画質の低下を抑制することができる。

以上に説明した第２実施形態のスキャナーユニット（画像読取装置）３によれば、第１実施形態と同様の効果を奏し、さらに、画像読取チップ４１５において、スイッチ１２８ａが設けられているため、スイッチ１２９ａ，１２９ｂ，１２９ｃがすべて非導通状態（スイッチ１２８ａ，１２８ｂ，１２８ｃ，１２８ｄがすべて導通状態）である場合、すなわち、画素混合が行われない場合、読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄの構成が同様となり、その結果、読み出し回路１２１ａ，１２１ｂ，１２１ｃ，１２１ｄの各出力信号の特性差が小さくなるので、読み取り画像の画質を向上させることができる。

以上、本実施形態について説明したが、本発明はこれら本実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の各実施形態を適宜組み合わせることも可能である。

また、例えば、上記の各実施形態では、２画素混合と４画素混合を行うことが可能な場合を例に挙げたが、本発明は、３画素混合や５画素以上の画素混合を行うことが可能な画像読取装置あるいは半導体装置にも適用可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…複合機、２…プリンターユニット、３…スキャナーユニット、４…ヒンジ部、１１…アッパーフレーム、１２…画像読取部、１３…上蓋、１６…下ケース、１７…上ケース、３１…センサーユニット、３２…センサーキャリッジ、３３…ガイド軸、３４…センサー移動機構、４１…イメージセンサーモジュール、６３…操作部、６５…装置ハウジング、６６…排出口、１００…タイミング制御回路、１０１…駆動回路、１０２…水平走査回路、１０５…演算増幅器、１１０−１〜１１０−ｎ…画素ユニット、１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ…画素回路、１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ…受光素子、１１３ａ，１１３ｂ，１１３ｃ，１１３ｄ…反転増幅部、１１４ａ，１１４ｂ，１１４ｃ，１１４ｄ…容量、１１５ａ，１１５ｂ，１１５ｃ，１１５ｄ…スイッチ、１２０−１〜１２０−ｎ…読み出し回路ユニット、１２１ａ，１２１ｂ，１２１ｃ，１２１ｄ…読み出し回路、１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ…容量、１２３ａ、１２３ａ，１２３ｂ，１２３ｃ，１２３ｄ…反転増幅部、１２４ａ，１２４ｂ，１２４ｃ，１２４ｄ…スイッチ、１２５ａ，１２５ｂ，１２５ｃ，１２５ｄ…容量、１２６ａ，１２６ｂ，１２６ｃ，１２６ｄ…スイッチ、１２７ａ，１２７ｂ，１２７ｃ，１２７ｄ…スイッチ、１２８ａ，１２８ｂ，１２８ｃ，１２８ｄ…スイッチ、１２９ａ，１２９ｂ，１２９ｃ…スイッチ、１３０−１〜１３０−ｎ…メモリーユニット、１３１ａ，１３１ｂ，１３１ｃ，１３１
ｄ…メモリー回路、１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ…スイッチ、１３３ａ，１３３ｂ，１３３ｃ，１３３ｄ…容量、１３４ａ，１３４ｂ，１３４ｃ，１３４ｄ…スイッチ、２００…制御部、２０２…アナログフロントエンド（ＡＦＥ）、４１１…ケース、４１２…光源、４１２Ｒ…赤色ＬＥＤ、４１２Ｇ…緑色ＬＥＤ、４１２Ｂ…青色ＬＥＤ、４１３…レンズ、４１４…モジュール基板、４１５…画像読取チップ、ＡＤＤ１，ＡＤＤ２，ＡＤＤ３，ＸＡＤＤ１，ＸＡＤＤ２，ＸＡＤＤ３…スイッチ制御信号、ＭＮ１，ＭＮ２…ＮＭＯＳトランジスター、ＭＰ１，ＭＰ２…ＰＭＯＳトランジスター、ＣＬＫ…クロック信号、ＤｒｖＲ，ＤｒｖＧ，ＤｒｖＢ…駆動信号、ＳＡ…読み出し信号、ＲＥＳ…解像度設定信号、ＲＳＴ１，ＲＳＴ２，ＸＲＳＴ２…リセット信号、ＳＥＬ１〜ＳＥＬｎ…選択信号、ＳＯ…画像信号、Ｖｏ…画像信号、Ｖｓ１〜Ｖｓ（４ｎ）…画素電圧、Ｖｃｄｓ１〜Ｖｃｄｓ（４ｎ）…読み出し電圧

Claims (6)

1. 画像を読み取る画像読取装置であって、
   光電変換する第１の受光素子を含む第１の画素と、
   光電変換する第２の受光素子を含む第２の画素と、
   前記第１の画素と電気的に接続される第１の容量と、入力端子が前記第１の容量と電気的に接続される第１の増幅器と、を含む第１の読み出し回路と、
   前記第２の画素と電気的に接続される第２の容量と、第２の増幅器と、前記第２の容量と前記第２の増幅器の入力端子とを電気的に接続するか否かを切り替える第１のスイッチと、を含む第２の読み出し回路と、
   前記第１の容量と前記第１の増幅器の間の第１ノードと、前記第２の容量と前記第２の増幅器の間の第２ノードと、を電気的に接続するか否かを切り替える第２のスイッチと、
   を備え、
   前記第１のスイッチが非導通状態である場合、前記第２のスイッチは導通状態であり、
   前記第１のスイッチが導通状態である場合、前記第２のスイッチは非導通状態であり、
   前記第１の読み出し回路は、前記第１の容量と前記第１の増幅器とを電気的に接続する、常に導通状態の第３のスイッチをさらに含む、
   ことを特徴とする画像読取装置。
2. 前記第１のスイッチと前記第２のスイッチとは、前記第１のスイッチが非導通状態である場合、前記第２のスイッチは導通状態となり、前記第１のスイッチが導通状態である場合、前記第２のスイッチは非導通状態となるように排他的に切り替わる、
   ことを特徴とする請求項１に記載の画像読取装置。
3. 前記第１のスイッチが非導通状態であり、かつ、前記第２のスイッチが導通状態である場合、前記第２の読み出し回路の動作は停止される、
   ことを特徴とする請求項１又は２に記載の画像読取装置。
4. 前記第１の画素は、
   前記第１の受光素子と電気的に接続される第１の反転増幅部と、
   前記第１の反転増幅部の両端と電気的に接続される第４のスイッチと、
   前記第１の反転増幅部の両端と電気的に接続される第３の容量と、を含み、
   前記第２の画素は、
   前記第２の受光素子と電気的に接続される第２の反転増幅部と、
   前記第２の反転増幅部の両端と電気的に接続される第５のスイッチと、
   前記第２の反転増幅部の両端と電気的に接続される第４の容量と、を含む、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の画像読取装置。
5. 光電変換する第１の受光素子を含む第１の画素と、
   光電変換する第２の受光素子を含む第２の画素と、
   前記第１の画素と電気的に接続される第１の容量と、入力端子が前記第１の容量と電気的に接続される第１の増幅器と、を含む第１の読み出し回路と、
   前記第２の画素と電気的に接続される第２の容量と、入力端子が前記第２の容量と電気的に接続される第２の増幅器と、前記第２の容量と前記第２の増幅器とを電気的に接続するか否かを切り替える第１のスイッチと、を含む第２の読み出し回路と、
   前記第１の容量と前記第１の増幅器の間の第１ノードと、前記第２の容量と前記第２の増幅器の間の第２ノードと、を電気的に接続するか否かを切り替える第２のスイッチと、
   を備え、
   前記第１のスイッチが非導通状態である場合、前記第２のスイッチは導通状態であり、
   前記第１のスイッチが導通状態である場合、前記第２のスイッチは非導通状態であり、
   前記第１の読み出し回路は、前記第１の容量と前記第１の増幅器とを電気的に接続する、常に導通状態の第３のスイッチをさらに含む、
   ことを特徴とする半導体装置。
6. 前記第１のスイッチと前記第２のスイッチとは、前記第１のスイッチが非導通状態である場合、前記第２のスイッチは導通状態となり、前記第１のスイッチが導通状態である場合、前記第２のスイッチは非導通状態となるように排他的に切り替わる、
   ことを特徴とする請求項５に記載の半導体装置。

Images