KR20060113632A - 신뢰성을 높이는 반도체 소자의 패키징 - Google Patents

신뢰성을 높이는 반도체 소자의 패키징 Download PDF

Info

Publication number
KR20060113632A
KR20060113632A KR1020067000831A KR20067000831A KR20060113632A KR 20060113632 A KR20060113632 A KR 20060113632A KR 1020067000831 A KR1020067000831 A KR 1020067000831A KR 20067000831 A KR20067000831 A KR 20067000831A KR 20060113632 A KR20060113632 A KR 20060113632A
Authority
KR
South Korea
Prior art keywords
package
radiation
circuit
layer
base
Prior art date
Application number
KR1020067000831A
Other languages
English (en)
Other versions
KR101059918B1 (ko
Inventor
재닛 패터슨
Original Assignee
맥스웰 테크놀러지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥스웰 테크놀러지스 인코포레이티드 filed Critical 맥스웰 테크놀러지스 인코포레이티드
Publication of KR20060113632A publication Critical patent/KR20060113632A/ko
Application granted granted Critical
Publication of KR101059918B1 publication Critical patent/KR101059918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

복수의 패키지층(804, 806), 방사선 차폐 덮개(802) 또는 베이스(808)를 포함하는 방사선 차폐형 집적회로 소자로서, 회로 다이(816, 818)는 총방사선 조사량 허용치보다 많은 조사량을 받지 못하도록 차폐된다.
반도체 소자, 패키징, 집적회로 소자, 이온화 방사선, 방사선 차폐, 히트 싱크, 총방사선 조사량 허용치, 우주 환경

Description

신뢰성을 높이는 반도체 소자의 패키징{PACKAGING OF SEMICONDUCTOR DEVICES FOR INCREASED RELIABILITY}
본 발명은 일반적으로 집적회로에 관한 것이다. 보다 구체적으로, 본 발명은, 한정되는 것은 아니지만, 예를 들면 이온화 방사선(ionizing radiation)과 같은 방사선으로부터 집적회로를 차폐하는 단계를 포함하는 고신뢰성을 지향한 집적회로의 패키징에 관한 것이다.
집적회로가 활용되는 다양한 응용분야는 전형적으로 소비자 응용분야에는 존재하지 않는 집적회로 소자를 필요로 한다. 예를 들면, 인공위성 분야에서, 이온화 방사선는 우주 환경에서 집적회로 다이의 총방사선 조사량 허용치(total dose tolerance)를 초과하는 조사량에 노출되는 결과를 초래할 정도로 존재한다. 그 결과, 집적회로 다이는 파라미터의 성능의 표류 또는 기능의 상실과 같이 손상되거나 부적절한 성능을 나타낼 수 있다. 따라서 집적회로 소자는 신뢰성을 잃게 될 수 있다.
게다가, 집적회로 소자 내부의 과다한 열 축적은 작동 온도 범위를 초과하는 온도에서 작동하는 집적회로 다이에 초래될 수 있고, 이어서 집적회로 다이에 대한 손상 또는 에러 발생 등으로 인한 집적회로 다이 성능의 신뢰성 상실을 잠재적으로 초래할 수 있다.
동시에, 우주 공간으로 보내어지는 집적회로 소자는 지상으로부터의 우주선 발사, 우주 공간에서의 전개(deployment) 및 전개되었을 때 잠재적으로 어느 정도 있을 수 있는 충격과 관련된 외부손상 등을 이겨내기에 충분히 견고해야 한다. 결과적으로, 우주 공간에서 사용되는 집적회로 소자는 총방사선 조사량 허용치를 초과하는 이온화 방사선에 집적회로 다이가 노출되는 것을 방지하는 기구(機構), 및 집적회로 다이의 온도를 그것의 작동 온도 범위 내에 유지시키는 기구뿐 아니라, 동시에 집적회로 패키지의 기계적 견고성을 유지하거나 증가시키는 기구를 제공하거나 그러한 기구와 함께 사용되어야 한다.
우주 공간에 보내어지는 집적회로 소자의 또 다른 중요한 측면은, 지구로부터 우주 공간, 예컨대 지구 궤도로 발사되는 집적회로 소자에 고유한 무게의 제한에 합당하도록 충분히 가벼워야 한다는 것이다. 그러므로, 집적회로 다이가 그의 총방사선 조사량 허용치를 초과하여 이온화 방사선에 노출되는 것을 방지하는 기구에 대한 요구, 집적회로 다이의 온도를 그의 작동 범위 내의 온도로 유지하는 기구에 대한 요구, 및 기계적 견고성에 대한 필요성에 대처하려면, 우주 환경에서 사용되는 집적회로 소자는 경량이어야 한다.
따라서, 많은 방사선 환경에서 신뢰성 있는 기능을 발휘하기 위해서는 집적회로 다이를 방사선으로부터 차폐해야 한다. 예를 들면, 앞에서 언급한 바와 같이, 우주 환경에서, 집적회로 다이는 예를 들면 이온화 방사선로부터 차폐되어야 하고, 그렇지 않으면 그 회로는 신뢰성 있게 기능하지 못할 수 있다. 또한, 집적 회로 다이는 회로 다이를 손상시킴으로써 신뢰성 있게 기능하지 못하게 할 수 있는, 예컨대, x선으로부터 차폐할 필요가 있을 수도 있다. 우주 환경에서, 고장났거나 신뢰성을 상실한 부품의 교체와 같은 보수 작업은 엄청난 비용이 들거나 전혀 불가능하다. 그러므로, 우주 환경에서 사용할 집적회로 다이는 신뢰성 있게 기능하도록 이온화 방사선과 x선 방사선 중 어느 하나 또는 두 가지 모두로부터 차폐되어야 한다.
우주 공간과 같이 방사선 조사량이 많은 환경에서 사용할 집적회로 다이를 패키징할 때면 언제나 우주 발사에서 불가피한 중량 제한 및 중량과, 전자회로 소자가 받게되는 기계적 관성력 사이의 관계로 인해 패키지의 크기와 중량이 주된 과제이다. 따라서, 부피가 크거나 무거운 집적회로 소자는 그것이 사용되는 시스템의 발사에 소요 비용을 증가시킬 뿐 아니라, 아마도 더 중요한 점으로서, 집적회로 소자의 신뢰성을 감소시킨다. 예를 들면, 집적회로 소자를 회로 기판에 연결하는 솔더 조인트(solder joint) 또는 집적회로 소자 패키지의 덮개를 부착하는 솔더 조인트와 같은 집적회로 소자 내부의 솔더 조인트에 대해 부품의 중량이 더 많은 응력을 초래하기 때문에 집적회로 소자는 신뢰성을 상실할 수 있다. 이에 따라 집적회로 소자의 중량 감소는 집적회로를 경량화함으로써 시스템의 중량을 감소시킬 뿐 아니라, 솔더 조인트에 대한 응력 감소를 가져옴으로써 집적회로 소자 및 집적회로 소자를 채용하는 시스템의 신뢰성을 증가시키는 이득을 제공한다.
이제까지, 멀티칩(multi-chip) 모듈은 패키지 및 단층 집적회로 소자 패키지 내의 다중 집적회로 다이를 포함하는 집적회로 소자를 제공했다. 멀티칩 모듈은, 멀티칩 모듈 내부의 가장 민감한(sensitive) 집적회로 다이의 신뢰성을 보장하기 위해, 멀티칩 모듈의 패키지 내부, 외부, 또는 내부와 외부 모두에서 다중 집적회로 다이의 가장 민감한 부분을 차폐하기에 충분한 차폐 물질을 필요로 한다. 이러한 수준의 차폐를 달성하는 데 필요한 차폐 물질의 양은 허용될 수 없는 중량 증가를 초래할 뿐 아니라 허용될 수 없는 고비용을 초래하며, 이에 대해 이하에서 상세히 설명한다.
부가적으로, 멀티칩 모듈(또는 싱글칩(single-chip) 집적회로 소자)에서의 외부 차폐 물질의 양은, 특히 집적회로 소자가 민감한 집적회로 다이용 및/또는 가혹한 우주 환경용으로 설계되어 있는 경우, 집적회로 패키지의 덮개와 집적회로 패키지의 측벽 또는 베이스 사이의 밀폐식 밀봉(hermetic seal)으로 견고성을 크게 감소시킨다. 필요한 차폐 물질의 양, 예컨대 두께가 커질수록, 덮개와 측벽 또는 베이스 사이의 밀폐식 밀봉을 달성하는 제조 공정의 능력이 저하된다. 이것은 차폐 물질이 멀티칩 모듈(또는 싱글칩 집적회로 소자) 내의 집적회로 다이에 대한 차폐를 제공하는 것 외에도 히트 싱크(heat sink)로서 작용함으로써, 덮개와 측벽 또는 베이스 사이를 밀폐식으로 밀봉하는 데 사용하는 납땜 공정에 영향을 주기 때문이다. 그러나, 밀폐식 밀봉은 수분 및 기타 화학적 오염물이 집적회로 소자에 침투하여 집적회로 다이를 열화시키고, 그에 따라 집적회로 소자의 고장 또는 집적회로 소자의 신뢰도 저하를 야기하는 것을 방지하기 때문에, 덮개와 측벽 또는 베이스 사이의 밀폐식 밀봉은 중요하다.
밀폐식 밀봉을 얻을 수 있는 능력은 또한 집적회로 소자 패키지의 크기가 증 가됨에 따라 감소된다. 예를 들어 덮개에 사용될 수 있는 차폐 물질 및 집적회로 소자 패키지의 측벽 및/또는 베이스용으로 사용되는 물질은 채용하는 물질에 따라 소정의 속도로 열적 변동에 응답하여 팽창과 수축을 한다. 덮개와 측벽 또는 베이스 사이의 밀봉 길이가 증가함에 따라, 덮개와 측벽 또는 베이스의 열적 변동에 따른 팽창 또는 수축의 양 사이의 차이가 증가된다. 이것은 덮개와 측벽 또는 베이스 사이의 계면에서 휨(warping)을 초래하고, 이어서 그러한 계면에서의 응력과 변형이 증가되므로 밀폐식 밀봉을 얻기 위한 제조 공정의 능력을 저하시킨다. 전술한 바와 같이, 이러한 밀폐성(hermeticity)의 결여를 이룰 수 없다는 것은 바람직하지 않다.
당업자라면 용이하게 이해할 수 있는 바와 같이, 전술한 문제점은 우주 환경에서의 용도로 설계된 집적회로 소자에 기인하지만, 다른 환경에서도 존재한다. 그러므로, 이하에서 설명하는 실시예는 우주 응용을 벗어난 많은 응용을 갖는 것으로 이해될 것이다. 예를 들면, 열적(가열) 소산은 고체적의 고밀도 장치에 있어서 중요한 과제이다. 여기에서 설명하는 실시예는 열적 소산에 관해 이제까지 알려져 있는 소자를 현저히 개선시킨다.
구체적으로, 복잡성, 공정 능력 및 프로세서 비트(processor bit)의 증가와 함께 많은 양의 메모리 및 기타 고체적의 집적회로 소자에 대한 요구가 증가됨에 따라, 소형 메모리 저장 장치 및 기타 고체적의 고밀도 집적회로 소자에 대한 요구가 증가되었다. 고체적 메모리 모듈과 같은 대량의 회로는 궁극적으로 고체적 메모리 모듈의 고장을 야기하거나 신뢰성을 저하시킬 수 있는 많은 양의 열을 생성한 다. 고체적의 고밀도 메모리 모듈을 패키징하는 이전의 접근 방법은 플라스틱 패키지에 여러 개의 메모리 칩을 서로 포개어 적층하는 단계를 포함한다. 메모리 칩의 종래 플라스틱 패키징은 신뢰성 높은 고체적, 고밀도 메모리 모듈에 대한 충분한 열 소산을 제공하지 못한다. 열을 적절히 소산할 수 없으면 집적회로 소자는 더 커지고 회로 밀도는 감소된다. 또한, 열을 소산할 수 없으면 집적회로 소자의 고장을 증가시키거나 신뢰성을 저하시킨다.
따라서, 전술한 여러 가지 문제점 및 기타 문제점을 대처하기 위한 개선된 집적회로 소자 및 방법이 요구된다.
다양한 실시예에서, 본 발명은 신뢰성 높은 다층 집적회로 소자를 제공함으로써 전술한 요구 및 기타 요구를 유리하게 대처할 수 있다.
일 실시예에서, 본 발명은, 회로 패키지, 상기 회로 패키지에 결합된 방사선 차폐 베이스, 및 상기 방사선 차폐 베이스에 결합된 회로 다이를 포함하는 복수의 패키지층; 상기 복수의 패키지층에 결합된 방사선 차폐 덮개; 및 복수의 핀 커넥터를 포함하고, 상기 회로 다이는 상기 회로 다이의 총방사선 조사량 허용치보다 많은 양의 방사선 조사를 받지 못하도록 차폐되고, 상기 복수의 패키지층은 제1 패키지층의 저부가 제2 패키지층의 상부로서 작용하도록 서로 포개어져 적층되어 있는 방사선 차폐 집적회로 소자를 포함한다.
또 다른 실시예에서, 본 발명은, 회로 패키지, 상기 회로 패키지에 결합된 방사선 차폐 덮개, 및 상기 회로 패키지에 결합된 회로 다이를 포함하는 복수의 패키지층; 상기 복수의 패키지층에 결합된 방사선 차폐 베이스; 및 복수의 핀 커넥터를 포함하고, 상기 회로 다이는 상기 회로 다이의 총방사선 조사량 허용치보다 많은 양의 방사선 조사를 받지 못하도록 차폐되고, 상기 복수의 패키지층은 서로 포개어져 적층되어 있는 방사선 차폐 집적회로 소자를 특징으로 할 수 있다.
또 다른 실시예에서, 본 발명은, 제1 방사선 차폐 베이스, 제1 회로 패키지 및 제1 회로 다이를 포함하는 제1 패키지층을 형성하는 단계; 제2 방사선 차폐 베이스, 제2 회로 패키지 및 제2 회로 다이를 포함하는 제2 패키지층을 형성하는 단계; 상기 제1 패키지층의 저부를을 상기 제2 패키지층의 상부에 결합시키는 단계; 및 상기 제1 패키지층에 덮개를 결합시키는 단계를 포함하는 집적회로 소자를 차폐하는 방법을 유리하게 포함한다.
첨부하는 도면에서 본 발명을 예로서 비제한적으로 제시하는데, 동일한 참조부호는 유사한 구성 요소를 나타낸다.
도 1은 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 차폐 패키지가 여러 개의 층으로 분리되어 있는 상태를 나타내는 도면이다.
도 2는 층들이 조립된 후의 도 1의 차폐 패키지를 나타내는 도면이다.
도 3은 본 발명에 따라 층을 형성한 차폐 패키지에 필요한 차폐량을 결정하는 방법을 나타내는 흐름도이다.
도 4는 세라믹 패키지에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층형 차폐 패키지를 나타내는 도면이다.
도 5는 차폐층에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층형 차폐 패키지를 나타내는 도면이다.
도 6은 기판에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층형 차폐 패키지를 나타내는 도면이다.
도 7은 기판에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층형 차폐 패키지를 나타내는 도면이다.
도 8은 기판에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층형 차폐 패키지를 나타내는 도면이다.
도 9는 복수의 회로 다이로부터 열을 소산시키기 위한 패키지를 나타내는 도면이다.
도 10은 본 발명에 따라 신뢰성이 높은 적층형 전자회로 소자를 제조하는 방법을 나타내는 흐름도이다.
당업자는 도면상의 구성 요소들이 단순 명확하게 예시된 것이며 반드시 치수 비례로 도시된 것은 아님을 이해할 것이다. 예를 들면, 도면상의 일부 구성 요소들의 치수는 본 발명의 실시예에 대한 이해를 돕기 위해 다른 구성 요소에 비해 과장되어 있을 수 있다.
유리한 방식으로, 본 발명은 다양한 실시예에서, 신뢰성 높은 집적회로 소자 및 그러한 소자용 집적회로 소자 패키지를 제공한다. 본 발명의 실시예는 집적회로 소자 패키지 내의 집적회로 다이를 이온화 방사선, x선 방사선, 기계적 힘, 열 적 고장 및 화학적 오염 중 적어도 하나로부터 보호하는 집적회로 소자 패키지를 제공한다. 또한, 여러 가지 실시예는 제조 수율이 높은 고신뢰성 집적회로 소자 패키지를 제공할 수 있다.
몇몇 실시예에서, 본 발명은 우주 환경에서의 방사선으로부터 복수의 집적회로 다이를 보호하는 방사선 차폐 장치 및 방법을 제공한다. 집적회로 다이에 접촉하는 방사선 조사는 집적회로 다이에 고장을 유발하거나 신뢰성을 저하시킬 수 있다. 방사선 차폐물은 집적회로 소자 패키지 내 복수의 집적회로 다이 각각의 총방사선 조사량 허용치보다 많은 양의 방사선 조사를 복수의 집적회로 다이가 수용하지 못하도록 차폐한다. 몇몇 실시예에서, 복수의 집적회로 다이 중 일부는 동일한 집적회로 소자 패키지 내의 다른 집적회로 다이에 비해 더 많은 양의 차폐물을 필요로 한다. 유리한 방식으로, 본 발명의 실시예는 다중 차폐층을 구비한 집적회로 소자 패키지를 제공하며, 상기 집적회로 패키지의 중심에 더 근접하여 설치되는 경우 상기 패키지 내의 다른 집적회로 다이에 비해 상대적으로 더 많은 양의 차폐를 필요로 하는 집적회로 다이는 그러한 집적회로 다이를 방사선으로부터 보호하는 다중 차폐층을 가진다. 이것은 복수의 집적회로 다이를 상기 복수의 집적회로 다이 각각의 총방사선 조사량 허용치보다 많은 양의 방사선으로부터 보호하는 동시에, 이제까지 알려진 접근 방법의 중량 또는 크기(공간)의 "대가(price)"를 치루지 않는 고신뢰성 집적회로 소자 패키지를 제공한다. 각각의 집적회로 다이는 총방사선 조사량 허용치보다 많은 양의 방사선으로부터 보호되기 때문에 집적회로 소자는 방사선 환경, 예를 들면 우주 환경에서 높은 신뢰성을 갖는다.
다른 실시예에서, 본 발명은 많은 양의 열을 발생하는 집적회로 다이를 결합하는 집적회로 소자 패키지 및 결합 방법을 제공한다. 유리한 방식으로, 이들 실시예의 집적회로 소자 패키지는 히트 싱크로서 작용하며, 따라서 높은 작동 온도로 인해 집적회로 다이가 고장을 일으키거나 신뢰성이 저하되는 것을 방지한다. 일반적으로 높은 작동 온도는 집적회로 다이 자체에서 발생되지만, 외부의 온도도 그러한 고온에 기여할 수 있다.
유리한 방식으로, 본 발명의 실시예는 집적회로 다이, 예컨대 대용량 메모리에 의해 발생되는 열을 소산시킬 수 있는 고체적, 고밀도 메모리 모듈을 제공한다. 본 발명의 실시예는 집적회로 소자 패키지의 덮개와 베이스 중 적어도 하나를 열 전도체로서 이용하여 열을 소산시킬 수 있다. 본 발명의 실시예는 다른 다층 장치에 비해 회로 기판 상에 상대적으로 적은 공간을 차지하면서 많은 양의 열을 소산시킬 수 있다.
다층 장치는, 서로 포개어져 적층되어 예를 들면 메모리 모듈로서 판매되는 플라스틱 패키징에 패킹된 집적회로의 그룹인 것이 일반적이다. 플라스틱 케이싱은 히트 싱크로서 비효율적이므로, 이들 패키지가 효과적으로 열을 소산하려면 본 실시예에 비해 더 많은 양의 열 전도체가 필요하다. 본 발명의 실시예에서, 덮개 및/또는 베이스는 열 전도성 재료로 만들어진다. 따라서, 열 전도성 베이스 및/또는 덮개는 집적회로 소자 패키지의 상부 및/또는 저부뿐 아니라 집적회로 소자의 각 층(또는 적어도 두 층) 사이에도 존재한다. 그 결과, 열은 상하의 집적 소자 패키지뿐 아니라 집적회로 소자의 층들 사이로부터 열 전도체를 통해 소산된다. 이와 같이, 열 전도성 베이스 및/또는 덮개는 플라스틱 패키징에 둘러싸인 메모리 모듈에 비해 많은 양의 열이 소산될 수 있게 하며, 따라서 열을 소산시키는 데에 더 적은 열 전도체가 소요됨으로써, 다층 장치를 더 가볍고 더 소형인 것으로 할 수 있다.
보다 소형인 다층 장치의 또 다른 이점은 회로 밀도를 증가시키는 점이다. 매우 짧은 선(trace)을 가진 회로의 성능은, 더 긴 선을 갖거나 인쇄회로 기판 상에 선과 더욱 분리된 부품(discrete components)이 연결된 장치에 비해 일반적으로 더 신속하고 신뢰성 있기 때문에, 증가된 회로 밀도가 바람직하다. 선이 짧을수록 전자기 연결이 더 적고 회로 선과 관련된 문제가 더 적을 수 있다. 따라서, 본 발명의 실시예에 따른 보다 소형의 다층 장치에 의하면 더 짧은 선을 이용할 수 있으므로, 본 발명의 실시예에 따른 다층 장치는 종래 장치보다 더 신뢰성이 있다.
유리한 방식으로, 본 발며의 실시예는 동일한 양의 메모리를 수용하는 단층 패키지에 비해 패키지의 크기와 중량을 감소시키면서 높은 열 소산을 제공한다. 층을 적층함으로써, 덮개와 베이스 모두의의 크기는 크게 감소된다. 이것은 집적회로 다이가 서로 나란히 인접한 경우에 비해 서로 포개어짐으로써, 더 작은 면적을 차지하고 더 작은 덮개와 베이스를 가능하게 하기 때문이다. 크기의 감소는 또한 중량을 크게 절감시키는데, 예를 들면 몇몇 실시예에서 덮개와 베이스가 고밀도 재료이며, 그에 따라 사용되는 재료의 면적 감소가 대폭적인 중량 감소에 대응한다. 이것은 덮개 및/또는 베이스용으로 사용되는 충분한 열 전도성 재료로 하여금 효과적으로 열을 소산시킬 수 있게 하면서 더 작은 장치를 제공한다. 몇몇 실시예 에서, 장치의 각 층은 열적 비아(thermal vias)(열 전도성 연결)를 통해 덮개 및/또는 베이스에 연결되어 있어서, 집적회로 소자 패키지의 모든 층의 적절한 열 소산을 가능하게 한다. 또 다른 실시예에서, 집적회로 소자는 또한 추가적 열 소산을 가능하게 하도록 기판 레벨의 히트 싱크 또는 시스템 히트 싱크에 열 방식으로 연결되어 있다. 따라서, 본 발명의 실시예는 동일한 양의 메모리를 수용하는 단층 패키지에 비해 패키지의 체적 및/또는 패키지의 면적(공간)을 크게 감소시키면서 열을 소산시킬 수 있는 메모리 모듈을 유리하게 제공한다. 바람직한 일 실시예에서, 덮개 및/또는 베이스는 구리-텅스텐으로 만들어진다. 일반적으로 방사선 차폐에 필요한 구리-텅스텐의 양은 열 소산 요건을 만족시킨다.
유리한 방식으로, 본 발명의 실시예의 집적회로 소자 패키지는 또한 필적하는 양의 메모리를 갖도록 설계된 종래의 단층 패키지 설계에 비해 양호한 제조 수율을 갖는다. 제조 수율에 대한 주된 기여 인자는 집적회로 패키지의 덮개 및 측벽 또는 측면 사이의 밀폐식 밀봉을 달성하는 능력이다. 밀폐식 밀봉을 달성하는 능력은 밀봉의 길이에 지수적으로 관계된다. 이것은 덮개와 측벽 또는 베이스용으로 사용되는 재료들 사이의 계면이 사용되는 재료에 따라 어느 정도 휘기 때문이다. 특정 지점에서, 휨이 과도하여 계면에서의 솔더의 일체성(integrity)이 그러한 휨을 야기하는 힘에 좌우된다. 그 결과, 계면의 밀폐성이 저하된다. (이것은 또한 납땜 공정중에 재료들이 서로에 대해 플러시(flush) 상태에 놓일 수 없기 때문이다). 여기에 기재된 실시예와 같은 양의 메모리를 가진 단층 장치는 본 발명의 실시예의 덮개보다 더 큰 덮개, 즉 더 긴 측면을 가진 덮개를 갖는다. 따라서, 단층 장치의 덮개는 밀폐성의 상실로 인한 고장을 초래하게 될 정도의 휨이 생기기 더 쉽다. 따라서, 본 발명의 실시예에 따른 장치는 집적회로 패키지의 덮개와 측벽 또는 베이스 사이에 밀폐식 밀봉을 더욱 확고하게 형성한다. 이에 따라 본원에 기재된 실시예의 제조 수율이 증가된다.
또 다른 실시예에서, 복수의 집적회로 다이 각각의 총방사선 조사량 허용치보다 많은 조사량으로부터 패키지의 여러 가지 층 내에 복수의 집적회로 다이를 보호하기 위한 신뢰성 높은 피키지 설계가 제공된다. 본 발명의 실시예에 따르면, 패키지 설계의 상이한 층 상의 집적회로 다이는 상이한 총방사선 조사량 허용치를 가지면서도 그러한 다이의 총방사선 조사량 허용치보다 많은 조사량으로부터 보호될 수 있다. 총방사선 조사량 허용치가 가장 작은 집적회로 다이가 집적회로 소자 패키지의 내부 층(패키지의 덮개와 베이스로부터 가장 먼 위치)에 설치된다. 이것은 민감성이 더 높은 집적회로 다이를 충분히 차폐하는 차폐의 다중층을 가진 민감성이 더 높은 집적회로 다이에 대해 민감성이 더 높은 집적회로 다이가 그 집적회로 다이의 총방사선 조사량 허용치를 초과하는 이온화 방사선에 노출되는 것을 충분히 방지하는 차폐를 제공하며, 동시에 모든 집적회로 다이를 차폐하지 않고, 그 중 많은 것은 동일한 정도로 이러한 동일한 양의 차폐를 필요로 하지 않는다. 이것은 총방사선 조사량 허용치가 상이하고, 그러한 총방사선 조사량 허용치의 함수로서 선택되는 상이한 양으로 차폐되는 복수의 집적회로 다이를 수용하기 위한 신뢰성 높은 집적회로 장치를 제공한다. 그 결과, 더 가볍고, 면적이 더 작으며, 보다 밀폐성이고 더욱 신뢰성 있는 집적회로 소자가 제공된다.
본 발명에 따르면, 복수의 집적회로 다이 각각의 총방사선 조사량 허용치보다 많은 조사량으로부터 여러 가지 패키지 층 내의 복수의 집적회로 다이를 보호하는 고신뢰성 패키지를 설계하는 예시적 방법이 제공된다. 첫째로, 복수의 회로 다이의 총방사선 조사량 허용치가 결정된다. 둘째로, 상기 고신뢰성 패키지 설계 내의 복수의 회로 다이의 위치가 결정된다. 일반적으로, 총방사선 조사량 허용치가 가장 큰 회로 다이는 패키지의 상층 및 저면층 중 어느 하나에 설치된다. 이어서, 가장 큰 총방사선 조사량 허용치를 가진 회로 다이가 그것의 총방사선 조사량 허용치보다 많은 조사량으로부터 차폐될 수 있도록, 덮개와 베이스는 재료의 적절한 양 및 형태로 선택된다. 다음에, 총방사선 조사량 허용치가 더 작은 회로 다이는 패키지의 내부 층 중 어느 하나에 설치된다. 그런 다음, 덮개와 베이스에 사용되는 재료의 형태와 양을 고려하여 내부 차폐층이 선택될 것이다. 내부 차폐층의 양과 형태는 다른 차폐층을 고려하면서 총방사선 조사량 허용치보다 많은 조사량으로부터 총방사선 조사량 허용치가 더 작은 회로 다이를 차폐하도록 선택될 것이다. 이 공정은 모든 나머지 회로 다이에 대해서 반복된다. 일반적으로, 민감성이 더 큰 회로 다이는, 모든 차폐층의 집합체가 집적회로 다이가 고장나거나 신뢰성이 저하되는 것을 방지하는 데 필요한 차폐 요구량을 제공하도록 패키지의 내부 층에 설치된다. 그러므로, 본 발명의 실시예에 따르면, 상이한 복수의 회로 다이용 패키지로서, 회로 다이의 일부는 상이한 총방사선 조사량 허용치를 가질 수 있는 패키지를 설계하는 방법이 제공된다.
상기 실시예에 따르면, 상기 패키지 설계는, 예를 들면, 우주에서, 군용으로 및 기타 고신뢰성 소비자 용도에서의 작용을 위한 고신뢰성 부품이 되도록 설계됨을 이해해야 한다.
도 1을 참조하면, 방사선으로부터 복수의 전자 회로 다이를 차폐하도록 설계된, 여러 개의 층으로 분리된 차폐 패키지가 도시되어 있다. 도면에는 방사선 차폐 덮개(102), 제1 층(104), 제2 층(106), 제1 차폐 베이스(108), 제2 차폐 베이스(110), 제1 기판(112), 제2 기판(114), 제1 복수의 회로 다이(116), 제2 복수의 회로 다이(118), 제1 회로 패키지(120), 제2 회로 패키지(122), 제1 복수의 도체(124), 제2 복수의 도체(126), 및 복수의 패키지 리드(128)가 도시되어 있다.
도 1에는 방사선 차폐 덮개(102), 제1 층(104), 제2 층(106), 제1 차폐 베이스(108), 제2 차폐 베이스(110), 제1 기판(112), 제2 기판(114), 제1 복수의 회로 다이(116), 제2 복수의 회로 다이(118), 제1 회로 패키지(120), 제2 회로 패키지(122), 제1 복수의 도체(124), 제2 복수의 도체(126), 및 복수의 패키지 리드가 도시되어 있다.
방사선 차폐 덮개(102)는 제1 회로 패키지(120)에 결합되고, 제1 차폐 베이스(108)도 제1 회로 패키지(120)에 결합되어 제1 기판(112) 및 제1 복수의 회로 다이(116)용 캐비티를 형성한다. 제1 복수의 회로 다이(116)는 제1 기판(112)에 결합되고, 제1 기판(112)은 제1 차폐 베이스(198)에 결합된다. 제1 차폐 베이스는 제2 회로 패키지(122)에 결합된다. 제2 차폐 베이스(110)는 제2 회로 패키지(122)에 결합되어 제2 기판(114) 및 제2 복수의 회로 다이(118)용 캐비티를 형성한다. 제2 복수의 회로 다이(118)는 제2 기판에 결합되고, 이것은 이어서 차폐 베이스 (110)에 결합된다. 복수의 페키지 리드(128)도 제2 차폐 베이스(110)에 결합된다. 제1 복수의 도체(124) 및 제2 복수의 도체(126)는 각각 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)에 전기적으로 접속된다. 제1 복수의 도체(124) 및 제2 복수의 도체(126)는 복수의 패키지 리드(128)에 전기적으로 접속된다.
다음으로 도 2를 참조하면, 층들이 조립된 후의 도 1의 집적회로 소자 패키지가 도시되어 있다.
도면에는 방사선 차폐 덮개(102), 제1 층(104), 제2 층(106), 제1 차폐 베이스(108), 제2 차폐 베이스(110), 제1 기판(112), 제2 기판(114), 제1 복수의 회로 다이(116), 제2 복수의 회로 다이(118), 제1 회로 패키지(120), 제2 회로 패키지(122), 제1 복수의 도체(124), 제2 복수의 도체(126), 복수의 패키지 리드(128) 및 복수의 솔더 볼(130)이 도시되어 있다.
방사선 차폐 덮개(102)는 제1 회로 패키지(120)에 결합된다. 제1 차폐 베이스(108)도 제1 회로 패키지(120)에 결합되어 제1 기판(112) 및 제1 복수의 회로 다이(116)용 캐비티를 형성한다. 제1 복수의 회로 다이(116)는 제1 기판(122)에 결합되고, 제1 기판은 제1 차폐 베이스(108)에 결합된다. 다음으로, 제1 차폐 베이스(108)는 제1 회로 패키지(122)에 결합된다. 복수의 솔더 볼(130)은 제1 회로 패키지(120)를 제2 회로 패키지(122)에 결합시키는 데 사용된다. 제2 차폐 베이스(110)는 제2 회로 패키지(122)에 결합되어 제2 기판(114) 및 제2 복수의 회로 다이(118)용 캐비티를 형성한다. 제2 복수의 회로 다이(118)는 제2 기판(114)에 결합되고, 제2 기판은 제2 차폐 베이스(110)에 결합된다. 복수의 패키지 리드(128)도 제2 차폐 베이스(110)에 결합된다. 제1 복수의 도체(124) 및 제2 복수의 도체(126)는 각각 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)에 전기적으로 접속된다. 제1 복수의 도체(124) 및 제2 복수의 도체(126)는 또한 복수의 패키지 리드(128)에 전기적으로 접속된다.
제1 층(104)과 제2 층(106)을 함께 적층하여 집적회로 소자 패키지를 형성하는 것과 같이 다층을 적층함으로써, 집적회로 소자 패키지가 점유하는 회로 기판 상의 면적은 단일 층만을 가진 패키지에 비해 크게 감소된다. 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)용으로 사용되는 재료의 양이 예를 들면 30% 만큼 감소되기 때문에 패키지의 중량도 크게 감소된다. 패키지의 중량은 동일한 수의 집적회로에 사용되는 차폐 재료의 양을 감소함으로써 감소된다. 유리하게는, 상기 재료의 양은 집적회로 소자에 필요한 차폐의 동일하거나 대등한 양을 제공하면서도 감소될 수 있다. 차폐 재료의 감소예를 이하에 제시한다. 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)용으로 사용되는 재료는 밀도가 매우 높으므로, 30% 중량 감소는 패키지 전체의 중량 감소에 대해 매우 유의적이다. 중량 감소의 퍼센트는 설계마다 다를 수 있고, 본 발명은 특정 퍼센트의 중량 감소에 한정되지 않는다.
전술한 바와 같이, 다층 집적회로 패키지의 중량은 집적회로 소자 패키지용으로 사용되는 차폐 재료의 양을 감소함으로써 감소될 수 있다. 예를 들면, 4인치×4인치의 단층 소자는 치수가 1½인치×1½인치인 4층 소자 내에 패키징될 수 있다. 이것은 방사선 차폐 덮개(102) 및 제2 방사선 차폐 베이스(110)를 위해 동일 한 두께를 사용할 경우에도 필요한 차폐 재료의 양을 크게 감소시킨다. 예를 들면, 단층 소자는 차폐 재료를 필요로 하는 두 표면, 즉 상면과 저면을 갖는다. 각 표면은 16 평방인치(4인치×4인치)의 면적을 갖는다. 따라서, 차폐 재료의 총량은 32 평방인치(16 평방인치 + 16 평방인치)가 된다. 상기 4층 소자에 있어서, 5개의 표면이 차폐 재료를 필요로 한다(베이스, 덮개, 인접층의 베이스 및 덮개로서 작용하는 3 표면). 각 표면은 2.25 평방인치(1.5인치×1.5인치)이다. 따라서, 상기 4층 소자용 차폐 재료의 총량은 11.25 평방인치(2.25 평방인치×5)가 된다. 그러므로, 절약되는 총량은 20.75 평방인치(32 평방인치 - 11.25 평방인치)의 차폐 재료이다.
패키지의 내부 층에 민감성이 더큰 회로 부품을 설치함으로써 패키지의 중량을 더욱 감소시킬 수 있다. 이것은 조사가 회로 다이에 도달하기 전에 차폐 재료의 다중 층을 반드시 통과해야 하므로 민감성이 더 큰 회로 부품에 대한 차폐를 증가시킨다. 그 결과 패키지 전체에 걸쳐 더욱 얇은 차폐층이 가능해지고, 패키지의 중량이 감소된다. 조사에 대한 차폐 재료의 점증적인 효과로 인해 다층 소자의 내부 층의 두께가 더욱 감소될 수 있다. 차폐 재료는 조사가 상기 재료를 통하여 이동하는 것을 차단하는 데 있어서 점증적인 방식으로 작용한다. 내부 층에 설치된 집적회로 다이가 이미 덮개와 베이스에 의해 제공된 많은 양의 차폐 재료를 가지고 있으므로 더욱 얇아질 수 있다. 따라서, 내부 층은 훨씬 더 많은 차폐를 제공한다. 조사의 많은 부분이 이미 덮개 또는 베이스에 의해 차단되었으므로, 내부 층에 설치된 집적회로 다이를 집적회로 다이의 총방사선 조사량 허용치보다 많은 방 사선으로부터 차폐하기 위해서는 얇은 층이면 될 것이다. 이로 인해 차폐층의 면적이 감소되지는 않지만, 다층 패키지의 중량은 더욱 감소된다.
패키지의 중량 감소에 더하여, 본 발명의 차폐 패키지는 단층 멀티칩 모듈에 비해 신뢰성이 훨씬 더 높다. 단층 소자에 있어서, 소자의 상부 및 저부는 패키지 내의 가장 민감한 회로 다이에 충분한 차폐를 제공해야 한다. 따라서, 패키지 전체는 방사선으로부터 가장 민감한 회로 다이를 보호하도록 충분히 두꺼운 덮개(102) 및 베이스(110)를 구비해야 한다. 이것은 가장 민감한 회로 다이의 총방사선 조사량 허용치보다 많은 조사량을 가장 민감한 회로 다이가 받는 것으로부터 보호한다. 따라서, 단층 패키지는, 민감성이 더 높은 회로 다이를 내부 층에 설치할 수 있는 다층 소자에 비해 더 많은 차폐 재료를 덮개와 베이스에 가질 수 있으며, 이에 따라 다중 차폐층을 제공할 수 있다. 덮개(102)에 차폐 재료의 양이 증가함에 따라, 예를 들면 덮개(102)와 제1 회로 패키지(120) 사이에 밀폐식 밀봉을 달성하는 능력이 감소된다. 이것은 덮개(102)를 제1 회로 패키지(120)에 부착하는 데 이용하는 솔더 리플로우 공정을 간섭하는 히트 싱크로서 덮개(102)가 기능하기 때문이다. 그 결과, 덮개가 제1 회로 패키지에 적절히 납땜되지 못하기 때문에 패키지의 밀폐성이 저하된다. 전술한 바와 같이, 패키지의 밀폐성이 저하되면, 수분이나 기타 화학 물질이 집적회로 다이와 접촉하게 되어 집적회로에 고장을 일으키거나 신뢰성을 저하시킨다. 따라서, 다층 소자는 패키지의 밀폐성 저하가 훨씬 적을 수 있으므로 단층 소자에 비해 신뢰성이 더 높다.
따라서, 본 발명의 집적회로 패키지 소자는 집적회로 패키지 내의 가장 민감 한 집적회로 다이, 즉 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)를 차폐하는 다중 층의 조합된 차폐 효과를 이용할 수 있기 때문에, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 두께는 단층 소자의 덮개에 비해 훨씬 얇을 수 있으며, 따라서 덮개가 집적회로 패키지에 적절히 납땜되므로 밀폐실 밀봉을 달성하는 문제점을 감소시킨다. 이로써 본 발명에 따른 고신뢰성 집적회로 패키지 소자가 얻어진다.
단층 소자의 조사를 차폐하는 두께의 증가와 관련된 또 다른 문제점(충분한 양의 차폐를 제공하는 것)은 방사선 차폐 덮개가 세라믹 패키지에 부착하는 매우 밀도가 높은 재료로 만들어진다는 것이다. 방사선 차폐 덮개가 매우 두꺼울 경우, 상기 덮개는 세라믹 패키지에 균열을 일으키기 쉽고, 밀폐식 밀봉을 달성하는 능력이 크게 감소된다. 방사선 차폐 덮개가 매우 두꺼우면, 온도 변화에 따라 차폐 재료가 팽창과 수축을 일으킴에 따라 세라믹 패키징에 큰 힘을 가하게 되어 세라믹 패키징에 크랙을 야기하여 밀폐식 밀봉을 파괴한다. 덮개에 사용되는 재료가 많을수록 세라믹 패키징에 더 많은 힘이 가해진다. 따라서, 다층 소자를 제공함으로써, 방사선 차폐 덮개(102), 가장 민감한 회로를 패키지의 내부 층들 중 하나에 설치함으로써 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 점증적 효과가 상기 가장 민감한 회로를 차폐할 것이므로, 본 발명은 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110) 중 어느 것에 대해서도 매우 두꺼운 층을 가질 필요가 없게한다. 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 두께의 감소는 세라믹 패키징에 대한 압력을 감소시키며, 세라믹 패키지가 균열을 일으켜 소자의 고장 및 밀폐식 밀봉의 파괴를 야기할 가능성을 감소시킨다.
단층 소자 내에 많은 수의 집적회로 다이를 장착하기 위해서, 소자가 차지하는 회로 기판 상의 면적은 본 발명의 다층 소자에 비해 실질적으로 더 커야 한다. 이것은 각각의 집적회로 다이가 기판에 부착되는 일정량의 공간을 필요로 하기 때문이다. 다층 기판이 서로 중첩되어 있는 경우에는, 각 기판은 단층 소자에서와 같은 단일 기판보다 더 작아도 모든 집적회로 다이가 부착되는 충분한 면적을 제공할 수 있다. 따라서, 집적회로 소자 패키지의 전체 면적이 감소된다. 이와 같이 본 발명의 실시예는 회로 기판 상에 적은 면적을 차지하는 집적회로 소자 패키지를 제공한다.
크기의 축소는 회로 기판 상에 적은 공간을 차지하는 것 이외에도 동일한 수의 집적회로 다이를 가진 단층 소자에 비해 다층 소자의 각 측면의 길이를 감소시킨다. 다층 소자의 각 측면의 길이가 감소됨에 따라, 집적회로 패키지와 방사선 차폐 덮개(102) 사이에 밀폐식 밀봉을 얻는 능력이 지수적으로 증가된다. 이것은 집적회로 패키지와 방사선 차폐 덮개(102)의 성질에 기인한다. 집적회로 패키지는 일반적으로 세라믹 재료로 만들어진다. 세라믹은 3 mil/inch의 비율로 왜곡되므로, 측면의 길이가 증가됨에 따라 밀폐식 밀봉을 보장하는 능력은 지수적으로 감소된다. 그러므로, 패키지가 클수록, 제조 수율은 더욱 악화되는 경향을 가질 것이다. 따라서, 다층 소자를 가짐으로써, 패키지의 측면의 길이는 크게 감소되어 신뢰성이 훨씬 높은 패키지를 생성한다.
본 발명의 일 실시예에서, 제1 층(104)은 제1 방사선 차폐 베이스(108), 제1 회로 패키지(120), 제1 기판(112) 및 제1 복수의 회로 다이(116)를 포함한다. 제2 층(106)은 제2 방사선 차폐 베이스(110), 제2 회로 패키지(122), 제2 기판(114) 및 제2 복수의 회로 다이(118)를 포함한다. 유리하게는, 도 2에 도시한 바와 같이, 제1 층(104)의 저부는 제2 층(106)의 덮개를 형성한다. 그러면, 제1 방사선 차폐 베이스(108)는 제2 복수의 회로 다이(118)를 방사선으로부터 차폐하는 작용을 한다. 유리하게는, 차폐 패키지에 추가의 층을 용이하게 부가할 수 있다. 따라서, 본 발명은 2층 이상으로 용이하게 제조할 수 있다. 추가의 층이 필요할 경우, 제1 층(104)과 동일한 또 다른 층을 제1 층(104) 상부에 설치한다. 추가의 층은 제1 층의 상부로서 작용하는 베이스를 갖는다. 이어서 방사선 차폐 덮개를 상기 추가의 층에 설치하여 전체 패키지의 상부를 형성함으로써 3층을 이루게 된다. 2개 이상의 층이 존재할 때, 방사선 차폐 덮개(102)를 가장 상부 층, 예를 들면 도 2에서의 제1 층(104)에 결합한다. 이어서 부가적으로, 복수의 패키지 리드(128)를 가장 하부 층, 예를 들면 도 2에서의 제2 층(106)에 결합한다. 이와는 달리, 복수의 패키지 리드(128)를 다른 층에 결합할 수 있다.
방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)는 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)를 방사선으로부터 차폐한다. 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)는, 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)가 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 총방사선 조사량 허용치보다 많은 조사량에 노출되지 않도록 설계된다. 그러한 설계는 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)용으로 선택되는 재료, 집적회로 소자 패키지가 사용될 우주 환경(또는 다른 방사선 환경) 및 차폐할 집적회로 다이 각각의 총방사선 조사량 허용치에 기초하여 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 두께를 결정함으로써 이루어진다.
다음으로 도 3을 참조하면, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 재료와 두께를 결정하는 방법이 도시되어 있다. 제1 단계로, 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 총방사선 조사량 허용치를 결정한다(900). 이 테스트는 코발트-60 소스 또는 다른 침투성 방사선 소스에 의해 이루어질 수 있다. 각각의 반도체 소자에 대한 고유 조사량 허용치를 모르면 설계자는 얼마나 많은 차폐가 필요한지 또는 차폐의 필요 여부를 알 수 없다.
제2 단계로, 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)가 노출되는 방사선 환경을 결정한다(902). 이 단계는 특별한 임무 또는 응용의 방사선 요건에 대한 방사선 스펙트럼 및 조사량 깊이 곡선(dose depth curve)을 결정하는 단계를 포함한다. 지구 주위를 도는 궤도에 있어서, 이것은 종래의 방사선 스펙트럼 표와 함께 종래의 방사선 이송 코드(radiation transport code)를 이용하여 계산된다. 대안적으로, 임의의 공지된 방사선 환경을 모델링하고 이어서 모델링된 환경에 대해 조사량 깊이 곡선을 생성할 수 있다.
다음 단계(904)는, 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이 (118)가 상기 결정된 방사선 환경에서 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 총방사선 조사량 허용치보다 많은 조사량에 노출되지 않도록 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 두께와 재료를 결정하는 단계를 포함한다. 일단 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 총방사선 조사량 허용치 및 방사선 환경의 조사량 깊이 곡선을 알게 되면, 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)를 허용치 내로 유도하도록 필요한 차폐량을 결정할 수 있다. 따라서, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)의 두께를, 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 총방사선 조사량 허용치보다 많은 조사량으로부터 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)를 차폐하기에 충분한 두께로 설계한다. 본 발명의 실시예에 따른 차폐 두께를 결정하는 적합한 방법이 Featherby 외에 허여된 미국특허 제6,261,508호(발명의 명칭: 차폐 조성물의 제조 방법)에 기재되어 있으며, 이 특허문헌의 내용은 그 전체로 원용되어 본 명세서에 포함된다.
본 발명에 따른 도 다른 방법은, 총방사선 조사량 수준이 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 총방사선 조사량 허용치 이하가 되도록 결정되는 조사량 대 깊이 곡선을 생성하도록 전술한 모델링 코드를 이용하는 단계를 포함한다. 그런 다음, 모든 방향으로부터의 조사량과 상기 각 방향으로부터 공급되는 차폐량을 비교함으로써 패키지 차폐를 분석한다. 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)의 방사선 수준은 패키지 면적에 대해 정상화 한(normalized) 모든 상이한 각도의 합이다.
유리하게는, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)를 오스뮴, 이리듐, 백금, 탄탈, 금 및 텅스텐과 같은 Z가 높은 재료로 형성할 수 있다. 일반적으로, 원자번호 50 이상인 Z가 높은 재료는 어느 것이나 이용할 수 있다. 보다 바람직한 원자번호의 범위는 60 내지 100일 수 있다. 가장 바람직한 원자번호의 범위는 73 내지 79이다.
대안적으로, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)를 Z가 높은 층과 Z가 낮은 층을 포함하는 다층 차폐 조성물로 제조할 수 있다. 유리하게는, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)를 외측의 Z가 낮은 층과 내측의 Z가 낮은 층 사이에 Z가 높은 층이 삽입된 다층 차폐 조성물로 제조할 수 있다. 이 구성은 정지 궤도용으로 최적의 차폐 형상이다. Z가 높은 층은 전자 및 브렘슈트랄룽 조사(Bremsstrahlung radiation)를 차단하는 데 효과적이고, Z가 낮은 재료는 양자의 차단에 보다 효과적이다. 정지 궤도는 갇힌 전자(trapped electron)가 지배적이므로, Z가 높은 층은 Z가 낮은 층 2개보다 더 두꺼운 것이 바람직하다.
Z가 낮은 층은 구리, 니켈, 탄소, 티타늄, 크롬, 코발트, 붕소, 규소, 철 및 질소로 이루어지는 군으로부터 선택하는 것이 바람직하다. 일반적으로, 원자번호가 30 이하인, 적합한 Z가 낮은 재료는 어느 것이나 사용할 수 있지만, 가장 바람직한 Z가 낮은 재료는 구리, 니켈, 탄소, 철, 티타늄, 규소 및 질소로 이루어지는 군으로부터 선택된다. 이 패키징은 Czjakowski 외에 허여된 미국특허 제6,262,362 B1호(발명의 명칭: 3차원 멀티칩 모듈의 방사선 차폐)에 더 기재되어 있으며, 상기 특허내용은 그 전체로 원용되어 본 명세서에 포함된다. 바람직한 일 실시예에서, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)가 구리-텅스텐으로 제조된다.
방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)는 방사 차폐물로서 작용할 뿐 아니라, 전체 차폐 패키지에 대해 히트 싱크로서도 작용한다. 이점은 제1 복수의 회로 다이(116) 및 제2 복수의 회로 다이(118)가 과열되어 고장을 야기하는 것을 방지하는 데 도움이 된다. 또 다른 실시예에서, 예를 들면 군사 분야 또는 항공 분야에서 사용되는 고신뢰성 부품용으로 패키지를 설계한다. 이 실시예에서, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)는 패키지로부터 열을 소산시키는 데에 주로 사용되어, 회로 다이에 대한 특정 온도 범위에 따라 회로 다이를 작동할 수 있다. 이 실시예에서, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)를 열 전도성 재료로 제조한다. 패키지 소자가 대량의 조사에 노출되지 않는 실시예에서, 방사선 차폐 덮개(102), 제1 차폐 베이스(108) 및 제2 차폐 베이스(110)만 열 전도성 재료로 만들어지면 된다. 열 전도성 재료의 방사선 차폐 성질은 조사가 문제되지 않는 환경에서는 고려할 필요가 없다.
예를 들면, 본 발명의 일 실시예는 15와트에서 작동하는 12개의 회로 다이를 수용하는 메모리 모듈을 포함한다. 본 실시예는 상기 회로 다이가 권장되는 온도 범위에서 작동할 수 있도록, 메모리 모듈에 의해 발생되는 열을 소산할 수 있는 고 신뢰성 부품을 제공한다. 이러한 형태의 소자의 일례는 SDRAM 메모리 모듈이다. 256 메가비트 SDRAM 다이를 이용하여, 모듈은 층당 500 메가비트의 메모리를 제공할 수 있고, 따라서 필요한 회로 기판 공간을 증가시키지 않으면서, 1층, 2층, 3층 또는 4층을 적층함으로써 각각 500 메가비트, 1 기가비트, 1.5 기가비트 및 2 기가비트의 메모리를 제공할 수 있다. EEPROM 다이의 예에서, 1층, 2층, 3층, 또는 4층은 각각 8 메가비트, 16 메가비트, 32 메가비트, 및 48 메가비트의 메모리를 제공할 수 있다. 일반적으로 메모리는 2층마다 배로 증가된다.
복수의 솔더 볼(130)은 제1 층(104) 및 제2 층(106)을 상호 연결한다. 이들 연결은 이어서 복수의 패키지 리드(128)에 전기적으로 접속된다. 도 1 및 도 2에 도시된 제1 층(104) 및 제2 층(106)은 각각 비밀폐식 층이다. 패키지가 구성되면, 솔더를 이용하여 제1 층(104)의 베이스를 제2 층(106)의 금속화 표면에 부착함으로써 제2 층(106)의 밀폐식 밀봉을 형성한다. 다음으로, 제1 층(104)의 밀폐식 밀봉을 완성하기 위해 제1 층(104)에 덮개를 부착한다. 이로써 제2 차폐 베이스(110)는 상기 두 층에 대해 덮개인 동시에 베이스로서 작용하여, 차폐층을 공유하지 않은 다층 소자에 비해 패키지 전체를 훨씬 더 얇게 만든다.
제1 기판(112) 및 제2 기판(114)은 고온 공동가열(cofired) 기판, 저온 공동가열 기판 또는 두꺼운 필름 기판 중 어느 하나일 수 있다. 제1 기판(112) 및 제2 기판(114)은 동일 형태의 알루미나로 제조되지만, 각각의 처리는 상이하다. 바람직한 실시예에 따르면, 상기 세 가지 기판 형태 중 고온 공동가열 기판이 가장 견고한 것으로서 사용된다.
제1 기판(112) 및 제2 기판(114)은 시아네이트 에스테르를 사용하여 제1 층(104) 및 제2 층(106)에 부착된다. 이와는 달리, 다량의 열 소산이 필요한 응용에서는, 열 전도성이 더 큰 커넥션을 제공하기 위해 실버 글라스 또는 실버 에폭시가 사용될 수 있다.
바람직한 실시예에서, 고온의 솔더(Au/Sn)를 사용하여 제1 층(104) 및 제2 층(106)을 부착한다. 제1 방사선 차폐 덮개(102)도 동일한 열팽창 계수를 갖도록 고온 솔더를 사용하여 부착된다. 이것은 다른 솔더의 경우에 일어날 수 있는 솔더 조인트의 약화 및 크랙이 패키지에 발생되는 것을 방지한다. 고온 솔더는 열적 사이클링(thermal cycling)을 견딤으로써 패키지의 솔더 조인트가 손상되는 것을 방지한다. 이와는 달리, Pb/Sn 합금, 솔더 와이어 또는 도전성 에폭시를 이용하여 패키지층을 부착할 수 있다. 그러나, 기계적 변형이 일어날 수 있는 환경에서는 고온 솔더가 패키지의 손상을 방지하므로, 고온 솔더의 사용이 바람직하다.
본 발명의 일 실시예에 따르면, 방사선 차폐 덮개(102)를 회로 패키지(120)에 밀봉시키는 데 사용되는 밀봉 링(seal ring)(도시되지 않음)의 높이를 조절할 수 있다. 이것은 각 층 내부의 공간을 조절하는 수단을 제공한다. 유리하게는, 이러한 특징은 차폐 소자의 각 층 내부의 복수의 회로 다이의 높이가 더 높아야 할 경우에 이용될 수 있다.
다음으로 도 4를 참조하면, 세라믹 패키지에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설게된 적층된 차폐 패캐지가 도시되어 있다.
도 4는 제1 방사선 차폐 덮개(302), 제2 방사선 차폐 덮개(304), 제1 층 (306), 제2 층(308), 차폐 베이스(310), 제1 회로 다이(312), 제2 회로 다이(314), 제1 회로 패키지(316), 제2 회로 패키지(318), 제1 복수의 도체(320), 제2 복수의 도체(322), 복수의 패키지 리드(324) 및 복수의 솔더 볼(326)을 나타낸다.
제1 방사선 차폐 덮개(302)는 제1 회로 패키지(316)에 결합되어 제1 회로 다이(312)용 캐비티를 형성한다. 제1 회로 다이(312)는 제1 회로 패키지(316)에 결합된다. 제2 차폐 덮개(304)는 제2 회로 패키지(318)에 결합되어 제2 회로 다이(314)용 캐비티를 형성한다. 제2 회로 다이(314)는 제2 회로 패키지(318)에 결합된다. 이어서 차폐 베이스(310)는 제2 회로 패키지(318)의 저부에 결합된다. 이에 더하여, 복수의 패키지 리드(324)도 상기 차폐 베이스(310)에 결합된다. 제1 복수의 도체(320) 및 제2 복수의 도체(322)는 각각 제1 회로 다이(312) 및 제2 회로 다이(314)에 전기적으로 접속된다. 제1 복수의 도체(320) 및 제2 복수의 도체(322)는 또한 복수의 패키지 리드(324)에 전기적으로 접속된다. 복수의 솔더 볼(326)은 제1 회로 패키지(316)를 제2 회로 패키지(318)에 결합시킨다.
일 실시예에서, 제1 층(306)은 제1 방사선 차폐 덮개(302), 제1 회로 패키지(316) 및 제1 회로 다이(312)로 이루어진다. 제2 층(308)은 제2 방사선 차폐 덮개(304), 제2 회로 패키지(318) 및 제2 회로 다이(314)로 이루어진다. 유리하게는, 제2 층(308)의 제2 방사선 차폐 덮개(304)는 제1 층(306)에 있는 제1 회로 다이(312)에 대한 저부 차폐층을 형성한다. 다음으로, 방사선 차폐 베이스(310)는 제1 방사선 차폐 덮개(304)와 함께 제2 회로 다이(314)를 방사선으로부터 차폐하는 작용을 한다. 유리하게는, 상기 차폐 패키지에 추가의 층들을 용이하게 더할 수 있 다. 따라서, 본 발명은 2층 이상으로 용이하게 제조될 수 있다. 2개 이상의 층이 존재할 때, 방사선 차폐 베이스(310)를 가장 하부 층, 예를 들면 도 3에서의 제2 층(308)에 결합한다. 이어서 부가적으로, 복수의 패키지 리드(324)를 가장 하부 층, 예를 들면 도 2에서의 제2 층(106)에 결합한다. 이와는 달리, 복수의 패키지 리드(324)를 다른 층에 결합할 수 있다.
제1 방사선 차폐 덮개(302), 제2 방사선 차폐 덮개(304) 및 차폐 베이스(310)는, 도 1 및 도 2를 참조하여 앞에서 설명한 바와 같이, 모두 Z가 높은 재료이거나, Z가 높은 재료와 Z가 낮은 재료의 층들이다. 제1 방사선 차폐 덮개(302), 제2 방사선 차폐 덮개(304) 및 차폐 베이스(310)의 두께는 제1 회로 다이(312)와 제2 회로 다이(314)를 방사선으로부터 차폐하도록 선택된 두께이다. 상기 두께는 제1 회로 다이(312)와 제2 회로 다이(314)가, 제1 회로 다이(312)와 제2 회로 다이(314)의 총방사선 조사량 허용치보다 많은 이온화 방사선량에 노출되지 않도록 결정된다. 이 공정은 도 1 및 도 2를 참조하여 앞에 설명되어 있다.
제1 층(306) 및 제2 층(308)은 밀폐식으로 밀봉된 층이다. 이것은 수분이나 다른 화합물 및 화학 물질이 회로 다이에 접촉하게 되는 것을 방지한다. 이로써 회로 소자의 고장이 방지된다. 예를 들면, 물이 회로 다이에 침식하거나 은을 끌어당겨 회로 다이에 단락을 유발할 수 있다. 본 발명은 단층 소자에 비해 밀폐식 밀봉의 길이를 감소시킨다. 이것은 밀폐식 밀봉의 신뢰성을 증가시키고 소자의 고장을 방지한다.
도 5를 참조하면, 차폐층에 직접 장착된 복수의 전자 회로 다이를 차폐하기 위한 다층 차폐 패키지가 도시되어 있다.
도 5는 방사선 차폐 덮개(402), 제1 층(404), 제2 층(406), 제1 차폐 베이스(408), 제2 차폐 베이스(410), 제1 회로 다이(412), 제2 회로 다이(414), 제1 회로 패키지(416), 제2 회로 패키지(418), 제1 복수의 도체(420), 제2 복수의 도체(422), 복수의 패키지 리드(424) 및 복수의 솔더 볼(426)을 도시한다.
도 5는 기능과 구조 면에서 도 2와 유사하다. 그러나, 도 5는 제1 회로 다이(412)가 제1 방사선 차폐 베이스(408)에 부착되어 있고, 제2 회로 다이(414)가 제2 방사선 차폐 베이스(410)에 부착되어 있는 것을 나타낸다. 제1 층(404)은 제1 회로 패키지(416), 제1 차폐 베이스(408), 제1 회로 다이(412) 및 제1 복수의 도체(420)를 포함한다. 제2 층(406)은 제2 회로 패키지(418), 제2 차폐 베이스(410), 제2 회로 다이(414) 및 제2 복수의 도체(422)를 포함한다. 유리하게는, 제1 방사선 차폐 베이스(408)는 제2 층(406)용 덮개로서 작용한다. 이에 더하여, 방사선 차폐 덮개(402)는 제1 층(404)에 결합되고, 복수의 패키지 리드(424)는 제2 층(406)에 결합된다. 복수의 솔더 볼(426)은 제1 층(404)을 제2 층(406)에 부착시킨다.
도 6을 참조하면, 기판에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층된 차폐 패키지가 도시되어 있다.
도 6은 제1 방사선 차폐 덮개(502), 제2 방사선 차폐 덮개(504), 제1 층(506), 제2 층(508), 차폐 베이스(510), 제1 복수의 회로 다이(512), 제2 복수의 회로 다이(514), 제1 회로 패키지(516), 제2 회로 패키지(518), 제1 복수의 도체 (520), 제2 복수의 도체(524), 복수의 솔더 볼(526), 제1 기판(528) 및 제2 기판(530)을 나타낸다.
도 6은 기능과 구조 면에서 도 4와 유사하다. 그러나, 도 6은 제1 기판(528)과 제2 기판(530)이 각각 제1 회로 패키지(516)와 제2 회로 패키지(518)에 결합되어 있는 것을 나타낸다. 제1 복수의 회로 다이(512) 및 제2 복수의 회로 다이(514)는 각각 제1 기판(528) 및 제2 기판(530)에 결합되어 있다.
도 7을 참조하면, 기판에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층된 차폐 패키지가 도시되어 있다.
도 7은 제1 방사선 차폐 덮개(602), 제2 방사선 차폐 덮개(604), 제1 층(606), 제2 층(608), 차폐 베이스(610), 제1 복수의 회로 다이(612), 제2 복수의 회로 다이(614), 제1 회로 패키지(616), 제2 회로 패키지(618), 복수의 패키지 리드(624), 복수의 솔더 볼(626), 제1 기판(628), 제2 기판(630), 제1 복수의 기판 솔더 볼(632) 및 제2 복수의 기판 솔더 볼(634)을 나타낸다.
도 7은 기능과 구조 면에서 도 6과 유사하다. 그러나, 도 7은 제1 기판(628)이 제1 복수의 솔더 볼(632)에 의해 제1 회로 패키지(616)에 부착되는 것을 나타낸다. 제2 기판(630)은 제2 복수의 솔더 볼(634)에 의해 제2 회로 패키지(618)에 부착된다.
도 8을 참조하면, 기판에 직접 장착된 복수의 전자 회로 다이를 방사선으로부터 차폐하도록 설계된 적층된 차폐 패키지가 도시되어 있다.
도 8은 제1 방사선 차폐 덮개(702), 제2 방사선 차폐 덮개(704), 제1 층 (706), 제2 층(708), 차폐 베이스(710), 제1 복수의 회로 다이(712), 제2 복수의 회로 다이(714), 제1 회로 패키지(716), 제2 회로 패키지(718), 복수의 패키지 리드(724), 복수의 솔더 볼(726), 제1 기판(728), 제2 기판(730), 제1 복수의 기판 솔더 볼(732) 및 제2 복수의 기판 솔더 볼(734)을 나타낸다.
도 8의 적층된 차폐 패키지는 기능과 구조 면에서 도 7과 유사하다. 그러나, 도 8은 제2 방사선 차폐 덮개(704)가 제1 층(706)을 위한 히트 싱크로서 작용하는 것을 나타낸다. 제2 방사선 차폐 덮개(704)는 제1 회로 패키지(716)에 접촉되어 있으므로, 제1 층(706)으로부터 열을 소산시킨다. 상기 소자가 다량의 열을 발생할 경우, 제2 방사선 차폐 덮개(704)는 제1 방사선 차폐 덮개(702) 또는 차폐 베이스(710) 중 어느 하나에 열 방식으로 결합될 수 있다.
본 실시예에서, 도 9를 참조하여 설명되는 바와 같이, 열적 비아를 이용하여 제1 방사선 차폐 덮개(702), 제2 방사선 차폐 덮개(704) 및 차폐 베이스(710)를 열 방식으로 연결할 수 있다. 그러면, 차폐 베이스(710)가 회로 기판용 대형 히트 싱크에 연결될 수 있다. 이와는 달리, 제1 방사선 차폐 덮개를 대형 히트 싱크에 연결할 수 있다.
부가하여, 도 8에 도시된 각 층은 밀폐형이다. 제1 층(706) 및 제2 층(708)용으로 세라믹 재료가 사용된다. 따라서, 제1 복수의 회로 다이(712) 및 제2 복수의 회로 다이(714)가 수용되어 있는 공간으로 수분이 유입될 수 없다. 이것은 회로 다이의 손상을 방지한다. 수분이 제1 복수의 회로 다이(712)와 제2 복수의 회로 다이(714) 중 어느 하나에 접촉하게 되면 회로가 손상될 수 있다. 또한, 수분 은 도체 또는 부품 단말로부터 은의 이동을 유도할 수 있으며, 그 결과 회로의 단락 및 소자의 고장을 초래할 수 있다. 제조 공정중에 밀봉되지 않은 패키지는 모든 수분이나 잔류 가스를 제거하기 위해 고온의 소결 공정에 노출된 다음 밀봉된다.
도 9를 참조하면, 복수의 회로 다이를 수용한 다층 패키지로부터 열을 소산시키기 위한 패키지 소자가 도시되어 있다.
도 9는 덮개(802), 제1 층(804), 제2 층(806), 제1 베이스(808), 제2 베이스(810), 제1 기판(812), 제2 기판(814), 제1 복수의 회로 다이(816), 제2 복수의 회로 다이(818), 제1 회로 패키지(820), 제2 회로 패키지(822), 제1 복수의 도체(824), 제2 복수의 도체(826), 복수의 패키지 리드(828), 복수의 솔더 볼(830), 제1 복수의 열적 비아(832), 제2 복수의 열적 비아(834) 및 복수의 열적 층 커넥터(836)이 도시되어 있다.
복수의 솔더 볼(830)은 제1 복수의 회로 다이(816)를 제2 복수의 회로 다이(818)와 전기 접속하는 데 사용된다. 대안적으로, 제1 복수의 회로 다이(816)와 제2 복수의 회로 다이(818)를 접속하기 위해 복수의 축성법(castellation)이 사용되지만, 높은 회로 밀도를 필요로 하는 응용 분야에서는 복수의 솔더 볼이 바람직하다.
제1 복수의 열적 비아(832) 및 제2 복수의 열적 비아(834)는 각각 제1 기판(812) 및 제2 기판(814)을 통해 공급된다. 유리하게는, 제1 복수의 열적 비아(832) 및 제2 복수의 열적 비아(834)를 각각 제1 복수의 회로 다이(816) 및 제2 복 수의 회로 다이(818)에 연결한다. 그러면, 상기 비아들은 제1 기판(812) 및 제2 기판(814)을 통해 공급되고, 덮개(802), 제1 베이스(808) 및 제2 베이스(810) 중 하나 이상에 연결된다. 덮개(802), 제1 베이스(808) 및 제2 베이스(810)는 또한 열 층 커넥터(836)를 통해 상호 연결될 수 있다. 이 실시예에서, 제2 베이스는 주된 히트 싱크로서 작용하고, 시스템 히트 싱크에 부착될 수 있다. 그 결과 제1 복수의 회로 다이(816) 및 제2 복수의 회로 다이(818)로부터 열이 소산될 수 있다. 복수의 열 층 커넥터(836)는 제1 복수의 열적 비아(832) 및 제2 복수의 열적 비아(834)를 전체 패키지의 히트 싱크로서 작용하는 제2 베이스(810)에 연결한다. 대형 시스템 히트 싱크를 가진 시스템에서 사용될 경우, 제2 차폐 베이스(810)는 상기 대형 시스템 히트 싱크에 연결될 수 있다. 유리하게는, 열적 비아를 전술한 실시예 중 어느 것에서든 활용할 수 있다.
일 실시예에서, 패키지 소자는 메모리 모듈로서 작동한다. 따라서, 상기 소자는 비교적 작은 공간에서 많은 양의 메모리를 수용할 수 있다. 상기 패키지의 설계는 복수의 회로 다이에 의해 발생되는 열의 많은 양을 소산시킬 수 있게 한다.
본 발명의 히트 싱크 특징은 우주 환경에서도 활용될 수 있다. 회로 다이에 양호한 히트 싱크를 제공하는 것은 우주 환경에서 부품의 신뢰성을 보장하기 위해 매우 중요하다. 우주 환경에서는 열의 제어에 도움을 주기 위한 소자 위에 흐르는 기류가 없다는 문제가 더 있다. 따라서, 양호한 히트 싱크를 구비한다는 것은 회로 다이가 주어진 온도 범위 내에서 작동하도록 보호하는 데 있어서 매우 중요하다.
도 1 내지 도 9의 실시예에 따르면, 다층 패키지 내에 전기적 중복성(redundancy)을 구축할 수 있다. 예를 들면, 다층 패키지의 상이한 층 상에 여분의 전자 회로 다이를 설치할 수 있다. 따라서, 밀폐식 밀봉의 손상, 온도에 따른 고장, 기계적 고장 또는 조사에 의한 고장 때문에 상기 층들 중 어느 하나가 고장날 경우, 백업 소자(backup device)는 게속 작동될 수 있다. 이것은 전체 패키지의 고장을 방지한다. 일 실시예에서, 예상치 못한 양의 방사선 조사로 인해 최상층에 있는 회로 다이가 고장날 수 있으나, 제2 층에 있는 여분의 회로 다이는 여분의 차폐층 때문에 손상되지 않는다.
또한, 도 1 내지 도 9에 도시한 실시예는 완전히 추적가능한 회로 다이를 가진 소자를 가능하게 한다. 상이한 로트(lot)의 회로 다이는 상이한 방사선 차폐 허용치를 가지며, 따라서 로트에 의해 추적될 수 있는 소자를 가짐으로써 신뢰성 높은 부품이 가능하다. 회로 다이 중 어느 하나가 손상될 경우, 그 내용이 제조자에게 소급될 수 있어서, 동일한 로트로부터의 회로 다이를 구비한 모든 다른 부품을 재배치할 수 있다.
다음으로 도 10을 참조하면, 본 발명에 따른 고신뢰성 적층형 전자 회로 소자의 제조 방법이 도시되어 있다. 기재된 방법은 도 1 내지 도 9에 도시되고 설명한 실시예의 제조에 이용될 수 있다.
첫째로, 제1 패키지층을 형성한다(1000). 다음으로, 제2 패키지층을 형성한다(1002). 제1 패키지층과 제2 패키지층은 도 1 내지 도 9를 참조하여 본 명세서에 설명되어 있다. 일반적으로 제1 패키지층 및 제2 패키지층은 회로 패키지, 상 기 회로 패키지에 결합된 방사선 차폐 베이스 또는 방사선 차폐 덮개, 및 회로 다이를 포함한다. 몇몇 실시예에서, 제1 패키지층 및 제2 패키지층은 기판에 결합된 복수의 회로 다이를 포함할 수 있다. 또한, 제1 패키지층 및 제2 패키지층은 회로 다이에 결합된 복수의 도체를 포함할 수 있다.
다음으로, 제1 패키지층을 제2 패키지층에 결합시킨다(1004). 몇몇 실시예에서, 제1 패키지층의 베이스는 제2 패키지층에 대한 덮개로서 작용한다. 기재된 방법에 따르면 많은 수의 회로 다이를 수납하도록 더 많은 패키지층을 함께 결합할 수 있음을 이해해야 한다. 예를 들면, 제1 패키지층과 제2 패키지층이 회로 패키지, 방사선 차폐 베이스 및 회로 다이를 포함하는 경우, 유사한 제3 패키지층을 상기 제2 층에 결합할 수 있다. 그러면, 제2 패키지층의 베이스는 제3 패키지층에 대한 덮개로서 작용할 수 있다. 더 많은 층이 필요할 경우에는 마찬가지 방식으로 층을 추가해 갈 수 있다. 유사하게, 예를 들면, 제1 패키지층과 제2 패키지층이 회로 패키지, 방사선 차폐 덮개 및 회로 다이를 포함할 경우, 유사한 제3 패키지층을 제1 패키지층에 결합할 수 있다. 더 많은 층이 필요할 경우에는 제3 패키지층 상부에 추가의 층을 적층할 수 있다.
다음 단계는 덮개 또는 베이스를 각각 제1 패키지층 또는 제2 패키지층에 결합시키는 단계를 포함한다(1006). 제1 패키지층과 제2 패키지층이 방사선 차폐 베이스를 구비하여 형성될 경우에는, 덮개를 제1 패키지층에 결합할 수 있다. 이와 다르게, 제1 패키지층과 제2 패키지층이 방사선 차폐 덮개를 구비하여 형성될 경우에는, 베이스를 제2 패키지층에 결합한다.
여기에 개시된 본 발명은 특정 실시예 및 그의 응용을 이용하여 설명되었으나, 이어지는 청구의 범위에 의해 정의되는 사상과 범위 내에서 본 발명을 실행하도록 구체적으로 기술된 것 이외에, 전술한 교시에 따라 본 발명의 다른 변형, 변경을 이룰 수 있다.

Claims (50)

  1. 회로 패키지(circuit package), 상기 회로 패키지에 결합된 방사선 차폐 베이스(radiation shielding base), 및 상기 방사선 차폐 베이스에 결합된 회로 다이(circuit die)를 포함하는 복수의 패키지층; 및
    상기 복수의 패키지층에 결합된 방사선 차폐 덮개(lid)
    를 포함하고,
    상기 회로 다이는 상기 회로 다이의 총방사선 조사량 허용치(total dose tolerance)보다 많은 양의 방사선 조사를 받지 못하도록 차폐되고,
    상기 복수의 패키지층은 제1 패키지층의 저부(bottom)가 제2 패키지층의 상부(top)로서 작용하도록 서로 포개어져 적층되어 있는
    방사선 차폐 집적회로 소자.
  2. 제1항에 있어서,
    상기 방사선 차폐 베이스에 결합된 기판; 및
    상기 기판에 결합된 복수의 회로 다이
    를 추가로 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  3. 제2항에 있어서,
    상기 복수의 회로 다이를 상기 방사선 차폐 베이스에 결합시키는 복수의 열 적 비아(thermal via)를 상기 기판에 추가로 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  4. 제2항에 있어서,
    제1의 상기 복수의 차폐 베이스를 제2의 상기 복수의 차폐 베이스에 결합시키는 상기 복수의 패키지층들 사이에 열적 커넥션(thermal connection)을 추가로 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  5. 제2항에 있어서,
    제1의 상기 복수의 방사선 차폐 베이스가 상기 방사선 차폐 집적회로 소자에 대한 히트 싱크로서 작용하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  6. 제1항에 있어서,
    상기 복수의 패키지층이 솔더 볼(solder ball) 중 하나에 의해 부착되고 솔더 페이스트 상에서 스크리닝되는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  7. 제1항에 있어서,
    상기 방사선 차폐 덮개가, Z가 높은 재료(high Z material)인 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  8. 제1항에 있어서,
    상기 방사선 차폐 베이스가, Z가 높은 재료인 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  9. 제1항에 있어서,
    상기 방사선 차폐 베이스가 히트 싱크로서 작용하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  10. 제1항에 있어서,
    상기 방사선 차폐 덮개가, Z가 높은 재료와 Z가 낮은 재료를 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  11. 제1항에 있어서,
    상기 방사선 차폐 베이스가, Z가 높은 재료와 Z가 낮은 재료를 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  12. 회로 패키지, 상기 회로 패키지에 결합된 방사선 차폐 덮개, 및 상기 회로 패키지에 결합된 회로 다이를 포함하는 복수의 패키지층; 및
    상기 복수의 패키지층에 결합된 방사선 차폐 베이스
    를 포함하고,
    상기 회로 다이는 상기 회로 다이의 총방사선 조사량 허용치보다 많은 양의 방사선 조사를 받지 못하도록 차폐되고,
    상기 복수의 패키지층은 서로 포개어져 적층되어 있는
    방사선 차폐 집적회로 소자.
  13. 제12항에 있어서,
    상기 회로 패키지에 결합된 기판; 및
    상기 기판에 결합된 복수의 회로 다이
    를 추가로 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  14. 제13항에 있어서,
    상기 기판을 상기 회로 패키지에 연결하는 복수의 솔더 볼을 추가로 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  15. 제12항에 있어서,
    상기 복수의 패키지층이 솔더 볼에 의해 부착된 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  16. 제12항에 있어서,
    상기 방사선 차폐 덮개가, Z가 높은 재료인 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  17. 제12항에 있어서,
    상기 방사선 차폐 베이스가, Z가 높은 재료인 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  18. 제12항에 있어서,
    상기 방사선 차폐 베이스가 히트 싱크로서 작용하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  19. 제12항에 있어서,
    상기 복수의 패키지층이 밀폐식으로 밀봉된 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  20. 제12항에 있어서,
    상기 방사선 차폐 덮개가, Z가 높은 재료와 Z가 낮은 재료를 포함하는 것을 특징으로 하는 방사선 차폐 집적회로 소자.
  21. 제12항에 있어서,
    상기 방사선 차폐 베이스가, Z가 높은 재료와 Z가 낮은 재료를 포함하는 것 을 특징으로 하는 방사선 차폐 집적회로 소자.
  22. 제1 방사선 차폐 베이스, 제1 패키지 및 제1 회로 다이를 포함하는 제1 패키지층을 형성하는 단계;
    제2 방사선 차폐 베이스, 제2 패키지 및 제2 회로 다이를 포함하는 제2 패키지층을 형성하는 단계;
    상기 제1 패키지층의 저부를 상기 제2 패키지층의 상부에 결합시키는 단계; 및
    상기 제1 패키지층에 덮개를 결합시키는 단계
    를 포함하는, 집적회로 소자의 차폐 방법.
  23. 제22항에 있어서,
    Z가 높은 재료로 상기 덮개를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  24. 제22항에 있어서,
    Z가 높은 재료로 상기 제1 방사선 차폐 베이스 및 상기 제2 방사선 차폐 베이스를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  25. 제22항에 있어서,
    상기 제1 회로 다이가, 상기 제1 회로 다이의 총방사선 조사량 허용치 미만의 조사량을 받는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  26. 제22항에 있어서,
    상기 제2 회로 다이가, 상기 제2 회로 다이의 총방사선 조사량 허용치 미만의 조사량을 받는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  27. 회로 패키지, 상기 회로 패키지에 결합된 열 전도성 베이스 및 상기 열 전도성 베이스에 결합된 회로 다이를 포함하는 복수의 패키지층을 포함하고,
    상기 회로 다이는 열적 비아를 통해 상기 열 전도성 베이스에 결합되어 있는 것을 특징으로 하는
    고밀도의 회로 패키지.
  28. 제27항에 있어서,
    상기 열 전도성 베이스에 결합된 열적 층 커넥터(thermal layer connector)를 추가로 포함하는 것을 특징으로 하는 회로 패키지.
  29. 제28항에 있어서,
    상기 회로 다이가 메모리를 포함하는 것을 특징으로 하는 회로 패키지.
  30. 제27항에 있어서,
    상기 열 전도성 베이스가 방사선 차폐 재료를 포함하는 것을 특징으로 하는 회로 패키지.
  31. 제30항에 있어서,
    상기 회로 다이가, 상기 회로 다이의 총방사선 조사량 허용치보다 많은 조사량을 받지 못하도록 차폐되는 것을 특징으로 하는 회로 패키지.
  32. 제27항에 있어서,
    상기 복수의 층의 상부에 결합된 열 전도성 덮개를 추가로 포함하는 것을 특징으로 하는 회로 패키지.
  33. 제27항에 있어서,
    상기 회로 패키지가 세라믹을 포함하는 것을 특징으로 하는 회로 패키지.
  34. 제1 방사선 차폐 덮개, 제1 패키지 및 제1 회로 다이를 포함하는 제1 패키지층을 형성하는 단계;
    제2 방사선 차폐 덮개, 제2 패키지 및 제2 회로 다이를 포함하는 제2 패키지층을 형성하는 단계;
    상기 제1 패키지층의 상부를 상기 제2 패키지층의 저부에 결합시키는 단계; 및
    상기 제1 패키지층에 베이스를 결합시키는 단계
    를 포함하는, 집적회로 소자의 차폐 방법.
  35. 제34항에 있어서,
    Z가 높은 재료로 상기 베이스를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  36. 제34항에 있어서,
    Z가 높은 재료로 상기 제1 방사선 차폐 덮개 및 상기 제2 방사선 차폐 덮개를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  37. 제34항에 있어서,
    상기 제1 회로 다이가, 상기 제1 회로 다이의 총방사선 조사량 허용치 미만의 조사량을 받는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  38. 제34항에 있어서,
    상기 제2 회로 다이가, 상기 제2 회로 다이의 총방사선 조사량 허용치 미만 의 조사량을 받는 것을 특징으로 하는 집적회로 소자의 차폐 방법.
  39. 패키지의 상이한 층들 내의 복수의 집적회로 다이를 방사선으로부터 보호하는 고신뢰성 패키지의 제조 방법으로서,
    상기 패키지의 제1 층 내에 제1 회로 다이를 설치하는 단계;
    덮개를 통해 상기 제1 회로 다이의 총방사선 조사량 허용치보다 많은 조사량을 상기 제1 회로 다이가 받지 못하도록 충분히 차폐하는, 상기 패키지의 제1 층용 상기 덮개를 제공하는 단계;
    상기 패키지의 내부 층 내에 제2 회로 다이를 설치하는 단계; 및
    상기 덮개 및 내부 차폐층을 통해, 상기 제2 회로 다이의 총방사선 조사량 허용치보다 많은 조사량을 상기 제2 회로 다이가 받는 것을 상기 덮개 및 내부 차폐층이 충분히 차폐하도록 상기 내부 패키지용 내부 차폐층을 제공하는 단계
    를 포함하는 고신뢰성 패키지의 제조 방법.
  40. 제39항에 있어서,
    상기 제1 회로 다이는, 상기 제2 회로 다이의 총방사선 조사량 허용치보다 많은 총방사선 조사량 허용치를 갖는 것을 특징으로 하는 고신뢰성 패키지의 제조 방법.
  41. 제39항에 있어서,
    상기 패키지 상에 베이스를 설치하는 단계를 추가로 포함하는 것을 특징으로 하는 고신뢰성 패키지의 제조 방법.
  42. 회로 패키지, 상기 회로 패키지에 결합된 열 전도성 베이스 및 상기 열 전도성 베이스에 결합된 회로 다이를 포함하는 복수의 패키지층을 형성하는 단계; 및
    열적 비아를 통해 상기 회로 다이를 상기 열 전도성 베이스에 결합시키는 단계
    를 포함하는 고밀도 회로 패키지의 제조 방법.
  43. 제42항에 있어서,
    상기 열 전도성 덮개를 상기 복수의 패키지층 중 어느 하나에 결합시키는 단계를 추가로 포함하는 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
  44. 제42항에 있어서,
    상기 회로 다이가 메모리인 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
  45. 제42항에 있어서,
    상기 열 전도성 베이스를 구리-텅스텐으로 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
  46. 열 전도성 베이스를 제1 패키지층에 결합시키는 단계;
    제1 회로 다이를 상기 열 전도성 베이스에 결합시키는 단계;
    제2 패키지층을 상기 제1 패키지층에 결합시키는 단계; 및
    제2 회로 다이를 상기 열 전도성 베이스에 결합시키는 단계
    를 포함하는 고밀도 회로 패키지의 제조 방법.
  47. 제46항에 있어서,
    상기 제1 패키지층과 상기 제2 패키지층 사이에 열 전도층을 결합시키는 단계를 추가로 포함하는 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
  48. 제47항에 있어서,
    열적 비아를 이용하여 상기 열 전도층을 상기 열 전도성 베이스에 결합시키는 단계를 추가로 포함하는 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
  49. 제47항에 있어서,
    상기 제2 패키지층에 열 전도성 덮개를 결합시키는 단계를 추가로 포함하는 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
  50. 제49항에 있어서,
    열적 비아를 이용하여 상기 열 전도성 덮개를 상기 열 전도층에 결합시키는 단계를 추가로 포함하는 것을 특징으로 하는 고밀도 회로 패키지의 제조 방법.
KR1020067000831A 2003-07-16 2004-07-12 신뢰성을 높이는 반도체 소자의 패키징 KR101059918B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/621,844 2003-07-16
US10/621,844 US7191516B2 (en) 2003-07-16 2003-07-16 Method for shielding integrated circuit devices
PCT/US2004/022344 WO2005010937A2 (en) 2003-07-16 2004-07-12 Packaging of semiconductor devices for incrased reliability

Publications (2)

Publication Number Publication Date
KR20060113632A true KR20060113632A (ko) 2006-11-02
KR101059918B1 KR101059918B1 (ko) 2011-08-29

Family

ID=34063073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000831A KR101059918B1 (ko) 2003-07-16 2004-07-12 신뢰성을 높이는 반도체 소자의 패키징

Country Status (7)

Country Link
US (3) US7191516B2 (ko)
EP (1) EP1647173A4 (ko)
JP (1) JP4795948B2 (ko)
KR (1) KR101059918B1 (ko)
CN (2) CN101345238B (ko)
HK (1) HK1127162A1 (ko)
WO (1) WO2005010937A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160110683A (ko) 2015-03-10 2016-09-22 한국원자력연구원 집적회로소자의 내방사선 특성 개선장치 및 개선방법
KR102040770B1 (ko) 2019-06-18 2019-11-05 (주)피티더블유스틸솔루션 슬리브 자동 공급장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
CN100550359C (zh) * 2003-06-06 2009-10-14 霍尼韦尔国际公司 一种热传递材料及形成热传递材料的方法
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
EP2112471A1 (fr) * 2008-04-22 2009-10-28 Microcomponents AG Dispositif de montage pour composant électronique
CN101572260B (zh) * 2008-04-30 2011-04-20 南亚科技股份有限公司 多芯片堆叠封装体
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US7835207B2 (en) 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair
US8533853B2 (en) 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
EP2482236A4 (en) * 2009-09-24 2013-10-30 Terrara Code Res Inst Inc RFID LABEL, TAG READING / WRITING APPARATUS, DATA MANAGEMENT SYSTEM AND METHOD
US8531012B2 (en) 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
KR101321534B1 (ko) * 2011-09-30 2013-10-28 (주)마이크로인피니티 적층형 센서 패키지
US9223665B2 (en) 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
GB201311834D0 (en) * 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly
US20160149733A1 (en) * 2014-11-26 2016-05-26 Applied Materials, Inc. Control architecture for devices in an rf environment
US9872341B2 (en) 2014-11-26 2018-01-16 Applied Materials, Inc. Consolidated filter arrangement for devices in an RF environment
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
CN106098647B (zh) * 2016-06-20 2018-12-14 绍兴杭铭饰品有限公司 一种多芯片叠堆式集成电路封装
CN106057755B (zh) * 2016-08-22 2018-08-07 许恩明 一种用于多芯片封装的散热机构
CN106206492B (zh) * 2016-08-22 2018-06-22 深圳市创锐微电子科技有限公司 一种散热式多芯片集成电路封装
CN106098653B (zh) * 2016-08-22 2018-06-15 深圳市铭瑞达五金制品有限公司 一种多芯片堆叠式的散热装置
EP3631894B1 (en) 2017-06-20 2022-03-02 Viasat, Inc. Antenna array radiation shielding
CN109428666A (zh) * 2017-09-04 2019-03-05 王红彦 一种电磁信号屏蔽装置
JP2020047714A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 半導体メモリおよびその製造方法
CN113395936A (zh) * 2018-12-06 2021-09-14 美国亚德诺半导体公司 屏蔽的集成器件封装
JP2022510692A (ja) 2018-12-06 2022-01-27 アナログ ディヴァイスィズ インク パッシブデバイスアセンブリを備えた集積デバイスパッケージ
US11205031B2 (en) * 2019-02-25 2021-12-21 Qiang Huang System and method for facilitating use of commercial off-the-shelf (COTS) components in radiation-tolerant electronic systems
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
EP4064382A1 (en) * 2021-03-22 2022-09-28 Ricoh Company, Ltd. Liquid composition, method for producing electrode, and method for producing electrochemical element
CN113192935B (zh) * 2021-04-30 2023-04-07 苏州汉天下电子有限公司 一种半导体封装结构以及半导体封装方法
CN113543615B (zh) * 2021-06-29 2022-11-01 中国科学院长春光学精密机械与物理研究所 空间电子设备辐照防护方法

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL157456B (nl) * 1968-07-30 1978-07-17 Philips Nv Halfgeleiderinrichting in een isolerende kunststofomhulling.
US3771025A (en) * 1969-10-02 1973-11-06 Gen Electric Semiconductor device including low impedance connections
US3828425A (en) * 1970-10-16 1974-08-13 Texas Instruments Inc Method for making semiconductor packaged devices and assemblies
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
US3895143A (en) * 1973-03-16 1975-07-15 Nicolet Ind Inc Metal-fiber-latex-containing sheet materials
US3914858A (en) * 1974-08-23 1975-10-28 Nitto Electric Ind Co Method of making sealed cavity molded semiconductor devices
US4167647A (en) * 1974-10-02 1979-09-11 Santa Barbara Research Center Hybrid microelectronic circuit package
US3933530A (en) * 1975-01-28 1976-01-20 Rca Corporation Method of radiation hardening and gettering semiconductor devices
FR2305855A1 (fr) * 1975-03-28 1976-10-22 Westinghouse Electric Corp Transistor mnos a drain-source protege vis-a-vis des radiations
US4014772A (en) * 1975-04-24 1977-03-29 Rca Corporation Method of radiation hardening semiconductor devices
JPS52100171A (en) * 1976-02-18 1977-08-22 Hitachi Ltd Composite integrated circuit mudule
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
US4089575A (en) * 1976-09-27 1978-05-16 Amp Incorporated Connector for connecting a circuit element to the surface of a substrate
US4100675A (en) * 1976-11-01 1978-07-18 Mansol Ceramics Company Novel method and apparatus for hermetic encapsulation for integrated circuits and the like
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
US4173683A (en) * 1977-06-13 1979-11-06 Rca Corporation Chemically treating the overcoat of a semiconductor device
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
JPS5591145A (en) * 1978-12-28 1980-07-10 Narumi China Corp Production of ceramic package
JPS5598846A (en) 1979-01-22 1980-07-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JPS55128851A (en) 1979-03-28 1980-10-06 Hitachi Ltd Semiconductor memory device
JPS6015152B2 (ja) * 1980-01-09 1985-04-17 株式会社日立製作所 樹脂封止半導体メモリ装置
JPS56103452A (en) 1980-01-22 1981-08-18 Fujitsu Ltd Semiconductor device
JPS56165341A (en) 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS5795650A (en) 1980-12-05 1982-06-14 Nec Corp Semiconductor device
JPS57145345A (en) 1981-03-04 1982-09-08 Nec Corp Semiconductor device
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
US4468411A (en) * 1982-04-05 1984-08-28 Motorola, Inc. Method for providing alpha particle protection for an integrated circuit die
JPS58207657A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置及びその製造方法
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US4506108A (en) * 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
JPS60106150A (ja) 1983-11-15 1985-06-11 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
JPS60124834A (ja) 1983-12-09 1985-07-03 Nec Corp 半導体装置の検査方法
JPS60180150A (ja) 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS60143398U (ja) 1984-03-05 1985-09-24 三菱電線工業株式会社 遮蔽材
US4614836A (en) * 1984-03-19 1986-09-30 Axia Incorporated Ground connector for microelectronic circuit case
US4652465A (en) * 1984-05-14 1987-03-24 Nissan Chemical Industries Ltd. Process for the production of a silver coated copper powder and conductive coating composition
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS614249A (ja) * 1984-06-19 1986-01-10 Sumitomo Electric Ind Ltd 半導体装置用パツケ−ジ
JPS614250A (ja) * 1984-06-19 1986-01-10 Sumitomo Electric Ind Ltd 半導体装置用パツケ−ジ
JPS6154656A (ja) * 1984-08-24 1986-03-18 Fujitsu Ltd 半導体装置
US4663240A (en) * 1984-11-06 1987-05-05 Enthone, Incorporated RFI shielded plastic articles and process for making same
FR2584863B1 (fr) 1985-07-12 1988-10-21 Inf Milit Spatiale Aeronaut Composant electronique durci vis-a-vis des radiations
US4675978A (en) * 1985-09-09 1987-06-30 Rca Corporation Method for fabricating a radiation hardened oxide having two portions
US4825278A (en) * 1985-10-17 1989-04-25 American Telephone And Telegraph Company At&T Bell Laboratories Radiation hardened semiconductor devices
US4687622A (en) * 1985-10-29 1987-08-18 Irt Corporation Nuclear event detector
JPS62125651A (ja) 1985-11-26 1987-06-06 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
JPS62150776A (ja) 1985-12-24 1987-07-04 Fuji Electric Co Ltd 半導体装置
US4935174A (en) * 1986-01-13 1990-06-19 Canon Kabushiki Kaisha Resin molded article bearing electric circuit patterns and process for producing the same
FR2597652B1 (fr) * 1986-04-16 1988-07-29 Aerospatiale Boitier de protection de circuits electroniques, durci vis-a-vis des rayons x
FR2597654B1 (fr) * 1986-04-16 1989-06-30 Aerospatiale Gainage de protection de conducteurs electriques ou optiques, durci vis-a-vis des rayons x
JPS6361150U (ko) * 1986-10-13 1988-04-22
US4823523A (en) * 1987-01-06 1989-04-25 Donald N. Coupard Electromagnetic radiation shielding enclosure and shielding components
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US5180513A (en) 1987-02-06 1993-01-19 Key-Tech, Inc. Shielded plastic enclosure to house electronic equipment
US5047260A (en) 1987-02-06 1991-09-10 Key-Tech, Inc. Method for producing a shielded plastic enclosure to house electronic equipment
US4839716A (en) * 1987-06-01 1989-06-13 Olin Corporation Semiconductor packaging
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
US4979019A (en) * 1988-05-11 1990-12-18 Refractory Composites, Inc. Printed circuit board with inorganic insulating matrix
DE68923732T2 (de) 1988-05-19 1996-01-18 Semiconductor Energy Lab Verfahren zur Herstellung einer elektrischen Vorrichtung.
DE3818114A1 (de) 1988-05-27 1989-11-30 Gruenzweig & Hartmann Montage Absorber fuer elektromagnetische und akustische wellen
US4903108A (en) * 1988-06-21 1990-02-20 Harris Corporation Radiation hardened complementary transistor integrated circuits
US4868716A (en) * 1988-07-15 1989-09-19 Hewlett-Packard Company RF interconnect and shielding system
US5001528A (en) 1989-01-31 1991-03-19 The United States Of America As Represented By The Secretary Of The Air Force Radiation hardened CMOS on SOI or SOS devices
JP2600366B2 (ja) 1989-03-09 1997-04-16 富士通株式会社 半導体チップの実装方法
US4922754A (en) 1989-03-17 1990-05-08 Kennametal Inc. Acoustic emission transducer and mounting adapter for monitoring metalcutting tools
JPH02278740A (ja) 1989-04-19 1990-11-15 Matsushita Electric Works Ltd 半導体装置のパッケージング方法
US4992754B1 (en) * 1989-09-07 1997-10-28 Ortel Corp Predistorter for linearization of electronic and optical signals
JPH03165058A (ja) 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
US4967315A (en) * 1990-01-02 1990-10-30 General Electric Company Metallized ceramic circuit package
JPH03212006A (ja) 1990-01-17 1991-09-17 Sony Corp 高周波回路用パッケージ
US5024965A (en) 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US5140390A (en) 1990-02-16 1992-08-18 Hughes Aircraft Company High speed silicon-on-insulator device
US5006479A (en) 1990-02-27 1991-04-09 Rockwell International Corporation Methods for improving radiation tolerance of silicon gate CMOS/silicon on sapphire devices
US5139969A (en) 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5160374A (en) * 1990-07-24 1992-11-03 The United States Of America As Represented By The Secretary Of The Air Force Process and apparatus for preventing the pulse discharge of insulators in ionizing radiation
US5086443A (en) 1990-08-03 1992-02-04 The United States Of America As Represented By The United States Department Of Energy Background-reducing x-ray multilayer mirror
JPH0494560A (ja) 1990-08-10 1992-03-26 Seiko Epson Corp 半導体装置
US5250845A (en) 1990-11-30 1993-10-05 Hughes Aircraft Company Totally enclosed hermetic electronic module
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
JPH04273200A (ja) 1991-02-27 1992-09-29 Toshiba Corp シールド装置
JPH04291948A (ja) 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
US5149662A (en) 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
US5138430A (en) 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
JPH0715969B2 (ja) 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5206794A (en) 1991-12-20 1993-04-27 Vlsi Technology, Inc. Integrated circuit package with device and wire coat assembly
CA2080177C (en) 1992-01-02 1997-02-25 Edward Allan Highum Electro-magnetic shield and method for making the same
US5268331A (en) 1992-01-07 1993-12-07 Texas Instruments Incorporated Stabilizer/spacer for semiconductor device lead frames
US5202536A (en) 1992-02-03 1993-04-13 Schlegel Corporation EMI shielding seal with partial conductive sheath
US5578526A (en) 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5324952A (en) 1992-07-10 1994-06-28 Ball Corporation Radiation shielding for spacecraft components
US5220192A (en) 1992-07-10 1993-06-15 Lsi Logic Radiation hardened CMOS structure using an implanted P guard structure and method for the manufacture thereof
US5317107A (en) 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5656830A (en) 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5589129A (en) 1993-02-19 1996-12-31 Kabushiki Kaisha Toshiba Method of manufacturing a molding using a filler or an additive concentrated on an arbitrary portion or distributed at a gradient concentration
US5384477A (en) 1993-03-09 1995-01-24 National Semiconductor Corporation CMOS latchup suppression by localized minority carrier lifetime reduction
CA2092371C (en) 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
US5294826A (en) 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
CN1047718C (zh) * 1993-05-03 1999-12-22 艾利森电话股份有限公司 用于封装电子元件的柔性封装装置
US6613978B2 (en) 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5825042A (en) 1993-06-18 1998-10-20 Space Electronics, Inc. Radiation shielding of plastic integrated circuits
US5635754A (en) * 1994-04-01 1997-06-03 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5455745A (en) 1993-07-26 1995-10-03 National Semiconductor Corporation Coated bonding wires in high lead count packages
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5406117A (en) 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
US5436411A (en) 1993-12-20 1995-07-25 Lsi Logic Corporation Fabrication of substrates for multi-chip modules
US5498900A (en) 1993-12-22 1996-03-12 Honeywell Inc. Semiconductor package with weldable ceramic lid
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US6261508B1 (en) * 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5770304A (en) 1994-07-11 1998-06-23 Nippon Paint Co., Ltd. Wide bandwidth electromagnetic wave absorbing material
US5672918A (en) 1994-08-18 1997-09-30 The United States Of America As Represented By The United States Department Of Energy System level latchup mitigation for single event and transient radiation effects on electronics
JP2875479B2 (ja) 1994-09-08 1999-03-31 日本ペルノックス株式会社 半導体の封止方法
US5552338A (en) 1994-09-26 1996-09-03 Intel Corporation Method of using latchup current to blow a fuse in an integrated circuit
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5706840A (en) 1995-03-03 1998-01-13 Sandia Corporation Precision cleaning apparatus and method
CH690230A5 (fr) 1995-03-17 2000-06-15 Bobst Sa Procédé et dispositif de contrôle de l'humidité d'une bande de matériau dans une machine d'impression.
US5577319A (en) 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
KR0157570B1 (ko) 1995-11-24 1999-02-18 김광호 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
US5851852A (en) 1996-02-13 1998-12-22 Northrop Grumman Corporation Die attached process for SiC
US5998867A (en) 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
DE69727373T2 (de) 1996-04-24 2004-12-09 Okamura, Susumu Halbleitervorrichtung
US5780163A (en) 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
DE19645036B4 (de) 1996-10-31 2006-04-20 Siemens Ag Pyroelektrische Halbleiter-Detektoreinrichtung für Infrarotstrahlung und Verfahren zur Herstellung
US5935177A (en) 1997-02-06 1999-08-10 Accurate Automation Corporation Pilot-induced oscillation detection and compensation apparatus and method
US6064555A (en) 1997-02-25 2000-05-16 Czajkowski; David Radiation induced single event latchup protection and recovery of integrated circuits
JP3359846B2 (ja) 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US5992237A (en) 1997-07-22 1999-11-30 Skf Condition Monitoring, Inc. Digital vibration coupling stud
US5888850A (en) 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6121672A (en) 1998-11-03 2000-09-19 Utmc Microelectronic Systems Inc. Raised pedestal radiation shield for sensitive electronics
US6429386B2 (en) * 1998-12-30 2002-08-06 Ncr Corporation Imbedded die-scale interconnect for ultra-high speed digital communications
US6594156B1 (en) 2000-04-24 2003-07-15 Minimed Inc. Device and method for circuit protection during radiation sterilization
JP3776637B2 (ja) * 1999-09-13 2006-05-17 株式会社東芝 半導体装置
US6282071B1 (en) 1999-11-08 2001-08-28 Thomson Licensing, S.A. Frequency dependent X-ray protection for a multimedia monitor
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6365960B1 (en) 2000-06-19 2002-04-02 Intel Corporation Integrated circuit package with EMI shield
US6445591B1 (en) * 2000-08-10 2002-09-03 Nortel Networks Limited Multilayer circuit board
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6906396B2 (en) 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP2004071977A (ja) * 2002-08-08 2004-03-04 Mitsubishi Electric Corp 半導体装置
US6778637B2 (en) 2002-09-20 2004-08-17 Koninklijke Philips Electronics, N.V. Method and apparatus for alignment of anti-scatter grids for computed tomography detector arrays
US7382043B2 (en) 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US7191516B2 (en) 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
JP4273200B2 (ja) 2003-08-27 2009-06-03 株式会社オクテック フラッシュランプ発光装置
JP4094560B2 (ja) 2004-01-23 2008-06-04 株式会社エヌ・ティ・ティ・データ リソース分割サーバ及びリソース分割サーバプログラム
DE102005001148B3 (de) * 2005-01-10 2006-05-18 Siemens Ag Elektronikeinheit mit EMV-Schirmung
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160110683A (ko) 2015-03-10 2016-09-22 한국원자력연구원 집적회로소자의 내방사선 특성 개선장치 및 개선방법
KR102040770B1 (ko) 2019-06-18 2019-11-05 (주)피티더블유스틸솔루션 슬리브 자동 공급장치

Also Published As

Publication number Publication date
JP2007531981A (ja) 2007-11-08
HK1127162A1 (en) 2009-09-18
KR101059918B1 (ko) 2011-08-29
WO2005010937A2 (en) 2005-02-03
US20100155912A1 (en) 2010-06-24
US7191516B2 (en) 2007-03-20
US20050011656A1 (en) 2005-01-20
US20080251895A1 (en) 2008-10-16
CN1823561B (zh) 2011-09-07
CN101345238A (zh) 2009-01-14
CN1823561A (zh) 2006-08-23
US8018739B2 (en) 2011-09-13
EP1647173A2 (en) 2006-04-19
US7696610B2 (en) 2010-04-13
CN101345238B (zh) 2010-12-15
WO2005010937A3 (en) 2005-05-26
JP4795948B2 (ja) 2011-10-19
EP1647173A4 (en) 2017-12-27

Similar Documents

Publication Publication Date Title
KR101059918B1 (ko) 신뢰성을 높이는 반도체 소자의 패키징
US5880403A (en) Radiation shielding of three dimensional multi-chip modules
US6858795B2 (en) Radiation shielding of three dimensional multi-chip modules
US5223741A (en) Package for an integrated circuit structure
US8154881B2 (en) Radiation-shielded semiconductor assembly
US6294831B1 (en) Electronic package with bonded structure and method of making
US5952611A (en) Flexible pin location integrated circuit package
US6720493B1 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
JP6911917B2 (ja) モジュール
CN103247599A (zh) 半导体器件及其制造方法
US20060077638A1 (en) Adaptive interface using flexible fingers
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
AU629711B2 (en) Hybrid module electronics package
JP4154391B2 (ja) 半導体装置
WO2001039255A2 (en) Radiation shield and radiation shielded integrated circuit device
JP5069879B2 (ja) 回路装置
Bevan et al. Modern electronic packaging technology
JPH0964227A (ja) セラミックパッケージおよびその製造方法
Moravec Challenges of using advanced multichip packaging for next generation spaceborne computers
Sampson The Assurance Challenges of Advanced Packaqinq Technologies for
JP2000311965A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee